KR101924836B1

KR101924836B1 - 고속 인터칩 통신 장치 및 방법

Info

Publication number: KR101924836B1
Application number: KR1020110025665A
Authority: KR
Inventors: 마동철; 김대경; 심준영; 김호규
Original assignee: 삼성전자주식회사
Priority date: 2011-03-23
Filing date: 2011-03-23
Publication date: 2018-12-04
Also published as: US20180307298A1; US20150127966A1; KR20120108108A; US10627893B2; US8949644B2; US20120246505A1; US10007327B2

Abstract

본원 발명은 두 칩(예컨대 호스트(Host)와 슬레이브(Slave)) 사이의 고속 인터칩(High Speed Inter Chip : HSIC) 통신 장치 및 방법에 관한 것으로, 고속 인터칩 통신을 위한 고속 인터칩 모듈의 모든 기능이 활성화된 활성화 상태(Active State)에서 기 설정된 제1기준 시간 동안 통신 요청이 없는 경우 통신 링크 유지를 위한 상기 고속 인터칩 모듈의 최소 기능만이 활성화되는 서스펜드 상태(Suspend State)로 천이하는 과정; 및 상기 서스펜드 상태에서 기 설정된 제2기준 시간 동안 통신 요청이 없는 경우 상기 고속 인터칩 모듈의 전원을 오프하여 전원오프 상태(Power-off State)로 천이하는 과정을 포함하는 것을 특징으로 한다. 이러한 본 발명은 고속 인터칩 장치의 전류 소모를 최소화할 수 있는 효과가 있다.

Description

고속 인터칩 통신 장치 및 방법{SYSTEM AND METHOD FOR A HSIC COMMUNICATION}

본 발명은 고속 인터칩(High Speed Inter Chip : HSIC) 통신 장치 및 방법에 관한 것으로, 특히 제어 라인을 통해 고속 인터칩 모듈의 상태를 적절하게 제어함으로써, 전력 소모를 최소화할 수 있는 고속 인터칩 통신 장치 및 방법에 관한 것이다.

최근 정보통신 기술과 반도체 기술 등의 눈부신 발전에 힘입어 휴대 단말기의 보급과 이용이 급속도록 증가하고 있다. 특히, 최근의 휴대 단말기는 각자의 전통적인 고유 영역에 머무르지 않고 다른 단말기들의 영역까지 아우르는 모바일 융/복합(mobile convergence) 단계에 이르고 있다. 대표적으로 이동통신 단말기의 경우에는 음성통화나 메시지 송수신과 같은 일반적인 통신 기능 외에도 TV 시청 기능(예컨대, DMB(Digital Multimedia Broadcasting)나 DVB(Digital Video Broadcasting)와 같은 이동 방송), 음악 재생 기능(예컨대, MP3(MPEG Audio Layer-3), 사진 촬영 기능, 데이터 통신 기능 및 인터넷 접속 기능 등 다양한 기능들을 제공하고 있다.

이와 같이 다양한 기능을 지원함에 따라 휴대 단말기는 다수의 칩을 포함하게 되었다. 상기 다수의 칩 간의 통신을 위하여 메모리 방식(예컨대 DPRAM, ONEDRAM)을 이용하거나, 시리얼 인터페이스 방식(예컨대 SPI, SDIO, MIPI, HSI)을 이용하고 있다. 최근에는 칩 간의 통신을 위하여 고속의 전송 속도를 가지는 고속 인터칩(High Speed Inter Chip : HSIC) 인터페이스를 이용하는 휴대 단말기가 증가하고 있다. 상기 고속 인터칩 인터페이스는 USB(Universal Serial Bus) 기술을 기반으로 하며, 최대 480 Mbps의 전송속도를 가진다. 하지만, 상기 HSIC는 USB 기술을 기반으로 함에 따라 전류 소모가 많다는 단점이 있다. 상기 단점으로 인하여 고속 인터칩 인터페이스를 휴대 단말기에 적용 시 휴대 단말기의 배터리 소모가 증가하는 문제점이 존재한다.

따라서 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 고속 인터칩 통신을 위한 고속 인터칩 모듈의 상태를 제어하기 위한 인터페이스를 추가하고, 상기 추가된 인터페이스를 이용하여 고속 인터칩 모듈의 상태를 적절하게 제어함으로써, 전류 소모를 최소화할 수 있는 고속 인터칩 통신 장치 및 방법을 제공하는데 있다.

또한, 본 발명의 다른 목적은 고속 인터칩 통신 장치의 전류 소모를 최소화함으로써, 휴대 단말기의 배터리 소모를 최소화할 수 있는 고속 인터칩 통신 장치 및 방법을 제공하는데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시 예에 따른 고속 인터칩 통신 장치는 고속 인터칩 통신(High Speed Inter Chip : HSIC)을 위한 제1고속 인터칩 모듈을 구비하는 호스트(Host)와 제2고속 인터칩 모듈을 구비하는 슬레이브(Slave)를 포함하는 고속 인터칩 통신 장치에 있어서, 상기 호스트는 상기 제1고속 인터칩 모듈의 모든 기능이 활성화된 활성화 상태(Active State)에서 기 설정된 제1기준 시간 동안 통신 요청이 없는 경우 상기 제1고속 인터칩 모듈을 통신 링크 유지를 위한 최소 기능만을 활성화하는 서스펜드 상태(Suspend State)로 천이하고, 상기 제2고속 인터칩 모듈에 서스펜드 상태로의 천이를 명령하는 서스펜드 명령을 전송하고, 상기 서스펜드 상태에서 기 설정된 제2기준 시간 동안 통신 요청이 없는 경우 상기 제1고속 인터칩 모듈의 전원을 오프하여 상기 제1고속 인터칩 모듈을 전원오프 상태(Power-off State)로 천이하며, 상기 제2고속 인터칩 모듈의 전원 온/오프를 제어하는 호스트 액티브 라인을 인에이블(Enable)하고, 상기 슬레이브는 상기 서스펜드 명령 수신 시 제2고속 인터칩 모듈이 서스펜드 상태로 천이되도록 제어하며, 상기 호스트 액티브 라인 인에이블 시 상기 제2고속 인터칩 모듈의 전원을 오프하여 상기 제2고속 인터칩 모듈을 전원오프 상태로 천이시키는 것을 특징으로 한다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시 예에 따른 고속 인터칩 통신 방법은 호스트(Host)와 슬레이브(Slave) 사이의 고속 인터칩(High Speed Inter Chip : HSIC) 통신 방법에 있어서, 고속 인터칩 통신을 위한 고속 인터칩 모듈의 모든 기능이 활성화된 활성화 상태(Active State)에서 기 설정된 제1기준 시간 동안 통신 요청이 없는 경우 통신 링크 유지를 위한 상기 고속 인터칩 모듈의 최소 기능만이 활성화되는 서스펜드 상태(Suspend State)로 천이하는 과정; 및 상기 서스펜드 상태에서 기 설정된 제2기준 시간 동안 통신 요청이 없는 경우 상기 고속 인터칩 모듈의 전원을 오프하여 전원오프 상태(Power-off State)로 천이하는 과정을 포함하는 것을 특징으로 한다.

상술한 바와 같이 본 발명의 실시 예에 따른 고속 인터칩 통신 장치 및 방법은 두 칩간의 데이터 통신이 일정 시간 이상 이루어지지 않는 경우 고속 인터칩 모듈을 서스펜드 상태(Suspend state)로 천이하고, 상기 서스펜드 상태에서 일정 시간 동안 데이터 전송이 요청되지 않으면 전원오프 상태(Power off state)로 천이하도록 고속 인터칩 모듈 상태를 제어함으로써, 고속 인터칩 통신 장치의 전력 소모를 최소화할 수 있다. 이와 같이 전력 소모를 최소화함에 따라 상기 고속 인터칩 통신 장치 및 방법을 채용한 휴대 단말기의 배터리 소모를 최소화할 수 있다.

도 1은 본 발명의 실시 예에 따른 고속 인터칩 통신 장치를 개략적으로 도시한 블록도이다.
도 2는 본 발명의 실시 예에 따른 고속 인터칩 모듈의 상태 변화를 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 고속 인터칩 모듈이 활성화 상태에서 서스펜드 상태로 천이되는 절차를 설명하기 위한 흐름도이다.
도 4는 본 발명의 실시 예에 따른 고속 인터칩 모듈이 서스펜드 상태에서 전원오프 상태로 천이되는 절차를 설명하기 위한 흐름도이다.
도 5는 본 발명의 실시 예에 따른 고속 인터칩 모듈이 서스펜드 상태에서 활성화 상태로 천이되는 절차를 설명하기 위한 흐름도이다.
도 6은 본 발명의 실시 예에 따른 고속 인터칩 모듈이 전원오프 상태에서 활성화 상태로 천이되는 절차를 설명하기 위한 흐름도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.

한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

이하 '활성화 상태(Active State)'는 칩간의 통신을 위한 고속 인터칩(HSIC)모듈이 활성화되어 데이터의 전송이 가능한 상태를 의미하고, '서스펜드 상태(Suspend State)'는 고속 인터칩 모듈의 통신 링크를 유지하기 위한 최소의 기능만 활성화된 상태를 의미하며, '전원오프 상태(Power-off State)'는 고속 인터칩 모듈의 전원 공급이 차단된 상태를 의미한다. 상기 전원오프 상태에서는 데이터 전송이 요구되면, 고속 인터칩 모듈의 전원을 온하고 통신 링크 연결을 위한 초기화 절차를 수행해야 한다.

도 1은 본 발명의 실시 예에 따른 고속 인터칩 통신 장치를 개략적으로 도시한 도면이고, 도 2는 본 발명의 실시 예에 따른 고속 인터칩 모듈의 상태 변화를 설명하기 위한 상태도이다.

상기 도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 고속 인터칩 통신 장치는 호스트(100)와 슬레이브(200)를 포함할 수 있다. 상기 호스트(100)는 고속 인터칩 통신을 위한 제1고속 인터칩 모듈(10)을 포함하고, 상기 슬레이브(200)는 제2고속 인터칩 모듈(20)을 포함할 수 있다.

상세한 설명에 앞서, 상기 고속 인터칩(High Speed Inter Chip : HSIC) 통신 인터페이스에 대하여 간략히 설명하면, 상기 고속 인터칩 통신 인터페이스는 유에스비(USB) 2.0 규격을 기반으로 10 cm 이내의 근거리에서 고속의 데이터 전송을 위하여 개발된 통신 인터페이스로, 최대 480 Mbps의 전송 속도를 가진다. 상기 고속의 데이터 전송이 가능한 장점으로 인하여 최근에 주목 받고 있는 통신 인터페이스이다.

상기 호스트(100)는 고속 인터칩 통신 장치의 메인칩으로, 어플리케이션 프로세서(Application Processor : AP)가 될 수 있다. 상기 슬레이브(200)는 고속 인터칩 통신 장치의 서브 칩으로, 통신 처리를 담당하는 통신 프로세서(Communication Processor : CP)가 될 수 있다.

본 발명의 실시 예에 따른 고속 인터칩 통신 장치는 고속 인터칩 통신 인터페이스 규격(표준)에 따른 데이터 전송을 위한 데이터 라인(DATA), 동기화를 위한 스트로브 라인(STROBE) 이외에 제1고속 인터칩 모듈(10)의 활성화를 요청하기 위한 호스트 웨이크-업 라인(HOST WAKE-UP), 제2고속 인터칩 모듈(20)의 활성화를 요청하기 위한 슬레이브 웨이크-업 라인(SLAVE WAKE-UP), 서스펜드 상태로의 천이를 요청하기 위한 호스트 서스펜드 요청 라인(HOST SUSPEND REQ) 및 상기 제2고속 인터칩 모듈(20)의 전원 온/오프를 제어하는 호스트 액티브 라인(HOST ACTIVE)을 더 포함할 수 있다. 상기 라인들은 호스트(100) 및 슬레이브(200)의 GPIO(General Purpose Input/Output) 단자들을 각각 연결함으로써 형성될 수 있다. 상술한 각 라인의 명칭은 설명의 편의를 위한 예일 뿐 본 발명을 한정하지는 않는다.

상기 고속 인터칩 통신 장치는 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)의 상태를 적절하게 제어하여 전력 소모를 최소화할 수 있다. 상세하게는, 상기 고속 인터칩 통신 장치는 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)을 상기 도 2에 도시된 바와 같이 활성화 상태(Active State, L0), 서스펜드 상태(Suspend State, L2) 및 전원오프 상태(Power-off State, L3) 중 어느 하나의 상태로 동작하도록 제어할 수 있다. 상기 활성화 상태(L0)는 데이터 전송을 위하여 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)의 모든 구성이 동작하는 상태이다. 상기 서스펜드 상태(L2)는 데이터가 전송되지 않는 경우 전력 소모를 줄이기 위하여 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)의 구성 중 일부 기능을 오프시키고, 고속 인터칩 통신 링크 유지를 위한 최소 기능만을 활성화한 상태이다. 상기 전원오프 상태(L3)는 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)의 전원 공급을 차단한 상태이다.

상기 도 2를 참조하면, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)의 활성화 상태(L0)에서 기 설정된 제1기준 시간(T1) 동안 통신 요청(예컨대 데이터 전송 요청)이 없으면, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 201 단계와 같이 활성화 상태(L0)에서 서스펜드 상태(L2)로 천이될 수 있다. 상기 서스펜드 상태(L2)에서 기 설정된 제2기준 시간(T2)동안 통신 요청(예컨대 데이터 전송 요청)이 없으면, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 203 단계와 같이 서스펜드 상태(L2)에서 전원오프 상태(L3)로 천이될 수 있다. 한편, 상기 서스펜드 상태(L2)에서 통신이 요청되면, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 205 단계와 같이 서스펜드 상태(L2)에서 활성화 상태(L0)로 천이될 수 있다. 또한, 상기 전원오프 상태(L3)에서 통신이 요청되면, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 207 단계와 같이 전원오프 상태(L3)에서 활성화 상태(L0)로 천이될 수 있다. 상기 제1기준 시간(T1) 및 제2기준 시간(T2)은 동일한 값으로 설정되거나, 서로 다른 값으로 설정 될 수 있다.

한편, 상기 도 2에 도시된 바와 같이 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 활성화 상태(L0)에서 전원오프 상태(L3)로 천이되기 위해서는 서스펜드 상태(L2)를 거쳐야만 한다. 이는 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)의 갑작스런 전원오프로 인하여 전송중인 데이터가 손실되는 문제를 방지하기 위함이다.

상술한 본 발명은 칩과 칩 사이의 고속의 데이터 전송이 요구되는 모든 단말기에 적용가능하다. 특히, 전력 소모가 중요한 이슈가 되는 이동 통신 단말기, 태블릿 PC(Tablet Personnel Computer), PMP(Portable Multimedia Player), 네비게이션 단말기, 스마트 폰(Smart Phone), 전자 책(Electronic Book) 단말기, 전자 사전 단말기, 노트북(Note Book), 넷북(Netbook), UMPC(Ultra Mobile Personal Computer) 등에 적용될 수 있다.

이상에서는, 본 발명의 실시 예에 따른 고속 인터칩 통신 장치의 개략적인 구성 및 고속 인터칩 모듈의 상태 변화에 대하여 개략적으로 설명하였다. 이하에서는 고속 인터칩 모듈의 상태 천이 절차를 상세히 설명하기로 한다.

도 3은 본 발명의 실시 예에 따른 고속 인터칩 모듈이 활성화 상태에서 서스펜드 상태로 천이되는 절차를 설명하기 위한 흐름도이다.

상기 도 1 내지 도 3을 참조하면, 활성화 상태(L0)에서 기 설정된 기준 시간(T1)동안 통신 요청이 없으면, 슬레이브(200) 또는 호스트(100)가 서스펜드 상태(L2)로의 천이를 요청할 수 있다. 상기 도 3의 (a)는 슬레이브(200)가 서스펜드 상태(L2)로 천이를 요청하는 경우의 신호 흐름도 이고, 도 3의 (b)는 호스트(100)가 서스펜드 상태(L2)로 천이를 요청하는 경우의 신호 흐름도 이다.

먼저, 상기 도 3의 (a)를 참조하면, 상기 활성화 상태(L0)에서 통신이 완료된 후 기 설정된 제1기준 시간(T1) 동안 통신(예컨대 데이터 전송)이 요청되지 않으면, 고속 인터칩 통신 장치의 슬레이브(200)는 301 단계에서 서스펜드 상태(L2)로의 천이를 요청하는 신호를 상기 호스트(100)에 전송할 수 있다. 이를 위하여, 상기 슬레이브(200)는 호스트 서스펜드 요청 라인(Host-Suspend-Req)을 인에이블(Enable) 시킬 수 있다. 상기 인에이블(Enable)이라 함은 라인 상에서 출려되는 로우(Low) 신호를 하이(High) 신호로 변경하는 것을 의미한다. 상기 호스트 서스펜드 요청 라인(Host-Suspend-Req)이 인에이블되면, 호스트(100)는 303 단계에서 제1고속인터칩 모듈(10)을 활성화 상태(L0)에서 서스펜드 상태(L0)로 천이시키고, 305 단계에서 고속 인터칩(HSIC) 통신 규격(표준)에 따라 서스펜드 상태로의 천이를 명령하는 서스펜드 명령(HSIC-Suspend)을 슬레이브(200)의 제2고속 인터칩 모듈(20)에 전송하도록 제어할 수 있다. 상세하게는, 상기 제1고속 인터칩 모듈(10)은 데이터 라인(DATA)을 로우(Low)로 변경하고, 스트로브 라인(STROBE)을 하이(High)로 변경할 수 있다.

상기 서스펜드 명령을 수신한 상기 슬레이브(200)의 제2고속 인터칩 모듈(20)은 307 단계에서 서스펜드 상태(L2)로 천이될 수 있다. 이후, 상기 슬레이브(200)는 309 단계에서 호스트 서스펜드 요청 라인을 디스에이블(Disable) 시킬 수 있다. 상기 디스에이블(Disable)이라 함은 라인 상에서 출려되는 하이 신호를 로우 신호로 변경하는 것을 의미한다. 이로써, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 활성화 상태(L0)에서 서스펜드 상태(L2)로 천이될 수 있다. 상술한 바와 같이, 본 발명은 슬레이브(200)가 서스펜드 상태(L2)로의 천이를 호스트(100)에 요청할 수 있어 고속 인터칩 통신 장치의 전력 소모를 줄일 수 있다.

상기 도 3의 (b)를 참조하면, 상기 활성화 상태(L0)에서 통신이 완료된 후 기 설정된 제1기준 시간(T1) 동안 데이터 전송이 요청되지 않으면, 고속 인터칩 통신 장치의 호스트(100)는 331 단계에서 제1고속인터칩 모듈(10)을 서스펜드 상태(L2)로 천이시키고, 333 단계에서 고속 인터칩(HSIC) 통신 규격에 따라 서스펜드 명령(HSIC-Suspend)을 슬레이브(200)의 제2고속 인터칩 모듈(20)에 전송하도록 제어할 수 있다. 상세하게는, 상기 제1고속 인터칩 모듈(10)은 데이터 라인(DATA)을 로우(Low)로 하고, 스트로브 라인(STROBE)을 하이(High)로 변경할 수 있다.

상기 서스펜드 명령을 수신한 상기 슬레이브(200)의 제2고속 인터칩 모듈(20)은 335 단계에서 서스펜드 상태(L2)로 천이될 수 있다. 이로써, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 활성화 상태(L0)에서 서스펜드 상태(L2)로 천이될 수 있다.

도 4는 본 발명의 실시 예에 따른 고속 인터칩 모듈이 서스펜드 상태에서 전원오프 상태로 천이되는 절차를 설명하기 위한 흐름도이다.

상기 도 1 내지 도 4를 참조하면, 상기 서스펜드 상태(L2)에서 기 설정된 제2기준 시간(T2) 동안 통신(예컨대 데이터 전송)이 요청되지 않으면, 상기 호스트(100)는 401 단계에서 제1고속 인터칩 모듈(10)의 전원을 오프(또는 차단)하여, 제1고속 인터칩 모듈(10)을 전원오프 상태(L3)로 천이시킬 수 있다. 이후, 상기 호스트(100)는 403 단계에서 전원오프 상태(L3)로의 천이를 요청하는 신호를 슬레이브(200)에 전송할 수 있다. 이를 위하여, 상기 호스트(100)는 제2고속 인터칩 모듈(20)의 전원 온/오프를 제어하는 호스트 액티브 라인을 디스에이블(Disable) 시킬 수 있다. 상기 전원오프 상태(L3)로 천이를 요청하는 신호를 수신한 슬레이브(200)는 405 단계에서 제2고속 인터칩 모듈(20)의 전원을 오프(또는 차단)하여, 상기 제2고속 인터칩 모듈(20)을 전원오프 상태(L3)로 천이시킬 수 있다. 이로써, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 서스펜드 상태(L2)에서 전원오프 상태(L3)로 천이될 수 있다. 상기 호스트(100)와 슬레이브(200) 사이에 통신이 이루어지지 않을 때 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)을 전원오프 상태(L3)로 천이시킴으로써, 본 발명의 실시 예에 따른 고속 인터칩 통신 장치는 호스트(100)와 슬레이브(200) 사이에 통신이 이루어지지 않을 때에도 통신 링크를 유지함에 따라 발생하는 전력 소모 문제를 해결할 수 있다.

도 5는 본 발명의 실시 예에 따른 고속 인터칩 모듈이 서스펜드 상태에서 활성화 상태로 천이되는 절차를 설명하기 위한 흐름도이다.

상기 도 1 내지 도 5를 참조하면, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)이 서스펜드 상태(L2)로 천이된 상태에서 호스트(100) 또는 슬레이브(200)에서 통신(예컨대 데이터 전송)이 요청되면, 상기 호스트(100) 및 슬레이브(200)는 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)을 활성화 상태(L0)로 천이시킬 수 있다. 상기 도 5의 (a)는 슬레이브(200)에서 통신이 요청되는 경우의 신호 흐름도이고, 도 5의 (b)는 호스트(100)에서 통신이 요청되는 경우의 신호 흐름도이다.

먼저, 상기 도 5의 (a)를 참조하면, 상기 서스펜드 상태(L2)인 슬레이브(200)에서 통신 요청이 감지되면, 상기 슬레이브(200)는 501 단계에서 제1고속 인터칩 모듈(10)의 활성화를 요청하는 신호를 호스트(100)에 전송할 수 있다. 이를 위하여, 상기 슬레이브(200)는 호스트 웨이크업 라인(Host Wake-up)을 인에이블 시킬 수 있다. 상기 제1고속 인터칩 모듈(10)의 활성화를 요청하는 신호를 수신한 호스트(100)는 503 단계에서 제1고속 인터칩 모듈(10)의 중지된 일부 기능을 재개(Resume)하여, 제1고속 인터칩 모듈(10)을 서스펜드 상태(L2)에서 활성화 상태(L3)로 천이시키고, 505 단계에서 고속 인터칩(HSIC) 통신 규격에 따라 제2고속 인터칩 모듈(20)의 기능 재개(Resume)를 명령하는 통신 재개 명령(HSIC-Resume)을 슬레이브(200)의 제2고속 인터칩 모듈(20)에 전송하도록 제어할 수 있다. 상세하게는, 상기 제1고속 인터칩 모듈(10)은 데이터 라인(DATA)을 하이(High)로 변경하고, 스트로브 라인(STROBE)을 로우(Low)로 변경할 수 있다.

상기 통신 재개 명령을 수신한 슬레이브(200)의 제2고속 인터칩 모듈(20)은 507 단계에서 중지된 일부 기능을 재개(Resume)하여, 서스펜드 상태(L2)에서 활성화 상태(L3)로 천이될 수 있다. 상기 제2고속 인터칩 모듈(20)이 활성화 상태로 천이되면, 상기 슬레이브(200)는 509 단계에서 호스트 웨이크업 라인(Host Wake-up)을 디스에이블 시킬 수 있다. 한편, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)이 모두 활성화 상태(L0)로 천이되면, 상기 슬레이브(200)는 전송 요청된 데이터를 제2고속 인터칩 모듈(20)을 통해 상기 호스트(100)에 전송할 수 있다.

다음으로, 상기 도 5의 (b)를 참조하면, 상기 서스펜드 상태(L2)인 호스트(100)에서 통신이 요청이 감지되면, 호스트(100)는 531 단계에서 제2고속 인터칩 모듈(20)의 활성화를 요청하는 신호를 슬레이브(200)에 전송할 수 있다. 이를 위하여, 상기 호스트(100)는 슬레이브 웨이크업 라인(Slave Wake-up)을 인에이블 시킬 수 있다. 상기 제2고속 인터칩 모듈(20)의 활성화를 요청하는 신호를 수신한 슬레이브(200)는 533 단계에서 제1고속 인터칩 모듈(10)의 활성화를 요청하는 신호를 호스트(100)에 전송할 수 있다. 이를 위하여, 상기 슬레이브(200)는 호스트 웨이크업 라인(Host Wake-up)을 인에이블 시킬 수 있다. 상기 제1고속 인터칩 모듈(10)의 활성화를 요청하는 신호를 수신한 호스트(100)는 535 단계에서 제1고속 인터칩 모듈(10)의 중지된 기능을 재개(Resume)하여 상기 제1고속 인터칩 모듈(10)을 서스펜드 상태(L2)에서 활성화 상태(L0)로 천이시키고, 537 단계에서 통신 재개 명령(HSIC-Resume)을 슬레이브(200)의 제2고속 인터칩 모듈(20)에 전송하도록 제어할 수 있다.

상기 통신 재개 명령을 수신한 제2고속 인터칩 모듈(20)은 539 단계에서 중지된 일부 기능을 재개(Resume)하여 서스펜드 상태(L2)에서 활성화 상태(L0)로 천이될 수 있다. 상기 제2고속 인터칩 모듈(20)이 활성화 상태로 천이되면, 상기 슬레이브(200)는 541 단계에서 호스트 웨이크업 라인(Host Wake-up)을 디스에이블 시킬 수 있다. 상기 호스트(100)는 543 단계에서 슬레이브 웨이크업 라인(Slave Wake-up)을 디스에이블 시킬 수 있다. 한편, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)이 모두 활성화 상태로 천이되면, 상기 호스트(100)는 전송 요청된 데이터를 제1고속 인터칩 모듈(10)을 통해 슬레이브(200)에 전송할 수 있다.

도 6은 본 발명의 실시 예에 따른 고속 인터칩 모듈이 전원오프 상태에서 활성화 상태로 천이되는 절차를 설명하기 위한 흐름도이다.

상기 도 1 내지 도 6을 참조하면, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)이 전원오프 상태(L3)로 천이된 상태에서, 호스트(100) 또는 슬레이브(200)에서 통신 요청이 감지되면, 상기 호스트(100) 및 슬레이브(200)는 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)을 활성화 상태(L0)로 천이시킬 수 있다. 상기 도 6의 (a)는 슬레이브(200)에서 통신이 요청되는 경우의 신호 흐름도이고, 도 6의 (b)는 호스트(100)에서 통신이 요청되는 경우의 신호 흐름도이다.

먼저, 상기 도 6의 (a)를 참조하면, 전원오프 상태(L3)인 슬레이브(200)에서 통신 요청이 감지되면, 상기 슬레이브(200)는 601 단계에서 제1고속 인터칩 모듈(10)의 활성화를 요청하는 신호를 호스트(100)에 전송할 수 있다. 이를 위하여, 상기 슬레이브(200)는 호스트 웨이크업 라인(Host Wake-up)을 인에이블 시킬 수 있다. 상기 제1고속 인터칩 모듈(10)의 활성화를 요청하는 신호를 수신한 호스트(100)는 603 단계에서 제1고속 인터칩 모듈(10)의 전원을 온하여 상기 제1고속 인터칩 모듈(10)을 전원오프 상태(L3)에서 활성화 상태(L0)로 천이시키고, 605 단계에서 제2고속 인터칩 모듈(20)의 전원 온을 요청하는 신호를 슬레이브(200)에 전송할 수 있다. 이를 위하여, 상기 호스트(100)는 호스트 액티브 라인(Host Active)을 인에이블 시킬 수 있다.

상기 제2고속 인터칩 모듈(20)의 전원 온을 요청하는 신호를 수신한 슬레이브(200)는 607 단계에서 제2고속 인터칩 모듈(20)의 전원을 온하여 상기 제2고속 인터칩 모듈(20)을 전원오프 상태(L3)에서 활성화 상태(L0)로 천이시킬 수 있다. 상기 제2고속 인터칩 모듈(20)이 활성화 상태로 천이되면, 상기 슬레이브(200)는 609 단계에서 호스트 웨이크업 라인(Host Wake-up)을 디스에이블 시킬 수 있다. 이후, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)이 활성화 상태(L0)로 천이되면, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 611 단계에서 고속 인터칩 통신 규격에 따라 초기화 절차를 수행하여 통신 링크를 연결할 수 있다. 여기서, 상기 초기화 절차는 고속 인터칩 통신 규격에 따른 것이므로 상세한 설명을 생략하기로 한다. 한편, 상기 초기화 절차가 완료되면, 상기 슬레이브(200)는 전송 요청된 데이터를 제2고속 인터칩 모듈(20)을 통해 상기 호스트(100)에 전송할 수 있다.

다음으로, 상기 도 6의 (b)를 참조하면, 상기 전원오프 상태(L3)인 호스트(100)에서 통신 요청이 감지되면, 상기 호스트(100)는 631 단계에서 제2고속 인터칩 모듈(20)의 활성화를 요청하는 신호를 슬레이브(200)에 전송할 수 있다. 이를 위하여, 상기 호스트(100)는 슬레이브 웨이크업 라인(Slave Wake-up)을 인에이블 시킬 수 있다. 상기 제2고속 인터칩 모듈(20)의 활성화를 요청하는 신호를 수신한 슬레이브(200)는 633 단계에서 제1고속 인터칩 모듈(10)의 활성화를 요청하는 신호를 호스트(100)에 전송할 수 있다. 이를 위하여, 상기 슬레이브(200)는 호스트 웨이크업 라인(Host Wake-up)을 인에이블 시킬 수 있다. 상기 제1고속 인터칩 모듈(10)의 활성화를 요청하는 신호를 수신한 호스트(100)는 635 단계에서 제1고속 인터칩 모듈(10)의 전원을 온하여 상기 제1고속 인터칩 모듈(10)을 전원오프 상태(L3)에서 활성화 상태(L0)로 천이시키고, 637 단계에서 제2고속 인터칩 모듈(20)의 전원 온을 요청하는 신호를 슬레이브(200)에 전송할 수 있다. 이를 위하여, 상기 호스트(100)는 호스트 액티브 라인(Host Active)을 인에이블 시킬 수 있다.

상기 제2고속 인터칩 모듈(20)의 전원 온을 요청하는 신호를 수신한 슬레이브(200)는 639 단계에서 제2고속 인터칩 모듈(20)의 전원을 온하여, 상기 제2고속 인터칩 모듈(20)을 전원오프 상태(L3)에서 활성화 상태(L0)로 천이시킬 수 있다. 상기 제2고속 인터칩 모듈(20)이 활성화 상태(L0)로 천이되면, 상기 슬레이브(200)는 641 단계에서 호스트 웨이크업 라인(Host Wake-up)을 디스에이블 시킬 수 있다. 상기 호스트(100)는 643 단계에서 슬레이브 웨이크업 라인(Slave Wake-up)을 디스에이블 시킬 수 있다.

상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)의 전원이 온되면, 상기 제1고속 인터칩 모듈(10) 및 제2고속 인터칩 모듈(20)은 645 단계에서 고속 인터칩 통신 규격에 따라 초기화 절차를 수행하여 통신 링크를 연결할 수 있다. 한편, 상기 초기화 절차가 완료되면, 상기 호스트(100)는 전송 요청된 데이터를 제1고속 인터칩 모듈(10)을 통해 상기 슬레이브(200)에 전송할 수 있다.

상술한 바와 같은 본 발명의 실시 예에 따른 고속 인터칩 통신 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터로 판독 가능한 기록 매체에 기록될 수 있다. 이때, 상기 컴퓨터로 판독 가능한 기록매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 한편, 기록매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.

상기 컴퓨터로 판독 가능한 기록매체에는 하드디스크, 플로피디스크 및 자기 테이프와 같은 자기매체(Magnetic Media), CD-ROM, DVD와 같은 광기록 매체(Optical Media), 플롭티컬 디스크(Floptical Disk)와 같은 자기-광 매체(Magneto-Optical Media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 또한, 프로그램 명령에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있다.

이상에서는 본 발명의 실시 예에 따른 고속 인터칩 통신 장치 및 방법에 대하여 본 명세서 및 도면을 통해 바람직한 실시 예들에 대하여 설명하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위해 일반적인 의미에서 사용된 것일 뿐, 본 발명이 전술한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 기술적 사상에 바탕을 둔 다양한 실시 예가 가능함은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

100 : 호스트 200 : 슬레이브
10 : 제1고속 인터칩 모듈 20 : 제2고속 인터칩 모듈

Claims

고속 인터칩 통신(High Speed Inter Chip : HSIC)을 위한 제1고속 인터칩 모듈을 구비하는 호스트(Host)와 제2고속 인터칩 모듈을 구비하는 슬레이브(Slave)를 포함하는 고속 인터칩 통신 장치에 있어서,
상기 호스트는 상기 제1고속 인터칩 모듈의 모든 기능이 활성화된 활성화 상태(Active State)에서 기 설정된 제1기준 시간 동안 통신 요청이 없는 경우 상기 제1고속 인터칩 모듈을 통신 링크 유지를 위한 최소 기능만을 활성화하는 서스펜드 상태(Suspend State)로 천이하고, 상기 제2고속 인터칩 모듈에 서스펜드 상태로의 천이를 명령하는 서스펜드 명령을 전송하고, 상기 서스펜드 상태에서 기 설정된 제2기준 시간 동안 통신 요청이 없는 경우 상기 제1고속 인터칩 모듈의 전원을 오프하여 상기 제1고속 인터칩 모듈을 전원오프 상태(Power-off State)로 천이하며, 상기 제2고속 인터칩 모듈의 전원 온/오프를 제어하는 호스트 액티브 라인을 인에이블(Enable)하고,
상기 슬레이브는 상기 서스펜드 명령 수신 시 제2고속 인터칩 모듈이 서스펜드 상태로 천이되도록 제어하며, 상기 호스트 액티브 라인 인에이블 시 상기 제2고속 인터칩 모듈의 전원을 오프하여 상기 제2고속 인터칩 모듈을 전원오프 상태로 천이시키는 것을 특징으로 하는 고속 인터칩 통신 장치.
제1항에 있어서,
상기 슬레이브는
상기 활성화 상태에서 상기 제1기준 시간 동안 통신 요청이 없는 경우 상기 호스트에 제1고속 인터칩 모듈의 서스펜드 상태 천이를 요청하기 위하여 호스트 서스펜드 요청 라인을 인에이블하고, 상기 호스트로부터 상기 서스펜드 명령 수신 시 상기 제2고속 인터칩 모듈이 상기 서스펜드 상태로 천이하도록 제어하며, 상기 제2고속 인터칩 모듈이 상기 서스펜드 상태로 천이되면 상기 호스트 서스펜드 요청 라인을 디스에이블하는 것을 특징으로 하는 고속 인터칩 통신 장치.
제1항에 있어서,
상기 호스트는
상기 전원오프 상태에서 상기 슬레이브로의 통신 요청이 감지되는 경우 상기 제2고속 인터칩 모듈의 활성화를 요청하는 슬레이브 웨이크업 라인을 인에이블하고, 상기 제1고속 인터칩 모듈의 활성화를 요청하는 호스트 웨이크업 라인 인에이블 시 상기 제1고속 인터칩 모듈의 전원을 온하고, 상기 호스트 액티브 라인을 인에이블 하며, 상기 호스트 웨이크업 라인 디스에이블 시 상기 슬레이브 웨이크업 라인을 디스에이블하며, 상기 슬레이브와 통신 링크를 연결하는 초기화 절차를 수행하는 것을 특징으로 하는 고속 인터칩 통신 장치.
제1항에 있어서,
상기 슬레이브는
상기 전원오프 상태에서 상기 호스트로의 통신 요청이 감지되는 경우 상기 제1고속 인터칩 모듈의 활성화를 요청하는 호스트 웨이크업 라인을 인에이블하고, 상기 제2고속 인터칩 모듈의 전원 온/오프를 제어하는 호스트 액티브 라인의 인에이블 시 상기 제2고속 인터칩 모듈의 전원을 온하여 상기 제2고속 인터칩 모듈을 활성화 상태로 천이하고, 상기 호스트 웨이크 업 라인을 디스에이블하며, 상기 호스트와 통신 링크를 연결하는 초기화 절차를 수행하는 것을 특징으로 하는 고속 인터칩 통신 장치.
제1항에 있어서,
상기 호스트는
상기 서스펜드 상태에서 상기 슬레이브로의 통신 요청이 감지되는 경우 상기 제2고속 인터칩 모듈의 활성화를 요청하는 슬레이브 웨이크업 라인을 인에이블하고, 상기 제1고속 인터칩 모듈의 활성화를 요청하는 호스트 웨이크업 라인 인에이블 시 상기 제1고속 인터칩 모듈의 중지된 기능을 재개하고, 상기 제2고속 인터칩 모듈의 기능 재개를 명령하는 통신 재개 명령을 전송하며, 상기 호스트 웨이크업 라인 디스에이블 감지 시 상기 슬레이브 웨이크업 라인을 디스에이블하는 것을 특징으로 하는 고속 인터칩 통신 장치.
제1항에 있어서,
상기 슬레이브는
상기 서스펜드 상태에서 상기 호스트로의 데이터 전송이 요청되는 경우 상기 제1고속 인터칩 모듈의 활성화를 요청하는 호스트 웨이크업 라인을 인에이블하고, 상기 제1고속 인터칩 모듈로부터 상기 제2고속 인터칩 모듈의 기능 재개를 명령하는 통신 재개 명령 수신 시 상기 제2고속 인터칩 모듈의 중지된 기능을 재개하여 상기 제2고속 인터칩 모듈을 활성화 상태로 천이하고, 상기 호스트 웨이크업 라인을 디스에이블하는 것을 특징으로 하는 고속 인터칩 통신 장치.
제1항에 있어서,
상기 호스트는
어플리케이션 프로세서(Application Processor)인 것을 특징으로 하는 고속 인터칩 통신 장치.
제1항에 있어서,
상기 슬레이브는
통신 프로세서(Communication Processor)인 것을 특징으로 하는 고속 인터칩 통신 장치.
호스트(Host)와 슬레이브(Slave) 사이의 고속 인터칩(High Speed Inter Chip : HSIC) 통신 방법에 있어서,
상기 호스트가 제1고속 인터칩 모듈의 모든 기능이 활성화된 활성화 상태(Active State)에서 기 설정된 제1기준 시간 동안 통신 요청이 없는 경우 상기 제1고속 인터칩 모듈을 통신 링크 유지를 위한 최소 기능만을 활성화하는 서스펜드 상태(Suspend State)로 천이하고, 제2고속 인터칩 모듈에 서스펜드 상태로의 천이를 명령하는 서스펜드 명령을 전송하고, 상기 서스펜드 상태에서 기 설정된 제2기준 시간 동안 통신 요청이 없는 경우 상기 제1고속 인터칩 모듈의 전원을 오프하여 상기 제1고속 인터칩 모듈을 전원오프 상태(Power-off State)로 천이하며, 상기 제2고속 인터칩 모듈의 전원 온/오프를 제어하는 호스트 액티브 라인을 인에이블(Enable)하는 과정, 및
상기 슬레이브가 상기 서스펜드 명령 수신 시 제2고속 인터칩 모듈이 서스펜드 상태로 천이되도록 제어하며, 상기 호스트 액티브 라인 인에이블 시 상기 제2고속 인터칩 모듈의 전원을 오프하여 상기 제2고속 인터칩 모듈을 전원오프 상태로 천이시키는 과정을 포함하는 것을 특징으로 하는 고속 인터칩 통신 방법.
제9항에 있어서,
상기 서스펜드 상태로의 천이를 명령하는 과정은
상기 활성화 상태에서 상기 제1기준 시간 동안 통신 요청이 없는 경우 상기 슬레이브가 상기 호스트에 포함된 제1고속 인터칩 모듈의 서스펜드 상태 천이를 요청하는 호스트 서스펜드 요청 라인을 인에이블(Enable) 하는 과정;
상기 호스트가 상기 제1고속 인터칩 모듈을 서스펜드 상태로 천이시키는 과정;
상기 제1고속 인터칩 모듈이 서스펜드 상태로의 천이를 명령하는 서스펜드 명령을 상기 슬레이브에 포함된 제2고속 인터칩 모듈에 전송하는 과정;
상기 서스펜드 명령을 수신한 상기 제2고속 인터칩 모듈이 상기 서스펜드 상태로 천이하는 과정; 및
상기 슬레이브가 상기 호스트 서스펜드 요청 라인을 디스에이블(Disable) 하는 과정을 포함하는 것을 특징으로 하는 고속 인터칩 통신 방법.
제9항에 있어서,
상기 전원오프 상태(Power-off State)로 천이하는 과정은
상기 호스트가 상기 서스펜드 상태에서 상기 제2기준 시간 동안 통신 요청이 없는 경우 상기 호스트에 포함된 제1고속 인터칩 모듈의 전원을 오프하는 과정;
상기 호스트가 상기 슬레이브에 포함된 제2고속 인터칩 모듈의 전원 온/오프를 제어하는 호스트 액티브 라인을 디스에이블하는 과정; 및
상기 슬레이브가 상기 제2고속 인터칩 모듈의 전원을 오프하는 과정을 포함하는 것을 특징으로 하는 고속 인터칩 통신 방법.
제9항에 있어서,
상기 서스펜드 상태에서 상기 슬레이브로부터 통신 요청이 감지되는 경우 상기 슬레이브가 상기 호스트에 포함된 제1고속 인터칩 모듈의 활성화를 요청하는 호스트 웨이크 업 라인을 인에이블하는 과정;
상기 호스트가 상기 제1고속 인터칩 모듈의 기능을 재개하여 상기 제1고속 인터칩 모듈을 활성화 상태로 천이하고, 상기 슬레이브에 포함된 제2고속 인터칩 모듈의 기능 재개를 명령하는 통신 재개 명령을 전송하는 과정;
상기 제2고속 인터칩 모듈이 기능을 재개하여 활성화 상태로 천이하는 과정; 및
상기 슬레이브가 상기 호스트 웨이크 업 라인을 디스에이블하는 과정을 더 포함하는 것을 특징으로 하는 고속 인터칩 통신 방법.
제9항에 있어서,
상기 서스펜드 상태에서 상기 호스트로부터 통신 요청이 감지되는 경우 상기 호스트가 상기 슬레이브에 포함된 제2고속 인터칩 모듈의 활성화를 요청하는 슬레이브 웨이크업 라인을 인에이블하는 과정;
상기 슬레이브가 상기 호스트에 포함된 제1고속 인터칩 모듈의 활성화를 요청하는 호스트 웨이크 업 라인을 인에이블하는 과정;
상기 호스트가 상기 제1고속 인터칩 모듈의 기능을 재개하여 상기 제1고속 인터칩 모듈을 활성화 상태로 천이시키고, 상기 제2고속 인터칩 모듈의 기능 재개를 명령하는 통신 재개 명령을 상기 제2고속 인터칩 모듈에 전송하는 과정;
상기 제2고속 인터칩 모듈이 기능을 재개하여 활성화 상태로 천이하는 과정;
상기 슬레이브가 상기 호스트 웨이크업 라인을 디스에이블하는 과정; 및
상기 호스트가 상기 슬레이브 웨이크업 라인을 디스에이블하는 과정을 더 포함하는 것을 특징으로 하는 고속 인터칩 통신 방법.
제9항에 있어서,
상기 전원오프 상태에서 상기 슬레이브로부터 통신 요청이 감지되는 경우 상기 슬레이브가 상기 호스트에 포함된 제1고속 인터칩 모듈의 활성화를 요청하는 호스트 웨이크업 라인을 인에이블하는 과정;
상기 호스트가 상기 제1고속 인터칩 모듈의 전원을 온하여 상기 제1고속 인터칩 모듈을 활성화 상태로 천이하고, 상기 슬레이브에 포함된 제2고속 인터칩 모듈의 전원 온/오프를 제어하는 호스트 액티브 라인을 인에이블하는 과정;
상기 슬레이브가 상기 제2고속 인터칩 모듈의 전원을 온하여 상기 제2고속 인터칩 모듈을 활성화 상태로 천이하는 과정;
상기 슬레이브가 상기 호스트 웨이크 업 라인을 디스에이블하는 과정; 및
상기 호스트와 상기 슬레이브 사이의 고속 인터칩 통신 링크를 연결하는 초기화 절차를 수행하는 과정을 더 포함하는 것을 특징으로 하는 고속 인터칩 통신 방법.
제9항에 있어서,
상기 전원오프 상태에서 상기 호스트로부터 통신 요청이 감지되는 경우 상기 호스트가 상기 슬레이브에 포함된 제2고속 인터칩 모듈의 활성화를 요청하는 슬레이브 웨이크업 라인을 인에이블하는 과정;
상기 슬레이브가 상기 호스트에 포함된 제1고속 인터칩 모듈의 활성화를 요청하는 호스트 웨이크업 라인을 인에이블하는 과정;
상기 호스트가 상기 제1고속 인터칩 모듈의 전원을 온하여 상기 제1고속 인터칩 모듈을 활성화 상태로 천이하고, 상기 제2고속 인터칩 모듈의 전원 온/오프를 제어하는 호스트 액티브 라인을 인에이블하는 과정;
상기 슬레이브가 상기 제2고속 인터칩 모듈의 전원을 온하여 상기 제2고속 인터칩 모듈을 활성화 상태로 천이하는 과정;
상기 슬레이브가 상기 호스트 웨이크업 라인을 디스에이블하는 과정;
상기 호스트가 상기 슬레이브 웨이크업 라인을 디스에이블 하는 과정; 및
상기 호스트와 상기 슬레이브 사이의 고속 인터칩 통신 링크를 연결하는 초기화 절차를 수행하는 과정을 더 포함하는 것을 특징으로 하는 고속 인터칩 통신 방법.
전자장치에 있어서,
제1통신 모듈을 포함하는 호스트;
제2통신 모듈을 포함하는 슬레이브; 및
상기 호스트는
상기 제2통신 모듈의 활성화를 요청하는 신호를 상기 슬레이브로 전송하기 위한 슬레이브 웨이크업 라인; 및
상기 제1통신 모듈의 전원 온 또는 오프 신호를 상기 슬레이브에 전송하기 위한 호스트 액티브 라인을 포함하며,
상기 슬레이브는
상기 제1통신 모듈의 활성화를 위한 요청 신호를 상기 호스트에 전송하기 위한 호스트 웨이크업 라인을 포함하는 전자 장치.
제 16 항에 있어서,
상기 호스트는
상기 제1통신모듈의 전원오프 상태에서 상기 슬레이브로의 통신 요청이 감지되는 경우, 상기 슬레이브 웨이크업 라인을 통하여, 상기 제2통신 모듈의 활성화를 요청하는 신호를 전송하고, 상기 슬레이브로부터 상기 제1 통신 모듈의 활성화를 요청하는 신호 수신 시, 상기 제1 통신 모듈의 전원을 온하여 활성화 상태로 천이하고, 상기 호스트 액티브 라인을 통하여 상기 제2통신 모듈의 전원 온을 요청하는 신호를 상기 슬레이브에 전송하는 전자 장치.
제 16 항에 있어서,
상기 슬레이브는
상기 제2통신 모듈의 전원오프 상태에서 상기 호스트로의 통신 요청이 감지되는 경우, 상기 호스트 웨이크업 라인을 통하여 상기 제1 통신 모듈의 활성화 요청 신호를 상기 호스트로 전송하고, 상기 호스트 액티브 라인을 통하여 상기 제2통신 모듈의 전원 온을 요청하는 신호를 수신하는 경우, 상기 제2 통신 모듈의 전원을 온하여 상기 제2 통신 모듈을 활성화 상태(Active State)로 천이하는 전자 장치.
제 16 항에 있어서,
시간을 카운트하는 타이머를 더 포함하고,
상기 호스트는
상기 제1통신 모듈의 활성화 상태에서 상기 타이머를 이용하여 기 설정된 제1기준 시간 동안 통신 요청이 없음이 확인되는 경우, 상기 제1 통신 모듈을 통신 링크 유지를 위한 최소 기능만을 활성화하는 서스펜드 상태(Suspend State)로 천이하고, 상기 서스펜드 상태로의 천이를 명령하는 서스펜드 명령을 상기 제2 통신 모듈에 전송하도록 상기 제1통신 모듈을 제어하고,
상기 제 1 통신모듈의 서스펜드 상태에서 상기 타이머를 이용하여 기 설정된 제2기준 시간 동안 통신 요청이 없음이 확인되는 경우, 상기 제1 통신 모듈의 전원을 오프하여 상기 제1 통신 모듈을 전원오프 상태(Power-off State)로 천이하며, 상기 호스트 액티브 라인을 통해 상기 제2통신 모듈의 전원을 오프하기 위한 신호를 상기 슬레이브로 전송하고,
상기 제2통신 모듈은
상기 서스펜드 명령 수신 시, 서스펜드 상태로 천이하며,
상기 슬레이브는
상기 전원을 오프하기 위한 신호를 수신 시, 상기 제2통신 모듈이 전원오프 상태로 천이되도록 제어하는 전자 장치.
제 19 항에 있어서,
상기 슬레이브는
상기 제1통신 모듈이 서스펜드 상태로 천이되도록 요청하는 신호를 전송하기 위한 서스펜드 요청 라인을 더 포함하고,
상기 제2통신 모듈의 활성화 상태에서 상기 타이머를 이용하여 상기 제1기준 시간 동안 통신 요청이 없음이 확인되는 경우 상기 호스트에 상기 제1통신 모듈의 서스펜드 상태 천이를 요청하는 신호를 상기 서스펜드 요청 라인을 통하여 상기 호스트에 전송하며,
상기 제2 통신 모듈은
상기 호스트로부터 서스펜드 명령 수신 시 상기 서스펜드 상태로 천이하는 전자 장치.
제 16 항에 있어서,
상기 호스트는
상기 제1통신 모듈의 서스펜드 상태에서 상기 슬레이브로의 통신 요청이 감지되는 경우 상기 슬레이브 웨이크업 라인을 통하여 상기 제2통신 모듈의 활성화 요청 신호를 전송하고,
상기 슬레이브로부터 상기 호스트 웨이크업 라인을 통하여 상기 제1통신 모듈의 활성화 요청 신호를 수신 시, 상기 제1 통신 모듈의 중지된 기능을 재개하여 상기 제1통신 모듈을 활성화 상태로 천이하고, 상기 제2통신 모듈의 기능 재개를 명령하는 통신 재개 명령을 상기 제2통신 모듈에 전송하여 상기 제2통신 모듈이 활성화 상태로 천이되도록 제어하는 것을 특징으로 하는 전자 장치.
제 16 항에 있어서,
상기 슬레이브는
상기 제2통신 모듈의 서스펜드 상태에서 상기 호스트로의 통신 요청이 감지되는 경우, 상기 호스트 웨이크업 라인을 통하여 상기 제1통신 모듈의 활성화 요청 신호를 전송하고,
상기 제2통신 모듈은
상기 호스트로부터 상기 제2통신 모듈의 기능 재개를 명령하는 통신 재개 명령 수신 시 중지된 기능을 재개하여 활성화 상태로 천이하는 것을 특징으로 하는 전자 장치.
제 16 항에 있어서,
상기 호스트는
어플리케이션 프로세서(Application Processor)인 것을 특징으로 하는 전자 장치.
제 16 항에 있어서,
상기 슬레이브는
통신 프로세서(Communication Processor)인 것을 특징으로 하는 전자 장치.
제 16 항에 있어서,
상기 제1통신 모듈 및 상기 제2통신 모듈은 고속 인터칩 모듈인 전자 장치.
호스트 및 슬레이브를 포함하는 전자장치의 통신 방법에 있어서,
상기 호스트에 포함된 제1통신 모듈 및 상기 슬레이브에 포함된 제2통신 모듈의 전원오프 상태에서 상기 호스트가 상기 슬레이브로의 통신 요청을 감지하는 경우, 제2통신 모듈의 활성화를 요청하는 신호를 슬레이브 웨이크업 라인을 통하여 상기 슬레이브에 전송하는 과정;
상기 제2통신 모듈의 활성화 요청 신호에 응답하여, 상기 슬레이브가 상기 제1통신 모듈의 활성화 요청 신호를 호스트 웨이크업 라인을 통해 상기 호스트에 전송하는 과정;
상기 제1통신 모듈의 활성화 요청 신호에 응답하여, 상기 호스트가 상기 제1통신 모듈의 전원을 온하는 과정; 및
상기 제2통신 모듈의 전원 온을 요청하는 신호를 호스트 액티브라인을 통하여 상기 슬레이브에 전송하여 상기 제2통신 모듈의 전원을 온하는 과정;을 포함하는 것을 특징으로 하는 통신 방법.
제 26 항에 있어서,
상기 제2통신 모듈의 전원오프 상태에서 상기 슬레이브가 상기 호스트와의 통신 요청을 감지하는 경우, 상기 호스트 웨이크업 라인을 통해 상기 제1통신 모듈의 활성화 요청 신호를 상기 호스트에 전송하는 과정;
상기 제1통신 모듈의 활성화 요청 신호에 응답하여, 상기 호스트가 상기 제1통신 모듈의 전원을 온하는 과정;
상기 호스트가 호스트 액티브 라인을 통해 상기 제2통신 모듈의 전원 온을 요청하는 신호를 상기 슬레이브에 전송하는 과정; 및
상기 제2통신 모듈의 전원 온을 요청하는 신호에 응답하여, 상기 슬레이브가 상기 제2통신 모듈의 전원을 온하는 과정;을 더 포함하는 것을 특징으로 하는 통신 방법.
제 26 항에 있어서,
상기 제2통신 모듈의 활성화 상태에서 기 설정된 제1기준 시간 동안 통신 요청이 없는 경우 상기 슬레이브가 호스트 서스펜드 요청 라인을 통하여 상기 제1통신 모듈의 서스펜드 상태 천이를 요청하는 과정;
상기 호스트가 상기 요청에 응답하여 상기 제1통신 모듈을 서스펜드 상태로 천이시키는 과정;
상기 제1통신 모듈이 서스펜드 상태로의 천이를 명령하는 서스펜드 명령을 상기 제2통신 모듈에 전송하는 과정; 및
상기 서스펜드 명령을 수신한 상기 제2통신 모듈이 상기 서스펜드 상태로 천이하는 과정;을 더 포함하는 것을 특징으로 하는 통신 방법.
제 28 항에 있어서,
상기 호스트가 상기 제1통신 모듈의 서스펜드 상태에서 기 설정된 제2기준 시간 동안 통신 요청이 없는 경우 상기 제1통신 모듈의 전원을 오프하는 과정;
상기 호스트가 호스트 액티브 라인을 통해 상기 제2통신 모듈의 전원 오프 요청 신호를 전송하는 과정; 및
상기 슬레이브가 상기 전원 오프 요청 신호에 응답하여 상기 제2통신 모듈의 전원을 오프하는 과정을 더 포함하는 것을 특징으로 하는 통신 방법.
제 26 항에 있어서,
상기 제2통신 모듈의 서스펜드 상태에서 상기 호스트와의 통신 요청이 감지되는 경우 상기 슬레이브가 상기 호스트 웨이크 업 라인을 통하여 상기 제1통신 모듈의 활성화를 요청하는 과정;
상기 제1통신 모듈의 활성화 요청에 대응하여, 상기 호스트가 상기 제1통신 모듈의 기능을 재개하여 상기 제1통신 모듈을 활성화 상태로 천이하는 과정;
상기 제1통신 모듈이 활성화 상태로 천이되면, 상기 호스트가 상기 제2통신 모듈의 기능 재개를 명령하는 통신 재개 명령을 상기 제2통신 모듈에 전송하는 과정; 및
상기 통신 재개 명령에 대응하여 상기 제2통신 모듈이 기능을 재개하여 활성화 상태로 천이하는 과정;을 더 포함하는 것을 특징으로 하는 통신 방법.
제 26 항에 있어서,
상기 제1통신 모듈의 서스펜드 상태에서 상기 슬레이브로의 통신 요청을 감지하는 경우 상기 호스트가 상기 슬레이브 웨이크업 라인을 통해 상기 제2통신 모듈의 활성화를 요청하는 과정;
상기 제2통신 모듈이 활성화되면, 상기 슬레이브가 상기 호스트 웨이크업 라인을 통해 상기 제1통신 모듈의 활성화를 요청하는 과정;
상기 호스트가 상기 제1통신 모듈의 기능을 재개하여 상기 제1통신 모듈을 활성화 상태로 천이하는 과정;
상기 제1통신 모듈이 활성화 상태로 천이되면, 상기 호스트가 상기 제2통신 모듈의 기능 재개를 명령하는 통신 재개 명령을 상기 제2통신 모듈에 전송하는 과정; 및
상기 통신 재개 명령에 대응하여, 상기 제2통신 모듈이 기능을 재개하여 활성화 상태로 천이하는 과정;을 더 포함하는 것을 특징으로 하는 통신 방법.
제 26 항에 있어서,
상기 제1통신 모듈 및 상기 제2통신 모듈은 고속 인터칩 모듈인 것을 특징으로 하는 통신 방법.
제 26 항에 있어서,
상기 호스트는
어플리케이션 프로세서(Application Processor)이고,
상기 슬레이브는
통신 프로세서(Communication Processor)인 것을 특징으로 하는 통신 방법.