JP5364036B2

JP5364036B2 - 接続バス、電子装置及びシステム

Info

Publication number: JP5364036B2
Application number: JP2010114526A
Authority: JP
Inventors: フロマンマッティ; ミューリュキンモ
Original assignee: インテレクチュアルベンチャーズファーストエルエルシー
Priority date: 2003-05-22
Filing date: 2010-05-18
Publication date: 2013-12-11
Anticipated expiration: 2024-05-21
Also published as: FI20035072A0; US7430625B2; KR100666086B1; ATE440330T1; CN100483376C; KR20060004993A; JP2006526213A; JP2010282617A; EP1625507B1; CN1795443A; WO2004109529A1; DE602004022658D1; EP1625507A1; US20040268077A1

Description

本発明は接続バスによってメモリコンポーネントを電子装置と接続する方法に関する。本発明はまた、電子装置を備えるシステムと、電子装置と接続可能なメモリコンポーネントと、メモリコンポーネントを電子装置と接続する接続バスとにも関する。さらに、本発明はメモリコンポーネントを電子装置と接続する接続バスに関する。さらに、本発明はメモリコンポーネントを電子装置と接続するための電子装置で使用される接続バスに関する。

メモリなどがデータ記憶装置用として使用される従来技術の複数の電子装置では、メモリは内部に組み込まれた集積メモリとして実装されている。したがって、電子装置には、メモリが接続される接続先であるメモリバスが設けられることになる。メモリバスの構造は、特に、メモリバスと接続されたメモリのタイプに依存する。したがって、このようなメモリバスと接続されたメモリはその接続方法に関して類似している必要がある。その結果、その配置構成は固定された、技術に依存する構成となる。

カード（インタフェースカード、拡張カード）などの種々の周辺機器の接続が可能な電子装置が知られている。この接続によって電子装置のファシリティの変更が可能となる。例えば、このようなカードを用いて、コンピュータ、無線通信機器、個人用情報機器などの電子装置用のメモリの拡張を行うことができる。したがって、電子装置にはカード接続部などの周辺機器接続部が装備され、この接続部に周辺機器が配置される。この周辺機器接続部は接続バスを備え、インタフェースプロトコルを利用することにより、上記接続バスを介して電子装置とインタフェースカード間でのデータ転送が可能となる。上記周辺機器接続部を介して、必要な動作電圧をカードに印加することも可能である。接続バスは、一般に、制御バス、アドレスバスおよび／またはデータバスを備えている。制御バスは、電子装置とカード間で制御情報を送信するために使用される。アドレスバスは、アドレスをカードへ送信するために使用される。さらにデータバスは電子装置とカード間での情報送信用として意図されるものである。しかし、前記バスのうちの１乃至いくつかが少なくとも部分的に組み合わされる配置構成が開発された。例えば、データバスを介してアドレスデータのうちのいくつかを送信することができる。このようなカードの１例としてマルチメディアカード（MultiMediaCard）仕様に準拠するメモリカードがある。

従来技術のシステムにおける問題点として、例えば、すべてのインタフェースカードで必ずしも同じプロトコルが利用されるとはかぎらないという事実がある。その場合、個々のケースで、電子装置と接続されたインタフェースカードによりサポートされているバス接続用プロトコルを電子装置が決定する能力を有することが望ましい。例えば、ＮＯＲ型とＮＡＮＤ型のバスの配置構成では技術に依存するタイプのプロトコルが利用され、このプロトコルに従うインタフェースカードドライバを電子装置内に実装する必要がある。異なる技術に従うバスの配置構成を互いにミックスすることはできない。その場合、個々の技術に対して別々のバスが必要となる。しかし、バス接続が技術に依存している状態を取り除くことを目的とする実施構成では比較的大容量のバス接続用プロトコルが利用される。すなわち、この場合、インタフェースカードの内部実施構成は接続バスでは明示されない。このことによって、プロトコルが要求する機能を実行するためにインタフェースカードでのプロセッサの利用が求められることになる。

２以上のインタフェースプロトコルをサポートする改善されたバス接続部を提供することが本発明の目的である。

本発明は、２または３以上のプロトコルに従うメッセージ送信の実行手段をバス接続部に設けるという着想に基づくものである。これについてさらに正確に述べれば、本発明によるバス接続部は、少なくとも第１のインタフェースプロトコルと第２のインタフェースプロトコルとが接続バスで利用可能であることを主たる特徴とするものであり、その場合、メモリコンポーネントが認識され、この認識を利用して前記第１のインタフェースプロトコルまたは前記第２のインタフェースプロトコルがメモリコンポーネントで利用可能であるかどうかが決定され、さらに、上記認識を利用して上記接続バスで使用するメモリコンポーネントで利用可能なプロトコルのうちの１つが選択される。本発明に従うシステムは、少なくとも第１のインタフェースプロトコルと第２のインタフェースプロトコルとが接続バスで利用可能であることを主たる特徴とするものであり、その場合、上記システムは、メモリコンポーネントを認識する手段と、この認識を利用して、メモリコンポーネントで利用可能なプロトコルを決定する決定手段と、上記接続バスで使用するメモリコンポーネントで利用可能なプロトコルのうちの１つを上記認識に基づいて選択する選択手段とを備える。本発明による電子装置は、少なくとも第１のインタフェースプロトコルと第２のインタフェースプロトコルとが接続バスで利用可能であることを主たる特徴とするものであり、その場合、上記電子装置は、メモリコンポーネントを認識する手段と、この認識を利用して、メモリコンポーネントで利用可能なプロトコルを決定する決定手段と、上記接続バスで使用するメモリコンポーネントで利用可能なプロトコルのうちの１つを上記認識に基づいて選択する選択手段とを備える。本発明によるメモリコンポーネントは、少なくとも第１のインタフェースプロトコルと第２のインタフェースプロトコルとが接続バスで利用可能であることを主たる特徴とするものであり、その場合、電子装置は、上記メモリコンポーネントを認識する手段と、この認識を利用して上記メモリコンポーネントで利用可能なプロトコルを決定する決定手段と、上記接続バスで使用するメモリコンポーネントで利用可能なプロトコルのうちの１つを上記認識に基づいて選択する選択手段とを備える。

本発明によって顕著な利点が達成される。本発明に基づく配置構成を用いて、異なる内部メモリコンポーネントまたは外部メモリコンポーネントを同じバス接続部で使用することが可能となり、その結果、メモリコンポーネント内に実装されている技術を電子装置が認知する必要がなくなったり、上記バスの制御時に、並びに、上記電子装置とメモリコンポーネント間でのデータ送信時に、上記メモリコンポーネントに実装されている技術を電子装置で考慮に入れるようにしたりすることが行われる。技術に依存するタイプの実施構成は、メモリコンポーネントでプロセッサを必要とせず、よりシンプルな制御論理回路で十分であるという利点があり、このシンプルな制御論理回路によって、特に、メモリコンポーネントの消費電力が減少することになり、さらにメモリコンポーネントの所要表面積を減らすことも可能となる。技術に依存しないタイプの代替実施構成には、例えば、所定の技術によって求められるドライバの実装が電子装置では不要となるという利点がある。したがって、バスの制御並びにデータ送信はより高レベルのプロトコルによって実装されることになる。電子装置が、異なるタイプのメモリコンポーネント用の異なるタイプのバスを必要とせず、異なるタイプのメモリコンポーネントを同じバスと接続できるという重要な利点が本発明にはある。必要に応じて、このバスを２重にしたり、多重化したりすることが可能であり、その場合、２以上のメモリコンポーネントをバスと同時接続することが可能となる。またこのケースでもバス接続部は実質的に類似のものとなる。

したがって、本発明の配置構成は、従来方式の組込み型の、技術に依存しないタイプのメモリシステムからなる実施構成と、技術に依存するタイプの着脱可能なメモリシステムとを組み合わせて、個々の実施構成を同じ初期認識方法によって同じ物理バスで使用できるようにしたものである。この配置構成は、技術に依存しないタイプのドライバを利用するとき、メモリコンポーネントのコスト節減を提供するものとなる。さらに、電子装置に後で挿入される着脱可能なメモリでどの技術が使用されるかが予め分かっていない場合にも、技術に依存するタイプの配置構成を利用することが可能である。

本発明の第１の好適な実施形態に基づく電子装置並びにメモリコンポーネントを簡略なブロック図で示す。２つの異なる方法で実装された、電子装置とメモリコンポーネント間の２重バス接続部を示す。２つの異なる方法で実装された、電子装置とメモリコンポーネント間の２重バス接続部を示す。電子装置と、異なるタイプのメモリコンポーネントによるメモリコンポーネントとの間での信号送信を例示する。電子装置と、異なるタイプのメモリコンポーネントによるメモリコンポーネントとの間での信号送信を例示する。

以下、添付図面を参照しながら本発明についてさらに詳細に説明する。

本発明の好適な実施形態についての以下の説明で、無線端末装置１を備えた電子装置を例示することにするが、本発明がこのような端末装置のみでの利用に限定されるものではないことは明らかである。さらに、メモリコンポーネントの一例としてメモリカードを使用する。しかし、本発明はメモリカードのみに限定されるものではない。端末装置１はプロセッサ２、メモリ３を備え、このメモリ３はリードオンリメモリ（ＲＯＭ）およびランダムアクセスメモリ（ＲＡＭ）などのいくつかの異なるメモリブロックを備えたものであってもよい。さらに、上記メモリの一部は、公知のようなＥＥＰＲＯＭメモリなどの不揮発性メモリであってもよい。また、端末装置は好適には表示装置４、キーパッド５、並びに、イヤホンおよび／またはスピーカ６とマイク７などのオーディオ手段を備えることが望ましい。好適には、端末装置１も、端末装置１と通信ネットワーク１０との間でデータ送信を行うための送信機９および受信機８などの通信手段を備えることが望ましい。これらの通信手段８、９は無線通信を目的とするものであることが望ましく、その場合、通信ネットワーク１０は移動通信ネットワーク、無線ローカルエリアネットワーク等のような無線通信ネットワークを備えることになる。端末装置は１または２以上のメモリコンポーネント１２を端末装置１と接続するメモリコンポーネント接続部１１も備える。

メモリコンポーネント接続部１１は、好適にはメモリコンポーネント接続部と接続されたメモリコンポーネント１２の利用に必要な機能を制御するメモリコンポーネントドライバ１３を備えることが望ましい。さらに、メモリコンポーネント接続部には必要な接続バスが設けられ、この接続バスは好適には制御バス４ｂとデータバス１４ａとを備えることが望ましい。制御バス１４ｂは、例えば、メモリコンポーネント１２と端末装置１との間でのコマンドの転送用および応答用として用いられる。データバス１４ａは、メモリコンポーネント１２と端末装置１間でのデータ送信を目的とするものである。２以上のメモリコンポーネントがメモリコンポーネント接続部１１と同時接続を行うことが可能である場合、メモリコンポーネント接続部１１にはコネクタ（図示せず）が設けられ、バス１４ａ、１４ｂがこれらのコネクタと接続される。さらに、バス接続部は、図２ａと２ｂに図示のような内部バスおよび／または外部バスを備えたものであってもよい。

すべてのアプリケーションでメモリコンポーネントドライバ１３は必ずしも必要ではなく、そのような場合、プロセッサ２が接続バスの制御の役割を果たすことになる。

種々のアプリケーションで、端末装置１と接続されたメモリコンポーネント１２は非常に異なるものであってもよく、本発明はいずれの特定のメモリコンポーネントにも限定されることはない。上記のようなメモリコンポーネント１２について言及すべき、発明を限定するものではないいくつかの例の中には、マルチメディアカード（MultiMediaCard）仕様に準拠するメモリカードなどのメモリカードや、ＳＤメモリカード仕様に準拠するメモリカードや、移動通信機能を備えたカードなどの通信カードなどが含まれる。種々のメモリコンポーネントタイプが使用されているとき、端末装置内のメモリコンポーネント接続部１１が変動する場合があるが、当業者は別のタイプのメモリコンポーネントおよびメモリ接続部においても以下の適用例に基づいて本発明を適用することができる。図１に図示の本発明の好適な実施形態に従うシステムでは、メモリコンポーネントはＳＤメモリカード仕様に準拠するメモリカードであり、メモリコンポーネント１２と端末装置１のメモリコンポーネントドライバ１３間でのデータ転送はマルチメディアカード仕様に準拠してシリアルフォーマットで実行される。このケースでは、メモリコンポーネント接続部１１の制御バス１４ｂとデータバス１４ａとはフォーマットがシリアルである。さらに、メモリコンポーネント接続部は一般に０電位にセットされた１または２以上のアース線１４ｃ（ＧＮＤ）、および、１または２以上の動作電圧ライン１４ｄ（ＶＣＣ）を備える。制御バス１４ｂは好適にはコマンドラインＣＭＤ、クロックラインＣＬＫおよびチップ選択ラインＣＳを備えることが望ましい。プルアップ抵抗Ｒがデータバス１４ａのラインと好適に結合され、図を明瞭にするためにこのラインの抵抗は１つだけ図１に示されている。

図１はこのような１つのメモリコンポーネント１２の内部構造も簡略なブロック図で示すものである。メモリコンポーネント１２はバス接続用ブロック１５を備え、このバス接続用ブロック１５を介してバス１４ａ、１４ｂがメモリコンポーネント１２と接続される。メモリコンポーネントはメモリコンポーネント１２の機能を制御するコントローラ１６を備えたものであってもよい。一方で、本発明によってバス接続部と接続して個別のプロセッサを有していないようなメモリコンポーネントの利用が可能となる。バス接続部におけるこれらの異なるタイプのメモリコンポーネントの動作について以下さらに詳細に本説明で論じることにする。好適には、メモリコンポーネント１２が、何らかのデータを格納する内部レジスタ１７も備えることが望ましい。一例として本例で用いられるメモリコンポーネント１２がメモリカードであるため、メモリコンポーネント１２にはリードオンリメモリおよび／またはランダムアクセスメモリであってもよいメモリ１８も設けられる。メモリ１８は、ダイナミックメモリ（ＤＲＡＭ）、スタティックメモリ（ＳＲＡＭ）あるいは不揮発性メモリ（ＥＥＰＲＯＭ、フラッシュなど）のような１または２以上のメモリタイプを備えたものであってもよい。磁気メモリおよび／または光メモリとして全体的にあるいは部分的にメモリ１８を実現してもよい。発明を限定するものではない、メモリ１８の例には固定ディスク、ＣＤ−ＲＯＭ、デジタル多用途用ディスクが含まれる。さらに、メモリコンポーネント１２は、公知のように、メモリコンポーネント１２の異なる機能ブロックの処理時に必要なクロック信号を発生させるクロック回路１９を好適に備えたものであってもよい。

以下、図３ａと３ｂの信号設定図を参照しながら本発明の好ましい実施形態による方法の処理について説明する。このコンテキストでは、２つのプロトコルが定義されているものと仮定する。これら２つのプロトコルのうち第１のプロトコルは低レベルのプロトコルである。すなわち、この低レベルのプロトコルには限られた数のコマンドのみが含まれる。第２のプロトコルはより高レベルのプロトコルであり、第１のプロトコルよりも汎用性の高いコマンドセットが含まれている。さらに、インタフェースバスを使用するメモリコンポーネント１２が、第１のプロトコルのコマンドから少なくとも初期化に関連するコマンドを認識することが仮定されている。一方、初期化プロトコルも初期化に使用することが可能であり、したがって、その場合メモリコンポーネント１２は初期化プロトコルのコマンドを認識する必要がある。図３ａは、メモリコンポーネント１２が第２のプロトコルをサポートしていない状況での信号設定を示す図である。次に、図３ｂは、第２のプロトコルがメモリコンポーネント１２で利用可能である場合の端末装置１とメモリコンポーネント１２間での信号設定図の１例を示す図である。

端末装置１で、バス接続部の初期化を行うステップ３０１が開始され、これにより、前記第１のプロトコル（または定義されていれば初期化プロトコル）を用いてバス接続部の作動が開始される。初期化に用いられるプロトコルでいくつかの機能が定義され、これらの機能によってコマンドのメモリコンポーネントへの送信が可能となり、さらにメモリコンポーネントからの応答の受信が可能となる。例えば、メモリコンポーネントドライバ１３またはプロセッサ２に実装されているプログラムコマンドによって初期化ステップをとることができる。必要に応じて、メモリコンポーネント１２を用いて、例えば、バス接続部と関連してメモリコンポーネントの作動を開始する初期化ステップ３０２をとることができる。正しいプロトコルを利用することによってメモリコンポーネントと端末装置間の通信を実現するために、メモリコンポーネント１２のタイプまたは別のデータを認識して、メモリコンポーネント１２がサポートしているプロトコルの決定を行う必要がある。メモリコンポーネントがサポートしているプロトコルレベルにかかわりなく、メモリコンポーネント１２が認識する必要があるコマンドを第１のプロトコルにセットすることによってメモリコンポーネント１２のタイプの認識が可能となる。したがって、ステップ３０３にて、上記コマンドは端末装置１からバス接続部の制御バス１４ｂを介してメモリコンポーネント１２へ送信されることになる。メモリコンポーネント１２は、作業条件の中で、受信コマンドを解釈し、ステップ３０５にて制御バス１４ｂまたはデータバス１４ａのいずれかで応答を送信するとき、この応答に基づいてメモリコンポーネントがサポートするプロトコルを決定することができる。しかし、メモリコンポーネントを認識して、メモリコンポーネント１２が、端末装置あるいはメモリコンポーネントドライバ１３のプロセッサ２が検出する状態に１または２以上の検出用ライン（図示せず）をセットし、メモリコンポーネントタイプの決定を図るようにすることが可能である。

ステップ３０６にてメモリコンポーネント１２によってサポートされるプロトコルが決定された後、このプロトコルに基づいて処理の継続が可能となる。前記第２のプロトコルがメモリコンポーネント１２で利用可能であれば、それによって、メモリコンポーネント１２は、通常個々のコントローラ１６にコマンドの受信と解釈とを行わせて、応答を送信し、メモリ１８にデータを格納したり、メモリ１８からデータを読み出したりするようなメモリコンポーネント１２内の上記コマンドに従うステップをとることになる。このケースでは、端末装置１は、メモリコンポーネント１２で利用する技術に関する情報をまったく持つ必要がない。というのは、第２のプロトコルは実質的に技術に依存しないタイプのプロトコルであるからである。これによって端末装置１と接続しているいくつかの異なるタイプのメモリコンポーネント１２の利用が可能となる。さらに、端末装置１は、メモリコンポーネント固有のドライバソフトウェアをまったく必要としない。したがって、この接続フォーマットは技術を隠す接続フォーマットとなる。さらに、第２のプロトコルの中に含まれる機能は第１のプロトコルの機能よりも汎用性の高いものにすることができる。

第２のプロトコルがメモリコンポーネント１２によってサポートされてない状況では、初期化後、第１のプロトコルに従うステップがとられる。このケースでは、必要に応じて、端末装置１は、バス接続部で用いる信号設定のさらに詳細な決定を行うためにメモリコンポーネント１２で利用する技術を決定する。周知のように、この技術は、例えばＮＡＮＤまたはＮＯＲ技術であってもよい。その場合、バスプロトコルはＮＡＮＤプロトコルまたはＮＯＲプロトコルの機能に従うように適合される。したがって、この接続フォーマットは上記技術に依存することになる。メモリコンポーネント１２のタイプに基づいて、このタイプに対応するドライバプログラムが、ステップ３０７にて例えばメモリからプロセッサ２またはメモリコンポーネントドライバ１３のソフトウェアメモリ（図示せず）へダウンロードされる。この後、このドライバプログラムの実行が開始される。このタイプに従うバスの利用に必要なステップがドライバプログラムで実行される。この配置構成では、メモリコンポーネント１２はその固有のコントローラを備える必要がなく、コマンドの解釈と、比較的単純な論理関数としてこれらコマンドに対応する関数の処理をメモリコンポーネント１２で好適に実行することができる。データ送信を開始するために、例えば、ステップ３０８にてＭＭＣＡプロトコル仕様に示されるコマンド（＃６）のような所定の特別のコマンドなどがメモリコンポーネント１２へ送信される。このコマンドはメモリコンポーネント１２と端末装置１間での通信を設定して、メモリコンポーネントおよび／またはアプリケーションに従うコマンド３０９による通信の実現を図るものである。これらのコマンドの送信時に、第１のプロトコルに従う或るメッセージが使用され、これらのメッセージからメモリコンポーネント１２は送信されたコマンドの解読を行うことが可能となる。

必要に応じて、図２ａと２ｂとに図示のように、本発明に従う２以上のメモリコンポーネントをバス接続部と接続することが可能である。さらに、メモリコンポーネントは異なるタイプのものであってもよい。すなわち、第１のプロトコルと第２のプロトコルの双方を接続バスで同時に使用することが可能である。明瞭化のために、図２ａと２ｂは、端末装置１のすべての機能ブロックを示すものではなく、バス接続部の２重化の原理を例示する上で本質的なブロックを主として示す図である。

図２ａに図示の本発明の好適な実施形態に基づく電子装置では、２重化はバス接続部を２つの部分に分けることにより実現される。したがって、制御バス１４ｂとデータバス１４ａとは２つの（またはそれ以上の）並列バスに分岐されることになる。したがって、１つのメモリコンポーネント１２を個々の分岐部と接続することが可能となる。図２ａの例では、一方の分岐部の制御とデータバスとは外部メモリコンポーネント１２ａの接続を目的とするものであり、他方の分岐部のデータバスは内部メモリコンポーネント１２ｂの接続を目的とするものである。

図２ｂの実施形態では、メモリコンポーネントドライバを備えた特定用途向け集積回路（ＡＳＩＣ）２０で２重化が実現される。この代替例では、信号が回路内で２つの（またはそれ以上の）異なるバス接続部に分周される。また、図２ｂの例では、一方のバス接続部が外部メモリコンポーネント１２ａ用として意図され、他方のバス接続部が内部メモリコンポーネント１２ｂ用として意図されている。

図２ａと２ｂの実施形態では、特定用途向け集積回路２０がプロセッサ２（ＣＰＵ）とメモリコンポーネントドライバ１３も備えることを一例として説明した。しかし、これらが別個の回路であってもよいことは明らかである。

本発明に従うバス接続部を用いて、端末装置１と接続する種々のメモリコンポーネント１２を利用する柔軟性のある方法の提供が可能となる。例えば、内部メモリコンポーネント１２ｂは、固定ディスク、フラッシュメモリ等のような大容量記憶装置であってもよい。したがって、製造段階で第１のプロトコルを用いて大容量記憶装置の制御に必要なドライバプログラムを端末装置１にインストールすることが望ましく、その場合、端末装置１の回路基板面積が節減されることになる。外部メモリコンポーネントは、例えば端末装置１のメモリ容量などを増やすために新たなアプリケーションを端末装置の中へロードするのに利用できるメモリコンポーネントであってもよい。異なるタイプのメモリであるにもかかわらず、同じバス接続部の利用が可能である。

メモリコンポーネント１２が必要とするドライバプログラムは、端末装置の製造段階で第１のプロトコルを端末装置１に格納することが望ましい。その場合、サポートされるメモリコンポーネントタイプは製造段階で選択される。一方、場合に応じて、例えば、通信手段８、９を介して、あるいは、メモリコンポーネント接続部１１を介してドライバプログラムを含む端末装置１のアプリケーションソフトウェアを後で更新することも可能である。その場合、サポートしているメモリコンポーネントタイプの数を増やすことが可能である。

本発明の上記説明では、メモリコンポーネント１２、１２ａ、１２ｂという用語は、接続バス１４によって端末装置と接続できるような機能ユニットを意味するものである。しかし、メモリコンポーネント１２、１２ａ、１２ｂの機械的実施構成が着脱可能であったり、組込み型のものであったりしてもよいことは明らかである。

本発明は如上の実施形態だけに限定されるものではなく、添付の請求項の範囲内での変更が可能である。

Claims

接続バスによってメモリコンポーネントを電子装置に接続する方法において、
少なくとも第１のインタフェースプロトコルおよび第２のインタフェースプロトコルが前記接続バスで利用可能であり、
前記電子装置は、前記接続バスを使用可能なメモリコンポーネントに共通の初期化プロトコルを使用して、認識用コマンドを前記メモリコンポーネントに送信し、それから、前記初期化プロトコルを使用して、前記メモリコンポーネントから前記認識用コマンドへの応答を受信し、前記応答に基づいて前記メモリコンポーネントを認識し、
前記メモリコンポーネントの認識を使用して、前記第１のインタフェースプロトコルまたは前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能か否かを決定し、
前記メモリコンポーネントの前記認識に基づいて、前記メモリコンポーネントにおいて利用可能であり前記接続バスで使用される前記第１のインタフェースプロトコルまたは前記第２のインタフェースプロトコルの一方を選択し、
前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能な場合、前記第２のインタフェースプロトコルが選択され、その他の場合、前記第１のインタフェースプロトコルが選択され、前記第１のインタフェースプロトコルはメモリ技術に依存し、前記第２のインタフェースプロトコルはメモリ技術に依存しない、
ことを特徴とする方法。
前記第１のインタフェースプロトコルは、前記第１のインタフェースプロトコルより汎用性が高いコマンドセットを有する前記第２のインタフェースプロトコルと比較して、限られた数のコマンドを有することを特徴とする請求項１に記載の方法。
前記第１のインタフェースプロトコルは、前記初期化プロトコルを含むことを特徴とする請求項１に記載の方法。
接続バスによってメモリコンポーネントを電子装置に接続する方法において、
少なくとも第１のインタフェースプロトコルおよび第２のインタフェースプロトコルが前記接続バスで利用可能であり、
少なくとも、前記第１のインタフェースプロトコルの一部であるとともに前記接続バスを使用可能なメモリコンポーネントに共通の初期化プロトコルを使用して前記メモリコンポーネントを認識し、
前記メモリコンポーネントの認識を使用して、前記第１のインタフェースプロトコルまたは前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能か否かを決定し、
前記メモリコンポーネントの前記認識に基づいて、前記メモリコンポーネントにおいて利用可能であり前記接続バスで使用される前記第１のインタフェースプロトコルまたは前記第２のインタフェースプロトコルの一方を選択し、
前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能な場合、前記第２のインタフェースプロトコルが選択され、その他の場合、前記第１のインタフェースプロトコルが選択され、前記第１のインタフェースプロトコルはメモリ技術に依存し、前記第２のインタフェースプロトコルはメモリ技術に依存しない、
ことを特徴とする方法。
前記第１のプロトコルは、インタフェースプロトコルの変更に関連するコマンドを具え、前記メモリコンポーネントの前記認識に基づいて、前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能であることが決定された場合、前記インタフェースプロトコルの変更に関連する前記コマンドを前記メモリコンポーネントへ転送することにより、前記インタフェースプロトコルは前記第２のインタフェースプロトコルに従って変更されることを特徴とする請求項１に記載の方法。
前記メモリコンポーネントの前記認識に基づいて、前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能でないことが決定された場合、前記メモリコンポーネントにおいて利用されるメモリ技術が決定され、前記決定されたメモリ技術に従って前記接続バスにおける信号送信が設定されることを特徴とする請求項１に記載の方法。
電子装置と、前記電子装置に接続可能なメモリコンポーネントと、前記メモリコンポーネントを前記電子装置に接続する接続バスと、を具えるシステムにおいて、
少なくとも第１のインタフェースプロトコルおよび第２のインタフェースプロトコルが前記接続バスで利用可能であり、
前記システムは、認識用コマンドを前記電子装置から前記メモリコンポーネントに送信し、それから、前記認識用コマンドへの応答を前記電子装置から送信するドライバを具え、前記認識用コマンドおよび前記応答は、前記接続バスを使用可能なメモリコンポーネントに共通であり、
前記システムは、
前記メモリコンポーネントを認識する認識装置と、
前記メモリコンポーネントの認識を用いて、前記第１のインタフェースプロトコルおよび前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能か否かを決定する決定装置と、
前記メモリコンポーネントの前記認識に基づいて、前記メモリコンポーネントにおいて利用可能であると決定され、前記接続バスで使用される前記第１のインタフェースプロトコルまたは前記第２のインタフェースプロトコルの一方を選択する選択装置と、
を具え、
前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能な場合、前記第２のインタフェースプロトコルが選択され、その他の場合、前記第１のインタフェースプロトコルが選択され、前記第１のインタフェースプロトコルはメモリ技術に依存し、前記第２のインタフェースプロトコルはメモリ技術に依存しない、
ことを特徴とするシステム。
メモリコンポーネントを電子装置に接続する接続バスを具える電子装置において、
少なくとも第１のインタフェースプロトコルおよび第２のインタフェースプロトコルが前記接続バスで利用可能であり、
前記電子装置は、認識用コマンドを前記電子装置から前記メモリコンポーネントに送信し、それから、前記認識用コマンドへの応答を前記メモリコンポーネントから受信するドライバを具え、前記認識用コマンドおよび前記応答は、前記接続バスを使用可能なメモリコンポーネントに共通であり、
前記電子装置は、
前記メモリコンポーネントを認識する認識装置と、
前記メモリコンポーネントの認識を用いて、前記第１のインタフェースプロトコルおよび前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能か否かを決定する決定装置と、
前記メモリコンポーネントの前記認識に基づいて、前記メモリコンポーネントにおいて利用可能であり、前記接続バスで使用されると決定された前記第１のインタフェースプロトコルまたは前記第２のインタフェースプロトコルの一方を選択する選択装置と、
を具え、
前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能な場合、前記第２のインタフェースプロトコルが選択され、その他の場合、前記第１のインタフェースプロトコルが選択され、前記第１のインタフェースプロトコルはメモリ技術に依存し、前記第２のインタフェースプロトコルはメモリ技術に依存しない、
ことを特徴とする電子装置。
前記第１のインタフェースプロトコルは、前記第１のインタフェースプロトコルより汎用性が高いコマンドセットを有する前記第２のインタフェースプロトコルと比較して、限られた数のコマンドを有することを特徴とする請求項８に記載の電子装置。
メモリコンポーネントを電子装置に接続する接続バスを具える電子装置において、
少なくとも第１のインタフェースプロトコルおよび第２のインタフェースプロトコルが前記接続バスで利用可能であり、
前記電子装置は、
前記第１のインタフェースプロトコルの一部として含まれるとともに前記接続バスを使用可能なメモリコンポーネントに共通の初期化プロトコルを使用して前記メモリコンポーネントを認識する認識装置と、
前記メモリコンポーネントの認識を用いて、前記第１のインタフェースプロトコルおよび前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能か否かを決定する決定装置と、
前記メモリコンポーネントの前記認識に基づいて、前記メモリコンポーネントにおいて利用可能であると決定され、前記接続バスで使用される前記第１のインタフェースプロトコルまたは前記第２のインタフェースプロトコルの一方を選択する選択装置と、
を具え、
前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能な場合、前記第２のインタフェースプロトコルが選択され、その他の場合、前記第１のインタフェースプロトコルが選択され、前記第１のインタフェースプロトコルはメモリ技術に依存し、前記第２のインタフェースプロトコルはメモリ技術に依存しない、
ことを特徴とする電子装置。
メモリコンポーネントを電子装置に接続するための手段であって、少なくとも第１のインタフェースプロトコルおよび第２のインタフェースプロトコルが利用可能である手段と、
認識用コマンドを前記電子装置から前記メモリコンポーネントに送信し、前記認識用コマンドへの応答を前記メモリコンポーネントから受信するための手段であって、前記認識用コマンドおよび前記応答は、前記接続バスを使用可能なメモリコンポーネントに共通である手段と、
前記メモリコンポーネントを認識するための認識手段と、
前記メモリコンポーネントの認識を用いて、前記第１のインタフェースプロトコルおよび前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能か否かを決定するための決定手段と、
前記メモリコンポーネントの前記認識に基づいて、前記メモリコンポーネントにおいて利用可能であり、前記接続バスで使用される前記第１のインタフェースプロトコルまたは前記第２のインタフェースプロトコルのうちの決定された方を選択するための選択手段と、
を具え、
前記第２のインタフェースプロトコルが前記メモリコンポーネントにおいて利用可能な場合、前記第２のインタフェースプロトコルが選択され、その他の場合、前記第１のインタフェースプロトコルが選択され、前記第１のインタフェースプロトコルはメモリ技術に依存し、前記第２のインタフェースプロトコルはメモリ技術に依存しない、
ことを特徴とする電子装置。
前記第１のインタフェースプロトコルは、前記認識用コマンドおよび前記応答を具えることを特徴とする請求項７に記載のシステム。
前記第１のインタフェースプロトコルは、前記認識用コマンドおよび前記応答を具えることを特徴とする請求項８に記載の電子装置。
前記第１のインタフェースプロトコルは、メモリコンポーネントの初期化に関連する少なくとも１つのコマンドを具え、前記メモリコンポーネントにおいて利用できる前記インタフェースプロトコルは、初期化に関連する前記少なくとも１つのコマンドを解釈可能であることを特徴とする請求項１０に記載の電子装置。
前記第１のインタフェースプロトコルは、メモリコンポーネントの初期化に関連する少なくとも１つのコマンドを具え、前記メモリコンポーネントにおいて利用できる前記インタフェースプロトコルは、初期化に関連する前記少なくとも１つのコマンドを解釈可能であることを特徴とする請求項４に記載の方法。
前記第１のインタフェースプロトコルは、メモリコンポーネントの初期化に関連する少なくとも１つのコマンドを具え、前記メモリコンポーネントにおいて利用できる前記インタフェースプロトコルは、初期化に関連する前記少なくとも１つのコマンドを解釈可能であることを特徴とする請求項１１に記載の電子装置。
前記第１のインタフェースプロトコルは、前記メモリコンポーネントの論理タイプに依存していることを特徴とする請求項１に記載の方法。
前記第１のインタフェースプロトコルは、前記メモリコンポーネントの論理タイプに依存していることを特徴とする請求項４に記載の方法。
前記第１のインタフェースプロトコルは、前記メモリコンポーネントの論理タイプに依存していることを特徴とする請求項７に記載のシステム。
前記第１のインタフェースプロトコルは、前記メモリコンポーネントの論理タイプに依存していることを特徴とする請求項８に記載の装置。
前記第１のインタフェースプロトコルは、前記メモリコンポーネントの論理タイプに依存していることを特徴とする請求項１０に記載の装置。
前記第１のインタフェースプロトコルは、前記メモリコンポーネントの論理タイプに依存していることを特徴とする請求項１１に記載の装置。