KR20060004993A - 접속 버스, 전자 장치 및 시스템 - Google Patents

접속 버스, 전자 장치 및 시스템 Download PDF

Info

Publication number
KR20060004993A
KR20060004993A KR1020057022231A KR20057022231A KR20060004993A KR 20060004993 A KR20060004993 A KR 20060004993A KR 1020057022231 A KR1020057022231 A KR 1020057022231A KR 20057022231 A KR20057022231 A KR 20057022231A KR 20060004993 A KR20060004993 A KR 20060004993A
Authority
KR
South Korea
Prior art keywords
memory element
protocol
memory
electronic device
recognition
Prior art date
Application number
KR1020057022231A
Other languages
English (en)
Other versions
KR100666086B1 (ko
Inventor
마티 플로만
킴모 밀리
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Publication of KR20060004993A publication Critical patent/KR20060004993A/ko
Application granted granted Critical
Publication of KR100666086B1 publication Critical patent/KR100666086B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 접속 버스(14)를 통해 메모리 요소(12)를 전자 장치(1)에 접속하기 위한 방법에 관한 것이다. 적어도 제1 인터페이스 프로토콜 및 제2 인터페이스 프로토콜이 상기 접속 버스(14)를 통해 이용가능하고, 상기 메모리 요소(12)가 인식된다. 상기 인식에 기반하여, 상기 제1 인터페이스 프로토콜 또는 상기 제2 인터페이스 프로토콜이 상기 메모리 요소에서 이용가능한지가 결정되고, 상기 인식에 기반하여, 상기 메모리 요소(12)에서 이용가능한 프로토콜들 중 하나의 프로토콜이 상기 접속 버스(14)를 통한 사용을 위해 선택된다. 본 발명은 또한 전자 장치(1) 및 접속 버스(14) 뿐만 아니라 상기 방법이 적용되는 시스템에 관한 것이다.
인터페이스, 프로토콜, 접속, 버스, 메모리, 전자

Description

접속 버스, 전자 장치 및 시스템{A connection bus, an electronic device, and a system}
본 발명은 접속 버스를 통해 메모리 요소를 전자 장치에 접속하기 위한 방법에 관한 것이다. 본 발명은 또한 전자 장치, 상기 전자 장치에 접속가능한 메모리 요소 및 상기 메모리 요소를 상기 전자 장치에 접속하기 위한 접속 버스를 포함하는 시스템에 관한 것이다. 더욱이, 본 발명은 메모리 요소를 상기 전자 장치에 접속하기 위한 접속 버스를 지닌 전자 장치에 관한 것이다. 또한, 본 발명은 메모리 요소를 전자 장치에 접속하기 위하여, 상기 전자 장치에서 사용될 접속 버스에 관한 것이다.
예를 들어 메모리가 데이터 저장을 위해 사용되는, 종래 기술의 다수의 전자 장치들에서, 상기 메모리는 내부 통합 메모리로서 구현된다. 따라서 상기 전자 장치에는 상기 메모리가 접속되는 메모리 버스가 제공된다. 상기 메모리 버스의 구조는 특히 상기 메모리 버스에 접속된 메모리들의 유형에 의존한다. 따라서, 이러한 메모리 버스에 접속될 메모리들은 그들의 접속 방식에 관해 유사해야 한다. 그러므로, 구성은 고정되고 기술에 의존한다.
카드들(인터페이스 카드들, 확장 카드들)과 같은 다양한 주변 장치들이 접속 될 수 있는 전자 장치들이 알려져 있는데, 상기 카드들에 의해 상기 전자 장치의 기능들을 변경하는 것이 가능하다. 예를 들어, 이러한 카드는 컴퓨터, 무선 통신 장치, 개인 휴대 정보 단말기 등과 같은, 전자 장치에 메모리 확장을 제공하는데 사용될 수 있다. 따라서, 상기 전자 장치에는 상기 주변 장치가 배치되는, 카드 접속부와 같은 주변 장치 접속부가 구비된다. 상기 주변 장치 접속부는 접속 버스를 포함하는데, 상기 접속 버스를 통해 인터페이스 프로토콜을 사용하여 상기 전자 장치와 상기 인터페이스 카드 간에 데이터가 전달될 수 있다. 상기 주변 장치 접속부를 통해, 필요한 동작 전압들을 상기 카드에 공급하는 것이 또한 가능하다. 상기 접속 버스는 전형적으로 제어 버스, 어드레스 버스 및/또는 데이터 버스를 포함한다. 상기 제어 버스는 상기 전자 장치와 상기 카드 간의 제어 정보의 전송을 위해 사용된다. 상기 어드레스 버스는 상기 카드로 어드레스들을 전송하는데 사용된다. 차례로, 상기 데이터 버스는 상기 전자 장치와 상기 카드간의 정보의 전송에 사용된다. 하지만, 상기 버스들 중 하나 또는 몇몇 버스들이 적어도 부분적으로 결합되는 장치들이 개발되었다. 예를 들어, 상기 어드레스 데이터의 몇몇은 상기 데이터 버스를 통해 전송될 수 있다. 이러한 카드의 예는 멀티미디어카드(MultiMediaCard: 상표명) 명세를 준수하는 메모리 카드이다.
종래 기술의 시스템들에서의 문제점은 예를 들어, 동일한 프로토콜이 모든 인터페이스 카드들에서 반드시 사용되지 않는다는 사실인데, 상기 전자 장치는 각 경우에 상기 전자 장치에 접속된 인터페이스 카드에 의해 지원되는 버스 접속 프로토콜을 결정할 수 있어야 한다. 예를 들어, 노어(NOR) 및 낸드(NAND) 유형들의 버 스 구성에 있어서, 기술-의존 프로토콜이 사용되는데, 상기 프로토콜을 준수하는 인터페이스 카드 드라이버가 상기 전자 장치에서 구현되어야 한다. 상이한 기술들을 준수하는 버스 구성들은 서로 혼합될 수 없는데, 개별 버스가 각 기술에 요구된다. 하지만, 상대적으로 대량 버스 접속 프로토콜이 상기 기술에 대한 버스 접속의 의존성을 제거하는 것을 목적으로 하는 구현들에서 사용되는데, 즉 상기 인터페이스 카드의 내부 구현은 상기 접속 버스를 통해 명시되지 않는다. 이것은 상기 프로토콜에 의해 요구되는 기능들을 수행하기 위하여 프로세서가 상기 인터페이스 카드를 통해 사용될 것을 필요로 한다.
본 발명의 목적은 하나보다 많은 인터페이스 프로토콜들을 지원하는 개선된 버스 접속부를 제공하는 것이다. 본 발명은 상기 버스 접속부가 두개 이상의 프로토콜들에 따라 메시지 전송을 구현하는 수단을 포함한다는 아이디어에 기반한다. 더 정확하게 설명하면, 본 발명에 의한 버스 접속부는, 적어도 제1 인터페이스 프로토콜 및 제2 인터페이스 프로토콜이 상기 접속 버스를 통해 이용가능하고, 메모리 요소가 인식되며, 상기 인식은 상기 제1 인터페이스 프로토콜 또는 상기 제2 인터페이스 프로토콜이 상기 메모리 요소에서 이용가능한지를 결정하는데 사용되고, 상기 인식은 상기 접속 버스를 통한 사용을 위해, 상기 메모리 요소에서 이용가능한 프로토콜들 중 하나의 프로토콜을 선택하는데 사용되는 것을 주로 특징으로 한다. 본 발명에 의한 시스템은, 적어도 제1 인터페이스 프로토콜 및 제2 인터페이스 프로토콜이 상기 접속 버스를 통해 이용가능하고, 상기 시스템은 상기 메모리 요소를 인식하기 위한 수단, 상기 인식을 사용하여 상기 메모리 요소에서 이용가능한 프로토콜들을 결정하기 위한 결정 수단 및 상기 인식에 기반하여, 상기 접속 버스를 통해 사용될, 상기 메모리 요소에서 이용가능한 프로토콜들 중 한 프로토콜을 선택하기 위한 선택 수단을 포함하는 것을 주로 특징으로 한다. 본 발명에 의한 전자 장치는, 적어도 제1 인터페이스 프로토콜 및 제2 인터페이스 프로토콜이 상기 접속 버스를 통해 이용가능하고, 상기 전자 장치는 상기 메모리 요소를 인식하기 위한 수단, 상기 인식을 사용하여 상기 메모리 요소에서 이용가능한 프로토콜들을 결정하기 위한 결정 수단 및 상기 인식에 기초하여, 상기 접속 버스를 통해 사용될, 상기 메모리 요소에서 이용가능한 프로토콜들 중 한 프로토콜을 선택하기 위한 선택 수단을 포함하는 것을 주로 특징으로 한다. 본 발명에 의한 메모리 요소는, 적어도 제1 인터페이스 프로토콜 및 제2 인터페이스 프로토콜이 상기 접속 버스를 통해 이용가능하고, 상기 전자 장치는 메모리 요소를 인식하기 위한 수단, 상기 인식을 사용하여 상기 메모리 요소에서 이용가능한 프로토콜들을 결정하기 위한 결정 수단 및 상기 인식에 기반하여, 상기 접속 버스를 통해 사용될, 상기 메모리 요소에서 이용가능한 프로토콜들 중 한 프로토콜을 선택하기 위한 선택 수단을 포함하는 것을 주로 특징으로 한다.
본 발명에 의해 상당한 이점들이 달성된다. 본 발명에 의한 구성을 가지고, 상기 메모리 요소에서 구현된 기술이 상기 전자 장치에 의해 알려질 필요가 없도록 또는 상기 버스의 제어시 그리고 상기 전자 장치와 상기 메모리 요소간의 데이터 전송시 상기 메모리 요소에서 구현된 기술이 상기 전자 장치에서 고려되도록 상이한 내부 또는 외부 메모리 요소들이 동일한 버스 접속에 사용될 수 있다. 상기 기술-의존 구현은 아무런 프로세서도 상기 메모리 요소에서 필요로 하지 않을 것이지만, 특히 상기 메모리 요소의 전력 소비를 감소시키고 또한 상기 메모리 요소에 의해 요구되는 표면적을 감소시킬 수 있는 더 단순한 제어 로직들이 충분할 것이라는 이점을 지닌다. 차례로 기술-독립적인 대안은 예를 들어 상기 전자 장치에서 소정의 기술에 의해 요구되는 드라이버를 구현할 필요가 없는 이점을 지닌다. 따라서 상기 버스의 제어 및 상기 데이터 전송은 상위 레벨의 프로토콜에 의해 구현된다. 본 발명은 상기 전자 장치가 상이한 유형의 메모리 요소들에 대해 상이한 유형의 버스들을 필요로 하지 않고, 상이한 유형의 메모리 요소들이 동일한 버스에 접속될 수 있는 중요한 이점을 지닌다. 필요한 경우, 상기 버스는 이중화되거나 다중화될 수 있는데, 하나보다 많은 메모리 요소들이 상기 버스에 동시에 접속될 수 있다. 또한 이 경우, 상기 버스 접속부는 실질적으로 유사하다.
따라서, 본 발명의 구성은 각 구현이 동일한 초기 인식 방법에 의해 동일한 물리적인 버스를 통해 사용될 수 있는 방식으로 관용적인 통합된 기술-의존 메모리 시스템 및 분리가능한 기술-독립적 메모리 시스템의 구현들을 결합한다. 상기 구성은 기술-의존 드라이버가 사용되는 경우 상기 메모리 요소에서의 비용 절감을 제공한다. 더욱이, 상기 전자 장치에 나중에 삽입될 분리가능 메모리에서 어떤 기술이 사용되는지가 미리 알려져 있지 않은 경우 기술-의존 구성이 또한 사용될 수 있다.
하기에, 본 발명이 첨부된 도면들을 참조하여 상세히 설명될 것이다.
도 1은 축소 블록 차트로 본 발명의 유리한 제1 실시예에 의한 전자 장치 및 메모리 요소를 도시한 것이다.
도 2a 및 도 2b는 2개의 다른 방법으로 구현된, 전자 장치와 메모리 요소간의 이중 버스 접속을 도시한 것이다.
도 3a 및 도 3b는 상이한 유형의 메모리 요소들에 의한 전자 장치와 메모리 요소간의 시그널링을 도시한 것이다.
본 발명의 유리한 실시예의 하기 설명에서, 전자 장치는 무선 단말기(1)를 가지고 예시될 것이지만, 본 발명이 단지 이러한 단말기들에 사용되는 것으로 한정되지 않는다는 것은 명백할 것이다. 더욱이, 메모리 카드가 메모리 요소의 예로서 사용된다. 하지만, 본 발명은 단지 메모리 카드들에 한정되지 않는다. 상기 단말기(1)는 롬(ROM)과 램(RAM) 같은, 몇몇 상이한 메모리 블록들을 또한 포함할 수 있는 메모리(3) 및 프로세서(2)를 포함한다. 더욱이, 상기 메모리의 일부는 그 자체로 알려져 있는 방식으로, EEPROM 메모리와 같은 비-휘발성 메모리일 수 있다. 또한 상기 단말기는 바람직하기로는 디스플레이(4), 키패드(5) 및 이어폰 및/또는 스피커(6)와 마이크로폰(7)과 같은 오디오 수단을 포함한다. 바람직하기로는, 상기 단말기(1)는 또한 상기 단말기(1)와 통신 네트워크(10)간의 데이터 전송을 위해, 송신기(9)와 수신기(8) 같은 통신 수단을 포함한다. 바람직하기로는 상기 통신 수단(8, 9)은 무선 통신을 위한 것이고, 상기 통신 네트워크(10)는 이동 통신 네트워크, 무선 근거리 통신 네트워크 등과 같은 무선 통신 네트워크를 포함한다. 상기 단말기는 또한 하나 이상의 메모리 요소들(12)을 상기 단말기(1)에 접속하기 위한 메모리 요소 접속부(11)를 포함한다.
상기 메모리 요소 접속부(11)는 바람직하기로는 상기 메모리 요소 접속부에 접속된 메모리 요소(12)를 사용하는데 필요한 기능들을 제어하기 위한 메모리 요소 드라이버(13)를 포함한다. 더욱이, 상기 메모리 요소 접속부에는 바람직하기로는 제어 버스(14b) 및 데이터 버스(14a)를 포함하는, 필요한 접속 버스가 제공되어 있다. 상기 제어 버스(14b)는 예를 들어 상기 메모리 요소(12)와 상기 단말기(1)간의 명령들 및 응답들의 전송을 위해 사용된다. 상기 데이터 버스(14a)는 상기 메모리 요소(12)와 상기 단말기(1) 간의 데이터 전송을 위한 것이다. 하나보다 많은 메모리 요소들이 상기 메모리 요소 접속부(11)에 동시에 접속되는 경우, 상기 메모리 요소 접속부(11)에는 상기 버스들(14a, 14b)이 연결되는, 몇몇 접속기들(미도시)이 제공된다. 더욱이, 상기 버스 접속부는 도 2a 및 도 2b에 도시된 바와 같이, 내부 버스 및/또는 외부 버스를 포함할 수 있다.
상기 메모리 요소 드라이버(13)는 모든 애플리케이션들에서 반드시 필요하지 않고, 상기 프로세서(2)는 상기 접속 버스의 제어를 담당한다.
다양한 애플리케이션들에서, 상기 단말기(1)에 접속될 메모리 요소(12)는 매우 상이할 수 있고, 본 발명은 어떤 특정 메모리 요소에 한정되지 않는다. 이러한 메모리 요소들(12)이 언급될 몇몇 비-한정적인 예들은 멀티미디어카드(MultiMediaCard)의 명세를 준수하는 메모리 카드 또는 SD 메모리 카드의 명세를 준수하는 메모리 카드와 같은 메모리 카드들, 이동 통신 기능들을 포함하는 카드들 과 같은 통신 카드들 등을 포함한다. 다양한 메모리 요소 유형들이 사용되는 경우, 상기 단말기내의 상기 메모리 요소 접속부(11)는 변경될 수 있지만, 당업자는 하기의 예시적인 애플리케이션들에 기반하여, 다른 유형들의 메모리 요소들 및 메모리 접속부들에 본 발명을 적용할 수 있을 것이다. 도 1에 도시된, 본 발명의 유리한 실시예에 의한 시스템에서, 상기 메모리 요소는 상기 SD 메모리 카드 명세를 준수하는 메모리 카드이고, 상기 메모리 요소(12)와 상기 단말기(1)의 메모리 요소 드라이버(13)간의 데이터 전송은 상기 멀티미디어카드 명세에 의한 직렬 포맷으로 구현된다. 이 경우, 상기 메모리 요소 접속부(11)의 데이터 버스(14a) 및 제어 버스(14b)는 직렬 포맷이다. 더욱이, 상기 메모리 요소 접속부는 전형적으로 0 전위로 설정된 하나 이상의 접지 라인들(14c)(Gnd) 및 하나 이상의 동작 전압 라인들(14d)(Vcc)을 포함한다. 상기 제어 버스(14b)는 바람직하기로는 명령 라인(CMD), 클록 라인(CLK) 및 칩 선택 라인(CS)을 포함한다. 풀업 저항들(R)은 바람직하기로는 상기 데이터 버스(14a)의 라인들에 연결되는데, 그 중 단지 하나의 저항이 명확성을 위해 도 1에 도시된다.
도 1은 또한 축소 블록 차트로 이러한 하나의 메모리 요소(12)의 내부 구조를 도시한 것이다. 상기 메모리 요소(12)는 버스 접속 블록(15)을 포함하는데, 상기 버스 접속 블록(15)을 통해 상기 버스들(14a, 14b)이 상기 메모리 요소(12)에 접속된다. 상기 메모리 요소는 또한 상기 메모리 요소(12)의 기능들을 제어하기 위한 제어기(16)를 포함할 수 있다. 다른 한편으로, 본 발명은 또한 상기 버스 접속부와 관련하여, 개별 프로세서를 가지고 있지 않은 이러한 메모리 요소들을 사용할 수 있게 한다. 상기 버스 접속부에서 이들 상이한 유형의 메모리 요소들의 동작은 본 설명에서 하기에 더 상세히 논의될 것이다. 바람직하기로는, 상기 메모리 요소(12)는 또한 어떤 데이터를 저장하기 위한 내부 레지스터들(17)을 포함한다. 예로서 여기에서 사용되는 상기 메모리 요소(12)는 메모리 카드이기 때문에, 상기 메모리 요소(12)에는 롬 및/또는 램일 수 있는 메모리(18)가 또한 제공된다. 상기 메모리(18)는 다이내믹 램(DRAM), 정적 램(SRAM) 또는 비-휘발성 메모리(예를 들어 EEPROM, 플래시)와 같은, 하나 이상의 메모리 유형들을 포함할 수 있다. 상기 메모리(18)는 또한 자기 및/또는 광학 메모리로서 전부 또는 부분적으로 구현될 수 있는데, 그 중 비-한정적인 예들은 고정 디스크, 시디롬(CD-ROM) 및 디지털 비디오 디스크(DVD)를 포함한다. 더욱이, 상기 메모리 요소(12)는 바람직하기로는 그 자체로 알려져 있는 방식으로 상기 메모리 요소(12)의 상이한 기능 블록들의 동작에 요구되는 클록 신호들을 생성하기 위한 클록 회로(19)를 포함할 수 있다.
하기에서, 본 발명의 바람직한 실시예에 의한 방법의 동작이 도 3a 및 도 3b의 시그널링 차트를 참조하여 설명될 것이다. 이와 관련하여, 두개의 프로토콜들이 정의되었다고 가정되고, 그 중 제1 프로토콜은 하위 레벨의 프로토콜인데, 즉 제한된 수의 명령들만을 포함한다. 제2 프로토콜은 상기 제1 프로토콜보다 더 융통성 있는 세트의 명령들을 포함하는, 상위 레벨의 프로토콜이다. 더욱이, 상기 인터페이스 버스를 사용하는 모든 메모리 요소들(12)은 상기 제1 프로토콜의 명령들로부터, 적어도 초기화에 관한 명령들을 인식하는 것으로 가정된다. 다른 한편으로, 또한 초기화 프로토콜이 상기 초기화를 위해 사용될 수 있는데, 그것의 명령들은 상 기 메모리 요소(12)에 의해 인식되어야 한다. 도 3a는 상기 메모리 요소(12)가 상기 제2 프로토콜을 지원하지 않는 경우의 시그널링을 도시한 것이다. 도 3b는 차례로 상기 제2 프로토콜이 상기 메모리 요소(12)에서 이용가능한 경우 상기 단말기(1)와 상기 메모리 요소(12)간의 시그널링 차트의 예를 도시한 것이다.
상기 단말기(1)에서, 상기 버스 접속부를 초기화하기 위한 단계들(301)이 시작되는데, 그것에 의해 상기 버스 접속부는 상기 제1 프로토콜(또는 초기화 프로토콜이 정의된 경우, 초기화 프로토콜)과 동작하기 위하여 시작된다. 초기화를 위해 사용된 프로토콜에서, 몇몇 기능들이 정의되고, 그것에 의해 명령들이 상기 메모리 요소로 송신될 수 있으며 응답들이 상기 메모리 요소로부터 수신될 수 있다. 상기 초기화 단계들은 예를 들어 상기 메모리 요소 드라이버(13) 또는 상기 프로세서(2)에서 구현된 프로그램 명령들에 의해 취해질 수 있다. 필요한 경우, 상기 메모리 요소(12)는 예를 들어 상기 버스 접속부에 관해 상기 메모리 요소의 동작을 개시하도록 초기 단계들(302)을 취하는데 또한 사용될 수 있다. 상기 메모리 요소와 상기 단말기간의 통신이 정확한 프로토콜을 사용하여 구현되도록, 상기 메모리 요소(12)에 의해 지원되는 프로토콜을 결정하기 위하여 상기 메모리 요소(12)의 유형 또는 다른 데이터가 우선 인식되어야 한다. 상기 메모리 요소(12)의 유형은 예를 들어 상기 제1 프로토콜에서 상기 메모리 요소에 의해 지원되는 프로토콜 레벨에 상관없이, 상기 메모리 요소(12)가 인식해야 하는 명령을 설정함으로써 인식될 수 있다. 따라서, 상기 명령은 상기 버스 접속부의 제어 버스(14b)를 통해 상기 단말기(1)로부터 상기 메모리 요소(12)로 전송된다(303). 동작 상태에 있는 경우, 상기 메모리 요소(12)는 수신된 명령을 해석하고 상기 제어 버스(14b) 또는 상기 데이터 버스(14a)를 통해 응답을 전송하는데(305), 그것에 기반하여 상기 메모리 요소에 의해 지원되는 프로토콜이 결정될 수 있다. 하지만, 상기 메모리 요소의 유형을 결정하기 위하여, 상기 메모리 요소 드라이버(13) 또는 상기 단말기의 프로세서(2)에 의해 검출된 상태로 하나 이상의 검출 라인들(미도시)을 설정하도록 상기 메모리 요소(12)가 인식되는 것이 가능하다.
상기 메모리 요소(12)에 의해 지원되는 프로토콜이 결정된 후(306), 상기 동작은 상기 프로토콜에 따라 속행될 수 있다. 상기 제2 프로토콜이 상기 메모리 요소(12)에서 이용가능한 경우, 상기 메모리 요소(12)는 명령들을 수신하여 해석하고, 응답들을 송신하며, 상기 메모리(18)에 데이터를 저장하고 상기 메모리(18)로부터 데이터를 읽는 것과 같은, 상기 메모리 요소(12)에서 명령들을 준수하는 단계들을 취하는 개별 제어기(16)를 보통 구비한다. 이 경우, 상기 제2 프로토콜은 실질적으로 기술-독립적 프로토콜이기 때문에, 상기 단말기(1)는 상기 메모리 요소(12)에서 사용된 기술에 대한 어떤 정보도 가질 필요가 없다. 이것은 상기 단말기(1)와 관련하여 몇몇 상이한 유형의 메모리 요소들(12)을 사용할 수 있게 한다. 더욱이, 상기 단말기(1)는 어떤 메모리-요소-특정 드라이버 소프트웨어 등도 필요로 하지 않는다. 따라서, 상기 접속 포맷은 상기 기술을 포맷이다. 또한, 상기 제2 프로토콜에 포함된 기능들은 상기 제1 프로토콜의 기능들보다 더 융통성이 있을 수 있다.
상기 메모리 요소(12)가 상기 제2 프로토콜을 지원하지 않는 경우, 상기 제1 프로토콜을 준수하는 단계들이 상기 초기화 이후에 취해진다. 이 경우, 필요하다면, 상기 단말기(1)는 상기 버스 접속부에서 사용될 시그널링의 더 상세한 결정을 위해, 상기 메모리 요소(12)에서 사용된 기술을 결정한다. 자체로 알려져 있는 방법에서, 상기 기술은 예를 들어 낸드(NAND) 또는 노어(NOR) 기술일 수 있는데, 상기 버스 프로토콜은 상기 낸드 프로토콜 또는 노어 프로토콜의 기능을 준수하기에 적합하다. 따라서, 상기 접속 포맷은 상기 기술에 의존한다. 상기 메모리 요소(12)의 유형에 기반하여, 상기 유형에 대응하는 드라이버 프로그램이 예를 들어 메모리로부터 상기 프로세서(2)의 소프트웨어 메모리(미도시) 또는 상기 메모리 요소 드라이버(13)로 다운로드된다(307). 이후에, 상기 드라이버 프로그램의 실행이 시작된다. 상기 유형을 준수하는 버스를 사용하는데 요구되는 단계들은 상기 드라이버 프로그램에서 구현된다. 이 구성에서, 상기 메모리 요소(12)는 자기 자신의 제어기를 포함할 필요가 없고, 상기 명령들의 해석 및 상기 명령들에 대응하는 기능들의 처리는 바람직하기로는 상기 메모리 요소(12)에서 상대적으로 단순한 논리 기능들로서 구현될 수 있다. 데이터 전송을 시작하기 위하여, 예를 들어 소정의 특정 명령이 상기 메모리 요소(12)로 전송되는데(308), 예를 들어 MMCA 프로토콜 명세에 제시된 스위치 명령(#6)이 전송된다. 상기 명령은 상기 메모리 요소 및/또는 상기 애플리케이션을 준수하는 명령들(309)에 의해 구현되도록 상기 메모리 요소(12)와 상기 단말기(1)간의 통신을 설정한다. 상기 명령들의 전송시, 상기 제1 프로토콜을 준수하는 어떤 메시지들이 사용되는데, 상기 메시지들로부터 상기 메모리 요소(12)는 상기 전송된 명령을 복호화할 수 있다.
필요한 경우, 도 2a 및 도 2b에 도시된 바와 같이, 또한 하나보다 많은 메모리 요소들이 상기 버스 접속부에 동시에 접속될 수 있다. 더욱이, 상기 메모리 요소들은 상이한 유형들일 수 있다; 즉, 상기 제1 프로토콜 및 제2 프로토콜 양자는 상기 접속 버스를 통해 동시에 사용될 수 있다. 명확화를 위하여, 도 2a 및 도 2b는 상기 단말기(1)의 모든 기능 블록들을 보여주지 않지만 상기 버스 접속부를 이중화하는 원리를 설명하는데 필수적인 블록들을 주로 도시한다.
도 2a에 도시된, 본 발명의 유리한 실시예에 의한 전자 장치에 있어서, 상기 이중화는 상기 버스 접속부를 두개의 부분들로 분할함으로써 구현된다. 따라서, 상기 제어 버스(14b) 및 상기 데이터 버스(14a)는 두개의 (또는 두개보다 많은) 병렬 버스들로 분기된다. 따라서 하나의 메모리 요소(12)를 각 분기에 접속하는 것이 가능하다. 도 2a의 예에서, 한 분기의 제어 및 데이터 버스들은 외부 메모리 요소들(12a)을 접속하기 위한 것이고, 다른 분기의 제어 및 데이터 버스들은 내부 메모리 요소(12b)를 접속하기 위한 것이다.
도 2b의 실시예에서, 상기 이중화는 메모리 요소 드라이버를 포함하는 주문형 반도체(ASIC)(20)에서 구현된다. 이 대안에서, 신호들은 상기 회로내에서 두개의 (또는 두개보다 많은) 상이한 버스 접속부들로 분할된다. 또한, 도 2b의 예에서, 한 버스 접속부는 외부 메모리 요소(12a)를 위한 것이고 다른 버스 접속부는 내부 메모리 요소(12b)를 위한 것이다.
도 2a 및 도 2b의 실시예들에서, 상기 주문형 반도체(20)가 또한 프로세서(2)(CPU) 및 메모리 요소 드라이버(13)를 포함하는 예로서 설명되었다. 하지만, 그 들이 또한 개별 회로들일 수 있다는 것은 명백할 것이다.
본 발명에 의한 버스 접속부를 사용하여, 단말기(1)와 관련하여 다양한 메모리 요소들(12)을 사용하기 위한 융통성있는 방법을 제공하는 것이 가능하다. 예를 들어, 상기 내부 메모리 요소(12b)는 고정 디스크, 플래시 메모리 등과 같은 대용량 저장 장치일 수 있다. 따라서, 상기 제1 프로토콜로 상기 대용량 저장 장치를 제어하는데 필요한 드라이버 프로그램(들)은 바람직하기로는 제조 단계에서 상기 단말기(1)에 설치되는데, 예를 들어 회로 기판 면적이 상기 단말기(1)에서 절감된다. 상기 외부 메모리 요소는 또한 상기 단말기(1)의 메모리 용량을 증가시키기 위하여, 상기 단말기에 새로운 애플리케이션들을 로딩하는데 사용될 수 있는 메모리 요소일 수 있다. 상이한 유형의 메모리들에도 불구하고, 동일한 버스 접속부가 사용될 수 있다.
상기 제1 프로토콜을 사용하는 상기 메모리 요소(12)에 의해 요구되는 드라이버 프로그램들은 바람직하기로는 상기 단말기의 제조 단계에서 상기 단말기(1)에 저장되는데, 지원될 메모리 요소 유형들은 상기 제조 단계에서 선택된다. 다른 한편으로, 어떤 경우에 예를 들어 상기 통신 수단(8, 9) 또는 상기 메모리 요소 접속부(11)를 통해 나중에 상기 드라이버 프로그램들을 포함하여, 상기 단말기(1)의 애플리케이션 소프트웨어를 갱신하는 것이 가능하고, 지원될 메모리 요소 유형들의 수는 증가될 수 있다.
본 발명의 상기 설명에서, 상기 용어 메모리 요소(12, 12a, 12b)는 상기 접속 버스(14)에 의해 상기 단말기에 접속될 수 있는 이러한 기능 유닛들을 지칭한 다. 하지만, 상기 메모리 요소(12, 12a, 12b)의 기계적인 구현이 분리가능하거나 통합될 수 있다는 것은 명백할 것이다.
본 발명은 단지 상기에 제시된 실시예들에 한정되지 않고 첨부된 청구항들의 범위내에서 변경될 수 있다.

Claims (12)

  1. 접속 버스(14)를 통해 메모리 요소(12)를 전자 장치(1)에 접속하기 위한 방법에 있어서,
    적어도 제1 인터페이스 프로토콜 및 제2 인터페이스 프로토콜이 상기 접속 버스(14)를 통해 이용가능하고, 상기 메모리 요소(12)가 인식되며, 상기 인식은 상기 제1 인터페이스 프로토콜 또는 상기 제2 인터페이스 프로토콜이 상기 메모리 요소에서 이용가능한지를 결정하는데 사용되고, 상기 인식에 기반하여, 상기 메모리 요소(12)에서 이용가능한 프로토콜들 중 하나의 프로토콜이 상기 접속 버스(14)를 통해 사용되도록 선택되는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 메모리 요소(12)는 상기 제1 프로토콜을 사용하여 인식되는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 프로토콜은 적어도 상기 메모리 요소들의 초기화에 관한 적어도 하나의 명령을 포함하고, 상기 메모리 요소(12)에서 이용가능한 프로토콜은 상기 초기화에 관한 적어도 하나의 명령의 인식을 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 초기화에 관한 적어도 하나의 명령은 상기 메모리 요 소를 인식하기 위한 명령을 포함하고, 상기 인식과 관련하여, 상기 인식 명령은 상기 메모리 요소(12)로 전송되며, 상기 명령에 대해 상기 메모리 요소는 응답을 송신하고, 상기 메모리 요소에서 이용가능한 프로토콜은 상기 메모리 요소(12)로부터의 응답에 기반하여 결정되는 것을 특징으로 하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 프로토콜은 프로토콜 변경에 관한 명령을 포함하고, 상기 인식에 기반하여, 상기 제2 프로토콜이 상기 메모리 요소(12)에서 이용가능한 것으로 결정된 경우, 상기 프로토콜은 상기 메모리 요소(12)로 상기 프로토콜 변경에 관한 명령을 전송함으로써 상기 제2 프로토콜을 준수하도록 변경되는 것을 특징으로 하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 인식에 기반하여, 상기 제2 프로토콜이 상기 메모리 요소(12)에서 이용가능하지 않은 것으로 결정된 경우, 상기 메모리 요소(12)에서 사용된 메모리 기술이 결정되고, 상기 접속 버스(14)를 통한 시그널링이 상기 결정된 메모리 기술을 준수하도록 설정되는 것을 특징으로 하는 방법.
  7. 전자 장치(1), 상기 전자 장치(1)에 접속가능한 메모리 요소(12) 및 상기 메모리 요소(12)를 상기 전자 장치(1)에 접속하기 위한 접속 버스(14)를 포함하는 시스템에 있어서,
    적어도 제1 인터페이스 프로토콜 및 제2 인터페이스 프로토콜이 상기 접속 버스(14)를 통해 이용가능하고, 상기 시스템은, 상기 메모리 요소(12)를 인식하기 위한 인식 수단, 상기 인식을 사용하여 상기 메모리 요소에서 이용가능한 프로토콜들을 결정하기 위한 결정 수단 및 상기 인식에 기반하여, 상기 접속 버스(14)를 통해 사용될, 상기 메모리 요소(12)에서 이용가능한 프로토콜들 중 하나의 프로토콜을 선택하기 위한 선택 수단을 포함하는 것을 특징으로 하는 시스템.
  8. 메모리 요소(12)를 전자 장치(1)에 접속하기 위한 접속 버스(14)를 포함하는 전자 장치(1)에 있어서,
    적어도 제1 인터페이스 프로토콜 및 제2 인터페이스 프로토콜이 상기 접속 버스(14)를 통해 이용가능하고, 상기 전자 장치(1)는 상기 메모리 요소(12)를 인식하기 위한 인식 수단, 상기 인식을 사용하여 상기 메모리 요소에서 이용가능한 프로토콜들을 결정하기 위한 결정 수단 및 상기 인식에 기반하여, 상기 접속 버스(14)를 통해 사용될, 상기 메모리 요소(12)에서 이용가능한 프로토콜들 중 하나의 프로토콜을 선택하기 위한 선택 수단을 포함하는 것을 특징으로 하는 전자 장치(1).
  9. 제8항에 있어서, 상기 메모리 요소(12)는 상기 제1 프로토콜을 사용하여 인식되도록 되어 있는 것을 특징으로 하는 전자 장치(1).
  10. 제8항 또는 제9항에 있어서, 상기 제1 프로토콜은 적어도 메모리 요소들의 초기화에 관한 적어도 하나의 명령을 포함하고, 상기 메모리 요소(12)는 상기 초기화에 관한 적어도 하나의 명령을 인식하기 위한 수단을 포함하는 것을 특징으로 하는 전자 장치(1).
  11. 제10항에 있어서, 상기 초기화에 관한 적어도 하나의 명령은 상기 메모리 요소를 인식하기 위한 명령을 포함하고, 상기 인식과 관련하여, 상기 인식 명령은 상기 메모리 요소(12)에 전달되도록 되어 있고, 상기 메모리 요소(12)는 응답을 송신하기 위한 수단(15, 16)을 포함하며, 상기 메모리 요소(12)에서 이용가능한 프로토콜은 상기 메모리 요소(12)로부터의 응답에 기반하여 결정되도록 되어 있는 것을 특징으로 하는 전자 장치(1).
  12. 메모리 요소(12)를 전자 장치(1)에 접속하기 위하여, 전자 장치(1)에서 사용되는 접속 버스(14)에 있어서,
    적어도 제1 프로토콜 및 제2 프로토콜이 상기 접속 버스(14)를 통해 이용가능하고, 상기 전자 장치(1)는 상기 메모리 요소(12)를 인식하기 위한 인식 수단, 상기 인식을 사용하여 상기 메모리 요소에서 이용가능한 프로토콜들을 결정하기 위한 결정 수단 및 상기 인식에 기반하여, 상기 접속 버스(14)를 통해 사용될, 상기 메모리 요소(12)에서 이용가능한 프로토콜들 중 하나의 프로토콜을 선택하기 위한 선택 수단을 포함하는 것을 특징으로 하는 접속 버스(14).
KR1020057022231A 2003-05-22 2004-05-21 접속 버스, 전자 장치 및 시스템 KR100666086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20035072 2003-05-22
FI20035072A FI20035072A0 (fi) 2003-05-22 2003-05-22 Liitäntäväylä, elektroniikkalaite ja järjestelmä

Publications (2)

Publication Number Publication Date
KR20060004993A true KR20060004993A (ko) 2006-01-16
KR100666086B1 KR100666086B1 (ko) 2007-01-09

Family

ID=8566406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022231A KR100666086B1 (ko) 2003-05-22 2004-05-21 접속 버스, 전자 장치 및 시스템

Country Status (9)

Country Link
US (1) US7430625B2 (ko)
EP (1) EP1625507B1 (ko)
JP (2) JP2006526213A (ko)
KR (1) KR100666086B1 (ko)
CN (1) CN100483376C (ko)
AT (1) ATE440330T1 (ko)
DE (1) DE602004022658D1 (ko)
FI (1) FI20035072A0 (ko)
WO (1) WO2004109529A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2141634A4 (en) * 2007-04-20 2011-11-02 Panasonic Corp INSERT / REMOVE DETECTOR
US7843225B2 (en) * 2009-04-14 2010-11-30 Via Technologies, Inc. Protocol-based bus termination for multi-core processors
WO2013058730A1 (en) 2011-10-17 2013-04-25 Intel Corporation Interchangeable power and signal contacts for io connectors
JP5884106B2 (ja) * 2011-12-22 2016-03-15 日本電産サンキョー株式会社 Ｉｃカードリーダ及びインタフェースｉｃ判別方法
CN104268110B (zh) * 2014-09-15 2018-10-12 联想(北京)有限公司 一种设备识别方法、处理器和设备识别系统
JP2018022383A (ja) 2016-08-04 2018-02-08 東芝メモリ株式会社 メモリシステム
US10366033B2 (en) * 2016-09-15 2019-07-30 General Electric Company Automated retrofit installation tool for replacement of one or more pre-existing dedicated input/output (I/O) modules and terminal boards with one or more universal I/O modules
CN108563602A (zh) * 2018-01-02 2018-09-21 联想(北京)有限公司 电子设备及信息传输方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2701133B1 (fr) * 1993-02-04 1995-03-10 Gemplus Card Int Procédé de communication avec un support portatif.
JP3421378B2 (ja) * 1993-03-23 2003-06-30 株式会社東芝 伝送制御方式
KR0144818B1 (ko) * 1994-07-25 1998-08-17 김광호 낸드형 플래쉬메모리 아이씨카드
JPH08286925A (ja) * 1995-04-11 1996-11-01 Toshiba Corp プログラムロード方法およびそのプログラムロード方法を使用したパーソナルコンピュータ
JPH11505049A (ja) * 1995-05-09 1999-05-11 スマートムーブ （エヌジー） リミテッド カード・インターフェース
US5815426A (en) * 1996-08-13 1998-09-29 Nexcom Technology, Inc. Adapter for interfacing an insertable/removable digital memory apparatus to a host data part
JP3565686B2 (ja) * 1997-08-01 2004-09-15 東京エレクトロンデバイス株式会社 コンピュータの記憶装置及び変換システム
US6138180A (en) * 1997-09-12 2000-10-24 Symbol Technologies, Inc. Adaptive computer peripheral for selecting a communications protocol by cycling through a plurality of given protocols
WO1999045460A2 (en) * 1998-03-02 1999-09-10 Lexar Media, Inc. Flash memory card with enhanced operating mode detection and user-friendly interfacing system
US6168077B1 (en) * 1998-10-21 2001-01-02 Litronic, Inc. Apparatus and method of providing a dual mode card and reader
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US6848045B2 (en) 1999-01-15 2005-01-25 Rainbow Technologies, Inc. Integrated USB connector for personal token
US7269844B2 (en) 1999-01-15 2007-09-11 Safenet, Inc. Secure IR communication between a keypad and a token
KR100544177B1 (ko) * 2000-01-18 2006-01-23 삼성전자주식회사 컴퓨터를 통한 디지털 컨텐츠의 저장 및 재생 기능을구비한 개인 휴대 장치의 제어방법 및 이에 따른 개인휴대장치의 동작방법
JP4649009B2 (ja) * 2000-03-08 2011-03-09 株式会社東芝 カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法
EP1290536A2 (en) * 2000-06-15 2003-03-12 Rainbow Technologies B.V. Usb-compliant personal key using a smartcard processor and a smartcard reader emulator
US6832281B2 (en) * 2000-07-06 2004-12-14 Onspec Electronic Inc. Flashtoaster for reading several types of flash memory cards with or without a PC
US7095618B1 (en) * 2000-07-06 2006-08-22 Onspec Electronic, Inc. Smartconnect universal flash media card adapters
US6438638B1 (en) * 2000-07-06 2002-08-20 Onspec Electronic, Inc. Flashtoaster for reading several types of flash-memory cards with or without a PC
US6820148B1 (en) * 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
JPWO2002069127A1 (ja) * 2001-02-26 2004-07-02 東京エレクトロンデバイス株式会社 記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ
US6614685B2 (en) * 2001-08-09 2003-09-02 Multi Level Memory Technology Flash memory array partitioning architectures
US6913196B2 (en) * 2002-02-20 2005-07-05 O2Micro International Limited Dual mode controller for ISO7816 and USB enabled smart cards
TW587790U (en) * 2002-06-18 2004-05-11 King Byte Information Corp Device for adapting memory card interface to USB interface
US6843423B2 (en) * 2003-03-13 2005-01-18 Stmicroelectronics, Inc. Smart card that can be configured for debugging and software development using secondary communication port
US6973519B1 (en) * 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
US7069369B2 (en) * 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
TWI271659B (en) * 2004-05-05 2007-01-21 Prolific Technology Inc Memory card equipped with a multi-interface function and method for choosing a compatible transmission mode
US7061804B2 (en) * 2004-11-18 2006-06-13 Qualcomm Incorporated Robust and high-speed memory access with adaptive interface timing

Also Published As

Publication number Publication date
EP1625507B1 (en) 2009-08-19
FI20035072A0 (fi) 2003-05-22
JP5364036B2 (ja) 2013-12-11
KR100666086B1 (ko) 2007-01-09
CN100483376C (zh) 2009-04-29
DE602004022658D1 (de) 2009-10-01
US7430625B2 (en) 2008-09-30
US20040268077A1 (en) 2004-12-30
JP2010282617A (ja) 2010-12-16
CN1795443A (zh) 2006-06-28
EP1625507A1 (en) 2006-02-15
WO2004109529A1 (en) 2004-12-16
ATE440330T1 (de) 2009-09-15
JP2006526213A (ja) 2006-11-16

Similar Documents

Publication Publication Date Title
JP5364036B2 (ja) 接続バス、電子装置及びシステム
US7987308B2 (en) Multi-interface controller, memory card having the multi-interface controller, and interface setting method
US7774511B2 (en) Addressing multiple devices on a shared bus
US6771526B2 (en) Method and apparatus for data transfer
US20070057046A1 (en) Electronic device with card interface
US20050038956A1 (en) Method and an apparatus of flash cards access
US7827431B2 (en) Memory card having memory device and host apparatus accessing memory card
US6067593A (en) Universal memory bus and card
US6839787B2 (en) Method and apparatus for BIOS control of electrical device address/identification assignments
US7600060B2 (en) Memory system and method for setting data transmission speed between host and memory card
US20130132740A1 (en) Power Control for Memory Devices
JP2013214221A (ja) ホスト装置、半導体装置、及びメモリカードシステム
JP2008129836A (ja) 処理装置
US20040137805A1 (en) Method and a system for detecting bus width, an electronic device, and a peripheral device
US7159104B2 (en) Simplified memory detection
KR100891951B1 (ko) 더블 데이터 레이트2 싱크로너스 다이내믹 랜덤 액세스메모리(ｄｄｒ2 ｓｄｒａｍ) 및 더블 데이터 레이트3싱크로너스 다이내믹 랜덤 액세스 메모리(ｄｄｒ3ｓｄｒａｍ)의 공통 모듈
KR102044212B1 (ko) I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치
JP2015072675A (ja) 電子機器、制御方法およびプログラム
JP2004192452A (ja) メモリカード
JP7206693B2 (ja) 情報処理装置
JP2007179106A (ja) 処理システム
JP2008250533A (ja) 信号処理装置および信号処理方法
CN115185478A (zh) 音频控制电路、主装置及相关的控制方法
CN111913904A (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
JP3099233U (ja) マイクロメモリカード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee