JP2013214221A - ホスト装置、半導体装置、及びメモリカードシステム - Google Patents
ホスト装置、半導体装置、及びメモリカードシステム Download PDFInfo
- Publication number
- JP2013214221A JP2013214221A JP2012084547A JP2012084547A JP2013214221A JP 2013214221 A JP2013214221 A JP 2013214221A JP 2012084547 A JP2012084547 A JP 2012084547A JP 2012084547 A JP2012084547 A JP 2012084547A JP 2013214221 A JP2013214221 A JP 2013214221A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- data
- communication mode
- host device
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】メモリカードとホスト装置との間の通信をより安全に行う。
【解決手段】通信時の信号レベルが第1電圧である第1通信モードと、通信時の信号レベルが前記第1電圧よりも低い第2電圧であってデータの送受信に複数の信号ラインを用いる第2通信モードとを切り替えてメモリカード(2、2_1、2_2)と通信を行うことが可能なホスト装置(1)は、メモリカードから出力される信号の信号レベルを検出するとともに、メモリカードに対して所望のデータの送信を要求し、当該要求に応じてメモリカードから送信されたデータが期待されるデータであるか否かの判定を複数の信号ラインのうち一部の信号ラインを用いて行い、前記検出の結果と前記判定の結果とに基づいてメモリカードに設定された通信モードを判別する。
【選択図】図1
【解決手段】通信時の信号レベルが第1電圧である第1通信モードと、通信時の信号レベルが前記第1電圧よりも低い第2電圧であってデータの送受信に複数の信号ラインを用いる第2通信モードとを切り替えてメモリカード(2、2_1、2_2)と通信を行うことが可能なホスト装置(1)は、メモリカードから出力される信号の信号レベルを検出するとともに、メモリカードに対して所望のデータの送信を要求し、当該要求に応じてメモリカードから送信されたデータが期待されるデータであるか否かの判定を複数の信号ラインのうち一部の信号ラインを用いて行い、前記検出の結果と前記判定の結果とに基づいてメモリカードに設定された通信モードを判別する。
【選択図】図1
Description
本発明は、不揮発性の記憶領域を有するメモリカードにアクセスするためのホスト装置、前記ホスト装置のための半導体装置、及びメモリカードシステムに関し、特に、信号レベルの異なる複数の通信モードで通信が可能なホスト装置に適用して有効な技術に関する。
パーソナルコンピュータやディジタルカメラ等の外部記憶媒体として、SDアソシエーションが標準化したSDカード(登録商標)等のメモリカードが広く用いられている。近年、メモリカードにおけるデータの書き込み及び読み出し速度の高速化の要求により、より高速な通信規格に対応したメモリカードが増えつつある。例えば、SDカードでは、従来のデフォルトスピードモード(最大転送速度:12.5MB/s)及びハイスピードモード(25MB/s)に加え、高速規格のUHS−I(Ultra High Speed 1,50MB/s又は104MB/s)に対応したメモリカードが増えつつある。UHS−Iの中にも、通信速度やクロック周波数の異なる3つの通信モード(DDR50、SDR50、SDR104)がある。UHS−Iでは、メモリカードとホスト装置との間の送受信信号を従来のデフォルトスピードモードやハイスピードモードにおける信号振幅(3.3V)よりも低い信号振幅(1.8V)にして通信が行われる。以下、信号振幅が3.3Vである通信モードを3.3V通信モードと称し、信号振幅が1.8Vである通信モードを1.8V通信モードと称する。
UHS−Iに対応したホスト装置及びメモリカードは、その他の規格との互換性を考慮し、3.3V通信モードにも対応している。例えば1.8V通信モード(UHS−I)に対応したホスト装置は、3.3V通信モードのみに対応したメモリカードとの間で通信を行うことも考慮し、初めに3.3V通信モードで通信を開始する。そして、メモリカードが1.8V通信モードに対応していることが確認された場合には、1.8V通信モードに移行することができる。通信モードを切り替える場合、信号振幅のみならず、転送バス幅やクロック周波数等も所望の通信モードに対応した設定値に変更される。
1.8V通信モードへの移行は、ホスト装置からの1.8V通信モードへの移行の要求の発行と、その要求に対するメモリカードからの応答とに基づいて行うことが規格で定められている。例えば、ホスト装置が、メモリカードに対して1.8V通信モードへの切り替えを要求するコマンドを発行すると、メモリカードが、1.8V通信モードへの切り替えが可能であるか否かを示すレスポンスをホスト装置に対して出力し、そのレスポンスに基づいて1.8V通信モードへの移行の可否が決定される。
信号振幅の切り替えを安全に行うための従来技術として、例えば特許文献1に開示がある。特許文献1には、信号電圧を3.3Vから1.8Vに変更して通信を行う場合に、ホスト側に設けられた電圧比較回路によってレスポンス信号ラインの電圧レベルを物理的に検出し、レスポンス信号ラインが1.8Vに切り替わってから1.8Vでの通信を開始することにより、ホスト側とカード側の信号電圧の差によるI/Oセルの破壊を防止するホストデバイスが開示されている。また、特許文献1には、ホストデバイスから出力されるクロック信号ラインの電圧が1.8Vに切り替わったら、信号振幅を1.8Vにして通信を行うメモリカードが開示されている。
その他のメモリカードに関する従来技術として、例えば特許文献2乃至5に開示がある。特許文献2には、メモリカードが対応していない特定のクロックモードへ変更するコマンドがホスト装置から入力された場合には、エラーコードをホスト装置に出力するメモリカードが開示されている。特許文献3には、メモリカードから出力されたデータ信号の電圧レベルを検知して、そのデータ信号の駆動電圧レベルとホールドタイムを調整することにより、ホストの種類や特性に適したデータ信号を生成する技術が開示されている。特許文献4及び5には、ホスト装置からメモリカードに供給された電源電圧の大きさに応じて、メモリカード内の不揮発性メモリの駆動電圧を調整する技術が開示されている。
前述したように、SDカードにおける1.8V通信モードへの移行は、ホスト装置からメモリカードに対する1.8V通信モードへの切り替えを要求するコマンドの発行と、そのコマンドに応じたメモリカードからのレスポンスに基づいて行われる。すなわち、現在の規格では、メモリカードが実際に1.8Vの振幅の信号を出力しているか否かを物理的に判断することなく、レスポンスの内容によってのみ1.8V通信モードへの移行が可能となっている。そのため、例えば1.8V通信モードへの移行が可能であることを示すレスポンスがメモリカードから出力されたが、実際にはメモリカード内のレギュレータの故障によりメモリカードが3.3Vの信号振幅でしか通信できない場合等であっても、ホスト装置とメモリカードとが異なる信号振幅で通信を開始してしまう可能性がある。信号振幅に差がある状態で通信が行われると、不所望なデータがメモリカードに書き込まれたり、ホスト装置又はメモリカードのインターフェース回路(I/Oセル)が破壊されたりする虞がある。
この問題を解決するために、例えば特許文献1のようにホスト装置がメモリカードの出力信号の信号レベルを検出する方法を採用することも有効である。しかしながら、出力信号の信号レベルだけを検知してメモリカードが1.8V通信モードに設定されているか否かを判別する方法では、以下のような構成のメモリカードでは問題が生ずる。例えば、多くのメモリカード(SDカード)は、電源供給が遮断されたら、通信モードが初期値(3.3V通信モード)に戻るように構成されている。すなわち、電源供給が遮断されたら、メモリカードは3.3V通信モードに応じた転送バス幅及びクロック周波数の設定値にリセットされる。他方、メモリカードは、規格を満足していれば、カードベンダーが自由に機能を追加することができる。例えば、ホスト装置から出力される信号の信号レベルに応じて出力信号の信号振幅を切り替えるメモリカードも存在する。このようなメモリカードは、例えば、電源電圧の瞬断やその他の要因により、メモリカードが1.8V通信モードから3.3V通信モードにリセットされた場合、転送バス幅やクロック周波数は3.3V通信モードに対応した設定値に戻るが、ホスト装置の出力信号が1.8Vであれば信号振幅は1.8Vに調整される。この場合、ホスト装置が、メモリカードから出力される信号振幅(1.8V)のみによってメモリカードの通信モードが1.8V通信モードであると判断し、1.8V通信モードに応じた転送バス幅やクロック周波数で通信を行うと、通信が停止してしまったり、不所望なデータがメモリカードに書き込まれてしまったりする虞があり、安全に通信を行うことができない。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
すなわち、ホスト装置は、第1通信モードよりも通信時の信号レベルが低い第2通信モードで通信を行うとき、メモリカードから出力される信号の信号レベルの検出を行うとともにメモリカードに対して所望のデータの送信を要求し、要求に応じてメモリカードから送信されたデータが期待されるバス幅で送信されたか否かの判定を行うことによりメモリカードに設定された通信モードを判別する。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、メモリカードとそのホスト装置との間の通信の安全性を高めることにある。
1.実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕(電圧検出とバステストによりメモリカードの通信モードの判別を行うホスト装置)
本願の代表的な実施の形態に係るホスト装置(1)は、不揮発性の記憶領域(25)を有するメモリカード(2、2_1、2_2)が装着され、通信時の信号レベルが第1電圧(3.3V)である第1通信モード(3.3V通信モード)と、通信時の信号レベルが前記第1電圧よりも低い第2電圧(1.8V)であってデータの送受信に複数の信号ライン(DAT0〜DAT3)を用いる第2通信モード(1.8V通信モード)とを切り替えて前記メモリカードと通信を行うことが可能とされる。前記ホスト装置は、前記メモリカードから出力される信号の信号レベルの検出を行うとともに、前記メモリカードに対して所望のデータの送信を要求し、前記要求に応じて前記メモリカードから送信されたデータが期待されるデータであるか否かの判定を前記複数の信号ラインのうち一部の信号ライン(DAT0)を用いて行う。更に前記ホスト装置は、前記検出の結果と前記判定の結果とに基づいて前記メモリカードに設定された通信モードを判別する判別処理を行う。
本願の代表的な実施の形態に係るホスト装置(1)は、不揮発性の記憶領域(25)を有するメモリカード(2、2_1、2_2)が装着され、通信時の信号レベルが第1電圧(3.3V)である第1通信モード(3.3V通信モード)と、通信時の信号レベルが前記第1電圧よりも低い第2電圧(1.8V)であってデータの送受信に複数の信号ライン(DAT0〜DAT3)を用いる第2通信モード(1.8V通信モード)とを切り替えて前記メモリカードと通信を行うことが可能とされる。前記ホスト装置は、前記メモリカードから出力される信号の信号レベルの検出を行うとともに、前記メモリカードに対して所望のデータの送信を要求し、前記要求に応じて前記メモリカードから送信されたデータが期待されるデータであるか否かの判定を前記複数の信号ラインのうち一部の信号ライン(DAT0)を用いて行う。更に前記ホスト装置は、前記検出の結果と前記判定の結果とに基づいて前記メモリカードに設定された通信モードを判別する判別処理を行う。
これによれば、前記信号レベルの検出のみならず前記判定も行うから、前記メモリカードに設定されている通信モードをより精度良く判別することができる。これにより、メモリカードとホスト装置の通信モードが相違した状態で通信が開始されてしまうことを回避することができ、通信の安全性をより高めることができる。特に、ホスト装置から出力される信号の信号レベルに応じて出力信号の信号振幅を切り替える機能を備えるメモリカードと通信する場合に有効である。例えば、このようなメモリカードの場合、ホスト装置と信号振幅は一致しているが転送バス幅が不一致となる可能性があるが、項1のホスト装置によれば、前記検出に加え、前記判定も行うから、このようなメモリカードに対しても通信の安全性を高めることができる。
〔2〕(バステストの詳細)
項1のホスト装置において、前記メモリカードから前記一部の信号ラインに出力されたデータが1ビットのシリアル形式のデータである場合には、前記期待されるデータであると判定し、そうでない場合には、前記期待されるデータでないと判定する。
項1のホスト装置において、前記メモリカードから前記一部の信号ラインに出力されたデータが1ビットのシリアル形式のデータである場合には、前記期待されるデータであると判定し、そうでない場合には、前記期待されるデータでないと判定する。
前記メモリカードに複数の信号ラインを用いて通信を行う前記第2通信モードが設定されている場合、前記メモリカードから複数の信号ラインを用いてデータが送信されるため、メモリカードから出力されるデータは1ビットのシリアル形式のデータではない。したがって、項2のホスト装置によれば、メモリカードに設定されている転送バス幅を容易に判別することができる。
〔3〕(通信モードの判別)
項2のホスト装置において、前記メモリカードから出力される信号の信号レベルが前記第2電圧であることを検出し、且つ、前記メモリカードから送信されたデータが期待されるデータでないと判定した場合には、前記メモリカードに前記第2通信モードが設定されていると判別し、そうでない場合には、前記メモリカードに前記第1通信モードが設定されていると判別する。
項2のホスト装置において、前記メモリカードから出力される信号の信号レベルが前記第2電圧であることを検出し、且つ、前記メモリカードから送信されたデータが期待されるデータでないと判定した場合には、前記メモリカードに前記第2通信モードが設定されていると判別し、そうでない場合には、前記メモリカードに前記第1通信モードが設定されていると判別する。
これによれば、前記メモリカードに前記第2通信モードが設定されているか否かを容易に判別することができる。
〔4〕(バステストを行うタイミング1:1.8V通信モードに切り替えるとき(図4))
項2又は3のホスト装置において、前記判別処理は、前記第1通信モードから前記第2通信モードに切り替えるときに行われる。
項2又は3のホスト装置において、前記判別処理は、前記第1通信モードから前記第2通信モードに切り替えるときに行われる。
これによれば、メモリカードとホスト装置の通信モードが相違する可能性の高い状況で前記判定を行うから、通信の安全性をより高めることができる。
〔5〕(バステストを行うタイミング2:別の高速通信モードに切り替えるとき(図8))
項2乃至4の何れかのホスト装置において、前記第2通信モードは、転送速度の異なる複数の第3通信モードを含み、前記判別処理は、前記第3通信モードから別の前記第3通信モードに切り替えるときに行われる。
項2乃至4の何れかのホスト装置において、前記第2通信モードは、転送速度の異なる複数の第3通信モードを含み、前記判別処理は、前記第3通信モードから別の前記第3通信モードに切り替えるときに行われる。
これによれば、前記第1通信モードから前記第2通信モードに切り替わる場合だけでなく、第3通信モードから別の第3通信モードに変更する場合にも前記判定を行うから、通信の安全性をより高めることができる。
〔6〕(バステストを行うタイミング3:データの書き込み/読み出しを行う直前(図7))
項2乃至5の何れかのホスト装置において、前記判別処理は、前記記憶領域に対するデータの書き込み又は読み出しを行う直前に行われる。
項2乃至5の何れかのホスト装置において、前記判別処理は、前記記憶領域に対するデータの書き込み又は読み出しを行う直前に行われる。
これによれば、例えば、メモリカードに対する一連のアクセスが一旦終了した後にアクセスを再開する場合、アクセスを再開する直前に前記判別処理が行われるから、一連のアクセスが終了した後に何らかの原因でメモリカードの通信モードが変更されてしまったとしても、通信の安全を確認した上で通信を再開することができる。
〔7〕(バステストを行うタイミング4:初期接続時(図4))
項2乃至6の何れかのホスト装置において、前記判別処理は、前記メモリカードとの通信を開始するための初期設定を行うときに行われる。
項2乃至6の何れかのホスト装置において、前記判別処理は、前記メモリカードとの通信を開始するための初期設定を行うときに行われる。
これによれば、より安全に通信を開始することができる。
〔8〕(電圧検出ライン:少なくとも1つの信号ラインの信号レベルを検出する)
項2乃至7の何れかのホスト装置において、前記信号レベルの検出は、双方向の通信が可能とされる複数の信号ラインのうち少なくとも1つの信号ラインに出力された信号について行われる。
項2乃至7の何れかのホスト装置において、前記信号レベルの検出は、双方向の通信が可能とされる複数の信号ラインのうち少なくとも1つの信号ラインに出力された信号について行われる。
これによれば、メモリカードの出力信号の信号振幅を容易に検出することができる。
〔9〕(電圧検出とバステストによりメモリカードの通信モードの判別を行う半導体装置)
本願の代表的な実施の形態に係る半導体装置(12)は、不揮発性の記憶領域(25)を有するメモリカード(2、2_1、2_2)にアクセスするホスト装置(1)のための半導体装置である。前記半導体装置は、前記メモリカードと電気的に接続するための複数の外部端子(19_1〜19_9)と、前記外部端子を介して信号の送受信を行うインターフェース部(17)と、前記インターフェース部に電圧を供給するレギュレータ(13)と、前記メモリカードから出力される信号の信号レベルの検出を行う電圧検出部(16、(34))と、前記メモリカードから出力されたデータが期待されるデータであるか否かの判定を行う判定部(18)とを有する。更に前記半導体装置は、前記電圧検出部による検出結果と前記判定部による判定結果とに基づいて前記メモリカードに設定されている通信モードを判別する判別処理を行うとともに、前記インターフェース部と前記レギュレータとを制御することにより、複数の通信モードで前記複数の外部端子を用いて前記メモリカードと通信を行う制御部(14、34)を有する。前記複数の外部端子は、前記メモリカードにおける前記記憶領域に対する書き込みデータの送信と読み出しデータの受信を行うための複数のデータ端子(19_6〜19_9)を含む。また、前記複数の通信モードは、通信時の信号レベルが第1電圧(3.3V)である第1通信モード(3.3V通信モード)と、通信時の信号レベルが前記第1電圧よりも低い第2電圧(1.8V)であって前記複数のデータ端子(19_6〜19_9)を用いる第2通信モード(1.8V通信モード)とを含む。前記判定部は、前記複数のデータ端子のうち一部のデータ端子(19_6)に入力されたデータに基づいて前記判定を行う。更に、前記制御部は、通信を開始する前に、所望のデータの送信を前記インターフェース部を介して前記メモリカードに要求するとともに、前記判別処理を行う。
本願の代表的な実施の形態に係る半導体装置(12)は、不揮発性の記憶領域(25)を有するメモリカード(2、2_1、2_2)にアクセスするホスト装置(1)のための半導体装置である。前記半導体装置は、前記メモリカードと電気的に接続するための複数の外部端子(19_1〜19_9)と、前記外部端子を介して信号の送受信を行うインターフェース部(17)と、前記インターフェース部に電圧を供給するレギュレータ(13)と、前記メモリカードから出力される信号の信号レベルの検出を行う電圧検出部(16、(34))と、前記メモリカードから出力されたデータが期待されるデータであるか否かの判定を行う判定部(18)とを有する。更に前記半導体装置は、前記電圧検出部による検出結果と前記判定部による判定結果とに基づいて前記メモリカードに設定されている通信モードを判別する判別処理を行うとともに、前記インターフェース部と前記レギュレータとを制御することにより、複数の通信モードで前記複数の外部端子を用いて前記メモリカードと通信を行う制御部(14、34)を有する。前記複数の外部端子は、前記メモリカードにおける前記記憶領域に対する書き込みデータの送信と読み出しデータの受信を行うための複数のデータ端子(19_6〜19_9)を含む。また、前記複数の通信モードは、通信時の信号レベルが第1電圧(3.3V)である第1通信モード(3.3V通信モード)と、通信時の信号レベルが前記第1電圧よりも低い第2電圧(1.8V)であって前記複数のデータ端子(19_6〜19_9)を用いる第2通信モード(1.8V通信モード)とを含む。前記判定部は、前記複数のデータ端子のうち一部のデータ端子(19_6)に入力されたデータに基づいて前記判定を行う。更に、前記制御部は、通信を開始する前に、所望のデータの送信を前記インターフェース部を介して前記メモリカードに要求するとともに、前記判別処理を行う。
これによれば、項1と同様に、前記メモリカードに設定されている通信モードをより精度良く判別することができ、ホスト装置から出力される信号の信号レベルに応じて出力信号の信号振幅を切り替える機能を備えるメモリカードに対しても通信の安全性を高めることができる。
〔10〕(バステストの詳細(図5))
項9の半導体装置において、前記判定部は、前記要求に応じて前記メモリカードから前記一部のデータ端子に入力されたデータが1ビットのシリアル形式のデータである場合には、前記期待されるデータであると判定し、そうでない場合には、前記期待されるデータでないと判定する。
項9の半導体装置において、前記判定部は、前記要求に応じて前記メモリカードから前記一部のデータ端子に入力されたデータが1ビットのシリアル形式のデータである場合には、前記期待されるデータであると判定し、そうでない場合には、前記期待されるデータでないと判定する。
これによれば、項2と同様に、メモリカードに設定されている転送バス幅を容易に判別することができる。
〔11〕(通信モードの判別)
項10の半導体装置において、前記制御部は、前記電圧検出部により前記メモリカードから出力される信号の信号レベルが前記第2電圧であることが検出され、且つ、前記判定部により前記メモリカードから送信されたデータが期待されるデータでないと判定された場合には、前記メモリカードに前記第2通信モードが設定されていると判別し、そうでない場合には、前記メモリカードに前記第1通信モードが設定されていると判別する。
項10の半導体装置において、前記制御部は、前記電圧検出部により前記メモリカードから出力される信号の信号レベルが前記第2電圧であることが検出され、且つ、前記判定部により前記メモリカードから送信されたデータが期待されるデータでないと判定された場合には、前記メモリカードに前記第2通信モードが設定されていると判別し、そうでない場合には、前記メモリカードに前記第1通信モードが設定されていると判別する。
これによれば、前記メモリカードに前記第2通信モードが設定されているか否かを容易に判別することができる。
〔12〕(バステストを行うタイミング1:1.8V通信モードに切り替えるとき(図4))
項10又は11の半導体装置において、前記制御部は、前記第1通信モードから前記第2通信モードに切り替えるとき、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う。
項10又は11の半導体装置において、前記制御部は、前記第1通信モードから前記第2通信モードに切り替えるとき、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う。
これによれば、項4と同様に、通信の安全性をより高めることができる。
〔13〕(バステストを行うタイミング2:別の高速通信モードに切り替えるとき(図8))
項10乃至12の何れかの半導体装置において、前記第2通信モードは、転送速度の異なる複数の第3通信モード(SDR104、SDR50等)を含み、前記制御部は、前記第3通信モードから別の前記第3通信モードに切り替えるとき、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う。
項10乃至12の何れかの半導体装置において、前記第2通信モードは、転送速度の異なる複数の第3通信モード(SDR104、SDR50等)を含み、前記制御部は、前記第3通信モードから別の前記第3通信モードに切り替えるとき、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う。
これによれば、項5と同様に、通信の安全性をより高めることができる。
〔14〕(バステストを行うタイミング3:データの書き込み/読み出しを行う直前(図7))
項10乃至13の何れかの半導体装置において、前記制御部は、前記メモリカードにおける前記記憶領域に対するデータの書き込み又は読み出しを行う直前に、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う。
項10乃至13の何れかの半導体装置において、前記制御部は、前記メモリカードにおける前記記憶領域に対するデータの書き込み又は読み出しを行う直前に、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う。
これによれば、項6と同様に、メモリカードに対する一連のアクセスが一旦終了した後にアクセスを再開する場合に、通信の安全を確認した上で通信を再開することができる。
〔15〕(バステストを行うタイミング3:初期接続時(図4))
項10乃至14の何れかの半導体装置において、前記制御部は、前記メモリカードとの通信を開始するための初期設定を行うとき、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う。
項10乃至14の何れかの半導体装置において、前記制御部は、前記メモリカードとの通信を開始するための初期設定を行うとき、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う。
これによれば、より安全に通信を開始することができる。
〔16〕(電圧検出ライン:少なくとも1つの信号ラインの信号レベルを検出する)
項10乃至15の何れかの半導体装置において、前記複数の外部端子は、前記メモリカードにコマンドを出力するとともに前記メモリカードからの前記コマンドに対するレスポンスを入力するためのコマンド端子(19_5)を更に含む。また、前記電圧検出部は、前記コマンド端子及び前記データ端子のうち少なくとも1つの端子に入力された信号に対して前記信号レベルの検出を行う。
項10乃至15の何れかの半導体装置において、前記複数の外部端子は、前記メモリカードにコマンドを出力するとともに前記メモリカードからの前記コマンドに対するレスポンスを入力するためのコマンド端子(19_5)を更に含む。また、前記電圧検出部は、前記コマンド端子及び前記データ端子のうち少なくとも1つの端子に入力された信号に対して前記信号レベルの検出を行う。
これによれば、メモリカードの出力信号の信号振幅を容易に検出することができる。
〔17〕(検出部:AD変換)
項10乃至16の何れかの半導体装置において、前記電圧検出部は、前記コマンド端子及び前記データ端子のうち少なくとも1つの端子に供給されたアナログ信号をディジタル値に変換し、変換したディジタル値に基づいて前記信号レベルの検出を行う。
項10乃至16の何れかの半導体装置において、前記電圧検出部は、前記コマンド端子及び前記データ端子のうち少なくとも1つの端子に供給されたアナログ信号をディジタル値に変換し、変換したディジタル値に基づいて前記信号レベルの検出を行う。
〔18〕(検出部:マイコンのポート入力切替機能(図9))
項10乃至16の何れかの半導体装置(30)において、前記電圧検出部(34)は、前記コマンド端子及び前記データ端子のうち少なくとも1つの端子に入力された信号の電圧と、ディジタル信号のハイレベル又はローレベルを判別するための閾値電圧とを比較することにより、前記信号レベルの検出を行う。
項10乃至16の何れかの半導体装置(30)において、前記電圧検出部(34)は、前記コマンド端子及び前記データ端子のうち少なくとも1つの端子に入力された信号の電圧と、ディジタル信号のハイレベル又はローレベルを判別するための閾値電圧とを比較することにより、前記信号レベルの検出を行う。
〔19〕(電圧検出とバステストによりメモリカードの通信モードの判別を行うメモリカードシステム)
本願の代表的な実施の形態に係るメモリカードシステム(100、200)は、不揮発性の記憶領域(25)を有するメモリカード(2、2_1、2_2)と、通信時の信号レベルが第1電圧(3.3V)である第1通信モード(3.3V通信モード)と、通信時の信号レベルが前記第1電圧よりも低い第2電圧(1.8V)であってデータの送受信に複数の信号ライン(DAT0〜DAT3)を用いる第2通信モード(1.8V通信モード)とを切り替えて、装着された前記メモリカードと通信を行うホスト装置(1,3)と、を有する。前記ホスト装置は、前記メモリカードから出力される信号の信号レベルの検出を行うとともに、前記メモリカードに対して所望のデータの送信を要求し、前記要求に応じて前記メモリカードから送信されたデータが期待されるデータであるか否かの判定を前記複数の信号ラインのうち一部の信号ライン(DAT0)を用いて行い、前記検出の結果と前記判定の結果とに基づいて前記メモリカードに設定された通信モードを判別する。
本願の代表的な実施の形態に係るメモリカードシステム(100、200)は、不揮発性の記憶領域(25)を有するメモリカード(2、2_1、2_2)と、通信時の信号レベルが第1電圧(3.3V)である第1通信モード(3.3V通信モード)と、通信時の信号レベルが前記第1電圧よりも低い第2電圧(1.8V)であってデータの送受信に複数の信号ライン(DAT0〜DAT3)を用いる第2通信モード(1.8V通信モード)とを切り替えて、装着された前記メモリカードと通信を行うホスト装置(1,3)と、を有する。前記ホスト装置は、前記メモリカードから出力される信号の信号レベルの検出を行うとともに、前記メモリカードに対して所望のデータの送信を要求し、前記要求に応じて前記メモリカードから送信されたデータが期待されるデータであるか否かの判定を前記複数の信号ラインのうち一部の信号ライン(DAT0)を用いて行い、前記検出の結果と前記判定の結果とに基づいて前記メモリカードに設定された通信モードを判別する。
これによれば、項1と同様に、前記メモリカードに設定されている通信モードをより精度良く判別することができ、メモリカードシステムにおける通信の安全性を高めることができる。
2.実施の形態の詳細
実施の形態について更に詳述する。
実施の形態について更に詳述する。
≪実施の形態1≫
図1は、本実施の形態に係る、メモリカードとメモリカードにアクセスするためのホスト装置とから成るメモリカードシステムを例示するブロック図である。同図に示されるホスト装置1は、装着された外部記憶装置としてのメモリカード2にアクセスし、メモリカード2に対するデータの書き込み及び読み出しを行う。ホスト装置1としては、例えばパーソナルコンピュータやディジタルカメラ、携帯音楽プレイヤー等である。アクセス対象とされるメモリカード2は、特に限定されないが、本明細書ではメモリカードをSDカードとして説明する。
図1は、本実施の形態に係る、メモリカードとメモリカードにアクセスするためのホスト装置とから成るメモリカードシステムを例示するブロック図である。同図に示されるホスト装置1は、装着された外部記憶装置としてのメモリカード2にアクセスし、メモリカード2に対するデータの書き込み及び読み出しを行う。ホスト装置1としては、例えばパーソナルコンピュータやディジタルカメラ、携帯音楽プレイヤー等である。アクセス対象とされるメモリカード2は、特に限定されないが、本明細書ではメモリカードをSDカードとして説明する。
ホスト装置1は、例えばデフォルトスピードモード(クロック周波数:50MHz、最大転送速度:12.5MB/s)、ハイスピードモード(クロック周波数:50MHz、25MB/s)、及び高速規格のUHS−Iに対応しており、何れかの通信モードでメモリカード2にアクセス可能とされる。前述したように、UHS−Iは、DDR50モード(クロック周波数:50MHz、最大転送速度:50MB/s)、SDR50モード(クロック周波数:100MHz、最大転送速度:50MB/s)、SDR104モード(クロック周波数:208MHz、最大転送速度:104MB/s)の3つの通信モードを含み、夫々のモードでの信号振幅は1.8Vであり、転送バス幅は4ビットである。一方、デフォルトスピードモード及びハイスピードモードにおける信号振幅は3.3Vであり、転送バス幅は1ビット又は4ビットが選択可能とされる。
ホスト装置1は、ホスト装置におけるシステム全般の動作を制御するシステムコントローラ11と、メモリカード2にアクセスするためのカードコントローラ12と、その他の図示されない機能ブロックとから構成される。特に制限されないが、システムコントローラ11とカードコントローラ12は、例えば公知のCMOS集積回路の製造技術によって1個の単結晶シリコンのような半導体基板に形成された半導体集積回路装置12によって実現され、例えば1チップのマイクロコントローラである。
カードコントローラ12は、システムコントローラ11からの指示に応じて、メモリカード2との間でデータの送受信を行い、メモリカード2内に設けられた不揮発性の記憶領域に対するデータの書き込みと読み出しを実現する。カードコントローラ12は、メモリカード2と同様に、デフォルトスピードモード、ハイスピードモード、及びUHS−Iの高速通信モードに対応している。具体的には、カードコントローラ12は、信号振幅を3.3V又は1.8Vに切り替えるとともに、転送バス幅及びクロック周波数を切り替えることで、所望の通信モードでメモリカード2と通信を行う。カードコントローラ12は更に、通信対象のメモリカードに設定されている通信モードを判別する機能を備える。
カードコントローラ12は、例えば、電源回路13、制御部14、通信モード情報保持部15、電圧検出部16、インターフェース部17、及びバステスト部18、及び外部端子19_1〜19_9(総称する場合は、単に外部端子19と表記する。)から構成される。外部端子19は、メモリカード2がホスト装置1に装着された状態でホスト装置1とメモリカード2とを電気的に接続するための端子である。外部端子19_1は、メモリカード2に電源電圧(例えば3.3V)を供給するための端子である。外部端子19_2、19_3は、メモリカード2にグラウンド電圧の供給するための端子である。外部端子19_4は、メモリカード2の動作クロックとなるクロック信号を供給するための端子である。外部端子19_5〜19_9は、メモリカード2と双方向通信を行うための端子である。例えば、外部端子19_5は、メモリカード2を制御するためのコマンド信号を送信するとともに、送信したコマンドに対するメモリカード2からのレスポンス信号を受信するためのコマンド端子であり、外部端子19_6〜19_9は、メモリカード2に対する書き込みデータや読み出しデータ等の転送対象のデータを送受信するためのデータ端子である。以下、外部端子19_1〜19_9と対応するメモリカード側の外部端子とが接続される信号経路を、電源ラインVDD、グラウンドラインVSS1、VSS2、クロックラインCLK、コマンドラインCMD/RES、データラインDAT0〜DAT3、と夫々表記する。
制御部14は、カードコントローラ12における各機能部の統括的な制御を行う。例えば、制御部14は、システムコントローラ11からのメモリカード2に対するアクセス要求に応じて、カードコントローラ12における各機能部を制御することにより、メモリカード2に対するデータの書き込み及び読み出しを実現する。制御部14は、例えば、CPU等のプログラム処理装置がROMやRAM等に格納されたプログラムに従って処理を実行することにより実現される機能実現手段である。電源回路13は、例えばレギュレータ回路を含んで構成され、制御部14からの指示に応じて電源ラインVDD及びグラウンドラインVSS1、VSS2を介してメモリカード2に電源電圧(3.3V)及びグラウンド電圧(0V)を供給するとともに、インターフェース部17に電圧を供給する。インターフェース部17に供給される電圧は3.3Vと1.8Vで切替え可能とされ、電源回路13は制御部14からの指示に応じて何れか一方の電圧をインターフェース部17に供給する。インターフェース部17は、メモリカード2との間で信号の送受信を行うための回路である。インターフェース部17は、電源回路13から供給された電圧に応じた信号振幅でデータの送信を行う。例えば、電源回路13から3.3Vの電圧が供給された場合には、3.3Vの信号振幅でデータ(コマンド信号及びデータ信号)の送信を行い、1.8Vの電圧が供給された場合には、1.8Vの信号振幅でデータの送信を行う。また、インターフェース部17は、制御部14から指示された転送バス幅とクロック周波数でデータの送信を行う。例えば、転送バス幅として“4ビット”が指定された場合には、インターフェース部17は、データラインDAT0〜DAT3を用いてデータの送受信を行い、転送バス幅として“1ビット”が指定された場合には、例えばデータラインDAT0を用いてデータの送受信を行う。
通信モード情報保持部15は、ホスト装置1の通信モードを示す情報等を格納するための記憶部であり、例えば書き換え可能なROMやRAM等から構成される。通信モード情報保持部15に格納される通信モードを示す情報としては、例えば、信号振幅の情報、転送バス幅の情報、クロック周波数の情報等である。例えば、ホスト装置1がUHS−I規格のSDR50モードでメモリカード2と通信を行う場合、制御部14は、SDR50に応じた信号振幅、転送バス幅、及びクロック周波数等を電源回路13及びインターフェース部17に指示するとともに、指示した信号振幅、転送バス幅、及びクロック周波数等の情報を通信モード情報保持部15に格納する。
電圧検出部16は、メモリカード2から出力された信号の信号レベルを検出する。具体的には、電圧検出部16は、双方向通信を行うための外部端子19_5乃至19_9に入力された信号の信号振幅が1.8Vであるか、3.3Vであるかを検出し、検出結果を制御部14に与える。検出対象は、特に制限されないが、例えば外部端子19_5乃至19_9のうち少なくとも1つの端子に供給された信号であれば良い。例えば、外部端子19_5乃至19_9に入力された夫々の信号(レスポンス信号や各種データ信号)を検出対象としても良いし、外部端子19_5に入力されたレスポンス信号を検出対象としても良い。電圧検出部16の具体的な構成は、上記の機能が実現される構成であれば、特に制限されない。例えば、基準電圧と入力信号とを比較し比較結果を出力するコンパレータ回路であっても良いし、外部端子19_5乃至19_9に入力されたアナログ信号をサンプリングし、ディジタル信号に変換するA/D変換部と、前記変換されたディジタル信号に基づいて電圧レベルを判定する判定部とから構成される回路であってもよい。
バステスト部18は、メモリカード2からデータラインDAT0〜DAT3に出力されたデータに基づいて、メモリカード2から所望のデータ形式でデータが送信されたか否かの判定(以下、「バステスト」と称する。)を行う。バステスト部18は、特に制限されないが、例えばCPU等のプログラム処理装置がROMやRAM等に格納されたプログラムに従って処理を実行することにより実現される機能実現手段である。なお、バステストの詳細については後述する。
次に、ホスト装置1に装着されるメモリカードについて説明する。本実施の形態では、メモリカード2として、例えばメモリカード2_1及びメモリカード2_2がホスト装置1に装着される場合を例とする。
図2は、メモリカード2_1の内部構成を例示するブロック図である。同図に示されるメモリカード2_1は、デフォルトスピードモード、ハイスピードモード、及びUHS−Iに対応したSDカードである。メモリカード2_1は、ホスト装置1から供給された3.3Vの電圧を電源として動作する。メモリカード2_1は、設定された通信モードに応じて信号振幅を3.3Vと1.8Vとの間で切り替えるとともに、転送バス幅及びクロック周波数を切り替えて通信を行う。メモリカード2_1は、例えば、レギュレータ部21、制御部22、通信モード情報保持部23、インターフェース部24、メモリ部25、外部端子26_1〜26_9(総称する場合は、単に外部端子26と表記する。)から構成される。外部端子26は、ホスト装置1に装着された状態でホスト装置1と電気的に接続される。外部端子26_1は、ホスト装置1から電源電圧の供給を受けるための端子である。外部端子26_2、26_3は、ホスト装置1からグランウンド電圧の供給を受けるための端子である。外部端子26_4は、ホスト装置1からクロック信号の供給を受けるための端子である。外部端子26_5〜26_9は、ホスト装置1と双方向通信を行うための端子である。例えば、外部端子26_5は、ホスト装置1から出力されたコマンド信号を受信するとともに、受信したコマンド信号に対するレスポンス信号を送信するための端子であり、外部端子26_6〜26_9は、メモリ部25に対する書き込みデータや読み出しデータ等の転送対象のデータを送受信するための端子である。制御部22は、メモリカード2_1における各機能部の統括的な制御を行う。例えば、制御部22は、カードコントローラ12から出力されたコマンド信号に応じてメモリカード2_1における各機能部を制御することにより、メモリ部25に対するデータの書き込み及び読み出しを実現する。メモリ部25は、不揮発性の記憶領域を有する記憶装置であり、例えばフラッシュメモリである。レギュレータ部21は、ホスト装置1から供給された電圧に基づいて内部電源を生成する。例えば、レギュレータ部21は、ホスト装置1から供給された3.3Vの電源電圧から1.8Vの内部電源電圧を生成する。また、レギュレータ部21は、制御部22からの指示に応じて、ホスト装置1から供給された3.3Vの電圧と生成した1.8Vの電圧とを切り替えて出力する。インターフェース部24は、ホスト装置1との間で信号の送受信を行うための回路である。インターフェース部24は、レギュレータ部21から出力された電圧に応じた信号振幅でデータの送信を行う。例えば、レギュレータ部21の出力電圧が1.8Vである場合には、1.8Vの信号振幅でデータ(レスポンス信号及びデータ信号)を送信し、出力電圧が3.3Vである場合には、3.3Vの信号振幅でデータを送信する。また、インターフェース部24は、制御部22から指示された転送バス幅とクロック周波数でデータの送信を行う。例えば、転送バス幅として“4ビット”が指定された場合には、インターフェース部24は、データラインDAT0〜DAT3を用いてデータの送受信を行い、転送バス幅として“1ビット”が指定された場合には、例えばデータラインDAT0を用いてデータの送受信を行う。通信モード情報保持部23は、メモリカード2_1の通信モードを示す情報等を格納するための記憶部であり、例えば書き換え可能なROMやRAM等から構成される。通信モード情報保持部23に格納される通信モードを示す情報としては、例えば、信号振幅の情報、転送バス幅の情報、クロック周波数の情報等である。例えば、ホスト装置1からコマンド信号によってSDR50モードに対応した信号振幅、転送バス幅、及びクロック周波数等への変更が要求されると、制御部22は、SDR50に応じた信号振幅、転送バス幅、及びクロック周波数等をレギュレータ部21及びインターフェース部24に指示するとともに、指示した信号振幅、転送バス幅、及びクロック周波数等の情報を通信モード情報保持部23に格納する。特に制限されないが、本実施の形態では、メモリカード2_1の通信モード情報保持部23に“3.3V通信モード(例えばデフォルトスピードモード)”が初期設定されるものする。例えば、通信モード情報保持部23に信号振幅として“3.3V”が初期設定され、転送バス幅として“1ビット”が初期設定されるものとする。また、ホスト装置1からの電源電圧(3.3V)の供給が遮断された場合、通信モードがリセットされ、初期設定(デフォルトスピードモード)に戻るものとする。
図3は、メモリカード2_2の内部構成を例示するブロック図である。メモリカード2_2は、メモリカード2_1と同様に、デフォルトスピードモード、ハイスピードモード、及びUHS−Iに対応したSDカードである。なお、メモリカード2_2は、メモリカード2_1と同様に、“3.3V通信モード(例えばデフォルトスピードモード)”が初期設定されるものとし、例えば、通信モード情報保持部23に信号振幅として“3.3V”が初期設定され、転送バス幅として“1ビット”が初期設定されるものとする。また、ホスト装置1からの電源電圧(3.3V)の供給が遮断された場合には、通信モードがリセットされ、初期設定(デフォルトスピードモード)に戻るものとする。
メモリカード2_2は、ホスト装置の出力信号の信号振幅に合わせてメモリカードの出力信号の信号振幅を調整する機能を備える。具体的には、メモリカード2_2は、前記メモリカード2_1の各機能部に加え、更に電圧検出部27を有する。電圧検出部27は、双方向通信を行うための外部端子26_5乃至26_9に入力された信号の信号振幅が1.8Vであるか、3.3Vであるかを検出し、検出結果をレギュレータ部28に与える。検出対象は、特に制限されないが、例えば外部端子26_5乃至26_9のうち少なくとも1つの端子に供給された信号であれば良い。例えば、外部端子26_5乃至26_9に入力された夫々の信号(コマンド信号や各種データ信号)を検出対象としても良いし、外部端子26_5に入力されたコマンド信号のみを検出対象としても良い。レギュレータ部28は、電圧検出部27による検出結果に応じてインターフェース部24に供給する電圧を切り替える。すなわち、ホスト装置1からの出力信号が3.3Vである場合には、レギュレータ部28は3.3Vをインターフェース部24に供給し、ホスト装置1からの出力信号が1.8Vである場合には、レギュレータ部28は1.8Vをインターフェース部24に供給する。これにより、メモリカード2_2から出力されるレスポンス信号やデータ信号の信号レベルは、通信モード情報保持部23に設定された信号振幅の情報によらず、ホスト装置1から出力されるコマンド信号やデータ信号の信号レベルと一致するように制御される。例えば、メモリカード2_2が1.8V通信モードから3.3V通信モードにリセットされた場合、通信モード情報保持部23に設定された信号振幅の情報や転送バス幅、クロック周波数等の情報(論理層)は3.3V通信モードの設定値に戻るが、仮にこのときホスト装置の出力信号が1.8Vであったとすると、メモリカード2_2から出力される信号の信号振幅は1.8Vに調整される。
次に、ホスト装置1とメモリカード2との通信手順について詳細に説明する。ホスト装置1とメモリカード2は、動的に通信モードを切り替えて通信を行うことができる。通信モードの切り替えに際し、ホスト装置1は、SDカードの規格で定められたメモリカード2とのネゴシエーションに加え、通信を安全に行うために、メモリカード2に設定された通信モードを判別する処理を行う。ホスト装置1が通信モードの判別処理を行うタイミングとしては、例えば、メモリカード2が初期接続された場合、3.3V通信モードから1.8V通信モードへ切り替わる場合、1.8V通信モードから3.3V通信モードへ切り替わる場合、メモリカードに対するデータの書き込み及び読み出しが開始される場合、及び1.8V通信モードから別の1.8V通信モードへ切り替わる場合等を想定する。夫々の場合におけるホスト装置1とメモリカードの処理手順について、ホスト装置1にメモリカード2_1又はメモリカード2_2が装着された場合を例にして、図4〜8を用いて詳細に説明する。
図4は、ホスト装置1とメモリカード2との初期接続後に、3.3V通信モードから1.8V通信モードへ切り替わるときの処理手順を例示するフロー図である。同図は、装着されるメモリカード2がメモリカード2_1である場合を例とし、メモリカード2_1がホスト装置1に装着されてから初期化処理(Initialization)が開始されるまでの処理手順が例示される。
先ず、メモリカード2_1がホスト装置1に装着されると、ホスト装置1及びメモリカード2_1の通信モードは3.3V通信モードに設定される(S101)。例えば、ホスト装置1の通信モード情報保持部15及びメモリカード2_1の通信モード情報保持部23に、デフォルトスピードモードに応じた信号振幅、転送バス幅、及びクロック周波数等の情報が設定されるとともに、電源回路13から3.3Vの電圧が出力され、レギュレータ部21から3.3Vの電圧が出力される。次に、ホスト装置1は、メモリカード2_1から出力される信号の信号レベルを検出する(S102)。例えば、ホスト装置1は、メモリカード2_1とのファーストコマンドプロトコルにおいて、メモリカード2_1から出力された信号の信号レベルを電圧検出部16によって検出する。その後、ホスト装置1はバステストを実行する(S103)。
図5にバステストの処理手順を例示する。同図に示されるように、先ず、ホスト装置1における制御部14は、4つのデータラインDAT0〜DAT3のうち一部のデータラインをデータ入力用の信号ラインに設定する(S201)。例えば、制御部14は、外部端子19_6(データラインDAT0)をデータ入力用の端子として1ビットのシリアル通信モードでデータの受信が可能となるように、インターフェース部17を制御する。次に、制御部14は、メモリカード2_1に対して固定データの送信を要求する(S202)。前記固定データは、ホスト装置1が予めデータの内容がわかっているものであれば良く、例えばマスターブートレコード(MBR)等である。例えば、制御部14は、マスターブートレコード(MBR)の送信を要求するコマンド信号の出力をインターフェース部17に指示し、インターフェース部17がその指示に応じてコマンド信号を送信する。なお、このときのコマンド信号の信号振幅は3.3Vである。
メモリカード2_1は、上記コマンド信号によって要求されたデータをメモリ部25から読み出し、ホスト装置1に送信する(S203)。このとき、メモリカード2_1は、通信モード情報保持部23に設定された通信モードに従ってデータを送信する。例えば、メモリカード2_1の転送バス幅として4ビットが設定されている場合に、ホスト装置1から“0xC(16進数)”の固定データの送信を要求されると、メモリカード2_1は以下のようにデータを送信する。例えば、要求されたデータ“0xC(16進数)”は2進数で“1100”であるので、メモリカード2_1は、データラインDAT0に“1”、データラインDAT1に“1”、データラインDAT2に“0”、データラインDAT3に“0”を夫々出力する。一方、メモリカード2_1の転送バス幅として1ビットが設定されている場合には、メモリカード2_1は、1つのデータラインを用いてシリアル形式でデータを送信する。例えばデータラインDAT0に、“1”、“1”、“0”、“0”の順にシリアル形式でデータを送出する。
次に、ホスト装置1におけるバステスト部18は、ステップ203でメモリカード2_1から送信されたデータが、前記要求した固定データの期待値と一致するか否かを判定する判定処理を行う(S204)。具体的には、バステスト部18は、ステップ201でデータ転送用に設定した一部のデータライン(上記例ではデータラインDAT0)上に出力されたデータを取得し、前記要求した固定データの期待値と一致するか否かを判定する。メモリカード2_1の転送バス幅として“4ビット”が設定されている場合、上述したようにメモリカード2_1は4つのデータラインDAT0〜DAT3を用いてデータを送信(4ビットのパラレル形式でデータを送信)するため、データラインDAT0上のデータは前記要求した固定データの期待値(1ビットのシリアルのデータ)と一致しない。一方、メモリカード2_1の転送バス幅として“1ビット”が設定されている場合、上述したようにメモリカード2_1はデータラインDAT0を用いてデータを送信(1ビットのシリアル形式でデータを送信)するため、データラインDAT0上に出力されたデータは前記要求した固定データの期待値(1ビットのシリアルのデータ)と一致する。バステスト部18は、データラインDAT0上に出力されたデータが前記要求した固定データの期待値と一致した場合には一致を示す信号を出力し、一致しなかった場合には不一致を示す信号を出力する(S205)。制御部14は、一致・不一致を示す信号に基づいて、メモリカード2に設定された転送バス幅を判定する(S206)。例えば、制御部14は、一致を示す信号がバステスト部18から出力された場合には、メモリカード2の転送バス幅が“1ビット”であると判定し、不一致を示す信号がバステスト部18から出力された場合には、メモリカード2の転送バス幅が“4ビット”であると判定する。以上、ステップ201〜204の処理手順に従ってバステストが実行される。
再び図4に戻り、ステップ104以降の処理について説明する。ステップ103でバステストが完了すると、ホスト装置1は、メモリカード2_1に対して、1.8V通信モードに対応しているか否かを確認するコマンドを発行する(S104)。これは、SDカードには3.3V通信モードでしか通信できないメモリカードも存在することを考慮し、通信の安全性を高めるためである。このコマンドを受け取ったメモリカード2_1は、1.8V通信モードに対応しているか否かを示すレスポンスをホスト装置1に送信する(S105)。ホスト装置1は、1.8V通信モードに対応していないことを示すレスポンスを受信した場合には、3.3V通信モードの初期化処理に移行する(S117)。一方、1.8V通信モードに対応していることを示すレスポンスを受信した場合には、ホスト装置1は、メモリカード2_1に対し信号振幅を1.8Vに変更することを要求するコマンドを送信する(S106)。メモリカード2_1は、当該コマンドに対するレスポンスをホスト装置1に送信する(S107)。例えば、メモリカード2_1の制御部22は、信号振幅を1.8Vに切り替えることが可能な場合には、その旨を示すレスポンスをホスト装置1に送信する。一方、信号振幅を1.8Vに切り替えることが不可能である場合、又は、すでに信号振幅が1.8Vに設定されている場合には、制御部22は、現在の信号振幅で通信を行うことを示すレスポンスをホスト装置1に送信する。
ホスト装置1は、現在の信号振幅で通信を行うことを示すレスポンスを受信した場合には、3.3V通信モードの初期化処理に移行する(S117)。一方、信号振幅の変更が可能であることを示すレスポンスを受信した場合には、ホスト装置1は、信号振幅を1.8Vに変更することを指示するコマンドをメモリカード2_1に対して送信する(S108)。当該コマンドを受信したメモリカード2_1は、1.8V通信モードに対応した信号振幅、転送バス幅、及びクロック周波数等の情報を通信モード情報保持部23に設定するとともに、当該コマンドを正常に受け付けたことを示すレスポンスをホスト装置1に送信する(S109)。例えば、制御部22は、1.8V通信モードに応じた信号振幅、転送バス幅、及びクロック周波数等の情報を通信モード情報保持部23に設定し、コマンドを正常に受け付けたことを示すレスポンスをホスト装置1に送信する。その後、ホスト装置1とメモリカード2_1は、例えばコマンドラインCMD/RESとデータラインDAT0〜DAT3を、一旦0V(グラウンドレベル)に設定する(S110)。そして、ホスト装置1における制御部14は、電源回路13を制御することにより、信号振幅の信号レベルを3.3Vから1.8Vに変更する(S111)。また、メモリカード2_1における制御部22は、レギュレータ部21を制御することにより、信号振幅の信号レベルを3.3Vから1.8Vに変更する(S112)。これにより、ホスト装置1とメモリカード2_1の双方の信号振幅が1.8Vになる(S113)。
その後、ホスト装置1は、メモリカード2_1から出力される信号の信号レベルを検出する(S114)。例えば、ホスト装置1における電圧検出部16は、メモリカード2_1がデータラインの1本を1.8Vにドライブするタイミングで、当該データラインの電圧を検出する。次に、ホスト装置1は、バステストを実行する(S115)。バステストの処理手順は上記図5と同様である。
ホスト装置1は、ステップ114における信号レベルの検出結果とステップ115におけるバステストの判定結果とに基づいて、メモリカード2_1に設定されている通信モードを判別する(S116)。例えば、信号レベルの検出結果が1.8Vであって、且つバステストの判定結果が4ビットであった場合には、制御部14は、メモリカード2_1に1.8V通信モードが設定されていると判別する。それ以外の場合には、制御部14は、メモリカード2_1に3.3V通信モードが設定されていると判別する。判別の結果、メモリカード2_1の通信モードがホスト装置1と一致している(メモリカード2_1の出力信号の信号レベルが1.8Vであり、且つ、メモリカード2_1に設定されている転送バス幅が4ビットである)場合には、ホスト装置1は、1.8V通信モードの初期化処理を行う(S117)。不一致の場合には、ホスト装置1は、信号振幅を1.8Vから3.3Vに変更する処理を行う(S118)。そして、3.3V通信モードの初期化処理に移行する(S117)。
これによれば、通信モードを3.3V通信モードから1.8V通信モードに移行する前に、メモリカードの出力信号レベルを物理的に検出する処理(ステップ114)を行うことでメモリカード側の信号振幅が実際に1.8V変更されているか否かを確認することができるから、異なる信号振幅で通信が開始されてしまうことを防止することができる。例えば、メモリカード2_1の通信モード情報保持部23に1.8V通信モードの情報が設定されているが、何らかの原因でメモリカード2_1のレギュレータ部21が故障し、3.3Vの信号振幅でしかデータが出力されないような状況であっても、通信の開始を回避することができる。更に、転送バス幅を判定する処理(ステップ115)を行うことで、ホスト装置とメモリカードの信号振幅は一致しているが転送バス幅が不一致である状態を検出することができるから、通信モードの不一致により通信が途中で中断したり、不所望なデータがメモリカードに書き込まれたりすることを防止することができ、通信の安全性をより高めることができる。
図6は、1.8V通信モードから3.3V通信モードに切り替わる場合の処理手順を例示するフロー図である。同図は、装着されるメモリカードがメモリカード2_1である場合を例とし、メモリカード2_1とホスト装置1との間で1.8V通信モードの通信が確立された状態から、3.3V通信モードに切り替えて通信を開始するまでの処理手順が例示される。
先ず、図4に示した処理手順を踏んで1.8V通信モードの初期化処理が行われる(S301)。初期化処理が完了すると、ホスト装置1とメモリカード2_1は1.8V通信モードで通信を開始する(S302)。その後、ホスト装置1は通信モードを3.3V通信モードに切り替えるため、一旦メモリカード2_1に対する電源供給を停止する(S303)。そして、ホスト装置1は、通信モードを1.8V通信モードから3.3V通信モードに変更する(S304)。例えば、ホスト装置1における制御部14が、3.3V通信モード(例えばデフォルトスピードモード)に応じた信号振幅、転送バス幅、及びクロック周波数等の情報を通信モード情報保持部15に設定する。
メモリカード2_1は、ステップ303での電源供給の停止に伴い、通信モードが一旦リセットされ、初期設定(デフォルトスピードモード)に戻る(S305)。例えば、通信モード情報保持部23に設定された信号振幅の情報、転送バス幅の情報、及びクロック周波数等がデフォルトスピードモードに応じた値にリセットされる。その後、ホスト装置1はメモリカード2_1に対する電源供給を再開する(S306)。これにより、ホスト装置1とメモリカード2_1の双方が3.3V通信モードになる(S307)。
次に、ホスト装置1は、メモリカード2_1の出力信号の信号レベルを検出する(S308)。例えば、ホスト装置1における電圧検出部16は、メモリカード2_1とのファーストコマンドプロトコルにおいて、メモリカード2_1から出力された信号の信号レベルを検出する。その後、ホスト装置1はバステストを実行する(S309)。バステストの処理手順は上記図5と同様である。ホスト装置1は、ステップ308における信号レベルの検出結果とステップ309におけるバステストの判定結果に基づいて、メモリカード2_1に設定されている通信モードを判別する(S310)。例えば、検出結果が“1.8V”であって、且つ判定結果が“4ビット”であった場合には、ホスト装置1における制御部14は、メモリカード2_1に1.8V通信モードが設定されていると判別する。それ以外の場合には、制御部14は、メモリカード2_1に3.3V通信モードが設定されていると判別する。メモリカード2_1の通信モードがホスト装置1と一致している場合、ホスト装置1は、3.3V通信モードで通信を開始する(S311)。一方、不一致の場合、ホスト装置1は通信を開始するための処理を停止する(S312)。例えば、メモリカード2_1に1.8V通信モードが設定されていると判別された場合には、ホスト装置1とメモリカード2_1で通信モードが相違するため通信は開始されない。この場合のその後の処理は、特に制限されないが、例えば、制御部14が、処理を中断してシステムコントローラ1にエラーを通知してもよいし、再度初期化処理を行って3.3V通信モードを確立してからメモリカード2_1との通信を再開してもよい。
これによれば、通信モードを1.8V通信モードから3.3V通信モードに移行する前に、メモリカードの出力信号レベルを物理的に検出する処理(ステップ308)を行うことでメモリカード側の信号振幅が実際に1.8V変更されているか否かを確認することができるから、異なる信号振幅で通信が開始されてしまうことを防止することができる。更に、転送バス幅を判定する処理(ステップ309)を行うことで、ホスト装置とメモリカードの信号振幅は一致しているが転送バス幅が不一致である状態を検出することができるから、通信モードの不一致により通信が途中で中断したり、不所望なデータがメモリカードに書き込まれたりすることを防止することができる。
図7は、メモリカードに対するデータの書き込み又は読み出しを行う場合の処理手順を例示するフロー図である。同図は、装着されるメモリカードがメモリカード2_2である場合を例とし、ホスト装置1からメモリカード2_2に対する一連のアクセスが一旦終了し、1.8V通信モードでの通信が確立された状態で、メモリカード2_2に対するアクセスを再開するまでの処理手順が例示される。
先ず、図4に示した処理手順を踏んで1.8V通信モードの初期化処理が行われる(S401)。初期化処理が完了すると、ホスト装置1は、1.8V通信モードでメモリカード2_2に対するアクセスを開始する(S402)。一連のアクセスが終了すると、1.8V通信モードでの通信が確立された状態が維持される(S403)。所定時間の経過後、メモリカード2_2に対するアクセス(データの書き込み又は読み出し)を再開するため、ホスト装置1は、アクセスを再開するための処理を開始する(S404)。先ず、ホスト装置1は、メモリカード2_2の出力信号の信号レベルを検出する(S405)。例えば、ホスト装置1の電圧検出部16は、メモリカード2_2とのダミーコマンドプロトコルにおいて、メモリカード2_2から出力された信号の信号レベルを検出する。その後、ホスト装置1はバステストを実行する(S406)。ホスト装置1は、ステップ405における信号レベルの検出結果とステップ406におけるバステストの判定結果とに基づいて、メモリカード2_2に設定されている通信モードを判別する(S407)。例えば、信号レベルの検出結果が“1.8V”であって、且つバステストの判定結果が“4ビット”であった場合、制御部14は、メモリカード2_2に1.8V通信モードが設定されていると判断する。それ以外の場合には、制御部14は、メモリカード2_2に3.3V通信モードが設定されていると判断する。判別の結果、メモリカード2_2の通信モードがホスト装置1と一致している場合には、ホスト装置1は、メモリカード2_2に対するデータの書き込み又は読み出しを再開する(S408)。例えば、図7ではホスト装置1に1.8V通信モードが設定されているので、メモリカード2_2に1.8V通信モードが設定されていると判別された場合には、ホスト装置1は、データの書き込み又は読み出しを開始する。一方、不一致の場合、ホスト装置1は、メモリカード2_2に対するデータの書き込み又は読み出しを再開するための処理を停止する(S409)。この場合のその後の処理は、特に制限されないが、例えば、制御部14が、処理を中断してシステムコントローラ1にエラーを通知してもよいし、再度初期化処理を行って1.8V通信モードを確立してからメモリカード2_2との通信を再開してもよい。
これによれば、例えば以下のような場合に特に有効である。例えば、外部ノイズや静電気等の影響でホスト装置からメモリカードに供給する電源電圧が瞬断された場合、多くのメモリカードは通信モードが初期化されて3.3V通信モードに戻るが、従来のホスト装置はメモリカードが3.3V通信モードに戻ったことを知る手段がなかった。本実施の形態に係るホスト装置1によれば、データの書き込み又は読み出しを開始する前に、メモリカードの出力信号レベルを物理的に検出する処理(ステップ405)を行うから、ホスト装置の知らないうちにメモリカードの信号振幅が変更された場合であっても、異なる信号振幅で通信が開始されてしまうことを防止することができる。また、メモリカード2_2のように、ホスト装置の出力信号の信号振幅に合わせてメモリカード側の出力信号の信号振幅を調整する機能を備えるメモリカードの場合、前述したように、何らかの原因で通信モードが初期化されたとしても、ホスト装置の出力信号が1.8Vであればメモリカードから出力される信号の信号振幅は1.8Vに調整される。すなわち、このようなメモリカードが装着された場合、ホスト装置とメモリカードの信号振幅は一致しているが転送バス幅が不一致となる状態に陥る可能性がある。本実施の形態に係るホスト装置1によれば、データの書き込み又は読み出しを開始する前に、信号振幅の検出のみならず、メモリカードの転送バス幅を判定する処理(ステップ406)を行うから、上記のようなメモリカードが装着された場合にも通信の安全性を高めることができる。
図8は、1.8V通信モードから別の1.8V通信モードに切り替える場合の処理手順を例示するフロー図である。同図は、装着されるメモリカードがメモリカード2_2である場合を例とし、メモリカード2_2とホスト装置1との間でSDR50モードの通信が確立された状態から、SDR104モードに切り替えて通信を開始するまでの処理手順が例示される。
先ず、図4に示した処理手順を踏んで1.8V通信モード(SDR50モード)の初期化処理が行われる(S501)。初期化処理が完了すると、ホスト装置1は、SDR50モードでメモリカード2_2に対するアクセスを開始する(S502)。その後、ホスト装置1は、通信モードをSDR104モードに切り替えるため、メモリカード2_2の設定を一旦リセットする(S503)。具体的には、ホスト装置1における制御部14は、メモリカード2_2に対してリセットコマンドを送信する。前記リセットコマンドは、例えば、メモリカード2_2における通信モード情報保持部23を含む各種レジスタ等に設定された値を初期化するコマンドである。このとき、ホスト装置1に設定されている通信モードはリセットされないので、ホスト装置1は1.8Vの信号振幅で信号を送信する。そのため、メモリカード2_2の場合、電圧検出部27とレギュレータ部28により、メモリカード2_2の信号振幅は1.8Vに維持される。したがって、メモリカード2_2の場合、ステップ503によってメモリカード2_2の転送バス幅やクロック周波数は3.3V通信モードの設定値に戻るが、信号振幅は3.3Vに戻らずに1.8Vとなる。
次に、ホスト装置1は、通信モードをSDR104モードに変更するための処理を開始する(S504)。先ず、ホスト装置1は、メモリカード2_2に対して通信モードを1.8V通信モードに変更することを要求するコマンドを送信する(S505)。メモリカード2_2は、1.8V通信モードに変更可能か否かを判別する(S506)。信号振幅を1.8Vに切り替えることが可能な場合には、メモリカード2_2は、1.8V通信モード(SDR104モード)に対応した信号振幅、転送バス幅、及びクロック周波数等の情報を通信モード情報保持部23に設定するとともに、変更を受け付けたことを示すレスポンスをホスト装置1に送信する(S507)。一方、信号振幅を1.8Vに切り替えることが不可能である場合、又は、すでに信号振幅が1.8Vに設定されている場合には、メモリカード2_2は、“現在の信号振幅で通信を行うことを示すレスポンス”をホスト装置1に送信する(S508)。このとき、通信モード情報保持部23に設定された信号振幅、転送バス幅、及びクロック周波数等の情報は変更されない。メモリカード2_2の場合、ホスト装置1が1.8Vの信号振幅で信号を送信しているため、メモリカード2_2の機能によりメモリカード2_2側の信号振幅はすでに1.8Vに切り替わっている。そのため、メモリカード2_2は、“現在の信号振幅で通信を行うことを示すレスポンス”をホスト装置1に送信し、通信モード情報保持部23の設定値は3.3V通信モードから変更されない。
レスポンスを受け取ったホスト装置1は、メモリカード2_2の出力信号の信号レベルを検出する(S509)。次に、ホスト装置1は、バステストを実行する(S510)。バステストの処理手順は、前述の図5と同様である。ホスト装置1は、ステップ509における信号レベルの検出結果とステップ510におけるバステストの判定結果とに基づいて、メモリカード2_2に設定されている通信モードを判別する(S511)。例えば、検出結果が“1.8V”であって、且つ判定結果が“4ビット”であった場合には、ホスト装置1における制御部14は、メモリカード2_2に1.8V通信モードが設定されていると判断する。それ以外の場合には、制御部14は、メモリカード2_2に3.3V通信モードが設定されていると判断する。判別の結果、メモリカード2_1とホスト装置1の通信モードが一致している場合(1.8V通信モードの場合)には、SDR104モードでの通信が開始される(S512)。不一致の場合には、ホスト装置1は、通信モードを1.8V通信モード(SDR104)に切り替えることを指示するコマンドを送信する(S513)。例えばメモリカード2_2の場合、ステップ508で通信モード情報保持部23の設定が3.3V通信モードから変更されていないため、転送バス幅として1ビットが設定されている。そのため、ホスト装置1とメモリカード2_2の通信モードが不一致となる。その結果、ホスト装置1は、通信モードをSDR104に切り替えることを指示するコマンドを送信する。
当該コマンドを受信したメモリカード2_2は、通信モードを1.8V通信モード(SDR104)に変更し、当該コマンドを正常に受け付けたことを示すレスポンスをホスト装置1に送信する(S514)。例えば、制御部22は、1.8V通信モード(SDR104)に応じた信号振幅、転送バス幅、及びクロック周波数等の情報を通信モード情報保持部23に設定し、コマンドを正常に受け付けたことを示すレスポンスをホスト装置1に送信する。
これによれば、1.8V通信モードから別の1.8V通信モードに切り替える際に、メモリカードの出力信号レベルを物理的に検出する処理(ステップ509)のみならずメモリカードの転送バス幅を判定する処理(ステップ510)を行うから、メモリカード2_2のようにホスト装置と信号振幅は一致しているが転送バス幅が不一致となる可能性があるメモリカードに対しても通信の安全性を高めることができる。
≪実施の形態2≫
図9は、実施の形態2に係る、メモリカードとメモリカードにアクセスするためのホスト装置とからなるメモリカードシステムを例示するブロック図である。
図9は、実施の形態2に係る、メモリカードとメモリカードにアクセスするためのホスト装置とからなるメモリカードシステムを例示するブロック図である。
同図に示されるホスト装置3におけるカードコントローラ32は、実施の形態1に係るカードコントローラ12のように電圧検出部16を設けることなく、CPU等によるプログラム処理によって電圧検出機能を実現する。なお、ホスト装置3におけるその他の機能はホスト装置1と同様であり、図9において、ホスト装置1と同一の構成要素には同一の参照符号を付してその詳細な説明を省略する。
制御部34は、制御部14と同様に、例えばCPU等のプログラム処理装置がROMやRAM等に格納されたプログラムに従って処理を実行することにより実現される機能実現手段である。制御部34は、メモリカード2から出力される信号の信号レベルの検出を、マイコンのポート入力切替え機能を用いて実現する。例えば、通常動作時には、外部端子19_5〜19_9はデータの入出力にのみ利用されるため、制御部34は、初めに外部端子19_5〜19_9を汎用ポートに割り当ておく。その後、信号レベルの検出を実行するタイミングで、制御部34は、外部端子19_5〜19_9のうち少なくとも1つの端子(ポート)の割り当てを入力レベル検知機能を備えたポートに切り替える。そして、制御部34は、当該外部端子に入力された信号をインターフェース部17を介して受信するとともに、受信した信号の電圧と、ディジタル信号の入力レベル(ハイレベル又はローレベル)を判別するための閾値電圧とを比較することにより、信号レベルを判別する。具体的には、制御部34は、3.3Vのディジタル信号の入力レベルを判別するときの第1閾値電圧と、1.8Vのディジタル信号の入力レベルを判別するときの第2閾値電圧とを適宜切り替えて前記比較を行うことにより、メモリカード2から前記割り当てを切り替えた外部端子に入力された信号の電圧レベルが3.3Vであるか、1.8Vであるかを判定する。
これによれば、メモリカード2の出力信号の信号レベルの検出を、CPU等によるプログラム処理によって実現することができるから、電圧検出部を構成する専用ハードウェア回路が不要となり、また、電圧検出部に信号を入力するために外部端子19_5〜19_9とインターフェース部17をつなぐ配線を分岐結線する必要がないので、チップコストを低減することができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、実施の形態1において、電圧検出部16を、マイクロコントローラ10から構成されるカードコントローラ12内に設ける場合を例示したが、これに限られず、マイクロコントローラ10の外部に設けてもよい。
また、前記バステストにおいて、メモリカード2から1ビットのシリアル形式でデータが送信されたか否かを判定することにより、メモリカード2に設定された転送バス幅を判定する方法を例示したが、これに限られない。例えば、バステスト部18が、メモリカード2から1ビットのシリアル形式でデータが送信されたか否かを判定する第1判定処理と、メモリカード2から4ビットのパラレル形式でデータが送信されたか否かを判定する第2判定処理とを行い、制御部14が夫々の判定処理の判定結果に基づいてメモリカード2に設定されている転送バス幅を判定する方法でもよい。例えば、前記第1判定処理において、バステスト部18は、図5のステップ204と同様に、一部のデータライン(例えばデータラインDAT0)上に出力されたデータに基づいて、メモリカード2_1から1ビットのシリアル形式でデータが送信されたか否かを判定する。また、前記第2判定処理において、バステスト部18は、4つのデータライン(データラインDAT0〜DAT3)上に出力されたデータを夫々取得し、前記要求した固定データの期待値と一致するか否かを判定することで、メモリカード2_1から4ビットのパラレス形式でデータが送信されたか否かを判定する。すなわち、バステスト部18は、前記第2判定処理において、4つのデータライン(データラインDAT0〜DAT3)上に出力されたデータが前記要求した固定データの期待値と一致した場合には、メモリカード2_1から4ビットのパラレル形式でデータが送信されたと判定し、一致しなかった場合には、4ビットのパラレル形式でデータが送信されていないと判定する。そして、バステスト部18は、前記第1判定処理において“1ビットのシリアル形式”でないと判定し、且つ前記第2判定処理において“4ビットのパラレス形式”であると判定した場合には、メモリカード2_1に設定されている転送バス幅は“4ビット”であると判定し、それ以外の場合には、メモリカード2_1に設定されている転送バス幅は“1ビット”であると判定する。以上のように前記第1判定処理及び前記第2判定処理を行うことで、メモリカード2の転送バス幅を判別する精度が向上するため、メモリカードとホスト装置との間の通信の安全性をより高めることができる。
1 ホスト装置
2 メモリカード
100 メモリカードシステム
10 マイクロコントローラ
11 システムコントローラ
12 カードコントローラ
13 電源回路
14 制御部
15 通信モード情報保持部
16 電圧検出部
17 インターフェース部
18 バステスト部
19_1〜19_9 外部端子
VDD 電源ライン
VSS1、VSS2 グラウンドライン
CLK クロックライン
CMD/RES コマンドライン
DAT0〜DAT3 データライン
2_1 メモリカード
21 レギュレータ部
22 制御部
23 通信モード設定部
24 インターフェース部
25 メモリ部
26_1〜26_9 外部端子
2_2 メモリカード
27 電圧検出部
28 レギュレータ部
300 メモリカードシステム
3 ホスト装置
30 マイクロコントローラ
32 カードコントローラ
34 制御部
2 メモリカード
100 メモリカードシステム
10 マイクロコントローラ
11 システムコントローラ
12 カードコントローラ
13 電源回路
14 制御部
15 通信モード情報保持部
16 電圧検出部
17 インターフェース部
18 バステスト部
19_1〜19_9 外部端子
VDD 電源ライン
VSS1、VSS2 グラウンドライン
CLK クロックライン
CMD/RES コマンドライン
DAT0〜DAT3 データライン
2_1 メモリカード
21 レギュレータ部
22 制御部
23 通信モード設定部
24 インターフェース部
25 メモリ部
26_1〜26_9 外部端子
2_2 メモリカード
27 電圧検出部
28 レギュレータ部
300 メモリカードシステム
3 ホスト装置
30 マイクロコントローラ
32 カードコントローラ
34 制御部
Claims (19)
- 不揮発性の記憶領域を有するメモリカードが装着され、通信時の信号レベルが第1電圧である第1通信モードと、通信時の信号レベルが前記第1電圧よりも低い第2電圧であってデータの送受信に複数の信号ラインを用いる第2通信モードとを切り替えて前記メモリカードと通信を行うことが可能なホスト装置であって、
前記メモリカードから出力される信号の信号レベルの検出を行うとともに、前記メモリカードに対して所望のデータの送信を要求し、前記要求に応じて前記メモリカードから送信されたデータが期待されるデータであるか否かの判定を前記複数の信号ラインのうち一部の信号ラインを用いて行い、前記検出の結果と前記判定の結果とに基づいて前記メモリカードに設定された通信モードを判別する判別処理を行うホスト装置。 - 前記メモリカードから前記一部の信号ラインに出力されたデータが1ビットのシリアル形式のデータである場合には、前記期待されるデータであると判定し、そうでない場合には、前記期待されるデータでないと判定する請求項1に記載のホスト装置。
- 前記メモリカードから出力される信号の信号レベルが前記第2電圧であることを検出し、且つ、前記メモリカードから送信されたデータが期待されるデータでないと判定した場合には、前記メモリカードに前記第2通信モードが設定されていると判別し、そうでない場合には、前記メモリカードに前記第1通信モードが設定されていると判別する請求項2に記載のホスト装置。
- 前記判別処理は、前記第1通信モードから前記第2通信モードに切り替えるときに行われる請求項3に記載のホスト装置。
- 前記第2通信モードは、転送速度の異なる複数の第3通信モードを含み、
前記判別処理は、前記第3通信モードから別の前記第3通信モードに切り替えるときに行われる請求項3に記載のホスト装置。 - 前記判別処理は、前記記憶領域に対するデータの書き込み又は読み出しを行う直前に行われる請求項3に記載のホスト装置。
- 前記判別処理は、前記メモリカードとの通信を開始するための初期設定を行うときに行われる請求項3に記載のホスト装置。
- 前記信号レベルの検出は、双方向の通信が可能とされる複数の信号ラインのうち少なくとも1つの信号ラインに出力された信号について行われる請求項3に記載のホスト装置。
- 不揮発性の記憶領域を有するメモリカードにアクセスするホスト装置のための半導体装置であって、
前記メモリカードと電気的に接続するための複数の外部端子と、
前記外部端子を介して信号の送受信を行うインターフェース部と、
前記インターフェース部に電圧を供給するレギュレータと、
前記メモリカードから出力される信号の信号レベルの検出を行う電圧検出部と、
前記メモリカードから出力されたデータが期待されるデータであるか否かの判定を行う判定部と、
前記電圧検出部による検出結果と前記判定部による判定結果とに基づいて前記メモリカードに設定されている通信モードを判別する判別処理を行うとともに、前記インターフェース部と前記レギュレータとを制御することにより、複数の通信モードで前記複数の外部端子を用いて前記メモリカードと通信を行う制御部と、を有し、
前記複数の外部端子は、前記メモリカードにおける前記記憶領域に対する書き込みデータの送信と読み出しデータの受信を行うための複数のデータ端子を含み、
前記複数の通信モードは、通信時の信号レベルが第1電圧である第1通信モードと、通信時の信号レベルが前記第1電圧よりも低い第2電圧であって前記複数のデータ端子を用いる第2通信モードとを含み、
前記判定部は、前記複数のデータ端子のうち一部のデータ端子に入力されたデータに基づいて前記判定を行い、
前記制御部は、通信を開始する前に、所望のデータの送信を前記インターフェース部を介して前記メモリカードに要求するとともに、前記判別処理を行う半導体装置。 - 前記判定部は、前記要求に応じて前記メモリカードから前記一部のデータ端子に入力されたデータが1ビットのシリアル形式のデータである場合には、前記期待されるデータであると判定し、そうでない場合には、前記期待されるデータでないと判定する請求項9に記載の半導体装置。
- 前記制御部は、前記電圧検出部により前記メモリカードから出力される信号の信号レベルが前記第2電圧であることが検出され、且つ、前記判定部により前記メモリカードから送信されたデータが期待されるデータでないと判定された場合には、前記メモリカードに前記第2通信モードが設定されていると判別し、そうでない場合には、前記メモリカードに前記第1通信モードが設定されていると判別する請求項10に記載の半導体装置。
- 前記制御部は、前記第1通信モードから前記第2通信モードに切り替えるとき、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う請求項11に記載の半導体装置。
- 前記第2通信モードは、転送速度の異なる複数の第3通信モードを含み、
前記制御部は、前記第3通信モードから別の前記第3通信モードに切り替えるとき、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う請求項11に記載の半導体装置。 - 前記制御部は、前記メモリカードにおける前記記憶領域に対するデータの書き込み又は読み出しを行う直前に、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う請求項11に記載の半導体装置。
- 前記制御部は、前記メモリカードとの通信を開始するための初期設定を行うとき、前記所望のデータの送信を前記メモリカードに要求するともに、前記判別処理を行う請求項11に記載の半導体装置。
- 前記複数の外部端子は、前記メモリカードにコマンドを出力するとともに前記メモリカードからの前記コマンドに対するレスポンスを入力するためのコマンド端子を更に含み、
前記電圧検出部は、前記コマンド端子及び前記データ端子のうち少なくとも1つの端子に入力された信号に対して前記信号レベルの検出を行う、請求項11に記載の半導体装置。 - 前記電圧検出部は、前記コマンド端子及び前記データ端子のうち少なくとも1つの端子に供給されたアナログ信号をディジタル値に変換し、変換したディジタル値に基づいて前記信号レベルの検出を行う請求項16に記載の半導体装置。
- 前記電圧検出部は、前記コマンド端子及び前記データ端子のうち少なくとも1つの端子に入力された信号の電圧と、ディジタル信号のハイレベル又はローレベルを判別するための閾値電圧とを比較することにより、前記信号レベルの検出を行う請求項16に記載の半導体装置。
- 不揮発性の記憶領域を有するメモリカードと、
通信時の信号レベルが第1電圧である第1通信モードと、通信時の信号レベルが前記第1電圧よりも低い第2電圧であってデータの送受信に複数の信号ラインを用いる第2通信モードとを切り替えて、装着された前記メモリカードと通信を行うホスト装置と、を有し、
前記ホスト装置は、前記メモリカードから出力される信号の信号レベルの検出を行うとともに、前記メモリカードに対して所望のデータの送信を要求し、前記要求に応じて前記メモリカードから送信されたデータが期待されるデータであるか否かの判定を前記複数の信号ラインのうち一部の信号ラインを用いて行い、前記検出の結果と前記判定の結果とに基づいて前記メモリカードに設定された通信モードを判別するメモリカードシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012084547A JP2013214221A (ja) | 2012-04-03 | 2012-04-03 | ホスト装置、半導体装置、及びメモリカードシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012084547A JP2013214221A (ja) | 2012-04-03 | 2012-04-03 | ホスト装置、半導体装置、及びメモリカードシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013214221A true JP2013214221A (ja) | 2013-10-17 |
Family
ID=49587497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012084547A Pending JP2013214221A (ja) | 2012-04-03 | 2012-04-03 | ホスト装置、半導体装置、及びメモリカードシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013214221A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079429A (ja) * | 2013-10-18 | 2015-04-23 | 株式会社デンソー | データ記憶制御装置 |
WO2015056426A1 (ja) * | 2013-10-18 | 2015-04-23 | 株式会社デンソー | データ記憶制御装置 |
JP2017123156A (ja) * | 2016-01-06 | 2017-07-13 | パナソニックIpマネジメント株式会社 | ホスト装置、スレーブ装置及びリムーバブルシステム |
US10741236B2 (en) | 2015-11-16 | 2020-08-11 | Toshiba Memory Corporation | Host apparatus and extension device |
WO2022113601A1 (ja) * | 2020-11-24 | 2022-06-02 | パナソニックIpマネジメント株式会社 | ホスト装置、スレーブ装置およびデータ転送システム |
JP7494071B2 (ja) | 2020-09-23 | 2024-06-03 | キオクシア株式会社 | メモリシステム |
-
2012
- 2012-04-03 JP JP2012084547A patent/JP2013214221A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079429A (ja) * | 2013-10-18 | 2015-04-23 | 株式会社デンソー | データ記憶制御装置 |
WO2015056426A1 (ja) * | 2013-10-18 | 2015-04-23 | 株式会社デンソー | データ記憶制御装置 |
WO2015056425A1 (ja) * | 2013-10-18 | 2015-04-23 | 株式会社デンソー | データ記憶制御装置 |
US10741236B2 (en) | 2015-11-16 | 2020-08-11 | Toshiba Memory Corporation | Host apparatus and extension device |
JP2020187768A (ja) * | 2015-11-16 | 2020-11-19 | キオクシア株式会社 | ホスト機器および拡張デバイス |
US11158365B2 (en) | 2015-11-16 | 2021-10-26 | Kioxia Corporation | Host apparatus and extension device |
US11605415B2 (en) | 2015-11-16 | 2023-03-14 | Kioxia Corporation | Host apparatus and extension device |
JP2017123156A (ja) * | 2016-01-06 | 2017-07-13 | パナソニックIpマネジメント株式会社 | ホスト装置、スレーブ装置及びリムーバブルシステム |
JP7494071B2 (ja) | 2020-09-23 | 2024-06-03 | キオクシア株式会社 | メモリシステム |
WO2022113601A1 (ja) * | 2020-11-24 | 2022-06-02 | パナソニックIpマネジメント株式会社 | ホスト装置、スレーブ装置およびデータ転送システム |
JPWO2022113601A1 (ja) * | 2020-11-24 | 2022-06-02 | ||
JP7243923B2 (ja) | 2020-11-24 | 2023-03-22 | パナソニックIpマネジメント株式会社 | ホスト装置、スレーブ装置およびデータ転送システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4896450B2 (ja) | 記憶装置 | |
KR100618814B1 (ko) | 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법 | |
US8769160B2 (en) | Multi-interface memory card and method of operation | |
KR20200040313A (ko) | 적층 메모리 다이와 데이터 통신 | |
KR20200037885A (ko) | 메모리 시스템에서 다중 동시 변조 방식 | |
US9104816B2 (en) | Memory card having plurality of interface ports, memory card system, and data communication method for the memory card | |
JP2013214221A (ja) | ホスト装置、半導体装置、及びメモリカードシステム | |
CN106205662B (zh) | 半导体存储装置、阻抗校准电路及其方法 | |
KR20200039012A (ko) | 메모리 디바이스의 단일 핀에서 별개 신호 멀티플렉싱 | |
KR20200037871A (ko) | 듀얼 모드 변조를 지원하는 메모리 시스템 | |
KR20200036048A (ko) | 메모리 디바이스 액세스 또는 동작을 위한 가변 변조 방식 | |
KR100495657B1 (ko) | 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법 | |
WO2013148354A2 (en) | Nand flash memory interface | |
JP2009176136A (ja) | 半導体記憶装置 | |
JP5364036B2 (ja) | 接続バス、電子装置及びシステム | |
EP3905055B1 (en) | Link startup method of storage device, and storage device, host and system implementing same | |
US20200034321A1 (en) | Host device and removable system | |
JP4588427B2 (ja) | メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法 | |
KR102139327B1 (ko) | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 | |
US9647659B1 (en) | Semiconductor devices | |
TWI613586B (zh) | 具有多個接合墊及/或發射器的單一輸入/輸出單元 | |
JP2008129836A (ja) | 処理装置 | |
EP3961410A2 (en) | Storage device for performing high-speed link startup and storage system including the same | |
US11068179B2 (en) | Smart vehicle system with data processing apparatus | |
EP3958134B1 (en) | Storage device for high speed link startup and storage system including the same |