JP7243923B2 - ホスト装置、スレーブ装置およびデータ転送システム - Google Patents

ホスト装置、スレーブ装置およびデータ転送システム Download PDF

Info

Publication number
JP7243923B2
JP7243923B2 JP2022515818A JP2022515818A JP7243923B2 JP 7243923 B2 JP7243923 B2 JP 7243923B2 JP 2022515818 A JP2022515818 A JP 2022515818A JP 2022515818 A JP2022515818 A JP 2022515818A JP 7243923 B2 JP7243923 B2 JP 7243923B2
Authority
JP
Japan
Prior art keywords
line
clock
slave device
data
host device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022515818A
Other languages
English (en)
Other versions
JPWO2022113601A5 (ja
JPWO2022113601A1 (ja
Inventor
正 小野
勇雄 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2022113601A1 publication Critical patent/JPWO2022113601A1/ja
Publication of JPWO2022113601A5 publication Critical patent/JPWO2022113601A5/ja
Application granted granted Critical
Publication of JP7243923B2 publication Critical patent/JP7243923B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4416—Network booting; Remote initial program loading [RIPL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本開示は、ホスト装置、スレーブ装置、およびこれらの装置が形成するデータ転送システムに関する。
近年、記憶媒体（スレーブ装置）として、ＳＤカード（登録商標）、コンパクトフラッシュ（登録商標）等が普及している。スレーブ装置がパソコンやカメラのようなホスト装置に接続されることでデータ転送システムを形成し、データ転送システム内においてデータの送受信が行われる。
特許文献１は、ユーザがスレーブ装置をブート可能媒体として用いることができるようにする技術を開示している。
特許文献２は、スレーブ装置とホスト装置との間で使用されるインタフェース電圧を切り替える技術を開示している。
特開２０１５－６２１３１号公報 特開２０１３－１０１６３６号公報
特許文献１に記載の技術は、スレーブ装置が多様な動作モードに対応している場合を想定していない。
特許文献２に記載の技術は、インタフェース電圧を切り替えることで高速なインタフェース処理を可能としている。しかし、この技術を特許文献１に記載の技術のようなブートデータ転送に用いると、切り替え時間のオーバーヘッドが相対的に大きくなるためブートデータの転送効率を悪化させる。
本開示はブートデータの転送効率を高めることが可能なホスト装置、スレーブ装置およびデータ転送システムを提供する。
本開示のデータ転送システムは、スレーブ装置と、少なくとも電源ライン、クロックライン、コマンドラインおよびデータラインとで前記スレーブ装置と接続されるホスト装置を有するデータ転送システムである。
前記ホスト装置は、前記スレーブ装置と接続された後に、前記スレーブ装置に前記電源ラインで電源を供給する。前記ホスト装置は、前記スレーブ装置に第１の周波数および第１の電圧値を有する第１のクロックを前記クロックラインで供給する。前記ホスト装置は、前記コマンドラインがハイレベルになった後に前記コマンドラインをローレベルにドライブする。前記ホスト装置は、前記第１のクロックの供給を停止する。前記ホスト装置は、前記データラインがローレベルにドライブされた状態で前記スレーブ装置に第２の周波数および第２の電圧値を有する第２のクロックを前記クロックラインで供給する。
前記スレーブ装置は、前記第２のクロックの供給後から第１の所定期間内に前記データラインをハイレベルにドライブし、第２の所定期間内に前記スレーブ装置からブートデータを前記データラインで送信する。
前記ホスト装置は、当該受信したブートデータを用いて起動処理を行う。前記ホスト装置は、前記第１のクロックの供給を停止してから少なくとも前記第２のクロックを供給するまでの期間は、前記コマンドラインをローレベルにドライブし続ける。
本開示はブートデータの転送効率を高めることが可能なホスト装置、スレーブ装置およびデータ転送システムを提供することができる。
ホスト装置にスレーブ装置が接続されたデータ転送システムの構成について説明したブロック図 ホスト装置及びスレーブ装置における、電源起動後のタイミングチャートの模式図 ホスト装置及びスレーブ装置における、シーケンスの模式図 本実施の形態の変形例を示すタイミングチャートの模式図 本実施の形態の変形例を示すタイミングチャートの模式図 本実施の形態の変形例を示すタイミングチャートの模式図
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、発明者は、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
［１．データ転送システムの構成］
図１は、ホスト装置１００にスレーブ装置１２０が接続されたデータ転送システムの構成について説明したブロック図である。図１に示すように、ホスト装置１００は、少なくとも電源１０１、ＳｏＣ１０２を備えている。そして、ＳｏＣ１０２は、少なくともレギュレータ１０３、２つの電源入力のうち一方を選択する電気的スイッチであるＳＷ１０４、ホスト装置Ｉ／Ｆ１０５、コントローラ１０６を備える。なおレギュレータ１０３は、ＳｏＣ１０２の外部に配置することも可能である。
ホスト装置１００と、スレーブ装置１２０とは、機械的に接続される。また、ホスト装置１００は、３．３Ｖ電源ラインであるＶＤＤライン１１０を介して、スレーブ装置１２０と電気的に接続される。
スレーブ装置１２０は、少なくともＳｏＣ１２１、バックエンドモジュール１２６を備えている。バックエンドモジュール１２６は、フラッシュメモリのような記録媒体や無線通信モジュールのようなデバイスを指す。そして、ＳｏＣ１２１は、少なくともレギュレータ１２２、ＳＷ１２３、スレーブ装置Ｉ／Ｆ１２４、コントローラ１２５を備える。なおレギュレータ１２２は、ＳｏＣ１２１の外部に配置することも可能である。本実施の形態ではスレーブ装置１２０の一例としてＳＤカードを用いた説明を行う。ただしスレーブ装置１２０はＳＤカードに限られない。コンパクトフラッシュ（登録商標）やメモリースティック（登録商標）もスレーブ装置１２０の一例である。
ホスト装置Ｉ／Ｆ１０５と、スレーブ装置Ｉ／Ｆ１２４とは、ＣＬＫ（クロック）ライン１１１、ＣＭＤ（コマンド）ライン１１２、ＤＡＴ（データ）ライン１１３を含むライン介して、信号通信を行う。なおＤＡＴライン１１３は、ＤＡＴ０ライン１１３ａ、ＤＡＴ１ライン１１３ｂ、ＤＡＴ２ライン１１３ｃ、ＤＡＴ３ライン１１３ｄの４本の信号線を含む。
［２．データ転送システムの動作］
以下図１から図３を用いて、ホスト装置１００にスレーブ装置１２０が接続されたときに実行されるブートデータの転送動作について説明する。
なお本説明において、信号がローレベルであるとは、信号の電圧が０Ｖ及びその近傍にある状態であることをいう。信号がハイレベルであるとは、信号の電圧がローレベルより高く、かつローレベルの信号と識別が可能な状態であることをいう。なおハイレベルを表す電圧値はデータ転送システムの用途に応じて定めることが可能である。本実施の形態では３．３Ｖの高電圧信号および１．８Ｖの低電圧信号がハイレベルを表す電圧値の例として使用される。
図２は、ホスト装置１００及びスレーブ装置１２０における、電源起動後のタイミングチャートの模式図である。
図３は、ホスト装置１００及びスレーブ装置１２０における、シーケンスの模式図である。
ホスト装置１００は、スレーブ装置１２０が接続されたタイミングｔ１からブートデータの転送動作が開始する（Ｓ３００、Ｓ３５０）。ホスト装置１００は、タイミングｔ２において、電源１０１から３．３Ｖ電源を供給する。３．３Ｖ電源はＳｏＣ１０２、レギュレータ１０３、ＳＷ１０４、さらにＶＤＤライン１１０を介してスレーブ装置１２０に供給される。さらにホスト装置１００は、タイミングｔ２において、ＤＡＴライン１１３を３．３Ｖにプルアップ（図２中の３．３Ｖ ｐｕｌｌ－ｕｐ）する（Ｓ３０２）。
ホスト装置１００はＶＤＤライン１１０に印可される電圧がタイミングｔ３において２．７Ｖに達した後に、ＣＬＫライン１１１に第１のクロックを送出する（Ｓ３０４）。第１のクロックの周波数は４００ＫＨｚ以下（第１の周波数）である。第１のクロックの電圧値は３．３Ｖ（第１の電圧値）である。
ホスト装置１００は、第１のクロックを所定クロック数（一例としては７４クロック以上）送出した後、初期化コマンドをカード装置に送出する（Ｓ３０６）。初期化コマンドとはホスト装置１００とスレーブ装置１２０との間のデータ転送を行う為に必要な処理を行うためにホスト装置１００が送出する情報である。なお、本開示において初期化コマンドは単一のコマンドのみを意味する言葉としてだけではなく、複数のコマンドの集合を意味する言葉としても用いられる。図２に示されるように、ＳＤカードに関する規格で定められたコマンドであるＣＭＤ０およびＣＭＤ８も初期化コマンドの一例である。
スレーブ装置１２０はホスト装置１００からの初期化コマンドを受け付けると、当該初期化コマンドに対するレスポンスをホスト装置１００に送出する（Ｓ３５２）。レスポンスとはホスト装置１００からのコマンドをスレーブ装置が認識したことを示す情報である。図２に示されるように、ＳＤカードに関する規格で定められたレスポンスであるＲ７はレスポンスの一例である。なおＣＭＤ０には、対応するレスポンスは存在しない。
ホスト装置１００はスレーブ装置１２０からのレスポンスを受けると、ブートデータの受信を求める為に、タイミングｔ４においてＣＭＤライン１１２をローレベルにドライブする（Ｓ３０８）。なお、ホスト装置１００が本実施の形態で説明するブートデータの受信を求めない、またはブートデータの受信機能に対応していない場合は、ＣＭＤライン１１２はローレベルにドライブされない。なお、本実施の形態において、各ラインのドライブはホスト装置１００またはスレーブ装置１２０またはその他の外部機器によって行われても良い。例えばタイミングｔ４においてＣＭＤライン１１２をローレベルにドライブする主体はスレーブ装置１２０であってもよい。以下本実施の形態としては各ラインをドライブする主体を便宜的に定めて説明する。
ホスト装置１００はタイミングｔ４に引き続くタイミングｔ５において、ＣＬＫライン１１１への第１のクロックの送出を停止する（Ｓ３１０）。これは今後の処理においてＣＬＫライン１１１に第２のクロックを送出する為の動作である。
スレーブ装置１２０はＣＭＤライン１１２がローレベルにドライブされたことを検知しない場合は（Ｓ３５４でＮ）、スレーブ装置１２０の規格等で定められた通常の初期化動作を行う（Ｓ３５６（その後の動作は省略））。
スレーブ装置１２０は、ＣＭＤライン１１２がローレベルにドライブされたことを検知した場合（Ｓ３５４でＹ）、所定の期間経過後にＤＡＴライン１１３をローレベルにドライブする（Ｓ３６０）。
ホスト装置１００はＣＬＫライン１１１にクロックを供給せず、かつ、ＣＭＤライン１１２、ＤＡＴライン１１３がローレベルである期間内（図２における網掛け期間内）において自身の転送モードをそれまでのモードよりも高速な高速転送モードに遷移させる（Ｓ３６２）。ホスト装置がスレーブ装置としてのＳＤカードに対応したホスト装置である場合、高速転送モードの一例としてはＤＤＲ５０モードというモードがある。ＤＤＲ５０モードにおいてはデータ転送に用いるバス幅が１ｂｉｔから４ｂｉｔに拡張される。また、ＤＤＲ５０モードにおいてはデータ転送に用いるクロックのサンプリングがクロックの両エッジを用いて行われる。また、ＤＤＲ５０においてはデータ転送に用いるクロックの電圧値が１．８Ｖとなる。また、ＤＤＲ５０においてはデータ転送に用いるクロックの周波数が最大５０ＭＨｚとなる。
スレーブ装置１２０もＣＬＫライン１１１にクロックが供給されず、かつ、ＣＭＤライン１１２、ＤＡＴライン１１３がローレベルである期間（図２における網掛け期間）において自身の転送モードをそれまでのモードよりも高速な高速転送モード（本実施の形態ではＤＤＲ５０）に遷移させる（Ｓ３１２）。
ホスト装置１００はタイミングｔ５から所定期間（一例としては５ｍｓ）経過後のタイミングｔ６においてＣＬＫライン１１１に第２のクロックを送出する（Ｓ３１４）。第２クロックの周波数は５０ＭＨｚ以上（第２の周波数）である。第２クロックの電圧値は１．８Ｖ（第２の電圧値）である。
スレーブ装置１２０はタイミングｔ６から所定期間（一例としては１ｍｓ）以内のタイミングｔ７においてＤＡＴライン１１３をハイレベル（１．８Ｖ）にドライブ（図２中の１．８Ｖ ｄｒｉｖｅｎ ｂｙ ｃａｒｄ）する（Ｓ３６４）。
図２に示すように、タイミングｔ２からｔ６までの期間をブート初期化モード（Ｂｏｏｔ ｉｎｉｔｉａｌｉｚａｔｉｏｎ ｍｏｄｅ）と呼ぶ。またタイミングｔ６以降の期間をブートモード（Ｂｏｏｔ ｍｏｄｅ）と呼ぶ。
スレーブ装置１２０はタイミングｔ６から所定期間（一例としては１００ｍｓ）以内のタイミングｔ８においてＤＡＴライン１１３を介してホスト装置１００にブートデータを送信する（Ｓ３６６）。
ホスト装置１００はブートデータを受信すると（Ｓ３１６でＹ）、タイミングｔ９においてＣＭＤライン１１２をハイレベル（１．８Ｖ）にドライブする（Ｓ３２０）。なお、ホスト装置１００はブートデータを受信しない場合は（Ｓ３１６でＮ）、通常モードでの初期化を行う（Ｓ３１８）。ここで通常モードの初期化は、遷移前のモードよりも低速モードでの初期化を意味する。本実施の形態では通常モードの初期化はＤＤＲ５０より低速なＤＳモードでの初期化である。ＤＳモードにおいてはデータ転送に用いるバス幅が４ｂｉｔから１ｂｉｔに縮小される。また、ＤＳモードにおいてはデータ転送に用いるクロックのサンプリングがクロックの片方のエッジを用いて行われる。また、クロック周波数はバックエンドモジュール１２６の初期化が完了するまでは最大で４００ｋＨｚ、バックエンドモジュール１２６の初期化完了後ＤＡＴライン１１３を介したデータ送受信を行うときは最大で２５ＭＨｚである。
ホスト装置１００はブートデータを受信するとブートデータの転送処理を終了する（Ｓ３２２）。ホスト装置１００は、その後にバックエンドモジュール１２６の初期化およびブートデータを用いたホスト装置１００等の起動を行う。
スレーブ装置１２０はＣＭＤライン１１２がハイレベルにドライブされたことを確認し（Ｓ３６８、Ｓ３７０）、ブートデータの転送処理を終了する（Ｓ３７０）。
以上のように、本出願において開示する技術の例示として実施の形態を説明した。本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施の形態にも適用できる。
例えば、Ｓ３０６およびＳ３５２の処理は省略をしても良い。すなわち初期化コマンドの発行及びレスポンスを省略しても良い。このようにすると、より高速にブートデータの転送処理を行うことができる。
また、ブートデータの転送に用いるモードをより高速なものにしても良い。例えば、より高速なＳＤＲ１０４というモードを用いても良い。本モードにおいてはクロック周波数が最大２０８ＭＨｚとなる。ただし、本モードにおいてはホスト装置１００が受信するデータのサンプリングポイントを見極めるため、スレーブ装置１２０がチューニングブロックというデータをブートデータの送信に先立ってホスト装置１００に送信する必要がある（詳細は後述）。このようにすると、より高速にブートデータの転送処理を行うことができる。
さらに、Ｓ３０６およびＳ３５２の内容を変更してもよい。例えば、初期化コマンド（一例としてはＣＭＤ０、ＣＭＤ８又はその両方）の内容に先に述べたブートデータの転送モードの種類を特定する情報を記載することで、ブートデータの転送モードを装置の能力に応じて可変とすることができる。
上記説明した構成要素のバリエーションをそれぞれ組み合わせた形態は本開示の実施の形態に含まれることは言うまでもない。例えば図４から図６は本実施の形態の変形例を示すタイミングチャートの模式図である。図４は、初期化コマンドの発行及びレスポンスを省略しつつ、転送モードをＤＤＲ５０とした例を示す。図５は初期化コマンドの発行及びレスポンスを省略しつつ、転送モードをＳＤＲ１０４とした例を示す。図６は、初期化コマンドにおけるＣＭＤ８に転送モードをＳＤＲ１０４とする旨の情報を記載した例を示す。なお、初期化コマンドにおけるＣＭＤ８に転送モードをＤＤＲ５０とする旨の情報を記載した例を示すタイミングチャートは図２とほぼ同一になる為（ＣＭＤ０またはＣＭＤ８の中身が異なる）省略する。
上述したように、図５および図６に示すように転送モードとしてＳＤＲ１０４を用いる場合、ホスト装置Ｉ／Ｆ１０５はデータを正しく受信するためにチューニングと言うプロセスを必要とする。転送モードがＳＤＲ１０４のとき、スレーブ装置Ｉ／Ｆ１２４はタイミングｔ８でブートコードに先立ち所定の回数（一例として４０回）、所定の間隔（一例として１２８クロック期間）を空けながら繰り返しチューニングブロックをＤＡＴライン１１３を介して送出する。チューニングブロックとはチューニングを行うために予め規定されたデータパターンであって、ホスト装置Ｉ／Ｆ１０５は、ＤＡＴライン１１３のサンプリングポイントを適宜変更しながら順次チューニングブロックを受信し、適切なサンプリングポイントを見出す。チューニングを実施することで、ＳＤＲ１０４のような高周波数クロックを使用している場合でもＤＡＴライン１１３上のデータを正しく受信することができるようになる。
［３．まとめ］
本実施の形態において、第１のクロックの供給を停止してから少なくとも前記第２のクロックを供給するまでの期間（タイミングｔ４からタイミングｔ６までの期間）ＣＭＤライン１１２はローレベルにドライブされ続ける。すなわち当該期間内にホスト装置１００とスレーブ装置１２０との間でコマンドのやり取りは無い。本実施の形態においては当該期間にコマンドのやり取りを行うことなく、より高速なモードであるＤＤＲ５０やＳＤＲ１０４でブートデータを転送する。よって、コマンド転送やコマンド解釈に必要なオーバーヘッド時間を削減することができる。結果として、ブートデータの転送効率を高めることが可能である。
また、本実施の形態においてはｔ４までに、ホスト装置１００およびスレーブ装置１２０との間でブートデータ転送処理の開始および転送モードについて合意が成立している。よって第１のクロックの供給を停止してから少なくともＤＡＴライン１１３がハイレベルにドライブされるまで（タイミングｔ７）またはブートデータが送信されるまで（タイミングｔ８）ＣＭＤライン１１２をローレベルにドライブし続けることで、ブートデータの転送効率を高めてもよい。
また、本実施の形態においてＣＭＤライン１１２をハイレベルにドライブした後であって、ローレベルにドライブするより前に、スレーブに初期化コマンドを発行し、当該初期化コマンドにはブートデータの転送に用いるモードを特定する情報が記載される例を説明した。このようにすると、上述したようにブートデータの転送モードを装置の能力に応じて可変とすることができる。
本開示は、ＳＤカードをはじめとするスレーブ装置と対応ホスト装置、及び前記ホスト装置及びスレーブ装置を有するデータ転送システムに適用することができる。
１００ ホスト装置
１０１ 電源
１０２ ＳｏＣ
１０３ レギュレータ
１０４ ＳＷ
１０５ ホスト装置Ｉ／Ｆ
１０６ コントローラ
１１０ ＶＤＤライン
１１１ ＣＬＫライン
１１２ ＣＭＤライン
１１３ ＤＡＴライン
１１３ａ ＤＡＴ０ライン
１１３ｂ ＤＡＴ１ライン
１１３ｃ ＤＡＴ２ライン
１１３ｄ ＤＡＴ３ライン
１２０ スレーブ装置
１２１ ＳｏＣ
１２２ レギュレータ
１２３ ＳＷ
１２４ スレーブ装置Ｉ／Ｆ
１２５ コントローラ
１２６ バックエンドモジュール

Claims (9)

  1. スレーブ装置と、少なくとも電源ライン、クロックライン、コマンドラインおよびデータラインとで接続されるホスト装置であって、
    前記スレーブ装置と接続された後に、前記スレーブ装置に前記電源ラインで電源を供給し、
    前記スレーブ装置に第１の周波数および第１の電圧値を有する第１のクロックを前記クロックラインで供給し、
    前記コマンドラインがハイレベルになった後に、前記コマンドラインをローレベルにドライブし、
    前記第１のクロックの供給を停止し、
    前記データラインがローレベルにドライブされた状態で前記スレーブ装置に第２の周波数および第２の電圧値を有する第２のクロックを前記クロックラインで供給し、
    前記第２のクロックの供給後から第１の所定期間内に前記データラインがハイレベルにドライブされた場合であって、第２の所定期間内に前記スレーブ装置からブートデータを前記データラインで受信した場合は、当該受信したブートデータを用いて起動処理を行い、
    前記第１のクロックの供給を停止してから少なくとも前記第２のクロックを供給するまでの期間は、前記コマンドラインをローレベルにドライブし続ける、
    ホスト装置。
  2. 前記コマンドラインがハイレベルになった後であって、前記コマンドラインをローレベルにドライブするより前に、前記スレーブ装置に初期化コマンドを送信し、
    当該初期化コマンドには前記ブートデータの転送に用いるモードを特定する情報が記載される、
    請求項１に記載のホスト装置。
  3. 前記ブートデータを受信する前に、前記スレーブ装置から前記ブートデータの読み出しに用いるデータを含むチューニングブロックを受信する、
    請求項１に記載のホスト装置。
  4. ホスト装置と、少なくとも電源ライン、クロックライン、コマンドラインおよびデータラインとで接続されるスレーブ装置であって、
    前記ホスト装置と接続された後に、前記ホスト装置から前記電源ラインで電源を供給され、
    前記ホスト装置から第１の周波数および第１の電圧値を有する第１のクロックを前記クロックラインで供給され、
    前記コマンドラインがハイレベルになった後に、前記コマンドラインがローレベルにドライブされ、
    前記第１のクロックの供給を停止され、
    前記データラインがローレベルにドライブされた状態で前記ホスト装置から第２の周波数および第２の電圧値を有する第２のクロックを前記クロックラインで供給され、
    前記第２のクロックの供給後から第１の所定期間内に前記データラインをハイレベルにドライブし、第２の所定期間内に前記スレーブ装置からブートデータを前記データラインで送信し、
    前記第１のクロックの供給を停止してから少なくとも前記第２のクロックを供給するまでの期間は、前記コマンドラインをローレベルにドライブされ続ける、
    スレーブ装置。
  5. 前記コマンドラインがハイレベルになった後、前記コマンドラインがローレベルにドライブされるより前に、前記ホスト装置から初期化コマンドを受信し、
    当該初期化コマンドには前記ブートデータの転送に用いるモードを特定する情報が記載される、
    請求項４に記載のスレーブ装置。
  6. 前記ブートデータを送信する前に、前記ホスト装置に前記ブートデータの読み出しに用いるデータを含むチューニングブロックを送信する、
    請求項４に記載のスレーブ装置。
  7. スレーブ装置と、
    少なくとも電源ライン、クロックライン、コマンドラインおよびデータラインとで前記スレーブ装置と接続されるホスト装置と、を有するデータ転送システムであって、
    前記ホスト装置は、前記スレーブ装置と接続された後に、前記スレーブ装置に前記電源ラインで電源を供給し、
    前記ホスト装置は、前記スレーブ装置に第１の周波数および第１の電圧値を有する第１のクロックを前記クロックラインで供給し、
    前記ホスト装置は、前記コマンドラインがハイレベルになった後に、前記コマンドラインをローレベルにドライブし、
    前記ホスト装置は、前記第１のクロックの供給を停止し、
    前記ホスト装置は、前記データラインがローレベルにドライブされた状態で前記スレーブ装置に第２の周波数および第２の電圧値を有する第２のクロックを前記クロックラインで供給し、
    前記スレーブ装置は、前記第２のクロックの供給後から第１の所定期間内に前記データラインをハイレベルにドライブし、第２の所定期間内に前記スレーブ装置からブートデータを前記データラインで送信し、
    前記ホスト装置は、当該受信したブートデータを用いて起動処理を行い、
    前記ホスト装置は、前記第１のクロックの供給を停止してから少なくとも前記第２のクロックを供給するまでの期間は、前記コマンドラインをローレベルにドライブし続ける、
    データ転送システム。
  8. 前記コマンドラインがハイレベルになった後、前記ホスト装置が前記コマンドラインをローレベルにドライブするより前に、前記スレーブ装置に初期化コマンドを発行し、
    当該初期化コマンドには前記ブートデータの転送に用いるモードを特定する情報が記載される、
    請求項７に記載のデータ転送システム。
  9. 前記ホスト装置が前記ブートデータを前記スレーブ装置から受信する前に、前記スレーブ装置から前記ブートデータの読み出しに用いるデータを含むチューニングブロックを受信する、
    請求項７に記載のデータ転送システム。
JP2022515818A 2020-11-24 2021-10-25 ホスト装置、スレーブ装置およびデータ転送システム Active JP7243923B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020193974 2020-11-24
JP2020193974 2020-11-24
PCT/JP2021/039261 WO2022113601A1 (ja) 2020-11-24 2021-10-25 ホスト装置、スレーブ装置およびデータ転送システム

Publications (3)

Publication Number Publication Date
JPWO2022113601A1 JPWO2022113601A1 (ja) 2022-06-02
JPWO2022113601A5 JPWO2022113601A5 (ja) 2022-11-08
JP7243923B2 true JP7243923B2 (ja) 2023-03-22

Family

ID=81754295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022515818A Active JP7243923B2 (ja) 2020-11-24 2021-10-25 ホスト装置、スレーブ装置およびデータ転送システム

Country Status (5)

Country Link
US (1) US20220253092A1 (ja)
EP (1) EP4254211A1 (ja)
JP (1) JP7243923B2 (ja)
CN (1) CN114793452A (ja)
WO (1) WO2022113601A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140266A (ja) 2008-12-11 2010-06-24 Toshiba Corp 電子デバイスシステムと電子デバイス
JP2013101636A (ja) 2008-02-29 2013-05-23 Panasonic Corp ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法
JP2013214221A (ja) 2012-04-03 2013-10-17 Renesas Electronics Corp ホスト装置、半導体装置、及びメモリカードシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364133B2 (ja) * 1997-10-16 2003-01-08 富士通株式会社 カード、ホスト装置、及び、ドライブ装置
US7739487B2 (en) 2006-01-17 2010-06-15 Nokia Corporation Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from
JP5106219B2 (ja) * 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
US8996851B2 (en) * 2010-08-10 2015-03-31 Sandisk Il Ltd. Host device and method for securely booting the host device with operating system code loaded from a storage device
JP5469205B2 (ja) * 2012-06-26 2014-04-16 ファナック株式会社 スレーブ装置の数に応じてデータの通信速度を変更するマスタ装置
LT2866354T (lt) * 2013-10-25 2019-10-10 Vito Nv (Vlaamse Instelling Voor Technologisch Onderzoek Nv) Būdas ir sistema energijos bei duomenų impulsams perduoti per magistralę
CN104978301B (zh) * 2014-04-09 2019-08-13 Nxp股份有限公司 基于i2c总线协议的双线差分总线收发系统及i2c双线差分通讯方法
JP2016029556A (ja) * 2014-07-15 2016-03-03 株式会社東芝 ホスト機器および拡張性デバイス
JP2017097825A (ja) * 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
TWI645282B (zh) * 2017-05-24 2018-12-21 瑞昱半導體股份有限公司 單晶片系統與具有其之積體電路裝置
KR102450521B1 (ko) * 2018-01-09 2022-10-05 삼성전자주식회사 모바일 장치 및 그것의 인터페이싱 방법
WO2019232482A1 (en) * 2018-05-31 2019-12-05 Synaptics Incorporated Low power, high bandwidth, low latency data bus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101636A (ja) 2008-02-29 2013-05-23 Panasonic Corp ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法
JP2010140266A (ja) 2008-12-11 2010-06-24 Toshiba Corp 電子デバイスシステムと電子デバイス
JP2013214221A (ja) 2012-04-03 2013-10-17 Renesas Electronics Corp ホスト装置、半導体装置、及びメモリカードシステム

Also Published As

Publication number Publication date
EP4254211A1 (en) 2023-10-04
JPWO2022113601A1 (ja) 2022-06-02
WO2022113601A1 (ja) 2022-06-02
US20220253092A1 (en) 2022-08-11
CN114793452A (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
US20230106495A1 (en) Memory card and host device thereof
US8055808B2 (en) Semiconductor memory device and control method for semiconductor memory device
US20050182881A1 (en) Extended-Secure-Digital Interface Using a Second Protocol for Faster Transfers
JP2001256174A (ja) カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法
EP1820110B1 (en) Multimedia card interface method, computer program product and apparatus
JP4588427B2 (ja) メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法
WO2018186456A1 (ja) ホスト装置及びリムーバブルシステム
JP2008521080A5 (ja)
JP2005078624A (ja) 差動信号を用いてマルチメディアカードのデータ転送速度を向上させる方法及び装置
US20050132116A1 (en) High speed modes for MultiMedia-Card interface
JP2019057229A (ja) 通信形式判定方法
JP2010267259A (ja) メモリデバイスおよびメモリデバイス制御装置
JP7243923B2 (ja) ホスト装置、スレーブ装置およびデータ転送システム
JP6620313B2 (ja) ホスト装置、スレーブ装置及びリムーバブルシステム
JP7320707B2 (ja) ホスト装置、スレーブ装置およびデータ転送システム
JP2018156506A (ja) ホスト装置、スレーブ装置及びリムーバブルシステム
JP7450143B2 (ja) スレーブ装置、ホスト装置
US20100169698A1 (en) Recording medium control element, recording medium control circuit board, and recording medium control device
WO2016132733A1 (ja) ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム
JP3189746B2 (ja) Ｉｃカードリーダライタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220316

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20221024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230220

R151 Written notification of patent or utility model registration

Ref document number: 7243923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151