JP2019057229A - 通信形式判定方法 - Google Patents

Abstract

【課題】本開示は、ＳＤカードにＰＣＩｅ Ｉ／Ｆを導入するとき、複数の通信形式のうちいずれをサポートしているかを確認するための方法を提供する。
【解決手段】第１のインターフェースの信号線および第２のインターフェースの信号線を共有する第１の通信形式と、第１のインターフェースの信号線および第２のインターフェースの信号線を別個に割り当てる第２の通信形式において、第２の通信形式に対応したホスト装置は、第１のインターフェースによりスレーブ装置が第２の通信形式に対応しているか否かを確認し、前記スレーブ装置が前記第２の通信形式に対応していると検出したとき、第２のインターフェースによる通信を開始し、前記スレーブ装置が前記第２の通信形式に対応していないと検出したとき、前記第１のインターフェースによる通信を開始する。
【選択図】図１１

Description

本開示は、相互に接続が可能なホスト装置及びスレーブ装置間の通信形式を判定する方法に関する。

近年、フラッシュメモリ等の大容量の不揮発性記憶素子を備え、高速でのデータ処理が可能な、小型、挿抜可能なカード形状のＳＤカード、メモリースティックといったスレーブ装置が市場に普及している。このようなスレーブ装置は、スレーブ装置を使用可能なホスト装置である、パーソナルコンピュータ、スマートフォン、デジタルカメラ、オーディオプレーヤ及びカーナビゲーションシステム等において利用されている。

図１は、発売当初から存在する従来ＳＤカード１００の端子配置を示した図である。この従来ＳＤカード１００の１段目に、シングルエンド方式の低速インターフェース（以後Ｉ／Ｆと略記）であるＳＤ Ｉ／Ｆの端子群が配置されている。具体的には、３．３Ｖ電源を供給するＶＤＤ１（端子＃４）、グランドに接続されるＶＳＳ１（端子＃３）とＶＳＳ２（端子＃６）、コマンドおよびレスポンス信号を通信するＣＭＤ（端子＃２）、ＳＤＩ／Ｆで使用するクロック信号を送信するＣＬＫ（端子＃５）、およびデータ信号を通信するＤＡＴ０、ＤＡＴ１、ＤＡＴ２、ＤＡＴ３（それぞれ端子＃７、＃８、＃９、＃１）である。

図２は、上記従来ＳＤカード１００に差動シリアル方式を用いた高速Ｉ／ＦであるＵＨＳ−ＩＩ（Ｕｌｔｒａ Ｈｉｇｈ Ｓｐｅｅｄ−ＩＩ） Ｉ／Ｆを追加したＵＨＳ−ＩＩカード２００の端子配置を示した図である。なお差動シリアル方式とは、１つの信号Ｘを２本の信号線Ｘ＋およびＸ−の組とした伝送路を用いて伝送する方式である。ＵＨＳ−ＩＩカード２００では、原則として１段目に低速Ｉ／Ｆ用端子、２段目に高速Ｉ／Ｆ用端子を割り当てる。以下、ＵＨＳ−ＩＩカード２００の端子割り当てについて、従来ＳＤカード１００と異なる部分について説明する。

高速Ｉ／Ｆ用端子として、１．８Ｖ電源を供給するＶＤＤ２（端子＃１４）、グランドに接続されるＶＳＳ３（端子＃１０）、ＶＳＳ４（端子＃１３）およびＶＳＳ５（端子＃１７）、原則ホスト装置からスレーブ装置の方向にデータ信号を伝送するＤ０＋、Ｄ０−（それぞれ端子＃１１、＃１２）、原則スレーブ装置からホスト装置の方向にデータ信号を伝送するＤ１＋、Ｄ１−（それぞれ端子＃１６、＃１５）が追加されている。そしてホスト装置からスレーブ装置の方向に高速Ｉ／Ｆ向けクロック信号を伝送するＲＣＬＫ＋、ＲＣＬＫ−は、それぞれ１段目の端子＃７、＃８に割り当てられている。すなわち、端子＃７はＳＤ Ｉ／ＦのＤＡＴ０とＵＨＳ−ＩＩ Ｉ／ＦのＲＣＬＫ＋とが、端子＃８はＳＤ Ｉ／ＦのＤＡＴ１とＵＨＳ−ＩＩ Ｉ／ＦのＲＣＬＫ−とがそれぞれ共用している。

ＳＤカードのような小型カード形状のスレーブ装置においては、実装面積の観点で実装できる端子の数に制約が生じるため、上記のように低速Ｉ／Ｆと高速Ｉ／Ｆの信号線を共用することで、端子数の増加を抑止していた。

このＵＨＳ−ＩＩカードの端子配置については、非特許文献１に記載されている。

ＳＤ Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ Ｐａｒｔ １Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｓｉｍｐｌｉｆｉｅｄ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖｅｒｓｉｏｎ ４．１０ （ＳＤ Ａｓｓｏｃｉａｔｉｏｎ、２０１３年１月）

昨今、ギガビットオーダーの高速Ｉ／ＦとしてＰＣＩ Ｅｘｐｒｅｓｓ（以下ＰＣＩｅと略記）が注目されている。ＰＣＩｅもＵＨＳ−ＩＩと同様差動シリアル方式を用いたＩ／Ｆであり、ＵＨＳ−ＩＩにおける上下１組ずつの伝送路とクロックを割り当てることが可能である。

図３は、上記従来ＳＤカード１００にＰＣＩｅ Ｉ／Ｆを追加し、後述するようにＲＥＦＣＬＫ信号を含む一部の信号線を共有する共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００の端子配置を示した図である。共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００もＵＨＳ−ＩＩカード２００と同様、原則として１段目に低速Ｉ／Ｆ用端子、２段目に高速Ｉ／Ｆ用端子を割り当てる。以下、共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００の端子割り当てについて、従来ＳＤカード１００およびＵＨＳ−ＩＩカード２００と異なる部分について説明する。

さらなる消費電力削減を実現するため、１．８ＶのＶＤＤ２に代わって１．２Ｖ電源を供給するＶＤＤ３（端子＃１８）をＰＣＩｅ Ｉ／Ｆ用端子として追加する。そして、ＵＨＳ−ＩＩ Ｉ／ＦにおいてはＶＤＤ２は不使用のため、端子＃１４は未アサイン（Ｎ／Ａ）となる。またＵＨＳ−ＩＩ Ｉ／ＦのＤ０＋、Ｄ０−に相当する、ホスト装置からスレーブ装置の方向にデータ信号を伝送するＰＣＩｅ Ｉ／ＦのＰ０Ｒｐ、Ｐ０Ｒｎをそれぞれ端子＃１１、＃１２に、同様にＤ１＋、Ｄ１−に相当するスレーブ装置からホスト装置の方向にデータ信号を伝送するＰ０Ｔｐ、Ｐ０Ｔｎをそれぞれ端子＃１６、＃１５に割り当てる。

共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００において、ＰＣＩｅ Ｉ／Ｆ用クロックを送信するためのＲＥＦＣＬＫ＋およびＲＥＦＣＬＫ−があり、それぞれ端子＃７、＃８に割り当てる。すなわち、端子＃７をＳＤ Ｉ／ＦのＤＡＴ０とＰＣＩｅ Ｉ／ＦのＲＥＦＣＬＫ＋とが、端子＃８をＳＤ Ｉ／ＦのＤＡＴ１とＰＣＩｅ Ｉ／ＦのＲＥＦＣＬＫ−とが共用する。

さらに、ＰＣＩｅ Ｉ／Ｆでは、省電力モードの開始、終了を通知するためのＣＬＫＲＥＱ＃信号があり、上記を端子＃９に割り当て、ＳＤ Ｉ／ＦのＤＡＴ２と共用する。

図４は、上記共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００に接続されるホスト装置の構成について説明した図である。図４において、４００は共用信号ホスト装置、４０１はＳＤ−ＰＣＩｅカードを装着するためのスロット、４０２はホストコントローラ、４０３はホストコントローラ４０２に実装されたＳＤ Ｉ／Ｆ ＰＨＹ（物理層モジュール）、４０４はホストコントローラ４０２に実装されたＰＣＩｅ Ｉ／Ｆ ＰＨＹ、４１１はＳＤ Ｉ／ＦのＤＡＴ０信号線、４１２はＳＤ Ｉ／ＦのＤＡＴ１信号線、４１３はＰＣＩｅ Ｉ／ＦのＲＥＦＣＬＫ＋信号線、４１４はＰＣＩｅ Ｉ／ＦのＲＥＦＣＬＫ−信号線、４２１はＤＡＴ０信号もしくはＲＥＦＣＬＫ＋信号が供給される共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００の端子＃７、４２２はＤＡＴ１信号もしくはＲＥＦＣＬＫ−信号が供給される共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００の端子＃８、４３１はＤＡＴ０信号線４１１とＲＥＦＣＬＫ＋信号線４１３とを切り換える外部スイッチ、４３２はＤＡＴ１信号線４１２とＲＥＦＣＬＫ−信号線４１４とを切り換える外部スイッチである。

ホストコントローラ４０２には、ＳＤ Ｉ／Ｆ ＰＨＹ４０３およびＰＣＩｅ Ｉ／Ｆ ＰＨＹ４０４とが独立のモジュールとして実装されている。

また、ＳＤ Ｉ／Ｆで必要となる信号線（ＤＡＴ０信号線４１１、ＤＡＴ１信号線４１２ほか）は、ＳＤ Ｉ／Ｆ ＰＨＹ４０３から直接ホストコントローラ４０２の外部端子に接続され、外部に供給される。同様に、ＰＣＩｅ Ｉ／Ｆで必要となる信号線（ＲＥＦＣＬＫ＋信号線４１３、ＲＥＦＣＬＫ−信号線４１４ほか）は、ＰＣＩｅ Ｉ／Ｆ ＰＨＹ４０４から直接ホストコントローラ４０２の外部端子に接続され、外部に供給される。現在普及しているＳＤ Ｉ／ＦおよびＰＣＩｅ Ｉ／Ｆ双方に対応したホストコントローラは、上記のようにＳＤ Ｉ／Ｆの信号線、およびＰＣＩｅ Ｉ／Ｆの信号線それぞれ独立に外部に出力される構成が多い。

従って、ＤＡＴ０信号線４１１とＲＥＦＣＬＫ＋信号線４１３とを共にＳＤ−ＰＣＩｅカードの端子＃７（４２１）に供給するためには、外部スイッチ４３１が必要となる。同様にＤＡＴ１信号線４１２とＲＥＦＣＬＫ−信号線４１４とを共にＳＤ−ＰＣＩｅカードの端子＃８（４２２）に供給するためには、外部スイッチ４３２が必要となる。このほか図示していないが、ＳＤ Ｉ／ＦのＤＡＴ２信号と、ＰＣＩｅ Ｉ／ＦのＣＬＫＲＥＱ＃信号も共用されており、信号を共用するための外部スイッチが必要である。

しかしながら、上記外部スイッチを実装するにはコストがかかり、かつ携帯用ホスト装置のように筐体の大きさに制約のあるホスト装置では、ホスト基板上での配線が困難となる。

また図５のように、異なる信号線を共用するための内蔵スイッチ５３１および内蔵スイッチ５３２をホストコントローラ５０２の内部に実装すれば、共用信号ホスト装置５００上に外部スイッチを実装する必要はないが、ホストコントローラ５０２の新規開発が必要で、ホスト装置にとって多大な負担となる。

以上の課題を鑑み、本発明ではＳＤ Ｉ／Ｆ、ＰＣＩｅ Ｉ／Ｆの信号線がそれぞれ独立に外部に出力されるホストコントローラを実装したホスト装置が、信号線を共有しないＳＤ−ＰＣＩｅカードを利用するための、通信形式判定方法を提供する。

本開示は、第１のインターフェースと、第２のインターフェースとがあって、前記第１のインターフェースの信号線と、前記第２のインターフェースの信号線を共有する前記第２のインターフェースの第１の通信形式と、前記第１のインターフェースの信号線と、前記第２のインターフェースの信号線を別個に割り当てる前記第２のインターフェースの第２の通信形式があるとき、前記第２の通信形式に対応したホスト装置は、前記第１のインターフェースによりスレーブ装置が前記第２の通信形式に対応しているか否かを確認し、前記ホスト装置は、前記スレーブ装置が前記第２の通信形式に対応していると検出したとき、前記第２のインターフェースによる通信を開始し、前記スレーブ装置が前記第２の通信形式に対応していないと検出したとき、前記第１のインターフェースによる通信を開始することを特徴とする。

また第１のインターフェースはＳＤ Ｉ／Ｆであり、第２のインターフェースはＰＣＩｅ Ｉ／Ｆであることを特徴とする。

本開示により、ＳＤ Ｉ／Ｆ ＰＨＹおよびＰＣＩｅ Ｉ／Ｆ ＰＨＹの信号線が、おのおの独立に出力されるホストコントローラを用いた独立信号ホスト装置において、対応可能なＳＤ−ＰＣＩｅカードの判別を容易に実施することができる。

従来ＳＤカードの端子配置について説明した図 ＵＨＳ−ＩＩカードの端子配置について説明した図 共用ＣＬＫ型ＳＤ−ＰＣＩｅカードの端子配置について説明した図 外部スイッチを用いた、共用信号ホスト装置と共用ＣＬＫ型ＳＤ−ＰＣＩｅカードとの接続形態について説明した図 内蔵スイッチを用いた、共用信号ホスト装置と共用ＣＬＫ型ＳＤ−ＰＣＩｅカードとの接続形態について説明した図 独立ＣＬＫ型ＳＤ−ＰＣＩｅカードの端子配置について説明した図 独立信号ホスト装置と独立ＣＬＫ型ＳＤ−ＰＣＩｅカードとの接続形態について説明した図 ＳＤ Ｉ／Ｆのみで接続されている場合のＩ／Ｆ確認方法（ａ）、ならびに独立信号ホスト装置と独立ＣＬＫ型ＳＤ−ＰＣＩｅカードとが接続されている場合のＩ／Ｆ確認方法（ｂ）について説明した図 独立信号ホスト装置と共用ＣＬＫ型ＳＤ−ＰＣＩｅカードとの接続形態について説明した図 独立信号ホスト装置と共用ＣＬＫ型ＳＤ−ＰＣＩｅカードとが接続されている場合のＩ／Ｆ確認方法ついて説明した図 独立信号ホスト装置が、独立ＣＬＫ型ＳＤ−ＰＣＩｅカードが接続されているか否かを確認するフロー図

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、同じ符号を付した構成要素については、それぞれの実施の形態において同一の機能を有するものとする。

なお、本開示は、当業者が理解するための添付図面及び以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。

図６は、本発明の実施の形態にかかるＳＤ−ＰＣＩｅカードである独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００の端子配置を示した図である。この独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００の１段目に、シングルエンド方式の低速Ｉ／ＦであるＳＤ Ｉ／Ｆの端子群が配置されている。具体的には、３．３Ｖ電源を供給するＶＤＤ１（端子＃４）、グランドに接続されるＶＳＳ１（端子＃３）とＶＳＳ２（端子＃６）、コマンドおよびレスポンス信号を通信するＣＭＤ（端子＃２）、ＳＤＩ／Ｆで使用するクロック信号を送信するＣＬＫ（端子＃５）、およびデータ信号を通信するＤＡＴ０、ＤＡＴ１、ＤＡＴ２、ＤＡＴ３（それぞれ端子＃７、＃８、＃９、＃１）である。

また２段目に、差動シリアル方式の高速Ｉ／ＦであるＰＣＩｅ Ｉ／Ｆの端子群が配置されている。具体的には、１．２Ｖ電源を供給するＶＤＤ３（端子＃１４）、グランドに接続されるＶＳＳ３（端子＃１０）、ＶＳＳ４（端子＃１３）、ＶＳＳ５（端子＃１７）、ホスト装置からスレーブ装置の方向にデータ信号を伝送するＰＣＩｅ Ｉ／ＦのＰ０Ｒｐ、Ｐ０Ｒｎ（それぞれ端子＃１１、＃１２）、スレーブ装置からホスト装置の方向にデータ信号を伝送するＰ０Ｔｐ、Ｐ０Ｔｎ（それぞれ端子＃１６、＃１５）、に割り当てる。

さらにＰＣＩｅ Ｉ／Ｆで使用するＲＥＦＣＬＫ＋、ＲＥＦＣＬＫ−、ＣＬＫＲＥＱ＃をそれぞれ端子＃２０、＃１９、＃１８に割り当てる。

従って本実施の形態の独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００では、異なる信号が共用されている端子は存在しない。以後、このような独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００を独立ＣＬＫ型ＳＤ−ＰＣＩｅカードと呼ぶ。

図７は、上記独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００に接続されるホスト装置の構成について説明した図である。図７において、７００は独立信号ホスト装置、７０１はＳＤ−ＰＣＩｅカードを装着するためのスロット、７０２はホストコントローラ、７０３はホストコントローラ７０２に実装されたＳＤ Ｉ／Ｆ ＰＨＹ（物理層モジュール）、７０４はホストコントローラ７０２に実装されたＰＣＩｅ Ｉ／Ｆ ＰＨＹ、７１１はＳＤ Ｉ／ＦのＤＡＴ０信号線、７１２はＳＤ Ｉ／ＦのＤＡＴ１信号線、７１３はＰＣＩｅ Ｉ／ＦのＲＥＦＣＬＫ＋信号線、７１４はＰＣＩｅ Ｉ／ＦのＲＥＦＣＬＫ−信号線、７２１はＤＡＴ０信号が供給される独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００の端子＃７、７２２はＤＡＴ１信号が供給される独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００の端子＃８、７２３はＲＥＦＣＬＫ＋信号が供給される独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００の端子＃２０、７２４はＲＥＦＣＬＫ−信号が供給される独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００の端子＃１９である。

図８は、ＳＤ Ｉ／Ｆ初期化冒頭にホスト装置が発行するＩ／Ｆ確認コマンド、およびスレーブ装置が上記Ｉ／Ｆ確認コマンドを受信したときに返信するＩ／Ｆ確認レスポンスについて説明する図である。

図８（ａ）は、ＳＤ Ｉ／Ｆのみ有するホスト装置とＳＤ Ｉ／Ｆのみ有するスレーブ装置である従来ＳＤカード１００とがＳＤ Ｉ／Ｆのみで接続されている場合のＩ／Ｆ確認方法について説明した図である。このとき、ホスト装置はＳＤ Ｉ／ＦのＣＭＤ信号線を介してＩ／Ｆ確認コマンド８０１を発行する。このＩ／Ｆ確認コマンド８０１のＲｅｓｅｒｖｅｄ領域はすべて０である。Ｉ／Ｆ確認コマンド８０１を受信した従来ＳＤカード１００は、対応するＲｅｓｅｒｖｅｄ領域がすべて０であるＩ／Ｆ確認レスポンス８０２を送信する。

図８（ｂ）は独立信号ホスト装置７００に、独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００が接続されている場合のＩ／Ｆ確認方法について説明した図である。このとき、ホスト装置はＳＤ Ｉ／ＦのＣＭＤ信号線を介してＩ／Ｆ確認コマンド８１１を発行する。このＩ／Ｆ確認コマンド８１１では、Ｉ／Ｆ確認コマンド８０１のＲｅｓｅｒｖｅｄ領域のうち、独立ＣＬＫフラグと呼ぶ特定の１ビットを１に設定する。

独立ＣＬＫフラグが１であるＩ／Ｆ確認コマンド８１１を受信した独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００は、独立ＣＬＫフラグが１であるＩ／Ｆ確認レスポンス８１２を送信する。

独立ＣＬＫフラグが１であるＩ／Ｆ確認レスポンス８１２を受信した独立信号ホスト装置７００は、接続されたスレーブ装置が独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００であると検出し、ＰＣＩｅ Ｉ／Ｆ ＰＨＹ７０４は、ＳＤ−ＰＣＩｅ Ｉ／Ｆの初期化を実行する。なおこのとき、独立信号ホスト装置７００は、引き続きＳＤ Ｉ／Ｆの初期化を行ってもよい。

図９は、独立信号ホスト装置７００に共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００が接続されている場合のＩ／Ｆ確認方法について説明した図である。図９において、共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００には端子＃１９、＃２０が存在しないため、ＲＥＦＣＬＫ＋信号線７１３およびＲＥＦＣＬＫ−信号線７１４は未接続状態である。

図１０は独立信号ホスト装置７００に、共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００が接続されている場合のＩ／Ｆ確認方法について説明した図である。このとき、独立信号ホスト装置７００はＳＤ Ｉ／ＦのＣＭＤ信号線を介して独立ＣＬＫフラグに１を設定したＩ／Ｆ確認コマンド１００１を発行する。このとき、共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００は、対応する独立ＣＬＫフラグが０であるＩ／Ｆ確認レスポンス１００２を送信する。

独立ＣＬＫフラグが１であるＩ／Ｆ確認レスポンス１００２を受信した独立信号ホスト装置７００は、接続されたスレーブ装置が共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００であると検出し、ＰＣＩｅ Ｉ／Ｆの初期化を停止し、ＳＤ Ｉ／Ｆでの初期化を継続する。

なお、独立ＣＬＫフラグに１を設定したＩ／Ｆ確認コマンド１００１を受信した共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００は、Ｉ／Ｆ確認レスポンス１００２を送信しない、としてもよい。この場合、Ｉ／Ｆ確認レスポンス１００２を受信できなかった独立信号ホスト装置７００は、改めて独立ＣＬＫフラグを０としたＩ／Ｆ確認コマンドを送信すればよい。

図１１は、これまで説明した独立信号ホスト装置７００の動作をまとめたフロー図である。

独立信号ホスト装置７００は、はじめにＳＤ Ｉ／Ｆを起動し（１１０１）、独立ＣＬＫフラグを１に設定したＩ／Ｆ確認コマンドを発行する（１１０２）。

Ｉ／Ｆ確認レスポンスに多重されている独立ＣＬＫフラグを確認し（１１０３）、その値が１ならばＰＣＩｅ初期化を実施する（１１０４）。なおこのとき、ＳＤ Ｉ／Ｆの初期化を合わせて実施してもよい。一方独立ＣＬＫフラグが０ならば、ＰＣＩｅ Ｉ／Ｆは使用不可であるため、ＳＤ Ｉ／Ｆによる初期化を継続する（１１０５）。

以上説明したように、本発明の実施の形態によれば、独立信号ホスト装置７００は、接続されたＳＤ−ＰＣＩｅカードが独立ＣＬＫ型ＳＤ−ＰＣＩｅカードか否かをＳＤ Ｉ／Ｆを用いて確認し、独立ＣＬＫ型ＳＤ−ＰＣＩｅカードであると検出したとき、ＰＣＩｅ Ｉ／Ｆによる初期化を実施する。これにより、既存のＳＤ Ｉ／ＦおよびＰＣＩｅ Ｉ／Ｆとが独立に実装されているホストコントローラを用いて、より早くより安価にＳＤ−ＰＣＩｅカードに対応したホスト装置を開発することが可能になる。

一方で、共用信号ホスト装置４００および共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００とを組み合わせて用いることで、ホスト装置（もしくはホストコントローラ）およびスレーブ装置の端子数を削減することができる。このことから、共用信号ホスト装置４００および共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００の存在を認めるほうが好ましい。本発明は、独立信号ホスト装置７００と共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００とが接続されたときの場合についても説明している。また共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００、独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００双方の機能を併せ持つＳＤ−ＰＣＩｅカードを定義することも可能である。このＳＤ−ＰＣＩｅカードは、共用信号ホスト装置４００から直接ＰＣＩｅ初期化が行われたときは、共用ＣＬＫ型ＳＤ−ＰＣＩｅカード３００として、独立信号ホスト装置７００から独立ＣＬＫフラグの値が１であるＩ／Ｆ確認コマンドを受信したときは、独立ＣＬＫ型ＳＤ−ＰＣＩｅカード６００として動作する。

なお、本発明の実施の形態における端子配置は一例であり、本実施の形態の主旨を満足するものであれば、他の割り当て方法でもよい。さらに共用ＣＬＫ型ＳＤ−ＰＣＩｅカードでは、さらに信号線の共用を行ってもよい。

また、本発明の実施の形態においては、標準サイズのＳＤカードの例を用いて説明を行ったが、より小さなサイズのＳＤカードであるｍｉｃｒｏＳＤカードでも同様の効果を得ることができる。

また、本発明においては、ＲＥＦＣＬＫ＋信号およびＲＥＦＣＬＫ−信号とを単一の信号線で送信する通信方式について説明した。一方ＰＣＩｅ Ｉ／Ｆでは、データ信号（Ｐ０Ｒｐ信号およびＰ０Ｒｎ信号）にＲＥＦＣＬＫ＋信号およびＲＥＦＣＬＫ−信号を重畳して送信することも可能であることから、本方式を第３の方式としてＩ／Ｆ確認コマンドおよびＩ／Ｆ確認レスポンスのＲｅｓｅｒｖｅｄ領域に、上記第３の方式をサポートしているか否かを示す重畳ＣＬＫフラグを独立ＣＬＫフラグとは別に設定できるようにしてもよい。

本開示は、低速Ｉ／Ｆと高速Ｉ／Ｆとを併せ持つ、ＳＤカードをはじめとするスレーブ装置と対応ホスト装置、及び前記ホスト装置及びスレーブ装置からなるリムーバブルシステムに適用することができる。

１００ 従来ＳＤカード
２００ ＵＨＳ−ＩＩカード
３００ 共用ＣＬＫ型ＳＤ−ＰＣＩｅカード
４００ 共用信号ホスト装置
４０１ スロット
４０２ ホストコントローラ
４０３ ＳＤ Ｉ／Ｆ ＰＨＹ
４０４ ＰＣＩｅ Ｉ／Ｆ ＰＨＹ
４１１ ＤＡＴ０信号線
４１２ ＤＡＴ１信号線
４１３ ＲＥＦＣＬＫ＋信号線
４１４ ＲＥＦＣＬＫ−信号線
４２１ 端子＃７
４２２ 端子＃８
４３１ 外部スイッチ
４３２ 外部スイッチ
５００ 共用信号ホスト装置
５０２ ホストコントローラ
５３１ 内蔵スイッチ
５３２ 内蔵スイッチ
６００ 独立ＣＬＫ型ＳＤ−ＰＣＩｅカード
７００ 独立信号ホスト装置
７０１ スロット
７０２ ホストコントローラ
７０３ ＳＤ Ｉ／Ｆ ＰＨＹ
７０４ ＰＣＩｅ Ｉ／Ｆ ＰＨＹ
７１１ ＤＡＴ０信号線
７１２ ＤＡＴ１信号線
７１３ ＲＥＦＣＬＫ＋信号線
７１４ ＲＥＦＣＬＫ−信号線
７２１ 端子＃７
７２２ 端子＃８
７２３ 端子＃２０
７２４ 端子＃１９
８０１ Ｉ／Ｆ確認コマンド
８０２ Ｉ／Ｆ確認レスポンス
８１１ Ｉ／Ｆ確認コマンド
８１２ Ｉ／Ｆ確認レスポンス
１００１ Ｉ／Ｆ確認コマンド
１００２ Ｉ／Ｆ確認レスポンス
１１０１ ＳＤ Ｉ／Ｆを起動
１１０２ Ｉ／Ｆ確認コマンド送信
１１０３ 独立ＣＬＫフラグの値による条件分岐
１１０４ ＰＣＩｅ Ｉ／Ｆで初期化
１１０５ ＳＤ Ｉ／Ｆで初期化

Claims (3)

1. 第１のインターフェースと、第２のインターフェースとがあって、前記第１のインターフェースの信号線と、前記第２のインターフェースの信号線を共有する前記第２のインターフェースの第１の通信形式と、前記第１のインターフェースの信号線と、前記第２のインターフェースの信号線を別個に割り当てる前記第２のインターフェースの第２の通信形式があるとき、
   前記第２の通信形式に対応したホスト装置は、前記第１のインターフェースによりスレーブ装置が前記第２の通信形式に対応しているか否かを確認し、
   前記ホスト装置は、前記スレーブ装置が前記第２の通信形式に対応していると検出したとき、前記第２のインターフェースによる通信を開始し、
   前記スレーブ装置が前記第２の通信形式に対応していないと検出したとき、前記第１のインターフェースによる通信を開始することを特徴とする、通信形式判定方法。
2. 前記第１のインターフェースが、ＳＤ インターフェースであることを特徴とする、請求項１に記載の通信形式判定方法。
3. 前記第２のインターフェースが、ＰＣＩ Ｅｘｐｒｅｓｓインターフェースであることを特徴とする、請求項１に記載の通信形式判定方法。

Images