JP2019057229A - 通信形式判定方法 - Google Patents
通信形式判定方法 Download PDFInfo
- Publication number
- JP2019057229A JP2019057229A JP2017182545A JP2017182545A JP2019057229A JP 2019057229 A JP2019057229 A JP 2019057229A JP 2017182545 A JP2017182545 A JP 2017182545A JP 2017182545 A JP2017182545 A JP 2017182545A JP 2019057229 A JP2019057229 A JP 2019057229A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- pcie
- card
- signal
- independent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】本開示は、SDカードにPCIe I/Fを導入するとき、複数の通信形式のうちいずれをサポートしているかを確認するための方法を提供する。
【解決手段】第1のインターフェースの信号線および第2のインターフェースの信号線を共有する第1の通信形式と、第1のインターフェースの信号線および第2のインターフェースの信号線を別個に割り当てる第2の通信形式において、第2の通信形式に対応したホスト装置は、第1のインターフェースによりスレーブ装置が第2の通信形式に対応しているか否かを確認し、前記スレーブ装置が前記第2の通信形式に対応していると検出したとき、第2のインターフェースによる通信を開始し、前記スレーブ装置が前記第2の通信形式に対応していないと検出したとき、前記第1のインターフェースによる通信を開始する。
【選択図】図11
【解決手段】第1のインターフェースの信号線および第2のインターフェースの信号線を共有する第1の通信形式と、第1のインターフェースの信号線および第2のインターフェースの信号線を別個に割り当てる第2の通信形式において、第2の通信形式に対応したホスト装置は、第1のインターフェースによりスレーブ装置が第2の通信形式に対応しているか否かを確認し、前記スレーブ装置が前記第2の通信形式に対応していると検出したとき、第2のインターフェースによる通信を開始し、前記スレーブ装置が前記第2の通信形式に対応していないと検出したとき、前記第1のインターフェースによる通信を開始する。
【選択図】図11
Description
本開示は、相互に接続が可能なホスト装置及びスレーブ装置間の通信形式を判定する方法に関する。
近年、フラッシュメモリ等の大容量の不揮発性記憶素子を備え、高速でのデータ処理が可能な、小型、挿抜可能なカード形状のSDカード、メモリースティックといったスレーブ装置が市場に普及している。このようなスレーブ装置は、スレーブ装置を使用可能なホスト装置である、パーソナルコンピュータ、スマートフォン、デジタルカメラ、オーディオプレーヤ及びカーナビゲーションシステム等において利用されている。
図1は、発売当初から存在する従来SDカード100の端子配置を示した図である。この従来SDカード100の1段目に、シングルエンド方式の低速インターフェース(以後I/Fと略記)であるSD I/Fの端子群が配置されている。具体的には、3.3V電源を供給するVDD1(端子#4)、グランドに接続されるVSS1(端子#3)とVSS2(端子#6)、コマンドおよびレスポンス信号を通信するCMD(端子#2)、SDI/Fで使用するクロック信号を送信するCLK(端子#5)、およびデータ信号を通信するDAT0、DAT1、DAT2、DAT3(それぞれ端子#7、#8、#9、#1)である。
図2は、上記従来SDカード100に差動シリアル方式を用いた高速I/FであるUHS−II(Ultra High Speed−II) I/Fを追加したUHS−IIカード200の端子配置を示した図である。なお差動シリアル方式とは、1つの信号Xを2本の信号線X+およびX−の組とした伝送路を用いて伝送する方式である。UHS−IIカード200では、原則として1段目に低速I/F用端子、2段目に高速I/F用端子を割り当てる。以下、UHS−IIカード200の端子割り当てについて、従来SDカード100と異なる部分について説明する。
高速I/F用端子として、1.8V電源を供給するVDD2(端子#14)、グランドに接続されるVSS3(端子#10)、VSS4(端子#13)およびVSS5(端子#17)、原則ホスト装置からスレーブ装置の方向にデータ信号を伝送するD0+、D0−(それぞれ端子#11、#12)、原則スレーブ装置からホスト装置の方向にデータ信号を伝送するD1+、D1−(それぞれ端子#16、#15)が追加されている。そしてホスト装置からスレーブ装置の方向に高速I/F向けクロック信号を伝送するRCLK+、RCLK−は、それぞれ1段目の端子#7、#8に割り当てられている。すなわち、端子#7はSD I/FのDAT0とUHS−II I/FのRCLK+とが、端子#8はSD I/FのDAT1とUHS−II I/FのRCLK−とがそれぞれ共用している。
SDカードのような小型カード形状のスレーブ装置においては、実装面積の観点で実装できる端子の数に制約が生じるため、上記のように低速I/Fと高速I/Fの信号線を共用することで、端子数の増加を抑止していた。
このUHS−IIカードの端子配置については、非特許文献1に記載されている。
SD Specifications Part 1Physical Layer Simplified Specification Version 4.10 (SD Association、2013年1月)
昨今、ギガビットオーダーの高速I/FとしてPCI Express(以下PCIeと略記)が注目されている。PCIeもUHS−IIと同様差動シリアル方式を用いたI/Fであり、UHS−IIにおける上下1組ずつの伝送路とクロックを割り当てることが可能である。
図3は、上記従来SDカード100にPCIe I/Fを追加し、後述するようにREFCLK信号を含む一部の信号線を共有する共用CLK型SD−PCIeカード300の端子配置を示した図である。共用CLK型SD−PCIeカード300もUHS−IIカード200と同様、原則として1段目に低速I/F用端子、2段目に高速I/F用端子を割り当てる。以下、共用CLK型SD−PCIeカード300の端子割り当てについて、従来SDカード100およびUHS−IIカード200と異なる部分について説明する。
さらなる消費電力削減を実現するため、1.8VのVDD2に代わって1.2V電源を供給するVDD3(端子#18)をPCIe I/F用端子として追加する。そして、UHS−II I/FにおいてはVDD2は不使用のため、端子#14は未アサイン(N/A)となる。またUHS−II I/FのD0+、D0−に相当する、ホスト装置からスレーブ装置の方向にデータ信号を伝送するPCIe I/FのP0Rp、P0Rnをそれぞれ端子#11、#12に、同様にD1+、D1−に相当するスレーブ装置からホスト装置の方向にデータ信号を伝送するP0Tp、P0Tnをそれぞれ端子#16、#15に割り当てる。
共用CLK型SD−PCIeカード300において、PCIe I/F用クロックを送信するためのREFCLK+およびREFCLK−があり、それぞれ端子#7、#8に割り当てる。すなわち、端子#7をSD I/FのDAT0とPCIe I/FのREFCLK+とが、端子#8をSD I/FのDAT1とPCIe I/FのREFCLK−とが共用する。
さらに、PCIe I/Fでは、省電力モードの開始、終了を通知するためのCLKREQ#信号があり、上記を端子#9に割り当て、SD I/FのDAT2と共用する。
図4は、上記共用CLK型SD−PCIeカード300に接続されるホスト装置の構成について説明した図である。図4において、400は共用信号ホスト装置、401はSD−PCIeカードを装着するためのスロット、402はホストコントローラ、403はホストコントローラ402に実装されたSD I/F PHY(物理層モジュール)、404はホストコントローラ402に実装されたPCIe I/F PHY、411はSD I/FのDAT0信号線、412はSD I/FのDAT1信号線、413はPCIe I/FのREFCLK+信号線、414はPCIe I/FのREFCLK−信号線、421はDAT0信号もしくはREFCLK+信号が供給される共用CLK型SD−PCIeカード300の端子#7、422はDAT1信号もしくはREFCLK−信号が供給される共用CLK型SD−PCIeカード300の端子#8、431はDAT0信号線411とREFCLK+信号線413とを切り換える外部スイッチ、432はDAT1信号線412とREFCLK−信号線414とを切り換える外部スイッチである。
ホストコントローラ402には、SD I/F PHY403およびPCIe I/F PHY404とが独立のモジュールとして実装されている。
また、SD I/Fで必要となる信号線(DAT0信号線411、DAT1信号線412ほか)は、SD I/F PHY403から直接ホストコントローラ402の外部端子に接続され、外部に供給される。同様に、PCIe I/Fで必要となる信号線(REFCLK+信号線413、REFCLK−信号線414ほか)は、PCIe I/F PHY404から直接ホストコントローラ402の外部端子に接続され、外部に供給される。現在普及しているSD I/FおよびPCIe I/F双方に対応したホストコントローラは、上記のようにSD I/Fの信号線、およびPCIe I/Fの信号線それぞれ独立に外部に出力される構成が多い。
従って、DAT0信号線411とREFCLK+信号線413とを共にSD−PCIeカードの端子#7(421)に供給するためには、外部スイッチ431が必要となる。同様にDAT1信号線412とREFCLK−信号線414とを共にSD−PCIeカードの端子#8(422)に供給するためには、外部スイッチ432が必要となる。このほか図示していないが、SD I/FのDAT2信号と、PCIe I/FのCLKREQ#信号も共用されており、信号を共用するための外部スイッチが必要である。
しかしながら、上記外部スイッチを実装するにはコストがかかり、かつ携帯用ホスト装置のように筐体の大きさに制約のあるホスト装置では、ホスト基板上での配線が困難となる。
また図5のように、異なる信号線を共用するための内蔵スイッチ531および内蔵スイッチ532をホストコントローラ502の内部に実装すれば、共用信号ホスト装置500上に外部スイッチを実装する必要はないが、ホストコントローラ502の新規開発が必要で、ホスト装置にとって多大な負担となる。
以上の課題を鑑み、本発明ではSD I/F、PCIe I/Fの信号線がそれぞれ独立に外部に出力されるホストコントローラを実装したホスト装置が、信号線を共有しないSD−PCIeカードを利用するための、通信形式判定方法を提供する。
本開示は、第1のインターフェースと、第2のインターフェースとがあって、前記第1のインターフェースの信号線と、前記第2のインターフェースの信号線を共有する前記第2のインターフェースの第1の通信形式と、前記第1のインターフェースの信号線と、前記第2のインターフェースの信号線を別個に割り当てる前記第2のインターフェースの第2の通信形式があるとき、前記第2の通信形式に対応したホスト装置は、前記第1のインターフェースによりスレーブ装置が前記第2の通信形式に対応しているか否かを確認し、前記ホスト装置は、前記スレーブ装置が前記第2の通信形式に対応していると検出したとき、前記第2のインターフェースによる通信を開始し、前記スレーブ装置が前記第2の通信形式に対応していないと検出したとき、前記第1のインターフェースによる通信を開始することを特徴とする。
また第1のインターフェースはSD I/Fであり、第2のインターフェースはPCIe I/Fであることを特徴とする。
本開示により、SD I/F PHYおよびPCIe I/F PHYの信号線が、おのおの独立に出力されるホストコントローラを用いた独立信号ホスト装置において、対応可能なSD−PCIeカードの判別を容易に実施することができる。
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、同じ符号を付した構成要素については、それぞれの実施の形態において同一の機能を有するものとする。
なお、本開示は、当業者が理解するための添付図面及び以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
図6は、本発明の実施の形態にかかるSD−PCIeカードである独立CLK型SD−PCIeカード600の端子配置を示した図である。この独立CLK型SD−PCIeカード600の1段目に、シングルエンド方式の低速I/FであるSD I/Fの端子群が配置されている。具体的には、3.3V電源を供給するVDD1(端子#4)、グランドに接続されるVSS1(端子#3)とVSS2(端子#6)、コマンドおよびレスポンス信号を通信するCMD(端子#2)、SDI/Fで使用するクロック信号を送信するCLK(端子#5)、およびデータ信号を通信するDAT0、DAT1、DAT2、DAT3(それぞれ端子#7、#8、#9、#1)である。
また2段目に、差動シリアル方式の高速I/FであるPCIe I/Fの端子群が配置されている。具体的には、1.2V電源を供給するVDD3(端子#14)、グランドに接続されるVSS3(端子#10)、VSS4(端子#13)、VSS5(端子#17)、ホスト装置からスレーブ装置の方向にデータ信号を伝送するPCIe I/FのP0Rp、P0Rn(それぞれ端子#11、#12)、スレーブ装置からホスト装置の方向にデータ信号を伝送するP0Tp、P0Tn(それぞれ端子#16、#15)、に割り当てる。
さらにPCIe I/Fで使用するREFCLK+、REFCLK−、CLKREQ#をそれぞれ端子#20、#19、#18に割り当てる。
従って本実施の形態の独立CLK型SD−PCIeカード600では、異なる信号が共用されている端子は存在しない。以後、このような独立CLK型SD−PCIeカード600を独立CLK型SD−PCIeカードと呼ぶ。
図7は、上記独立CLK型SD−PCIeカード600に接続されるホスト装置の構成について説明した図である。図7において、700は独立信号ホスト装置、701はSD−PCIeカードを装着するためのスロット、702はホストコントローラ、703はホストコントローラ702に実装されたSD I/F PHY(物理層モジュール)、704はホストコントローラ702に実装されたPCIe I/F PHY、711はSD I/FのDAT0信号線、712はSD I/FのDAT1信号線、713はPCIe I/FのREFCLK+信号線、714はPCIe I/FのREFCLK−信号線、721はDAT0信号が供給される独立CLK型SD−PCIeカード600の端子#7、722はDAT1信号が供給される独立CLK型SD−PCIeカード600の端子#8、723はREFCLK+信号が供給される独立CLK型SD−PCIeカード600の端子#20、724はREFCLK−信号が供給される独立CLK型SD−PCIeカード600の端子#19である。
図8は、SD I/F初期化冒頭にホスト装置が発行するI/F確認コマンド、およびスレーブ装置が上記I/F確認コマンドを受信したときに返信するI/F確認レスポンスについて説明する図である。
図8(a)は、SD I/Fのみ有するホスト装置とSD I/Fのみ有するスレーブ装置である従来SDカード100とがSD I/Fのみで接続されている場合のI/F確認方法について説明した図である。このとき、ホスト装置はSD I/FのCMD信号線を介してI/F確認コマンド801を発行する。このI/F確認コマンド801のReserved領域はすべて0である。I/F確認コマンド801を受信した従来SDカード100は、対応するReserved領域がすべて0であるI/F確認レスポンス802を送信する。
図8(b)は独立信号ホスト装置700に、独立CLK型SD−PCIeカード600が接続されている場合のI/F確認方法について説明した図である。このとき、ホスト装置はSD I/FのCMD信号線を介してI/F確認コマンド811を発行する。このI/F確認コマンド811では、I/F確認コマンド801のReserved領域のうち、独立CLKフラグと呼ぶ特定の1ビットを1に設定する。
独立CLKフラグが1であるI/F確認コマンド811を受信した独立CLK型SD−PCIeカード600は、独立CLKフラグが1であるI/F確認レスポンス812を送信する。
独立CLKフラグが1であるI/F確認レスポンス812を受信した独立信号ホスト装置700は、接続されたスレーブ装置が独立CLK型SD−PCIeカード600であると検出し、PCIe I/F PHY704は、SD−PCIe I/Fの初期化を実行する。なおこのとき、独立信号ホスト装置700は、引き続きSD I/Fの初期化を行ってもよい。
図9は、独立信号ホスト装置700に共用CLK型SD−PCIeカード300が接続されている場合のI/F確認方法について説明した図である。図9において、共用CLK型SD−PCIeカード300には端子#19、#20が存在しないため、REFCLK+信号線713およびREFCLK−信号線714は未接続状態である。
図10は独立信号ホスト装置700に、共用CLK型SD−PCIeカード300が接続されている場合のI/F確認方法について説明した図である。このとき、独立信号ホスト装置700はSD I/FのCMD信号線を介して独立CLKフラグに1を設定したI/F確認コマンド1001を発行する。このとき、共用CLK型SD−PCIeカード300は、対応する独立CLKフラグが0であるI/F確認レスポンス1002を送信する。
独立CLKフラグが1であるI/F確認レスポンス1002を受信した独立信号ホスト装置700は、接続されたスレーブ装置が共用CLK型SD−PCIeカード300であると検出し、PCIe I/Fの初期化を停止し、SD I/Fでの初期化を継続する。
なお、独立CLKフラグに1を設定したI/F確認コマンド1001を受信した共用CLK型SD−PCIeカード300は、I/F確認レスポンス1002を送信しない、としてもよい。この場合、I/F確認レスポンス1002を受信できなかった独立信号ホスト装置700は、改めて独立CLKフラグを0としたI/F確認コマンドを送信すればよい。
図11は、これまで説明した独立信号ホスト装置700の動作をまとめたフロー図である。
独立信号ホスト装置700は、はじめにSD I/Fを起動し(1101)、独立CLKフラグを1に設定したI/F確認コマンドを発行する(1102)。
I/F確認レスポンスに多重されている独立CLKフラグを確認し(1103)、その値が1ならばPCIe初期化を実施する(1104)。なおこのとき、SD I/Fの初期化を合わせて実施してもよい。一方独立CLKフラグが0ならば、PCIe I/Fは使用不可であるため、SD I/Fによる初期化を継続する(1105)。
以上説明したように、本発明の実施の形態によれば、独立信号ホスト装置700は、接続されたSD−PCIeカードが独立CLK型SD−PCIeカードか否かをSD I/Fを用いて確認し、独立CLK型SD−PCIeカードであると検出したとき、PCIe I/Fによる初期化を実施する。これにより、既存のSD I/FおよびPCIe I/Fとが独立に実装されているホストコントローラを用いて、より早くより安価にSD−PCIeカードに対応したホスト装置を開発することが可能になる。
一方で、共用信号ホスト装置400および共用CLK型SD−PCIeカード300とを組み合わせて用いることで、ホスト装置(もしくはホストコントローラ)およびスレーブ装置の端子数を削減することができる。このことから、共用信号ホスト装置400および共用CLK型SD−PCIeカード300の存在を認めるほうが好ましい。本発明は、独立信号ホスト装置700と共用CLK型SD−PCIeカード300とが接続されたときの場合についても説明している。また共用CLK型SD−PCIeカード300、独立CLK型SD−PCIeカード600双方の機能を併せ持つSD−PCIeカードを定義することも可能である。このSD−PCIeカードは、共用信号ホスト装置400から直接PCIe初期化が行われたときは、共用CLK型SD−PCIeカード300として、独立信号ホスト装置700から独立CLKフラグの値が1であるI/F確認コマンドを受信したときは、独立CLK型SD−PCIeカード600として動作する。
なお、本発明の実施の形態における端子配置は一例であり、本実施の形態の主旨を満足するものであれば、他の割り当て方法でもよい。さらに共用CLK型SD−PCIeカードでは、さらに信号線の共用を行ってもよい。
また、本発明の実施の形態においては、標準サイズのSDカードの例を用いて説明を行ったが、より小さなサイズのSDカードであるmicroSDカードでも同様の効果を得ることができる。
また、本発明においては、REFCLK+信号およびREFCLK−信号とを単一の信号線で送信する通信方式について説明した。一方PCIe I/Fでは、データ信号(P0Rp信号およびP0Rn信号)にREFCLK+信号およびREFCLK−信号を重畳して送信することも可能であることから、本方式を第3の方式としてI/F確認コマンドおよびI/F確認レスポンスのReserved領域に、上記第3の方式をサポートしているか否かを示す重畳CLKフラグを独立CLKフラグとは別に設定できるようにしてもよい。
本開示は、低速I/Fと高速I/Fとを併せ持つ、SDカードをはじめとするスレーブ装置と対応ホスト装置、及び前記ホスト装置及びスレーブ装置からなるリムーバブルシステムに適用することができる。
100 従来SDカード
200 UHS−IIカード
300 共用CLK型SD−PCIeカード
400 共用信号ホスト装置
401 スロット
402 ホストコントローラ
403 SD I/F PHY
404 PCIe I/F PHY
411 DAT0信号線
412 DAT1信号線
413 REFCLK+信号線
414 REFCLK−信号線
421 端子#7
422 端子#8
431 外部スイッチ
432 外部スイッチ
500 共用信号ホスト装置
502 ホストコントローラ
531 内蔵スイッチ
532 内蔵スイッチ
600 独立CLK型SD−PCIeカード
700 独立信号ホスト装置
701 スロット
702 ホストコントローラ
703 SD I/F PHY
704 PCIe I/F PHY
711 DAT0信号線
712 DAT1信号線
713 REFCLK+信号線
714 REFCLK−信号線
721 端子#7
722 端子#8
723 端子#20
724 端子#19
801 I/F確認コマンド
802 I/F確認レスポンス
811 I/F確認コマンド
812 I/F確認レスポンス
1001 I/F確認コマンド
1002 I/F確認レスポンス
1101 SD I/Fを起動
1102 I/F確認コマンド送信
1103 独立CLKフラグの値による条件分岐
1104 PCIe I/Fで初期化
1105 SD I/Fで初期化
200 UHS−IIカード
300 共用CLK型SD−PCIeカード
400 共用信号ホスト装置
401 スロット
402 ホストコントローラ
403 SD I/F PHY
404 PCIe I/F PHY
411 DAT0信号線
412 DAT1信号線
413 REFCLK+信号線
414 REFCLK−信号線
421 端子#7
422 端子#8
431 外部スイッチ
432 外部スイッチ
500 共用信号ホスト装置
502 ホストコントローラ
531 内蔵スイッチ
532 内蔵スイッチ
600 独立CLK型SD−PCIeカード
700 独立信号ホスト装置
701 スロット
702 ホストコントローラ
703 SD I/F PHY
704 PCIe I/F PHY
711 DAT0信号線
712 DAT1信号線
713 REFCLK+信号線
714 REFCLK−信号線
721 端子#7
722 端子#8
723 端子#20
724 端子#19
801 I/F確認コマンド
802 I/F確認レスポンス
811 I/F確認コマンド
812 I/F確認レスポンス
1001 I/F確認コマンド
1002 I/F確認レスポンス
1101 SD I/Fを起動
1102 I/F確認コマンド送信
1103 独立CLKフラグの値による条件分岐
1104 PCIe I/Fで初期化
1105 SD I/Fで初期化
Claims (3)
- 第1のインターフェースと、第2のインターフェースとがあって、前記第1のインターフェースの信号線と、前記第2のインターフェースの信号線を共有する前記第2のインターフェースの第1の通信形式と、前記第1のインターフェースの信号線と、前記第2のインターフェースの信号線を別個に割り当てる前記第2のインターフェースの第2の通信形式があるとき、
前記第2の通信形式に対応したホスト装置は、前記第1のインターフェースによりスレーブ装置が前記第2の通信形式に対応しているか否かを確認し、
前記ホスト装置は、前記スレーブ装置が前記第2の通信形式に対応していると検出したとき、前記第2のインターフェースによる通信を開始し、
前記スレーブ装置が前記第2の通信形式に対応していないと検出したとき、前記第1のインターフェースによる通信を開始することを特徴とする、通信形式判定方法。 - 前記第1のインターフェースが、SD インターフェースであることを特徴とする、請求項1に記載の通信形式判定方法。
- 前記第2のインターフェースが、PCI Expressインターフェースであることを特徴とする、請求項1に記載の通信形式判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017182545A JP2019057229A (ja) | 2017-09-22 | 2017-09-22 | 通信形式判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017182545A JP2019057229A (ja) | 2017-09-22 | 2017-09-22 | 通信形式判定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019057229A true JP2019057229A (ja) | 2019-04-11 |
Family
ID=66107671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017182545A Pending JP2019057229A (ja) | 2017-09-22 | 2017-09-22 | 通信形式判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019057229A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021514505A (ja) * | 2019-01-18 | 2021-06-10 | シリコン モーション インコーポレイティッドSilicon Motion Inc. | 初期化法と関連するコントローラ、メモリデバイス、およびホスト |
US11232048B2 (en) | 2019-01-18 | 2022-01-25 | Silicon Motion Inc. | Methods, flash memory controller, and electronic device for SD memory card device |
US11544107B2 (en) | 2020-04-17 | 2023-01-03 | Western Digital Technologies, Inc. | Storage system and method for multiprotocol handling |
WO2024043087A1 (ja) * | 2022-08-26 | 2024-02-29 | パナソニックIpマネジメント株式会社 | ホスト装置、不揮発性記憶装置およびメモリシステム |
-
2017
- 2017-09-22 JP JP2017182545A patent/JP2019057229A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021514505A (ja) * | 2019-01-18 | 2021-06-10 | シリコン モーション インコーポレイティッドSilicon Motion Inc. | 初期化法と関連するコントローラ、メモリデバイス、およびホスト |
US11232048B2 (en) | 2019-01-18 | 2022-01-25 | Silicon Motion Inc. | Methods, flash memory controller, and electronic device for SD memory card device |
US11409452B2 (en) | 2019-01-18 | 2022-08-09 | Silicon Motion Inc. | Initialization methods and associated controller, memory device and host |
JP7179073B2 (ja) | 2019-01-18 | 2022-11-28 | シリコン モーション インコーポレイティッド | 初期化法と関連するコントローラ、メモリデバイス、およびホスト |
US11625345B2 (en) | 2019-01-18 | 2023-04-11 | Silicon Motion Inc. | Methods, flash memory controller, and electronic device for SD memory card device |
US11726686B2 (en) | 2019-01-18 | 2023-08-15 | Silicon Motion Inc. | Initialization methods and associated controller, memory device and host |
US11544107B2 (en) | 2020-04-17 | 2023-01-03 | Western Digital Technologies, Inc. | Storage system and method for multiprotocol handling |
WO2024043087A1 (ja) * | 2022-08-26 | 2024-02-29 | パナソニックIpマネジメント株式会社 | ホスト装置、不揮発性記憶装置およびメモリシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230106495A1 (en) | Memory card and host device thereof | |
US11977940B2 (en) | Memory card with multiple modes, and host device corresponding to the memory card | |
JP2019057229A (ja) | 通信形式判定方法 | |
US7287703B2 (en) | Removable memory cards including USB and other controllers, connectors, and methods of operating same | |
KR100823166B1 (ko) | 통신 속도가 향상된 메모리 카드 및 메모리 카드를포함하는 메모리 카드 시스템 | |
EP1692641B1 (en) | Efficient connection between modules of removable eletronic circuit cards | |
JP3813849B2 (ja) | カード装置 | |
EP2324431B1 (en) | Input-output module, processing platform and method for extending a memory interface for input-output operations | |
JP7292864B2 (ja) | 半導体記憶装置 | |
US8621258B2 (en) | Device for operating two memory cards in two sockets with different pin arrangements | |
JP6861348B2 (ja) | スレーブ装置およびホスト装置 | |
US20200201803A1 (en) | Information recording device, access device, and access method | |
JP5364036B2 (ja) | 接続バス、電子装置及びシステム | |
WO2018186456A1 (ja) | ホスト装置及びリムーバブルシステム | |
US7159064B2 (en) | Method and device for increasing data transfer in multi-media card | |
JP4588427B2 (ja) | メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法 | |
TWM592995U (zh) | 記憶卡的讀寫控制系統 | |
US11782852B2 (en) | Communication device and communication method | |
JP2017049873A (ja) | ホスト装置、スレーブ装置及びリムーバブルシステム | |
WO2022176358A1 (ja) | ホスト装置、スレーブ装置およびデータ転送システム | |
WO2016132733A1 (ja) | ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム | |
JP2006221670A (ja) | カード装置 | |
US20100169698A1 (en) | Recording medium control element, recording medium control circuit board, and recording medium control device | |
CN112041830A (zh) | 通信接口与封装结构 | |
JP2008242601A (ja) | メモリカード制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190121 |