JP2008521080A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008521080A5 JP2008521080A5 JP2007540733A JP2007540733A JP2008521080A5 JP 2008521080 A5 JP2008521080 A5 JP 2008521080A5 JP 2007540733 A JP2007540733 A JP 2007540733A JP 2007540733 A JP2007540733 A JP 2007540733A JP 2008521080 A5 JP2008521080 A5 JP 2008521080A5
- Authority
- JP
- Japan
- Prior art keywords
- unit
- busy
- data
- signal line
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000011664 signaling Effects 0.000 description 9
- 238000004590 computer program Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000006011 modification reaction Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular Effects 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000001808 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Description
本発明の代表的実施形態は、一般的にメモリー装置を含む取り外し可能なメモリー・モジュールに関し、特にマルチメディアカード(MultiMediaCard(MMC)))として知られているもの及びセキュアデジタル(Secure Digital(SD))メモリー・カードとして知られているもののような取り外し可能なメモリー・モジュール(これらに限定はされない)とのインターフェースに関する。
MMCのような取り外し可能なメモリー・モジュールでは、ビジー・シグナリングは例えばデータ・プログラミングと関連して定義される。ビジー信号は、MMCからホスト装置に出力され、この場合には"次のデータのためにバッファ・レディ"を示すために用いられる。消去コマンドもビジー信号を使うが、この場合にはそれは"消去ビジー"を示す。ピン総数を節約するために一般に1本だけビジー信号ラインがあるので、ビジー信号の使用は融通が利かない。
MMC協会(MMC Association(MMCA))システムにおけるビジー信号についての現在の定義は、ホスト装置のソフトウェア層が、通例、データがブロック単位で、例えば16kバイトのブロックを単位として、転送されるように実現されるという事実に基いている。MMCインターフェースを介して転送されるデータの1つのブロックはホスト装置ブロック・サイズのほんの小さな部分であるに過ぎないので(通例、MMCブロックは512バイトである)、いわゆる複数ブロック書き込み(Multiple Block Write)コマンドを用いるのが実際的である。ビジー信号の意味は、現在、データ転送の場合には"バッファ・レディ"であるので、ホストはバッファのステータスをポーリングせずにデータの複数の512バイト・ブロックをMMCに転送することができる。
しかし、現在明示されているように、最後のブロックが転送された後に(例えば、16kバイト・ブロック全体の最後の512バイト・ブロック)ホストが"プログラミング・レディ"ステータス信号をポーリングし始めなければならないという点で問題があり、それは、転送されるべき新しいブロックが無いのでこの時点で適切になることである。プログラム・レディ・ステータス信号をポールすることをホストに要求することは、ホストの処理能力の非能率的な使用である。
本発明の代表的な実施形態により、上記及び他の問題が克服され、他の利点が実現される。
本発明は、第1の側面において、信号ラインを含むバスを介して第1ユニットと第2ユニットとをインターフェースで接続する方法を提供する。この方法は、信号ラインを介して第1ユニットから第2ユニットへ第1情報を送出し、第2ユニットから信号ラインを駆動して状態変化を生じさせ、信号ラインの状態変化を第1ユニットにおいて第1の意味を有すると解釈し、それに応じて第1ユニットから信号ラインに第2情報を送出し、第2ユニットから信号ラインを再び駆動して状態変化を生じさせ、第1ユニットにおいて、前記信号ラインに第2情報を送出した後に生じた信号ラインの状態変化を第1の意味とは異なる第2の意味を有すると解釈する。
本発明は、第2の側面において、コンピュータ可読媒体に収納され、信号ラインを含むバスを介して第1ユニットと第2ユニットとをインターフェースで接続する動作を実行するためのプログラム命令から構成されるコンピュータ・プログラムを提供する。その動作は、信号ラインを介して第1ユニットから第2ユニットへ第1情報を送出し、第2ユニットから信号ラインを駆動して状態変化を生じさせ、信号ラインの状態変化を第1ユニットにおいて第1の意味を有すると解釈し、それに応じて第1ユニットから信号ラインに第2情報を送出し、第2ユニットから信号ラインを再び駆動して状態変化を生じさせ、第1ユニットにおいて、前記信号ラインに第2情報を送出した後に生じた信号ラインの状態変化を第1の意味とは異なる第2の意味を有すると解釈することを含む。
本発明は、第3の側面において、信号ラインを含むバスを介して第1ユニットと第2ユニットとをインターフェースで接続する装置を提供する。この実施形態の装置は、信号ラインに接続された第1ユニットに配置されるドライバと、信号ラインに接続された第1ユニットに配置されるレシーバとを含む。このドライバは、信号ラインを介して第1ユニットから第2ユニットに第1情報を送出しそして第2情報を送出するように動作可能であり、レシーバは、第2ユニットにおいて第1及び第2情報の両方が受け取られた後に、第2ユニットから駆動された信号ラインの状態変化を受け取るように動作可能である。第1ユニットに配置されるコントローラは、信号ラインの状態変化を第1情報を送出した後には第1の意味を有すると解釈し、信号ラインを介して第1ユニットから第2ユニットに第2情報を送出した後には第1の意味とは異なる第2の意味を有すると解釈する。第1ユニットはホストを含むことができ、第2ユニットはメモリー・カードを含むことができる。
本発明は、第4の側面において、信号ラインを含むバスを介して第1ユニットと第2ユニットとをインターフェースで接続する装置を提供する。この実施形態の装置は、信号ラインに接続された第1ユニットに配置されるドライバと、信号ラインに接続された第1ユニットに配置されるレシーバとを含む。このレシーバは信号ラインを介して第2ユニットから第1情報を受け取りそして第2情報を受け取るように動作可能であり、ドライバは、第1及び第2情報の両方が受け取られた後に、信号ラインの状態変化を第2ユニットに送出するように動作可能である。第1ユニットに配置されるコントローラは、第1情報を受け取った後には信号ラインの状態変化に第1の意味を持たせ、信号ラインを介して第2ユニットから第2情報を受け取った後には第1の意味とは異なる第2の意味を持たせる。第1ユニットはメモリー・カードを含むことができ、第2ユニットはホストを含むことができる。
本発明は、別の側面において、バスを介して第1ユニットから第2ユニットにデータを送信する方法を提供する。この方法は、n個(n>1)のブロックのデータ転送を開始し、第1ユニットから第2ユニットへ転送される始めのn−1個のデータ・ブロックについて、第1ユニットの次のデータ・ブロックについての転送可能時期を第1ユニットに通知するために、第2ユニットにより生成されるステータス信号をn−1個のデータ・ブロックの各々の後のバッファ・ビジー/レディ・ステータス信号になるように制御し、第1ユニットから第2ユニットに転送されるn番目のデータ・ブロックについて、内部プログラミングが存在する場合に第2ユニットによる内部プログラミングの終了を第1ユニットに通知するために、ステータス信号をn番目のデータ・ブロックの後のプログラミング・ビジー/レディ・ステータス信号になるように制御することを含む。
本発明は、別の側面において、コンピュータ可読媒体に収納され、バスを介して第1ユニットから第2ユニットへデータを送信する動作を実行するためのプログラム命令から構成されるコンピュータ・プログラムを提供する。その動作は、n個(n>1)のブロックのデータ転送を開始し、第1ユニットから第2ユニットへ転送される始めのn−1個のデータ・ブロックについて、第1ユニットの次のデータ・ブロックについての転送可能時期を第1ユニットに通知するために、第2ユニットにより生成されるステータス信号をn−1個のデータ・ブロックの各々の後のバッファ・ビジー/レディ・ステータス信号になるように制御し、第1ユニットから第2ユニットに転送されるn番目のデータ・ブロックについて、内部プログラミングが存在する場合に第2ユニットによる内部プログラミングの終了を第1ユニットに通知するためにステータス信号をn番目のデータ・ブロックの後のプログラミング・ビジー/レディ・ステータス信号になるように制御することを含む。本発明は、更に別の側面において、バスを介して第1ユニットから第2ユニットへデータを送信する装置を提供する。この装置はn個のブロックのデータ転送を開始するコントローラを含み、ここでn>1である。第1ユニットから第2ユニットへ転送される始めのn−1個のデータ・ブロックについて、第2ユニットは第1ユニットの次のデータ・ブロックについての転送可能時期を第1ユニットに通知するために、ステータス信号をn−1個のデータ・ブロックの各々の後のバッファ・ビジー/レディ・ステータス信号になるように制御し、第1ユニットから第2ユニットに転送されるn番目のデータ・ブロックについて、第2ユニットは内部プログラミングが存在する場合に第2ユニットによる内部プログラミングの終了を第1ユニットに通知するためにステータス信号をn番目のデータ・ブロックの後のプログラミング・ビジー/レディ・ステータス信号になるように制御する。
他の動作モードによれば、本発明の実施形態は、バスを介して第1ユニットから第2ユニットにデータを送信する方法、コンピュータ・プログラム及び装置を含む。この方法は、n個のブロックのデータ転送を開始し(n>1)、第1ユニットから第2ユニットへ転送される始めのn−1個のデータ・ブロックについて、第1ユニットの次のデータ・ブロックについての転送可能時期を第1ユニットに通知するために、第2ユニットにより生成されるステータス信号をn−1個のデータ・ブロックの各々の後のバッファ・ビジー/レディ・ステータス信号になるように制御し、第1ユニットから第2ユニットに転送されるn番目のデータ・ブロックの後に、ストップ送信コマンドを第2ユニットに送り、内部プログラミングが存在する場合に第2ユニットによる内部プログラミングの終了を第1ユニットに通知するためにステータス信号をプログラミング・ビジー/レディ・ステータス信号になるように制御する。
本発明の代表的実施形態の上記及びその他の側面は、下記の詳細な説明を添付されている図面と関連させて読むことにより、いっそう明らかにされる。
図1は、データ・ライン5に関連するビジー信号4を含むバス3によってメモリー・カード2(例えば、MMC)のような第2ユニットに接続されたホスト1のような第1ユニットを示す。また、ホスト1がコマンドをカード2にそれを介して発するところのコマンド(CMD)ライン6と、クロック(CLK)7とも示されている。一般に、バス3は、多重使用又はマルチモード・ビジー信号4を提供するように本発明の実施形態に従って改変されていることを除いて"マルチメディアカード、システム仕様、バージョン3.31、MMCA技術委員会"、2003("The MultiMediaCard,System Specification,Version 3.31,MMCA Technical Committee",2003)として定義されているものと両立し得る。しかし、本発明の実施形態がMMC両立カード、インターフェース及びバスのみと使用されるように限定されると見なされるべきでないことが認められるべきである。
ホスト1は、セルラー電話機、又はデジタル・カメラ、又はPC、又はメモリー・カード2の使用を考慮し得る任意の適切な装置であり得る。ホスト1は、データ信号ライン5に結合されたドライバ1A及びレシーバ1Bと、ドライバ1A及びレシーバ1Bに結合されて本発明の教示に従って動作し得る制御論理1Cとを含むと仮定される。メモリー・カード2は、データ信号ライン5に結合されたドライバ2A及びレシーバ2Bと、ドライバ2A及びレシーバ2Bに結合されて本発明の教示に従って更に動作し得る制御論理2Cとを含むと仮定される。
本発明の代表的実施形態は、コマンド実行中のビジー信号の意味の変更に配慮している。MMCデータ転送動作の場合については、このことは、始めに送られるデータ・ブロックについてはビジー信号4がホスト1により現行どおりに使用され解釈されるが(すなわち、"バッファ・ビジー/レディ")、最後のデータ・ブロックについてはビジー信号4が"プログラミング・ビジー/レディ"と解釈されるということを意味する。データ転送中にMMC2内でデータ・プログラミングが進行している可能性があるということが留意されるべきである。従って、"プログラミング・ビジー/レディ"ステータス信号は、メモリー・カード2の内部プログラミングが何時完了するかをホスト1に知らせるために使用される。
本発明の代表的実施形態の使用に関しては、ホスト1がMMC2の内部"プログラム・ビジー/レディ"ステータス信号をポールする必要はなく、これによりホスト・インターフェース(IF)リソースを節約する。その代わり、ホスト1はデータ転送全体の間、より効率的なビジー信号ベースの割込み駆動動作モードを使用し続けることができる。更に、本発明の実施形態の使用は、より少数のソフトウェア・タイマが必要であり(ポーリング動作の時間を定めるために使用されるものなど)、これによりインプリメンテーションを簡易化するということを意味する。本発明の実施形態の使用は、性能向上が実現され得ること;下位互換性及び順互換性が可能にされること;並列アクティビティ・インプリメンテーション使用が効率的に可能にされることも意味する。
次に2つの代表的動作モードが説明される。本発明の実施形態の使用により可能にされる動作モードがこれら2つの動作モード以外にもあることが認められるべきである。
第1の動作モードは複数ブロック書き込み(Multiple Block Write)と称される。MMC両立動作についてはコマンド・シーケンスは以下のとおりである:
CMD16(Set_Block_Length(ブロック長さをセットする));
CMD23(Set_Block_Count(ブロック・カウントをセットする));この情報からMMC2はデータのどのブロックが最後のブロックであるかを判断することができる;
CMD24(Write_Block(ブロックを書き込む));データの複数のブロックを書き込む。
CMD16(Set_Block_Length(ブロック長さをセットする));
CMD23(Set_Block_Count(ブロック・カウントをセットする));この情報からMMC2はデータのどのブロックが最後のブロックであるかを判断することができる;
CMD24(Write_Block(ブロックを書き込む));データの複数のブロックを書き込む。
このコマンド・シーケンスの次にデータ・ライン5でデータ・ブロックをMMC2に送る動作が続く。全てのデータ・ブロック間にデータ・ライン5でのビジー・シグナリングがある。この場合のビジーの意味は"バッファ・ビジー/レディ"である。ビジー信号がアサート解除(deassert)されると(ハイになると)、直ちにホスト1は次のデータ・ブロックをMMC2に送ることができる。上記のように、データ転送中、MMC2の中でデータ・プログラミングが進行している可能性がある。本発明の1つの側面に従って、MMC2は、最後のデータ・ブロックを受け取った後、ビジー信号4の意味を"プログラミング・ビジー/レディ"に変更する。これは、ホスト1がMMC2のプログラミング・ステータスのポーリングを開始しなくても良くて、代わりに、アクセスのこの段階でもビジー・インターラプトを待ち続けることができることを意味する。しかし、ビジー・インターラプトの発生は、ホスト1により、"プログラミング・レディ"ステータス表示の発生と解釈される。
第2の動作モードは開放型複数ブロック書き込み(Multiple Block Write)と称される。MMC両立動作についてはコマンド・シーケンスは以下のとおりである:
CMD16(Set_Block_Length(ブロック長さをセットする));
CMD25(Write_Multiple_Block(複数ブロックを書き込む));
データ・ライン5でのデータ・ブロックの送り;及び
CMD12(Stop_Transmission(送信をやめる));この情報からMMC2はデータの最後のブロックが既に送られたことを知る。
CMD16(Set_Block_Length(ブロック長さをセットする));
CMD25(Write_Multiple_Block(複数ブロックを書き込む));
データ・ライン5でのデータ・ブロックの送り;及び
CMD12(Stop_Transmission(送信をやめる));この情報からMMC2はデータの最後のブロックが既に送られたことを知る。
全てのデータ・ブロック間にデータ・ライン5上でビジー・シグナリングが発生する。この場合のビジーの意味は"バッファ・ビジー/レディ"である。ビジー信号がアサート解除(deassert)されると、直ちにホスト1は次のデータ・ブロックをMMC2に送ることができる。データ転送中、MMC2の中でデータ・プログラミングが進行している可能性がある。本発明の1つの側面に従って、MMC2は、ストップ・コマンド(CMD12)を受け取った後、ビジー信号を再びセットするが、この場合にはビジー信号4の意味は再び"プログラミング・ビジー/レディ"である。
その間にCMD12がMMC2に送られ得るところの可能なタイムスロットが幾つかあり、それらがビジー信号4の意味及び解釈に影響を及ぼし得ることに留意することができる。
図2は、CMD23(Set_Block_Count(ブロック・カウントをセットする))及びCMD25(Write_Multiple_Block(複数ブロックを書き込む))がCMD信号ライン6で送られる動作モードを図解で説明する波形図であって、データの最初と最後のブロックを伝達するデータ・ライン5と、"バッファ・ビジー/レディ"及び"プログラミング・ビジー/レディ"の一方を示すようにカード2によって駆動されるデュアルモード・ビジー信号4の使用とを示す。
代わりの実施形態としていろいろなタイプのステータス表示のために(例えば、この場合にはバッファ・ステータス及びプログラミング・ステータスのために)別々のビジー・ラインが使用され得る。しかし、このアプローチはより多くの物理的ピンを必要とし、また下位互換性ではない。
ビジー信号4についての以前の使用方法とは対照的に、本発明の側面に従って、ビジー信号4の意味は、同じコマンド(例えば、複数ブロック書き込み(Multiple Block Write)コマンド)の中で、また転送されるデータ・ブロック間で、変更される。
ビジー・シグナリングの動作モードをMMC2が選択するようにホスト1がMMC2をプログラムすることは本発明の代表的実施形態の範囲内にある。例えば、パワーオン・リセット時に、MMC2は、ビジー・シグナリングの在来の使用に戻ることができるが、その後、ビジー・シグナリングのマルチモード使用で動作するように(例えば、バッファ・ビジー/レディ及びプログラミング・ビジー/レディ)ホスト1によりプログラムされ得る。代わりに、パワーオン動作モードはビジー・シグナリングのマルチモード使用であると定義されて良く、このときホスト1は、MMC2を、在来のビジー/レディ・シグナリングを使用するようにプログラムすることができる。
本発明の実施形態は、1つの側面において、データ信号ライン5を含むバス3を通してホスト1に結合するためのバス・インターフェースを含むメモリー・カード2を提供する。そのバス・インターフェースは、データ信号ラインに結合されたドライバ2Aと、同じくデータ信号ライン5に結合されたレシーバ2Bとを含む。レシーバ2Bは、データ信号ライン5を介してホスト1から第1情報を受け取るように動作可能である。ドライバ2Aは、データ信号ライン5の状態の変化(ビジー信号4の遷移としての)をホスト1に送出するように動作可能である。メモリー・カード2は制御論理又はコントローラ2Cを更に含み、これは、ドライバ2Aとレシーバ2Bとに結合されていて、データ信号ライン5の状態の変化に、第1情報を受け取った後には第1の意味(例えば、"バッファ・ビジー/レディ")を持たせ、またデータ信号ライン5を介してホスト1から第2情報を受け取った後には第2の意味(例えば、"プログラミング・ビジー/レディ")を持たせるように動作可能である。
バス3はコマンド信号ライン6を更に含んでおり、コントローラ2Cは、ホスト1からコマンド信号ライン6を通して受け取られた少なくとも1つのコマンドに応答して、データ信号ライン5の状態の変化に、第1情報を受け取った後には第1の意味を持たせ、またデータ信号ライン5を介してホスト1から第2情報を受け取った後には第2の意味を持たせるように、動作する。
コントローラ2Cは、ホスト1から受け取られたプログラミングに応答して、データ信号ライン5の状態の変化の意味を、第1情報を受け取った後に第1の意味を持ち且つデータ信号ラインを介してホストから第2情報を受け取った後に第2の意味を持つように、又は、第1情報を受け取った後に第1の意味を持ち且つデータ信号ライン5を介してホスト1から第2情報を受け取った後にも第1の意味を持つように、決定することができる。
以上の記述は、代表的で非限定的な例を介して、本発明を実行するために発明者によって現在熟考されている最良の方法及び装置についての充分で有益な説明を提供している。しかし、付随する図面及び添付されている請求項と関連させて以上の記述を読めば、種々の改変及び改造が当業者にとって明らかになるであろう。
代わりの実施形態の単なる例として、他の類似の又は同等のシグナリング・プロトコル及びモジュール・タイプが当業者により試みられ得る。更に、ビジー信号4は単一のデータ転送コマンドの間に3つ以上の意味を持たされ得る。一例として、3つのデータ・ブロックを転送するとき、ビジー信号4は、第1データ・ブロックが転送された後に第1の意味を、第2データ・ブロックが転送された後に第2の意味を、第3データ・ブロックが転送された後には第3の意味を持つことができる。更にこの点に関して、ビジー信号は、多相コマンドの実行中、複数の異なる状態を示すために使用され得る。例えば、消去されるべきアドレスがコマンド・ラインで送られ、ビジー信号4が、初めのアドレスが受け取られた後には更なるアドレスが送られ得ることを示し、最後の消去されるべきアドレスが送られた後にはビジー信号4が消去ステータスを示す多相消去コマンドの使用を考えよう。
しかし、本発明の教示のこのような、及び類似の改変は、全て、なお本発明の実施形態の範囲内にある。
更に、本発明の代表的実施形態の特徴の一部が、他の特徴の対応する使用を伴わずに有利に使用され得る。従って、以上の記述は、本発明の原理、教示及び実施形態を単に例証するものであって、これらを限定するものと解されるべきでない。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US62909804P | 2004-11-17 | 2004-11-17 | |
US60/629,098 | 2004-11-17 | ||
US11/250,711 | 2005-10-14 | ||
US11/250,711 US7565469B2 (en) | 2004-11-17 | 2005-10-14 | Multimedia card interface method, computer program product and apparatus |
PCT/IB2005/003279 WO2006054136A1 (en) | 2004-11-17 | 2005-11-03 | Multimedia card interface method, computer program product and apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008521080A JP2008521080A (ja) | 2008-06-19 |
JP2008521080A5 true JP2008521080A5 (ja) | 2011-04-28 |
JP4739349B2 JP4739349B2 (ja) | 2011-08-03 |
Family
ID=36385977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007540733A Active JP4739349B2 (ja) | 2004-11-17 | 2005-11-03 | マルチメディア・カード・インターフェース方法、コンピュータ・プログラム及び装置 |
Country Status (13)
Country | Link |
---|---|
US (1) | US7565469B2 (ja) |
EP (1) | EP1820110B1 (ja) |
JP (1) | JP4739349B2 (ja) |
KR (1) | KR100919159B1 (ja) |
AT (1) | ATE478386T1 (ja) |
AU (1) | AU2005305564B2 (ja) |
BR (1) | BRPI0519042A2 (ja) |
CA (2) | CA2723056C (ja) |
DE (1) | DE602005023049D1 (ja) |
HK (1) | HK1110971A1 (ja) |
MX (1) | MX2007005812A (ja) |
RU (1) | RU2416819C2 (ja) |
WO (1) | WO2006054136A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7565469B2 (en) * | 2004-11-17 | 2009-07-21 | Nokia Corporation | Multimedia card interface method, computer program product and apparatus |
US20080082750A1 (en) * | 2006-09-28 | 2008-04-03 | Okin Kenneth A | Methods of communicating to, memory modules in a memory channel |
KR100966374B1 (ko) | 2007-08-27 | 2010-07-01 | 삼성엘이디 주식회사 | 백색 led를 이용한 면광원 및 이를 구비한 lcd백라이트 유닛 |
JP2009086988A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | メモリカード |
US8200864B1 (en) * | 2010-03-02 | 2012-06-12 | Amazon Technologies, Inc. | Pre-defined multiblock transfers |
US8843692B2 (en) * | 2010-04-27 | 2014-09-23 | Conversant Intellectual Property Management Inc. | System of interconnected nonvolatile memories having automatic status packet |
US9552206B2 (en) * | 2010-11-18 | 2017-01-24 | Texas Instruments Incorporated | Integrated circuit with control node circuitry and processing circuitry |
US10122889B1 (en) | 2017-05-08 | 2018-11-06 | Bank Of America Corporation | Device for generating a resource distribution document with physical authentication markers |
TW202314512A (zh) * | 2017-12-28 | 2023-04-01 | 慧榮科技股份有限公司 | 快閃記憶體控制器、安全數位卡、使用於快閃記憶體控制器的方法以及存取安全數位卡的主機 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3134819B2 (ja) | 1997-06-04 | 2001-02-13 | ソニー株式会社 | データ処理装置 |
US7003593B2 (en) | 1997-12-17 | 2006-02-21 | Src Computers, Inc. | Computer system architecture and memory controller for close-coupling within a hybrid processing system utilizing an adaptive processor interface port |
US6279114B1 (en) * | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
EP1073006A1 (en) * | 1999-07-26 | 2001-01-31 | Molex Incorporated | Chip card ejector system |
US7243185B2 (en) * | 2004-04-05 | 2007-07-10 | Super Talent Electronics, Inc. | Flash memory system with a high-speed flash controller |
JP3815936B2 (ja) * | 2000-01-25 | 2006-08-30 | 株式会社ルネサステクノロジ | Icカード |
JP4185680B2 (ja) * | 2001-07-09 | 2008-11-26 | 株式会社ルネサステクノロジ | 記憶装置 |
JP3865629B2 (ja) * | 2001-07-09 | 2007-01-10 | 株式会社ルネサステクノロジ | 記憶装置 |
CN101515263B (zh) | 2001-07-25 | 2011-05-25 | 索尼公司 | 接口装置 |
JP3839288B2 (ja) | 2001-09-12 | 2006-11-01 | 株式会社ルネサステクノロジ | メモリカード |
GB0123416D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
JP2003242470A (ja) * | 2002-02-21 | 2003-08-29 | Sony Corp | 外部接続機器及びホスト機器 |
US20040064612A1 (en) * | 2002-09-26 | 2004-04-01 | Sandisk Corporation | Method and system for using a memory card protocol inside a bus protocol |
US6917992B2 (en) * | 2002-09-30 | 2005-07-12 | Intel Corporation | Method and apparatus for efficient command queuing within a serial ATA environment |
CN100428210C (zh) | 2002-10-16 | 2008-10-22 | 松下电器产业株式会社 | 集成电路卡、数据传送装置以及数据传送方法 |
US6977656B1 (en) * | 2003-07-28 | 2005-12-20 | Neomagic Corp. | Two-layer display-refresh and video-overlay arbitration of both DRAM and SRAM memories |
US8429313B2 (en) * | 2004-05-27 | 2013-04-23 | Sandisk Technologies Inc. | Configurable ready/busy control |
US7466588B2 (en) * | 2004-10-07 | 2008-12-16 | Nokia Corporation | Method for improving programming speed in memory devices |
US7565469B2 (en) * | 2004-11-17 | 2009-07-21 | Nokia Corporation | Multimedia card interface method, computer program product and apparatus |
-
2005
- 2005-10-14 US US11/250,711 patent/US7565469B2/en active Active
- 2005-11-03 AU AU2005305564A patent/AU2005305564B2/en active Active
- 2005-11-03 WO PCT/IB2005/003279 patent/WO2006054136A1/en active Application Filing
- 2005-11-03 CA CA2723056A patent/CA2723056C/en active Active
- 2005-11-03 JP JP2007540733A patent/JP4739349B2/ja active Active
- 2005-11-03 KR KR1020077013441A patent/KR100919159B1/ko active IP Right Grant
- 2005-11-03 BR BRPI0519042-8A patent/BRPI0519042A2/pt not_active IP Right Cessation
- 2005-11-03 CA CA2587681A patent/CA2587681C/en active Active
- 2005-11-03 AT AT05799469T patent/ATE478386T1/de not_active IP Right Cessation
- 2005-11-03 EP EP05799469A patent/EP1820110B1/en active Active
- 2005-11-03 DE DE602005023049T patent/DE602005023049D1/de active Active
- 2005-11-03 RU RU2007119309/08A patent/RU2416819C2/ru not_active IP Right Cessation
- 2005-11-03 MX MX2007005812A patent/MX2007005812A/es active IP Right Grant
-
2008
- 2008-05-23 HK HK08105728.0A patent/HK1110971A1/xx unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4739349B2 (ja) | マルチメディア・カード・インターフェース方法、コンピュータ・プログラム及び装置 | |
USRE46488E1 (en) | Direct data transfer between slave devices | |
JP4799417B2 (ja) | ホストコントローラ | |
JP2008521080A5 (ja) | ||
US6618788B1 (en) | ATA device control via a packet-based interface | |
US7802061B2 (en) | Command-based control of NAND flash memory | |
KR100958850B1 (ko) | 플래시 메모리의 작동을 모니터링하기 위한 디바이스 및방법 | |
US7831755B2 (en) | Method and system for interfacing a plurality of memory devices using an MMC/SD protocol | |
CN110990310B (zh) | 一种设备端sd控制器、控制方法及电子设备 | |
US7685343B2 (en) | Data access method for serial bus | |
US20070005847A1 (en) | Data transfer control device and electronic instrument | |
US20070131767A1 (en) | System and method for media card communication | |
CN100527113C (zh) | 多媒体卡接口方法、计算机程序产品和装置 | |
US7383360B2 (en) | Electronic data storage system divides command requiring data transfer into subcommands, in accordance with performance of devices | |
JPH02226454A (ja) | コンピユータ・システムおよびそのデータ転送方法 | |
US7730233B2 (en) | Data transfer control device and electronic instrument | |
KR101192594B1 (ko) | 슬레이브 디바이스 사이에서 직접 데이터를 전송하는 방법 |