JP4739349B2 - マルチメディア・カード・インターフェース方法、コンピュータ・プログラム及び装置 - Google Patents

Description

本発明の代表的実施形態は、一般的にメモリー装置を含む取り外し可能なメモリー・モジュールに関し、特にマルチメディアカード（ＭｕｌｔｉＭｅｄｉａＣａｒｄ（ＭＭＣ）））として知られているもの及びセキュアデジタル（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ（ＳＤ））メモリー・カードとして知られているもののような取り外し可能なメモリー・モジュール（これらに限定はされない）とのインターフェースに関する。

ＭＭＣのような取り外し可能なメモリー・モジュールでは、ビジー・シグナリングは例えばデータ・プログラミングと関連して定義される。ビジー信号は、ＭＭＣからホスト装置に出力され、この場合には"次のデータのためにバッファ・レディ"を示すために用いられる。消去コマンドもビジー信号を使うが、この場合にはそれは"消去ビジー"を示す。ピン総数を節約するために一般に１本だけビジー信号ラインがあるので、ビジー信号の使用は融通が利かない。

ＭＭＣ協会（ＭＭＣ Ａｓｓｏｃｉａｔｉｏｎ（ＭＭＣＡ））システムにおけるビジー信号についての現在の定義は、ホスト装置のソフトウェア層が、通例、データがブロック単位で、例えば１６ｋバイトのブロックを単位として、転送されるように実現されるという事実に基いている。ＭＭＣインターフェースを介して転送されるデータの１つのブロックはホスト装置ブロック・サイズのほんの小さな部分であるに過ぎないので（通例、ＭＭＣブロックは５１２バイトである）、いわゆる複数ブロック書き込み（Multiple Block Write）コマンドを用いるのが実際的である。ビジー信号の意味は、現在、データ転送の場合には"バッファ・レディ"であるので、ホストはバッファのステータスをポーリングせずにデータの複数の５１２バイト・ブロックをＭＭＣに転送することができる。

しかし、現在明示されているように、最後のブロックが転送された後に（例えば、１６ｋバイト・ブロック全体の最後の５１２バイト・ブロック）ホストが"プログラミング・レディ"ステータス信号をポーリングし始めなければならないという点で問題があり、それは、転送されるべき新しいブロックが無いのでこの時点で適切になることである。プログラム・レディ・ステータス信号をポールすることをホストに要求することは、ホストの処理能力の非能率的な使用である。

本発明の代表的な実施形態により、上記及び他の問題が克服され、他の利点が実現される。

本発明は、第１の側面において、信号ラインを含むバスを介して第１ユニットと第２ユニットとをインターフェースで接続する方法を提供する。この方法は、信号ラインを介して第１ユニットから第２ユニットへ第１情報を送出し、第２ユニットから信号ラインを駆動して状態変化を生じさせ、信号ラインの状態変化を第１ユニットにおいて第１の意味を有すると解釈し、それに応じて第１ユニットから信号ラインに第２情報を送出し、第２ユニットから信号ラインを再び駆動して状態変化を生じさせ、第１ユニットにおいて、前記信号ラインに第２情報を送出した後に生じた信号ラインの状態変化を第１の意味とは異なる第２の意味を有すると解釈する。

本発明は、第２の側面において、コンピュータ可読媒体に収納され、信号ラインを含むバスを介して第１ユニットと第２ユニットとをインターフェースで接続する動作を実行するためのプログラム命令から構成されるコンピュータ・プログラムを提供する。その動作は、信号ラインを介して第１ユニットから第２ユニットへ第１情報を送出し、第２ユニットから信号ラインを駆動して状態変化を生じさせ、信号ラインの状態変化を第１ユニットにおいて第１の意味を有すると解釈し、それに応じて第１ユニットから信号ラインに第２情報を送出し、第２ユニットから信号ラインを再び駆動して状態変化を生じさせ、第１ユニットにおいて、前記信号ラインに第２情報を送出した後に生じた信号ラインの状態変化を第１の意味とは異なる第２の意味を有すると解釈することを含む。

本発明は、第３の側面において、信号ラインを含むバスを介して第１ユニットと第２ユニットとをインターフェースで接続する装置を提供する。この実施形態の装置は、信号ラインに接続された第１ユニットに配置されるドライバと、信号ラインに接続された第１ユニットに配置されるレシーバとを含む。このドライバは、信号ラインを介して第１ユニットから第２ユニットに第１情報を送出しそして第２情報を送出するように動作可能であり、レシーバは、第２ユニットにおいて第１及び第２情報の両方が受け取られた後に、第２ユニットから駆動された信号ラインの状態変化を受け取るように動作可能である。第１ユニットに配置されるコントローラは、信号ラインの状態変化を第１情報を送出した後には第１の意味を有すると解釈し、信号ラインを介して第１ユニットから第２ユニットに第２情報を送出した後には第１の意味とは異なる第２の意味を有すると解釈する。第１ユニットはホストを含むことができ、第２ユニットはメモリー・カードを含むことができる。

本発明は、第４の側面において、信号ラインを含むバスを介して第１ユニットと第２ユニットとをインターフェースで接続する装置を提供する。この実施形態の装置は、信号ラインに接続された第１ユニットに配置されるドライバと、信号ラインに接続された第１ユニットに配置されるレシーバとを含む。このレシーバは信号ラインを介して第２ユニットから第１情報を受け取りそして第２情報を受け取るように動作可能であり、ドライバは、第１及び第２情報の両方が受け取られた後に、信号ラインの状態変化を第２ユニットに送出するように動作可能である。第１ユニットに配置されるコントローラは、第１情報を受け取った後には信号ラインの状態変化に第１の意味を持たせ、信号ラインを介して第２ユニットから第２情報を受け取った後には第１の意味とは異なる第２の意味を持たせる。第１ユニットはメモリー・カードを含むことができ、第２ユニットはホストを含むことができる。

本発明は、別の側面において、バスを介して第１ユニットから第２ユニットにデータを送信する方法を提供する。この方法は、ｎ個（ｎ＞１）のブロックのデータ転送を開始し、第１ユニットから第２ユニットへ転送される始めのｎ−１個のデータ・ブロックについて、第１ユニットの次のデータ・ブロックについての転送可能時期を第１ユニットに通知するために、第２ユニットにより生成されるステータス信号をｎ−１個のデータ・ブロックの各々の後のバッファ・ビジー／レディ・ステータス信号になるように制御し、第１ユニットから第２ユニットに転送されるｎ番目のデータ・ブロックについて、内部プログラミングが存在する場合に第２ユニットによる内部プログラミングの終了を第１ユニットに通知するために、ステータス信号をｎ番目のデータ・ブロックの後のプログラミング・ビジー／レディ・ステータス信号になるように制御することを含む。

本発明は、別の側面において、コンピュータ可読媒体に収納され、バスを介して第１ユニットから第２ユニットへデータを送信する動作を実行するためのプログラム命令から構成されるコンピュータ・プログラムを提供する。その動作は、ｎ個（ｎ＞１）のブロックのデータ転送を開始し、第１ユニットから第２ユニットへ転送される始めのｎ−１個のデータ・ブロックについて、第１ユニットの次のデータ・ブロックについての転送可能時期を第１ユニットに通知するために、第２ユニットにより生成されるステータス信号をｎ−１個のデータ・ブロックの各々の後のバッファ・ビジー／レディ・ステータス信号になるように制御し、第１ユニットから第２ユニットに転送されるｎ番目のデータ・ブロックについて、内部プログラミングが存在する場合に第２ユニットによる内部プログラミングの終了を第１ユニットに通知するためにステータス信号をｎ番目のデータ・ブロックの後のプログラミング・ビジー／レディ・ステータス信号になるように制御することを含む。本発明は、更に別の側面において、バスを介して第１ユニットから第２ユニットへデータを送信する装置を提供する。この装置はｎ個のブロックのデータ転送を開始するコントローラを含み、ここでｎ＞１である。第１ユニットから第２ユニットへ転送される始めのｎ−１個のデータ・ブロックについて、第２ユニットは第１ユニットの次のデータ・ブロックについての転送可能時期を第１ユニットに通知するために、ステータス信号をｎ−１個のデータ・ブロックの各々の後のバッファ・ビジー／レディ・ステータス信号になるように制御し、第１ユニットから第２ユニットに転送されるｎ番目のデータ・ブロックについて、第２ユニットは内部プログラミングが存在する場合に第２ユニットによる内部プログラミングの終了を第１ユニットに通知するためにステータス信号をｎ番目のデータ・ブロックの後のプログラミング・ビジー／レディ・ステータス信号になるように制御する。

他の動作モードによれば、本発明の実施形態は、バスを介して第１ユニットから第２ユニットにデータを送信する方法、コンピュータ・プログラム及び装置を含む。この方法は、ｎ個のブロックのデータ転送を開始し（ｎ＞１）、第１ユニットから第２ユニットへ転送される始めのｎ−１個のデータ・ブロックについて、第１ユニットの次のデータ・ブロックについての転送可能時期を第１ユニットに通知するために、第２ユニットにより生成されるステータス信号をｎ−１個のデータ・ブロックの各々の後のバッファ・ビジー／レディ・ステータス信号になるように制御し、第１ユニットから第２ユニットに転送されるｎ番目のデータ・ブロックの後に、ストップ送信コマンドを第２ユニットに送り、内部プログラミングが存在する場合に第２ユニットによる内部プログラミングの終了を第１ユニットに通知するためにステータス信号をプログラミング・ビジー／レディ・ステータス信号になるように制御する。

本発明の代表的実施形態の上記及びその他の側面は、下記の詳細な説明を添付されている図面と関連させて読むことにより、いっそう明らかにされる。

発明の詳細な説明

図１は、データ・ライン５に関連するビジー信号４を含むバス３によってメモリー・カード２（例えば、ＭＭＣ）のような第２ユニットに接続されたホスト１のような第１ユニットを示す。また、ホスト１がコマンドをカード２にそれを介して発するところのコマンド（ＣＭＤ）ライン６と、クロック（ＣＬＫ）７とも示されている。一般に、バス３は、多重使用又はマルチモード・ビジー信号４を提供するように本発明の実施形態に従って改変されていることを除いて"マルチメディアカード、システム仕様、バージョン３．３１、ＭＭＣＡ技術委員会"、２００３（"Ｔｈｅ ＭｕｌｔｉＭｅｄｉａＣａｒｄ，Ｓｙｓｔｅｍ Ｓｐｅｃｉｆｉｃａｔｉｏｎ，Ｖｅｒｓｉｏｎ ３．３１，ＭＭＣＡ Ｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉｔｔｅｅ"，２００３）として定義されているものと両立し得る。しかし、本発明の実施形態がＭＭＣ両立カード、インターフェース及びバスのみと使用されるように限定されると見なされるべきでないことが認められるべきである。

ホスト１は、セルラー電話機、又はデジタル・カメラ、又はＰＣ、又はメモリー・カード２の使用を考慮し得る任意の適切な装置であり得る。ホスト１は、データ信号ライン５に結合されたドライバ１Ａ及びレシーバ１Ｂと、ドライバ１Ａ及びレシーバ１Ｂに結合されて本発明の教示に従って動作し得る制御論理１Ｃとを含むと仮定される。メモリー・カード２は、データ信号ライン５に結合されたドライバ２Ａ及びレシーバ２Ｂと、ドライバ２Ａ及びレシーバ２Ｂに結合されて本発明の教示に従って更に動作し得る制御論理２Ｃとを含むと仮定される。

本発明の代表的実施形態は、コマンド実行中のビジー信号の意味の変更に配慮している。ＭＭＣデータ転送動作の場合については、このことは、始めに送られるデータ・ブロックについてはビジー信号４がホスト１により現行どおりに使用され解釈されるが（すなわち、"バッファ・ビジー／レディ"）、最後のデータ・ブロックについてはビジー信号４が"プログラミング・ビジー／レディ"と解釈されるということを意味する。データ転送中にＭＭＣ２内でデータ・プログラミングが進行している可能性があるということが留意されるべきである。従って、"プログラミング・ビジー／レディ"ステータス信号は、メモリー・カード２の内部プログラミングが何時完了するかをホスト１に知らせるために使用される。

本発明の代表的実施形態の使用に関しては、ホスト１がＭＭＣ２の内部"プログラム・ビジー／レディ"ステータス信号をポールする必要はなく、これによりホスト・インターフェース（ＩＦ）リソースを節約する。その代わり、ホスト１はデータ転送全体の間、より効率的なビジー信号ベースの割込み駆動動作モードを使用し続けることができる。更に、本発明の実施形態の使用は、より少数のソフトウェア・タイマが必要であり（ポーリング動作の時間を定めるために使用されるものなど）、これによりインプリメンテーションを簡易化するということを意味する。本発明の実施形態の使用は、性能向上が実現され得ること；下位互換性及び順互換性が可能にされること；並列アクティビティ・インプリメンテーション使用が効率的に可能にされることも意味する。

次に２つの代表的動作モードが説明される。本発明の実施形態の使用により可能にされる動作モードがこれら２つの動作モード以外にもあることが認められるべきである。

第１の動作モードは複数ブロック書き込み（Multiple Block Write）と称される。ＭＭＣ両立動作についてはコマンド・シーケンスは以下のとおりである：

ＣＭＤ１６（Ｓｅｔ＿Ｂｌｏｃｋ＿Ｌｅｎｇｔｈ（ブロック長さをセットする））；

ＣＭＤ２３（Ｓｅｔ＿Ｂｌｏｃｋ＿Ｃｏｕｎｔ（ブロック・カウントをセットする））；この情報からＭＭＣ２はデータのどのブロックが最後のブロックであるかを判断することができる；

ＣＭＤ２４（Ｗｒｉｔｅ＿Ｂｌｏｃｋ（ブロックを書き込む））；データの複数のブロックを書き込む。

このコマンド・シーケンスの次にデータ・ライン５でデータ・ブロックをＭＭＣ２に送る動作が続く。全てのデータ・ブロック間にデータ・ライン５でのビジー・シグナリングがある。この場合のビジーの意味は"バッファ・ビジー／レディ"である。ビジー信号がアサート解除（ｄｅａｓｓｅｒｔ）されると（ハイになると）、直ちにホスト１は次のデータ・ブロックをＭＭＣ２に送ることができる。上記のように、データ転送中、ＭＭＣ２の中でデータ・プログラミングが進行している可能性がある。本発明の１つの側面に従って、ＭＭＣ２は、最後のデータ・ブロックを受け取った後、ビジー信号４の意味を"プログラミング・ビジー／レディ"に変更する。これは、ホスト１がＭＭＣ２のプログラミング・ステータスのポーリングを開始しなくても良くて、代わりに、アクセスのこの段階でもビジー・インターラプトを待ち続けることができることを意味する。しかし、ビジー・インターラプトの発生は、ホスト１により、"プログラミング・レディ"ステータス表示の発生と解釈される。

第２の動作モードは開放型複数ブロック書き込み（Multiple Block Write）と称される。ＭＭＣ両立動作についてはコマンド・シーケンスは以下のとおりである：
ＣＭＤ１６（Ｓｅｔ＿Ｂｌｏｃｋ＿Ｌｅｎｇｔｈ（ブロック長さをセットする））；
ＣＭＤ２５（Ｗｒｉｔｅ＿Ｍｕｌｔｉｐｌｅ＿Ｂｌｏｃｋ（複数ブロックを書き込む））；
データ・ライン５でのデータ・ブロックの送り；及び
ＣＭＤ１２（Ｓｔｏｐ＿Ｔｒａｎｓｍｉｓｓｉｏｎ（送信をやめる））；この情報からＭＭＣ２はデータの最後のブロックが既に送られたことを知る。

全てのデータ・ブロック間にデータ・ライン５上でビジー・シグナリングが発生する。この場合のビジーの意味は"バッファ・ビジー／レディ"である。ビジー信号がアサート解除（ｄｅａｓｓｅｒｔ）されると、直ちにホスト１は次のデータ・ブロックをＭＭＣ２に送ることができる。データ転送中、ＭＭＣ２の中でデータ・プログラミングが進行している可能性がある。本発明の１つの側面に従って、ＭＭＣ２は、ストップ・コマンド（ＣＭＤ１２）を受け取った後、ビジー信号を再びセットするが、この場合にはビジー信号４の意味は再び"プログラミング・ビジー／レディ"である。

その間にＣＭＤ１２がＭＭＣ２に送られ得るところの可能なタイムスロットが幾つかあり、それらがビジー信号４の意味及び解釈に影響を及ぼし得ることに留意することができる。

図２は、ＣＭＤ２３（Ｓｅｔ＿Ｂｌｏｃｋ＿Ｃｏｕｎｔ（ブロック・カウントをセットする））及びＣＭＤ２５（Ｗｒｉｔｅ＿Ｍｕｌｔｉｐｌｅ＿Ｂｌｏｃｋ（複数ブロックを書き込む））がＣＭＤ信号ライン６で送られる動作モードを図解で説明する波形図であって、データの最初と最後のブロックを伝達するデータ・ライン５と、"バッファ・ビジー／レディ"及び"プログラミング・ビジー／レディ"の一方を示すようにカード２によって駆動されるデュアルモード・ビジー信号４の使用とを示す。

代わりの実施形態としていろいろなタイプのステータス表示のために（例えば、この場合にはバッファ・ステータス及びプログラミング・ステータスのために）別々のビジー・ラインが使用され得る。しかし、このアプローチはより多くの物理的ピンを必要とし、また下位互換性ではない。

ビジー信号４についての以前の使用方法とは対照的に、本発明の側面に従って、ビジー信号４の意味は、同じコマンド（例えば、複数ブロック書き込み（Multiple Block Write）コマンド）の中で、また転送されるデータ・ブロック間で、変更される。

ビジー・シグナリングの動作モードをＭＭＣ２が選択するようにホスト１がＭＭＣ２をプログラムすることは本発明の代表的実施形態の範囲内にある。例えば、パワーオン・リセット時に、ＭＭＣ２は、ビジー・シグナリングの在来の使用に戻ることができるが、その後、ビジー・シグナリングのマルチモード使用で動作するように（例えば、バッファ・ビジー／レディ及びプログラミング・ビジー／レディ）ホスト１によりプログラムされ得る。代わりに、パワーオン動作モードはビジー・シグナリングのマルチモード使用であると定義されて良く、このときホスト１は、ＭＭＣ２を、在来のビジー／レディ・シグナリングを使用するようにプログラムすることができる。

本発明の実施形態は、１つの側面において、データ信号ライン５を含むバス３を通してホスト１に結合するためのバス・インターフェースを含むメモリー・カード２を提供する。そのバス・インターフェースは、データ信号ラインに結合されたドライバ２Ａと、同じくデータ信号ライン５に結合されたレシーバ２Ｂとを含む。レシーバ２Ｂは、データ信号ライン５を介してホスト１から第１情報を受け取るように動作可能である。ドライバ２Ａは、データ信号ライン５の状態の変化（ビジー信号４の遷移としての）をホスト１に送出するように動作可能である。メモリー・カード２は制御論理又はコントローラ２Ｃを更に含み、これは、ドライバ２Ａとレシーバ２Ｂとに結合されていて、データ信号ライン５の状態の変化に、第１情報を受け取った後には第１の意味（例えば、"バッファ・ビジー／レディ"）を持たせ、またデータ信号ライン５を介してホスト１から第２情報を受け取った後には第２の意味（例えば、"プログラミング・ビジー／レディ"）を持たせるように動作可能である。

バス３はコマンド信号ライン６を更に含んでおり、コントローラ２Ｃは、ホスト１からコマンド信号ライン６を通して受け取られた少なくとも１つのコマンドに応答して、データ信号ライン５の状態の変化に、第１情報を受け取った後には第１の意味を持たせ、またデータ信号ライン５を介してホスト１から第２情報を受け取った後には第２の意味を持たせるように、動作する。

コントローラ２Ｃは、ホスト１から受け取られたプログラミングに応答して、データ信号ライン５の状態の変化の意味を、第１情報を受け取った後に第１の意味を持ち且つデータ信号ラインを介してホストから第２情報を受け取った後に第２の意味を持つように、又は、第１情報を受け取った後に第１の意味を持ち且つデータ信号ライン５を介してホスト１から第２情報を受け取った後にも第１の意味を持つように、決定することができる。

以上の記述は、代表的で非限定的な例を介して、本発明を実行するために発明者によって現在熟考されている最良の方法及び装置についての充分で有益な説明を提供している。しかし、付随する図面及び添付されている請求項と関連させて以上の記述を読めば、種々の改変及び改造が当業者にとって明らかになるであろう。

代わりの実施形態の単なる例として、他の類似の又は同等のシグナリング・プロトコル及びモジュール・タイプが当業者により試みられ得る。更に、ビジー信号４は単一のデータ転送コマンドの間に３つ以上の意味を持たされ得る。一例として、３つのデータ・ブロックを転送するとき、ビジー信号４は、第１データ・ブロックが転送された後に第１の意味を、第２データ・ブロックが転送された後に第２の意味を、第３データ・ブロックが転送された後には第３の意味を持つことができる。更にこの点に関して、ビジー信号は、多相コマンドの実行中、複数の異なる状態を示すために使用され得る。例えば、消去されるべきアドレスがコマンド・ラインで送られ、ビジー信号４が、初めのアドレスが受け取られた後には更なるアドレスが送られ得ることを示し、最後の消去されるべきアドレスが送られた後にはビジー信号４が消去ステータスを示す多相消去コマンドの使用を考えよう。

しかし、本発明の教示のこのような、及び類似の改変は、全て、なお本発明の実施形態の範囲内にある。

更に、本発明の代表的実施形態の特徴の一部が、他の特徴の対応する使用を伴わずに有利に使用され得る。従って、以上の記述は、本発明の原理、教示及び実施形態を単に例証するものであって、これらを限定するものと解されるべきでない。

バスを介して第２ユニットに結合された第１ユニットを示すブロック図である。 本発明の動作を示す代表的波形図である。

Claims (21)

1. 信号ラインを含むバスを介して第１ユニットと第２ユニットとをインターフェースで接続する方法であって、
   複数ブロック書き込みコマンド実行中に、前記信号ラインを介して前記第１ユニットから前記第２ユニットへ第１情報を送出し、
   前記複数ブロック書き込みコマンド実行中に、前記第２ユニットから前記信号ラインを駆動して状態変化を生じさせ、
   前記複数ブロック書き込みコマンド実行中に、前記第１ユニットにおいて、前記信号ラインの前記状態変化を第１の意味を有すると解釈し、それに応じて前記第１ユニットから前記信号ラインに第２情報を送出し、
   前記複数ブロック書き込みコマンド実行中に、前記第２ユニットから前記信号ラインを再び駆動して前記状態変化を生じさせ、
   前記第１ユニットにおいて、前記信号ラインに前記第２情報を送出した後に生じた前記信号ラインの前記状態変化を前記第１の意味とは異なる第２の意味を有すると解釈することを特徴とする方法。
2. 信号ラインを含むバスを介して第１ユニットと第２ユニットとが通信する際に、前記第１ユニットのコントローラに処理を実行させるプログラム命令を含むコンピュータ・プログラムであって、前記通信が、
   複数ブロック書き込みコマンド実行中に、前記信号ラインを介して前記第１ユニットから前記第２ユニットへ第１情報を送出し、
   前記複数ブロック書き込みコマンド実行中に、前記第２ユニットから前記信号ラインを駆動して状態変化を生じさせ、
   前記複数ブロック書き込みコマンド実行中に、前記第１ユニットにおいて、前記信号ラインの前記状態変化を第１の意味を有すると解釈し、それに応じて前記第１ユニットから前記信号ラインに第２情報を送出し、
   前記複数ブロック書き込みコマンド実行中に、前記第２ユニットから前記信号ラインを再び駆動して前記状態変化を生じさせ、
   ることを含み、前記処理は、前記第１ユニットにおいて、前記信号ラインに前記第２情報を送出した後に生じた前記信号ラインの前記状態変化を前記第１の意味とは異なる第２の意味を有すると解釈することを含む、
   コンピュータ・プログラム。
3. 信号ラインを含むバスを介して第１ユニットと第２ユニットとをインターフェースで接続する装置であって、前記装置は、前記信号ラインに接続された前記第１ユニットに配置されるドライバと、前記信号ラインに接続された前記第１ユニットに配置されるレシーバと、前記第１ユニットに配置されるコントローラとを含み、
   前記ドライバは、複数ブロック書き込みコマンド実行中に、前記信号ラインを介して前記第１ユニットから前記第２ユニットに第１情報を送出しそして第２情報を送出しうるように構成され、
   前記レシーバは、前記複数ブロック書き込みコマンド実行中であって、前記第２ユニットにおいて前記第１情報が受け取られた後および前記第２情報が受け取られた後に、それぞれ、前記第２ユニットから駆動された前記信号ラインの状態変化を受け取るように構成され、
   前記コントローラは、
   ・ 前記複数ブロック書き込みコマンド実行中であって、前記第１情報が前記ドライバにより送出された後に、前記信号ラインの前記状態変化を第１の意味を有すると解釈し、
   ・ 前記複数ブロック書き込みコマンド実行中であって、前記第２情報が前記ドライバにより送出された後に、前記信号ラインの前記状態変化を前記第１の意味とは異なる第２の意味を有すると解釈しうるように構成される、
   装置。
4. 前記第１ユニットはホストを含み、前記第２ユニットはメモリー・カードを含むことを特徴とする請求項３に記載の装置。
5. 信号ラインを含むバスを介して第１ユニットと第２ユニットとをインターフェースで接続する装置であって、前記装置は、前記信号ラインに接続された前記第１ユニットに配置されるドライバと、前記信号ラインに接続された前記第１ユニットに配置されるレシーバと、前記第１ユニットに配置されるコントローラとを含み、
   前記レシーバは、複数ブロック書き込みコマンド実行中に、前記信号ラインを介して前記第２ユニットから第１情報を受け取りそして第２情報を受け取るように構成され、
   前記ドライバは、前記複数ブロック書き込みコマンド実行中に、前記第１情報が受け取られた後および前記第２情報が受け取られた後に、それぞれ、前記信号ラインの状態変化を前記第２ユニットに送出しうるように構成され、
   前記コントローラは、前記第１情報を受け取った後には前記信号ラインの前記状態変化に第１の意味を持たせ、前記信号ラインを介して前記第２ユニットから第２情報を受け取った後には前記第１の意味とは異なる第２の意味を持たせるように構成される、
   装置。
6. 前記第１ユニットはメモリー・カードを含み、前記第２ユニットはホストを含むことを特徴とする請求項５に記載の装置。
7. バスを介して第１ユニットから第２ユニットへデータを送信する方法であって、
   ｎ個（ｎ＞１）のブロックのデータ転送を開始し、
   前記第１ユニットから前記第２ユニットへ転送される始めのｎ−１個のデータ・ブロックについて、前記第１ユニットの次のデータ・ブロックについての転送可能時期を前記第１ユニットに通知するために、前記第２ユニットにより生成されるステータス信号を前記ｎ−１個のデータ・ブロックの各々の後のバッファ・ビジー／レディ・ステータス信号になるように制御し、
   前記第１ユニットから前記第２ユニットに転送されるｎ番目のデータ・ブロックについて、内部プログラミングが存在する場合に前記第２ユニットによる内部プログラミングの終了を前記第１ユニットに通知するために、前記ステータス信号を前記ｎ番目のデータ・ブロックの後のプログラミング・ビジー／レディ・ステータス信号になるように制御することを特徴とする方法。
8. 前記第１ユニットはホストから構成され、前記第２ユニットはメモリー・モジュールから構成されることを特徴とする請求項７に記載の方法。
9. 前記第１ユニットはセルラー電話機から構成され、前記第２ユニットはメモリー・カードから構成されることを特徴とする請求項７に記載の方法。
10. 前記第１ユニットは、インターラプト駆動動作モードにおいて前記ｎ個のデータ・ブロックの各々の後に前記ステータス信号を受け取ることを特徴とする請求項７に記載の方法。
11. バスを介して第１ユニットから第２ユニットへデータを送信する動作を、前記第１ユニットのコントローラに実行させるためのプログラム命令を含むコンピュータ・プログラムであって、前記動作は：
    ｎ個（ｎ＞１）のブロックのデータ転送を開始し、
    前記第１ユニットから前記第２ユニットへ転送される始めのｎ−１個のデータ・ブロックについて、前記第１ユニットの次のデータ・ブロックについての転送可能時期を前記第１ユニットに通知するために、前記第２ユニットにより生成されるステータス信号を前記ｎ−１個のデータ・ブロックの各々の後のバッファ・ビジー／レディ・ステータス信号になるように制御し、
    前記第１ユニットから前記第２ユニットに転送されるｎ番目のデータ・ブロックについて、内部プログラミングが存在する場合に前記第２ユニットによる内部プログラミングの終了を前記第１ユニットに通知するために前記ステータス信号を前記ｎ番目のデータ・ブロックの後のプログラミング・ビジー／レディ・ステータス信号になるように制御することを含む、
    コンピュータ・プログラム。
12. 前記第１ユニットはホストから構成され、前記第２ユニットはメモリー・モジュールから構成されることを特徴とする請求項１１に記載のコンピュータ・プログラム。
13. 前記第１ユニットはセルラー電話機から構成され、前記第２ユニットはメモリー・カードから構成されることを特徴とする請求項１１に記載のコンピュータ・プログラム。
14. 前記第１ユニットは、インターラプト駆動動作モードにおいて前記ｎ個のデータ・ブロックの各々の後に前記ステータス信号を受け取ることを特徴とする請求項１１に記載のコンピュータ・プログラム。
15. バスを介して第１ユニットから第２ユニットへデータを送信する装置であって、前記装置はｎ個のブロックのデータ転送を開始するコントローラを含み、ここでｎ＞１であり、前記第１ユニットから前記第２ユニットへ転送される始めのｎ−１個のデータ・ブロックについて、前記第２ユニットは前記第１ユニットの次のデータ・ブロックについての転送可能時期を前記第１ユニットに通知するために、ステータス信号を前記ｎ−１個のデータ・ブロックの各々の後のバッファ・ビジー／レディ・ステータス信号になるように制御し、前記第１ユニットから前記第２ユニットに転送されるｎ番目のデータ・ブロックについて、前記第２ユニットは内部プログラミングが存在する場合に前記第２ユニットによる内部プログラミングの終了を前記第１ユニットに通知するために前記ステータス信号を前記ｎ番目のデータ・ブロックの後のプログラミング・ビジー／レディ・ステータス信号になるように制御することを特徴とする装置。
16. 前記第１ユニットはホストから構成され、前記第２ユニットはメモリー・モジュールから構成されることを特徴とする請求項１５に記載の装置。
17. 前記第１ユニットはセルラー電話機から構成され、前記第２ユニットはメモリー・カードから構成されることを特徴とする請求項１５に記載の装置。
18. 前記第１ユニットは、インターラプト駆動動作モードにおいて前記ｎ個のデータ・ブロックの各々の後に前記ステータス信号を受け取ることを特徴とする請求項１５に記載の装置。
19. データ信号ラインを含むバスを通してホストに接続するためのバス・インターフェースを含むメモリ装置であって、
    前記データ信号ラインに接続されたドライバと、前記データ信号ラインに接続されたレシーバと、前記ドライバ及び前記レシーバに接続されたコントローラとを含み、
    前記レシーバは、複数ブロック書き込みコマンド実行中に、前記データ信号ラインを介して前記ホストから第１情報を受け取るように構成され、
    前記ドライバは、前記複数ブロック書き込みコマンド実行中に、前記データ信号ラインの状態変化を前記ホストに送出しうるように構成され、
    前記コントローラは、前記複数ブロック書き込みコマンド実行中であって前記第１情報を受け取った後は、前記データ信号ラインの前記状態変化に第１の意味を持たせ、前記複数ブロック書き込みコマンド実行中であって前記データ信号ラインを介して前記ホストから第２情報を受け取った後は、前記データ信号ラインの前記状態変化に前記第１の意味とは異なる第２の意味を持たせるように構成される、
    メモリ装置。
20. 前記バスはコマンド信号ラインを更に含み、前記コントローラは、前記ホストから前記コマンド信号ラインを通して受け取った、前記複数ブロック書き込みコマンドに応答して前記データ信号ラインの前記状態変化について、前記第１情報を受け取った後には前記第１の意味を持たせ、前記データ信号ラインを介して前記ホストから第２情報を受け取った後には前記第２の意味を持たせることを特徴とする請求項１９に記載のメモリ装置。
21. 前記コントローラは、前記ホストから受け取ったプログラミングに応答して、前記データ信号ラインの前記状態変化の意味を、前記第１情報を受け取った後に前記第１の意味を持ち且つ前記データ信号ラインを介して前記ホストから前記第２情報を受け取った後に前記第２の意味を持つように、又は、前記第１情報を受け取った後に前記第１の意味を持ち且つ前記データ信号ラインを介して前記ホストから前記第２情報を受け取った後にも前記第１の意味を持つように、決定することを特徴とする請求項１９に記載のメモリ装置。

Images