JP3134819B2 - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JP3134819B2
JP3134819B2 JP09206929A JP20692997A JP3134819B2 JP 3134819 B2 JP3134819 B2 JP 3134819B2 JP 09206929 A JP09206929 A JP 09206929A JP 20692997 A JP20692997 A JP 20692997A JP 3134819 B2 JP3134819 B2 JP 3134819B2
Authority
JP
Japan
Prior art keywords
signal
data
data processing
memory card
external storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09206929A
Other languages
English (en)
Other versions
JPH1153306A (ja
Inventor
光浩 平林
健一 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09206929A priority Critical patent/JP3134819B2/ja
Priority to US09/083,213 priority patent/US6253259B1/en
Priority to ES98110031T priority patent/ES2258289T3/es
Priority to ES05028257T priority patent/ES2314550T3/es
Priority to EP05028257A priority patent/EP1638007B1/en
Priority to DE69834220T priority patent/DE69834220T2/de
Priority to EP98110031A priority patent/EP0883066B1/en
Priority to DE69841836T priority patent/DE69841836D1/de
Priority to DE69840036T priority patent/DE69840036D1/de
Priority to EP07122151A priority patent/EP1901177B1/en
Publication of JPH1153306A publication Critical patent/JPH1153306A/ja
Priority to JP2000150584A priority patent/JP3395762B2/ja
Application granted granted Critical
Publication of JP3134819B2 publication Critical patent/JP3134819B2/ja
Priority to US10/106,672 priority patent/US6496879B2/en
Priority to US10/302,048 priority patent/US6681269B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリアルインター
フェースを用いて外部記憶装置とデータの伝送を行うデ
ータ処理装置に関する。
【０００２】
【従来の技術】従来、フラッシュメモリ等の記憶媒体を
内蔵するメモリカードが接続されるデータ処理装置が知
られている。この種のデータ処理装置と、このデータ処
理装置に接続されるメモリカードについて図面を用いて
説明する。
【０００３】データ処理装置１００は、図１１に示すよ
うに、データ処理部１０１と、レジスタ１０２と、ホス
ト側シリアルインターフェース回路１０３と、ホスト側
コントローラ１０４とを備えている。また、メモリカー
ド１１０は、メモリ１１１と、レジスタ１１２と、カー
ド側シリアルインターフェース回路１１３と、カード側
コントローラ１１４とを備えている。
【０００４】データ処理装置１００のデータ処理部１０
１は、メモリカード１１０に記憶したデータを読み出し
て各種データ処理を行い、各種データ処理をしてメモリ
カード１１０に書き込むデータを生成する。すなわち、
データ処理部１０１は、メモリカード１１０を用いる各
種装置のデータ処理回路となる。
【０００５】レジスタ１０２は、データ処理部１０１と
ホスト側シリアルインターフェース１０３とのバッファ
である。すなわち、データ処理装置１００は、データ処
理部１０１からホスト側シリアルインターフェース回路
１０３にデータを供給する場合は、このレジスタ１０２
に一時データを格納した後にホスト側シリアルインター
フェース回路１０３に供給する。同様に、データ処理装
置１００は、ホスト側シリアルインターフェース回路１
０３からデータ処理部１０１にデータを供給する場合
は、このレジスタ１０２に一時データを格納した後にデ
ータ処理部１０１に供給する。
【０００６】ホスト側シリアルインターフェース回路１
０３は、データ処理部１０１からレジスタ１０２を介し
て供給されるデータ及びカード側コントローラ１１４か
ら供給されるコマンドをシリアル信号に変換してメモリ
カード１１０に供給する。また、ホスト側シリアルイン
ターフェース回路１０３は、メモリカード１１０から供
給されたシリアル信号のデータ及びコマンドをパラレル
信号に変換して、データ処理部１０１及びカード側コン
トローラ１１４に供給する。
【０００７】また、ホスト側シリアルインターフェース
回路１０３は、データ及びコマンドの同期信号（ＣＬ
Ｋ）及びチップセレクト信号（ＣＳ）をメモリカード１
１０に供給する。さらに、ホスト側シリアルインターフ
ェース回路１０３は、メモリカード１１０から供給され
るビジー信号（ＢＵＳＹ）及びインタラプト信号（ＩＮ
ＴＥＲＲＵＰＴ）を取得する。
【０００８】ホスト側コントローラ１０４は、データ処
理部１０１のデータ処理動作、ホスト側シリアルインタ
ーフェース回路１０３の各データの伝送動作の制御を行
う。また、ホスト側コントローラ１０４は、メモリカー
ド１１０への制御命令となるコマンドをレジスタ１１２
を介してメモリカード１１０に供給する。
【０００９】一方、メモリカード１１０のメモリ１１１
は、例えば、フラッシュメモリ等からなりデータ処理部
１０１から供給されたデータを記憶する。
【００１０】レジスタ１１２は、メモリ１１１とカード
側シリアルインターフェース回路１１３とのバッファで
ある。すなわち、メモリカード１１０は、メモリ１１１
がデータ処理装置１００からのデータを書き込む場合
は、このレジスタ１０２に一時データを格納した後に書
き込むデータをメモリ１１１に供給する。同様に、メモ
リカード１１０は、データ処理装置１００がメモリ１１
１からデータを読み出す場合は、このレジスタ１０２に
一時データを格納した後に読み出すデータをカード側シ
リアルインターフェース回路１１３に供給する。このレ
ジスタ１１２は、フラッシュメモリのページバッファの
機能等を果たす回路である。
【００１１】カード側シリアルインターフェース回路１
１３は、カード側コントローラ１１４の制御に基づき、
メモリ１１１から供給されるパラレル信号のデータ及び
カード側コントローラ１１４から供給されるコマンドを
シリアル信号に変換してデータ処理装置１００に供給す
る。また、カード側シリアルインターフェース回路１１
３は、データ処理装置１００から供給されるシリアル信
号のデータ及びコマンドをパラレル信号に変換して、メ
モリ１１１及びカード側コントローラ１１４に供給す
る。
【００１２】さらに、カード側シリアルインターフェー
ス回路１１３は、データ及びコマンドの同期信号（ＣＬ
Ｋ）及びチップセレクト信号（ＣＳ）をデータ処理装置
１００から取得する。さらにまた、カード側シリアルイ
ンターフェース回路１１３は、ビジー信号（ＢＵＳＹ）
及びインタラプト信号（ＩＮＴＥＲＲＵＰＴ）をデータ
処理装置１００に供給する。
【００１３】カード側コントローラ１１４は、メモリ１
１１のデータの記憶動作、読み出し動作及び消去動作等
をデータ処理装置１００から供給されるコマンド等に基
づき制御する。また、カード側コントローラ１１４は、
カード側シリアルインターフェース回路１１３の各デー
タの伝送動作の制御を行う。また、ホスト側コントロー
ラ１０４は、メモリカード１１０のステータス信号とな
るビジー信号やインタラプト信号をメモリカード１１０
から取得する。
【００１４】以上のようなデータ処理装置１００及びメ
モリカード１１０の間のデータの伝送は、ホスト側シリ
アルインターフェース回路１０３とカード側シリアルイ
ンターフェース回路１１３との間に設けられた伝送ライ
ンを介して行われる。
【００１５】データ処理装置１００のカード側シリアル
インターフェース回路１１３と、メモリカード１１０の
カード側シリアルインターフェース回路１１３の間に
は、ＣＬＫラインとＣＳラインとＤＴラインとＢＵＳＹ
ラインとＩＮＴラインとの５本の信号ラインが設けられ
ている。
【００１６】ＤＴラインには、主データであるデータ処
理部１０１によりデータ処理をしてメモリ１１１に書き
込むデータ及びメモリ１１１からデータ処理部１０１に
読み出すデータが伝送される。また、ＤＴラインには、
データ処理装置１００からメモリカード１１０に供給す
る制御命令となるコマンドと、メモリカード１１０から
データ処理装置１００に供給されるコマンドが伝送され
る。すなわち、ＤＴラインには、主データ及びコマンド
がシリアル信号で双方向伝送される。
【００１７】ＣＬＫラインには、上述したＤＴラインに
伝送される主データ及びコマンドの同期信号がデータ処
理装置１００からメモリカード１１０に供給される。
【００１８】ＣＳラインには、いわゆるチップセレクト
信号がデータ処理装置１００からメモリカード１１０に
供給される。このチップセレクト信号は、例えばハイと
なっている期間、上述した主データ、コマンド及び同期
信号が有効であることを示している。
【００１９】ＢＵＳＹラインには、メモリカード１１０
が処理を行っていることを示すビジー信号が伝送され
る。例えば、メモリカード１１０が書き込み処理を行っ
ている場合であって、データ処理装置１００からのアク
セスを禁止するときには、このビジー信号がメモリカー
ド１１０からデータ処理装置１００に供給される。
【００２０】ＩＮＴラインには、メモリカード１１０か
らデータ処理装置１００に対しての割り込みを示すイン
タラプト信号がメモリカード１１０からデータ処理装置
１００に供給される。
【００２１】このような伝送ラインに伝送される各種信
号のタイムチャートは、図１２に示すようになる。この
図１２に示すタイムチャートを用いて、メモリカード１
１０に記憶するデータを読み出す場合について説明す
る。
【００２２】まず、時刻ｔ11において、データ処理装置
１００は、ＣＳラインを介してチップセレクト信号をメ
モリカード１１０に供給する。データ処理装置１００
は、このチップセレクト信号とともに同期信号をＣＬＫ
ラインを介して供給する。メモリカード１１０は、この
チップセレクト信号を取得することにより、データ処理
装置１００から供給されるコマンドを取得する準備をす
る。そして、データ処理装置１００は、このチップセレ
クト信号を供給すると、ＤＴラインを介して読み出し命
令を示すコマンドとそのアドレスをメモリカード１１０
に供給する。
【００２３】データ処理装置１００は、この読み出しコ
マンド等を供給し終えると、時刻ｔ12において、このコ
マンドと同期信号の供給を停止する。メモリカード１１
０は、コマンドの取得をし終えると、この供給されたコ
マンドに基づく制御を行うため、ビジー信号をデータ処
理装置１００に供給する。すなわち、メモリカード１１
０は、指定されたアドレスの主データをメモリ１１１か
らレジスタ１１２に読み出す制御を行う。なお、このと
き、データ処理装置１００は、チップセレクト信号の供
給は停止しない。
【００２４】メモリカード１１０は、レジスタ１１２に
主データを読み出すと、時刻ｔ13においてビジー信号の
供給を停止する。すなわち、データ処理装置１００に対
して主データを伝送する準備ができたことを示すレディ
ー状態を知らせる。
【００２５】データ処理装置１００は、ビジー信号の供
給が停止したことを知ると、メモリカード１１０が供給
したコマンドに基づく制御が終了したと判断して、時刻
ｔ14において同期信号をメモリカード１１０に供給す
る。そして、メモリカード１１０は、主データをＤＴラ
インを介してデータ処理装置１００に伝送する。
【００２６】そして、メモリカード１１０が主データの
伝送を終了すると、データ処理装置１００は、時刻ｔ15
において同期信号とチップセレクト信号の供給を停止す
る。
【００２７】なお、メモリカード１１０は、この読み出
し処理をした結果等により、メモリカード１１０の内部
状態に変化が生じた場合、時刻ｔ16に示すように、ＩＮ
Ｔラインを介して割り込みを示すインタラプト信号をデ
ータ処理装置１００に供給する。データ処理装置１００
は、このインタラプト信号が供給されると、この割り込
み要因をメモリカード１１０から取得するため、チップ
セレクト信号とともに所定のコマンドをメモリカード１
１０に供給する。
【００２８】以上のように、データ処理装置１００は、
主データ及びコマンドを伝送するＤＴライン及び同期信
号を供給するＣＬＫラインとともに、チップセレクト信
号を供給するＣＳライン、ビジー信号を取得するＢＵＳ
Ｙライン及びインタラプト信号を取得するＩＮＴライン
を設けてメモリカード１１０とのデータの伝送を実現し
ている。
【００２９】
【発明が解決しようとする課題】ところで、上述した外
部記憶装置であるメモリカード１１０の小型化等を考え
た場合、データ処理装置１００とメモリカード１１０と
の信号ラインの数を少なくする必要が生じる。
【００３０】本発明は、このような実情を鑑みてなされ
たものであり、シリアル信号でデータの伝送を行う場合
であって、このシリアルデータを伝送するために用いら
れる信号ラインの数を少なくするデータ処理装置を提供
することを目的とする。
【００３１】
【課題を解決するための手段】本発明に係るデータ処理
装置は、上述したような目的を達成するため、外部記憶
装置との間でデータの送受信をシリアル信号によって行
うシリアル信号入出力部と、上記シリアル信号入出力部
により送受信されるデータの切り換えのタイミングを管
理するコントロール信号を外部記憶装置に供給するコン
トロール信号出力部と、上記シリアル信号入出力部によ
り送受信されるデータの同期信号を外部記憶装置に供給
する同期信号出力部とを備える。ここで、上記シリアル
信号入出力部は、少なくとも、外部記憶装置の動作を制
御する制御命令データの外部記憶装置への送信、外部記
憶装置の動作状態を表すステータス信号の外部記憶装置
からの受信、外部記憶装置に書き込むデータの外部記憶
装置への送信、及び外部記憶装置から読み出すデータの
外部記憶装置からの受信を、シリアル信号によって行
う。
【００３２】上記コントロール信号出力部は、上記シリ
アル信号入出力部によって送受信されるデータに応じ
て、外部記憶装置に供給するコントロール信号の信号レ
ベルを所定のレベルとする。また、上記シリアル信号入
出力部は、ステータス信号を受信しているとき、当該ス
テータス信号が所定の周期にて信号レベルの変化が繰り
返される信号の場合には、当該ステータス信号が、外部
記憶装置が信号の入力待ち状態であることを示すレディ
信号であると判別し、その他の場合には、当該ステータ
ス信号が、外部記憶装置が信号の入力を受け付けない状
態であることを示すビジー信号であると判別する。
【００３３】このデータ処理装置では、シリアル信号入
出力部によって送受信されるデータに応じて、外部記憶
装置に供給するコントロール信号の信号レベルが所定の
レベルとされる。また、このデータ処理装置は、ステー
タス信号を受信しているとき、当該ステータス信号が所
定の周期にて信号レベルの変化が繰り返される信号の場
合には、当該ステータス信号がレディ信号であると判別
し、その他の場合には、当該ステータス信号がビジー信
号であると判別する。
【００３４】
【発明の実施の形態】以下、本発明が適用されたデータ
処理装置とこのデータ処理装置に用いられる外部記憶装
置であるメモリカードについて、図面を参照しながら説
明する。
【００３５】本発明が適用されたデータ処理装置１０
は、図１に示すように、データ処理部１１と、レジスタ
１２と、ホスト側シリアルインターフェース回路１３
と、ホスト側コントローラ１４とを備えている。また、
メモリカード２０は、外観がカード状の記憶媒体であ
り、データ処理装置１０に接続されて外部記憶装置とし
て用いられる。メモリカード２０は、メモリ２１とレジ
スタ２２とカード側シリアルインターフェース回路２３
とカード側コントローラ２４とを備えている。
【００３６】データ処理装置１０のデータ処理部１１
は、メモリカード２０に記憶したデータを読み出して各
種データ処理を行い、各種データ処理をしてメモリカー
ド２０に書き込むデータを生成する。このデータ処理部
１１は、メモリカード２０を用いる例えばコンピュータ
装置や、デジタルオーディオ信号の記録再生装置、カメ
ラ装置等のオーディオビジュアル機器のデータ処理回路
となる。
【００３７】レジスタ１２は、データ処理部１１とホス
ト側シリアルインターフェース１３とのバッファであ
る。すなわち、データ処理装置１０は、データ処理部１
１からホスト側シリアルインターフェース回路１３にデ
ータを供給する場合は、データをこのレジスタ１２に一
時格納した後にホスト側シリアルインターフェース回路
１３に供給する。同様に、データ処理装置１０は、ホス
ト側シリアルインターフェース回路１３からデータ処理
部１１にデータを供給する場合は、データをこのレジス
タ１２に一時格納した後にデータ処理部１１に供給す
る。
【００３８】ホスト側シリアルインターフェース回路１
３は、データ処理部１１からレジスタ１２を介して供給
されたデータ及びカード側コントローラ２４から供給さ
れるコマンドをシリアル信号に変換してメモリカード２
０に供給する。また、ホスト側シリアルインターフェー
ス回路１３は、メモリカード２０から供給されたシリア
ル信号のデータ及びコマンドをパラレル信号に変換して
データ処理部１１及びカード側コントローラ２４に供給
する。
【００３９】また、ホスト側シリアルインターフェース
回路１３は、各種データ及びコマンドの同期信号（ＣＬ
Ｋ）等をメモリカード２０に供給する。さらに、ホスト
側シリアルインターフェース回路１３は、メモリカード
２０から供給されこのメモリカード２０の動作状態を示
すステータス（ＳＴＡＴＵＳ）信号を取得する。
【００４０】ホスト側コントローラ１４は、データ処理
部１１のデータ処理動作、ホスト側シリアルインターフ
ェース回路１３の各データの伝送動作の制御を行う。ま
た、ホスト側コントローラ１４は、メモリカード２０へ
の制御命令となるコマンドをレジスタ２２を介してメモ
リカード２０に供給する。
【００４１】一方、メモリカード２０のメモリ２１は、
例えば、フラッシュメモリ等からなり、データ処理部１
１から供給されたデータを記憶する。
【００４２】レジスタ２２は、メモリ２１とカード側シ
リアルインターフェース回路２３とのバッファであり、
メモリ２１がデータ処理装置１０からのデータを書き込
む場合は、このレジスタ１２に一時データを格納した後
に書き込むデータをメモリ２１に供給する。同様に、デ
ータ処理装置１０がメモリ２１からデータを読み出す場
合は、このレジスタ１２に一時データを格納した後に読
み出すデータをカード側シリアルインターフェース回路
２３に供給する。すなわち、このレジスタ２２は、フラ
ッシュメモリのいわゆるページバッファの機能等を果た
す回路である。
【００４３】カード側シリアルインターフェース回路２
３は、カード側コントローラ２４の制御に基づきメモリ
２１から供給されるパラレル信号のデータ及びカード側
コントローラ２４から供給されるコマンドをシリアル信
号に変換してデータ処理装置１０に供給する。また、カ
ード側シリアルインターフェース回路２３は、データ処
理装置１０から供給されるシリアル信号のデータ及びコ
マンドをパラレル信号に変換してメモリ２１及びカード
側コントローラ２４に供給する。
【００４４】また、カード側シリアルインターフェース
回路２３は、各種データ及びコマンドの同期信号（ＣＬ
Ｋ）等をデータ処理装置１０から取得する。さらに、カ
ード側シリアルインターフェース回路２３は、ステータ
ス信号をデータ処理装置１０に供給する。
【００４５】カード側コントローラ２４は、メモリ２１
のデータの記憶動作、読み出し動作及び消去動作等をデ
ータ処理装置１０から供給されるコマンド等に基づき制
御する。また、カード側コントローラ２４は、カード側
シリアルインターフェース回路２３の各データの伝送動
作の制御を行う。さらに、ホスト側コントローラ１４
は、メモリカード２０へのステータス信号をメモリカー
ド２０に供給する制御を行う。
【００４６】以上のようなデータ処理装置１０及びメモ
リカード２０の間のデータの伝送は、ホスト側シリアル
インターフェース回路１３とカード側シリアルインター
フェース回路２３との間に設けられた伝送ラインを介し
て行われる。
【００４７】データ処理装置１０のカード側シリアルイ
ンターフェース回路２３と、メモリカード２０のカード
側シリアルインターフェース回路２３の間には、ＣＬＫ
ライン３１とコントロールライン３２とＤＴライン３３
との３本の信号ラインが設けられている。
【００４８】ＤＴライン３３には、主データであるデー
タ処理部１１によりデータ処理をしてメモリ２１に書き
込むデータ及びメモリ２１からデータ処理部１１に読み
出すデータが伝送される。このＤＴライン３３には、デ
ータ処理装置１０からメモリカード２０に供給する制御
命令となるコマンドと、メモリカード２０からデータ処
理装置１０に供給されるコマンドが伝送される。すなわ
ち、ＤＴライン３３には、主データ及びコマンドがシリ
アル信号で双方向伝送される。
【００４９】さらに、ＤＴライン３３には、一端が接地
された抵抗３３ａが取り付けられている。この抵抗３３
ａは、いわゆるプルダウン抵抗であり、ホスト側シリア
ルインターフェース回路１３とカード側シリアルインタ
ーフェース回路２３との間でのＤＴライン３３による信
号の送受信がなされていないとき、ＤＴライン３３の信
号レベルはローレベルとなる。換言すれば、ＤＴライン
３３による信号の送受信がなされていないとき、ＤＴラ
イン３３の信号レベルは抵抗３３ａの抵抗値等によって
定まる一定のレベルとなる。
【００５０】なお、ここで、抵抗３３ａとしていわゆる
プルダウン抵抗を採用し、ＤＴライン３３による信号の
送受信がなされていないとき、ＤＴライン３３の信号レ
ベルがローレベルとなるようにしたが、抵抗３３ａとし
ていわゆるプルアップ抵抗を採用し、ＤＴライン３３に
よる信号の送受信がなされていないとき、ＤＴライン３
３の信号レベルがハイレベルとなるようにしてもよい。
【００５１】ＣＬＫライン３１には、上述したＤＴライ
ン３３に伝送される主データ及びコマンドの同期信号が
データ処理装置１０からメモリカード２０に伝送され
る。
【００５２】コントロールライン３２には、コントロー
ル信号がデータ処理装置１０からメモリカード２０に伝
送される。このコントロール信号が供給されている期
間、例えばハイとなっている期間上述した主データ及び
コマンドが伝送される。
【００５３】ここで、上述したＤＴライン３３には、主
データ及びコマンドに加えて、メモリカード２０の動作
状態を示すステータス（ＳＴＡＴＵＳ）信号がメモリカ
ード２０からデータ処理装置１０に供給される。このメ
モリカード２０からのステータス信号は、ＤＴライン３
３に主データ及びコマンドが伝送されていない期間、す
なわち、コントロール信号が供給されていない期間、例
えばローの期間に供給される。このステータス信号に
は、メモリカード２０が処理を行っていることを示すビ
ジー（ＢＵＳＹ）信号がある。例えば、メモリカード２
０が書き込み処理を行っている場合であってデータ処理
装置１０からのアクセスを禁止するときには、ビジー信
号がメモリカード２０からデータ処理装置１０に供給さ
れる。
【００５４】また、ステータス信号には、メモリカード
２０からデータ処理装置１０に対しての割り込みを示す
インタラプト（ＩＮＴＥＲＲＰＵＴ）信号がある。例え
ば、メモリカード２０からデータ処理装置１０に対して
割り込み命令を要求するときには、このインタラプト信
号が供給される。なお、このビジー信号やインタラプト
信号は一例であり、ステータス信号としてメモリカード
２０の動作状態を示す信号であればどのような信号であ
ってもよい。
【００５５】このように、コントロール信号が供給され
ていない期間にステータス信号を供給するには、図２に
示すような出力回路をメモリカード２０に設ければよ
い。
【００５６】メモリカード２０の出力回路２５は、カー
ド側シリアルインターフェース回路２３とＤＴライン３
３の入出力端子との間に設けられ、入力バッファ２６と
出力バッファ２７と切換スイッチ２８とオア回路２９と
からなる。
【００５７】入力バッファ２６は、ＤＴライン３３と接
続され、データ処理装置１０から供給されたシリアル信
号が入力されこのシリアル信号をカード側シリアルイン
ターフェース回路２３に供給する。
【００５８】出力バッファ２７は、切換スイッチ２８を
介して供給されるシリアル信号、ビジー信号及びインタ
ラプト信号をＤＴライン３３に出力する。
【００５９】また、カード側コントローラ２４から供給
されるビジー信号及びインタラプト信号は、オア回路２
３により論理和がとられ、切換スイッチ２８の端子２８
ｂに供給される。また、カード側シリアルインターフェ
ース回路２３から供給されるシリアル信号は、切換スイ
ッチ２８の端子２８ａに供給される。
【００６０】切換スイッチ２８は、コントロール信号が
ハイのときは、端子２８ａ側に切り換えられる。切換ス
イッチ２８が端子２８ａ側に切り換えられると、カード
側シリアルインターフェース回路２３からのシリアル信
号が、出力バッファ２７に供給される。また、切換スイ
ッチ２８は、コントロール信号がローのときは、端子２
８ｂ側に切り換えられる。切換スイッチ２８が端子２８
ｂ側に切り換えられると、カード側コントローラ２４か
らのビジー信号及びインタラプト信号等のステータス信
号は出力バッファ２７に供給される。
【００６１】このような伝送ラインに伝送される各種信
号のタイムチャートは、図３に示すようになる。この図
３に示すタイムチャートを用いて、メモリカード２０に
記憶する主データを読み出す場合について説明する。
【００６２】まず、時刻ｔ21において、データ処理装置
１０は、コントロールライン３２を介してコントロール
信号をメモリカード２０に供給する。メモリカード２０
は、このコントロール信号を取得することによりデータ
処理装置１０から供給されるコマンドを取得する準備を
する。データ処理装置１０は、このコントロール信号を
供給するとともに、ＤＴライン３３を介して読み出し命
令を示すコマンド等をメモリカード２０に供給する。ま
た、データ処理装置１０は、このコマンド等とともにＣ
ＬＫライン３１を介して同期信号をメモリカード２０に
供給する。
【００６３】データ処理装置１０は、この読み出しコマ
ンド等を供給し終えると、時刻ｔ22において、コマン
ド、コントロール信号及び同期信号の供給を停止する。
なお、同期信号は、この時刻ｔ22において供給を停止し
なくてもよい。
【００６４】メモリカード２０は、コマンドの取得をし
終えると、この供給されたコマンドに基づく制御を行う
ため、ビジー信号をＤＴライン３３を介してデータ処理
装置１０に供給する。データ処理装置１０は、この時点
でコントロール信号を供給していないため、メモリカー
ド２０から供給された信号がビジー信号であるというこ
とを判断することができる。メモリカード２０は、ビジ
ー信号を供給すると、指定されたアドレスの主データを
メモリ２１からレジスタ２２に読み出す。
【００６５】メモリカード２０は、レジスタ２２に主デ
ータを読み出すと、時刻ｔ23においてＤＴライン３３を
介してビジー信号の供給を停止する。すなわち、データ
処理装置１０に対して主データを供給する準備ができた
ことを示すレディー状態を知らせる。
【００６６】データ処理装置１０は、時刻ｔ24におい
て、ビジー信号の供給が停止したことを知ると、メモリ
カード２０が供給したコマンドに基づく制御が終了した
と判断してコントロール信号と同期信号の供給をする。
メモリカード２０は、コントロール信号が供給されたこ
とに基づき主データをＤＴライン３３を介してこの供給
された同期信号に同期させてデータ処理装置１０に伝送
する。
【００６７】メモリカード２０が主データの伝送を終了
すると、データ処理装置１０は、時刻ｔ25において同期
信号とコントロール信号の供給を停止する。
【００６８】なお、メモリカード２０は、この読み出し
処理をした結果等により、メモリカード２０の内部状態
に変化が生じた場合は、必要に応じて時刻ｔ26に示すよ
うにＤＴライン３３を介して割り込みを示すインタラプ
ト信号をデータ処理装置１０に供給する。データ処理装
置１０は、コントロール信号を供給していないことから
メモリカード２０から供給された信号がインタラプト信
号であると判断でき、このインタラプト信号が供給され
ると、例えば、この割り込み要因をメモリカード２０か
ら取得するためコントロール信号を供給して対応したコ
マンドの供給を行う。
【００６９】以上のように、データ処理装置１０及びメ
モリカード２０では、メモリカード２０からのステータ
ス信号をＤＴライン３３を用いて伝送することにより信
号ラインを少なくすることができる。従って、ビジー信
号やインタラプト信号の為の信号ラインを特別に設ける
必要がなく、簡単な構成で確実なデータの伝送をするこ
とができる。また、インタラプト信号を設けずにデータ
処理装置とメモリカードの間でデータの伝送を行った場
合には、必ず一定時間毎ポーリングを行わなければなら
なかったが、このデータ処理装置１０ではポーリングの
必要がない。
【００７０】ところで、以上のようなデータ処理装置１
０とメモリカード２０との間のデータ伝送の場合、デー
タ処理装置１０からメモリカード２０に供給するコマン
ドの内容、又はメモリカード２０からデータ処理装置１
０に供給するコマンドの内容は予めホスト側コントロー
ラ１４やカード側コントローラ２４により定められてい
る。例えば、書き込みコマンド、読み出しコマンド又は
消去コマンド等が予め定められている。これらのコマン
ドがＤＴライン３３を介して伝送された場合、この後に
ＤＴライン３３に伝送されるデータやコマンド、あるい
は、ステータス信号の順序は必ず決定される。
【００７１】具体的には、データ処理装置１０からメモ
リカード２０に対して書き込みコマンドが伝送された場
合には、この書き込みコマンドの後にメモリカード２０
に書き込もうとする主データがデータ処理装置１０から
メモリカード２０に伝送される。書き込みコマンド及び
主データが伝送されたメモリカード２０は、当該主デー
タの書き込み処理を行っている間、ビジー信号をデータ
処理装置１０へ出力し、当該主データの書き込み処理が
完了したらレディ信号をデータ処理装置１０へ出力す
る。また、データ処理装置１０からメモリカード２０に
対して読み出しコマンドが伝送された場合、メモリカー
ド２０は、当該読み出しコマンドに応じた主データの読
み出し処理を行う。この読み出し処理を行っている間メ
モリカード２０はビジー信号をデータ処理装置１０へ出
力し、読み出し処理が完了したらメモリカード２０はレ
ディ信号をデータ処理装置１０へ出力する。データ処理
装置１０がレディ信号を受け取った後、メモリカード２
０からデータ処理装置１０に対して主データが伝送さ
れ、これにより主データの読み出しが行われる。
【００７２】そこで、以下に第２のデータ伝送方法とし
て、このようにＤＴライン３３によって伝送されるデー
タの内容やその順序等がコマンドにより予め定められて
いる場合について説明する。
【００７３】この第２のデータ伝送方法では、コントロ
ール信号を切り換えることによって、ＤＴライン３３を
伝送するデータの状態を設定する。すなわち、コントロ
ール信号を切り換えることによって、伝送するデータの
状態を確定してデータの伝送を行う。
【００７４】ＤＴライン３３によって伝送されるデータ
の状態は、以下のように設定される。まず、データ処理
装置１０からメモリカード２０に対して何等制御命令す
なわちコマンドを供給せず、また、メモリカード２０が
何等処理をしていない状態を初期状態として“状態０”
とする。続いて、データ処理装置１０からメモリカード
２０に対してコマンドを供給している状態、例えば、書
き込みコマンド、読み出しコマンド又は消去コマンド等
をＤＴライン３３を介して供給している状態を“状態
１”とする。その後、“状態１”で供給したコマンドに
応じた処理が行われる“状態２”“状態３”へと推移
し、“状態３”の後に“状態０”へと戻る。
【００７５】そして、コントロール信号は、このような
“状態０”から“状態３”までの状態を切り換える。す
なわち、“状態０”では、このコントロール信号はロー
となっており、この“状態０”の状態からコントロール
信号がハイとなると、“状態１”に切り換わる。続い
て、“状態１”の状態からコントロール信号がローとな
ると“状態２”に切り換わる。続いて、“状態２”の状
態からコントロール信号がハイとなると、“状態３”に
切り換わる。最後に、“状態３”の状態からコントロー
ル信号がローとなると、“状態０”に切り換わる。
【００７６】このように、コントロール信号を切り換え
ることで、ＤＴライン３３によって伝送されるデータの
内容を切り換える。そして、データ処理装置１０及びメ
モリカード２０は、“状態１”において伝送されたコマ
ンドの内容に応じて、次の“状態２”、“状態３”に伝
送するデータの内容を確定しそれぞれの状態に応じた処
理を行う。
【００７７】具体的には、例えば、メモリカード２０か
らの主データの読み出しを行う場合には、先ず、“状態
１”とされ、データ処理装置１０からメモリカード２０
へ読み出しコマンドが伝送される。次に、“状態２”と
なり、読み出しコマンドに応じてメモリカード２０によ
って主データの読み出し処理が行われる。この処理を行
っている間、メモリカード２０からデータ処理装置１０
にビジー信号が伝送され、当該処理が完了したら、メモ
リカード２０からデータ処理装置１０にレディ信号が伝
送される。そして、データ処理装置１０によってレディ
信号が検出されたら“状態３”となり、メモリカード２
０から読み出された主データがＤＴライン３３を介して
メモリカード２０からデータ処理装置１０へ伝送され
る。そして、主データの伝送が完了したら“状態０”へ
戻る。
【００７８】あるいは、例えば、メモリカード２０への
主データの書き込みを行う場合には、先ず、“状態１”
とされ、データ処理装置１０からメモリカード２０へ書
き込みコマンドが伝送される。次に、“状態２”とな
り、メモリカード２０へ書き込む主データがＤＴライン
３３を介してデータ処理装置１０からメモリカード２０
に伝送される。次に、“状態３”となり、書き込みコマ
ンドに応じてメモリカード２０によって主データの書き
込み処理が行われる。この処理を行っている間、メモリ
カード２０からデータ処理装置１０へビジー信号が伝送
され、当該処理が完了したら、メモリカード２０からデ
ータ処理装置１０へレディ信号が伝送される。そして、
データ処理装置１０によってレディ信号が検出されたら
“状態０”へ戻る。
【００７９】あるいは、例えば、メモリカード２０に書
き込まれている主データの消去を行う場合には、先ず、
“状態１”のときに、データ処理装置１０からメモリカ
ード２０へ消去コマンドが伝送される。次に、“状態
２”となり、消去コマンドに応じてメモリカード２０に
よって主データの消去処理が行われる。この処理を行っ
ている間、メモリカード２０からデータ処理装置１０に
ビジー信号が伝送され、当該処理が完了したら、メモリ
カード２０からデータ処理装置１０にレディ信号が伝送
される。そして、データ処理装置１０によってレディ信
号が検出されたら“状態０”へ戻る。
【００８０】このように、ＤＴライン３３に伝送される
データに応じてコントロール信号を切り換えることによ
り、データ伝送の状態を制御する第２のデータ伝送方法
について、図４及び図５のタイムチャートを参照して更
に詳細に説明する。ここで、図４に示すタイムチャート
は、データ処理装置１０によってメモリカード２０に書
き込まれている主データを読み出すときのタイムチャー
トの一例である。また、図５に示すタイムチャートは、
データ処理装置１０によってメモリカード２０に主デー
タを書き込むときのタイムチャートの一例である。
【００８１】まず、図４を参照して主データの読み出し
について説明する。
【００８２】データ処理装置１０とメモリカード２０と
の間で何等データの伝送が行われていない状態では、コ
ントロール信号がローとなっており、“状態０”の初期
状態となっている。そして、主データの読み出しに関す
る処理は、この“状態０”の初期状態から開始される。
【００８３】主データの読み出しに関する処理を開始す
る時刻ｔ31において、データ処理装置１０は、コントロ
ールライン３２を介してメモリカード２０に供給される
コントロール信号をローからハイに切り換える。従っ
て、ＤＴライン３３に伝送されるデータの状態は、“状
態０”から“状態１”に切り換えられる。メモリカード
２０は、このコントロール信号を取得することにより、
“状態０”から“状態１”となったことを判断して、デ
ータ処理装置１０から供給されるコマンドを取得する準
備をする。そして、データ処理装置１０は、この“状態
１”のときに、ＤＴライン３３を介して読み出しコマン
ドをメモリカード２０に供給するとともに、その同期信
号をＣＬＫライン３１を介してメモリカード２０に供給
する。ここで、メモリカード２０は、この“状態１”の
状態で読み出しコマンドを取得することにより、後の
“状態２”及び“状態３”でＤＴライン３３を介して伝
送されるデータの内容を確定する。
【００８４】データ処理装置１０は、読み出しコマンド
の供給が完了した時刻ｔ32においてコントロール信号を
ハイからローに切り換える。すなわち、“状態１”から
“状態２”に切り換える。
【００８５】“状態２”となったら、メモリカード２０
は、“状態１”のときに供給された読み出しコマンドに
基づく処理、具体的には、読み出しコマンドで指定され
たアドレスの主データをメモリ２１からレジスタ２２に
読み出す処理を行う。この処理を行っている間、メモリ
カード２０は、ステータス信号としてビジー信号をＤＴ
ライン３３を介してデータ処理装置１０に供給する。す
なわち、“状態２”のとき、メモリカード２０は、先
ず、ステータス信号としてビジー信号を出力する。この
とき、データ処理装置１０は、メモリカード２０に供給
したコマンドが読み出しコマンドであり、且つ現在の状
態が“状態２”であることから、メモリカード２０から
出力されている信号がステータス信号であると判断す
る。
【００８６】その後、レジスタ２２への主データの読み
出しが完了したら、メモリカード２０は、レジスタ２２
への主データの読み出しが完了した時刻ｔ33において、
ＤＴライン３３を介してステータス信号としてビジー信
号の出力を停止してデータ処理装置１０に対して主デー
タを供給する準備ができたことを示すレディー信号の出
力を開始する。すなわち、“状態２”のとき、メモリカ
ード２０は、レジスタ２２への主データの読み出しが完
了したらステータス信号としてレディ信号を出力する。
【００８７】なお、本例では、“状態２”のときに、Ｄ
Ｔライン３３を介してメモリカード２０から出力される
信号がハイのときをビジー信号として、ローのときをレ
ディ信号としている。この“状態２”のとき、データ処
理装置１０は、メモリカード２０に供給したコマンドが
読み出しコマンドであり、且つ現在の状態が“状態２”
であることから、メモリカード２０から出力されている
信号がステータス信号であると判断することができる。
したがって、メモリカード２０からＤＴライン３３を介
して出力される信号をハイからローに切り換えるだけで
も、データ処理装置１０は、当該信号がビジー信号から
レディ信号に切り換わったことを検出することができ
る。
【００８８】データ処理装置１０は、メモリカード２０
からレディ信号を受け取ったら、読み出しコマンドに基
づくメモリカード２０の処理が完了したと判断する。そ
して、読み出しコマンドに基づくメモリカード２０の処
理が完了したと判断された時刻ｔ34においてコントロー
ル信号をローからハイに切り換える。すなわち、“状態
２”から“状態３”に切り換える。
【００８９】そして、“状態３”となったら、メモリカ
ード２０は、“状態２”のときにレジスタ２２へ読み出
した主データをＤＴライン３３を介してデータ処理装置
１０に伝送する。その後、メモリカード２０からデータ
処理装置１０への主データの伝送が完了した時刻ｔ35に
おいて、データ処理装置１０は、同期信号の供給を止め
るとともにコントロール信号をハイからローに切り換え
る。すなわち、主データの伝送を行う“状態３”から、
初期状態の“状態０”へと状態が戻される。
【００９０】なお、以上のような読み出し処理の影響等
により、メモリカード２０の内部状態に変化が生じて何
らかの割り込み処理を行う必要が生じた場合、メモリカ
ード２０は、時刻ｔ36に示すように、“状態０”のとき
に割り込みを示すインタラプト信号をＤＴライン３３を
介してデータ処理装置１０に供給する。ここで、データ
処理装置１０は、“状態０”のときにメモリカード２０
からＤＴライン３３を介して信号が供給されたときには
当該信号がインタラプト信号であると判別するように予
め設定しておく。これにより、この信号は、データ処理
装置１０によってインタラプト信号であると判断され
る。このインタラプト信号を受け取ったデータ処理装置
１０は、当該インタラプト信号に基づいて必要な処理を
行う。
【００９１】次に、図５を参照して主データの書き込み
について説明する。
【００９２】データ処理装置１０とメモリカード２０と
の間で何等データの伝送が行われていない状態では、コ
ントロール信号がローとなっており、“状態０”の初期
状態となっている。主データの書き込みに関する処理
は、この“状態０”の初期状態から開始される。
【００９３】主データの書き込みに関する処理を開始す
る時刻ｔ41において、データ処理装置１０は、コントロ
ールライン３２を介してメモリカード２０に供給される
コントロール信号をローからハイに切り換える。従っ
て、ＤＴライン３３に伝送されるデータの状態は、“状
態０”から“状態１”に切り換えられる。メモリカード
２０は、このコントロール信号を取得することにより、
“状態０”から“状態１”となったことを判断して、デ
ータ処理装置１０から供給されるコマンドを取得する準
備をする。そして、データ処理装置１０は、この“状態
１”のときに、ＤＴライン３３を介して書き込みコマン
ドをメモリカード２０に供給するとともに、その同期信
号をＣＬＫライン３１を介してメモリカード２０に供給
する。ここで、メモリカード２０は、この“状態１”の
状態で書き込みコマンドを取得することにより、後の
“状態２”及び“状態３”でＤＴライン３３を介して伝
送されるデータの内容を確定する。
【００９４】データ処理装置１０は、書き込みコマンド
の供給が完了した時刻ｔ42において、コントロール信号
をハイからローに切り換える。すなわち、“状態１”か
ら“状態２”に切り換える。
【００９５】“状態２”のとき、データ処理装置１０
は、メモリカード２０に書き込もうとする主データをＤ
Ｔライン３３を介してメモリカード２０へ伝送し、この
主データのメモリカード２０への伝送が完了した時刻ｔ
43においてコントロール信号をローからハイに切り換え
る。すなわち、“状態２”から“状態３”に切り換え
る。
【００９６】“状態３”となったら、メモリカード２０
は、“状態１”のときに供給された書き込みコマンドに
基づく処理、具体的には、“状態２”のときにデータ処
理装置１０から伝送された主データをメモリ２１に書き
込む処理を行う。この処理を行っている間、メモリカー
ド２０は、ステータス信号としてビジー信号をＤＴライ
ン３３を介してデータ処理装置１０に供給する。すなわ
ち、“状態３”のとき、メモリカード２０は、先ず、ス
テータス信号としてビジー信号を出力する。このとき、
データ処理装置１０は、メモリカード２０に供給したコ
マンドが書き込みコマンドであり、且つ現在の状態が
“状態３”であることから、メモリカード２０から出力
されている信号がステータス信号であると判断する。
【００９７】その後、レジスタ２２への主データの書き
込みが完了したら、メモリカード２０は、レジスタ２２
への主データの書き込みが完了した時刻ｔ44において、
ステータス信号として、ビジー信号の出力を停止して、
主データの書き込みが完了したことを示すレディー信号
の出力を開始する。すなわち、“状態３”のとき、メモ
リカード２０は、レジスタ２２への主データの書き込み
が完了したらステータス信号としてレディ信号を出力す
る。
【００９８】なお、本例では、“状態３”のときに、Ｄ
Ｔライン３３を介してメモリカード２０から出力される
信号がハイのときをビジー信号として、ローのときをレ
ディ信号としている。この“状態３”のとき、データ処
理装置１０は、メモリカード２０に供給したコマンドが
書き込みコマンドであり、且つ現在の状態が“状態３”
であることからメモリカード２０から出力されている信
号がステータス信号であると判断することができる。し
たがって、メモリカード２０からＤＴライン３３を介し
て出力される信号をハイからローに切り換えるだけで
も、データ処理装置１０は、当該信号がビジー信号から
レディ信号に切り換わったことを検出することができ
る。
【００９９】データ処理装置１０は、メモリカード２０
からレディ信号を受け取ったら書き込みコマンドに基づ
くメモリカード２０の処理が完了したと判断する。そし
て、書き込みコマンドに基づくメモリカード２０の処理
が完了したと判断された時刻ｔ45において、データ処理
装置１０は、同期信号の供給を止めるとともに、コント
ロール信号をハイからローに切り換える。すなわち、主
データの書き込みを行っている状態である“状態３”か
ら、初期状態の“状態０”へと状態が戻される。
【０１００】なお、以上のような書き込み処理の影響等
により、メモリカード２０の内部状態に変化が生じて、
何らかの割り込み処理を行う必要が生じた場合、メモリ
カード２０は、時刻ｔ46に示すように、“状態０”のと
きに割り込みを示すインタラプト信号をＤＴライン３３
を介してデータ処理装置１０に供給する。ここで、デー
タ処理装置１０は、“状態０”のときにメモリカード２
０からＤＴライン３３を介して信号が供給されたときに
は、当該信号がインタラプト信号であると判別するよう
に予め設定しておく。これにより、この信号は、データ
処理装置１０によってインタラプト信号であると判断さ
れる。そして、このインタラプト信号を受け取ったデー
タ処理装置１０は、当該インタラプト信号に基づいて必
要な処理を行う。
【０１０１】以上のように、本発明を適用したデータ処
理装置１０及びメモリカード２０では、コントロール信
号を切り換えてＤＴライン３３に伝送するデータの内容
を確定するようにしており、これにより、ＤＴライン３
３によってコマンドや主データだけでなくステータス信
号やインタラプト信号も伝送することが可能となってい
る。そのため、データ処理装置１０とメモリカード２０
との間の信号ラインを少なくすることができる。従っ
て、ビジー信号やインタラプト信号のための信号ライン
を特別に設ける必要がなく、簡単な構成で確実なデータ
の伝送をすることができる。また、ＤＴライン３３に伝
送させるデータの切り換えのオーバーヘッドを少なくす
ることもでき、データの伝送の効率が高くなる。
【０１０２】なお、上述の例ではデータ処理装置１０と
メモリカード２０の場合を挙げて説明したが、本発明を
メモリカード２０ではなく、他のデータ処理装置に適用
することができる。この場合は、予め、伝送されるコマ
ンド等を他のデータ処理装置に設定しておくことが必要
となるが、メモリカード２０に対するコマンドのみなら
ず、あらゆるコマンドを伝送することができる。
【０１０３】また、データ処理装置１０とメモリカード
２０との間の第２のデータの伝送方法の説明では、コン
トロール信号で切り換えるＤＴライン３３の伝送データ
の内容を、状態０、状態１、状態２、状態３の４パター
ンについて例示して説明したが、この４パターンに限ら
ず伝送するコマンドの内容に応じてこれ以上のパターン
に切り換えてもよい。
【０１０４】さらに、データ処理装置１０とメモリカー
ド２０との間の第２のデータの伝送方法の説明では、Ｄ
Ｔライン３３の伝送データの状態をコントロール信号の
オンオフで切り換える場合について説明したが、図６や
図７に示すように、パルス信号で切り換えるようにして
もよい。なお、図６及び図７は、コントロール信号とし
てパルス信号を用いたときのタイムチャートであり、図
６は、図４と同様にデータ処理装置１０によってメモリ
カード２０に書き込まれている主データを読み出すとき
のタイムチャート、図７は、図５と同様にデータ処理装
置１０によってメモリカード２０に主データを書き込む
ときのタイムチャートである。
【０１０５】さらに、以上説明したメモリカード２０に
は、例えば、ＣＬＫライン３１、コントロールライン３
２及びＤＴライン３３の他に、１本の電源ライン、３本
のグランドライン及び３本のリザーブラインを設けて合
計１０本の信号ラインを有する小型のメモリカードとし
てもよい。なお、３本のリザーブラインを設けたときに
は、これら３本のリザーブラインをＤＴラインとして使
用して先のＤＴライン３３と合わせてＤＴラインを４本
とし、これら４本のＤＴラインをパラレルに使用するよ
うにしてもよい。また、３本のリザーブラインを設けた
ときには、これら３本のリザーブラインをそれぞれＣＬ
Ｋライン、コントロールライン及びＤＴラインとして使
用して、先のＣＬＫライン３１、コントロールライン３
２及びＤＴライン３３と合わせて、ＣＬＫライン、コン
トロールライン及びＤＴラインの組みを２つ設けるよう
にしてもよい。
【０１０６】ところで、以上の説明で挙げた第２のデー
タ伝送方法において、ＤＴライン３３で伝送されるコマ
ンドや主データについては、エラー訂正コード等を一緒
に伝送することで、外部からのノイズ等に対処できる
が、コントロールライン３１で伝送されるコントロール
信号については、ハイからローへの切り換え、又はロー
からハイへの切り換えだけで、“状態０”、“状態
１”、“状態２”、“状態３”の推移を示すようにして
いるので外部からのノイズ等の影響を受けるおそれがあ
る。
【０１０７】例えば、図４及び図５に挙げた例では、
“状態０”及び“状態２”のときにコントロール信号を
ローとして、“状態１”及び“状態３”のときにコント
ロール信号をハイとしている。そして、“状態０”と
“状態２”との判別や、“状態１”と“状態３”との判
別は、それらの状態の推移を追うことにより判別するよ
うにしている。したがって、状態の推移が正しく検出さ
れないと、メモリカード２０は、“状態０”と“状態
２”とを間違えて判断してしまったり、“状態１”と
“状態３”とを間違えて判断してしまったりするおそれ
がある。
【０１０８】例えば、図４に示すように主データの読み
出しを行う際に、コントロール信号にノイズがのり、メ
モリカード２０が“状態１”と“状態３”とを間違えて
判断してしまうと、データ処理装置１０からメモリカー
ド２０に送られるコマンドとメモリカード２０から読み
出された主データとがＤＴライン３３上でぶつかってし
まう可能性がある。
【０１０９】また、図４に示すように主データの読み出
しを行う際に、コントロール信号にノイズがのり、メモ
リカード２０が“状態０”と“状態２”とを間違えて判
断してしまうと、“状態２”のときに出力すべきビジー
信号やレディ信号が“状態０”のときに送出されてしま
ったり、“状態０”のときに出力すべきインタラプト信
号が“状態２”のときに送出されてしまったりする可能
性がある。
【０１１０】さらに、図５に示すように主データの書き
込みを行う際に、コントロール信号にノイズがのり、メ
モリカード２０が“状態１”と“状態３”とを間違えて
判断してしまうと、データ処理装置１０からメモリカー
ド２０に送られるコマンドとメモリカード２０から出力
されるステータス信号とがＤＴライン３３上でぶつかっ
てしまう可能性がある。あるいは、データ処理装置１０
の側はメモリカード２０からのレディ信号を待ち、メモ
リカード２０の側はデータ処理装置１０からのコマンド
を待つような状態となり、ＤＴライン３３でのデータの
送受信が止まってしまう可能性もある。
【０１１１】さらにまた、図５に示すように主データの
書き込みを行う際に、コントロール信号にノイズがの
り、メモリカード２０が“状態０”と“状態２”とを間
違えて判断してしまうと、データ処理装置１０からメモ
リカード２０に送られる主データとメモリカード２０か
ら出力されたインタラプト信号がＤＴライン３３上でぶ
つかってしまう可能性がある。
【０１１２】以上のような問題を回避するには、例え
ば、レディ信号を所定の周期にて信号レベルの変化が繰
り返される信号とし、メモリカード２０からの信号出力
がない状態をビジー信号として検出するようにすればよ
い。以下、このようにレディ信号及びビジー信号を検出
するようにした例について具体的に説明する。
【０１１３】なお、以下の説明では、メモリカード２０
に書き込まれている主データを読み出す場合を例に挙
げ、図８のタイムチャート、図９及び図１０のフローチ
ャートを参照して説明する。ここで、図８は、図４と同
様にメモリカード２０に書き込まれている主データを読
み出すときのタイムチャートであるが、本例ではビジー
信号やレディ信号の内容が図４の例とは異なる。また、
図９は、メモリカード２０に書き込まれている主データ
を読み出す際のデータ処理装置１０の側の処理の流れを
示すフローチャートであり、図１０は、メモリカード２
０に書き込まれている主データを読み出す際のメモリカ
ード２０の側の処理の流れを示すフローチャートであ
る。
【０１１４】まず、図８及び図９を参照しながら、デー
タ処理装置１０側の処理について説明する。
【０１１５】メモリカード２０から主データを読み出す
とき、データ処理装置１０は、先ず、メモリカード２０
からの主データの読み出しを指示するコマンドである読
み出しコマンドをレジスタ１２に書き込む。その後、ス
テップＳ１に示すように、データ処理装置１０は、ホス
ト側コントローラ１４の制御により、ホスト側シリアル
インターフェース回路１３から出力されるコントロール
信号をハイにして“状態１”にする（図８の時刻
ｔ51）。また、この“状態１”のとき、データ処理装置
１０は、レジスタ１２からホスト側シリアルインターフ
ェース回路１３へ読み出しコマンドを読み出し、当該読
み出しコマンドにエラー訂正コード等を付けた上で当該
読み出しコマンドをＤＴライン３３を介してメモリカー
ド２０へ送出する。
【０１１６】読み出しコマンドの送出が完了したら、デ
ータ処理装置１０は、ホスト側コントローラ１４の制御
により、ホスト側シリアルインターフェース回路１３か
ら出力されるコントロール信号をローにして“状態２”
にする（図８の時刻ｔ52）。この“状態２”のとき、デ
ータ処理装置１０は、メモリカード２０から送られてく
るステータス信号の検出を行う。そして、ステップＳ２
において、データ処理装置１０は、ビジー信号が検出さ
れたか否かを判断する。
【０１１７】このとき、ホスト側シリアルインターフェ
ース回路１３は、ＤＴライン３３を介して送られてくる
信号が信号レベルに特別な変化のないほぼ一定の信号
（以下、ＤＣ信号と称する。）の場合には、当該ＤＣ信
号がメモリカード２０が信号の入力を受け付けない状態
であることを示すビジー信号であると判断する。また、
ＤＴライン３３を介して送られてくる信号が所定の周期
にて信号レベルの変化が繰り返される信号（以下、ＡＣ
信号と称する。）の場合には、当該信号がメモリカード
２０が信号の入力待ち状態であることを示すレディ信号
であると判断する。
【０１１８】このとき、ホスト側シリアルインターフェ
ース回路１３は、ＤＴライン３３を介して送られてくる
信号がＤＣ信号であるかＡＣ信号であるかを判断するだ
けである。したがって、ホスト側シリアルインターフェ
ース回路１３は、メモリカード２０から一定のレベルの
信号が送られているときに、当該信号をビジー信号とし
て検出するだけでなく、メモリカード２０が信号の出力
を停止しているときもステータス信号がビジー信号にな
っていると判断する。
【０１１９】そして、ステップＳ２において、ビジー信
号が検出された場合には、ステップＳ３へ進む。ステッ
プＳ３において、データ処理回路１０はビジー信号が予
め規定された所定時間以上続いているか否かを判断す
る。ビジー信号が予め規定された所定時間以上続いてい
る場合には、タイムアウトが発生したものとしてステッ
プＳ１へ戻って処理を繰り返す。すなわち、ビジー信号
が予め規定された所定時間以上続いている場合、データ
処理回路１０は、メモリカード２０の側で何らかのエラ
ーが発生したものと判断して、もう一度“状態１”に戻
って読み出しコマンドの送出をやり直す。
【０１２０】一方、ビジー信号が予め規定された所定時
間に達していない場合には、ステップＳ２へ戻って処理
を繰り返す。すなわち、メモリカード２０からのステー
タス信号がビジー信号からレディ信号に変わるまで、デ
ータ処理回路１０は、ステップＳ２及びステップＳ３の
処理を繰り返す。
【０１２１】なお、後述するように、メモリカード２０
は、何らかのエラーが発生したときには信号の出力を止
めるようになっている。このとき、ＤＴライン３３の信
号レベルは、いわゆるプルダウン抵抗として作用する抵
抗３３ａがＤＴライン３３に接続されているので、直前
の状態がローのときにはローの状態が維持され、直前の
状態がハイのときには徐々にローの状態へと変化する。
これらの状態は、いずれの場合も、データ処理装置１０
にはＤＣ信号として、すなわちビジー信号として検出さ
れる。すなわち、メモリカード２０の側でエラーが発生
した場合には、ビジー信号が継続されることとなる。し
たがって、メモリカード２０の側でエラーが発生した場
合には、ステップＳ２及びステップＳ３での判断により
当該エラーの発生を検出することができる。
【０１２２】換言すれば、このデータ処理装置１０及び
メモリカード２０では、メモリカード２０にエラーが発
生した場合、エラーの発生を示す特別な信号をメモリカ
ード２０からデータ処理装置１０に送出することなくデ
ータ処理装置１０によってエラーの発生が検出されるよ
うになっている。
【０１２３】一方、メモリカード２０の処理にエラーが
発生することなく無事に処理が完了して、メモリカード
２０が外部からの信号入力を受け付ける状態となると、
メモリカード２０から出力されるステータス信号は、ビ
ジー信号からレディ信号に変わる（図８の時刻ｔ53）。
ここで、レディ信号は、上述したように、所定の周期に
て信号レベルの変化が繰り返されるＡＣ信号である。こ
のレディ信号は、データ処理装置１０によって速やか且
つ確実に検出されるように同期信号の周波数以下の周波
数で信号レベルが変化するような信号としておくことが
好ましい。具体的には、例えば、同期信号の１／２の周
波数で、信号レベルがハイ、ロー、ハイ、ローと反転を
繰り返すような信号とする。
【０１２４】そして、ステップＳ２において、ビジー信
号が検出されなくなったら、すなわちレディ信号が検出
されたらステップＳ４へ進む。ステップＳ４において、
データ処理装置１０は、ホスト側コントローラ１４の制
御によりホスト側シリアルインターフェース回路１３か
ら出力されるコントロール信号をハイにして“状態３”
にする（図８の時刻ｔ54）。この“状態３”のとき、デ
ータ処理装置１０は、メモリカード２０から読み出され
た主データを、ホスト側シリアルインターフェース回路
１３によって受信する。ホスト側シリアルインターフェ
ース回路１３によって受信された主データは、ホスト側
コントローラ１４の制御によりレジスタ１２を介してデ
ータ処理部１１へ転送される。
【０１２５】メモリカード２０から読み出された主デー
タの受信が完了したら、データ処理装置１０は、ホスト
側コントローラ１４の制御によりホスト側シリアルイン
ターフェース回路１３から出力されるコントロール信号
をローにして“状態０”にする（図８の時刻ｔ55）。
【０１２６】その後、ステップＳ５において、データ処
理装置１０は、インタラプト信号が検出されたか否かを
判断する。ここで、インタラプト信号は、メモリカード
２０が何らかの割り込み処理を要求していることを示す
信号である。インタラプト信号が検出されたら、ステッ
プＳ６へ進む（図８の時刻ｔ56）。ステップＳ６におい
て、データ処理装置１０は、検出されたインタラプト信
号をデータ処理部１１に送り、その後、当該インタラプ
ト信号に応じた割り込み処理を行うためにステップＳ１
へ戻って処理を繰り返す。
【０１２７】一方、ステップＳ５でインタラプト信号が
検出されていない場合には、ステップＳ７へ進む。ステ
ップＳ７において、データ処理装置１０は、メモリカー
ド２０に対して行うべき何らかの処理があるか否か、す
なわち、メモリカード２０に送出すべきコマンドがある
か否かを判断する。そして、データ処理装置１０は、メ
モリカード２０に送出すべきコマンドがない場合はステ
ップＳ５へ戻って処理を繰り返し、メモリカード２０に
送出すべきコマンドがある場合はステップＳ１へ戻って
コマンドの送出から処理を繰り返す。すなわち、インタ
ラプト信号が発生する前にメモリカード２０に対する何
らかの処理の要求、例えばメモリカード２０の内部のス
テータスを検出する処理の要求等があったらステップＳ
１へ戻って、当該処理に対応したコマンドの送出を行
う。
【０１２８】次に、図８及び図１０を参照しながら、メ
モリカード２０の側の処理について説明する。
【０１２９】データ処理装置１０によって主データが読
み出されるとき、メモリカード２０は、先ず、ステップ
Ｓ１１において、ホスト側シリアルインターフェース回
路１３から出力されるコントロール信号がハイであり、
且つ、現在の状態が“状態１”であるとメモリカード２
０が認識しているときにホスト側シリアルインターフェ
ース回路１３からＤＴライン３３を介して送られてきた
データをコマンドとして受け取る（図８の時刻ｔ51）。
なお、データ処理装置１０からのデータの送出が完了す
ると、コントロール信号はローからハイに切り換わる。
【０１３０】次に、ステップＳ１２において、ステップ
Ｓ１１におけるコマンドの受信時にエラーが生じたか否
かを判断する。このとき、エラーが生じるのは、例え
ば、メモリカード２０の側は“状態１”であると認識し
ていたが、データ処理装置１０の側は“状態３”である
と認識しており、送られてきたデータがコマンドではな
かった場合である。
【０１３１】コマンドの受信時にエラーが生じた場合に
はステップＳ１３に進み、メモリカード２０からの信号
出力を停止した上で、ステップＳ１１へ戻ってデータ処
理装置１０からのコマンドの再入力の待ち状態となる。
すなわち、カード側シリアルインターフェース回路２３
は、ホスト側シリアルインターフェース回路１３からの
コマンドの受信時にエラーが生じたときには信号の出力
を停止して新たなコマンドの入力待ち状態となる。な
お、メモリカード２０からの信号出力が停止していると
き、データ処理装置１０の側はビジー信号を検出してい
る状態となる。
【０１３２】一方、コマンドの受信時にエラーが生じて
いない場合には、“状態２”に移行する（図８の時刻ｔ
52）。そして、ステップＳ１４へ進んで、メモリカード
２０は、ステップＳ１１で受信したコマンドに応じた処
理を行うとともに、データ処理装置１０への主データの
送出の準備が完了したか否かを判別する。準備が完了し
ていなければステップＳ１５へ進み、準備が完了したら
ステップＳ１６へ進む。
【０１３３】ステップＳ１５において、カード側シリア
ルインターフェース回路２３は、信号レベルが一定のビ
ジー信号を出力し、その後、ステップＳ１４に戻ってデ
ータ処理装置１０への主データの送出の準備が完了した
か否かの判別を繰り返す。すなわち、カード側シリアル
インターフェース回路２３は、データ処理装置１０への
主データの送出の準備が完了するまで信号レベルが一定
のビジー信号の出力を継続する。
【０１３４】データ処理装置１０への主データの送出の
準備が完了したらステップＳ１６へ進み、ステップＳ１
６において、カード側シリアルインターフェース回路２
３は、ホスト側シリアルインターフェース回路１３へレ
ディ信号を送出する（図８の時刻ｔ53）。ここで、レデ
ィ信号は、上述したように、例えば、同期信号の１／２
の周波数の信号である。
【０１３５】レディ信号がデータ処理装置１０によって
検出されると、コントロール信号がローからハイに切り
換わる。すなわち、“状態２”から“状態３”に切り換
わる（図８の時刻ｔ54）。“状態３”となったら、ステ
ップＳ１７において、カード側コントローラ２４は、ス
テップＳ１１で受信したコマンドによって読み出すよう
に指示された主データを、カード側シリアルインターフ
ェース回路２３を介してＤＴライン３３によりホスト側
シリアルインターフェース回路１３へＣＬＫラインによ
って伝送されている同期信号に同期させて送出する。こ
の主データ全てがデータ処理装置１０によって受信され
ると、コントロール信号はハイからローに切り換わる。
すなわち、“状態３”から“状態０”に切り換わる（図
８の時刻ｔ55）。
【０１３６】次に、ステップＳ１８において、カード側
コントローラ２４は、何らかの割り込み処理の要求があ
るか否かを判断する。割り込み処理の要求がない場合は
ステップＳ１９へ進み、割り込み処理の要求がある場合
はステップＳ２０へ進む。
【０１３７】ステップＳ１９において、カード側コント
ローラ２４は、ホスト側シリアルインターフェース回路
１３から供給されるコントロール信号がローからハイに
切り換わったか否か、すなわち、“状態０”から“状態
１”に切り換わったか否かを判断する。そして、“状態
１”に切り換わったならば、ステップＳ１１へ戻って、
コマンドの受信から処理を繰り返す。一方、“状態０”
のままならば、ステップＳ１８へ戻って処理を繰り返
す。すなわち、このメモリカード２０は、割り込み処理
が発生するか、あるいは状態が“状態０”から“状態
１”に切り換わるまで、ステップＳ１８及びステップＳ
１９の処理を繰り返す。
【０１３８】一方、ステップＳ１８において、割り込み
処理の要求があると判断されたら、ステップＳ２０及び
ステップ２１に示すように、カード側シリアルインター
フェース回路は、状態が“状態０”から“状態１”に切
り換わるまでインタラプト信号を出力する。このとき、
データ処理装置２０によってインタラプト信号が検出さ
れると、ホスト側シリアルインターフェース回路１３か
ら供給されるコントロール信号がローからハイに切り換
わり、状態が“状態０”から“状態１”に切り換わるこ
ととなる。そして、状態が“状態０”から“状態１”に
切り換わったらステップＳ１１へ戻り、メモリカード２
０は、コマンドの受信から処理を繰り返す。なお、この
ときは、ステップＳ２０で送出したインタラプト信号に
応じた処理を行うコマンドを受信することとなる。
【０１３９】以上のように、メモリカード２０が実際に
処理を行っているときに出力される信号をビジー信号と
するだけでなく、メモリカード２０からの信号出力がな
い状態のときもビジー信号として検出するようにするこ
とによりメモリカード２０が状態を誤って判断したまま
データ伝送の処理が進むようなことがなくなる。したが
って、メモリカード２０から出力されるデータとデータ
処理装置１０から出力されるデータとがぶつかってしま
ったり、メモリカード２０とデータ処理装置１０との間
で誤ったデータのやり取りがなされたり、メモリカード
２０とデータ処理装置１０とが互いに待ち状態となって
データの伝送がされなくなってしまったりするようなこ
とがなくなる。
【０１４０】
【発明の効果】上述したように、本発明に係るデータ処
理装置では、コントロール信号に応じて伝送するデータ
の内容を切り換えることにより、シリアル信号入出力部
が複数の内容のデータを伝送する。このことにより、こ
のデータ処理装置では、外部記憶装置とのインターフェ
ースを、シリアル信号入出力部と、コントロール信号出
力部と、同期信号出 力部とで実現でき、簡単な構成で
データの伝送をすることができる。
【０１４１】また、本発明に係るデータ処理装置では、
ステータス信号を受信しているとき、当該ステータス信
号が所定の周期にて信号レベルの変化が繰り返される信
号の場合には、当該ステータス信号がレディ信号である
と判別し、その他の場合には、当該ステータス信号がビ
ジー信号であると判別するようにしているので、外部記
憶装置との間でデータの伝送を行う際に、外部記憶装置
から出力されるデータとデータ処理装置から出力される
データとがぶつかってしまったり、外部記憶装置とデー
タ処理装置との間で誤ったデータのやり取りがなされた
り、外部記憶装置とデータ処理装置とが互いに待ち状態
となってデータの伝送がされなくなってしまったりする
ようなことを回避できる。
【図面の簡単な説明】
【図１】本発明に係るデータ処理装置及びこのデータ処
理装置に用いられるメモリカードを示すブロック図であ
る。
【図２】上記メモリカードの出力回路を示す回路図であ
る。
【図３】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図４】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図５】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図６】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図７】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図８】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図９】メモリカードからデータを読み出す際のデータ
処理装置側の処理の流れを示すフローチャートである。
【図１０】メモリカードからデータを読み出す際のメモ
リカード側の処理の流れを示すフローチャートである。
【図１１】従来のデータ処理装置とメモリカードを示す
ブロック図である。
【図１２】従来のデータ処理装置とメモリカードの間を
伝送するデータのタイムチャートである。
【符号の説明】
１０ データ処理装置、 １１ データ処理部、 １２
レジスタ、 １３ホスト側シリアルインターフェース
回路、 １４ ホスト側コントローラ、 ２０メモリカ
ード、 ２１ メモリ、 ２２ レジスタ、 ２３ カー
ド側シリアルインターフェース回路、 ２４ カード側
コントローラ、 ３１ ＣＬＫライン、３２ コントロー
ルライン、 ３３ ＤＴライン
フロントページの続き (56)参考文献 特開 平２−132514（ＪＰ，Ａ) 特開 平７−302176（ＪＰ，Ａ) 特開 平５−173907（ＪＰ，Ａ) 特開 平９−55737（ＪＰ，Ａ) 特開 平５−22261（ＪＰ，Ａ) 特開 昭62−260262（ＪＰ，Ａ) 特開 昭64−82243（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/20 - 13/42 350 G06F 13/00 - 13/00 301 G06F 3/06 - 3/08

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくとも外部記憶装置の動作を制御す
    る制御命令データの外部記憶装置への送信、外部記憶装
    置の動作状態を表すステータス信号の外部記憶装置から
    の受信、外部記憶装置に書き込むデータの外部記憶装置
    への送信及び外部記憶装置から読み出すデータの外部記
    憶装置からの受信を外部記憶装置との間でシリアル信号
    によって行うシリアル信号入出力部と、 上記シリアル信号入出力部により送受信されるデータの
    切り換えのタイミングを管理するコントロール信号を外
    部記憶装置に供給するコントロール信号出力部と、 上記シリアル信号入出力部により送受信されるデータの
    同期信号を外部記憶装置に供給する同期信号出力部とを
    備え、 上記コントロール信号出力部は、上記シリアル信号入出
    力部によって送受信されるデータに応じて外部記憶装置
    に供給するコントロール信号の信号レベルを所定のレベ
    ルとし、 上記シリアル信号入出力部は、ステータス信号を受信し
    ているとき、当該ステータス信号が所定の周期にて信号
    レベルの変化が繰り返される信号の場合には当該ステー
    タス信号が外部記憶装置が信号の入力待ち状態であるこ
    とを示すレディ信号であると判別し、その他の場合には
    当該ステータス信号が外部記憶装置が信号の入力を受け
    付けない状態であることを示すビジー信号であると判別
    することを特徴とするデータ処理装置。
  2. 【請求項２】 上記シリアル信号入出力部は、上記ビジ
    ー信号を所定時間以上継続して受信したときには外部記
    憶装置での処理にエラーが生じたものと判別することを
    特徴とする請求項１記載のデータ処理装置。
  3. 【請求項３】 外部記憶装置にデータを書き込む際、上
    記シリアル信号入出力部は、データの書き込みを指示す
    る制御命令データを外部記憶装置へ送信し、次に、外部
    記憶装置に書き込まれるデータを外部記憶装置へ送信
    し、その後、ステータス信号を外部記憶装置から受信す
    ることを特徴とする請求項１記載のデータ処理装置。
  4. 【請求項４】 外部記憶装置にデータを書き込む際、上
    記シリアル信号入出力部は、ステータス信号を外部記憶
    装置から受信しているときにビジー信号を所定時間以上
    継続して受信したときには、データの書き込みを指示す
    る制御命令データの外部記憶装置への送信をやり直すこ
    とを特徴とする請求項３記載のデータ処理装置。
  5. 【請求項５】 外部記憶装置からデータを読み出す際、
    上記シリアル信号入出力部は、データの読み出しを指示
    する制御命令データを外部記憶装置へ送信し、次に、ス
    テータス信号を外部記憶装置から受信し、当該ステータ
    ス信号がレディ信号となったら外部記憶装置から読み出
    されるデータの受信を開始することを特徴とする請求項
    １記載のデータ処理装置。
  6. 【請求項６】 外部記憶装置からデータを読み出す際、
    上記シリアル信号入出力部は、ステータス信号を外部記
    憶装置から受信しているときにビジー信号を所定時間以
    上継続して受信したときにはデータの読み出しを指示す
    る制御命令データの外部記憶装置への送信をやり直すこ
    とを特徴とする請求項５記載のデータ処理装置。
  7. 【請求項７】 上記レディ信号は、上記同期信号の周波
    数以下の周波数で信号レベルが変化する信号であること
    を特徴とする請求項１記載のデータ処理装置。
  8. 【請求項８】 上記シリアル信号入出力部には、一端が
    接地された抵抗が取り付けられ、上記シリアル信号入出
    力部と外部記憶装置との間での信号の送受信がなされて
    いないとき、上記シリアル信号入出力部における信号レ
    ベルが上記抵抗の抵抗値によって定まる一定のレベルで
    あることを特徴とする請求項１記載のデータ処理装置。
JP09206929A 1991-07-31 1997-07-31 データ処理装置 Expired - Lifetime JP3134819B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP09206929A JP3134819B2 (ja) 1997-06-04 1997-07-31 データ処理装置
US09/083,213 US6253259B1 (en) 1997-06-04 1998-05-21 System for controlling operation of an external storage utilizing reduced number of status signals for determining ready or busy state based on status signal level
EP07122151A EP1901177B1 (en) 1997-06-04 1998-06-02 Data processing apparatus, external storage apparatus, data processing system and data transmitting method
EP05028257A EP1638007B1 (en) 1997-06-04 1998-06-02 Serial data transmission between a data processing apparatus and an external storage apparatus
DE69834220T DE69834220T2 (de) 1997-06-04 1998-06-02 Serielle Datenübertragung zwischen einem Datenverarbeitungsgerät und einer externen Speicheranordnung
EP98110031A EP0883066B1 (en) 1997-06-04 1998-06-02 Serial data transmission between data processing apparatus and an external storage apparatus
ES98110031T ES2258289T3 (es) 1997-06-04 1998-06-02 Transmision de datos serie entre un aparato de procesamiento de datos y un aparato de almacenamiento externo.
DE69840036T DE69840036D1 (de) 1997-06-04 1998-06-02 Datenverarbeitungsvorrichtung, externe Speichervorrichtung, Datenverarbeitungssystem und Datenübertragungsverfahren
ES05028257T ES2314550T3 (es) 1997-06-04 1998-06-02 Aparato de transmision de datos serie entre un aparato de procesado de datos y un aparato de alamacenamiento externo.
DE69841836T DE69841836D1 (de) 1997-06-04 1998-06-02 Datenverarbeitungsvorrichtung, externe Speichervorrichtung, Datenverarbeitungssystem und Datenübertragungsverfahren
JP2000150584A JP3395762B2 (ja) 1991-07-31 2000-05-22 データ処理システム及びデータ伝送方法
US10/106,672 US6496879B2 (en) 1997-06-04 2002-03-25 Data processing apparatus, external storage apparatus, data processing system and data transmitting method
US10/302,048 US6681269B2 (en) 1997-06-04 2002-11-22 Data processing apparatus, external storage apparatus, data processing system and data transmitting method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14691697 1997-06-04
JP9-146916 1997-06-04
JP09206929A JP3134819B2 (ja) 1997-06-04 1997-07-31 データ処理装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2000150583A Division JP3241034B2 (ja) 1997-06-04 2000-05-22 外部記憶装置
JP2000150584A Division JP3395762B2 (ja) 1991-07-31 2000-05-22 データ処理システム及びデータ伝送方法
JP2000150585A Division JP2000357062A (ja) 1997-06-04 2000-05-22 データ処理装置、外部記憶装置、データ処理システム及びデータ伝送方法

Publications (2)

Publication Number Publication Date
JPH1153306A JPH1153306A (ja) 1999-02-26
JP3134819B2 true JP3134819B2 (ja) 2001-02-13

Family

ID=26477615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09206929A Expired - Lifetime JP3134819B2 (ja) 1991-07-31 1997-07-31 データ処理装置

Country Status (5)

Country Link
US (1) US6253259B1 (ja)
EP (3) EP0883066B1 (ja)
JP (1) JP3134819B2 (ja)
DE (3) DE69841836D1 (ja)
ES (2) ES2314550T3 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278290A (ja) * 1999-03-29 2000-10-06 Matsushita Electric Ind Co Ltd ネットワーク管理システム
JP4505870B2 (ja) 1999-03-31 2010-07-21 ソニー株式会社 記録再生装置
JP2000293485A (ja) * 1999-04-08 2000-10-20 Matsushita Electric Ind Co Ltd 通信インターフェース
JP4010718B2 (ja) * 1999-10-29 2007-11-21 ローム株式会社 データ転送方式
DE60239570D1 (de) 2001-07-25 2011-05-05 Sony Corp Schnittstellenvorrichtung
US7313639B2 (en) 2003-01-13 2007-12-25 Rambus Inc. Memory system and device with serialized data transfer
GB2424105B (en) * 2003-01-13 2007-03-07 Rambus Inc Coded write masking
US7664902B1 (en) * 2004-03-16 2010-02-16 Super Talent Electronics, Inc. Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol
US7565469B2 (en) * 2004-11-17 2009-07-21 Nokia Corporation Multimedia card interface method, computer program product and apparatus
US7315917B2 (en) * 2005-01-20 2008-01-01 Sandisk Corporation Scheduling of housekeeping operations in flash memory systems
US7467240B2 (en) * 2005-02-17 2008-12-16 Seiko Epson Corporation Serial host interface generates index word that indicates whether operation is read or write operation
KR100736928B1 (ko) * 2005-12-05 2007-07-10 삼성전자주식회사 호스트 디바이스 간의 데이터 통신이 가능한 복합기기 및호스트 디바이스 간의 데이터 통신방법
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
US20080091871A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Non-volatile memory with worst-case control data management
CN105573941A (zh) * 2014-10-11 2016-05-11 中国航空工业集团公司西安飞机设计研究所 一种多源数据综合处理方法
US10140243B2 (en) 2015-12-10 2018-11-27 Qualcomm Incorporated Enhanced serial peripheral interface with hardware flow-control
KR102632452B1 (ko) * 2016-10-17 2024-02-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683530A (en) * 1984-04-10 1987-07-28 Telemecanique Electrique Serial information transfer protocol
JPH02132514A (ja) 1988-07-04 1990-05-22 Canon Inc ドライブインターフェイス
US5202884A (en) * 1991-06-28 1993-04-13 Digital Equipment Corporation Multiplexing scheme for modem control signals
AU661339B2 (en) * 1991-09-03 1995-07-20 Scientific-Atlanta, Inc. Fiber optic status monitor and control system
JPH05173907A (ja) 1991-12-20 1993-07-13 Fujitsu Ltd システムバス競合試験方式
US5418785A (en) * 1992-06-04 1995-05-23 Gte Laboratories Incorporated Multiple-channel token ring network with single optical fiber utilizing subcarrier multiplexing with a dedicated control channel
EP0589499B1 (en) * 1992-08-12 1999-04-07 Koninklijke Philips Electronics N.V. A multistation communication bus system, and a master station and a slave station for use in such system
KR970008412B1 (ko) * 1993-10-15 1997-05-23 엘지반도체 주식회사 디지탈 영상신호 처리용 메모리 시스템
JPH07302176A (ja) 1994-05-09 1995-11-14 Toshiba Corp 半導体ディスク装置
JPH08328991A (ja) * 1995-03-30 1996-12-13 Canon Inc インタフェース装置
US5696994A (en) * 1995-05-26 1997-12-09 National Semiconductor Corporation Serial interface having control circuits for enabling or disabling N-channel or P-channel transistors to allow for operation in two different transfer modes
US5790786A (en) * 1995-06-28 1998-08-04 National Semiconductor Corporation Multi-media-access-controller circuit for a network hub
JP2743940B2 (ja) 1995-08-10 1998-04-28 日本電気株式会社 ネットワーク管理システム
KR0146533B1 (ko) * 1995-08-14 1998-08-17 김광호 화상기록장치의 프린트 제어방법

Also Published As

Publication number Publication date
ES2258289T3 (es) 2006-08-16
EP0883066B1 (en) 2006-04-19
EP1901177A2 (en) 2008-03-19
DE69841836D1 (de) 2010-09-23
DE69834220D1 (de) 2006-05-24
DE69840036D1 (de) 2008-10-30
EP1901177A3 (en) 2008-04-23
EP0883066A3 (en) 2003-05-28
DE69834220T2 (de) 2007-01-11
EP0883066A2 (en) 1998-12-09
EP1638007B1 (en) 2008-09-17
EP1638007A3 (en) 2006-04-05
JPH1153306A (ja) 1999-02-26
EP1638007A2 (en) 2006-03-22
EP1901177B1 (en) 2010-08-11
ES2314550T3 (es) 2009-03-16
US6253259B1 (en) 2001-06-26

Similar Documents

Publication Publication Date Title
JP3134819B2 (ja) データ処理装置
US6442628B1 (en) Method and system for automatically determining maximum data throughput over a bus
JPH11120120A (ja) カードバス用インターフェース回路及びそれを有するカードバス用ｐｃカード
KR19990067732A (ko) 복합 유니버설 시리얼 버스 제어기에 인터페이스를 제공하기 위한 장치 및 방법
JP2001236304A (ja) マイクロコンピュータ
US6412023B1 (en) System for communicating status via first signal line in a period of time in which control signal via second line is not transmitted
US5758170A (en) System for preventing corruption during CPU reset
US5944807A (en) Compact ISA-bus interface
US7124235B2 (en) USB apparatus with switchable host/hub functions and control method thereof
JP2000066994A (ja) Ｌｐｃ／ｉｓａブリッジ及びそのブリッジ方法
JP2963426B2 (ja) バスブリッジ装置及びトランザクションフォワード方法
US6038687A (en) Loop back test apparatus for small computer system interface
JPH10116187A (ja) マイクロコンピュータ
JP3241034B2 (ja) 外部記憶装置
US6202117B1 (en) Host adapter integrated circuit having autoaccess pause
US5247640A (en) Dual access control system including plural magnetic disk control units and contention control circuitry
JP2004046891A (ja) データ処理システム、データ処理装置、外部装置及びデータ伝送方法
JP3395762B2 (ja) データ処理システム及びデータ伝送方法
JP2000357062A (ja) データ処理装置、外部記憶装置、データ処理システム及びデータ伝送方法
WO1994016382A1 (en) Expansion bus
JP2005078625A (ja) 携帯型電子システム及びそのアクセス方法
JP3300016B2 (ja) 通信インターフェイス及び記録装置及び通信制御方法
US6122689A (en) Bus termination circuitry and methods for implementing the same
JPH10198524A (ja) ハードディスク制御装置
KR100225531B1 (ko) 교환기에 있어서 하위레벨프로세서와 디바이스간 정합장치

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term