JPH05173907A - システムバス競合試験方式 - Google Patents

システムバス競合試験方式

Info

Publication number
JPH05173907A
JPH05173907A JP3337410A JP33741091A JPH05173907A JP H05173907 A JPH05173907 A JP H05173907A JP 3337410 A JP3337410 A JP 3337410A JP 33741091 A JP33741091 A JP 33741091A JP H05173907 A JPH05173907 A JP H05173907A
Authority
JP
Japan
Prior art keywords
peripheral device
system bus
processor
control command
interrupt signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3337410A
Other languages
English (en)
Inventor
Atsushi Morohashi
敦志 諸▲橋▼
Masanori Suzuki
正紀 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP3337410A priority Critical patent/JPH05173907A/ja
Publication of JPH05173907A publication Critical patent/JPH05173907A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 プロセッサがシステムバスを経由して接続さ
れる複数の周辺装置を制御する情報処理システムにおけ
るシステムバス競合試験方式に関し、充分なシステムバ
ス競合試験を実行し得る過負荷期間を発生させることを
目的とする。 【構成】 プロセッサ１がシステムバス３を介して接続
される複数の周辺装置２に制御命令を送出し、制御命令
を受信した各周辺装置２が制御命令に対する動作を実行
後、終結割込信号をプロセッサに返送する情報処理シス
テムにおいて、プロセッサに、周辺装置からシステムバ
スを経由して終結割込信号を受信した場合に、終結割込
信号を返送した周辺装置に対して予め定められた制御命
令を、システムバスを経由して送出する制御命令生成手
段１００を、各周辺装置に対応して設ける様に構成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プロセッサがシステム
バスを経由して接続される複数の周辺装置を制御する情
報処理システムにおいて、システムバスを常時過負荷状
態に維持して試験を可能とするシステムバス競合試験方
式に関する。
【０００２】この種の情報処理システムにおいて、シス
テムバスに過負荷が加わった場合に、当該情報処理シス
テムの競合処理が正常に動作することを試験する為に
は、システムバスを常時過負荷状態に維持することが必
要となる。
【０００３】
【従来の技術】図５は従来ある情報処理システムの一例
を示す図であり、図６は図５におけるシステムバスの過
負荷状態の一例を示す図である。
【０００４】図５および図６において、プロセッサ１に
は三組の周辺装置２〔個々の周辺装置をそれぞれ２
i （但しｉは１、２、３の何れか）と称する、以下同
様〕が、システムバス３を介して接続されている。
【０００５】プロセッサ１内には、各周辺装置２を並列
に制御するマルチタスクモニタ部１１が各周辺装置２に
共通に設けられて、また各周辺装置２に対する試験をそ
れぞれ実行する試験実行部１２が、各周辺装置２に対応
して設けられ、また各周辺装置２からシステムバス３を
経由してプロセッサ１に送出される割込信号を受信処理
する割込制御部１３が、各周辺装置２に対応して設けら
れている。
【０００６】プロセッサ１が、システムバス３に対して
過負荷を加える為に起動されると、プロセッサ１内のマ
ルチタスクモニタ部１１が、周辺装置２1 に対応して設
けられた試験実行部１２1 に対して起動信号ａ1 を送出
する。
【０００７】起動信号ａ1 を受信した試験実行部１２1
は、予め定められた過程の試験処理を実行開始するが、
対応する周辺装置２1 に対して制御命令を送出しない内
に、予め定められた周期が経過すると、試験実行部１２
1 はプロセッサ１が送出する周期割込信号ｂ1 により周
辺装置２1 に対する試験処理を中断し、マルチタスクモ
ニタ部１１に処理が遷移される。
【０００８】周期割込信号ｂ1 を受信したマルチタスク
モニタ部１１は、周辺装置２2 に対応して設けられた試
験実行部１２2 に対して起動信号ａ2 を送出する。起動
信号ａ2 を受信した試験実行部１２2 は、予め定められ
た過程の試験処理を実行開始するが、対応する周辺装置
２2 に対して制御命令を送出しない内に、予め定められ
た周期が経過すると、試験実行部１２2 はプロセッサ１
が送出する周期割込信号ｂ2 により周辺装置２2 に対す
る試験処理を中断し、マルチタスクモニタ部１１に処理
が遷移される。
【０００９】周期割込信号ｂ2 を受信したマルチタスク
モニタ部１１は、周辺装置２3 に対応して設けられた試
験実行部１２3 に対して起動信号ａ3 を送出する。起動
信号ａ3 を受信した試験実行部１２3 は、予め定められ
た過程の試験処理を実行する過程で、周辺装置２3 に対
する制御命令ｃ3 を作成し、システムバス３を経由して
周辺装置２3 に転送する。
【００１０】制御命令ｃ3 を受信した周辺装置２3 は、
制御命令ｃ3 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ3 により指定された動作を実行した後、
制御命令ｃ3 に対する動作を終了すると、システムバス
３を経由してプロセッサ１に終結割込信号ｄ3 を転送す
る。
【００１１】プロセッサ１においては、周辺装置２3 に
対応する割込制御部１３3 が、周辺装置２3 から転送さ
れた終結割込信号ｄ3 をマルチタスクモニタ部１１に転
送する。
【００１２】以上により、プロセッサ１から制御命令ｃ
3 が送出されてから、周辺装置２3 から終結割込信号ｄ
3 が返送される迄の間、プロセッサ１と周辺装置２3 と
の間で転送される各種情報が、システムバス３に対する
負荷として加わることとなる。
【００１３】なお試験実行部１２3 は、プロセッサ１内
で定められた周期が経過すると、プロセッサ１が送出す
る周期割込信号ｂ3 により周辺装置２3 に対する試験処
理を中断し、マルチタスクモニタ部１１に処理が遷移さ
れる。
【００１４】マルチタスクモニタ部１１は、周期割込信
号ｂ3 を受信し、また周辺装置２3 から転送された終結
割込信号ｄ3 を割込制御部１３3 を介して受信すると、
再び周辺装置２1 に対応する試験実行部１２1 に対して
起動信号ａ1 を送出する。
【００１５】起動信号ａ1 を受信した試験実行部１２1
は、中断した試験処理を継続して実行する過程で、周辺
装置２1 に対する制御命令ｃ1 を作成し、システムバス
３を経由して周辺装置２1 に転送する。
【００１６】制御命令ｃ1 を受信した周辺装置２1 は、
制御命令ｃ1 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ1 により指定された動作を実行するが、
制御命令ｃ1 に対する動作を終了しない間に、予め定め
られた周期が経過すると、試験実行部１２1 はプロセッ
サ１が送出する周期割込信号ｂ1 により周辺装置２1 に
対する試験処理を中断し、マルチタスクモニタ部１１に
処理が遷移される。
【００１７】周期割込信号ｂ1 を受信したマルチタスク
モニタ部１１は、周辺装置２2 に対応する試験実行部１
２2 に対して起動信号ａ2 を送出する。起動信号ａ2 を
受信した試験実行部１２2 は、予め定められた過程の試
験処理を実行開始するが、対応する周辺装置２2 に対し
て制御命令を送出しない内に、予め定められた周期が経
過すると、試験実行部１２2 はプロセッサ１が送出する
周期割込信号ｂ2 により周辺装置２2 に対する試験処理
を中断し、マルチタスクモニタ部１１に処理が遷移され
る。
【００１８】一方、周辺装置２1 は、プロセッサ１との
間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ1 により指定された動作を実行した後、
制御命令ｃ1 に対する動作を終了すると、システムバス
３を経由してプロセッサ１に終結割込信号ｄ1 を転送す
る。
【００１９】プロセッサ１においては、周辺装置２1 に
対応する割込制御部１３1 が、周辺装置２1 から転送さ
れた終結割込信号ｄ1 をマルチタスクモニタ部１１に転
送する。
【００２０】以上により、プロセッサ１から制御命令ｃ
1 が送出されてから、周辺装置２1 から終結割込信号ｄ
1 が返送される迄の間、プロセッサ１と周辺装置２1 と
の間で転送される各種情報が、システムバス３に対する
負荷として加わることとなる。
【００２１】マルチタスクモニタ部１１は、周期割込信
号ｂ2 を受信し、或いは周辺装置２ 1 から転送された終
結割込信号ｄ1 を割込制御部１３1 を介して受信する
と、再び周辺装置２3 に対応する試験実行部１２3 に対
して起動信号ａ3 を送出する。
【００２２】起動信号ａ3 を受信した試験実行部１２3
は、中断した試験処理を継続して実行する過程で、周辺
装置２3 に対する制御命令ｃ3 を作成し、システムバス
３を経由して周辺装置２3 に転送する。
【００２３】制御命令ｃ3 を受信した周辺装置２3 は、
制御命令ｃ3 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ3 により指定された動作を実行するが、
制御命令ｃ3 に対する動作を終了しない間に、予め定め
られた周期が経過すると、試験実行部１２3 はプロセッ
サ１が送出する周期割込信号ｂ3 により周辺装置２3 に
対する試験処理を中断し、マルチタスクモニタ部１１に
処理が遷移される。
【００２４】周期割込信号ｂ3 を受信したマルチタスク
モニタ部１１は、周辺装置２1 に対応する試験実行部１
２1 に対して起動信号ａ1 を送出する。起動信号ａ1 を
受信した試験実行部１２1 は、中断した試験処理を継続
して実行する過程で、周辺装置２1 に対する制御命令ｃ
1 を作成し、システムバス３を経由して周辺装置２1 に
転送する。
【００２５】制御命令ｃ1 を受信した周辺装置２1 は、
制御命令ｃ1 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ1 により指定された動作を実行するが、
制御命令ｃ1 に対する動作を終了しない間に、予め定め
られた周期が経過すると、試験実行部１２1 はプロセッ
サ１が送出する周期割込信号ｂ1 により周辺装置２1 に
対する試験処理を中断し、マルチタスクモニタ部１１に
処理が遷移される。
【００２６】周期割込信号ｂ1 を受信したマルチタスク
モニタ部１１は、周辺装置２2 に対応する試験実行部１
２2 に対して起動信号ａ2 を送出する。起動信号ａ2 を
受信した試験実行部１２2 は、中断した試験処理を継続
して実行する過程で、周辺装置２2 に対する制御命令ｃ
2 を作成し、システムバス３を経由して周辺装置２2 に
転送する。
【００２７】制御命令ｃ2 を受信した周辺装置２2 は、
制御命令ｃ2 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ2 により指定された動作を実行するが、
制御命令ｃ2 に対する動作を終了しない間に、予め定め
られた周期が経過すると、試験実行部１２2 はプロセッ
サ１が送出する周期割込信号ｂ2 により周辺装置２2 に
対する試験処理を中断し、マルチタスクモニタ部１１に
処理が遷移される。
【００２８】一方、周辺装置２3 は、プロセッサ１との
間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ3 により指定された動作を実行した後、
制御命令ｃ3 に対する動作を終了すると、システムバス
３を経由してプロセッサ１に終結割込信号ｄ3 を転送す
る。
【００２９】プロセッサ１においては、周辺装置２3 に
対応する割込制御部１３3 が、周辺装置２3 から転送さ
れた終結割込信号ｄ3 をマルチタスクモニタ部１１に転
送する。
【００３０】以上により、プロセッサ１から制御命令ｃ
3 が送出されてから、周辺装置２3 から終結割込信号ｄ
3 が返送される迄の間、プロセッサ１と周辺装置２3 と
の間で転送される各種情報が、システムバス３に対する
負荷として加わることとなる。
【００３１】一方、周辺装置２1 は、プロセッサ１との
間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ1 により指定された動作を実行した後、
制御命令ｃ1 に対する動作を終了すると、システムバス
３を経由してプロセッサ１に終結割込信号ｄ1 を転送す
る。
【００３２】プロセッサ１においては、周辺装置２1 に
対応する割込制御部１３1 が、周辺装置２1 から転送さ
れた終結割込信号ｄ1 をマルチタスクモニタ部１１に転
送する。
【００３３】以上により、プロセッサ１から制御命令ｃ
1 が送出されてから、周辺装置２1 から終結割込信号ｄ
1 が返送される迄の間、プロセッサ１と周辺装置２1 と
の間で転送される各種情報が、システムバス３に対する
負荷として加わることとなる。
【００３４】マルチタスクモニタ部１１は、周期割込信
号ｂ2 を受信し、或いは周辺装置２ 3 から転送された終
結割込信号ｄ3 を割込制御部１３3 を介して受信し、或
いは周辺装置２1 から転送された終結割込信号ｄ1 を割
込制御部１３1 を介して受信すると、再び周辺装置２3
に対応する試験実行部１２3 に対して起動信号ａ3 を送
出する。
【００３５】起動信号ａ3 を受信した試験実行部１２3
は、中断した試験処理を継続して実行する過程で、周辺
装置２3 に対する制御命令ｃ3 を作成し、システムバス
３を経由して周辺装置２3 に転送する。
【００３６】制御命令ｃ3 を受信した周辺装置２3 は、
制御命令ｃ3 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ3 により指定された動作を実行するが、
制御命令ｃ3 に対する動作を終了しない間に、予め定め
られた周期が経過すると、試験実行部１２3 はプロセッ
サ１が送出する周期割込信号ｂ3 により周辺装置２3 に
対する試験処理を中断し、マルチタスクモニタ部１１に
処理が遷移される。
【００３７】一方、周辺装置２2 は、プロセッサ１との
間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ2 により指定された動作を実行した後、
制御命令ｃ2 に対する動作を終了すると、システムバス
３を経由してプロセッサ１に終結割込信号ｄ2 を転送す
る。
【００３８】プロセッサ１においては、周辺装置２2 に
対応する割込制御部１３2 が、周辺装置２1 から転送さ
れた終結割込信号ｄ2 をマルチタスクモニタ部１１に転
送する。
【００３９】以上により、プロセッサ１から制御命令ｃ
2 が送出されてから、周辺装置２2 から終結割込信号ｄ
2 が返送される迄の間、プロセッサ１と周辺装置２2 と
の間で転送される各種情報が、システムバス３に対する
負荷として加わることとなる。
【００４０】以上の過程で、総ての周辺装置２i がそれ
ぞれ対応する制御命令ｃi に基づく動作を実行し、それ
ぞれ対応する試験実行部１２i との間で、システムバス
３を経由して情報の送受信を送受信する期間を、システ
ムバス３が過負荷状態にある過負荷期間ＴOLとすると、
図６に例示される試験過程においては、過負荷期間Ｔ OL
は一期間しか発生しておらず、システムバス３に対する
システムバス競合試験が充分に実行出来ない。
【００４１】
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来ある情報処理システムにおいては、システ
ムバス３に対して過負荷を加えることが困難であり、充
分なシステムバス競合試験が実行出来ない問題があっ
た。
【００４２】本発明は、充分なシステムバス競合試験を
実行し得る過負荷期間を発生させることを目的とする。
【００４３】
【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１はプロセッサ、２は周辺
装置、３はシステムバスであり、情報処理システムを構
成する。
【００４４】１００は、本発明によりプロセッサ１内
に、各周辺装置２に対応して設けられた制御命令生成手
段である。
【００４５】
【作用】情報処理システムにおいては、プロセッサ１が
システムバス３を介して接続される複数の周辺装置２に
制御命令を送出し、制御命令を受信した各周辺装置２が
制御命令に対する動作を実行後、終結割込信号をプロセ
ッサ１に返送する。
【００４６】制御命令生成手段１００は、周辺装置２か
らシステムバス３を経由して終結割込信号を受信した場
合に、終結割込信号を返送した周辺装置２に対して予め
定められた制御命令を、システムバス３を経由して送出
する。
【００４７】従って、一旦動作を終了した周辺装置に対
して、プロセッサから直ちに次の制御命令が送出される
為、各周辺装置が継続的に動作することとなり、システ
ムバスに対して過負荷期間を常時実現可能となり、充分
なシステムバスの競合試験が実行可能となる。
【００４８】
【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例による情報処理システムを
示す図であり、図３は図２における制御命令送出処理の
一例を示す図であり、図４は図２におけるシステムバス
の過負荷状態の一例を示す図である。なお、全図を通じ
て同一符号は同一対象物を示す。
【００４９】図２においても、プロセッサ１には三組の
周辺装置２がシステムバス３を経由して接続されてお
り、またプロセッサ１内には、図１における制御命令生
成手段１００として制御命令生成部１５が、各周辺装置
２に対応して設けられている。
【００５０】プロセッサ１が、システムバス３に対して
過負荷を加える為に起動されると、プロセッサ１内の主
部１４が、周辺装置２1 に対応して設けられた制御命令
生成部１５1 に対して起動信号ｅ1 を送出する。
【００５１】起動信号ｅ1 を受信した制御命令生成部１
５1 は（図３ステップＳ１）、直ちに対応する周辺装置
２1 に対する制御命令ｃ1 を作成し、システムバス３を
経由して周辺装置２1 に転送した後（図３ステップＳ
２）、主部１４に対して復帰信号ｆ1 を返送する（図３
ステップＳ３）。
【００５２】制御命令ｃ1 を受信した周辺装置２1 は、
制御命令ｃ1 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ1 により指定された動作を実行する。
【００５３】復帰信号ｆ1 を受信した主部１４は、周辺
装置２2 に対応して設けられた主部１４2 に対して起動
信号ｅ2 を送出する。起動信号ｅ2 を受信した制御命令
生成部１５2 は（図３ステップＳ１）、直ちに対応する
周辺装置２2 に対する制御命令ｃ2 を作成し、システム
バス３を経由して周辺装置２2 に転送した後（図３ステ
ップＳ２）、主部１４に対して復帰信号ｆ2 を返送する
（図３ステップＳ３）。
【００５４】制御命令ｃ2 を受信した周辺装置２2 は、
制御命令ｃ2 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ2 により指定された動作を実行する。
【００５５】復帰信号ｆ2 を受信した主部１４は、周辺
装置２3 に対応して設けられた主部１４3 に対して起動
信号ｅ3 を送出する。起動信号ｅ3 を受信した制御命令
生成部１５3 は（図３ステップＳ１）、直ちに対応する
周辺装置２3 に対する制御命令ｃ3 を作成し、システム
バス３を経由して周辺装置２3 に転送した後（図３ステ
ップＳ２）、主部１４に対して復帰信号ｆ3 を返送する
（図３ステップＳ３）。
【００５６】制御命令ｃ3 を受信した周辺装置２3 は、
制御命令ｃ3 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ3 により指定された動作を実行する。
【００５７】以上により、総ての周辺装置２1 、２2 お
よび２3 が動作状態となり、システムバス３を経由して
プロセッサ１との間で各種情報を並行して転送すること
となり、システムバス３が第一の過負荷期間ＴOL1 とな
る。
【００５８】やがて周辺装置２3 が制御命令ｃ3 に対す
る動作を終了すると、システムバス３を経由してプロセ
ッサ１に終結割込信号ｄ3 を転送する。プロセッサ１に
おいては、周辺装置２3 に対応する割込制御部１３
3 が、周辺装置２3 から転送された終結割込信号ｄ3 を
主部１４に転送する。
【００５９】以上により、システムバス３上の第一の過
負荷期間ＴOL1 が終了する。主部１４は、制御命令生成
部１５3 から復帰信号ｆ3 を受信した状態で、周辺装置
２3 から転送された終結割込信号ｄ3 を割込制御部１３
3 を介して受信すると、直ちに周辺装置２3 に対応する
制御命令生成部１５3 に対して起動信号ｅ3 を送出す
る。
【００６０】起動信号ｅ3 を受信した制御命令生成部１
５3 は（図３ステップＳ１）、直ちに対応する周辺装置
２3 に対する制御命令ｃ3 を作成し、システムバス３を
経由して周辺装置２3 に転送した後（図３ステップＳ
２）、主部１４に対して復帰信号ｆ3 を返送する（図３
ステップＳ３）。
【００６１】制御命令ｃ3 を受信した周辺装置２3 は、
制御命令ｃ3 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ3 により指定された動作を実行する。
【００６２】以上により、総ての周辺装置２1 、２2 お
よび２3 が再び動作状態となり、システムバス３を経由
してプロセッサ１との間で各種情報を並行して転送する
こととなり、システムバス３が第二の過負荷期間ＴOL2
となる。
【００６３】やがて周辺装置２3 が制御命令ｃ3 に対す
る動作を終了すると、システムバス３を経由してプロセ
ッサ１に終結割込信号ｄ3 を転送する。プロセッサ１に
おいては、周辺装置２3 に対応する割込制御部１３
3 が、周辺装置２3 から転送された終結割込信号ｄ3 を
主部１４に転送する。
【００６４】以上により、システムバス３上の第二の過
負荷期間ＴOL2 が終了する。主部１４は、制御命令生成
部１５3 から復帰信号ｆ3 を受信した状態で、周辺装置
２3 から転送された終結割込信号ｄ3 を割込制御部１３
3 を介して受信すると、直ちに周辺装置２3 に対応する
制御命令生成部１５3 に対して起動信号ｅ3 を送出す
る。
【００６５】起動信号ｅ3 を受信した制御命令生成部１
５3 は（図３ステップＳ１）、直ちに対応する周辺装置
２3 に対する制御命令ｃ3 を作成し、システムバス３を
経由して周辺装置２3 に転送した後（図３ステップＳ
２）、主部１４に対して復帰信号ｆ3 を返送する（図３
ステップＳ３）。
【００６６】制御命令ｃ3 を受信した周辺装置２3 は、
制御命令ｃ3 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ3 により指定された動作を実行する。
【００６７】以上により、総ての周辺装置２1 、２2 お
よび２3 が再び動作状態となり、システムバス３を経由
してプロセッサ１との間で各種情報を並行して転送する
こととなり、システムバス３が第三の過負荷期間ＴOL3
となる。
【００６８】やがて周辺装置２1 が制御命令ｃ1 に対す
る動作を終了すると、システムバス３を経由してプロセ
ッサ１に終結割込信号ｄ1 を転送する。プロセッサ１に
おいては、周辺装置２1 に対応する割込制御部１３
1 が、周辺装置２1 から転送された終結割込信号ｄ1 を
主部１４に転送する。
【００６９】以上により、システムバス３上の第三の過
負荷期間ＴOL3 が終了する。主部１４は、制御命令生成
部１５3 から復帰信号ｆ3 を受信した状態で、周辺装置
２1 から転送された終結割込信号ｄ1 を割込制御部１３
1 を介して受信すると、直ちに周辺装置２1 に対応する
制御命令生成部１５1 に対して起動信号ｅ1 を送出す
る。
【００７０】起動信号ｅ1 を受信した制御命令生成部１
５1 は（図３ステップＳ１）、直ちに対応する周辺装置
２1 に対する制御命令ｃ1 を作成し、システムバス３を
経由して周辺装置２1 に転送した後（図３ステップＳ
２）、主部１４に対して復帰信号ｆ1 を返送する（図３
ステップＳ３）。
【００７１】制御命令ｃ1 を受信した周辺装置２1 は、
制御命令ｃ1 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ1 により指定された動作を実行する。
【００７２】以上により、総ての周辺装置２1 、２2 お
よび２3 が再び動作状態となり、システムバス３を経由
してプロセッサ１との間で各種情報を並行して転送する
こととなり、システムバス３が第四の過負荷期間ＴOL4
となる。
【００７３】やがて周辺装置２2 が制御命令ｃ2 に対す
る動作を終了すると、システムバス３を経由してプロセ
ッサ１に終結割込信号ｄ2 を転送する。プロセッサ１に
おいては、周辺装置２2 に対応する割込制御部１３
2 が、周辺装置２2 から転送された終結割込信号ｄ2 を
主部１４に転送する。
【００７４】以上により、システムバス３上の第四の過
負荷期間ＴOL4 が終了する。主部１４は、制御命令生成
部１５1 から復帰信号ｆ1 を受信した状態で、周辺装置
２2 から転送された終結割込信号ｄ2 を割込制御部１３
2 を介して受信すると、直ちに周辺装置２2 に対応する
制御命令生成部１５2 に対して起動信号ｅ2 を送出す
る。
【００７５】起動信号ｅ2 を受信した制御命令生成部１
５2 は（図３ステップＳ１）、直ちに対応する周辺装置
２2 に対する制御命令ｃ2 を作成し、システムバス３を
経由して周辺装置２2 に転送した後（図３ステップＳ
２）、主部１４に対して復帰信号ｆ2 を返送する（図３
ステップＳ３）。
【００７６】制御命令ｃ2 を受信した周辺装置２2 は、
制御命令ｃ2 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ2 により指定された動作を実行する。
【００７７】以上により、総ての周辺装置２1 、２2 お
よび２3 が再び動作状態となり、システムバス３を経由
してプロセッサ１との間で各種情報を並行して転送する
こととなり、システムバス３が第五の過負荷期間ＴOL5
となる。
【００７８】やがて周辺装置２3 が制御命令ｃ3 に対す
る動作を終了すると、システムバス３を経由してプロセ
ッサ１に終結割込信号ｄ3 を転送する。プロセッサ１に
おいては、周辺装置２3 に対応する割込制御部１３
3 が、周辺装置２3 から転送された終結割込信号ｄ3 を
主部１４に転送する。
【００７９】以上により、システムバス３上の第五の過
負荷期間ＴOL2 が終了する。主部１４は、制御命令生成
部１５2 から復帰信号ｆ2 を受信した状態で、周辺装置
２3 から転送された終結割込信号ｄ3 を割込制御部１３
3 を介して受信すると、直ちに周辺装置２3 に対応する
制御命令生成部１５3 に対して起動信号ｅ3 を送出す
る。
【００８０】起動信号ｅ3 を受信した制御命令生成部１
５3 は（図３ステップＳ１）、直ちに対応する周辺装置
２3 に対する制御命令ｃ3 を作成し、システムバス３を
経由して周辺装置２3 に転送した後（図３ステップＳ
２）、主部１４に対して復帰信号ｆ3 を返送する（図３
ステップＳ３）。
【００８１】制御命令ｃ3 を受信した周辺装置２3 は、
制御命令ｃ3 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ3 により指定された動作を実行する。
【００８２】以上により、総ての周辺装置２1 、２2 お
よび２3 が再び動作状態となり、システムバス３を経由
してプロセッサ１との間で各種情報を並行して転送する
こととなり、システムバス３が第六の過負荷期間ＴOL6
となる。
【００８３】やがて周辺装置２1 が制御命令ｃ1 に対す
る動作を終了すると、システムバス３を経由してプロセ
ッサ１に終結割込信号ｄ1 を転送する。プロセッサ１に
おいては、周辺装置２1 に対応する割込制御部１３
1 が、周辺装置２1 から転送された終結割込信号ｄ1 を
主部１４に転送する。
【００８４】以上により、システムバス３上の第六の過
負荷期間ＴOL6 が終了する。主部１４は、制御命令生成
部１５3 から復帰信号ｆ3 を受信した状態で、周辺装置
２1 から転送された終結割込信号ｄ1 を割込制御部１３
1 を介して受信すると、直ちに周辺装置２1 に対応する
制御命令生成部１５1 に対して起動信号ｅ1 を送出す
る。
【００８５】起動信号ｅ1 を受信した制御命令生成部１
５1 は（図３ステップＳ１）、直ちに対応する周辺装置
２1 に対する制御命令ｃ1 を作成し、システムバス３を
経由して周辺装置２1 に転送した後（図３ステップＳ
２）、主部１４に対して復帰信号ｆ1 を返送する（図３
ステップＳ３）。
【００８６】制御命令ｃ1 を受信した周辺装置２1 は、
制御命令ｃ1 に対応する動作を開始し、プロセッサ１と
の間でシステムバス３を経由して各種情報を送受信し乍
ら、制御命令ｃ1 により指定された動作を実行する。
【００８７】以上により、総ての周辺装置２1 、２2 お
よび２3 が再び動作状態となり、システムバス３を経由
してプロセッサ１との間で各種情報を並行して転送する
こととなり、システムバス３が第七の過負荷期間ＴOL7
となる。
【００８８】以上の説明から明らかな如く、本実施例に
よれば、主部１４から順次起動された各制御命令生成部
１５i は、直ちに制御命令ｃi を作成し、システムバス
３を経由してそれぞれ対応する周辺装置２i に転送して
動作状態とし、動作を終了した任意の周辺装置２i がシ
ステムバス３を経由してプロセッサ１に終結割込信号ｄ
i を返送すると、主部１４は直ちに対応する制御命令生
成部１５i を起動し、再び対応する周辺装置２i に対し
て制御命令ｃi を送出させる為、各周辺装置２ i が殆ど
継続して動作状態となり、システムバス３を経由してプ
ロセッサ１との間で各種情報を送受信する為、システム
バス３が過負荷期間ＴOL1 乃至ＴOL7 を殆ど継続するこ
ととなる。
【００８９】なお、図２乃至図４はあく迄本発明の一実
施例に過ぎず、例えばプロセッサ１の構成は図示される
ものに限定されることは無く、割込制御部１３、主部１
４および制御命令生成部１５をプログラムで実現する
等、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。また本発明の対象となる情報
処理システムは、三組の周辺装置２を具備するものに限
定されることは無く、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変わらない。
【００９０】
【発明の効果】以上、本発明によれば、前記情報処理シ
ステムにおいて、一旦動作を終了した周辺装置に対し
て、プロセッサから直ちに次の制御命令が送出される
為、各周辺装置が継続的に動作することとなり、システ
ムバスに対して過負荷期間を常時実現可能となり、充分
なシステムバスの競合試験が実行可能となる。
【図面の簡単な説明】
【図１】 本発明の原理を示す図
【図２】 本発明の一実施例による情報処理システムを
示す図
【図３】 図２における制御命令送出処理の一例を示す
図
【図４】 図２におけるシステムバスの過負荷状態の一
例を示す図
【図５】 従来ある情報処理システムの一例を示す図
【図６】 図５におけるシステムバスの過負荷状態の一
例を示す図
【符号の説明】
１ プロセッサ ２ 周辺装置 ３ システムバス １１ マルチタスクモニタ部 １２ 試験実行部 １３ 割込制御部 １４ 主部 １５ 制御命令生成部 １００ 制御命令生成手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 正紀 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 プロセッサ（１）がシステムバス（３）
    を介して接続される複数の周辺装置（２）に制御命令を
    送出し、前記制御命令を受信した前記各周辺装置（２）
    が前記制御命令に対する動作を実行後、終結割込信号を
    前記プロセッサ（１）に返送する情報処理システムにお
    いて、 前記プロセッサ（１）に、前記周辺装置（２）から前記
    システムバス（３）を経由して前記終結割込信号を受信
    した場合に、前記終結割込信号を返送した周辺装置
    （２）に対して予め定められた制御命令を、前記システ
    ムバス（３）を経由して送出する制御命令生成手段（１
    ００）を、前記各周辺装置（２）に対応して設けること
    を特徴とするシステムバス競合試験方式。
JP3337410A 1991-12-20 1991-12-20 システムバス競合試験方式 Withdrawn JPH05173907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3337410A JPH05173907A (ja) 1991-12-20 1991-12-20 システムバス競合試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3337410A JPH05173907A (ja) 1991-12-20 1991-12-20 システムバス競合試験方式

Publications (1)

Publication Number Publication Date
JPH05173907A true JPH05173907A (ja) 1993-07-13

Family

ID=18308375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3337410A Withdrawn JPH05173907A (ja) 1991-12-20 1991-12-20 システムバス競合試験方式

Country Status (1)

Country Link
JP (1) JPH05173907A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253259B1 (en) 1997-06-04 2001-06-26 Sony Corporation System for controlling operation of an external storage utilizing reduced number of status signals for determining ready or busy state based on status signal level
US6412023B1 (en) 1998-05-21 2002-06-25 Sony Corporation System for communicating status via first signal line in a period of time in which control signal via second line is not transmitted

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253259B1 (en) 1997-06-04 2001-06-26 Sony Corporation System for controlling operation of an external storage utilizing reduced number of status signals for determining ready or busy state based on status signal level
US6496879B2 (en) 1997-06-04 2002-12-17 Sony Corporation Data processing apparatus, external storage apparatus, data processing system and data transmitting method
US6681269B2 (en) 1997-06-04 2004-01-20 Sony Corporation Data processing apparatus, external storage apparatus, data processing system and data transmitting method
US6412023B1 (en) 1998-05-21 2002-06-25 Sony Corporation System for communicating status via first signal line in a period of time in which control signal via second line is not transmitted

Similar Documents

Publication Publication Date Title
JPH05173907A (ja) システムバス競合試験方式
JPH09226482A (ja) 車両用通信制御装置
JPH0599061A (ja) 自動車用制御装置
JP2002108841A (ja) 分散型制御システム
JP7057328B2 (ja) 車両制御装置、及び車両制御方法
JP2550076B2 (ja) 多重系コントロ−ラ装置
JP2590208B2 (ja) デジタル制御装置の制御方法
JP3827121B2 (ja) 通信制御装置
WO2024004414A1 (ja) 情報処理装置
JP2706390B2 (ja) 複数スカラユニットによるベクトルユニット使用権切換え制御方式
JPH11163900A (ja) 多重通信システムにおけるデータ送信制御方法及び装置
JP3348177B2 (ja) プログラマブルコントローラ
JPH0281101A (ja) プログラマブルコントローラシステム
JPH07253802A (ja) 制御装置の二重化システム
JPH06334668A (ja) 多重伝送方式
JPH10177499A (ja) ダイアグ通信方法
JP3239371B2 (ja) 機器接続処理方式
JPH01162964A (ja) 複数チャネル制御装置
JPH0470915A (ja) 情報処理装置の電源制御方式
JPH10289196A (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
JPH10171502A (ja) ディジタル制御装置
JPH01149637A (ja) ポーリング制御応答監視方式
JPH03208131A (ja) オペレーティングシステムのタスク制御方式
JPH07115423A (ja) 伝送制御方式
JPS61107455A (ja) ポ−リング制御方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311