JP2590208B2 - デジタル制御装置の制御方法 - Google Patents
デジタル制御装置の制御方法Info
- Publication number
- JP2590208B2 JP2590208B2 JP15816788A JP15816788A JP2590208B2 JP 2590208 B2 JP2590208 B2 JP 2590208B2 JP 15816788 A JP15816788 A JP 15816788A JP 15816788 A JP15816788 A JP 15816788A JP 2590208 B2 JP2590208 B2 JP 2590208B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- control unit
- arithmetic
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control By Computers (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、演算制御装置と入出力制御装置からなり、
データ入力処理、演算処理、および、データ出力処理を
一定周期で繰返し行なうデジタル制御装置の制御方法に
関する。
データ入力処理、演算処理、および、データ出力処理を
一定周期で繰返し行なうデジタル制御装置の制御方法に
関する。
(従来の技術) 例えば、工業プラントの監視装置などのデジタル制御
装置の高速化方法としては、中央処理部の高速化、メモ
リアクセス時間の短縮、データ伝送速度の高速化など、
主としてのハードウェアの性能を向上するものと、デジ
タル制御装置に必要な各種機能を専用装置に分散し、各
層値を有機的に結合することでハードウェアおよびソフ
トウェアの両面から高速化を実現しようとするものの2
つがある。
装置の高速化方法としては、中央処理部の高速化、メモ
リアクセス時間の短縮、データ伝送速度の高速化など、
主としてのハードウェアの性能を向上するものと、デジ
タル制御装置に必要な各種機能を専用装置に分散し、各
層値を有機的に結合することでハードウェアおよびソフ
トウェアの両面から高速化を実現しようとするものの2
つがある。
第4図および第5図は、後者の方法によるデジタル制
御装置の高速化の一例を示している。この場合、演算処
理機能とデータ入出力機能を別々の装置で実現してい
る。
御装置の高速化の一例を示している。この場合、演算処
理機能とデータ入出力機能を別々の装置で実現してい
る。
第4図において、デジタル制御装置DPは、例えば、プ
ラント制御・監視のための演算処理を実行する演算制御
装置CUと、プラント(図示略)の各部の状態をあらわす
プロセスデータを入力するとともに演算制御装置CUの演
算結果を対応する要素に出力するための多数の入出力制
御装置IO1〜ICnから構成されており、演算制御装置CU
と、おのおのの入出力制御装置IO1〜IOnは、それぞれシ
ステムバスSB1〜SBnを介してデータのやりとりが行なわ
れている。
ラント制御・監視のための演算処理を実行する演算制御
装置CUと、プラント(図示略)の各部の状態をあらわす
プロセスデータを入力するとともに演算制御装置CUの演
算結果を対応する要素に出力するための多数の入出力制
御装置IO1〜ICnから構成されており、演算制御装置CU
と、おのおのの入出力制御装置IO1〜IOnは、それぞれシ
ステムバスSB1〜SBnを介してデータのやりとりが行なわ
れている。
第5図において、演算制御装置CUは、マイクロプロセ
ッサ、タイマ、メモリなどからなり、デジタルコントロ
ーラの各種演算処理を実行する演算制御部CPUと、入出
力制御装置IO1〜IOnとシステムバスSB1〜SBnを介してデ
ータをやりとりするためのシステムバス伝送制御部SBC1
〜SBCnからなり、おのおののシステムバス伝送制御部SB
C1〜SBCnには、データ伝送用のバッファメモリを備えて
いる。また、演算制御部CPUとシステムバス伝送制御部S
BC1〜SBCnとは、内部バスIBを介して接続されている。
ッサ、タイマ、メモリなどからなり、デジタルコントロ
ーラの各種演算処理を実行する演算制御部CPUと、入出
力制御装置IO1〜IOnとシステムバスSB1〜SBnを介してデ
ータをやりとりするためのシステムバス伝送制御部SBC1
〜SBCnからなり、おのおののシステムバス伝送制御部SB
C1〜SBCnには、データ伝送用のバッファメモリを備えて
いる。また、演算制御部CPUとシステムバス伝送制御部S
BC1〜SBCnとは、内部バスIBを介して接続されている。
入出力制御装置IO1は、プラント(図示略)からのプ
ロセスデータを入力するための多数の入力モデュールIM
(IM1,IM2,…)、プラントに種々の制御信号等を出力す
るための多数の出力モデュールOM(OM1〜OMm)、およ
び、マイクロプロセッサ、タイマ、メモリ、伝送コント
ローラなどからなり、入力モデュールIMおよび出力モデ
ュールOMとシステムバスSB1との間のデータのやりとり
を制御するためのインタフェース制御部IFCからなる。
また、インタフェース制御部IFCと入力モデュールIMお
よび出力モデュールOMとは、入出力バスLBを介して接続
されている。
ロセスデータを入力するための多数の入力モデュールIM
(IM1,IM2,…)、プラントに種々の制御信号等を出力す
るための多数の出力モデュールOM(OM1〜OMm)、およ
び、マイクロプロセッサ、タイマ、メモリ、伝送コント
ローラなどからなり、入力モデュールIMおよび出力モデ
ュールOMとシステムバスSB1との間のデータのやりとり
を制御するためのインタフェース制御部IFCからなる。
また、インタフェース制御部IFCと入力モデュールIMお
よび出力モデュールOMとは、入出力バスLBを介して接続
されている。
また、他の入出力制御装置IO2〜IOnも、入出力制御装
置IO1と同様に構成されている。
置IO1と同様に構成されている。
第6図は、このようなデジタル制御装置DPの動作の従
来例を示している。
来例を示している。
時刻t0で起動されると、演算制御装置CUおよび入出力
制御装置IO1〜IOnは、おのおのの内部状態を初期化する
ためのイニシャライズ処理を実行する。
制御装置IO1〜IOnは、おのおのの内部状態を初期化する
ためのイニシャライズ処理を実行する。
このイニシャライズ処理を終了すると、演算制御装置
CUは、入出力制御装置IO1〜IOnからのプロセスデータを
入力する入力処理、入力データに基づく所定の制御動作
を実行する演算処理、演算結果を入出力制御装置IO1〜I
Onに出力する出力処理からなる一連の制御動作を、入出
力周期T1で繰返し実行する。
CUは、入出力制御装置IO1〜IOnからのプロセスデータを
入力する入力処理、入力データに基づく所定の制御動作
を実行する演算処理、演算結果を入出力制御装置IO1〜I
Onに出力する出力処理からなる一連の制御動作を、入出
力周期T1で繰返し実行する。
一方、入出力制御装置IO1〜IOnは、演算制御装置CUか
ら入力データ送信要求IPが通知されると、その時点で内
部に蓄積している入力データIDをシステムバスSB1〜SBn
を介して演算制御装置CUに転送し、また、演算制御装置
CUから出力データODが送信されてくると、その出力デー
タODを取り込んで一定のタイミングで出力モデュールOM
よりプラントに出力する。また、そのデータ出力を終了
すると、入力モデュールIMより次に演算制御装置CUに出
力するデータを取り込んで蓄積する。
ら入力データ送信要求IPが通知されると、その時点で内
部に蓄積している入力データIDをシステムバスSB1〜SBn
を介して演算制御装置CUに転送し、また、演算制御装置
CUから出力データODが送信されてくると、その出力デー
タODを取り込んで一定のタイミングで出力モデュールOM
よりプラントに出力する。また、そのデータ出力を終了
すると、入力モデュールIMより次に演算制御装置CUに出
力するデータを取り込んで蓄積する。
ただし、イニシャライズ処理終了後に演算制御装置CU
より入力データ送信要求IPが通知されたとき、入出力制
御装置IO1〜IOnは、その時点で入力モデュールIMよりプ
ロセスデータを入力し、その入力データを処理入力デー
タIDiとして演算制御装置CUに出力する。なお、1回目
の入出力周期T1が終了したのちに演算制御装置CUから入
力データ送信要求IPが通知されたときにも、この初期入
力データIDiが入力データとして演算制御装置CUに出力
されている。
より入力データ送信要求IPが通知されたとき、入出力制
御装置IO1〜IOnは、その時点で入力モデュールIMよりプ
ロセスデータを入力し、その入力データを処理入力デー
タIDiとして演算制御装置CUに出力する。なお、1回目
の入出力周期T1が終了したのちに演算制御装置CUから入
力データ送信要求IPが通知されたときにも、この初期入
力データIDiが入力データとして演算制御装置CUに出力
されている。
このようにして、入出力制御装置IO1〜IOnは、演算制
御装置CUより入力データ送信要求IPが通知されると、演
算制御装置CUの演算処理に必要なデータを演算制御装置
CUに出力し、また、演算処理結果である出力データを対
応するプラントの各部に出力している。
御装置CUより入力データ送信要求IPが通知されると、演
算制御装置CUの演算処理に必要なデータを演算制御装置
CUに出力し、また、演算処理結果である出力データを対
応するプラントの各部に出力している。
また、入出力制御装置IO1〜IOnのプラントに対するデ
ータ入出力動作は、演算制御装置CUが演算処理を実行し
ているときに平行して行なわれるので、演算制御装置CU
がプラントに対するデータ入出力動作を行なう場合に比
べて、デジタル制御装置DPの処理時間が短縮され、デジ
タル制御装置DPの処理を高速化することができる。
ータ入出力動作は、演算制御装置CUが演算処理を実行し
ているときに平行して行なわれるので、演算制御装置CU
がプラントに対するデータ入出力動作を行なう場合に比
べて、デジタル制御装置DPの処理時間が短縮され、デジ
タル制御装置DPの処理を高速化することができる。
(発明が解決しようとする課題) しかしながら、このような従来方法では、次のような
不都合を生じていた。
不都合を生じていた。
すなわち、機能分散化されている演算制御装置CUと入
出力制御装置IO1〜IOnの動作を同期する必要があるが、
入出力制御装置IO1〜IOnが演算制御装置CUの処理周期を
知ることができず、演算制御装置CUからの入力データ送
信要求IPの出旅タイミングを事前に知ることができない
ので、演算制御装置CUからの出力データODの出力タイミ
ングを基準とし、その出力データODをプラントに出力し
たあとにプラントよりデータを入力し、その入力データ
を次の処理サイクルに使用している。
出力制御装置IO1〜IOnの動作を同期する必要があるが、
入出力制御装置IO1〜IOnが演算制御装置CUの処理周期を
知ることができず、演算制御装置CUからの入力データ送
信要求IPの出旅タイミングを事前に知ることができない
ので、演算制御装置CUからの出力データODの出力タイミ
ングを基準とし、その出力データODをプラントに出力し
たあとにプラントよりデータを入力し、その入力データ
を次の処理サイクルに使用している。
このために、入出力制御装置IO1〜IOnがデータを入力
してから、その入力データが演算制御装置CUの演算処理
に使用されるまでの入力応答時間T2、すなわち、演算処
理装置CUの入力処理に要する時間T11、出力処理に要す
る時間T12、および、データ入力から出力処理の開始ま
での時間T13の総和は、とくに時間T13が長くなるために
比較的長い時間になり、その結果、デジタル制御装置DP
の応答性があまりよくないという不都合を生じていた。
してから、その入力データが演算制御装置CUの演算処理
に使用されるまでの入力応答時間T2、すなわち、演算処
理装置CUの入力処理に要する時間T11、出力処理に要す
る時間T12、および、データ入力から出力処理の開始ま
での時間T13の総和は、とくに時間T13が長くなるために
比較的長い時間になり、その結果、デジタル制御装置DP
の応答性があまりよくないという不都合を生じていた。
そこで、本発明は、このような従来技術の課題を解決
し、システムの応答性を向上できるデジタル制御装置の
制御方法を提供することを目的としている。
し、システムの応答性を向上できるデジタル制御装置の
制御方法を提供することを目的としている。
[発明の構成] (課題を解決するための手段) 本発明では、起動時、演算制御装置は入出力制御装置
に処理周期を通知し、入出力制御装置は、一定入力間隔
でデータを入力して、処理周期ごとに最終入力時のデー
タを演算制御装置に出力するようにしたものである。
に処理周期を通知し、入出力制御装置は、一定入力間隔
でデータを入力して、処理周期ごとに最終入力時のデー
タを演算制御装置に出力するようにしたものである。
(作用) したがって、入出力制御装置が、演算制御装置の処理
周期を知ることができるので、最新の入力データを演算
制御装置に送信することができ、その結果、デジタル制
御装置の応答性が大幅に向上する。
周期を知ることができるので、最新の入力データを演算
制御装置に送信することができ、その結果、デジタル制
御装置の応答性が大幅に向上する。
(実施例) 以下、添付図面を参照しながら、本発明の実施例を詳
細に説明する。
細に説明する。
第1図および第2図は、デジタル制御装置を構成する
演算制御装置の演算制御部、および、多数の入出力制御
装置のインタフェース制御部の処理例をそれぞれ示して
いる。なお、この実施例では、第4図および第5図と同
一構成のデジタル制御装置を用いており、以下の説明に
おいては、第4図および第5図と同一の符号を用いる。
演算制御装置の演算制御部、および、多数の入出力制御
装置のインタフェース制御部の処理例をそれぞれ示して
いる。なお、この実施例では、第4図および第5図と同
一構成のデジタル制御装置を用いており、以下の説明に
おいては、第4図および第5図と同一の符号を用いる。
第1図に示すように、演算制御装置CUの演算制御部CP
Uは、起動されると、まず、入出力周期T10を管理するた
めの入出力周期計時タイマやシステムバス伝送制御部SB
C1〜SBCnの内部状態など、内部の各要素の状態を初期設
定するイニシャライズ処理を実行したのち(処理10
1)、入出力周期T10をシステムバス伝送制御部SBC1〜SB
Cnに送信データとしてセットし(処理102)、システム
バス伝送制御部SBC1〜SBCnにデータ送信を開始させる
(処理103)。
Uは、起動されると、まず、入出力周期T10を管理するた
めの入出力周期計時タイマやシステムバス伝送制御部SB
C1〜SBCnの内部状態など、内部の各要素の状態を初期設
定するイニシャライズ処理を実行したのち(処理10
1)、入出力周期T10をシステムバス伝送制御部SBC1〜SB
Cnに送信データとしてセットし(処理102)、システム
バス伝送制御部SBC1〜SBCnにデータ送信を開始させる
(処理103)。
これによって、システムバス伝送制御部SBC1〜SBCnか
ら入出力処理制御装置IO1〜IOnに、それぞれ入出力周期
T10が通知される。
ら入出力処理制御装置IO1〜IOnに、それぞれ入出力周期
T10が通知される。
ここで、入出力周期T10は、演算制御部CPUが実行する
入力処理に要する時間T11、出力処理に要する時間T12、
および、演算処理に要する時間の最大値T15の総和であ
り、例えば、監視員が操作入力することであらかじめ演
算制御装置CUに設定されている。
入力処理に要する時間T11、出力処理に要する時間T12、
および、演算処理に要する時間の最大値T15の総和であ
り、例えば、監視員が操作入力することであらかじめ演
算制御装置CUに設定されている。
次に、システムバス伝送制御部SBC1〜SBCnのステータ
スを監視することで、初期入力データが入出力処理制御
装置IO1〜IOnから送信されてシステムバス伝送制御部SB
C1〜SBCnに受信されるまで待ち(判断104のNOルー
プ)、その受信を完了すると、入出力周期計時タイマに
入出力周期T10をセットして起動する(処理105)。
スを監視することで、初期入力データが入出力処理制御
装置IO1〜IOnから送信されてシステムバス伝送制御部SB
C1〜SBCnに受信されるまで待ち(判断104のNOルー
プ)、その受信を完了すると、入出力周期計時タイマに
入出力周期T10をセットして起動する(処理105)。
そして、出力処理に要する時間T12を待ち(処理10
6)、その時点でシステムバス伝送制御部SBC1〜SBCnの
受信バッファに蓄積されている初期入力データを取り込
む(処理107)。
6)、その時点でシステムバス伝送制御部SBC1〜SBCnの
受信バッファに蓄積されている初期入力データを取り込
む(処理107)。
このようにして入力した入力データに基づき、プラン
ト(図示略)の監視・制御などに関する各種の演算処理
を実行し(処理108)、その演算処理を終了した時点
で、入出力周期T10の終了を待つために入出力周期計時
タイマがタイムオーバするまで待つ(判断109のNOルー
プ)。
ト(図示略)の監視・制御などに関する各種の演算処理
を実行し(処理108)、その演算処理を終了した時点
で、入出力周期T10の終了を待つために入出力周期計時
タイマがタイムオーバするまで待つ(判断109のNOルー
プ)。
入出力周期T10を終了すると、次の入出力周期T10の終
了を監視するために入出力周期計時タイマに入出力周期
T10をセットして起動し(処理110)、処理108で得た演
算結果に対応して、各システムバス伝送制御部SBC1〜SB
Cnの送信データを更新し(処理111)、システムバス伝
送制御部SBC1〜SBCnの送信動作を起動する(処理11
2)。
了を監視するために入出力周期計時タイマに入出力周期
T10をセットして起動し(処理110)、処理108で得た演
算結果に対応して、各システムバス伝送制御部SBC1〜SB
Cnの送信データを更新し(処理111)、システムバス伝
送制御部SBC1〜SBCnの送信動作を起動する(処理11
2)。
そして、演算制御部CPUは、入出力処理制御装置IO1〜
IOnから送信されて、その時点でシステムバス伝送制御
部SBC1〜SBCnに蓄積されている入力データを取り込み
(処理113)、処理108に戻ってその入力データを用いた
演算処理を実行する。
IOnから送信されて、その時点でシステムバス伝送制御
部SBC1〜SBCnに蓄積されている入力データを取り込み
(処理113)、処理108に戻ってその入力データを用いた
演算処理を実行する。
それ以降、演算制御部CPUは、処理108から処理113ま
での処理動作を繰返し行なう。
での処理動作を繰返し行なう。
このようにして、演算制御装置CUは、起動時に入出力
周期T10を入出力処理制御装置IO1〜IOnに通知したのち
に最初の入力データが得られるまで待ち、その初期入力
データの取り込みを終了すると、初期入力データを用い
た演算処理を実行し、初期入力データを得てから入出力
周期T10が終了するまで待つ。
周期T10を入出力処理制御装置IO1〜IOnに通知したのち
に最初の入力データが得られるまで待ち、その初期入力
データの取り込みを終了すると、初期入力データを用い
た演算処理を実行し、初期入力データを得てから入出力
周期T10が終了するまで待つ。
そして、それ以降は、演算処理によって得た出力デー
タの入出力処理制御装置IO1〜IOnへの出力、入出力処理
制御装置IO1〜IOnからの入力データの取り込み、およ
び、入力データに基づく演算処理を、入出力周期T10の
周期で繰返し実行する。
タの入出力処理制御装置IO1〜IOnへの出力、入出力処理
制御装置IO1〜IOnからの入力データの取り込み、およ
び、入力データに基づく演算処理を、入出力周期T10の
周期で繰返し実行する。
また、演算処理に要した時間が時間T15よりも短い場
合には、演算処理を終了した時点でその時間T15との時
間差を待ち、それぞれの処理の開始間隔が入出力周期T
10に一致するように同期合わせしている。
合には、演算処理を終了した時点でその時間T15との時
間差を待ち、それぞれの処理の開始間隔が入出力周期T
10に一致するように同期合わせしている。
第2図に示すように、入出力制御装置IO1(〜IOn)の
インタフェース制御部IFCは、起動されると、まず、入
出力周期T10を管理するための入出力周期計時タイマ、
および、入力モデュールIMや出力モデュールOMの内部状
態など、内部の各要素の状態を初期設定するイニシャラ
イズ処理を実行したのち(処理201)、演算制御装置CU
のシステムバス伝送制御部SBC1から入出力周期T10が送
信されるのを待つ(判断202のNOループ)。
インタフェース制御部IFCは、起動されると、まず、入
出力周期T10を管理するための入出力周期計時タイマ、
および、入力モデュールIMや出力モデュールOMの内部状
態など、内部の各要素の状態を初期設定するイニシャラ
イズ処理を実行したのち(処理201)、演算制御装置CU
のシステムバス伝送制御部SBC1から入出力周期T10が送
信されるのを待つ(判断202のNOループ)。
入出力周期T10を入力すると、これを保存し(処理20
3)、入力モデュールIMを作動してその時点でのプラン
トからのプロセスデータを入力して送信バッファに蓄積
する(処理204)。
3)、入力モデュールIMを作動してその時点でのプラン
トからのプロセスデータを入力して送信バッファに蓄積
する(処理204)。
次に、入出力周期計時タイマに入出力周期T10をセッ
トして起動し(処理205)、そのときに送信バッファに
蓄積されているプロセスデータを初期入力データとし
て、演算制御装置CUに転送する(処理206)。
トして起動し(処理205)、そのときに送信バッファに
蓄積されているプロセスデータを初期入力データとし
て、演算制御装置CUに転送する(処理206)。
これにより、起動時のプラントの状態をあらわす初期
入力データが演算制御装置CUに入力される。
入力データが演算制御装置CUに入力される。
このようにして、初期入力データの送信を完了する
と、インタフェース制御部IFCは、入出力周期計時タイ
マがオーバフローするまでの間、入力モデュールOMから
入力されるプロセスデータを送信バッファに取り込み、
それを一定のタイミングで繰返し行なって、常に送信バ
ッファの内容を最新のものに更新している(判断207、
処理208の処理ループ)。
と、インタフェース制御部IFCは、入出力周期計時タイ
マがオーバフローするまでの間、入力モデュールOMから
入力されるプロセスデータを送信バッファに取り込み、
それを一定のタイミングで繰返し行なって、常に送信バ
ッファの内容を最新のものに更新している(判断207、
処理208の処理ループ)。
そして、入出力周期計時タイマがオーバフローして判
断207の結果がYESになると、次の入出力周期T10の終了
を監視するために入出力周期計時タイマに入出力周期T
10をセットして起動し(処理209)、インタフェース制
御部IFCは、そのときに送信バッファに蓄積されている
最新の入力データを、入力データとして演算制御装置CU
に出力する(処理210)。
断207の結果がYESになると、次の入出力周期T10の終了
を監視するために入出力周期計時タイマに入出力周期T
10をセットして起動し(処理209)、インタフェース制
御部IFCは、そのときに送信バッファに蓄積されている
最新の入力データを、入力データとして演算制御装置CU
に出力する(処理210)。
次に、演算制御装置CUから出力データの受信を完了す
るまで待ち(判断211のNOループ)、出力データの受信
を完了すると、その出力データを対応する出力モデュー
ルOMにそれぞれ割り当てておのおのの出力モデュールOM
に出力動作を実行させ、それによって、演算制御装置CU
からの出力データを対応したプラントの要素に出力する
(処理212)。
るまで待ち(判断211のNOループ)、出力データの受信
を完了すると、その出力データを対応する出力モデュー
ルOMにそれぞれ割り当てておのおのの出力モデュールOM
に出力動作を実行させ、それによって、演算制御装置CU
からの出力データを対応したプラントの要素に出力する
(処理212)。
このようにして、データ出力を終了すると、入力モデ
ュールIMを作動してその時点でのプラントからのプロセ
スデータを入力して送信バッファに蓄積し(処理21
3)、その時点で入出力周期計時タイマがオーバフロー
しているかどうかを調べ(判断214)、判断214の結果が
YESになるまでの間、一定の入力モデュールOMから入力
されるプロセスデータを送信バッファに取り込み、それ
を一定のタイミングで繰返し行なって、常に送信バッフ
ァの内容を最新のものに更新する(処理215)。
ュールIMを作動してその時点でのプラントからのプロセ
スデータを入力して送信バッファに蓄積し(処理21
3)、その時点で入出力周期計時タイマがオーバフロー
しているかどうかを調べ(判断214)、判断214の結果が
YESになるまでの間、一定の入力モデュールOMから入力
されるプロセスデータを送信バッファに取り込み、それ
を一定のタイミングで繰返し行なって、常に送信バッフ
ァの内容を最新のものに更新する(処理215)。
そして、入出力周期計時タイマがオーバフローして判
断214の結果がYESになると、次の入出力周期T10の終了
を監視するために入出力周期計時タイマに入出力周期T
10をセットして起動し(処理216)、インタフェース制
御部IFCは、そのときに送信バッファに蓄積されている
最新の入力データを入力データとして演算制御装置CUに
出力し(処理217、判断211に戻って、次の処理サイクル
が開始されるのを待つ。
断214の結果がYESになると、次の入出力周期T10の終了
を監視するために入出力周期計時タイマに入出力周期T
10をセットして起動し(処理216)、インタフェース制
御部IFCは、そのときに送信バッファに蓄積されている
最新の入力データを入力データとして演算制御装置CUに
出力し(処理217、判断211に戻って、次の処理サイクル
が開始されるのを待つ。
このようにして、入出力制御装置IO1(IOn)は、演算
制御装置CUから入出力周期T10が通知されると、プロセ
スデータを初期化し、入出力周期計時タイマに入出力周
期T10をセットして起動したのちに初期入力データ演算
制御装置CUに送信する。
制御装置CUから入出力周期T10が通知されると、プロセ
スデータを初期化し、入出力周期計時タイマに入出力周
期T10をセットして起動したのちに初期入力データ演算
制御装置CUに送信する。
そして、入出力周期T10を経過すると、入出力周期計
時タイマを再起動するとともに、その直前に入力してい
るプロセスデータを入力データとして演算制御装置CUに
出力する。
時タイマを再起動するとともに、その直前に入力してい
るプロセスデータを入力データとして演算制御装置CUに
出力する。
これにより、演算制御装置CUの演算処理が終了して出
力データが出力されてくるのを待ち、出力データを受入
すると、対応するプラントの要素にその出力データを出
力する。
力データが出力されてくるのを待ち、出力データを受入
すると、対応するプラントの要素にその出力データを出
力する。
それ以降は、入出力周期T10を通過するたびに、その
直前に取り込んだプロセスデータを入力データとして演
算制御装置CUに送信し、演算制御装置CUからの出力デー
タを待ってそれを対応するプラント要素に出力し、プロ
セスデータを入力するという動作を繰返し行なう。
直前に取り込んだプロセスデータを入力データとして演
算制御装置CUに送信し、演算制御装置CUからの出力デー
タを待ってそれを対応するプラント要素に出力し、プロ
セスデータを入力するという動作を繰返し行なう。
したがって、演算制御装置CUと入出力制御装置IO
1(〜IOn)は、第3図に示すように、入出力制御装置IO
1(〜IOn)が主導権をもっている状態で、相互に同期し
ながら動作する。
1(〜IOn)は、第3図に示すように、入出力制御装置IO
1(〜IOn)が主導権をもっている状態で、相互に同期し
ながら動作する。
すなわち、時刻t0でこのデジタル制御装置DPが起動さ
れると、演算制御装置CUおよび入出力制御装置IO1〜IOn
は、おのおのの内部状態を初期化するためのイニシャラ
イズ処理を実行する。
れると、演算制御装置CUおよび入出力制御装置IO1〜IOn
は、おのおのの内部状態を初期化するためのイニシャラ
イズ処理を実行する。
このイニシャライズ処理を終了すると、演算制御装置
CUは、入出力周期T10をあらわす周期データDTを入出力
制御装置IO1〜IOnに出力して、入出力制御装置IO1〜IOn
に入出力周期T10を通知する。
CUは、入出力周期T10をあらわす周期データDTを入出力
制御装置IO1〜IOnに出力して、入出力制御装置IO1〜IOn
に入出力周期T10を通知する。
これにより、入出力制御装置IO1〜IOnは、その時点で
のプロセスデータを入力し、それを初期入力データIDi
として演算制御装置CUに出力し、その直後に入出力周期
計時タイマに入出力周期T10をセットして起動する。
のプロセスデータを入力し、それを初期入力データIDi
として演算制御装置CUに出力し、その直後に入出力周期
計時タイマに入出力周期T10をセットして起動する。
一方、演算制御装置CUでは、システムバス伝送制御部
SBC1〜SBCnが初期入力データIDiを受信完了するまで待
っており、初期入力データIDiを受信完了すると、入出
力周期計時タイマに入出力周期T10をセットして起動す
るとともに、その時点から、出力処理の時間T12を待つ
同期合わせを行なったのちに、受信した初期入力データ
IDiを演算制御部CPUの内部に取り込む。
SBC1〜SBCnが初期入力データIDiを受信完了するまで待
っており、初期入力データIDiを受信完了すると、入出
力周期計時タイマに入出力周期T10をセットして起動す
るとともに、その時点から、出力処理の時間T12を待つ
同期合わせを行なったのちに、受信した初期入力データ
IDiを演算制御部CPUの内部に取り込む。
そして、演算制御部CPUの演算処理を終了すると、入
出力周期計時タイマがオーバフローするまで待ち、入出
力周期計時タイマに入出力周期T10をセットして再起動
した直後に、演算処理により得た出力データODを、シス
テムバス伝送制御部SBC1〜SBCnを介して入出力制御装置
IO1〜IOnに出力する。
出力周期計時タイマがオーバフローするまで待ち、入出
力周期計時タイマに入出力周期T10をセットして再起動
した直後に、演算処理により得た出力データODを、シス
テムバス伝送制御部SBC1〜SBCnを介して入出力制御装置
IO1〜IOnに出力する。
ここで、入出力制御装置IO1〜IOnにおいては、演算処
理部CPUの演算処理期間が終了する前の時点で入出力周
期計時タイマがオーバフローし、その直前に入力した入
力データを入力データIDとして演算制御装置CUに出力し
ている。したがって、演算処理部CPUの演算処理期間が
終了する直前に、次の処理サイクルで使用する入力デー
タIDがシステムバス伝送制御部SBC1〜SBCnに蓄積され
る。なお、入出力周期計時タイマは、オーバフロー直後
に再起動される。
理部CPUの演算処理期間が終了する前の時点で入出力周
期計時タイマがオーバフローし、その直前に入力した入
力データを入力データIDとして演算制御装置CUに出力し
ている。したがって、演算処理部CPUの演算処理期間が
終了する直前に、次の処理サイクルで使用する入力デー
タIDがシステムバス伝送制御部SBC1〜SBCnに蓄積され
る。なお、入出力周期計時タイマは、オーバフロー直後
に再起動される。
その結果、演算制御部CPUは、演算処理期間が終了
し、その演算処理で得られた出力データを入出力制御装
置IO1〜IOnに送信終了すると、その直後に、次のサイク
ルの演算処理で使用する入力データIDを入力することが
できる。
し、その演算処理で得られた出力データを入出力制御装
置IO1〜IOnに送信終了すると、その直後に、次のサイク
ルの演算処理で使用する入力データIDを入力することが
できる。
このようにして、演算制御装置CUが行なう一連の入力
処理、演算処理および出力処理と、入出力制御装置IO1
〜IOnのデータ入力処理およびデータ出力処理は、入出
力周期計時タイマの機能により、完全に同期して行なわ
れ、かつ、演算制御装置CUと入出力制御装置IO1〜IOnが
完全に平行して行なわれる。
処理、演算処理および出力処理と、入出力制御装置IO1
〜IOnのデータ入力処理およびデータ出力処理は、入出
力周期計時タイマの機能により、完全に同期して行なわ
れ、かつ、演算制御装置CUと入出力制御装置IO1〜IOnが
完全に平行して行なわれる。
経時的にみると、入出力制御装置IO1〜IOnから演算制
御装置CUのシステムバス伝送制御部SBC1〜SBCnに対する
データ入力処理、システムバス伝送制御部SBC1〜SBCnか
ら入出力制御装置IO1〜IOnに対するデータ出力処理、シ
ステムバス伝送制御部SBC1〜SBCnから演算制御部CPUへ
の入力データの取り込み、および、演算制御部CPUの演
算処理の順に、演算制御装置CUと入出力制御装置IO1〜I
Onの処理が経過し、演算制御装置CUと入出力制御装置IO
1〜IOnの間におけるデータのやりとり、および、演算制
御装置CUと入出力制御装置IO1〜IOnの内部処理が円滑に
行なわれている。
御装置CUのシステムバス伝送制御部SBC1〜SBCnに対する
データ入力処理、システムバス伝送制御部SBC1〜SBCnか
ら入出力制御装置IO1〜IOnに対するデータ出力処理、シ
ステムバス伝送制御部SBC1〜SBCnから演算制御部CPUへ
の入力データの取り込み、および、演算制御部CPUの演
算処理の順に、演算制御装置CUと入出力制御装置IO1〜I
Onの処理が経過し、演算制御装置CUと入出力制御装置IO
1〜IOnの間におけるデータのやりとり、および、演算制
御装置CUと入出力制御装置IO1〜IOnの内部処理が円滑に
行なわれている。
さて、入出力制御装置IO1〜IOnでデータが入力されて
から、演算制御部CPUがそのデータを演算処理に使用す
るまでの入力応答時間T20を考えると、この入力応答時
間T20は、演算制御部CPUの入力処理に要する時間T11、
出力処理に要する時間T12、および、入出力制御装置IO1
〜IOnがデータを入力してから演算処理部CPUの演算処理
期間が終了するまでの時間T14の総和になる。
から、演算制御部CPUがそのデータを演算処理に使用す
るまでの入力応答時間T20を考えると、この入力応答時
間T20は、演算制御部CPUの入力処理に要する時間T11、
出力処理に要する時間T12、および、入出力制御装置IO1
〜IOnがデータを入力してから演算処理部CPUの演算処理
期間が終了するまでの時間T14の総和になる。
このとき、時間T14は、従来技術における時間T13に比
べて大幅に短いので、入力応答時間T20は、従来技術に
おける入力応答時間T2に比べて大幅に短縮される。
べて大幅に短いので、入力応答時間T20は、従来技術に
おける入力応答時間T2に比べて大幅に短縮される。
これにより、本実施例では、入力応答時間T20を大幅
に改善することができる。
に改善することができる。
以上のように、本実施例では、入出力制御装置が演算
制御装置に対して動作タイミングを規定しているので、
入出力制御装置でプロセスデータのサンプリングタイミ
ングを設定でき、それによって、プロセスデータを入力
してから演算処理で使用されるまでの入力応答時間を大
幅に改善することができた。
制御装置に対して動作タイミングを規定しているので、
入出力制御装置でプロセスデータのサンプリングタイミ
ングを設定でき、それによって、プロセスデータを入力
してから演算処理で使用されるまでの入力応答時間を大
幅に改善することができた。
なお、上述した実施例では、工業プラントを運転・監
視するデジタル制御装置に本発明を適用しているが、本
発明の適用範囲はこれに限ることはない。
視するデジタル制御装置に本発明を適用しているが、本
発明の適用範囲はこれに限ることはない。
[発明の効果] 以上のように、本発明によれば、起動時、演算制御装
置は入出力制御装置に処理周期を通知し、入出力制御装
置は、一定入力間隔でデータを入力して、処理周期ごと
に最終入力時のデータを演算制御装置に出力しているの
で、入出力制御装置は演算制御装置の処理周期を知るこ
とができ、それによって、最新の入力データを演算制御
装置に送信することができるためにデジタル制御装置の
応答性が大幅に向上するという効果を得る。
置は入出力制御装置に処理周期を通知し、入出力制御装
置は、一定入力間隔でデータを入力して、処理周期ごと
に最終入力時のデータを演算制御装置に出力しているの
で、入出力制御装置は演算制御装置の処理周期を知るこ
とができ、それによって、最新の入力データを演算制御
装置に送信することができるためにデジタル制御装置の
応答性が大幅に向上するという効果を得る。
第1図は本発明の一実施例にかかる演算制御部の処理例
を示すフローチャート、第2図は本発明の一実施例にか
かるインタフェース制御部の処理例を示すフローチャー
ト、第3図は本発明の一実施例にかかる演算制御装置と
入出力制御装置の動作を説明するためのタイミング図、
第4図はデジタル制御装置の一例を示すブロック図、第
5図は演算制御装置および入出力制御装置の一例を示す
ブロック図、第6図はデジタル制御装置の動作の従来例
を示すタイミング図である。 CU……演算制御装置、IO1〜IOn……入出力制御装置、CP
U……演算制御部、SBC1〜SBCn……システムバス伝送制
御部、IFC……インタフェース制御部。
を示すフローチャート、第2図は本発明の一実施例にか
かるインタフェース制御部の処理例を示すフローチャー
ト、第3図は本発明の一実施例にかかる演算制御装置と
入出力制御装置の動作を説明するためのタイミング図、
第4図はデジタル制御装置の一例を示すブロック図、第
5図は演算制御装置および入出力制御装置の一例を示す
ブロック図、第6図はデジタル制御装置の動作の従来例
を示すタイミング図である。 CU……演算制御装置、IO1〜IOn……入出力制御装置、CP
U……演算制御部、SBC1〜SBCn……システムバス伝送制
御部、IFC……インタフェース制御部。
Claims (1)
- 【請求項1】演算制御装置と入出力制御装置からなり、
演算制御装置は、入出力制御装置よりデータを入力する
入力処理、入力データを処理する演算処理、および、こ
の演算処理により得られた出力データを入出力制御装置
に出力する出力処理を一定周期で順次繰返し行なうデジ
タル制御装置の制御方法において、起動時、演算制御装
置は入出力制御装置に処理周期を通知し、入出力制御装
置は、一定入力間隔でデータを入力して、処理周期ごと
に最終入力時のデータを演算制御装置に出力する一方、
演算制御装置は、それにより入力した入力データを用い
て演算処理を行なうことを特徴とするデジタル制御装置
の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15816788A JP2590208B2 (ja) | 1988-06-28 | 1988-06-28 | デジタル制御装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15816788A JP2590208B2 (ja) | 1988-06-28 | 1988-06-28 | デジタル制御装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH028906A JPH028906A (ja) | 1990-01-12 |
JP2590208B2 true JP2590208B2 (ja) | 1997-03-12 |
Family
ID=15665737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15816788A Expired - Lifetime JP2590208B2 (ja) | 1988-06-28 | 1988-06-28 | デジタル制御装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2590208B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3090071B2 (ja) | 1996-11-29 | 2000-09-18 | オムロン株式会社 | 制御装置 |
-
1988
- 1988-06-28 JP JP15816788A patent/JP2590208B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH028906A (ja) | 1990-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4840455B2 (ja) | フィールド制御システム | |
CN110032532B (zh) | 一种基于定时中断触发的主从式串口通讯方法 | |
JP2590208B2 (ja) | デジタル制御装置の制御方法 | |
CN116232796A (zh) | 基于锐华操作系统的EtherCAT主站及实现方法 | |
JPH11265297A (ja) | 分散シミュレータシステム | |
JP2003167756A5 (ja) | ||
JPH02118868A (ja) | マルチプロセッサの同期方式 | |
JP2002268898A (ja) | 車両用制御装置 | |
JP2004030023A (ja) | 制御システム構造 | |
JPH0410094B2 (ja) | ||
JPH07230304A (ja) | Pcシステムのデュアル制御方法 | |
JPS6114548B2 (ja) | ||
JPH0666805B2 (ja) | ル−プ状通信システムにおける通信制御方法 | |
JP2743780B2 (ja) | 分散処理装置 | |
JP2001005505A (ja) | プログラマブル・コントローラ | |
JPH09114775A (ja) | マルチプロセッサシステム | |
JPH05173907A (ja) | システムバス競合試験方式 | |
JPH0126081B2 (ja) | ||
JPH0638210B2 (ja) | シ−ケンスコントロ−ラの入出力制御方式 | |
JP3997410B2 (ja) | 通信システム | |
JPH1131006A (ja) | Plcリモートi/oシステム | |
JPH04296964A (ja) | サブcpu起動管理方式 | |
JPH0587646U (ja) | マルチデータ伝送装置 | |
JP2000172658A (ja) | マスターレスシリアルバス占有制御方法および分散制御システム | |
JPH0793751B2 (ja) | データ処理制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20081205 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |