JP2004030023A - 制御システム構造 - Google Patents
制御システム構造 Download PDFInfo
- Publication number
- JP2004030023A JP2004030023A JP2002182929A JP2002182929A JP2004030023A JP 2004030023 A JP2004030023 A JP 2004030023A JP 2002182929 A JP2002182929 A JP 2002182929A JP 2002182929 A JP2002182929 A JP 2002182929A JP 2004030023 A JP2004030023 A JP 2004030023A
- Authority
- JP
- Japan
- Prior art keywords
- task
- ecu
- transmission
- data
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
【解決手段】第一ECUにおいて送信タスクと第1、第2タスクを備え、送信タスクの出力周期を第1タスクにおける規定時間以上に設定する。
【選択図】 図1
Description
【発明の属する技術分野】
本願発明は、複数のECU間で情報を送受信する際の情報の正確化をECU間でシステム的な同期を取ることなく実現する構造に関する。
【0002】
【従来の技術】
近年、複数のECU間で相互に演算結果をやり取りして複数の制御機能を関連付けて制御することが多くなってきている。
【0003】
この場合には図2に示す制御システム構造100のように、複数のECU1とECU2とがLAN(ローカルエリアネットワーク)等で接続される。たとえば図2におけるECU1はエンジン制御を行うECUであり、ECU2はAT(オートマティックトランスミッション)を制御するECUである。このようなECU間の接続は、一方のECUから他方のECUへのデータ送信あるいは双方向のデータ送信のためであり、近年複数の制御機能間でデータを送受信しながら他の機能の制御状態あるいは作動状態と関連付けて制御を行う必要性が高くなったことからLAN等でECU間を接続する例が増えてきている。
【0004】
ECU1には送信タスクS、タスクA、タスクBが設けられており、これらのタスクS、A,Bのタスクプライオリティは、送信タスクS、タスクA、タスクBの順に設定されている。送信タスクSはECU1からECU2へ情報を送信するタイミングを出力するものであり、一定の周期で出力される。タスクAは所定の図示しないセンサ出力データ等に基づいて所定の制御処理を行うものである。このタスクAにおける制御処理たとえば演算時間あるいは/およびデータ蓄積時間はデータ内容に左右されるので一定時間ではなく、可変時間となる。タスクBはタスクAの演算結果やデータを受けて演算を実施するものである。
【0005】
また、ECU2にはECU1からの出力をLANを介して受けて演算をつかさどるタスクCが配置されている。なお、このECU1とECU2とはLANを介して接続されている別体のECUであるため、演算周期は同期しておらず、ECU1の送信タスクSが出力を実行した際にECU2が演算を実行するというECU単位のプライオリティが存在するのみである。
【0006】
【発明が解決しようとする課題】
上述の如くECU1のタスクAにおける演算時間は可変時間であったが、従来の送信タスクSの出力タイミングはこのタスクAにおける演算可変時間を鑑みて設定されておらず、図2に図示の如くタスクAの演算途中で送信タスクSが出力されてしまう場合がある。この場合、送信タスクSの出力に基づいてECU1からはECU2へデータを送信しなければならない。そこでタスクBからタスクCに送信を行うために、タスクAで演算途中であるため本来タスクBではまだ演算が開始されないタイミングであっても何らかのデータを作成してタスクCすなわちECU2側にデータを送信することになる。この場合たとえば図2に示す如く、タスクAにおける演算完了分のデータαと、タスクAにおける演算未完量分のデータβ’相当分の前回のデータβを混在させてタスクCに送信する方法がある。すなわち、ECU1からECU2へのデータ送信は、本来ECU1におけるタスクAにおいて演算期間量分のデータβ’まで演算が完了された後に成されなければならないはずであるが、タスクAでの今回分の演算の完了を待たずに不完全なデータがタスクBへ送られることになる。よって、タスクBにおける演算結果も不完全になり、この不完全なデータを元にしている以上、タスクCにおける演算結果も不正確になる可能性が高いという問題がある。
【0007】
また、別体のECU間においても、単体のECUでの如く全てのタスク毎にプライオリティを決めることも考えられる。たとえば図2に示す構成では、ECU1とECU2とに跨って、送信タスクS、タスクA,タスクB、タスクCの順にプライオリティを設定することも考えられる。しかしながらこの方法は、2つのECU間を接続するLANのデータ送信容量あるいは/およびデータ送信速度に制限されたり、前記LANを通過するデータ量自身が多くなり、データ送信速度が遅くなることも考えられる。
【0008】
本願は以上の点を鑑みて、複数のECU間で演算結果やデータ等の情報を送受信する制御システム構造において、複数のECU間での演算タイミングの同期を設定していなくても、複数のECU間において送受信されるデータあるいは演算結果が不正確となることを防止する制御システムの構造を提供することを目的とする。
【0009】
【上記課題を解決するための手段】
本願の請求項1にかかる発明では、複数のECU間でデータの送信を行う制御システム構造において、
第2のECUは第1のECUからのデータ送信を受けて演算を実行するものであり、第1のECUは、送信タスクと、第1のタスクと第2のタスクとを備え、送信タスクの出力周期は第1のタスクにおける規定時間以上に長い時間周期に設定されているとともに、送信タスクは第1のタスクにおける規定時間経過後に出力されるように設定されている。
【0010】
このように送信タスクの出力周期と送信タイミングとを設定することによって、ECU1からECU2への出力は必ずタスクAによる演算が終了した時点で実行されることになり、不完全なデータがECU1からECU2に送信されることがなくなる。
【0011】
また請求項2にかかる発明では、送信タスクの出力周期が、前記規定時間と同等に設定されている。
【0012】
このように送信タスクの出力周期を定めれば、最も効率よくECU1からECU2への送信を実行することができる。
【0013】
【発明の実施の形態】
図1に、本願発明にかかる制御システムの一例として、2つのECUが存在する場合の構造を示す。
【0014】
ECU1には送信タスクSと、タスクAと、タスクBとが設けられている。送信タスクSは、ECU1からECU2へデータを送信するタイミングを出力するものであり一定周期で出力を行うものである。この送信タスクSの出力周期は、後述するタスクAの規定時間Td以上に長く設定される。本実施例では、規定時間Tdの終端と送信タスクSの出力とを同期して設定している。なお、この規定時間Tdは演算内容等のシステムの要求によりあらかじめ定められる時間である。
【0015】
タスクAは、図示しないセンサ等の出力データ等に基づいて演算を実行したりあるいは/およびセンサ出力等の各種データを保存する。なお、この演算結果やデータは他のECU(後述するECU2)において演算に用いるように送信するデータである。前述の規定時間Tcは、このタスクAにおける入力タイミングT1から、演算終了して演算結果を出力するあるいは各種センサからのデータ取り込みを終了するタイミングT2までの時間を示している。演算時間Tcは、演算量、データ量等の演算内容に応じて可変するものであり、この演算量あるいは/およびデータ量の可変原因は、たとえば車両制御においては走行路面等の走行環境の変化等の外的要因やドライバ操作等の人的要因によるものである。また、あらかじめシステム要求に対応して演算時間Tcを予想することができるが、この予想自体もどのくらいの安全幅を持てば良いかにより大きく異なり、正確に行うことが難しい。なお、この予想の時間の最長を前述の規定時間Tdとしてもよい。
【0016】
また、タスクBはタスクAの演算結果を受けて演算を実行したり、データを保存したりするものである。これらのタスクはECU1内において、各々の出力実行に際しプライオリティを有している。このプライオリティは、送信タスクS、タスクA、タスクBの順に優先順位があらかじめ設定されている。
【0017】
ECU2はECU1とLANを介して接続されている。このECU2にはタスクCが設けられており、このタスクCはECU1からの送信情報(送信タスクSの入力)に基づいて演算を実施する。この際送信の遅延時間がECU間に存在するので、所定の通信遅延時間経過後にタスクCでの演算が開始される。
【0018】
なお、ECU1とECU2とは別体のECUであるので、ECU1の送信タスクSが出力を行えば、ECU1内のタスクA、タスクBにおける演算状況に関わらずECU2のタスクCは演算を開始する。
【0019】
規定時間Tdが前述の最長の時間に規定されている場合には、ECU1、ECU2を備える制御システム構造では、送信タスクSは必ずタスクAにおいて演算が完了した後あるいは/およびデータ取得が完了した後に出力が成されるので、タスクBではタスクAにおける完全な演算結果あるいは/および完全データに基づいてタスクC用の演算あるいはデータ取得がなされ、ECU2のタスクCには完全なデータが送信される。よって、タスクCにおける演算は正確なものとなる。
【0020】
また、このような制御システム構造では、たとえECU1とECU2との間すなわち送信タスクS、タスクA,B,Cのデータ送受信あるいは/および演算の同期がシステム的に取られていなくても、結果的に同期されていることとなる。
【0021】
また規定時間Tdをシステム要求からあらかじめ決定される時間とすれば、送信タスクSの送信タイミングを時間Tcぐらいに設定した場合に比べてタスクAで制御処理が終了してからタスクCに送信される確率が極めて高くなり、タスクCにおける演算正確性が向上しシステムの信頼性が向上する。
【0022】
本願発明は上述の実施例に限定されることなく様様な形態を採用することができる。
【0023】
たとえば、上述の実施例ではECU1とECU2との2つのECU間の例を示したが、これに関わらず3つ以上のECU間でも同等の構成を採用できる。
【0024】
なお、本願発明は送信を必要とするデータのみに適用すればよく、他にECU内あるいはECU1内等に送信を必要としないタスクが存在する場合には、このタスクの規定時間を鑑みる必要はない。
【0025】
また、上述の実施例では規定時間に送信タスクSの出力周期を合わせたが、送信タスクSの出力周期は規定時間より長く設定してもよい。
【0026】
なお、規定時間Tdがシステム要求により定めれている場合等において万一規定時間Td内でタスクAの制御処理が終了しなかった場合、従来の如く今回の制御処理で演算された部分と、今回演算されなかった分の前回制御処理における相当分とを混在させてタスクCに送信するのではなく、前回以前の制御処理時の完結した結果値(n1−*)をタスクCに送信するとともに、今回の制御処理は完結していない旨の情報をタスクCに送信するようにしてもよい。すなわち、タスクAでは、次回の制御処理が完結するまで、前回以前の少なくとも1つあるいは1つのみの完結した演算結果が記憶されるようにしておき、次回の制御処理の完結に伴って記憶を捨てていくようにしてもよい。また、タスクCやタスクAでの制御処理の開始あるいは制御処理の終了時に一括して送信、受信(書き込み・読み込み)を行うことにより制御処理結果の一貫性を持たせるようにしても良い。
【図面の簡単な説明】
【図1】本願発明の実施例を示す構成図である。
【図2】従来の制御システム構造の例を示す構成図である。
【符号の説明】
1、2・・・ECU
S・・・送信タスク
A、B、C・・・タスク
Claims (4)
- 複数のECU間でデータの送信を行う制御システム構造において、
第2のECUは第1のECUからのデータ送信を受けて演算を実行するものであり、
第1のECUは、送信タスクと、第1のタスクと第2のタスクとを備え、送信タスクの出力周期は第1のタスクにおける規定時間以上に長い時間周期に設定されているとともに、送信タスクは第1のタスクにおける規定時間経過後に出力されるように設定されていることを特徴とする制御システム構造。 - 前記送信タスクの出力周期は、前記規定時間と同等に設定されていることを特徴とする請求項1に記載の制御システム構造。
- 前記第1のタスクは、当該第1のタスク内における制御処理が完結終了するまで、前回以前の制御処理において完結終了した結果を記憶しておくことを特徴とする請求項1または請求項2に記載の制御システム構造。
- 前記第1のタスクは、当該第1のタスク内における制御処理の途中で前記送信タスクを受けた場合には、前回以前の完結終了した制御処理結果を送信することを特徴とする請求項1ないし請求項3のいずれかに記載の制御システム構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002182929A JP2004030023A (ja) | 2002-06-24 | 2002-06-24 | 制御システム構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002182929A JP2004030023A (ja) | 2002-06-24 | 2002-06-24 | 制御システム構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004030023A true JP2004030023A (ja) | 2004-01-29 |
Family
ID=31179294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002182929A Pending JP2004030023A (ja) | 2002-06-24 | 2002-06-24 | 制御システム構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004030023A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015008367A1 (ja) * | 2013-07-18 | 2015-01-22 | 富士通株式会社 | 分散処理方法、システム、および分散処理プログラム |
-
2002
- 2002-06-24 JP JP2002182929A patent/JP2004030023A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015008367A1 (ja) * | 2013-07-18 | 2015-01-22 | 富士通株式会社 | 分散処理方法、システム、および分散処理プログラム |
JPWO2015008367A1 (ja) * | 2013-07-18 | 2017-03-02 | 富士通株式会社 | 分散処理方法、システム、および分散処理プログラム |
US9996132B2 (en) | 2013-07-18 | 2018-06-12 | Fujitsu Limited | Distributed processing method, system, and computer product |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4617440B2 (ja) | データ通信システムまたはその方法 | |
JP5671388B2 (ja) | 通信システムおよび通信装置 | |
JP5829890B2 (ja) | 半導体データ処理装置、タイムトリガ通信システム及び通信システム | |
WO2006062328A1 (en) | Retransmission and delayed ack timer management logic for tcp protocol | |
US11115235B2 (en) | Semiconductor device, communication systems and method for controlling the communication system | |
JP5637193B2 (ja) | 通信システム | |
US7428608B2 (en) | Communication system, communication circuit and communication method | |
EP1452968A1 (en) | Microcomputer logic developing apparatus | |
JPH1144250A (ja) | 車両用制御装置 | |
JP2704144B2 (ja) | シリアルデータ伝送装置及びその制御方法 | |
JP2004249817A (ja) | 電子制御装置及び複数の電子制御装置からなる制御システム | |
JP2006180205A (ja) | 車載送信装置およびプログラム。 | |
JP2004030023A (ja) | 制御システム構造 | |
KR102046510B1 (ko) | 제어 장치용 컴퓨터 유닛 및 이의 운영 방법 | |
JP2004252574A (ja) | タスク間通信方法、プログラム、記録媒体、電子機器 | |
JP2003167756A (ja) | マイコンのロジック開発装置 | |
JP3853188B2 (ja) | 非同期バスインターフェイス装置 | |
JP3503321B2 (ja) | デ−タ送信装置 | |
JP5030614B2 (ja) | 車載通信システム及び車載通信方法 | |
JP3267646B2 (ja) | データ通信装置 | |
WO2010109609A1 (ja) | 処理装置及び車両用エンジン制御装置 | |
JP2590208B2 (ja) | デジタル制御装置の制御方法 | |
US6570666B1 (en) | Printer detecting data precisely in response to change in data transmission speed | |
JP6992694B2 (ja) | 通信装置及び通信方法 | |
JP3827121B2 (ja) | 通信制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
A977 | Report on retrieval |
Effective date: 20061109 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |