JP3267646B2 - データ通信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、送・受信装置によりデ
ジタルデータの送・受信を行なうデータ通信装置に関す
る。

【０００２】

【従来の技術】従来より、この種のデータ通信装置とし
て、例えば特開平２−２２０１６７号公報に開示されて
いる如く、データ伝送用のデータ線の他に、制御信号伝
送用のハンドシェーク線を設け、送信側から受信側にデ
ータ送信を開始する旨を表す情報を提供するように構成
されたデータ通信装置が知られている。

【０００３】

【発明が解決しようとする課題】しかしこうした従来の
データ通信装置は、送信側から送信するデータ量が少な
く、データ送信の間隔が長い場合には問題ないが、送信
するデータ量が多く、データ送信の間隔が短くなると、
受信側で受信データを正常に処理できなくなることがあ
った。

【０００４】つまり例えば複数のＣＰＵを使ってエンジ
ン等を制御する車両用電子制御装置等においては、制御
精度を向上するためには多くのデータを高速で処理する
必要があり、このためにＣＰＵ間での１データ毎のデー
タ通信時間を短くすることが要求されているが、上記従
来の装置では、データ送信の開始を送信側で決定してそ
の旨を受信側に知らせるものであるため、データ送信間
隔を短くすると、受信側で受信データの処理が終了する
までの間に、送信側で次のデータ送信を開始してしまう
ことがあり、正常なデータ通信を行うことができなくな
ることがあった。

【０００５】本発明は、こうした問題に鑑みなされたも
ので、データ通信を高速で、しかも確実に実行できるデ
ータ通信装置を提供することを目的としている。

【０００６】

【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明は、図１に例示する如く、デー
タ伝送を行うためのデータ線と、複数のデジタルデータ
を上記データ線上に順次送信する送信装置と、上記デー
タ線を介して上記送信装置からのデジタルデータを受信
する受信装置とを備えたデータ通信装置において、上記
送信装置と受信装置との間にハンドシェーク線を設ける
と共に、上記受信装置に、上記送信装置から送信されて
きた一つのデジタルデータの受信を完了した時、上記ハ
ンドシェーク線上にその旨を表す受信完了信号を出力す
ることで、前記送信装置が実行している処理に割り込み
をかけて、該送信装置に対して次のデジタルデータの送
信を要求する受信完了信号出力手段を設け、更に上記送
信装置に、一つのデジタルデータの送信終了後、上記ハ
ンドシェーク線を介して上記受信装置からの受信完了信
号を受けることにより起動されて、次のデジタルデータ
の送信を開始させる送信開始制御手段を設けたこと、を
特徴とするデータ通信装置を要旨としている。

【０００７】

【作用】以上のように構成された本発明のデータ通信装
置においては、送信装置がデータ線上にデジタルデータ
を送信すると、受信装置がそのデジタルデータをデータ
線を介して受信する。そして受信装置がそのデジタルデ
ータの受信を完了すると、受信装置内の受信完了信号出
力手段がその旨を表す受信完了信号をハンドシェーク線
上に出力する。この受信完了信号は、送信装置が実行し
ている処理に割り込みをかけて、送信装置に対して次の
デジタルデータの送信を開始させるための信号であり、
送信装置側では、この受信完了信号をハンドシェーク線
を介して受けると、送信開始制御手段が起動されて、次
のデジタルデータの送信を開始させる。

【０００８】

【実施例】以下に本発明の実施例を図面と共に説明す
る。まず図２は本発明が適用された実施例の車両用エン
ジン制御装置の構成を表すブロック図である。

【０００９】図２に示す如く、本実施例の車両用エンジ
ン制御装置は、燃料噴射量制御，アイドル回転制御，燃
料ポンプ制御，バルブ駆動制御，過給圧制御，故障診断
等を行なう電子制御回路（ＥＣＵ）１０と、点火時期制
御，ノック制御，過給圧演算等を行なう電子制御回路
（ＥＣＵ）２０とから構成されている。

【００１０】ＥＣＵ１０は、スタートスイッチ，クラッ
チスイッチ等の各種スイッチ信号を入力するための入力
バッファ１１、回転数センサ，気筒判別センサ等からの
パルス信号を波形整形して入力する波形整形回路１２、
吸気管圧力，冷却水温等を検出する各種センサからのア
ナログ信号をデジタル信号に変換して入力するＡ／Ｄ変
換器１３、燃料噴射弁，アイドルスピードコントロール
バルブ等の駆動信号を出力する出力ドライバ１４、これ
ら各部に接続されたＩ／Ｏポート１５、Ｉ／Ｏポート１
５を介して上記スイッチ信号やセンサ信号を取り込んで
エンジン制御のための演算処理を行ない、出力ドライバ
１４から各種駆動信号を出力させるＣＰＵ１６、ＣＰＵ
１６にて演算処理を行うためのプログラムや各種データ
が予め格納されたＲＯＭ１７、及びＣＰＵ１６にて演算
処理を行なう際にデータが一時的に格納されるＲＡＭ１
８により構成されており、ＥＣＵ２０は、ＥＣＵ１０と
同様、入力バッファ２１、波形整形回路２２、Ａ／Ｄ変
換器２３、出力ドライバ２４、Ｉ／Ｏポート２５、ＣＰ
Ｕ２６、ＲＯＭ２７、及びＲＡＭ２８により構成されて
いる。

【００１１】ここで上記各ＣＰＵ１６，２６は、通信機
能を有し、同期式のシリアル通信により双方向にデータ
通信を行う。即ち、本実施例においては、ＣＰＵ１６が
マスタ、ＣＰＵ２６がスレーブと定義されており、各Ｃ
ＰＵ１６、２６間が、マスタ側からスレーブ側に通信用
のクロック信号を供給するための通信専用クロック線
Ａ、マスタ側からスレーブ側にデジタルデータを送信す
るためのデータ線Ｂ、スレーブ側からマスタ側にデジタ
ルデータを送信するためのデータ線Ｃ、及びスレーブ側
からマスタ側にデータの受信完了を知らせるためのハン
ドシェーク線Ｄにより接続されている。

【００１２】そして各ＣＰＵ１６，２６は、図３に示す
如く、一回の通信で８ビットのデジタルデータを同時に
送受信するために、データ線Ｂ，Ｃにより接続された８
ビットのシフトレジスタ１６ａ，２６ａを備えており、
マスタ側ＣＰＵ１６による通信制御の下で、まず送信す
べきデジタルデータを各シフトレジスタ１６ａ，２６ａ
にストアしておき、通信用のクロック信号により各シフ
トレジスタ１６ａ，２６ａ内の送信データを１ビットづ
つシフトして、各データ線Ｂ，Ｃ上に送出することによ
り、送信データを他方のシフトレジスタ２６ａ，１６ａ
に転送する、といった手順でデータ送信を行なう。また
データ送信後は、他方のＣＰＵからの送信データがシフ
トレジスタにストアされた状態となるので、そのデータ
（受信データ）を受信バッファに取り込む。

【００１３】このように各ＣＰＵ１６，２６は、シフト
レジスタ１６ａ、２６ａを用いてデジタルデータを相互
に交換することによりデータ通信を行う。このため各Ｅ
ＣＵ１０，２０のＲＯＭ１７，２７内には、データ交換
を行なうデータの種類，順序，データ量等を表すデータ
リストが、予め設定されたデータ通信の種類毎に記憶さ
れている。即ち、本実施例では、スロットル開度，バッ
テリ電圧，スイッチ入力等の高速でデータ交換の必要な
データを８ｍsec.毎のデータ通信で、冷却水温や大気圧
等の高速でデータ交換をする必要のないデータを３２ｍ
sec.毎のデータ通信で、その中間のデータを１６ｍsec.
毎のデータ通信で、データ交換するようにされており、
このために各ＲＯＭ１７，２７内には、これら各データ
通信の種類毎に、データ交換を行なうデータの種類，順
序，データ量等を表すデータリストが格納されているの
である。尚本実施例のデータ通信はマスタ側ＣＰＵ１６
の制御の下に行われるため、ＥＣＵ１０のＲＯＭ１７内
には、データ通信を開始する際にデータ通信の種類を決
定するためのスケジュールデータが格納されている。

【００１４】以下、上記のようにマスタ側ＣＰＵ１６に
よる制御の下で実行されるデータ通信について、図４〜
図６に示すフローチャートに沿って説明する。まず図４
はマスタＣＰＵにて４ｍsec.毎に実行されるデータ送信
開始処理を表すフローチャートである。

【００１５】図に示す如くこの処理が開始されるとまず
Ｓ１０にて、前回の通信より所定時間（例えば４．０９
６ｍsec.）以上経過しているかどうかをチェックし、所
定時間以上経過していれば、Ｓ１１に移行して前回の通
信は完了しているか否かを判断する。そして通信処理が
処理遅れ等で、前回の通信が今回の通信開始タイミング
まで影響している場合には、新たな通信は開始せずにス
キップし、Ｓ１８にてそのスキップ回数をカウントす
る。そして続くＳ１９にて、そのカウントしたスキップ
回数から通信のスキップが連続して所定回以上起こった
か否かを判断し、スキップが連続して所定回以上起こっ
ている場合には、ＣＰＵ間の通信処理において何等かの
異常（例えばスレーブ側ＣＰＵ２６の暴走で正常な通信
ができなくなった）が発生したものとして、システムリ
セットをかけ、そうでなければそのまま処理を終了す
る。

【００１６】一方Ｓ１１にて前回の通信が完了している
と判断された場合には、Ｓ１２に移行して、前回の通信
でスレーブＣＰＵ２６より転送されてきた受信バッファ
上の受信データを全て加算する周知のチェックサム演算
を行ない、Ｓ１３にてその演算結果と受信データ内の最
終データであるミラーコードとから、受信データの異常
をチェックする。そして受信データに異常がなければ、
Ｓ１４にて受信バッファ上の受信データをＲＡＭ１８内
に書き込み、続くＳ１５に移行し、受信データに異常が
あれば、受信バッファ上のデータを破棄してＳ１５に移
行する。

【００１７】次にＳ１５では、今回のデータ通信が８ｍ
sec.通信であるか、１６ｍsec.通信であるか、或は３２
ｍsec.通信であるかを、予めＲＯＭ１７内に格納されて
いるスケジュールデータに基づき設定し、その通信の種
類に対応したデータリストをＲＯＭ１７から読出し、そ
のデータリストに従い送信すべきデータを順に抽出する
といった手順で送信データを作成し、Ｓ１６にてその送
信データを送信バッファにセットする。尚送信データを
送信バッファにセットする際には、送信すべきデータを
全て加算することによりチェックサムを計算し、そのミ
ラーコードを送信データの最終データとして、送信バッ
ファにストアする。

【００１８】そして続くＳ１７では、今回の通信の種類
を表す制御コードを上記シフトレジスタ１６ａに書き込
み、データ通信用のクロック信号を発生することによ
り、通信を開始し、処理を一旦終了する。この後マスタ
側ＣＰＵ１６は、ハンドシェーク線Ｄを介して、スレー
ブ側ＣＰＵ２６からの受信完了信号の入力（Low レベル
からHighレベルへのエッジ入力）があるまで、他のエン
ジン制御用の処理プログラムを実行し、スレーブ側ＣＰ
Ｕ２６から受信完了信号の入力があると、スレーブ側の
処理が完了したものと判断して、図５に示す割込処理を
実行する。

【００１９】即ち、この割込処理では、まずＳ２０で、
通信開始時にセットされる通信継続フラグを用いて現在
通信が継続中であるか否かを判断し、通信が継続中でな
ければ、今回の割込がノイズ等による誤動作でないかを
チェックするために、Ｓ２８にて、ハンドシェーク線Ｄ
のレベルをチェックし、ハンドシェーク線Ｄのレベルが
通常のLow レベルとなった後、処理を終了する。

【００２０】一方通信が継続中であれば、Ｓ２１にて前
回の処理で制御コードを送信した直後であるか否かを判
断し、制御コードを送信した直後でなければＳ２２に移
行して、シフトレジスタ１６ａ内の受信データを受信バ
ッファにストアする。そして続くＳ２３では、Ｓ２５で
更新される通信カウンタの値から全データを受信したか
否かを判断し、全データを受信していなければ、Ｓ２４
にてハンドシェーク線Ｄのレベルが通常のLow レベルと
なっているのを確認し、Ｓ２５にて通信カウンタを更新
した後、Ｓ２６に移行し、送信バッファ内に格納されて
いる次に送信すべきデータをシフトレジスタ１６ａにセ
ットしてデータ通信用のクロック信号を発生することに
よりデータ送信を行ない、処理を終了する。

【００２１】またＳ２１にて前回の処理で制御コードを
送信した直後であると判断された場合には、スレーブ側
ＣＰＵ２６からの送信データは意味のないものである
（スレーブ側ＣＰＵ２６は、制御コードを受信して送信
データの準備を行ない、次回のデータ通信からデータ送
信を開始する）ため、そのままＳ２４に移行し、上記Ｓ
２４〜Ｓ２６の一連の送信処理を行なった後、処理を終
了する。

【００２２】一方Ｓ２３にて、全データを受信したと判
断されると、通信継続フラグをリセットし、Ｓ２８にて
ハンドシェーク線Ｄのレベルが通常のLow レベルである
ことを確認した後、処理を終了する。次に図６はスレー
ブ側ＣＰＵ２６にて実行される通信処理を表すフローチ
ャートである。尚この処理は、マスタ側ＣＰＵ１６から
のデータ送信により割込処理されるものであり、スレー
ブ側ＣＰＵ２６は、通常、メインルーチンにて他のエン
ジン制御用のプログラムを実行している。

【００２３】図に示す如く、この処理が開始されると、
まずＳ３０にて、マスタ側ＣＰＵ１６に対してエッジ割
込をかけれるように、ハンドシェーク線Ｄをスタンバイ
状態（即ち、Low レベル）にし、Ｓ３１にて、今回マス
タ側ＣＰＵ１６から送信されてきたシフトレジスタ２６
ａ内のデータが制御コードかどうかをチェックする。

【００２４】そしてその受信データが制御コードであれ
ば、Ｓ３２で通信継続フラグをセットし、Ｓ３３にて通
信カウンタを初期化し、Ｓ３４にて送信データを作成
し、Ｓ３５にて送信データを送信バッファにセットす
る、といった通信準備のための一連の処理を実行する。
尚Ｓ３４及びＳ３５の処理は、シフトレジスタ２６ａ内
の制御コードから通信の種類を識別することにより、マ
スタ側ＣＰＵ１６でのＳ１５，１６と同様に実行され
る。

【００２５】このようにデータ通信の準備が完了する
と、Ｓ３６に移行して、送信バッファにストアした送信
データの中から今回送信すべき送信データを抽出してシ
フトレジスタ２６ａにセットし、Ｓ３７にて通信カウン
タを更新した後、Ｓ３８にて、ハンドシェーク線Ｄを一
旦HighレベルにしてLow レベルに戻すことにより、マス
タ側ＣＰＵ１６にエッジ割込をかけ、処理を一旦終了す
る。

【００２６】一方Ｓ３１にて、受信データが制御コード
でないと判断されると、Ｓ３９に移行してシフトレジス
タ２６ａ内の受信データを受信バッファにストアし、Ｓ
４０にて全データを受信したか否かを判断する。そして
全データを受信していなければＳ３６に移行し、全デー
タを受信していれば、Ｓ４１に移行して、受信バッファ
内の全受信データのチェックサム演算を行ない、Ｓ４３
にてチェックサムエラーのチェックを行なう。そしてチ
ェックサムエラーがなければ、Ｓ４３にて受信バッファ
上の受信データをＲＡＭ２８に書き込んだ後、続くＳ４
４に移行し、チェックサムエラーがあれば受信データを
破棄して、Ｓ４４に移行する。そしてＳ４４では通信継
続フラグをリセットし、続くＳ４５にて、通信カウンタ
をクリアした後、処理を終了する。

【００２７】このように構成された本実施例のエンジン
制御装置においては、図７に示す如く、まずマスタ側Ｃ
ＰＵ１６が４ｍsec.毎のベースタイミングで通信処理を
開始（図に示す通信処理Ｂ）して、制御コードＣＯを送
信すると、これに伴いスレーブ側ＣＰＵ２６が割込処理
Ｉを実行して通信の準備を行ない、通信準備が終了する
と、ハンドシェーク線Ｄを介して、マスタ側ＣＰＵ１６
に対して割込処理Ｉを実行させる。そしてこの割込処理
Ｉによりマスタ側ＣＰＵ１６がデータ送信を行なうと、
このデータ送信に伴いスレーブ側ＣＰＵ２６が再度割込
処理Ｉを行ない、受信データを処理し、この処理が終了
すると、ハンドシェーク線Ｄを介して、マスタ側ＣＰＵ
１６に対して再度エッジ割込をかける、といった手順で
順次デジタルデータＤＡの交換を行なう。そして最後に
チェックサムエラーチェック用のミラーコードＣＨの交
換がなされ、データ通信が終了する。

【００２８】このため本実施例によれば、スレーブ側Ｃ
ＰＵ２６が通信処理を終了した後にマスタ側ＣＰＵ１６
の通信処理を実行させることができ、デジタルデータの
送受信を確実に行なうことが可能となる。またスレーブ
側ＣＰＵ２６は通信処理の終了時にハンドシェーク線Ｄ
を介してエッジ割込をかけ、マスタ側ＣＰＵ１６はその
エッジ割込により通信処理を実行するので、スレーブ側
ＣＰＵ２６が通信処理を終了した後、次のデータ通信が
実行されるまでの応答時間を必要最小限に抑えることが
でき、データ通信を高速で行うことが可能となる。

【００２９】尚本実施例では、同期式のシリアル通信を
行なう装置について説明したが、本発明は非同期式の通
信システムに応用することもできる。また本実施例で
は、２つのＣＰＵ間で双方向にデータ通信を行なうシス
テムについて説明したが、本発明は、一方向のデータ通
信を行なうシステムに応用することもできる。

【００３０】

【発明の効果】以上説明したように本発明のデータ通信
装置においては、受信装置側でデジタルデータの受信を
完了した時に、ハンドシェーク線を介して受信装置側か
ら送信装置に対して次のデジタルデータの送信要求を行
なうようにされているため、送信装置から受信装置に対
してデジタルデータを確実に送信することができる。

【００３１】また、受信完了信号は、送信装置が実行し
ている処理に割り込みをかけて次のデジタルデータの送
信を開始させるための信号であり、送信装置は、ハンド
シェーク線を介して受信完了信号を受けると、次のデジ
タルデータの送信を速やかに開始する。このため、本発
明によれば、受信装置がデジタルデータの受信を完了し
た後、送信装置が次のデジタルデータの送信を開始する
までの応答時間を必要最小限に抑えることができ、デー
タ通信を高速で行うことが可能となる。

【図面の簡単な説明】

【図１】 本発明の構成を例示するブロック図である。

【図２】 実施例の車両用エンジン制御装置の構成を表
すブロック図である。

【図３】 ＣＰＵ間でのデジタルデータの交換動作を説
明する説明図である。

【図４】 マスタ側ＣＰＵにて実行されるデータ送信開
始処理を表すフローチャートである。

【図５】 マスタＣＰＵにて実行されるエッジ割込処理
を表すフローチャートである。

【図６】 スレーブＣＰＵにて実行される通信処理を表
すフローチャートである。

【図７】 実施例のデータ通信動作を説明するタイムチ
ャートである。

【符号の説明】

１０，２０…電子制御回路（ＥＣＵ） １１，２１…入
力バッファ １２，２２…波形整形回路 １３，２３…Ａ／Ｄ変換
器 １４，２４…出力ドライバ １５，２５…Ｉ／Ｏポー
ト １６…ＣＰＵ（マスタ） ２６…ＣＰＵ（スレーブ） １７，２７…ＲＯＭ １８，２８…ＲＡＭ １６ａ，２６ａ…シフトレジスタ Ａ…通信専用クロ
ック線 Ｂ，Ｃ…データ線 Ｄ…ハンドシェーク線

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 データ伝送を行うためのデータ線と、複
   数のデジタルデータを上記データ線上に順次送信する送
   信装置と、上記データ線を介して上記送信装置からのデ
   ジタルデータを受信する受信装置とを備えたデータ通信
   装置において、 上記送信装置と受信装置との間にハンドシェーク線を設
   けると共に、 上記受信装置に、上記送信装置から送信されてきた一つ
   のデジタルデータの受信を完了した時、上記ハンドシェ
   ーク線上にその旨を表す受信完了信号を出力すること
   で、前記送信装置が実行している処理に割り込みをかけ
   て、該送信装置に対して次のデジタルデータの送信を要
   求する受信完了信号出力手段を設け、 更に上記送信装置に、一つのデジタルデータの送信終了
   後、上記ハンドシェーク線を介して上記受信装置からの
   受信完了信号を受けることにより起動されて、次のデジ
   タルデータの送信を開始させる送信開始制御手段を設け
   たこと、 を特徴とするデータ通信装置。