JP3249710B2 - アナログ／デジタル変換装置 - Google Patents
アナログ／デジタル変換装置Info
- Publication number
- JP3249710B2 JP3249710B2 JP13812395A JP13812395A JP3249710B2 JP 3249710 B2 JP3249710 B2 JP 3249710B2 JP 13812395 A JP13812395 A JP 13812395A JP 13812395 A JP13812395 A JP 13812395A JP 3249710 B2 JP3249710 B2 JP 3249710B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- converter
- data
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号をデジタ
ル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換装
置に係り、特にマイクロコンピュータとの通信異常時に
おけるノイズの異常に対して強いアナログ／デジタル変
換装置に関する。
ル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換装
置に係り、特にマイクロコンピュータとの通信異常時に
おけるノイズの異常に対して強いアナログ／デジタル変
換装置に関する。
【０００２】
【従来の技術】近年、電子機器の制御、例えば図４に示
す自動車用エンジンのＥＦＩシステムでは、エンジンの
状態や走行状態を各種センサで検出し、これらセンサか
らの情報をマイクロコンピュータ２２で処理して、最適
の状態で車両走行を行うための制御が行われている。そ
して、これら各種センサからの情報はその殆どが電気的
な信号であり、デジタル信号とアナログ信号が使用され
ている。マイクロコンピュータ２２で、これらの信号を
処理する場合は、デジタル信号はそのままマイクロコン
ピュータ２２に入力して処理できるが、アナログ信号の
場合にはマイクロコンピュータ２に入力する前にデジタ
ル信号に変換する必要がある。
す自動車用エンジンのＥＦＩシステムでは、エンジンの
状態や走行状態を各種センサで検出し、これらセンサか
らの情報をマイクロコンピュータ２２で処理して、最適
の状態で車両走行を行うための制御が行われている。そ
して、これら各種センサからの情報はその殆どが電気的
な信号であり、デジタル信号とアナログ信号が使用され
ている。マイクロコンピュータ２２で、これらの信号を
処理する場合は、デジタル信号はそのままマイクロコン
ピュータ２２に入力して処理できるが、アナログ信号の
場合にはマイクロコンピュータ２に入力する前にデジタ
ル信号に変換する必要がある。
【０００３】アナログ信号をデジタル信号に変換するに
は、アナログ／デジタル変換器２１が用いられるが、構
成を簡単にするため複数種類のアナログ信号を１個のア
ナログ／デジタル変換器で順次デジタル信号に変換する
マルチチャンネル型のアナログ／デジタル変換器が多く
用いられている。又、アナログ／デジタル変換器２１と
マイクロコンピュータ２２間にはデータ等を伝達するた
めの通信路が設けられているが、用途に応じて各種通信
方式がとられており、自動車のエンジン等の制御には、
同期エラー等の通信異常が発生しにくいＳＰＩ方式の通
信方式がよく用いられている。
は、アナログ／デジタル変換器２１が用いられるが、構
成を簡単にするため複数種類のアナログ信号を１個のア
ナログ／デジタル変換器で順次デジタル信号に変換する
マルチチャンネル型のアナログ／デジタル変換器が多く
用いられている。又、アナログ／デジタル変換器２１と
マイクロコンピュータ２２間にはデータ等を伝達するた
めの通信路が設けられているが、用途に応じて各種通信
方式がとられており、自動車のエンジン等の制御には、
同期エラー等の通信異常が発生しにくいＳＰＩ方式の通
信方式がよく用いられている。
【０００４】次ぎに図５を用いてＳＰＩ通信を用いたア
ナログ／デジタル変換器について説明する。２１はアナ
ログ／デジタル変換器で、複数（本例においては２４チ
ャンネル）のセンサと接続され、それらのセンサからの
アナログ信号を入力している。又、アナログ／デジタル
変換器２１にはマイクロコンピュータ２２との通信のた
め、クロック入力端子Ａ１、データ入力端子Ａ２、デー
タ出力端子Ａ３、変換終了信号出力端子Ａ４が設けられ
ており、それぞれマイクロコンピュータ２側のクロック
出力端子Ｂ１、データ出力端子Ｂ２、データ入力端子Ｂ
３、外部割込端子Ｂ４に接続されている。
ナログ／デジタル変換器について説明する。２１はアナ
ログ／デジタル変換器で、複数（本例においては２４チ
ャンネル）のセンサと接続され、それらのセンサからの
アナログ信号を入力している。又、アナログ／デジタル
変換器２１にはマイクロコンピュータ２２との通信のた
め、クロック入力端子Ａ１、データ入力端子Ａ２、デー
タ出力端子Ａ３、変換終了信号出力端子Ａ４が設けられ
ており、それぞれマイクロコンピュータ２側のクロック
出力端子Ｂ１、データ出力端子Ｂ２、データ入力端子Ｂ
３、外部割込端子Ｂ４に接続されている。
【０００５】そして、クロック入力端子Ａ１にはクロッ
ク出力端子Ｂ１からデータ通信のための同期信号となる
クロック信号（パルス信号）が入力される。又、データ
入力端子Ａ２にはデータ出力端子Ｂ２からの変換命令信
号（シリアル信号）が入力され、データ入力端子Ｂ３に
はデータ出力端子Ａ３からの変換結果信号（シリアル信
号）が入力され、そして外部割込端子Ｂ４には変換終了
信号出力端子Ａ４からアナログ／デジタル変換が終了し
た旨の信号が入力される。
ク出力端子Ｂ１からデータ通信のための同期信号となる
クロック信号（パルス信号）が入力される。又、データ
入力端子Ａ２にはデータ出力端子Ｂ２からの変換命令信
号（シリアル信号）が入力され、データ入力端子Ｂ３に
はデータ出力端子Ａ３からの変換結果信号（シリアル信
号）が入力され、そして外部割込端子Ｂ４には変換終了
信号出力端子Ａ４からアナログ／デジタル変換が終了し
た旨の信号が入力される。
【０００６】次ぎに変換及び通信動作について説明す
る。図６は信号の状態を示す状態図である。ＳＰＩ通信
はデータの伝送が行われる時のみクロック信号が送信さ
れるもので、言い換えればマイクロコンピュータ２２が
クロック信号を出力すれば、同時にデータ入力端子Ａ２
とデータ出力端子Ｂ２間のデータ通信及びデータ入力端
子Ｂ３にはデータ出力端子Ａ３間のデータ通信がクロッ
ク信号を同期信号として行われる。具体的には、クロッ
ク信号時の立ち下がり時における通信ラインの信号のレ
ベル（Ｈレベル：高電圧レベル、Ｌレベル：低電圧レベ
ル）を１ビット分の通信データとし、送信するもので、
送信側では送りたいデータに応じて通信ラインの信号レ
ベルをクロック信号に同期させて順次切換え、受信側で
はクロック信号の立ち下がり時の通信ラインの信号レベ
ルを読み込み受信データに組み立てるものである。
る。図６は信号の状態を示す状態図である。ＳＰＩ通信
はデータの伝送が行われる時のみクロック信号が送信さ
れるもので、言い換えればマイクロコンピュータ２２が
クロック信号を出力すれば、同時にデータ入力端子Ａ２
とデータ出力端子Ｂ２間のデータ通信及びデータ入力端
子Ｂ３にはデータ出力端子Ａ３間のデータ通信がクロッ
ク信号を同期信号として行われる。具体的には、クロッ
ク信号時の立ち下がり時における通信ラインの信号のレ
ベル（Ｈレベル：高電圧レベル、Ｌレベル：低電圧レベ
ル）を１ビット分の通信データとし、送信するもので、
送信側では送りたいデータに応じて通信ラインの信号レ
ベルをクロック信号に同期させて順次切換え、受信側で
はクロック信号の立ち下がり時の通信ラインの信号レベ
ルを読み込み受信データに組み立てるものである。
【０００７】例えば、「１１０１」という４ビットの信
号をマイクロコンピュータ２２側からアナログ／デジタ
ル変換器２１側に送信する場合を、図５を用いて説明す
る。はクロック信号を示し、マイクロコンピュータ２
２側は、通信時に一定周期で変化するパルス信号をアナ
ログ／デジタル変換器２１側に送信する。尚、パルス数
は送信するデータのビット長分だけあり、予め定められ
ている（本例では４パルス）。又、マイクロコンピュー
タ２２はクロック信号の立ち下がり時（ｔ１、ｔ２、ｔ
３、ｔ４）に、順次データ通信ラインの信号レベルが通
信データ「１１０１」に対応する信号レベル「ＨＨＬ
Ｈ」（）となるように制御する。アナログ／デジタル
変換器１側では、クロック信号の立ち下がり時（ｔ１、
ｔ２、ｔ３、ｔ４）における通信ラインの信号レベル
「ＨＨＬＨ」を入力し、対応するデータ「１１０１」の
通信と判断する。
号をマイクロコンピュータ２２側からアナログ／デジタ
ル変換器２１側に送信する場合を、図５を用いて説明す
る。はクロック信号を示し、マイクロコンピュータ２
２側は、通信時に一定周期で変化するパルス信号をアナ
ログ／デジタル変換器２１側に送信する。尚、パルス数
は送信するデータのビット長分だけあり、予め定められ
ている（本例では４パルス）。又、マイクロコンピュー
タ２２はクロック信号の立ち下がり時（ｔ１、ｔ２、ｔ
３、ｔ４）に、順次データ通信ラインの信号レベルが通
信データ「１１０１」に対応する信号レベル「ＨＨＬ
Ｈ」（）となるように制御する。アナログ／デジタル
変換器１側では、クロック信号の立ち下がり時（ｔ１、
ｔ２、ｔ３、ｔ４）における通信ラインの信号レベル
「ＨＨＬＨ」を入力し、対応するデータ「１１０１」の
通信と判断する。
【０００８】尚、本例ではマイクロコンピュータ２２側
からアナログ／デジタル変換器２１側に送信する場合を
説明したが、アナログ／デジタル変換器２１側からマイ
クロコンピュータ２２側に送信する場合は、マイクロコ
ンピュータ２２からのクロック信号に同期して同様の動
作が行われる。又、マイクロコンピュータ２２側からア
ナログ／デジタル変換器２１側への送信ラインと、アナ
ログ／デジタル変換器２１側からマイクロコンピュータ
２２側への送信ラインとが別のラインであるので、マイ
クロコンピュータ２２からのクロック信号に同期して、
それぞれがデータの送受信を行えば、同じタイミングで
双方向の通信が可能となる。
からアナログ／デジタル変換器２１側に送信する場合を
説明したが、アナログ／デジタル変換器２１側からマイ
クロコンピュータ２２側に送信する場合は、マイクロコ
ンピュータ２２からのクロック信号に同期して同様の動
作が行われる。又、マイクロコンピュータ２２側からア
ナログ／デジタル変換器２１側への送信ラインと、アナ
ログ／デジタル変換器２１側からマイクロコンピュータ
２２側への送信ラインとが別のラインであるので、マイ
クロコンピュータ２２からのクロック信号に同期して、
それぞれがデータの送受信を行えば、同じタイミングで
双方向の通信が可能となる。
【０００９】次ぎに、送信データの一般的な形式につい
て説明する。図７は送信データの形式（１６ビット）を
示すもので、（ａ）はマイクロコンピュータ２２側から
アナログ／デジタル変換器２１側への送信データの形
式、（ｂ）はアナログ／デジタル変換器２１側からマイ
クロコンピュータ２２側への送信データの形式を示す。
マイクロコンピュータ２２側からアナログ／デジタル変
換器２１側への送信データは、基本的にアナログ／デジ
タル変換器２１に対してどの様な動作を行わせるかのコ
マンドデータＤ１と、どのセンサ（どのチャンネル）の
信号をアナログ／デジタル変換するのかを指定するチャ
ンネルデータＤ２とから構成される。
て説明する。図７は送信データの形式（１６ビット）を
示すもので、（ａ）はマイクロコンピュータ２２側から
アナログ／デジタル変換器２１側への送信データの形
式、（ｂ）はアナログ／デジタル変換器２１側からマイ
クロコンピュータ２２側への送信データの形式を示す。
マイクロコンピュータ２２側からアナログ／デジタル変
換器２１側への送信データは、基本的にアナログ／デジ
タル変換器２１に対してどの様な動作を行わせるかのコ
マンドデータＤ１と、どのセンサ（どのチャンネル）の
信号をアナログ／デジタル変換するのかを指定するチャ
ンネルデータＤ２とから構成される。
【００１０】又、アナログ／デジタル変換器２１側から
マイクロコンピュータ２２側への送信データは、基本的
にアナログ／デジタル変換の変換結果を示す変換結果デ
ータＤ３と、アナログ／デジタル変換の完了を示すチェ
ックコードＤ４と、どの入力端子のアナログ／デジタル
変換結果か、つまり、どのセンサ（どのチャンネル）の
アナログ／デジタル変換結果を示す変換端子データＤ５
とから構成される。
マイクロコンピュータ２２側への送信データは、基本的
にアナログ／デジタル変換の変換結果を示す変換結果デ
ータＤ３と、アナログ／デジタル変換の完了を示すチェ
ックコードＤ４と、どの入力端子のアナログ／デジタル
変換結果か、つまり、どのセンサ（どのチャンネル）の
アナログ／デジタル変換結果を示す変換端子データＤ５
とから構成される。
【００１１】図８はアナログ／デジタル変換及び通信の
タイミングを示す図であり、次ぎにアナログ／デジタル
変換及び通信のタイミングについて説明する。マイクロ
コンピュータ２２は、センサの出力信号データが必要な
場合、先ず変換命令を示すコマンドデータＤ１と対象セ
ンサを示すチャンネルデータＤ２をアナログ／デジタル
変換器２１に送信するための送信レジスタに書き込み、
これらのデータをクロック信号に同期させてクロック信
号と共に出力する（ｕ１）。尚、送信するクロックのパ
ルス数はデータのビット長分でありマイクロコンピュー
タ２２、アナログ／デジタル変換器２１間で予め定めら
れたパルス数である。
タイミングを示す図であり、次ぎにアナログ／デジタル
変換及び通信のタイミングについて説明する。マイクロ
コンピュータ２２は、センサの出力信号データが必要な
場合、先ず変換命令を示すコマンドデータＤ１と対象セ
ンサを示すチャンネルデータＤ２をアナログ／デジタル
変換器２１に送信するための送信レジスタに書き込み、
これらのデータをクロック信号に同期させてクロック信
号と共に出力する（ｕ１）。尚、送信するクロックのパ
ルス数はデータのビット長分でありマイクロコンピュー
タ２２、アナログ／デジタル変換器２１間で予め定めら
れたパルス数である。
【００１２】アナログ／デジタル変換器２１は、入力さ
れたクロック信号に同期してコマンドデータＤ１と対象
センサを示すチャンネルデータＤ２を読み込んで解読
し、指定されたセンサの信号をアナログ／デジタル変換
する。そして、アナログ／デジタル変換が終了するとア
ナログ／デジタル変換器２１は、変換終了出力端子Ａ４
からマイクロコンピュータ２２の外部割込端子Ｂ４にア
ナログ／デジタル変換が終了した旨の変換終了信号を出
力すると共に、マイクロコンピュータ２２にデータを送
信するための送信レジスタに変換結果を書き込む（ｕ
２）。 マイクロコンピュータ２２は、変換終了信号を
受信すると、割込処理によりクロック信号を送信する
（ｕ３）。すると、該クロック信号に同期してアナログ
／デジタル変換器２１側の送信レジスタに書き込まれた
変換結果が送信されるので、該クロック信号に同期して
変換結果を読み込み、１回のアナログ／デジタル変換及
び通信の処理が完了する（ｕ４）。
れたクロック信号に同期してコマンドデータＤ１と対象
センサを示すチャンネルデータＤ２を読み込んで解読
し、指定されたセンサの信号をアナログ／デジタル変換
する。そして、アナログ／デジタル変換が終了するとア
ナログ／デジタル変換器２１は、変換終了出力端子Ａ４
からマイクロコンピュータ２２の外部割込端子Ｂ４にア
ナログ／デジタル変換が終了した旨の変換終了信号を出
力すると共に、マイクロコンピュータ２２にデータを送
信するための送信レジスタに変換結果を書き込む（ｕ
２）。 マイクロコンピュータ２２は、変換終了信号を
受信すると、割込処理によりクロック信号を送信する
（ｕ３）。すると、該クロック信号に同期してアナログ
／デジタル変換器２１側の送信レジスタに書き込まれた
変換結果が送信されるので、該クロック信号に同期して
変換結果を読み込み、１回のアナログ／デジタル変換及
び通信の処理が完了する（ｕ４）。
【００１３】
【発明が解決しようとする課題】しかし、マイコン２２
とＡ／Ｄ変換器２１の通信中にノイズ等が混信した場合
には、次のような問題が発生する。図６に示すようにＡ
／Ｄ変換の通信中（マイコン２２からＡ／Ｄ変換器２１
への変換命令信号等の送信中）にノイズが重塁した場
合、クロック信号はに示すように、あたかもクロック
（パルス）数が増加したようになる。
とＡ／Ｄ変換器２１の通信中にノイズ等が混信した場合
には、次のような問題が発生する。図６に示すようにＡ
／Ｄ変換の通信中（マイコン２２からＡ／Ｄ変換器２１
への変換命令信号等の送信中）にノイズが重塁した場
合、クロック信号はに示すように、あたかもクロック
（パルス）数が増加したようになる。
【００１４】Ａ／Ｄ変換器２１が読み込む信号は、クロ
ック信号の立ち下がり時の信号レベルであるためにノイ
ズによって増えたクロックの立ち下がり時（ｔ５）の信
号レベルもデジタル信号として読み取る。従って、本例
のように１単位４ビットのデータ構成の場合、ノイズに
よる異常な１ビット（ｚ１）がデータとして含まれ、正
常である最後の１ビット（ｚ２）がデータから除かれて
しまう。そして、この除かれたデータ（ｚ２）が、次の
データの最初の１ビットとして取り入れられてしまい、
更にその後のデータも同様となる（本例では異常データ
は１ビットであるが、１ビットに限らず複数のビットと
なる場合もある）。
ック信号の立ち下がり時の信号レベルであるためにノイ
ズによって増えたクロックの立ち下がり時（ｔ５）の信
号レベルもデジタル信号として読み取る。従って、本例
のように１単位４ビットのデータ構成の場合、ノイズに
よる異常な１ビット（ｚ１）がデータとして含まれ、正
常である最後の１ビット（ｚ２）がデータから除かれて
しまう。そして、この除かれたデータ（ｚ２）が、次の
データの最初の１ビットとして取り入れられてしまい、
更にその後のデータも同様となる（本例では異常データ
は１ビットであるが、１ビットに限らず複数のビットと
なる場合もある）。
【００１５】従って、一旦ノイズによりデータが狂って
しまうと、その後のデータにも悪影響が残り、Ａ／Ｄ変
換器２１はマイコン２２が送る制御信号を正常に受信で
きず、その動作が無茶苦茶になってしまい、その結果マ
イコン２２は正常なセンサの出力データが得られず、エ
ンジン制御等が適切に行えなくなってしまう問題があ
る。
しまうと、その後のデータにも悪影響が残り、Ａ／Ｄ変
換器２１はマイコン２２が送る制御信号を正常に受信で
きず、その動作が無茶苦茶になってしまい、その結果マ
イコン２２は正常なセンサの出力データが得られず、エ
ンジン制御等が適切に行えなくなってしまう問題があ
る。
【００１６】この様に従来のＡ／Ｄ変換装置では、アナ
ログ／デジタル変換器とマイクロコンピュータとの間で
一旦通信異常が発生した場合は、その後のアナログ／デ
ジタル変換値にも影響が残り、例えばエンジン等の制御
が適切に行えないという問題がある。
ログ／デジタル変換器とマイクロコンピュータとの間で
一旦通信異常が発生した場合は、その後のアナログ／デ
ジタル変換値にも影響が残り、例えばエンジン等の制御
が適切に行えないという問題がある。
【００１７】
【課題を解決するための手段】本発明は上記問題点を解
決するために、アナログ信号をデジタル信号に変換する
変換部と、前記変換部と通信ラインで接続され該変換部
から出力される出力デジタル信号を取り込み処理すると
共に前記変換部を制御する制御信号をクロック信号に同
期して前記変換部にシリアル送信する処理部とからな
り、前記変換部は前記処理部からの変換要求信号により
クロック信号に同期して変換値をシリアル送信すると共
に、前記変換部と前記処理部との通信はデータの伝送が
行われる時のみクロック信号が送信されるＳＰＩ通信を
用いるアナログ／デジタル変換装置に於いて、リセット
コマンドは全ビットが同じレベルであって、前記変換部
は、所定数のクロック信号を受信した後は所定時間入力
が禁止され、前記処理部は、通信の異常を検出した時
に、全てのビットがットが前記リセットコマンドと同じ
レベルであるデータを、前記変換部に所定回送信するこ
とを特徴とする。
決するために、アナログ信号をデジタル信号に変換する
変換部と、前記変換部と通信ラインで接続され該変換部
から出力される出力デジタル信号を取り込み処理すると
共に前記変換部を制御する制御信号をクロック信号に同
期して前記変換部にシリアル送信する処理部とからな
り、前記変換部は前記処理部からの変換要求信号により
クロック信号に同期して変換値をシリアル送信すると共
に、前記変換部と前記処理部との通信はデータの伝送が
行われる時のみクロック信号が送信されるＳＰＩ通信を
用いるアナログ／デジタル変換装置に於いて、リセット
コマンドは全ビットが同じレベルであって、前記変換部
は、所定数のクロック信号を受信した後は所定時間入力
が禁止され、前記処理部は、通信の異常を検出した時
に、全てのビットがットが前記リセットコマンドと同じ
レベルであるデータを、前記変換部に所定回送信するこ
とを特徴とする。
【００１８】
【００１９】
【作用】以上の様な手段により、前記変換部の異常時に
前記変換部に保持されたノイズ等による不要な信号が、
前記処理部からの無影響制御信号により除去されるた
め、前記変換部は正常状態に復帰する。
前記変換部に保持されたノイズ等による不要な信号が、
前記処理部からの無影響制御信号により除去されるた
め、前記変換部は正常状態に復帰する。
【００２０】
【実施例】以下、図面を用いて本発明の一実施例を説明
する。尚、本実施例では、自動車のエンジンを制御する
エンジン制御装置を例に挙げて説明するが、本発明はエ
ンジン制御装置以外のアナログ／デジタル変換装置を用
いる装置に適用できる。図１は自動車のエンジン制御装
置の構成を示す構成図である。エンジン制御装置５に
は、各種のセンサが接続されており、これらセンサから
の信号を入力して処理し、そして各種アクチュエータを
制御し、エンジンを適切な状態で動作させる。センサに
は、パルス等によるデジタル信号を出力するデジタル系
センサと、電圧値等によるアナログ信号を出力するアナ
ログ系センサがある。
する。尚、本実施例では、自動車のエンジンを制御する
エンジン制御装置を例に挙げて説明するが、本発明はエ
ンジン制御装置以外のアナログ／デジタル変換装置を用
いる装置に適用できる。図１は自動車のエンジン制御装
置の構成を示す構成図である。エンジン制御装置５に
は、各種のセンサが接続されており、これらセンサから
の信号を入力して処理し、そして各種アクチュエータを
制御し、エンジンを適切な状態で動作させる。センサに
は、パルス等によるデジタル信号を出力するデジタル系
センサと、電圧値等によるアナログ信号を出力するアナ
ログ系センサがある。
【００２１】そして、デジタル系センサには、エンジン
の回転角（上死点等）を示すＴＤＣ信号等を出力する回
転角センサ、エンジンの回転数を示すＮＥ信号を出力す
る回転数センサ、車輪の回転数を示す車速信号を出力す
る車速センサ等がある。又、アナログ系センサには、エ
ンジンの吸気管内の圧力を検出する吸気管センサ、ラジ
エータの水温を検出する水温センサ、吸入空気の温度を
検出する吸気温センサ、排気ガス中の酸素濃度を検出す
る酸素濃度（Ｏ２）センサ、スロットルバルブの開度を
検出するスロットルバルブセンサ等がある。
の回転角（上死点等）を示すＴＤＣ信号等を出力する回
転角センサ、エンジンの回転数を示すＮＥ信号を出力す
る回転数センサ、車輪の回転数を示す車速信号を出力す
る車速センサ等がある。又、アナログ系センサには、エ
ンジンの吸気管内の圧力を検出する吸気管センサ、ラジ
エータの水温を検出する水温センサ、吸入空気の温度を
検出する吸気温センサ、排気ガス中の酸素濃度を検出す
る酸素濃度（Ｏ２）センサ、スロットルバルブの開度を
検出するスロットルバルブセンサ等がある。
【００２２】３はセンサを接続するために緩衝動作等を
行う入力インターフェイスで、デジタル系のセンサとマ
イクロコンピュータ（マイコン）２とを接続し、またア
ナログ系のセンサとアナログ／デシタル変換器（Ａ／Ｄ
変換器）１とを接続している。１はＡ／Ｄ変換器で、入
力インターフェイス３を介して入力されたアナログ系の
センサからのアナログ信号をデシタル信号に変換してマ
イコン２に出力する。
行う入力インターフェイスで、デジタル系のセンサとマ
イクロコンピュータ（マイコン）２とを接続し、またア
ナログ系のセンサとアナログ／デシタル変換器（Ａ／Ｄ
変換器）１とを接続している。１はＡ／Ｄ変換器で、入
力インターフェイス３を介して入力されたアナログ系の
センサからのアナログ信号をデシタル信号に変換してマ
イコン２に出力する。
【００２３】２はマイコンでセンサからの信号を入力し
て処理し、エンジンの各所に設けられたアクチュエータ
を制御してエンジンが状況に応じた状態で動作するよう
制御する。４はマイコン２とアクチュエータを接続する
ための出力インターフェイスで緩衝動作等を行う。又、
アクチュエータには、例えばエンジンの点火を行う点火
プラグ、ガソリンを噴射するインジェクタ、スロットル
バルブと並列的に設けられスロットルバルブ閉鎖時（ア
イドル回転時）における空気量を制御して、アイドル回
転数を制御するアイドルスピードコントロールバルブ
（ＩＳＣバルブ）等があり、必要に応じてマイコン２か
らのデジタル信号をアナログ信号に変化するデジタル／
アナログ変換器、電圧を昇圧する昇圧回路、デシタル信
号に対応するデューティ値を持つパルス信号に変化する
デューティ変換回路等の駆動回路が設けられている。
て処理し、エンジンの各所に設けられたアクチュエータ
を制御してエンジンが状況に応じた状態で動作するよう
制御する。４はマイコン２とアクチュエータを接続する
ための出力インターフェイスで緩衝動作等を行う。又、
アクチュエータには、例えばエンジンの点火を行う点火
プラグ、ガソリンを噴射するインジェクタ、スロットル
バルブと並列的に設けられスロットルバルブ閉鎖時（ア
イドル回転時）における空気量を制御して、アイドル回
転数を制御するアイドルスピードコントロールバルブ
（ＩＳＣバルブ）等があり、必要に応じてマイコン２か
らのデジタル信号をアナログ信号に変化するデジタル／
アナログ変換器、電圧を昇圧する昇圧回路、デシタル信
号に対応するデューティ値を持つパルス信号に変化する
デューティ変換回路等の駆動回路が設けられている。
【００２４】次に図２を用いてＳＰＩ通信を用いたアナ
ログ／デシタル変換装置についてその詳細を説明する。
Ａ／Ｄ変換器１には、複数（本例では２４チャンネル
〔ｃｈ〕）のアナログ系センサと接続され、それらセン
サからのアナログ信号を入力している。又、Ａ／Ｄ変換
器１にはマイコン２との通信のため、クロック入力端子
Ａ１、データ入力端子Ａ２、データ出力端子Ａ３、変換
終了信号出力端子Ａ４が設けられており、それぞれマイ
コン２側のクロック出力端子Ｂ１、データ出力端子Ｂ
２、データ入力端子Ｂ３、外部割込端子Ｂ４に接続され
ている。尚、これらの端子間の接続は、マイコン２とＡ
／Ｄ変換器１が同一プリント基板上に搭載されたもので
あればプリント基板の配線パターンにより接続され、
又、同一プリント基板上に搭載されたもので無ければ、
フレキシブル基板や導線（リード線）等により接続され
ている。
ログ／デシタル変換装置についてその詳細を説明する。
Ａ／Ｄ変換器１には、複数（本例では２４チャンネル
〔ｃｈ〕）のアナログ系センサと接続され、それらセン
サからのアナログ信号を入力している。又、Ａ／Ｄ変換
器１にはマイコン２との通信のため、クロック入力端子
Ａ１、データ入力端子Ａ２、データ出力端子Ａ３、変換
終了信号出力端子Ａ４が設けられており、それぞれマイ
コン２側のクロック出力端子Ｂ１、データ出力端子Ｂ
２、データ入力端子Ｂ３、外部割込端子Ｂ４に接続され
ている。尚、これらの端子間の接続は、マイコン２とＡ
／Ｄ変換器１が同一プリント基板上に搭載されたもので
あればプリント基板の配線パターンにより接続され、
又、同一プリント基板上に搭載されたもので無ければ、
フレキシブル基板や導線（リード線）等により接続され
ている。
【００２５】そして、クロック入力Ａ１にはクロック出
力端子Ｂ１からテータ通信のための同期信号となるクロ
ック信号（パルス信号）が入力される。又、データ入力
端子Ａ２にはデータ出力端子Ｂ２からの変換命令信号
（シリアル信号）が入力され、データ入力端子Ｂ３には
データ出力端子Ａ３からの変換結果信号（シリアル信
号）が入力され、そして外部割込端子Ｂ４には変換終了
信号出力端子Ａ４からＡ／Ｄ変換が終了した旨の信号が
入力される。
力端子Ｂ１からテータ通信のための同期信号となるクロ
ック信号（パルス信号）が入力される。又、データ入力
端子Ａ２にはデータ出力端子Ｂ２からの変換命令信号
（シリアル信号）が入力され、データ入力端子Ｂ３には
データ出力端子Ａ３からの変換結果信号（シリアル信
号）が入力され、そして外部割込端子Ｂ４には変換終了
信号出力端子Ａ４からＡ／Ｄ変換が終了した旨の信号が
入力される。
【００２６】次に変換及び通信動作について説明する。
ＳＰＩ通信はデータの伝送が行われる時のみクロック信
号が送信されるもので、換言すればマイコン２がクロッ
ク信号を出力すれば、同時にデータ入力端子Ａ２とデー
タ出力端子Ｂ２間のデータ通信及びデータ入力端子Ｂ３
とデータ出力端子Ａ３間のデータ通信がクロック信号を
同期信号として行われる。具体的には、クロック信号の
立ち下がり時に於ける通信ラインの信号レベル（Ｈレベ
ル：高電圧レベル、Ｌレベル：低電圧レベル）を１ビッ
ト分の通信データとし、送信するもので、送信側では送
りたいデータに応じて通信ラインの信号レベルをクロッ
ク信号に同期させて順次切り換え、受信側ではクロック
信号の立ち下がり時の通信ラインの信号レベルを読み込
み受信データに組み立てるものである。
ＳＰＩ通信はデータの伝送が行われる時のみクロック信
号が送信されるもので、換言すればマイコン２がクロッ
ク信号を出力すれば、同時にデータ入力端子Ａ２とデー
タ出力端子Ｂ２間のデータ通信及びデータ入力端子Ｂ３
とデータ出力端子Ａ３間のデータ通信がクロック信号を
同期信号として行われる。具体的には、クロック信号の
立ち下がり時に於ける通信ラインの信号レベル（Ｈレベ
ル：高電圧レベル、Ｌレベル：低電圧レベル）を１ビッ
ト分の通信データとし、送信するもので、送信側では送
りたいデータに応じて通信ラインの信号レベルをクロッ
ク信号に同期させて順次切り換え、受信側ではクロック
信号の立ち下がり時の通信ラインの信号レベルを読み込
み受信データに組み立てるものである。
【００２７】又、Ａ／Ｄ変換器１は所定ビット（１回の
通信で受信できるデータ長分）のデータを受信すると、
その後一定時間は入力を禁止する（入力データを無視す
る）もので、例えばクロック数をカウントするカウンタ
と、Ａ／Ｄ変換器１への入力データ及びクロックを導
通、遮断するゲートと、カウンタが所定値計数した時に
起動し、カウンタをリセットすると共に所定時間ゲート
を遮断状態にするタイマから構成される。
通信で受信できるデータ長分）のデータを受信すると、
その後一定時間は入力を禁止する（入力データを無視す
る）もので、例えばクロック数をカウントするカウンタ
と、Ａ／Ｄ変換器１への入力データ及びクロックを導
通、遮断するゲートと、カウンタが所定値計数した時に
起動し、カウンタをリセットすると共に所定時間ゲート
を遮断状態にするタイマから構成される。
【００２８】次にマイコン２の行うデータ送受信処理に
ついて説明する。図３はマイコン２の行う送受信処理を
示すフローチャートである。この送受信処理は、Ａ／Ｄ
変換器１からの変換終了信号を受信した場合に、割り込
みにより実行される。つまり、Ａ／Ｄ変換値を取り込む
処理として行われる。尚、ＳＰＩ通信のデータ伝送方式
及び送信データの形式については『従来の技術』の項で
説明した内容と同様のため説明を省略する。
ついて説明する。図３はマイコン２の行う送受信処理を
示すフローチャートである。この送受信処理は、Ａ／Ｄ
変換器１からの変換終了信号を受信した場合に、割り込
みにより実行される。つまり、Ａ／Ｄ変換値を取り込む
処理として行われる。尚、ＳＰＩ通信のデータ伝送方式
及び送信データの形式については『従来の技術』の項で
説明した内容と同様のため説明を省略する。
【００２９】ステップＳ１では、Ａ／Ｄ変換器１の動作
が異常かどうかを判断し、異常で有ればステップ２に移
り、異常で無ければステップＳ５に移る。この判断は、
前々回の送受信処理時に指定したチャンネルデータ（Ａ
／Ｄ変換対象のセンサを示すデータ）と前回の送受信処
理時に入力した変換端子データ（Ａ／Ｄ変換の対象セン
サ）を比較することにより行う。つまり、Ａ／Ｄ変換器
１が正常であれば、マイコン２が指定したセンサと、Ａ
／Ｄ変換器１が選択したセンサが同一であり、これらチ
ャンネルデータと変換端子データは一致するため、この
データの比較によりＡ／Ｄ変換器１の異常が検出でき
る。
が異常かどうかを判断し、異常で有ればステップ２に移
り、異常で無ければステップＳ５に移る。この判断は、
前々回の送受信処理時に指定したチャンネルデータ（Ａ
／Ｄ変換対象のセンサを示すデータ）と前回の送受信処
理時に入力した変換端子データ（Ａ／Ｄ変換の対象セン
サ）を比較することにより行う。つまり、Ａ／Ｄ変換器
１が正常であれば、マイコン２が指定したセンサと、Ａ
／Ｄ変換器１が選択したセンサが同一であり、これらチ
ャンネルデータと変換端子データは一致するため、この
データの比較によりＡ／Ｄ変換器１の異常が検出でき
る。
【００３０】ステップＳ２ではＡ／Ｄ変換器１を初期化
するリセット信号を送信し、ステップＳ３に移る。尚、
Ａ／Ｄ変換器１の動作異常の場合には図６で説明したよ
うに、Ａ／Ｄ変換器１が前回送信分の一部を保持してい
るので、リセットコマンドは３ビットのコマンドＤ１
（図６図示）が全てＨレベル、或いはＬレベル信号とし
て、Ａ／Ｄ変換器１異常時の送信データとしては１６ビ
ット全てをリセットコマンドと同様のレベル（Ｈレベル
あるいはＬレベル）とする。
するリセット信号を送信し、ステップＳ３に移る。尚、
Ａ／Ｄ変換器１の動作異常の場合には図６で説明したよ
うに、Ａ／Ｄ変換器１が前回送信分の一部を保持してい
るので、リセットコマンドは３ビットのコマンドＤ１
（図６図示）が全てＨレベル、或いはＬレベル信号とし
て、Ａ／Ｄ変換器１異常時の送信データとしては１６ビ
ット全てをリセットコマンドと同様のレベル（Ｈレベル
あるいはＬレベル）とする。
【００３１】ステップＳ３でＡ／Ｄ変換器１異常時に於
けるリセット信号送信回数を計数するカウンタを１加算
し、ステップＳ４に移る。ステップＳ４ではカウンタの
計数値が所定値に達したかどうか判断し、所定値に達し
ていれば処理を終え（カウンタはリセット）、所定値に
達していなければステップＳ２に戻る。このステップＳ
２からステップＳ４の処理により、Ａ／Ｄ変換器１異常
時にリセット信号送信を所定回行う処理が行われる。
又、ステップＳ５では通常のＡ／Ｄ変換値を取り込む処
理を行い処理を終える。
けるリセット信号送信回数を計数するカウンタを１加算
し、ステップＳ４に移る。ステップＳ４ではカウンタの
計数値が所定値に達したかどうか判断し、所定値に達し
ていれば処理を終え（カウンタはリセット）、所定値に
達していなければステップＳ２に戻る。このステップＳ
２からステップＳ４の処理により、Ａ／Ｄ変換器１異常
時にリセット信号送信を所定回行う処理が行われる。
又、ステップＳ５では通常のＡ／Ｄ変換値を取り込む処
理を行い処理を終える。
【００３２】以上のような処理を行うことにより、Ａ／
Ｄ変換器１異常時にはＡ／Ｄ変換器１にリセット信号が
所定回送信される。そして、Ａ／Ｄ変換器１はリセット
信号の受信毎に、正確には所定ビット数データを受信す
る毎に所定時間入力を禁止するので、リセット信号の受
信毎に後のデータ受信に悪影響を与える不要な保持デー
タが減ってゆき、所定回のリセット信号の受信により無
くなる。従って、本実施例によれば、Ａ／Ｄ変換器１を
素早く正常状態に復帰することができる。
Ｄ変換器１異常時にはＡ／Ｄ変換器１にリセット信号が
所定回送信される。そして、Ａ／Ｄ変換器１はリセット
信号の受信毎に、正確には所定ビット数データを受信す
る毎に所定時間入力を禁止するので、リセット信号の受
信毎に後のデータ受信に悪影響を与える不要な保持デー
タが減ってゆき、所定回のリセット信号の受信により無
くなる。従って、本実施例によれば、Ａ／Ｄ変換器１を
素早く正常状態に復帰することができる。
【００３３】
【発明の効果】以上詳細に説明したように本発明によれ
ば、ノイズ等により変換部の動作が異常となっても、早
期にＡ／Ｄ変換部を正常状態に復帰させることが可能と
なる。
ば、ノイズ等により変換部の動作が異常となっても、早
期にＡ／Ｄ変換部を正常状態に復帰させることが可能と
なる。
【図１】エンジン制御装置の構成図
【図２】Ａ／Ｄ変換部の詳細を示すブロック図
【図３】マイコン２の行う処理を示すフローチャート
【図４】エンジンのＥＦＩシステムの構成図
【図５】Ａ／Ｄ変換部の詳細を示すブロック図
【図６】信号の状態を示す状態図
【図７】送信データの形式を示す図
【図８】Ａ／Ｄ変換及び通信のタイミングを示す図
１・・・・・・・Ａ／Ｄ変換器 ２・・・・・・・マイクロコンピュータ ３・・・・・・・入力インタフェイス ４・・・・・・・出力インタフェイス ５・・・・・・・エンジン制御装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/05 311 F02D 45/00 358 H03M 1/06 H03M 1/12
Claims (1)
- 【請求項１】 アナログ信号をデジタル信号に変換する
変換部と、前記変換部と通信ラインで接続され該変換部
から出力される出力デジタル信号を取り込み処理すると
共に前記変換部を制御する制御信号をクロック信号に同
期して前記変換部にシリアル送信する処理部とからな
り、前記変換部は前記処理部からの変換要求信号により
クロック信号に同期して変換値をシリアル送信すると共
に、前記変換部と前記処理部との通信はデータの伝送が
行われる時のみクロック信号が送信されるＳＰＩ通信を
用いるアナログ／デジタル変換装置に於いて、リセットコマンドは全ビットが同じレベルであって、 前記変換部は、所定数のクロック信号を受信した後は所
定時間入力が禁止され、前記処理部は、通信の異常を検出した時に、全てのビッ
トが前記リセットコマンドと同じレベルであるデータ
を、 前記変換部に所定回送信することを特徴とするアナ
ログ／デジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13812395A JP3249710B2 (ja) | 1995-06-05 | 1995-06-05 | アナログ／デジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13812395A JP3249710B2 (ja) | 1995-06-05 | 1995-06-05 | アナログ／デジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08328744A JPH08328744A (ja) | 1996-12-13 |
| JP3249710B2 true JP3249710B2 (ja) | 2002-01-21 |
Family
ID=15214514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13812395A Expired - Fee Related JP3249710B2 (ja) | 1995-06-05 | 1995-06-05 | アナログ／デジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249710B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4242405B2 (ja) | 2006-09-15 | 2009-03-25 | 三菱電機株式会社 | 車載電子制御装置 |
| JP4525799B2 (ja) | 2008-06-17 | 2010-08-18 | 株式会社デンソー | エンジン制御装置 |
| JP2016128967A (ja) * | 2015-01-09 | 2016-07-14 | 住友電気工業株式会社 | 電子機器 |
-
1995
- 1995-06-05 JP JP13812395A patent/JP3249710B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08328744A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4449029B2 (ja) | 自動車用電子制御装置及びそれに用いる出力ドライバ回路 | |
| JPS60211504A (ja) | 自動車用制御装置 | |
| JPH06217373A (ja) | 集約配線システム | |
| JP3249710B2 (ja) | アナログ／デジタル変換装置 | |
| JP2002089351A (ja) | 車載電子制御装置 | |
| JPH06276570A (ja) | 車両用制御システム | |
| JP3339763B2 (ja) | アナログ／デジタル変換装置 | |
| JP3325040B2 (ja) | 電子スロットル制御機構 | |
| US5737630A (en) | Communication device for synchronized serial communication | |
| JP3267646B2 (ja) | データ通信装置 | |
| JPH0577874B2 (ja) | ||
| US7437448B1 (en) | Method and device for function selection of a control unit | |
| JPH07312627A (ja) | ２ｃｐｕ間のシリアル通信によるデータ転送方法 | |
| JP3174354B2 (ja) | 車輌の制御システム | |
| JP3346163B2 (ja) | 車両用電子制御装置 | |
| US20090070023A1 (en) | Control Unit | |
| JPH03230229A (ja) | マイクロコンピユータの異常検出方式 | |
| US7035074B2 (en) | Method and arrangement for monitoring the drive of an actuator | |
| JP3255957B2 (ja) | 自動車用電子制御装置 | |
| US6700511B1 (en) | Data conversion method, method for obtaining waveform information from square wave using the same, and method for generating square wave from waveform information using the same | |
| JP3186150B2 (ja) | データ転送装置 | |
| JPH08153052A (ja) | データ通信装置 | |
| JPH07269409A (ja) | 車載用電子制御装置 | |
| JPH05302544A (ja) | 電子制御装置 | |
| JPH1127300A (ja) | 自動車制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |