JPH0888668A - 通信装置 - Google Patents

通信装置

Info

Publication number
JPH0888668A
JPH0888668A JP6225227A JP22522794A JPH0888668A JP H0888668 A JPH0888668 A JP H0888668A JP 6225227 A JP6225227 A JP 6225227A JP 22522794 A JP22522794 A JP 22522794A JP H0888668 A JPH0888668 A JP H0888668A
Authority
JP
Japan
Prior art keywords
cpu
communication
slave
master
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6225227A
Other languages
English (en)
Inventor
Masayuki Kobayashi
正幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP6225227A priority Critical patent/JPH0888668A/ja
Priority to US08/515,571 priority patent/US5737630A/en
Publication of JPH0888668A publication Critical patent/JPH0888668A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】通信時間の短縮を図るとともにハンドシェイク
のための処理負荷を軽減することができる通信装置を提
供することにある。 【構成】 マスタCPU16とスレーブCPU26と
が、データ線Bとデータ線Cを用いてデータのやり取り
が行われる。スレーブCPU26からマスタCPU16
への通信メッセージに初期化要求のためのキーワードを
入れている。スレーブCPU26での通信エラーに伴う
スレーブCPU26からマスタCPU16への初期化要
求がキーワードにて行われる。又、マスタCPU16は
電源投入時の初期時とキーワードによる初期化要求を含
めた通信エラー発生時のみ、要求線Dと応答線Eとを用
いてスレーブCPU26を初期化して同期をとる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は通信装置に係り、詳し
くは、マスタCPUとスレーブCPUとの間で同期式シ
リアル通信を行う通信装置に関するものである。
【0002】
【従来の技術】従来、例えばエンジン制御システムにお
いて複数のCPUを用いてCPU間でデータ通信しつつ
エンジンを制御することが行われている。このような場
合において、CPU間で同期式シリアル通信する手法と
して、DLEによるコードインディペンデントがある。
これは、ISOのR646規格である基本形データ伝送
制御手順でメッセージの制御符号の独立性を確保するた
めに用いられるものである。より具体的には、この手法
は、制御符号(例えば、SOH;Start Of H
eading)の前にもDLEを挿入することで制御符
号とデータが一致することを防ぎ、メッセージの切り出
しの誤りを検出可能とする(DELは、DEL+DEL
で符号化する)。
【0003】しかし、この手法は、通信データの内のD
ELと同一値が存在していた場合、1バイトのDELを
DEL+DELの2バイトで表現しなければならずメッ
セージ全体の長さが固定にならない事と、制御符号の切
り出しやDEL+DELをDELに変換するために直前
のデータを保持し、前のデータとの関係にてデータ化し
なければならないため、固定長のバイト数をハードウェ
ア的に通信してくれるシステムでは使用できない事、ま
た、制御符号の切り出し等のプログラムが複雑な事、直
前のデータ保持用RAMが必要なことにより採用できな
い。
【0004】そこで、マスタ/スレーブ方式で同期式シ
リアル通信を行う方法としてシリアル通信線以外の専用
線を用いてデータの通信毎にハンドシェイクしてマスタ
/スレーブ間の同期をとることが行われている。例え
ば、図10に示すように、マスタCPU100とスレー
ブCPU101とをREADY線とBUSY線とDAT
A線で結び、図11に示すように、マスタCPU100
が出力するREADY信号とマスタCPU100に入力
されるBUSY信号によりデータの出力毎にハンドシェ
イクする。
【0005】
【発明が解決しようとする課題】ところが、このような
方式を採用した場合においてはデータの通信毎に専用線
(READY線,BUSY線)をコントロールしてハン
ドシェイクしているために、通信時間の増大やハンドシ
ェイクのためのソフトウェア処理負荷が大きくなってし
まっていた。
【0006】そこで、この発明の目的は、通信時間の短
縮を図るとともにハンドシェイクのための処理負荷を軽
減することができる通信装置を提供することにある。
【0007】
【課題を解決するための手段】請求項1に記載の発明
は、マスタCPUとスレーブCPUとの間で同期式シリ
アル通信を行う通信装置であって、マスタCPUからス
レーブCPUに通信メッセージを送る第1データ線と、
スレーブCPUからマスタCPUに通信メッセージを送
る第2データ線と、マスタCPUからスレーブCPUに
初期化の要求を行う要求線と、スレーブCPUからマス
タCPUに初期化の終了を示す応答線と、を有し、スレ
ーブCPUからマスタCPUへの通信メッセージに初期
化要求のための初期化要求コードを入れて、スレーブC
PUでの通信エラーに伴うスレーブCPUからマスタC
PUへの初期化要求を前記初期化要求コードにて行うと
ともに、マスタCPUは電源投入時の初期時と前記初期
化要求コードによる初期化要求を含めた通信エラー発生
時のみ、前記要求線と応答線とを用いてスレーブCPU
を初期化して同期をとるようにした通信装置をその要旨
とする。
【0008】請求項2に記載の発明は、請求項1に記載
の発明における初期化要求コードは通信メッセージの先
頭に配置されている通信装置をその要旨とする。請求項
3に記載の発明は、請求項2に記載の発明における前記
通信メッセージは初期化要求コードを構成するビット数
よりも長い単位で通信メッセージを分割して送るように
した通信装置をその要旨とする。
【0009】
【作用】請求項1に記載の発明によれば、スレーブCP
Uでの通信エラーに伴うスレーブCPUからマスタCP
Uへの初期化要求が初期化要求コードにて行われる。そ
して、マスタCPUは電源投入時の初期時と前記初期化
要求コードによる初期化要求を含めた通信エラー発生時
のみ、要求線と応答線とを用いてスレーブCPUを初期
化して同期をとる。その結果、マスタCPUからスレー
ブCPUに通信メッセージを送るたびに専用線を用いて
ハンドシェイクを行う場合に比べ、要求線と応答線の使
用頻度(コントロール頻度)を下げて初期化を行うこと
ができる。
【0010】請求項2に記載の発明によれば、請求項1
に記載の発明の作用に加え、初期化要求コードが通信メ
ッセージの先頭に配置されているので、通信メッセージ
が先頭から読み出されるが、その時、早期に初期化要求
コードが読み出され、その対処が早期に行われる。
【0011】請求項3に記載の発明によれば、請求項2
に記載の発明の作用に加え、通信メッセージが初期化要
求コードを構成するビット数よりも長い単位で分割して
送られる。このとき、マスタCPUが初期化要求コード
を受信した時点で初期化要求が検知され、その対処が早
期に行われる。
【0012】
【実施例】以下、この発明をエンジン制御システムに具
体化した一実施例を図面に従って説明する。
【0013】図1は本実施例の車両用エンジン制御装置
の構成を表すブロック図である。図1に示すように、本
実施例の車両用エンジン制御装置は、燃料噴射量制御,
アイドル回転制御,燃料ポンプ制御,バルブ駆動制御,
過給圧制御,故障診断制御等を行う電子制御回路(以
下、ECUという)10と、スロットル弁の開度制御,
点火時期制御,ノック制御,過給圧演算等を行う電子制
御回路(以下、ECUという)20とから構成されてい
る。
【0014】ECU10は、入力バッファ11と波形整
形回路12とA/D変換器13と出力ドライバ14とI
/Oポート15とCPU16とROM17とRAM18
とにより構成されている。入力バッファ11はスタート
スイッチ,クラッチスイッチ等の各種スイッチ信号を入
力する。波形整形回路12は回転数センサ,気筒判別セ
ンサ等からのパルス信号を入力して波形整形する。A/
D変換器13は吸気管圧力,冷却水温等を検出する各種
センサからのアナログ信号を入力してデジタル信号に変
換する。出力ドライバ14は燃料噴射弁,アイドルスピ
ードコントロールバルブ等の駆動信号を出力する。又、
I/Oポート15には入力バッファ11と波形整形回路
12とA/D変換器13と出力ドライバ14が接続され
ている。I/Oポート15とCPU16とROM17と
RAM18とはバス19により相互に接続されている。
【0015】CPU16はI/Oポート15を介して上
記スイッチ信号やセンサ信号を取り込んでエンジン制御
のための演算処理を行い、出力ドライバ14から各種駆
動信号を出力させる。ROM17にはCPU16にて演
算処理を行うためのプログラムや各種データが予め格納
されている。RAM18にはCPU16にて演算処理を
行う際にデータが一時的に格納される。これらのことを
より具体的に説明すると、CPU16はA/D変換器1
3を介してエンジン冷却水温センサからのエンジン冷却
水温信号を入力し、このエンジン冷却水温と通信処理に
より前記ECU20側から送られてきたスロットル開度
に基づいて燃料噴射量を演算して出力ドライバ14を介
して燃料噴射弁(インジェクタ)を駆動するようになっ
ている。
【0016】ECU20も、ECU10と同様、入力バ
ッファ21、波形整形回路22、A/D変換器23、出
力ドライバ24、I/Oポート25、CPU26、RO
M27、及びRAM28により構成されている。又、I
/Oポート25とCPU26とROM27とRAM28
とはバス29により相互に接続されている。
【0017】このECU20も、ECU10と同様にス
イッチ信号とパルス信号とアナログ信号を入力するとと
もに各種アクチュエータに駆動信号を出力する。より具
体的に説明すると、CPU26はA/D変換器23を介
してアクセル操作量センサからのアクセル操作量信号を
入力し、このアクセル操作量と通信処理により前記EC
U10側から送られてきたエンジン冷却水温に基づいて
スロットル弁の目標開度を演算してそのスロットル開度
とすべく出力ドライバ24を介してスロットル弁駆動用
アクチュエータ(例えば、ステッピングモータ)を駆動
する。
【0018】ここで、上記各CPU16,26は、通信
機能を有し、同期式のシリアル通信(SPi)とメッセ
ージの同期を制御する基準タイミング線により双方向に
データ通信を行う。
【0019】即ち、本実施例においては、CPU16が
マスタ、CPU26がスレーブと定義されており、各C
PU16,26間が、マスタ側からスレーブ側に通信用
のクロック信号を供給するための通信専用クロック線
A、マスタ側からスレーブ側にデジタルデータを送信す
るためのデータ線(第1データ線)B、スレーブ側から
マスタ側にデジタルデータを送信するためのデータ線
(第2データ線)C、マスタ側からスレーブ側に通信の
初期化を要求するための基準タイミング要求線D、スレ
ーブ側からマスタ側に初期化の終了を示す基準タイミン
グ応答線Eにより接続されている。
【0020】又、CPU16,26間のSPiは、規定
のバイト長をソフトウェアの処理なしで連続的に通信で
きる機能を有している。基準タイミング要求線Dと基準
タイミング応答線Eは、電源が投入された時やスレーブ
からマスタへの通信メッセージが異常になった時に、お
よび、マスタからスレーブへの通信メッセージが異常に
なった時にマスタとスレーブとの間の通信同期を取るた
めにスレーブを初期化する制御線である。
【0021】図2にデータ線B,Cで通信するメッセー
ジフォーマットを示す。通信メッセージは32バイトよ
りなり、先頭から順に、初期化要求コードとしての1バ
イトのキーワード1と、1バイトのデータ識別子2と、
29バイトのデータ3と、1バイトのチェック符号4か
ら構成されている。キーワード1はマスタからスレーブ
への通信メッセージが異常になった時にスレーブが専用
制御線を用いることなくマスタへ異常を通知し、マスタ
に通信同期を取り直すことを要求するために用いられる
とともに、マスタとスレーブの両局間の同期(メッセー
ジの切り出し、SOH)をチェックするのに用いられ
る。データ識別子2は、データ3が何の値かを示す識別
子である。チェック符号4は、メッセージがノイズや同
期ズレ等により誤っていないかを検出するためのもので
ある。
【0022】図3にメッセージフォーマットの具体例を
示す。図3(a)はマスタからスレーブに送られる水温
のメッセージフォーマットを示す。キーワード1は、通
常時にはデータの内容やメッセージの順序に関係なく固
定値05hexに設定されている。データ識別子2は水
温を示し、データ3は、水温の温度値を示す。又、チェ
ック符号4には、チェックサムを用いている。又、図3
(b)はスレーブからマスタに送られるスロットル開度
のメッセージフォーマットを示す。キーワード1は、通
常時にはデータの内容やメッセージの順序に関係なく固
定値05hexに設定されている。データ識別子2はス
ロットル開度を示し、データ3は、スロットルの開度値
を示す。又、チェック符号4には、チェックサムを用い
ている。
【0023】次に、このように構成したエンジン制御装
置における通信装置の作用を説明する。図4は、マスタ
側(ECU10側)の通信処理フローである。ステップ
34〜39が通常行われるメッセージの送受信処理であ
る。ステップ30〜33が、電源投入時または異常によ
る通信同期の取り直し処理である。又、図5,6は、ス
レーブ側(ECU20側)の通信処理フローである。図
5が電源投入時または異常による同期の取り直し処理で
ある。図6が、通常行われるメッセージの送受信処理で
あり、SPiの送受信割り込みによって起動される。
【0024】図4〜6の詳細を図7〜9を用いて以下説
明する。まず、図7は電源投入に伴う初期時のタイムチ
ャートであり、この図を用いて初期化処理を説明する。
【0025】リセット直後、マスタCPU16は図4の
ステップ30でスレーブCPU26に同期を取る要求を
示すD線をLowレベルにする(図7のt1のタイミン
グ)。その後、図4のステップ31でマスタCPU16
はスレーブCPU26からの同期取りの終了を示すE線
がLowレベルになるまで待つ。スレーブCPU26
は、図5のステップ40でD線がLowレベルか否かを
判定してLowレベルになると(図7のt2のタイミン
グ)、マスタCPU16から同期取り要求が有ったとし
てステップ41〜45で同期取りのための初期化を行
う。つまり、ステップ41でシリアル通信初期化処理を
し、ステップ42でキーワードを設定し、ステップ43
でデータ識別子を設定し、ステップ44でデータを設定
し、ステップ45でチェック符号を設定する。さらに、
スレーブCPU26は、ステップ46で同期取り終了を
示すE線をLowレベルにする(図7のt3のタイミン
グ)。
【0026】その後、マスタCPU16は、図4のステ
ップ31でE線がLowレベルになったことを検知する
と、スレーブ側の同期取りが終了したとして、ステップ
32で同期取りのための初期化を行い、ステップ33で
マスタ側の同期取り終了を示すD線をHighレベルに
する(図7のt4のタイミング)。その後、スレーブC
PU26は、図5のステップ47でD線がHighレベ
ルになったことを検知するとマスタ側の同期取りが終了
したとしてステップ48でE線をHighレベルにし
(図7のt5のタイミング)、同期取りがマスタ,スレ
ーブ間で終了する。
【0027】又、マスタCPU16は、図4のステップ
33の処理を終了後、スレーブのメッセージ設定(図5
のステップ42〜45)が終了しているため、図4のス
テップ34〜37にて、スレーブへのメッセージの送受
信を一度に行う。つまり、ステップ34でキーワードを
送受信し、ステップ35でデータ識別子を送受信し、ス
テップ36でデータを送受信し、ステップ37でチェッ
ク符号を送受信する。
【0028】次に、マスタCPU16は、ステップ38
で受信キーワードが正規の値(05hex)か否か判定
するとともにステップ39で受信チェック符号をチェッ
クし、キーワードが正規の値(05hex)であり、か
つ、受信チェック符号が正しければステップ57で受信
データを基に制御を行う受信処理(スロットル開度デー
タをRAM18にストア)を実行する。又、キーワード
が正規の値(05hex)でなかったり受信チェック符
号が異常ならば、同期を取り直すため、ステップ30へ
戻る。
【0029】スレーブCPU26は、SPiの送受信割
り込みにて、図6を起動し、ステップ49でキーワード
が正規の値(05hex)か否か判定するとともにステ
ップ50で受信チェック符号をチェックし、キーワード
が正規の値(05hex)であり、かつ、受信チェック
符号が正しければ、ステップ51の受信処理を行い(水
温データをRAM28にストア)、ステップ52〜55
にて次のメッセージを用意する。 つまり、ステップ5
2でキーワードを設定し、ステップ53でデータ識別子
を設定し、ステップ54でデータを設定し、ステップ5
5でチェック符号を設定する。この用意時間中にマスタ
CPU16が次のメッセージの送受信処理(図4のステ
ップ34〜37)が実行された場合に正しいメッセージ
の送受信ができないため、図4のステップ57からステ
ップ34の移行には十分な遅れ時間が用意してある。
【0030】以上のように電源投入時の最初の同期取り
終了後、異常がなければ、図4のステップ34〜39と
57の処理及び図6の処理により、制御線D,Eを用い
ることなく通信が行われ、D,E線制御時間削減による
処理時間の短縮、制御プログラム削減によるソフトウェ
ア負荷の減少、E,D線の内容を保持するためのROM
の削減が図られる。
【0031】次に、メッセージの異常時の処理を説明す
る。図8は、マスタからスレーブへ通信するメッセージ
に異常が発生した場合のタイムチャートである。
【0032】図9は、逆に、スレーブからマスタへのメ
ッセージに異常が発生した場合のタイムチャートであ
る。ここで、異常メッセージとはノイズによるメッセー
ジ不良と同期ズレによるメッセージ不良を含むものであ
る。
【0033】まず、図8を説明する。データ線Bにて異
常メッセージ80がマスタからスレーブへ通信された場
合、スレーブCPU26は図6のステップ50でチェッ
クサムによる判定を行うことにより異常を検出しステッ
プ56で異常を知らせるキーワード(05hex以外の
数値)を付加したメッセージ81(図8参照)をデータ
線Cにて通信する。その後、マスタCPU16は図4の
ステップ38により、異常を知らせるキーワードを認識
し、同期の取り直し処理(ステップ30)に移行し、図
8のt10のタイミングにて同期の取り直しを始める。
【0034】ここで、キーワードによる同期処理時間は
通信データをチェックするのみであり、データ線以外の
専用線のコントロールに比べ短いものである。以上のよ
うに、マスタからスレーブへのメッセージに異常が発生
した際に、スレーブからマスタへのキーワードを異常を
知らせる値(05hex以外の数値)にすることによ
り、同期の取り直しを実行することで、スレーブからマ
スタへの同期の取り直し要求制御線を用いることなく同
期の取り直しが可能となる。
【0035】次に、図9を説明する。データ線Cにて異
常メッセージ90がスレーブからマスタへ通信された場
合、図4のステップ39でチェックサムによる判定を行
うことによりマスタCPU16は異常を検出し、図9の
t11のタイミングで同期の取り直し処理を始める。
【0036】このように本実施例では、スレーブCPU
26からマスタCPU16への通信メッセージに初期化
要求のためのキーワード(初期化要求コード)を入れ
て、スレーブCPU26での通信エラーに伴うスレーブ
CPU26からマスタCPU16への初期化要求をキー
ワードにて行うとともに、マスタCPU16は電源投入
時の初期時とキーワードによる初期化要求を含めた通信
エラー発生時のみ、要求線Dと応答線Eとを用いてスレ
ーブCPU26を初期化して同期をとるようにした。よ
って、マスタCPU16からスレーブCPU26に通信
メッセージを送るたびに専用線を用いてハンドシェイク
を行う場合に比べ、ハンドシェイクのため専用線の使用
頻度(コントロール頻度)を下げることができる。その
結果、通信時間の短縮を図るとともにハンドシェイクの
ための処理負荷を軽減することができる。このように、
ソフトウェア処理負荷を軽減することができ、他の制御
ソフトの処理遅れを回避することができる。
【0037】又、キーワード(初期化要求コード)は通
信メッセージの先頭に配置したので、通信メッセージが
先頭から読み出されるが、その時、早期にキーワードが
読み出され、その対処を早期に行うことが可能となる。
【0038】尚、この発明は上記実施例に限定されるも
のではなく、例えば、前記実施例ではSPiは複数バイ
トで構成されるメッセージを規定のレジスタに複数バイ
ト一度に設定したのみで、その後、ハードウェアが連続
的に通信してくれる例であったが、1バイトまたはそれ
以上のバイト単位で通信できるものでもよい。この場合
において、通信メッセージはキーワード(初期化要求コ
ード)を構成するビット数よりも長い単位で通信メッセ
ージを分割して送られ、マスタCPU16がキーワード
を受信した時点で初期化要求が検知され、その対処を早
期に行うことができる。即ち、同期ズレが発生した場
合、通信メッセージの最後に付加されているチェック符
号を待ってエラー検出しなくても通信データを交信する
前に検出できるためエラー復帰を早くできる。又、通信
データの通信処理もしなくてもよくなりエラー発生時の
時間短縮を図るとともにソフトウェア処理負荷が低減で
きる。さらに、チェック符号の演算を省略でき、処理の
高速化が可能となる。
【0039】
【発明の効果】以上詳述したように請求項1に記載の発
明によれば、ハンドシェイクのため専用線の使用頻度を
下げて通信時間の短縮を図るとともにハンドシェイクの
ための処理負荷を軽減することができる優れた効果を発
揮する。
【0040】請求項2に記載の発明によれば、請求項1
に記載の発明の効果に加え、早期に初期化要求コードを
読み出してその対処を早期に行うことができる。請求項
3に記載の発明は、請求項2に記載の発明の効果に加
え、マスタCPUが初期化要求コードを受信した時点で
初期化要求が検知され、その対処を早期に行うことがで
きる。
【図面の簡単な説明】
【図1】実施例の車両用エンジン制御装置の構成を表す
ブロック図である。
【図2】メッセージフォーマットである。
【図3】メッセージフォーマットの具体例であり、
(a)はデータが水温であり、(b)はデータがスロッ
トル開度である。
【図4】マスタCPUが実行する通信処理を示すフロー
チャートである。
【図5】スレーブCPUが実行する通信処理を示すフロ
ーチャートである。
【図6】スレーブCPUが実行する通信処理を示すフロ
ーチャートである。
【図7】電源投入に伴う初期時のタイムチャートであ
る。
【図8】マスタ側からスレーブ側へ通信メッセージに異
常が発生した場合のタイムチャートである。
【図9】スレーブ側からマスタ側へ通信メッセージに異
常が発生した場合のタイムチャートである。
【図10】従来技術を説明するための構成図である。
【図11】従来技術を説明するためのタイムチャートで
ある。
【符号の説明】
1…キーワード、16…マスタCPU、26…スレーブ
CPU、B…データ線、C…データ線、D…基準タイミ
ング要求線、E…基準タイミング応答線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 マスタCPUとスレーブCPUとの間で
    同期式シリアル通信を行う通信装置であって、 マスタCPUからスレーブCPUに通信メッセージを送
    る第1データ線と、 スレーブCPUからマスタCPUに通信メッセージを送
    る第2データ線と、 マスタCPUからスレーブCPUに初期化の要求を行う
    要求線と、 スレーブCPUからマスタCPUに初期化の終了を示す
    応答線と、を有し、スレーブCPUからマスタCPUへ
    の通信メッセージに初期化要求のための初期化要求コー
    ドを入れて、スレーブCPUでの通信エラーに伴うスレ
    ーブCPUからマスタCPUへの初期化要求を前記初期
    化要求コードにて行うとともに、 マスタCPUは電源投入時の初期時と前記初期化要求コ
    ードによる初期化要求を含めた通信エラー発生時のみ、
    前記要求線と応答線とを用いてスレーブCPUを初期化
    して同期をとるようにしたことを特徴とする通信装置。
  2. 【請求項2】 初期化要求コードは通信メッセージの先
    頭に配置されている請求項1に記載の通信装置。
  3. 【請求項3】 前記通信メッセージは初期化要求コード
    を構成するビット数よりも長い単位で通信メッセージを
    分割して送るようにした請求項2に記載の通信装置。
JP6225227A 1994-09-20 1994-09-20 通信装置 Pending JPH0888668A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6225227A JPH0888668A (ja) 1994-09-20 1994-09-20 通信装置
US08/515,571 US5737630A (en) 1994-09-20 1995-08-16 Communication device for synchronized serial communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6225227A JPH0888668A (ja) 1994-09-20 1994-09-20 通信装置

Publications (1)

Publication Number Publication Date
JPH0888668A true JPH0888668A (ja) 1996-04-02

Family

ID=16825986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6225227A Pending JPH0888668A (ja) 1994-09-20 1994-09-20 通信装置

Country Status (2)

Country Link
US (1) US5737630A (ja)
JP (1) JPH0888668A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073592A (en) * 1998-03-06 2000-06-13 Caterpillar Inc. Apparatus for an engine control system
US6321288B1 (en) 1999-01-26 2001-11-20 National Semiconductor Corporation Serial IRQ slave controller with auto-synchronization
US7570724B1 (en) * 1999-10-14 2009-08-04 Pluris, Inc. Method of link word synchronization
JP3970786B2 (ja) * 2003-03-05 2007-09-05 株式会社日立製作所 マルチプロセッサシステム
JP4799286B2 (ja) * 2006-06-15 2011-10-26 三洋電機株式会社 センシング装置
JP5105916B2 (ja) * 2007-03-15 2012-12-26 三洋電機株式会社 シリアル通信システム
US10184860B2 (en) 2016-04-08 2019-01-22 Infineon Technologies Ag Control system for power train control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239929A (ja) * 1985-08-15 1987-02-20 Yokogawa Hewlett Packard Ltd デ−タ伝送装置
JPS62151903A (ja) * 1985-12-25 1987-07-06 Nippon Denso Co Ltd 車両に搭載される電子制御装置
US5109329A (en) * 1987-02-06 1992-04-28 At&T Bell Laboratories Multiprocessing method and arrangement
JPS63257356A (ja) * 1987-04-14 1988-10-25 Nippon Denso Co Ltd 車両用通信制御装置
JPH04358230A (ja) * 1991-06-04 1992-12-11 Yaskawa Electric Corp Cpu間の動作確認方法
US5434396A (en) * 1992-11-10 1995-07-18 Xicor Inc. Wireless powering and communication system for communicating data between a host system and a stand-alone device

Also Published As

Publication number Publication date
US5737630A (en) 1998-04-07

Similar Documents

Publication Publication Date Title
JP3099663B2 (ja) 通信システム
JP3486990B2 (ja) シリアル通信装置
JPH0888668A (ja) 通信装置
KR101001074B1 (ko) 버스 상에 데이터를 전송하기 위한 방법
JPH0581222A (ja) 2cpuの動作監視方法
JP3325040B2 (ja) 電子スロットル制御機構
JP4006871B2 (ja) シリアル通信装置
JP3827565B2 (ja) マイコンのロジック開発装置
JP2968733B2 (ja) シリアルバスコントローラ
JP3249710B2 (ja) アナログ/デジタル変換装置
JPH07312627A (ja) 2cpu間のシリアル通信によるデータ転送方法
JP4525799B2 (ja) エンジン制御装置
JP3458509B2 (ja) ノック制御装置
JP2004346746A (ja) 車両制御システムの異常検出装置
JPH08328745A (ja) アナログ/デジタル変換装置
JP3827121B2 (ja) 通信制御装置
JP4290067B2 (ja) シリアル通信システムにおけるデータ同期方法及びそのためのプログラム
JP3452187B2 (ja) 故障診断装置の通信初期化方法
JP3460502B2 (ja) シリアル伝送システム
JP2623814B2 (ja) エンジンコントロール用制御装置
JPH0713897A (ja) データのシリアル通信装置
JPH06290160A (ja) マイクロコンピュータ間のデータ通信方法及びマルチマイクロコンピュータシステム
JP2024082558A (ja) 電子制御システム
JP2872039B2 (ja) サイクリックディジタル情報伝送装置
CN117149284A (zh) 主控制器的唤醒方法、装置、车辆及存储介质