JP2003167756A - マイコンのロジック開発装置 - Google Patents

Abstract

(57)【要約】 【課題】 先行ロジックに必要なＣＰＵ機能を確保で
き、先行システムに合わせたリソース数を確保できる組
込み用マイコンを短時間で開発可能とする。 【解決手段】 電子制御ユニットに組み込まれて使用さ
れる組込み用マイコン先行ロジックを開発する装置を、
第１のＣＰＵ、第１のメモリ、外部との通信を行う第１
のインタフェースとを第１の内部バスで接続したマザー
ボード３０と、第２のＣＰＵ、第２のメモリ、マイコン
の周辺装置を擬似的にソフトウエアで実現する疑似マイ
コン周辺装置、外部との通信を行う第２のインタフェー
スとを第２の内部バスで接続したコアボード４０と、マ
ザーボードとコアボードとを接続するＰＣＩバス３９と
から構成し、この開発装置を組込み用マイコンに置き換
えて先行ロジックを動作させるようにしたマイコンのロ
ジック開発装置である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイコンのロジック
開発装置に関し、特に、電子制御機器に組み込まれて使
用されている組込み用マイコンにおけるロジックを開発
するための装置に関する。

【０００２】

【従来の技術】従来、電子制御機器の制御、例えば、Ｅ
ＣＵ（電子制御ユニット）によって制御されるエンジン
の制御は、排気ガス規制等の法規要求、及びマイクロコ
ンピュータ（以後マイコンと記す）の性能向上に応じた
性能向上を図るため、年々改良を加える必要があり、現
状のＥＣＵの性能に先行して新しいロジックが開発され
ているのが現状である。このため、先行ロジックは、性
能向上が見込まれる次期マイコンがターゲットとなるこ
とが多い。また、先行ロジックに必要とされる性能から
性能の向上した次期マイコンの選定が行われる。

【０００３】

【発明が解決しようとする課題】しかしながら、性能の
向上した次期マイコンを組み込んだＥＣＵは実在しない
ため、前述の先行ロジックは、多くの場合は現状のマイ
コンをベースにして開発が行われる。

【０００４】ところが、現状のマイコンを組み込んだＥ
ＣＵを用いて先行ロジックの開発を行う場合には、以下
のような問題点があった。 （１）マイコンのＣＰＵの処理能力が不足している。 （２）マイコンのメモリの容量が足りない。 （３）周辺リソースが足りない。 （４）次期ＥＣＵを開発して製作する迄に時間がかか
る。

【０００５】そして、このような問題点の存在により、
次期マイコンの開発が遅れ、この次期マイコンを組み込
んだＥＣＵに制御される電子制御機器の新製品の開発に
支障をきたしていた。

【０００６】なお、現状の電子制御機器に組み込まれる
組込み用マイコンは、電子制御機器のコストを低く抑え
るために、現状のシステムに最適な仕様でＣＰＵ性能、
及び周辺機能が選択されており、また、ＣＰＵやマイコ
ン周辺リソースが１つのパッケージの中に組み込まれて
いるため、それぞれの機能変更はマイコンを変更しない
限り、不可能である。また、組込み用マイコンのロジッ
クの開発を行うためには、ＣＰＵ機能に対しては先行ロ
ジックを処理するのに必要な処理性能が必要であり、マ
イコン周辺リソースには先行システムに合わせたリソー
スを確保する必要があった。更に、新たなマイコンの開
発を行う度に、マイコンに合わせてＥＣＵを製作する必
要があった。

【０００７】そこで、本発明は、このような先行ロジッ
クの開発に伴う課題を解消し、ＣＰＵ機能に対しては先
行ロジックを処理するために必要な処理性能を確保する
ことができ、マイコン周辺リソースに対しては、先行シ
ステムに合わせたリソースを確保することができて、先
行ロジックを実現することができる組込み用マイコンを
短時間で開発することが可能であると共に、繰り返し利
用することが可能なマイコンのロジック開発装置を提供
することを目的としている。

【０００８】

【課題を解決するための手段】前記目的を達成する本発
明のマイコンのロジック開発装置は、電子制御ユニット
に組み込まれて使用される組込み用マイコンのロジック
を開発する装置であって、ロジック処理を行う第１の中
央処理装置、ロジックのプログラムを含むデータを記憶
する第１のメモリ、外部との通信を行う第１のインタフ
ェース、及びこれらを接続する第１の内部バスとを少な
くとも備えた第１のブロックと、マイコンの周辺装置を
擬似的にソフトウエアで実現する疑似マイコン周辺装
置、外部との通信を行う第２のインタフェース、及びこ
れらを接続する第２の内部バスとを少なくとも備えた第
２のブロックと、第１と第２のブロックを接続するイン
タフェースバスとを備え、これら第１と第２のブロック
及びインタフェースバスによって、組込み用マイコンに
置き換えてロジックを動作させるようにしたことを特徴
としている。

【０００９】また、この構成を第１の形態として、第２
のブロックに第１の中央処理装置よりも処理能力が低
く、且つインタフェースバスによる通信を行うための第
２の中央処理装置と、少なくとも通信に用いるデータを
記憶する第２のメモリとが設けられた第２の形態と、入
出力回路が実装された第３のブロックを備え、この第３
のブロックが第２のブロックに接続された状態で、電子
制御ユニットに置き換えて使用できる第３の形態が可能
である。

【００１０】更に、以下のような形態が可能である。 （１）第１のブロックに、第１のタイマが設けられてい
る第４の形態。 （２）第２のメモリが、インタフェースバスに接続する
共有メモリと、第２の内部バスに接続する内部メモリか
ら構成される第５の形態。 （３）第２のブロックにおいて、擬似マイコン周辺装置
が追加可能に構成されている第６の形態。 （４）第２のブロックに、時間管理を行う第２のタイマ
が更に設けられている第７の形態。

【００１１】そして、第１の形態において、以下の構成
が可能である。

【００１２】第１のメモリには、所定時間毎に実行され
る時間系処理アプリケーションと、所定の事象の発生毎
に時間に関係なく実行される非時間系処理アプリケーシ
ョンとからなる制御アプリケーションが備えられてお
り、第１の中央処理装置には、少なくとも時間系割り込
み処理と非時間系割り込み処理とを行う仮想割り込みコ
ントローラ機能が備えられており、第１のインタフェー
スには、少なくともデータ及び割り込み事象の情報を前
記インタフェースバスを通じて送受信する通信ソフトが
備えられており、第２の中央処理装置は、第２のメモリ
と第２のインタフェースを使用して第１のインタフェー
スとインタフェースバスを通じて割り込み事象とデータ
の授受に関する通信を行い、疑似マイコン周辺装置には
入力機能と出力機能が供えられていることを特徴とする
第８の形態。

【００１３】第８の形態の入力機能が、入力ポート、ラ
ッチポート、Ａ／Ｄ変換、及びキャプチャであり、出力
機能が、出力ポート、パルス出力、コンペア、シリアル
である第９の形態。

【００１４】第８の形態において、第２のメモリに、イ
ンタフェースバスに接続する共有メモリが設けられてお
り、疑似マイコン周辺装置は、この共有メモリとインタ
フェースバスとを通じて、第１のメモリの時間系処理ア
プリケーションと非時間系処理アプリケーションとの間
でデータの遣り取りを行う第１０の形態。

【００１５】第１０の形態において、共有メモリに通信
同期カウンタが設けられており、この通信同期カウンタ
により、疑似マイコン周辺装置と非時間系処理アプリケ
ーションとの間のデータの遣り取りの同期をとる第１１
の形態。

【００１６】第１０又は第１１の形態において、疑似マ
イコン周辺装置の処理起動タイミングを、所定のサンプ
リング周期で固定することなく任意とし、第１のブロッ
クにおける非時間系処理アプリケーションの処理の終了
をもって疑似マイコン周辺装置の次の処理起動タイミン
グとした第１２の形態。

【００１７】第１２の形態において、疑似マイコン周辺
装置の処理起動タイミングから、第１のブロックにおけ
る非時間系処理アプリケーションの処理の終了までの時
間が、予め定められた判定時間を越えた場合は、強制的
に疑似マイコン周辺装置の処理の起動を行う第１３の形
態。

【００１８】第１２又は第１３の形態において、疑似マ
イコン周辺装置で発生した割り込み事象をインタフェー
スバスを通じて第１のブロックに伝達して、非時間系処
理アプリケーションの処理を行わせ、非時間系処理アプ
リケーションの処理の終了をもって疑似マイコン周辺装
置の次の処理起動タイミングとした第１４の形態。

【００１９】第１２から第１４の何れかの形態におい
て、非時間系処理アプリケーション側で、疑似マイコン
周辺装置で発生する割り込み事象に優先順位を設定して
おき、インタフェースバスを通じて第１のブロックに伝
達された割り込み事象を、優先順位に従って非時間系処
理アプリケーションが処理する第１５の形態。

【００２０】第１２から第１５の何れかの形態におい
て、疑似マイコン周辺装置で発生する割り込み事象が何
もない場合、インタフェースバスを通じた第１のブロッ
クへの情報の伝達を省略するようにした第１６の形態。

【００２１】第１２から第１６の何れかの形態におい
て、非時間系処理において、タイマ値取得要求時には、
インタフェースバスにて取得したタイマ値を、第１のブ
ロック内にある第１のタイマからのタイマ値で補正する
第１７の形態。

【００２２】第９の形態において、第２のブロックから
の割り込み要求により、制御アプリケーションにおいて
出力機能におけるコンペア機能を使用したパルス出力要
求を第２のブロックに出力する場合に、制御アプリケー
ションからは、コンペア機能の出力端子に設けられた一
般出力ポート機能を選択して即時出力を行うイミディエ
ート出力と、コンペア機能の出力端子に設けられたコン
ペア出力機能を選択し、出力時刻、出力レベルを設定し
て出力予約を行うタイムド出力の、少なくとも一方を出
力する第１８の形態。

【００２３】第１８の形態において、制御アプリケーシ
ョンからの、イミディエート出力、或いは、タイムド出
力に対して、これらの出力に何れの組み合わせに対して
も、第２のブロックにおける疑似マイコン周辺装置が対
応できるようにした第１９の形態。

【００２４】第１９の形態において、制御アプリケーシ
ョンからの、イミディエート出力、或いは、タイムド出
力が、インタフェースバスを通じて第２のブロックに伝
達される際の、インタフェースバスを経由することによ
る、出力要求から実際の出力までの遅れ時間を補正する
ようにした第２０の形態。

【００２５】第２０の形態において、出力要求から実際
の出力までの遅れ時間の補正が必要であるか、必要でな
いかを信号の種類に応じて判定し、補正が必要な種類の
信号の場合のみ、補正を実行する第２１の形態。

【００２６】なお、以上の全ての形態において、第１か
ら第３のブロックをそれぞれ汎用のボードから構成する
ことができる。また、本発明のマイコンのロジック開発
装置は、内燃機関の制御用のマイコンに有効に適用でき
る。

【００２７】以上のように構成された本発明のマイコン
のロジック開発装置によれば、マイコンのロジックの開
発に伴う課題が解消され、ＣＰＵ機能に対しては新規な
ロジックや次期ロジックを処理するために必要な処理性
能を確保することができ、マイコン周辺リソースに対し
ては、新規システムや次期システムに合わせたリソース
を確保することができて、新規ロジックや次期ロジック
を実現することが可能な組込み用マイコンを短時間で開
発することが可能となる。また、本発明のマイコンのロ
ジック開発装置は、ロジックの開発に際して繰り返し利
用することが可能であるので、開発コストを低減するこ
とができる。

【００２８】

【発明の実施の形態】以下添付図面を用いて本発明の実
施形態を具体的な実施例に基づいて詳細に説明するが、
以下の実施例では、本発明を適用する電子制御機器とし
て、電子制御式内燃機関（内燃機関は以下エンジンと記
す）を説明する。

【００２９】図１は従来の電子制御式エンジンの制御シ
ステムにおけるＥＣＵ（電子制御ユニット）１の構成を
示すシステム構成図である。電子制御式エンジンでは、
エンジン回転数信号や車速信号等のパルス入力、水温セ
ンサや吸気温センサ等からのアナログ入力、及びスター
タスイッチ、電気負荷スイッチ、シフト位置スイッチや
エアコン信号等のデジタル入力がＥＣＵ１に入力され
る。ＥＣＵ１は、これらの入力信号を処理する組込み用
マイコン２と、組込み用マイコン２で処理された信号を
増幅して出力するＥＣＵ入出力回路であるドライバ１６
とを備えて構成される。このＥＣＵ１から出力されるの
は、シフト制御ソレノイドやＶＶＴ（可変バルブタイミ
ング）ソレノイドへのアナログ出力、点火信号や燃料の
噴射信号等のパルス出力、ＩＳＣ（アイドル速度制御）
用のパルス出力、及び、チェックエンジンランプ、メイ
ンリレーやエヤコンカット信号等のデジタル信号等であ
る。

【００３０】組込み用マイコン２は、演算処理を行うメ
モリ９とＣＰＵ１０、及び入出力（Ｉ／Ｏ）制御を行う
周辺リソースが、１つのパッケージに収納されたもので
ある。周辺リソースには、入力系のリソースと出力系の
リソースとがある。図１には、入力系のリソースとし
て、デジタル信号を扱う入力ポート３とラッチポート
４、アナログ入力を扱うＡ／Ｄコンバータ５、及びパル
ス入力を扱うキャプチャ６が示してあり、出力系のリソ
ースとしては、デジタル出力を出力する出力ポート１
２、パルス出力を出力するＰＷＭ（パルス幅変調器）１
３とコンペア１４、及びアナログ出力を入出力するシリ
アル１５が示してある。これらの周辺リソースは内部バ
ス１１によってメモリ９及びＣＰＵ１０に相互に接続さ
れている。また、組込み用マイコン２の内部には、これ
らの周辺リソースに加えて、内部タイマ７や割り込みコ
ントローラ８が設けられている。

【００３１】電子制御式エンジンの制御システムでは、
車両の運転状態を表す各センサやスイッチ類からの信号
がＥＣＵ１に取り込まれる。ＥＣＵ１の入力回路では入
力信号が信号処理され、組込み用マイコン２に入力され
る。入力された信号は前述の入力系の周辺リソースでＣ
ＰＵ値に変換され、演算部であるメモリ９とＣＰＵ１０
では入力信号から車両状態が検出され、車両状態に応じ
た出力要求信号が作られる。この出力要求信号は前述の
出力系の周辺リソースで出力信号に変換され、組込み用
マイコン２から出力される。ＥＣＵ１の入出力回路であ
るドライバ１６はこの出力信号に従って車両に装備され
た各アクチュエータを駆動し、この出力制御の結果が破
線で示すように、車両からの入力信号に反映される。

【００３２】図２は、図１で説明したＥＣＵ１の自動車
（車両）１８への搭載位置を示すものである。ＥＣＵ１
は車両１８のエンジン１９がマウントされるエンジンル
ームに搭載される。また、図２には、本発明のマイコン
のロジック開発装置２０が示してある。本発明のマイコ
ンのロジック開発装置２０は、この図に示すように、車
両１８に搭載されたＥＣＵ１に接続するコネクタを外
し、このコネクタに接続コード２０Ａによって直接接続
して使用することができる。２１はマイコンのロジック
開発装置２０の状態をモニタするための表示器、２２は
マイコンのロジック開発装置２０の設定を変更するため
の入力装置であるキーボードである。

【００３３】なお、本発明のマイコンのロジック開発装
置２０は、このように車両１８に直接接続して使用する
ことができる他に、パーソナルコンピュータ２４の制御
によって動作して、車両の色々な運転状況を擬似的に発
生することができる車両の運転状況発生装置２３に接続
すれば、車両が無い状態でも、電子制御式エンジン用の
組み込みマイコンのロジックを開発することができる。

【００３４】図３は、図２のように接続して使用するこ
とができる、本発明のマイコンのロジック開発装置２０
のシステム構成を、従来の電子制御式エンジン（電子制
御機器）用のＥＣＵ１の構成と比較して示すものであ
る。前述のように、ＥＣＵ１には、組込み用マイコン２
と、ドライバ１６から構成されるＥＣＵ入出力回路２８
があり、ＥＣＵコネクタ２９で車両側の電子機器と接続
されている。また、組込み用マイコン２の中には、メモ
リ９に格納されていてＣＰＵ１０によって読み出されて
使用されるソフトウエア（エンジン制御アプリケーショ
ン：図にはＥＮＧ制御アプリと記載）２５と、マイコン
周辺リソース２６とがあり、内部バス１１で相互にデー
タの遣り取りができるようになっている。

【００３５】一方、図２で説明したように、このＥＣＵ
１に置き換えて使用する本発明のマイコンのロジック開
発装置２０は、この実施例では、マザーボード３０、コ
アボード４０、及びＩＦボード５０の３つのボードから
構成されている。マザーボード３０とコアボード４０が
ＥＣＵ１の組込み用マイコン２に対応するものであり、
ＩＦボード５０がＥＣＵ１のＥＣＵ入出力回路２８に対
応するものである。そして、マザーボード３０とコアボ
ード４０とは、高速のバスインタフェースであるＰＣＩ
バス３９で接続されている。

【００３６】マザーボード３０には、後述するメモリに
格納されていてＣＰＵによって読み出されて使用される
ソフトウエア（ＥＮＧ制御アプリ）３１と、ＰＣＩバス
３９を通じて通信を行うためのＰＣＩ通信ソフトウエア
（以後ソフトウエアはソフトと略記）３２が設けられて
いる。ＰＣＩバス３９を用いたＰＣＩ通信処理は、疑似
マイコン周辺リソース（以後周辺リソースは単に周辺と
略記）４２と遣り取りするデータを、ＰＣＩバス３９に
載せる通信処理である。このマザーボード３０には、次
期のＥＣＵを開発するに当たっては、次期ＥＣＵの先行
ロジックの開発に耐え得る演算性能、メモリ容量を備え
させることが重要である。

【００３７】なお、現状のエンジン制御用のマイコンの
性能は、ＣＰＵが６６ＭＨｚ、メモリが８００Ｍバイト
程度であるので、パソコン等に用いられている汎用のも
のを用いれば、十分すぎる性能であるといえ、長期間に
わたって何度でも使用することが可能となる。

【００３８】また、コアボード４０には、ＣＰＵとメモ
リを含み、前述のＰＣＩバス３９と通信を行うためのＰ
ＣＩ通信ソフト４１と、組込み用マイコン２のマイコン
周辺リソース２６に対応する疑似マイコン周辺（ＦＰＧ
Ａ：Field Programmable Gate Array)４２とがあり、内
部バス４３で相互にデータの遣り取りができるようにな
っている。ＩＦボード５０には、ＥＣＵ１のＥＣＵ入出
力回路２８に対応するＥＣＵ入出力回路５１と、ＥＣＵ
コネクタ２９とが設けられている。ＥＣＵ入出力回路５
１は、標準回路ブロック単位で独立させ、その組み合わ
せで構成し、入出力回路の変更に対して柔軟に対応でき
るようにする。

【００３９】図４は、図３のマザーボード３０とコアボ
ード４０の、ハードウエアの構成の一実施例を示すもの
である。マザーボード３０には、図３で説明したソフト
ウエア（ＥＮＧ制御アプリ）を記憶するための記憶容量
が大きいメモリ３１、汎用の高性能のＣＰＵ（例えば、
動作周波数が８５０ＭＨｚ）３３、内部タイマ３５、Ｐ
ＣＩバス３９に接続するＰＣＩバスインタフェース３
６、及びこれらを相互に接続する内部バス３７がある。

【００４０】コアボード４０には、ＰＣＩバス３９に接
続するＰＣＩバスインタフェース４４、マザーボード３
０に搭載されたＣＰＵ３３よりも低グレードのＣＰＵ４
５、マイコン周辺の機能と同等の機能を実現する疑似マ
イコン周辺（ＦＰＧＡ）４２、内部バス４３、ＰＣＩバ
スに接続する共有メモリ４６、及び内部バス４３に接続
する内部メモリ４７がある。また、コアボード４０に搭
載するＣＰＵ４５は、ＰＣＩ通信処理を行うことができ
る程度の処理能力（例えば、汎用３２ビットＣＰＵで動
作周波数が１６ＭＨｚ程度）であれば良い。コアボード
４０の機能は、従来のＥＣＵ１におけるＥＮＧ制御アプ
リ（ソフト）２５とマイコン周辺２６とが遣り取りする
データをＰＣＩバス３９を経由して受け、疑似マイコン
周辺（ＦＰＧＡ）４２へ受け渡すことである。

【００４１】ＩＦボード５０に接続される各ＦＰＧＡ４
２はソフトで組むことができ、マイコン周辺の変更に柔
軟に対応させることができる。即ち、チャネル数を増や
したい場合や、新しい機能のリソースを追加したい等の
場合に対応させることができる。

【００４２】従来は、組込み用マイコン２のリソースが
不足する場合は、図５（ａ）に示すように、組込み用マ
イコン２の前段部に外付けＡＤＣ（Ａ／Ｄコンバータ）
１７を追加していたが、本発明のマイコンのロジック開
発装置２０では、マザーボードのメモリ９の容量が大き
く、また、ＣＰＵ１０の処理速度が速いので、図５
（ａ）のＡＤコンバータ５と外付けＡＤコンバータ１７
を合わせた、図５（ｂ）に示すような、マイコンのリソ
ースに必要な入力数を備えたＡＤコンバータ５Ａを容易
に実現することができる。このため、本発明のマイコン
のロジック開発装置２０には、マイコンのリソースの不
足を補うための拡張Ｉ／Ｏ（入出力装置）機能は不要と
なる。

【００４３】図６は、本発明のマイコンのロジック開発
装置２０における、マザーボード３０とコアボードのソ
フト構成を示す構成図である。電子制御機器が電子制御
式エンジンの場合は、マザーボード３０におけるＥＮＧ
制御アプリ３１は、時間系割り込み処理と非時間系割り
込み処理の２つの処理に分けられる。時間系割り込み処
理は、外部状態に依存せず、一定の時間感覚で定期的に
行う処理である。一方、非時間系割り込み処理は外部状
態、即ち、エンジンの運転状態に依存して発生する処理
である。この非時間系割り込み処理には、例えば、エン
ジンの回転信号、車速信号、燃料の噴射タイミング信
号、点火タイミング信号等による割り込み処理がある。

【００４４】ここで、このような外部状態により変化す
る事象をイベントと呼ぶこととすると、非時間系割り込
み処理は、外部状態によりイベント情報を検出して、そ
のイベントに同期して行う処理ということができる。図
６には、このイベントの流れが破線で示され、データの
流れが実線で示されている。

【００４５】マザーボード３０のＥＮＧ制御アプリ３１
において、前述のような時間系割り込み処理と非時間系
割り込み処理とを行うために、ＣＰＵ３３は仮想マイコ
ン周辺として機能する。この仮想マイコン周辺には、時
間系割り込みと非時間系割り込みを発生させる仮想割り
込みコントローラ３４と、仮想Ｉ／Ｏレジスタ３８が設
けられている。また、ＰＣＩ通信ソフト３２は、データ
として、割り込みイベント情報と、Ｉ／Ｏレジスタデー
タとを扱う。３５は時間系割り込み処理に使用される内
部タイマである。仮想Ｉ／Ｏレジスタ３８とＰＣＩバス
３９におけるタイマ値については後述される。

【００４６】一方、コアボード４０側の疑似マイコン周
辺４２には、従来のマイコン周辺２６と同様に、ポー
ト、ラッチ、ＰＷＭ、シリアル、コンペア、及びキャプ
チャの各機能が設けられている。また、ＰＣＩ通信ソフ
ト４１は、データとして、割り込みイベント情報と、Ｉ
／Ｏレジスタデータとを扱う。更に、コアボード４０に
は、イベントの流れを発生させるタイマ４８が内蔵され
ている。また、ＰＣＩバス３９には、割り込み指示用の
１系統のバスが含まれる。

【００４７】次に、図６に示すようにイベント情報とデ
ータとが流れる本発明のマイコンのロジック開発装置２
０におけるＰＣＩ通信方法、通信同期方法、フェールセ
ーフ方法、割り込み制御方法（割り込みイベントのセッ
トとクリア方法、割り込み優先度管理方法）、ＰＣＩ通
信の処理負荷の軽減方法、タイマ処理方法、コンペア機
能を使用したパルス出力処理方法、パルス出力要求方
法、及びパルス出力補正方法について、具体的な実施例
に基づいて詳細に説明する。 （１）ＰＣＩ通信方法（共有メモリの使用） 図７は、本発明のマイコンのロジック開発装置２０にお
ける、図４で説明した共有メモリ４６を用いたコアボー
ド４０とマザーボード３０との通信方法の一実施例を示
すものである。また、図８は、図７の通信方法を実現す
るためにコアボード４０に設置される共有メモリ４６の
構成及び機能を示すものである。

【００４８】図６で説明したコアボード４０のタイマ４
８によって、Ｉ／Ｏサンプリング周期（例えば、１００
μｓ）になると、ステップ７０１において出力情報のＰ
ＣＩ通信ソフト４１へのセットが行われ、共有メモリ４
６から出力情報が取得され、疑似マイコン周辺（ＦＰＧ
Ａ）４２に渡される。次のステップ７０２では、入力情
報のセットが行われ、疑似マイコン周辺（ＦＰＧＡ）４
２から入力情報が取得され、共有メモリ４６に格納され
る。そして、ステップ７０３ではコアボード４０からマ
ザーボード３０への割り込み要求が行われてこのルーチ
ンが終了する。

【００４９】マザーボード３０側では、このコアボード
４０からの割り込み要求により、非時間系処理が開始さ
れる。ステップ７１１では、ＰＣＩ通信ソフト３２によ
ってＰＣＩ受信処理が行われ、ＰＣＩバス３９経由で共
有メモリ４６から入力された情報が読み出され、ＥＮＧ
制御アプリ３１に公開される。ステップ７１２では、Ｅ
ＮＧ制御アプリ３１において非時間系処理が行われる。
そして、ステップ７１３においてはＰＣＩ送信処理が行
われ、ＰＣＩ通信ソフト３２により、ＥＮＧ制御アプリ
３１における非時間系処理の算出結果の出力情報が、Ｐ
ＣＩバス３９経由で共有メモリ４６に書き込まれてこの
ルーチンが終了する。

【００５０】一方、マザーボード３０側では、コアボー
ド４０からの割り込み要求とは関係なしに、ＥＮＧ制御
アプリ３１において時間系処理が実行される。この時間
系処理は、マザーボード３０内のタイマ３５により、例
えば、１ｍｓの周期で実行される。この時間系処理で
は、ステップ７２１においてＰＣＩ通信ソフト３２によ
ってＰＣＩ受信処理が行われ、ＰＣＩバス３９経由で共
有メモリ４６から入力された情報が読み出され、ＥＮＧ
制御アプリ３１に公開される。ステップ７２２では、Ｅ
ＮＧ制御アプリ３１において時間系処理が行われる。そ
して、ステップ７２３においてはＰＣＩ送信処理が行わ
れ、ＰＣＩ通信ソフト３２により、ＥＮＧ制御アプリ３
１における時間系処理の算出結果の出力情報が、ＰＣＩ
バス３９経由で共有メモリ４６に書き込まれてこのルー
チンが終了する。 （２）ＰＣＩ通信方法（通信同期方法１） ＰＣＩバス３９を経由してマザーボード３０とコアボー
ド４０の間でデータの遣り取りを行う場合は、共有メモ
リ４６に対してマザーボード３０から書き込みを行った
値をコアボード４０で読み出しを行う。また、その逆も
行われる。この場合、書き込みタイミングと読み出しタ
イミングが重なった時、データの値の保証ができなくな
る。そこで、本発明では、それぞれのタイミングが重な
らないように、通信に同期をとってＰＣＩバス３９のア
クセスを実行する。この通信同期の方法を図９を用いて
説明する。

【００５１】ＰＣＩバス３９の通信に同期をとる場合
は、共有メモリ４６に通信同期カウンタを設け、マザー
ボード３０の非時間系処理とコアボード４０との間で処
理の同期をとるようにする。通信同期カウンタは、マザ
ーボード３０側での処理が完了すると更新されるように
する。また、コアボード４０側の処理では、通信同期カ
ウンタが更新されていることを確認して処理を行う。こ
の処理を図９を用いて説明する。

【００５２】図６で説明したコアボード４０のタイマ４
８によって、Ｉ／Ｏサンプリング周期（例えば、１００
μｓ）になると、ステップ９０１において通信同期カウ
ンタの値（syncnt)が通信同期カウンタモニタの値（syn
cnt_m)に等しいか否かが判定される。等しくない場合は
このままこのルーチンを終了するが、等しい時はステッ
プ９０２に進み、出力情報のセットが行われる。次のス
テップ９０３では入力情報のセットが行われ、続くステ
ップ９０４においてマザーボード３０への割り込み要求
が行われる。そして、次のステップ９０５で通信同期カ
ウンタモニタの値（syncnt_m)が１だけ更新されてこの
ルーチンが終了する。

【００５３】マザーボード３０側では、このコアボード
４０からの割り込み要求により、非時間系処理が開始さ
れる。ステップ９１１では、ＰＣＩ通信ソフト３２によ
ってＰＣＩ受信処理が行われ、ＰＣＩバス３９経由で共
有メモリ４６から入力された通信同期カウンタの値（sy
ncnt)が、ステップ９１２でＥＮＧ制御アプリ３１に値
(t_syn)として記憶される。ステップ９１３では、ＥＮ
Ｇ制御アプリ３１において非時間系処理が行われる。そ
して、ステップ９１４においてはＰＣＩ送信処理が行わ
れ、ステップ９１５でステップ９１２で記憶された値(t
_syn)が１だけ更新されて通信同期カウンタの値（syncn
t)として記憶される。ＥＮＧ制御アプリ３１における非
時間系処理の結果と通信同期カウンタの値（syncnt)
は、ＰＣＩ通信ソフト３２により、ＰＣＩバス３９経由
で共有メモリ４６に書き込まれてこのルーチンが終了す
る。

【００５４】一方、マザーボード３０側では、コアボー
ド４０からの割り込み要求とは関係なしに、ＥＮＧ制御
アプリ３１において時間系処理が実行される。この時間
系処理は、マザーボード３０内のタイマ３５により、例
えば、１ｍｓの周期で実行される。この時間系処理で
は、ステップ９２１においてＰＣＩ通信ソフト３２によ
ってＰＣＩ受信処理が行われる。このとき、非時間系処
理で取得された最新の値が使用される。ステップ９２２
では、ＥＮＧ制御アプリ３１において時間系処理が行わ
れる。そして、ステップ９２３においてはＰＣＩ送信処
理が行われ、データの更新のみ次の非時間系送信処理で
送信されてこのルーチンが終了する。

【００５５】図１０は、図９で説明した通信同期方法の
処理の進行状況を時間と共に示したタイミングチャート
である。図１０には、通信処理がコアボード４０のＩ／
Ｏサンプリング周期（１００μｓ）で終了した場合の、
通常時のタイミングチャートと、通信処理がコアボード
４０のＩ／Ｏサンプリング周期（１００μｓ）後の、次
回の処理開始までに完了しなかった場合の非通常時のタ
イミングチャートとが示してある。 （３）ＰＣＩ通信方法（通信同期方法２） この実施例も、ＰＣＩバス３９を経由したマザーボード
３０とコアボード４０の間のデータの遣り取りにおける
書き込みタイミングと読み出しタイミングの同期をとる
ものである。（２）の方法との違いは、コアボード４０
の処理起動タイミングを、Ｉ／Ｏサンプリング周期で固
定するのではなく、マザーボード３０側の処理状況を確
認して、処理が完了していれば、次の処理に移行するよ
うにした点である。このため、コアボード４０側のＩ／
Ｏ処理タイミングは任意となる。この通信同期の方法を
図１１を用いて説明する。

【００５６】コアボード４０の電源がオンになると、ス
テップ１１０１において通信同期カウンタの値（syncn
t)が通信同期カウンタモニタの値（syncnt_m)に等しい
か否かが判定される。等しくない場合はこの値が等しく
なるまで、ステップ１１０１の判定が繰り返される。ス
テップ１１０１の判定が等しい時はステップ１１０２に
進み、出力情報のセットが行われる。次のステップ１１
０３では入力情報のセットが行われ、続くステップ１１
０４においてマザーボード３０への割り込み要求が行わ
れる。そして、次のステップ１１０５で通信同期カウン
タモニタの値（syncnt_m)が１だけ更新されてこのルー
チンが終了する。

【００５７】マザーボード３０側では、このコアボード
４０からの割り込み要求により、非時間系処理が開始さ
れる。ステップ１１１１では、ＰＣＩ通信ソフト３２に
よってＰＣＩ受信処理が行われ、ＰＣＩバス３９経由で
共有メモリ４６から入力された通信同期カウンタの値
（syncnt)が、ステップ１１１２でＥＮＧ制御アプリ３
１に値(t_syn)として記憶される。ステップ１１１３で
は、ＥＮＧ制御アプリ３１において非時間系処理が行わ
れる。そして、ステップ１１１４においてはＰＣＩ送信
処理が行われ、ステップ１１１５でステップ１１１２で
記憶された値(t_syn)が１だけ更新されて通信同期カウ
ンタの値（syncnt)として記憶される。ＥＮＧ制御アプ
リ３１における非時間系処理の結果と通信同期カウンタ
の値（syncnt)は、ＰＣＩ通信ソフト３２により、ＰＣ
Ｉバス３９経由で共有メモリ４６に書き込まれてこのル
ーチンが終了する。

【００５８】一方、マザーボード３０側では、コアボー
ド４０からの割り込み要求とは関係なしに、ＥＮＧ制御
アプリ３１において時間系処理が実行される。この時間
系処理は、マザーボード３０内のタイマ３５により、例
えば、１ｍｓの周期で実行される。この時間系処理で
は、ステップ１１２１においてＰＣＩ通信ソフト３２に
よってＰＣＩ受信処理が行われる。このとき、非時間系
処理で取得された最新の値が使用される。ステップ１１
２２では、ＥＮＧ制御アプリ３１において時間系処理が
行われる。そして、ステップ１１２３においてはＰＣＩ
送信処理が行われ、データの更新のみが次の非時間系送
信処理で送信されてこのルーチンが終了する。

【００５９】図１２は、図１１で説明した通信同期方法
の処理の進行状況を時間と共に示したタイミングチャー
トを示すものである。図１１から分かるように、コアボ
ード４０のＩ／Ｏサンプリング周期は、マザーボード３
０側の処理時間の長さに応じたコアボード４０側の待ち
時間の長さに応じて任意の長さとなる。 （４）ＰＣＩ通信方法（フェールセーフ） ＰＣＩバス３９を経由したマザーボード３０の処理とコ
アボード４０側の処理では、前述のように同期カウンタ
により処理の重複を防止するようにハンドリングが実施
されるが、同期カウンタが何らかの障害によって故障、
或いは破損した場合は、コアボード４０側の処理がマザ
ーボード３０側の処理の完了待ち状態、或いは、マザー
ボード３０側の処理がコアボード４０側の処理からの割
り込み待ち状態となり、デッドロックループとなること
がある。

【００６０】そこで、本発明では、このようなデッドロ
ックループ状態を回避するフェールセーフロジックをも
うけたので、これについて説明する。この実施例のフェ
ールセーフロジックでは、デッドロック判定時間を設け
る、及びマザーボード３０の処理完了の待ち時間が所定
の判定時間を越えていることを検出した場合に、デッド
ロック状態として検出するようにしている。そして、デ
ッドロック状態を検出した場合には、強制的に通信を再
開するようにした。この処理を図１３を用いて説明す
る。

【００６１】図６で説明したコアボード４０のタイマ４
８によって、Ｉ／Ｏサンプリング周期（例えば、１００
μｓ）になると、ステップ１３０１において待ちカウン
タの値(waitcnt)が判定時間を越えているか否かが判定
される。待ちカウンタの値(waitcnt)が、判定時間未満
の場合はステップ１３０３に進み、判定時間を越えてい
る場合はステップ１３０２において通信同期カウンタの
値（syncnt)と通信同期カウンタモニタの値（syncnt_m)
とをクリアしてステップ１３０３に進む。

【００６２】ステップ１３０３では、通信同期カウンタ
の値（syncnt)が通信同期カウンタモニタの値（syncnt_
m)に等しいか否かが判定される。ステップ１３０１にお
ける待ちカウンタの値(waitcnt)の判定で、待ちカウン
タの値(waitcnt)が判定時間未満の場合は、通信同期カ
ウンタの値（syncnt)と通信同期カウンタモニタの値（s
yncnt_m)は等しくないので、ステップ１３０９で待ちカ
ウンタの値(waitcnt)を１だけ更新してこのルーチンを
終了する。一方、ステップ１３０２において通信同期カ
ウンタの値（syncnt)と通信同期カウンタモニタの値（s
yncnt_m)とがクリアされた場合は、両者の値は等しいの
でステップ１３０３からステップ１３０４に進む。

【００６３】ステップ１３０４では、出力情報のセット
が行われ、次のステップ１３０５では入力情報のセット
が行われる。続くステップ１３０６では、待ちカウンタ
の値(waitcnt)がクリアされ、続くステップ１３０７に
おいてマザーボード３０への割り込み要求が行われる。
そして、次のステップ１３０８で通信同期カウンタモニ
タの値（syncnt_m)が１だけ更新されてこのルーチンが
終了する。マザーボード３０側の処理は、図９又は図１
１で説明した処理と同じであるので、ここではその説明
を省略する。 （５）割り込み制御方法（割り込みイベントのセットと
クリア方法） ＰＣＩバス３９を経由したマザーボード３０とコアボー
ド４０の間のデータの遣り取りでは、コアボード４０で
検出した割り込みイベントをＰＣＩバス３９を経由して
マザーボード３０に伝達し、マザーボード３０上のＥＮ
Ｇ制御アプリ３１の割り込み制御を実現するようにして
いる。割り込みイベントは、コアボード４０からセッ
ト、マザーボード３０からクリアと、双方向から操作が
必要であるが、データの衝突を避けるため、この実施例
では、以下のようなＰＣＩ通信データを用意し、片方向
からの操作で、マザーボード３０とコアボード４０の間
のデータの遣り取りを実現するようにしている。

【００６４】図１４（ａ）はコアボード４０からマザー
ボード３０に送られる各割り込みイベント情報（Ｄイベ
ント〜Ａイベント）と、マザーボード３０からコアボー
ド４０に送られる各割り込みイベントクリア要求（Ｄク
リア要求〜Ａクリア要求）を示すものである。このよう
な、各割り込みイベント情報と各割り込みイベントクリ
ア要求により、図１４（ｂ）に示すような処理が行われ
る。

【００６５】図６で説明したコアボード４０のタイマ４
８によって、Ｉ／Ｏサンプリング周期（例えば、１００
μｓ）になると、ステップ１４０１において出力情報の
セット処理が行われる。この処理は、割り込みクリア情
報を読み込み、セットされているイベント情報をクリア
する処理である。出力情報のセット処理が終了すると、
ステップ１４０２において入力情報のセット処理が行わ
れる。この処理は、割り込みイベント情報を疑似マイコ
ン周辺（ＦＰＧＡ）４２から取得し、イベント情報をセ
ットする処理である。続くステップ１４０３において
は、マザーボード３０への割り込み要求が行われてこの
ルーチンが終了する。

【００６６】マザーボード３０側では、このコアボード
４０からの割り込み要求により、非時間系処理が開始さ
れる。ステップ１４１１では、ＰＣＩ通信ソフト３２に
よってＰＣＩ受信処理が行われる。このＰＣＩ受信処理
では、割り込みイベントクリア情報［Ｉ］をクリアする
処理、割り込みイベント情報をＰＣＩバス３９経由で読
み込む処理、及び、セットされている割り込みイベント
に対する割り込みルーチンを起動する処理が行われる。
ここで、［Ｉ］は内部メモリ３１を示し、内部メモリ３
１にデータを準備しておいて、ＰＣＩ通信処理部でＰＣ
Ｉバス３９を経由して共有メモリ４６を更新するのであ
る。

【００６７】ステップ１４１１が終了するとステップ１
４１２が実行される。ステップ１４１２では、非時間系
処理（ＥＮＧ制御アプリ）が実行される。この処理で
は、各割り込みルーチン（割り込みＡルーチン〜割り込
みＤルーチン）が選択されて起動され、起動済みのイベ
ントのクリア情報［Ｉ］がセットされる。次のステップ
１４１３ではＰＣＩ送信処理が行われる。このＰＣＩ送
信処理は、割り込みクリア情報をＰＣＩバス３９経由で
書き込む処理が行われてこのルーチンを終了する。 （６）割り込み制御方法（割り込み優先度管理方法） これまでのＥＣＵ１では、割り込みイベントそれぞれに
優先度を設定し、各イベントに対する処理の処理優先度
を管理していた。そこで、本発明のマイコンのロジック
開発装置２０では、設定されている割り込み優先度が高
い順番で起動処理を行うことにより、実際のＥＣＵ１に
近い割り込み処理を実現するようにしている。例えば、
イベント情報の割り込み優先度がＢイベント＞Ａイベン
ト＞Ｄイベント＞Ｃイベント（以後Ｂ＞Ａ＞Ｄ＞Ｃのよ
うにイベントは省略）のように設定されている場合に
は、図１５に示すような処理を行う。

【００６８】図１５のマザーボード３０における割り込
み要求処理ルーチンにおけるステップ１５０１は、図１
４で説明したステップ１４１１と同じであり、ステップ
１５０３はステップ１４１３と同じであるので、ここで
は、このルーチンのステップ１５０２における割り込み
優先度の順番で割り込みイベント情報をサーチして、各
割り込みルーチンを起動する方法のみについて説明す
る。

【００６９】イベントの割り込み優先度がＢ＞Ａ＞Ｄ＞
Ｃのように設定されている場合、ステップ１５０２の非
時間系処理では、まず、割り込み優先度の高い割り込み
Ｂがあるか否かをステップ１５１１においてサーチして
判定する。サーチの結果、割り込みＢがない場合はステ
ップ１５１４に進むが、割り込みＢが存在する場合はス
テップ１５１２に進み、割り込みＢクリア要求をセット
する。そして、ステップ１５１３において割り込みＢの
ルーチンを実行し、このルーチンが終了した後にステッ
プ１５１４に進む。

【００７０】ステップ１５１４では、次に割り込み優先
度の高い割り込みＡがあるか否かをサーチして判定す
る。サーチの結果、割り込みＡがない場合はステップ１
５１７に進むが、割り込みＡが存在する場合はステップ
１５１５に進み、割り込みＡクリア要求をセットする。
そして、ステップ１５１６において割り込みＡのルーチ
ンを実行し、このルーチンが終了した後にステップ１５
１７に進む。

【００７１】ステップ１５１７では、３番目に割り込み
優先度の高い割り込みＤがあるか否かをサーチして判定
する。サーチの結果、割り込みＤがない場合はステップ
１５２０に進むが、割り込みＤが存在する場合はステッ
プ１５１８に進み、割り込みＤクリア要求をセットす
る。そして、ステップ１５１９において割り込みＤのル
ーチンを実行し、このルーチンが終了した後にステップ
１５２０に進む。

【００７２】ステップ１５２０では、割り込み優先度が
最も低い割り込みＣがあるか否かをサーチして判定す
る。サーチの結果、割り込みＣがない場合は割り込みル
ーチンを終了するが、割り込みＣが存在する場合はステ
ップ１５２１に進み、割り込みＣクリア要求をセットす
る。そして、ステップ１５２２において割り込みＣのル
ーチンを実行し、このルーチンが終了した後に割り込み
ルーチンを終了する。 （７）ＰＣＩ通信処理負荷軽減方法 ＥＮＧ制御アプリ３１の処理は、マザーボード３０に採
用されるＣＰＵボードの性能向上によって対処すること
ができるが、ＰＣＩ通信に係る処理は、ＰＣＩプロトコ
ルにより制限を受けるため、ＰＣＩ通信処理負荷は、で
きるだけ抑えてく必要がある。ここで、割り込みイベン
ト情報が何もない場合、付随する割り込み処理は発生し
ないため、入力情報をマザーボード３０に伝達する必要
がなく、また、新たな出力要求も発生しないため、出力
要求をコアボード４０に伝達する必要がない。即ち、Ｐ
ＣＩ通信処理は必要がない。

【００７３】そこで、本発明では、割り込みイベント情
報が何もない場合、ＰＣＩ通信処理を省略し、ＰＣＩ通
信処理負荷の軽減を図るようにしている。なお、割り込
みイベント情報に依存しない時間系処理のために、割り
込みイベント情報が何も発生しない状態が継続しても、
待ちカウンタの処理により、一定時間毎にはＰＣＩ通信
が発生することになる。これを図１６を用いて説明す
る。

【００７４】図６で説明したコアボード４０のタイマ４
８によって、Ｉ／Ｏサンプリング周期（例えば、１００
μｓ）になると、ステップ１６０１において待ちカウン
タの値(waitcnt)が判定時間を越えているか否かが判定
される。待ちカウンタの値(waitcnt)が、判定時間未満
の場合はステップ１６０３に進み、判定時間を越えてい
る場合はステップ１６０２において通信同期カウンタの
値（syncnt)と通信同期カウンタモニタの値（syncnt_m)
とをクリアしてステップ１６０３に進む。

【００７５】ステップ１６０３では、通信同期カウンタ
の値（syncnt)が通信同期カウンタモニタの値（syncnt_
m)に等しいか否かが判定される。ステップ１６０１にお
ける待ちカウンタの値(waitcnt)の判定で、待ちカウン
タの値(waitcnt)が判定時間未満の場合は、通信同期カ
ウンタの値（syncnt)と通信同期カウンタモニタの値（s
yncnt_m)は等しくないので、ステップ１６１０で待ちカ
ウンタの値(waitcnt)を１だけ更新してこのルーチンを
終了する。一方、ステップ１６０２において通信同期カ
ウンタの値（syncnt)と通信同期カウンタモニタの値（s
yncnt_m)とがクリアされた場合は、両者の値は等しいの
でステップ１６０３からステップ１６０４に進む。

【００７６】ステップ１６０４では、出力情報のセット
が行われ、次のステップ１６０５では入力情報のセット
が行われる。次のステップ１６０６では、割り込みイベ
ントが何かあるか否かが判定される。割り込みイベント
が何もない場合は、ステップ１６１０で待ちカウンタの
値(waitcnt)を１だけ更新してこのルーチンを終了す
る。一方、何かしらの割り込みイベントがある場合はス
テップ１６０７に進み、このステップ１６０７では、待
ちカウンタの値(waitcnt)がクリアされ、続くステップ
１６０８においてマザーボード３０への割り込み要求が
行われる。そして、次のステップ１６０９で通信同期カ
ウンタモニタの値（syncnt_m)が１だけ更新されてこの
ルーチンが終了する。マザーボード３０側の処理は、図
９又は図１１で説明した処理と同じであるので、ここで
はその説明を省略する。 （８）タイマ処理方法 ＥＮＧ制御アプリ３１では、コンペア機能を利用したパ
ルス出力要求を算出するため、演算処理内でタイマ値を
取得し、パルス出力要求を算出している。従って、タイ
マ値取得要求時には、正確なタイマ値を参照できなけれ
ばならない。一方、本発明では、タイマ値情報はコアボ
ード４０内にあり、マザーボード３０側ではＰＣＩバス
３９を通じて取得する必要がある。ところが、ＰＣＩ通
信間隔は、前述の実施例で説明したように、１００μｓ
であり、タイマの係数間隔である１μｓに比べて長いた
め、正確なタイマ値をマザーボード３０側で取得するた
めの方策が必要である。

【００７７】そこで、本発明では、マザーボード３０内
の内部タイマ３５を使用し、ＰＣＩ通信で取得したコア
ボード４０からのタイマ値の取得タイミングから、タイ
マ値取得要求が発生するまでの遅れ時間を補正すること
によって、マザーボード３０側で、正確なタイマ値を取
得できるようにしている。この方法について図１７を用
いて説明する。

【００７８】マザーボード３０側では、コアボード４０
からの割り込み要求により、非時間系処理が開始され
る。ステップ１７０１では、ＰＣＩ通信ソフト３２によ
ってＰＣＩ受信処理が行われる。このＰＣＩ受信処理で
は、タイマ値（Ｔ）をコアボード４０から取得する処
理、及び、内部タイマ値（ＴＯ）をラッチする処理が行
われる。ステップ１７０１が終了するとステップ１７０
２が実行される。ステップ１７０２では、非時間系処理
（ＥＮＧ制御アプリ）が実行される。この処理では、タ
イマ値取得要求ルーチンが起動される。

【００７９】タイマ値取得要求ルーチンでは、まず、ス
テップ１７１１において、内部タイマ値（Ｔ１）が取得
される。次のステップ１７１２では、タイマ値をコアボ
ード４０から取得したタイミング（Ｔ）から、現在まで
の遅れ時間（Ｔｄ１）を算出する。この算出式は、タイ
マ値をコアボード４０より取得したタイミング（Ｔ）
を、この時の内部タイマ値（ＴＯ）に等しいとして、以
下のようになる。

【００８０】Ｔｄ１ ＝ Ｔ１ − ＴＯ このようにして現在までの遅れ時間（Ｔｄ１）が算出さ
れた後は、コアボード４０から取得したタイマ値（Ｔ）
に補正を、以下の式により加えることにより、補正後の
タイマ値（Ｔ′）を算出する。

【００８１】Ｔ′ ＝ Ｔ ＋ Ｔｄ１ そして、次のステップ１７１４において、補正後のタイ
マ値（Ｔ′）を返してこのルーチンを終了する。

【００８２】このようにしてステップ１７０２が終了し
た後は、ステップ１７０３においてＰＣＩの送信処理を
行う。 （９）コンペア機能を使用したパルス出力処理方法 ＥＮＧ制御アプリ３１では、例えば、点火出力や燃料噴
射出力等のように、コンペア機能を使用してパルス出力
要求を行うケースがある。実際のＥＣＵ１では、コンペ
ア出力端子に一般出力ポート機能とコンペア出力機能の
２つの機能があり、これら２つの機能を切り換えてパル
ス出力が行われている。一般出力ポート機能が選択さ
れ、即時出力が行われる場合は、この出力はイミディエ
ート出力と呼ばれる。また、コンペア出力機能が選択さ
れ、出力時刻、出力レベルが設定されて出力予約が行わ
れる場合は、この出力はタイムド出力と呼ばれる。

【００８３】図１８（ａ）はコンペア機能を使用したパ
ルス出力におけるタイムド出力（パターン１）と、イミ
ディエート出力（パターン２）を説明するものである。

【００８４】パターン１では、パルス出力開始の所定時
間前の時点において、ソフト処理によってタイムド出力
を使用してパルス開始出力の予約が行われる。そして、
パルス出力開始のコンペア出力開始のコンペア一致割り
込みの中で、タイムド出力を使用したパルス出力終了の
予約が行われる。一方、パターン２では、パルス出力開
始時点において、イミディエート出力でパルス開始出力
が行われると共に、パルス開始出力直後にタイムド出力
を使用したパルス終了出力の予約が行われる。

【００８５】図１８（ｂ）は、マザーボード３０におけ
る非時間系処理（ステップ１８０１〜ステップ１８０
３）と時間系処理（ステップ１８１１〜ステップ１８１
３）を示すものである。ここで、本構成の処理単位の間
（ステップ１８０１とステップ１０８０３の間と、ステ
ップ１８１１とステップ１８１３の間）には、コアボー
ド４０に対しては連続した要求を出すことはできない。
パターン２のケースでは、イミディエート出力（パルス
出力開始）から、タイムド出力（パルス出力終了予約）
と連続して処理要求が発生するため、このケースを想定
したパルス出力処理が必要となる。 （１０）パルス出力要求方法 コンペア機能を使用したあらゆるパルス出力要求パター
ンに対して、本発明では対応できるようにする。

【００８６】図１９（ａ）は、単一処理単位の中でのパ
ルス要求パターンを示すものである。パターン１はタイ
ムド出力であり、コンペア割り込みイベントが必要であ
る。パターン２はイミディエート出力からタイムド出力
に移行するものであり、これもコンペア割り込みイベン
トが必要である。パターン３はイミディエート出力のみ
である。

【００８７】図１９（ｂ）はパルス出力要求のデータフ
ィーマットをコンペアの各チャネル毎に示すものであ
る。データフォーマットには、出力予約時刻（タイムド
出力用）Ｔｏｕｔ、タイムド出力要求ＴＭＲＥＱ、タイ
ムド出力レベルＴＭＬＶＬ、イミディエート出力要求Ｉ
ＭＭＲＥＱ、イミディエート出力レベルＩＭＭＬＶＬ、
及び、補正の要否ＡＤＪがある。

【００８８】本発明では、コンペアの各チャネル毎に図
２０に示すような処理が行われる。図６で説明したコア
ボード４０のタイマ４８によって、Ｉ／Ｏサンプリング
周期（例えば、１００μｓ）になると、ステップ２０１
において、出力情報のセットの内、パルス出力処理が行
われる。このパルス出力処理では、ステップ２００１に
おいて、イミディエート出力要求ＩＭＭＲＥＱがオン状
態であるか否かが判定され、オンの場合はステップ２０
０２においてポート出力処理（ＩＭＭＬＶＬ）が行われ
てからステップ２００３に進む。一方、ステップ２００
１でイミディエート出力要求ＩＭＭＲＥＱがオン状態で
ない場合はステップ２００２を行わずにステップ２００
３に進む。

【００８９】ステップ２００３では、タイムド要求出力
ＴＭＲＥＱがオン状態であるか否かが判定され、オン状
態の場合はステップ２００４においてコンペア出力予約
処理（Ｔｏｕｔ／ＴＭＬＶＬ）が行われる。一方、ステ
ップ２００３でタイムド要求出力ＴＭＲＥＱがオン状態
でない場合はステップ２００４が省略される。次のステ
ップ２０２では、入力情報のセットが行われ、その次の
ステップ２０３ではマザーボード３０への割り込み要求
が行われて、このルーチンが終了する。

【００９０】マザーボード３０側では、コアボード４０
からの割り込み要求により、非時間系処理が開始され
る。ステップ２１１では、ＰＣＩ通信ソフト３２によっ
てＰＣＩ受信処理が行われる。次のステップ２１２では
ＥＮＧ制御アプリ３１内で、パルス出力要求が作成され
る。パルス出力要求では、ステップ２０１１においてイ
ミディエート出力要求ＩＭＭＲＥＱがオールクリアされ
ると共に、タイムド出力要求ＴＭＲＥＱもオールクリア
される。次のステップ２０１２では、イミディエート出
力があるか否かが判定され、イミディエート出力がある
場合はステップ２０１３においてイミディエート出力要
求ＩＭＭＲＥＱのセット、イミディエート出力レベルＩ
ＭＭＬＶＬのセットが行われた後にステップ２０１４に
進む。ステップ２０１２においてイミディエート出力が
ないと判定された場合は、ステップ２０１３に進まずに
ステップ２０１４に進む。ステップ２０１４では、タイ
ムド出力があるか否かが判定され、タイムド出力がある
場合はステップ２０１５においてタイムド出力要求ＴＭ
ＲＥＱのセット、タイムド出力レベルＴＭＬＶＬＬのセ
ット、及び出力予約時刻Ｔｏｕｔが設定されてステップ
２１２からステップ２１３に進む。ステップ２０１４で
タイムド出力がないと判定された場合は、ステップ２０
１５を実行せずにステップ２０１６に進む。ステップ２
０１６においては、ＰＣＩ送信処理が行われ、ステップ
２０１６においてパルス出力要求をＰＣＩバス３９経由
で書き込む処理が行われる。 （１１）パルス出力補正方法 コンペア機能を使用したパルス出力要求のうち、イミデ
ィエート出力でパルス開始、タイムド出力でパルス終了
のパルス出力（図１８（ａ）のパターン２）において、
実際のＥＣＵでの出力パルスと、本発明における出力パ
ルスでは、図２１に示すような差Ｔｄ２が生じる。この
差Ｔｄ２が生じる理由は、実際のＥＣＵでは、イミディ
エート出力要求を行うと即時出力されるのに対して、本
発明ではイミディエート出力要求によって即時に出力さ
れないからである。即ち、本発明では、図２２（ａ）に
示すように、マザーボード３０でのイミディエート出力
要求がＰＣＩバス３９経由でコアボード４０に伝達さ
れ、その後のコアボード４０のサンプリング処理タイミ
ングで出力されるため、出力要求から実際の出力までに
遅れ時間Ｔｄ２が発生するのである。

【００９１】この結果、実際のＥＣＵの出力パルスと、
本発明の出力パルス共に、タイムド出力要求により、予
約時刻で出力されるため、出力タイミングが同一にな
る。出力パルスの幅にこのような差が生じると、エンジ
ン制御の点火時期は出力パルスのタイミングであるので
問題はないが、燃料の噴射料は出力パルスの幅で決まる
ので、燃料噴射量に差が生じて大きな問題となる。

【００９２】この差Ｔｄ２を補正するために、イミディ
エート出力でパルス開始、タイムド出力でパルス終了の
要求が出た場合（図２０のステップ２０１２でｙｅｓ、
ステップ２０１４でもｙｅｓとなり、イミディエート出
力要求ＩＭＭＲＥＱとタイムド出力要求ＴＭＲＥＱの両
方がセットされている場合）は、次のような処理を行
う。 （イ）イミディエート出力要求時、即ち、図２２（ａ）
のイミディエート出力要求発生時（Ａ）、の現在時刻を
ラッチする（Ｔｒｅｑ）。 （ロ）出力実行時、即ち図２２（ａ）のイミディエート
出力要求に対する出力を実行時（Ｂ）、において、現在
時刻（Ｔｎｏｗ）とイミディエート出力要求時の時刻
（Ｔｒｅｑ）の差（Ｔｄ２）を、タイムド出力用の予約
時刻に加算する。この時の遅れ時間Ｔｄ２は以下の式で
表される。

【００９３】 遅れ時間Ｔｄ２ ＝ Ｔｎｏｗ − Ｔｒｅｑ このような処理により、図２１に示される実際のＥＣＵ
での出力パルスと、本発明における出力パルスにおける
差Ｔｄ２は、図２２（ｂ）に示すように補正され、パル
ス幅が同一になる。よって、このパルスはエンジンの燃
料噴射に使用することが可能となる。

【００９４】ただし、出力信号の種類により、このよう
な補正が必要な場合と、必要でない場合とがある。例え
ば、エンジンの制御でいえば、点火信号は、パルス出力
の終了タイミング（点火時期）が重要であるので、補正
は不要である。これに対して、燃料の噴射信号は、パル
ス出力のパルス幅で噴射量が決まるので、パルス幅が重
要であり、前述のような補正が必ず必要である。

【００９５】図２３は、信号の種類に応じてパルスの終
了時点における補正の要、不要を判定した上で補正処理
を行うようにした手順を示すものである。

【００９６】コアボード４０側では、図６で説明したコ
アボード４０のタイマ４８によって、Ｉ／Ｏサンプリン
グ周期になると、ステップ２３１において、出力情報の
セットの内、パルス出力処理が行われる。このパルス出
力処理では、ステップ２３０１において、補正が必要か
否か、かつ、イミディエート出力要求ＩＭＭＲＥＱがオ
ン状態であるか否か、かつ、タイムド要求出力ＴＭＲＥ
Ｑがオン状態であるか否かが判定され、全てｙｅｓの場
合にはステップ２３０２に進んで前述の補正処理が行わ
れる。一方、ステップ２３０１の判定が全てｙｅｓでな
い場合は補正処理を行わずにステップ２３０３に進む。

【００９７】ステップ２３０３においては、イミディエ
ート出力要求ＩＭＭＲＥＱがオン状態であるか否かが判
定され、オンの場合はステップ２３０４においてイミデ
ィエート出力処理が行われてからステップ２３０５に進
む。一方、ステップ２３０３でイミディエート出力要求
ＩＭＭＲＥＱがオン状態でない場合はステップ２３０４
を行わずにステップ２３０５に進む。

【００９８】ステップ２３０５では、タイムド要求出力
ＴＭＲＥＱがオン状態であるか否かが判定され、オン状
態の場合はステップ２３０６においてコンペア出力予約
処理が行われる。一方、ステップ２３０５でタイムド要
求出力ＴＭＲＥＱがオン状態でない場合はステップ２３
０６が省略される。次のステップ２３２では、入力情報
のセットが行われ、その次のステップ２３３ではマザー
ボード３０への割り込み要求が行われて、このルーチン
が終了する。

【００９９】マザーボード３０側では、コアボード４０
からの割り込み要求により、非時間系処理が開始され
る。ステップ２４１では、ＰＣＩ通信ソフト３２によっ
てＰＣＩ受信処理が行われる。次のステップ２４２では
ＥＮＧ制御アプリ３１内で、パルス出力要求が作成され
る。パルス出力要求では、ステップ２４０１においてイ
ミディエート出力要求ＩＭＭＲＥＱがオールクリアされ
ると共に、タイムド出力要求ＴＭＲＥＱもオールクリア
される。次のステップ２４０２では、イミディエート出
力があるか否かが判定され、イミディエート出力がある
場合はステップ２４０３においてイミディエート出力要
求ＩＭＭＲＥＱのセット、イミディエート出力レベルＩ
ＭＭＬＶＬのセット、及び現在時刻（Ｔｒｅｑ）のラッ
チが行われた後にステップ２４０４に進む。ステップ２
４０２においてイミディエート出力がないと判定された
場合は、ステップ２４０３に進まずにステップ２４０４
に進む。ステップ２４０４では、タイムド出力があるか
否かが判定され、タイムド出力がある場合はステップ２
４０５においてタイムド出力要求ＴＭＲＥＱのセット、
タイムド出力レベルＴＭＬＶＬＬのセット、及び出力予
約時刻Ｔｏｕｔが設定されてステップ２４２からステッ
プ２４３に進む。ステップ２４０４でタイムド出力がな
いと判定された場合は、ステップ２４０５を実行せずに
ステップ２４３に進む。ステップ２１３においては、Ｐ
ＣＩ送信処理が行われ、ステップ２４０６においてパル
ス出力要求をＰＣＩバス３９経由でコアボード４０に書
き込む処理が行われる。

【０１００】なお、以上説明した実施例では、本発明の
マイコンのロジック開発装置を用いて開発する電子制御
機器として、電子制御式エンジンを説明したが、本発明
は、その他の電子制御機器用の組込み用マイコンの開発
にも有効に適用できる。更に、本発明のマイコンのロジ
ック開発装置は、次期マイコンの開発に加えて、新規な
マイコンの開発にも有効に適用することができる。更
に、本発明のマイコンのロジック開発装置は、マザーボ
ードのメモリに記憶するプログラムの変更、コアボード
に実装する疑似マイコン周辺を用途に応じて増減するこ
とにより、異なるマイコンの開発に対して、繰り返し使
用することができる。

【０１０１】

【発明の効果】以上説明したように、本発明のマイコン
のロジック開発装置によれば、ロジックの開発に伴う課
題が解消され、ＣＰＵ機能に対しては新規なロジックや
次期ロジックを処理するために必要な処理性能を確保す
ることができ、マイコン周辺リソースに対しては、次期
システムに合わせたリソースを確保することができて、
新規なロジックや次期ロジックを実現することが可能な
組込み用マイコンを短時間で開発することが可能となる
という効果がある。また、本発明のマイコンのロジック
開発装置は、マイコンの開発に当たって繰り返し利用す
ることが可能であるので、開発コストを低減することが
できるという効果もある。

【図面の簡単な説明】

【図１】本発明の背景となる電子制御式エンジンの制御
システムにおけるＥＣＵの構成を示すシステム構成図で
ある。

【図２】図１のＥＣＵのロジックを開発する場合におけ
る本発明のマイコンのロジック開発装置の全体構成を示
す説明図である。

【図３】本発明のマイコンのロジック開発装置のシステ
ム構成を従来の電子機器制御用のＥＣＵの構成と比較し
て示すブロック構成図である。

【図４】図３のマザーボードとコアボードの内部構成の
一実施例を示すブロック構成図である。

【図５】（ａ）は従来のＥＣＵにおいて入力数が増えた
場合の対応を示すブロック構成図、（ｂ）は（ａ）に対
応する本発明のＥＣＵのブロック構成図である。

【図６】本発明のマイコンのロジック開発装置のマザー
ボードとコアボードのソフト構成を示す構成図である。

【図７】本発明のマイコンのロジック開発装置における
共有メモリを用いたコアボードとマザーボードとの通信
方法の一実施例を示すフローチャートである。

【図８】図７の通信方法を実現するためにコアボードに
設置される共有メモリの構成及び機能を示す説明図であ
る。

【図９】本発明のマイコンのロジック開発装置における
マザーボードとコアボードの間のデータ通信の同期方法
の一実施例を説明するフローチャートである。

【図１０】図９で説明した通信同期方法のタイミングチ
ャートである。

【図１１】本発明のマイコンのロジック開発装置におけ
るマザーボードとコアボードの間のデータ通信の同期方
法の別の実施例を説明するフローチャートである。

【図１２】図１１で説明した通信同期方法のタイミング
チャートである。

【図１３】本発明のマイコンのロジック開発装置で用い
る通信同期方法におけるフェールセーフを説明するフロ
ーチャートである。

【図１４】（ａ）は本発明のマイコンのロジック開発装
置におけるコアボードで検出した割り込みイベントのセ
ットとクリア方法を説明する図、（ｂ）は本発明のマイ
コンのロジック開発装置における割り込みイベントの制
御方法を示すフローチャートである。

【図１５】図１４で説明した割り込みイベントの制御方
法において割り込みイベントに優先度を設定した場合の
割り込み手順を示すフローチャートである。

【図１６】本発明のマイコンのロジック開発装置におけ
るＰＣＩバスを用いた通信処理における負荷軽減方法を
示すフローチャートである。

【図１７】本発明のマイコンのロジック開発装置のマザ
ーボードにおけるタイマを用いた処理方法を説明するフ
ローチャートである。

【図１８】本発明のマイコンのロジック開発装置におけ
るコンペア機能を使用したパルス出力処理方法を示すも
のであり、（ａ）は２つのパターンの波形図、（ｂ）は
マザーボード内の処理手順を示すフローチャートであ
る。

【図１９】（ａ）は本発明のマイコンのロジック開発装
置におけるコンペア機能を使用したパルス出力要求パタ
ーンの種類を示す組み合わせ図、（ｂ）はパルス出力要
求におけるデータフォーマットを示す図である。

【図２０】図１９のパルス出力要求方法の詳細を示すフ
ローチャートである。

【図２１】本発明のマイコンのロジック開発装置におけ
るコンペア機能を使用したパルス出力要求におけるバル
ス出力の補正方法を説明する図である。

【図２２】（ａ）は本発明のマイコンのロジック開発装
置におけるコンペア機能を使用したパルス出力要求にお
けるバルス出力の補正方法を説明するタイムチャート、
（ｂ）は補正された波形を示す波形図である。

【図２３】本発明のマイコンのロジック開発装置におけ
るコンペア機能を使用したパルス出力要求におけるバル
ス出力の補正方法の変形例を説明するタイムチャートで
ある。

【符号の説明】 １…ＥＣＵ ２…組込み用マイコン ７…内部タイマ ８…割り込みコントローラ ９…メモリ １０…ＣＰＵ １１…内部バス ２０…本発明のロジック開発装置 ２８…ＥＣＵ入力回路 ２９…ＥＣＵコネクタ ３０…マザーボード ３１…ソフトウエア ３２…ＰＣＩ通信ソフト ３３…ＣＰＵ ３４…仮想割り込みコントローラ ３５…内部タイマ ３６…ＰＣＩバスインタフェース ３７…内部バス ３８…仮想Ｉ／Ｏレジスタ ３９…ＰＣＵバス ４０…コアボード ４１…ＰＣＩ通信ソフト ４２…疑似マイコン装置（ＦＰＧＡ） ４３…内部バス ３３…ＣＰＵ ４４…ＰＣＩバスインタフェース ４５…ＣＰＵ ４６…共有メモリ ４７…内部メモリ ４８…タイマ ５０…ＩＦボード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柏原 俊浩 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内 Ｆターム(参考） 5B042 GB08 HH01 HH06 5B048 AA14 DD17 FF03

Claims (23)

【特許請求の範囲】
1. 【請求項１】 電子制御ユニットに組み込まれて使用さ
   れる組込み用マイコンのロジックを開発する装置であっ
   て、 前記ロジック処理を行う第１の中央処理装置、前記ロジ
   ックのプログラムを含むデータを記憶する第１のメモ
   リ、外部との通信を行う第１のインタフェース、及びこ
   れらを接続する第１の内部バスとを少なくとも備えた第
   １のブロックと、 マイコンの周辺装置を擬似的にソフトウエアで実現する
   疑似マイコン周辺装置、外部との通信を行う第２のイン
   タフェース、及びこれらを接続する第２の内部バスとを
   少なくとも備えた第２のブロックと、 前記第１と第２のブロックを接続するインタフェースバ
   スとを備え、 これら第１と第２のブロック及びインタフェースバスに
   よって、前記組込み用マイコンに置き換えて前記ロジッ
   クを動作させるようにしたことを特徴とするマイコンの
   ロジック開発装置。
2. 【請求項２】 前記第２のブロックに、前記第１の中央
   処理装置よりも処理能力が低く、且つ前記インタフェー
   スバスによる通信を行うための第２の中央処理装置と、
   少なくとも前記通信に用いるデータを記憶する第２のメ
   モリとが設けられていることを特徴とする請求項１に記
   載のマイコン用ロジック開発装置。
3. 【請求項３】 更に、入出力回路が実装された第３のブ
   ロックを備え、この第３のブロックが前記第２のブロッ
   クに接続された状態で、前記電子制御ユニットに置き換
   えて使用できるようにしたことを特徴とする請求項１又
   は２に記載のマイコンのロジック開発装置。
4. 【請求項４】 前記第１のブロックに、第１のタイマが
   設けられていることを特徴とする請求項１から３の何れ
   か１項に記載のマイコンのロジック開発装置。
5. 【請求項５】 前記第２のメモリが、前記インタフェー
   スバスに接続する共有メモリと、前記第２の内部バスに
   接続する内部メモリから構成されることを特徴とする請
   求項１から４の何れか１項に記載のマイコンのロジック
   開発装置。
6. 【請求項６】 前記第２のブロックにおいて、前記擬似
   マイコン周辺装置が追加可能に構成されていることを特
   徴とする請求項１から５の何れか１項に記載のマイコン
   のロジック開発装置。
7. 【請求項７】 前記第２のブロックに、時間管理を行う
   第２のタイマが更に設けられていることを特徴とする請
   求項１から６の何れか１項に記載のマイコンのロジック
   開発装置。
8. 【請求項８】 前記第１のメモリには、所定時間毎に実
   行される時間系処理アプリケーションと、所定の事象の
   発生毎に時間に関係なく実行される非時間系処理アプリ
   ケーションからなる制御用アプリケーションが備えられ
   ており、 前記第１の中央処理装置には、少なくとも時間系割り込
   み処理と非時間系割り込み処理とを行う仮想割り込みコ
   ントローラ機能が備えられており、 前記第１のインタフェースには、少なくともデータ及び
   割り込み事象の情報を前記インタフェースバスを通じて
   送受信する通信ソフトが備えられており、 前記第２の中央処理装置は、前記第２のメモリと前記第
   ２のインタフェースを使用して前記第１のインタフェー
   スと、前記インタフェースバスを通じて割り込み事象と
   データの授受に関する通信を行い、 前記疑似マイコン周辺装置には、入力機能と出力機能が
   備えられていることを特徴とする、請求項１に記載のマ
   イコンのロジック開発装置。
9. 【請求項９】 前記入力機能が、入力ポート、ラッチポ
   ート、Ａ／Ｄ変換、及びキャプチャであり、前記出力機
   能が、出力ポート、パルス出力、コンペア、シリアルで
   あることを特徴とする、請求項８に記載のマイコンのロ
   ジック開発装置。
10. 【請求項１０】 前記第２のメモリに、前記インタフェ
    ースバスに接続する共有メモリが設けられており、 前記疑似マイコン周辺装置は、この共有メモリと前記イ
    ンタフェースバスとを通じて、前記第１のメモリの時間
    系処理アプリケーションと非時間系処理アプリケーショ
    ンとの間でデータの遣り取りを行うことを特徴とする請
    求項８に記載のマイコンのロジック開発装置。
11. 【請求項１１】 前記共有メモリに通信同期カウンタが
    設けられており、この通信同期カウンタにより、前記疑
    似マイコン周辺装置と前記非時間系処理アプリケーショ
    ンとの間のデータの遣り取りの同期をとることを特徴と
    する請求項１０に記載のマイコンのロジック開発装置。
12. 【請求項１２】 前記疑似マイコン周辺装置の処理起動
    タイミングを、所定のサンプリング周期で固定すること
    なく任意とし、前記第１のブロックにおける前記非時間
    系処理アプリケーションの処理の終了をもって前記疑似
    マイコン周辺装置の次の処理起動タイミングとしたこと
    を特徴とする請求項１０又は１１に記載のマイコンのロ
    ジック開発装置。
13. 【請求項１３】 前記疑似マイコン周辺装置の処理起動
    タイミングから、前記第１のブロックにおける前記非時
    間系処理アプリケーションの処理の終了までの時間が、
    予め定められた判定時間を越えた場合は、強制的に前記
    疑似マイコン周辺装置の処理の起動を行うことを特徴と
    する請求項１２に記載のマイコンのロジック開発装置。
14. 【請求項１４】 前記疑似マイコン周辺装置で発生した
    割り込み事象を前記インタフェースバスを通じて前記第
    １のブロックに伝達して、前記非時間系処理アプリケー
    ションの処理を行わせ、前記非時間系処理アプリケーシ
    ョンの処理の終了をもって前記疑似マイコン周辺装置の
    次の処理起動タイミングとしたことを特徴とする請求項
    １２又は１３に記載のマイコンのロジック開発装置。
15. 【請求項１５】 前記非時間系処理アプリケーション側
    で、前記疑似マイコン周辺装置で発生する割り込み事象
    に優先順位を設定しておき、前記インタフェースバスを
    通じて前記第１のブロックに伝達された前記割り込み事
    象を、前記優先順位に従って前記非時間系処理アプリケ
    ーションが処理することを特徴とする請求項１２から１
    ４の何れか１項に記載のマイコンのロジック開発装置。
16. 【請求項１６】 前記疑似マイコン周辺装置で発生する
    割り込み事象が何もない場合、前記インタフェースバス
    を通じた前記第１のブロックへの情報の伝達を省略する
    ようにしたことを特徴とする請求項１２から１５の何れ
    か１項に記載のマイコンのロジック開発装置。
17. 【請求項１７】 前記非時間系処理において、タイマ値
    取得要求時には、前記インタフェースバスにて取得した
    タイマ値を、前記第１のブロック内にある第１のタイマ
    からのタイマ値で補正することを特徴とする請求項１２
    から１６の何れか１項に記載のマイコンのロジック開発
    装置。
18. 【請求項１８】 前記第２のブロックからの割り込み要
    求により、前記制御アプリケーションにおいて前記出力
    機能におけるコンペア機能を使用したパルス出力要求を
    前記第２のブロックに出力する場合に、前記制御アプリ
    ケーションからは、前記コンペア機能の出力端子に設け
    られた一般出力ポート機能を選択して即時出力を行うイ
    ミディエート出力と、前記コンペア機能の出力端子に設
    けられたコンペア出力機能を選択し、出力時刻、出力レ
    ベルを設定して出力予約を行うタイムド出力の、少なく
    とも一方を出力することを特徴とする請求項９に記載の
    マイコンのロジック開発装置。
19. 【請求項１９】 前記制御アプリケーションからの、前
    記イミディエート出力、或いは、タイムド出力に対し
    て、これらの出力に何れの組み合わせに対しても、前記
    第２のブロックにおける前記疑似マイコン周辺装置が対
    応できるようにしたことを特徴とする請求項１８に記載
    のマイコンのロジック開発装置。
20. 【請求項２０】 前記制御アプリケーションからの、前
    記イミディエート出力、或いは、タイムド出力が、前記
    インタフェースバスを通じて前記第２のブロックに伝達
    される際の、前記インタフェースバスを経由することに
    よる、前記出力要求から実際の出力までの遅れ時間を補
    正するようにしたことを特徴とする請求項１９に記載の
    マイコンのロジック開発装置。
21. 【請求項２１】 前記出力要求から実際の出力までの遅
    れ時間の補正が必要であるか、必要でないかを信号の種
    類に応じて判定し、補正が必要な種類の信号の場合の
    み、前記補正を実行することを特徴とする請求項２０に
    記載のマイコンのロジック開発装置。
22. 【請求項２２】 前記第１から第３のブロックがそれぞ
    れ汎用のボードから構成されていることを特徴とする請
    求項１から２１の何れか１項に記載のマイコンのロジッ
    ク開発装置。
23. 【請求項２３】 前記マイコンが、内燃機関制御用のも
    のであることを特徴とする請求項１から２２の何れか１
    項に記載のマイコンのロジック開発装置。