JPH02118868A - マルチプロセッサの同期方式 - Google Patents
マルチプロセッサの同期方式Info
- Publication number
- JPH02118868A JPH02118868A JP63273658A JP27365888A JPH02118868A JP H02118868 A JPH02118868 A JP H02118868A JP 63273658 A JP63273658 A JP 63273658A JP 27365888 A JP27365888 A JP 27365888A JP H02118868 A JPH02118868 A JP H02118868A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- master
- slave
- processors
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010276 construction Methods 0.000 abstract description 3
- 230000004913 activation Effects 0.000 abstract 2
- 238000003745 diagnosis Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチプロセッサの同期方式に関する。
マルチプロセッサシステムでは、システムが立上げられ
た際もしくはリセットされた際に、全プロセッサが初期
化を終了し正常に立上がるのを待つ必要がある。これを
初期同期というが、この初期同期がとれるまでは、アプ
リケーションプログラムを各プロセッサに転送できるか
どうか、各プロセッサが所定の機能を実行できるかどう
か保証されない。従って、初期同期はマルチプロセッサ
システムで重要な概念である。
た際もしくはリセットされた際に、全プロセッサが初期
化を終了し正常に立上がるのを待つ必要がある。これを
初期同期というが、この初期同期がとれるまでは、アプ
リケーションプログラムを各プロセッサに転送できるか
どうか、各プロセッサが所定の機能を実行できるかどう
か保証されない。従って、初期同期はマルチプロセッサ
システムで重要な概念である。
マルチプロセッサシステムでは、初期同期時のプロセッ
サ間の従属関係は、第4図で示したように、1台のマス
タプロセッサ20と複数のスレーブプロセッサ21a〜
21cとから構成されたマスタスレーブ型のトポロジー
が一般的である。
サ間の従属関係は、第4図で示したように、1台のマス
タプロセッサ20と複数のスレーブプロセッサ21a〜
21cとから構成されたマスタスレーブ型のトポロジー
が一般的である。
マスタスレーブ型の従属関係による初期同期では、1台
のマスタプロセッサがその他のすべてのプロセッサから
の起動通知を受は取り、すべてのプロセッサの立上がり
を検出する。この方式では、複数あるスレーブプロセッ
サのいずれかが起動通知を送出するよりも早くマスクは
初期化を終了し、起動通知が受信可能な状態にならなけ
ればならない。
のマスタプロセッサがその他のすべてのプロセッサから
の起動通知を受は取り、すべてのプロセッサの立上がり
を検出する。この方式では、複数あるスレーブプロセッ
サのいずれかが起動通知を送出するよりも早くマスクは
初期化を終了し、起動通知が受信可能な状態にならなけ
ればならない。
従来のマルチプロセッサシステムでは、各プロセッサが
ほぼ同一の構造を有していることから、各プロセッサの
初期化が終了するまでの時間はほぼ等しく、スレーブ側
で起動通知送信がマスクの起動通知受信可能時点より充
分後になるような遅れ時間を設定することが容易であり
、また、通信網の初期化はプロセッサの初期化に比べて
充分速いため、初期化プログラムに遅れ時間を挿入する
ことにより起動通知伝達の制約を実現している。
ほぼ同一の構造を有していることから、各プロセッサの
初期化が終了するまでの時間はほぼ等しく、スレーブ側
で起動通知送信がマスクの起動通知受信可能時点より充
分後になるような遅れ時間を設定することが容易であり
、また、通信網の初期化はプロセッサの初期化に比べて
充分速いため、初期化プログラムに遅れ時間を挿入する
ことにより起動通知伝達の制約を実現している。
上述した従来のマルチプロセッサシステムは、初期化に
際し、故障診断を行っている。この故障診断のために、
各プロセッサの初期化に要する時間は大きくばらつく可
能性がある。さらに、−船釣に、マスクとなるプロセッ
サには、システムの外部とのインタフェースとしてさま
ざまな機器が付加される可能性があるため、マスタプロ
セッサの立上がりは一般に遅い上、システム構築時に前
述のプロセッサの立上がりに要する時間を推定すること
が次第に困難になってきたという問題点がある。
際し、故障診断を行っている。この故障診断のために、
各プロセッサの初期化に要する時間は大きくばらつく可
能性がある。さらに、−船釣に、マスクとなるプロセッ
サには、システムの外部とのインタフェースとしてさま
ざまな機器が付加される可能性があるため、マスタプロ
セッサの立上がりは一般に遅い上、システム構築時に前
述のプロセッサの立上がりに要する時間を推定すること
が次第に困難になってきたという問題点がある。
また、ネットワーク階層を有するシステムやサブネット
ワークがゲートウェイプロセッサで接続されたシステム
では、末端のプロセッサはマスタプロセッサとの間に介
在するプロセッサの初期化を待たない限りマスタプロセ
ッサに起動通知が送信できず、ブートシーケンスも階層
化して複雑化するという問題点がある。
ワークがゲートウェイプロセッサで接続されたシステム
では、末端のプロセッサはマスタプロセッサとの間に介
在するプロセッサの初期化を待たない限りマスタプロセ
ッサに起動通知が送信できず、ブートシーケンスも階層
化して複雑化するという問題点がある。
本発明の目的は、ソフトウェアタイマによる待合わせを
する必要がなく、又ネットワーク構造に関係なく、単一
マスク・複数スレーブ構成の簡明な初期同期機構が構築
でき、特定のプロセッサの初期化シーケンスが延びた場
合にも確実な初期同期が可能になるマルチプロセッサの
同期方式を提供することにある。
する必要がなく、又ネットワーク構造に関係なく、単一
マスク・複数スレーブ構成の簡明な初期同期機構が構築
でき、特定のプロセッサの初期化シーケンスが延びた場
合にも確実な初期同期が可能になるマルチプロセッサの
同期方式を提供することにある。
本発明のマルチプロセッサの同期方式は、n個(nはn
≧1を満たす整数)のスレーブプロセッサと前記スレー
ブプロセッサを管理するマスタプロセッサとを備え、す
べてのプロセッサがリセット後に初期同期によって立上
がるマルチプロセッサの同期方式において、リセット後
のシステムの初期同期を行うとき、前記マスタプロセッ
サがあらかじめ定められた初期状態になってから前記ス
レーブプロセッサにプロセッサ間の割込み信号を送出し
、前記割込み信号を受信した前記スレーブプロセッサが
あらかじめ定められた初期状態になったとき、前記マス
タプロセッサに前記応答信号を送出するように構成され
ている。
≧1を満たす整数)のスレーブプロセッサと前記スレー
ブプロセッサを管理するマスタプロセッサとを備え、す
べてのプロセッサがリセット後に初期同期によって立上
がるマルチプロセッサの同期方式において、リセット後
のシステムの初期同期を行うとき、前記マスタプロセッ
サがあらかじめ定められた初期状態になってから前記ス
レーブプロセッサにプロセッサ間の割込み信号を送出し
、前記割込み信号を受信した前記スレーブプロセッサが
あらかじめ定められた初期状態になったとき、前記マス
タプロセッサに前記応答信号を送出するように構成され
ている。
本発明では、プロセッサが、リセット信号が立下がって
いる間とリセット後に割込みマスクが解除されるまでの
間、割込みがマスクされていることを利用する。従って
、すべてのプロセッサが同時にリセット状態にあること
が要求される。これは、第2図に示すようにマスクから
送出されるリセットパルスのパルス幅Tpをすべてのス
レーブプロセッサへのリセットパルスの遅延Tdより大
きく設定することで達成される。
いる間とリセット後に割込みマスクが解除されるまでの
間、割込みがマスクされていることを利用する。従って
、すべてのプロセッサが同時にリセット状態にあること
が要求される。これは、第2図に示すようにマスクから
送出されるリセットパルスのパルス幅Tpをすべてのス
レーブプロセッサへのリセットパルスの遅延Tdより大
きく設定することで達成される。
上記制約に従うことで、マスタプロセッサ、もしくは、
スレーブプロセッサで待合わせを必要とすることなく確
実な同期が可能となる。
スレーブプロセッサで待合わせを必要とすることなく確
実な同期が可能となる。
ただし、通常のマルチプロセッサシステムでは、リセッ
トパルスの伝達遅延Tdは各プロセッサの立上げ時の初
期化時間に比べ無視できるほど小さく、割込みパルスが
リセットパルスを追い抜く可能性がないため、上記制約
を厳密に実現する必要がない。
トパルスの伝達遅延Tdは各プロセッサの立上げ時の初
期化時間に比べ無視できるほど小さく、割込みパルスが
リセットパルスを追い抜く可能性がないため、上記制約
を厳密に実現する必要がない。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例の流れ図である。
第1図において、マスタプロセッサは、第2図に示した
タイミングでスレーブプロセッサと同時にリセットされ
る(ステップ11)。そして、診断・初期化を終了した
後、同期対象のすべてのスレーブプロセッサにプロセッ
サ開割込み信号を送出しくステップ12)、同期対象の
スレーブプロセッサのすべてから起動通知信号(ack
)がくるのを待つ、マスタプロセッサに同期対象のすべ
てのスレーブプロセッサから起動通知信号がきた時点で
同期は完了し、正規の処理に入る0本実施例では、スレ
ーブプロセッサのコマンド受付はバッファにコマンドを
送出する(ステップ15)。
タイミングでスレーブプロセッサと同時にリセットされ
る(ステップ11)。そして、診断・初期化を終了した
後、同期対象のすべてのスレーブプロセッサにプロセッ
サ開割込み信号を送出しくステップ12)、同期対象の
スレーブプロセッサのすべてから起動通知信号(ack
)がくるのを待つ、マスタプロセッサに同期対象のすべ
てのスレーブプロセッサから起動通知信号がきた時点で
同期は完了し、正規の処理に入る0本実施例では、スレ
ーブプロセッサのコマンド受付はバッファにコマンドを
送出する(ステップ15)。
一方、スレーブプロセッサは、診断・初期化、特に本実
施例では、マスタプロセッサからのコマンド受信準備が
完了した後側込みレベルを下げ、マスクからのプロセッ
サ開割込みに応答する。マスクでの立上げ処理に時間が
かかっている場合、ここで待ちが生じる(ステップ13
)。
施例では、マスタプロセッサからのコマンド受信準備が
完了した後側込みレベルを下げ、マスクからのプロセッ
サ開割込みに応答する。マスクでの立上げ処理に時間が
かかっている場合、ここで待ちが生じる(ステップ13
)。
スレーブプロセッサは、マスタプロセッサがらのプロセ
ッサ開割込み信号に応答して割込みルーチンに入り、マ
スタプロセッサに起動通知信号を返送する(ステップ1
4)、この後、スレーブプロセッサは正規の処理に入る
0本実施例では、マスタプロセッサからのコマンドに応
じた処理を行う。
ッサ開割込み信号に応答して割込みルーチンに入り、マ
スタプロセッサに起動通知信号を返送する(ステップ1
4)、この後、スレーブプロセッサは正規の処理に入る
0本実施例では、マスタプロセッサからのコマンドに応
じた処理を行う。
第1図では、スレーブプロセッサを1つだけ記したが、
一般にスレーブプロセッサは複数台存在する。この場合
の同期の様子を第3図に示す。
一般にスレーブプロセッサは複数台存在する。この場合
の同期の様子を第3図に示す。
このように、ネットワーク構造に関係なく、単一マスク
・複数スレーブ構成の簡明な初期同期機構が構築でき、
特定のプロセッサの初期化シーケンスが延びた場合にも
確実な初期同期が可能になる。
・複数スレーブ構成の簡明な初期同期機構が構築でき、
特定のプロセッサの初期化シーケンスが延びた場合にも
確実な初期同期が可能になる。
以上説明したように、本発明は、ソフトウェアタイマに
よる待合わせをする必要がなく、又ネットワーク構造に
関係なく、単一マスク・複数スレーブ構成の簡明な初期
同期機構が構築でき、特定のプロセッサの初期化シーケ
ンスが延びた場合にも確実な初期同期が可能になるとい
う効果を有する。
よる待合わせをする必要がなく、又ネットワーク構造に
関係なく、単一マスク・複数スレーブ構成の簡明な初期
同期機構が構築でき、特定のプロセッサの初期化シーケ
ンスが延びた場合にも確実な初期同期が可能になるとい
う効果を有する。
マスタプロセッサ
スレーブプロセッサ1
第1図は本発明の一実施例の流れ図、第2図はリセット
パルスのタイミング図、第3図は複数のプロセッサでの
同期の概念図、第4図はマスク・スレーブ同期を行うマ
ルチプロセッサの模式図である。 20・・・・・・マスタプロセッサ、21a〜21c・
・・・・・スレーブプロセッサ。
パルスのタイミング図、第3図は複数のプロセッサでの
同期の概念図、第4図はマスク・スレーブ同期を行うマ
ルチプロセッサの模式図である。 20・・・・・・マスタプロセッサ、21a〜21c・
・・・・・スレーブプロセッサ。
Claims (1)
- n個(nはn≧1を満たす整数)のスレーブプロセッサ
と前記スレーブプロセッサを管理するマスタプロセッサ
とを備え、すべてのプロセッサがリセット後に初期同期
によって立上がるマルチプロセッサの同期方式において
、リセット後のシステムの初期同期を行うとき、前記マ
スタプロセッサがあらかじめ定められた初期状態になっ
てから前記スレーブプロセッサにプロセッサ間の割込み
信号を送出し、前記割込み信号を受信した前記スレーブ
プロセッサがあらかじめ定められた初期状態になったと
き、前記マスタプロセッサに前記応答信号を送出するよ
うに構成されたことを特徴とするマルチプロセッサの同
期方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63273658A JPH02118868A (ja) | 1988-10-28 | 1988-10-28 | マルチプロセッサの同期方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63273658A JPH02118868A (ja) | 1988-10-28 | 1988-10-28 | マルチプロセッサの同期方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02118868A true JPH02118868A (ja) | 1990-05-07 |
Family
ID=17530752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63273658A Pending JPH02118868A (ja) | 1988-10-28 | 1988-10-28 | マルチプロセッサの同期方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02118868A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5428645A (en) * | 1992-11-03 | 1995-06-27 | International Business Machines Corporation | Anonymous time synchronization method |
US5689688A (en) * | 1993-11-16 | 1997-11-18 | International Business Machines Corporation | Probabilistic anonymous clock synchronization method and apparatus for synchronizing a local time scale with a reference time scale |
DE19744071B4 (de) * | 1996-10-05 | 2004-12-30 | Lg Industrial Systems Co., Ltd. | Eine programmierbare Logiksteuervorrichtung verwendendes Steuerungssystem |
US6925556B2 (en) * | 2001-02-14 | 2005-08-02 | Intel Corporation | Method and system to determine the bootstrap processor from a plurality of operable processors |
JP2006309332A (ja) * | 2005-04-26 | 2006-11-09 | Nec Corp | 計算機システム、メモリ初期化方法、および計算機システムのプログラム |
JP2009187297A (ja) * | 2008-02-06 | 2009-08-20 | Ricoh Co Ltd | 組み込み機器およびその高速起動方法 |
-
1988
- 1988-10-28 JP JP63273658A patent/JPH02118868A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5428645A (en) * | 1992-11-03 | 1995-06-27 | International Business Machines Corporation | Anonymous time synchronization method |
US5550873A (en) * | 1992-11-03 | 1996-08-27 | International Business Machines Corporation | Processing system for use as a network node for performing anonymous time synchronization in a network |
US5784421A (en) * | 1992-11-03 | 1998-07-21 | International Business Machines Corporation | Computer program product for use with a network node for performing anonymous time synchronization in a network |
US5689688A (en) * | 1993-11-16 | 1997-11-18 | International Business Machines Corporation | Probabilistic anonymous clock synchronization method and apparatus for synchronizing a local time scale with a reference time scale |
DE19744071B4 (de) * | 1996-10-05 | 2004-12-30 | Lg Industrial Systems Co., Ltd. | Eine programmierbare Logiksteuervorrichtung verwendendes Steuerungssystem |
US6925556B2 (en) * | 2001-02-14 | 2005-08-02 | Intel Corporation | Method and system to determine the bootstrap processor from a plurality of operable processors |
JP2006309332A (ja) * | 2005-04-26 | 2006-11-09 | Nec Corp | 計算機システム、メモリ初期化方法、および計算機システムのプログラム |
JP2009187297A (ja) * | 2008-02-06 | 2009-08-20 | Ricoh Co Ltd | 組み込み機器およびその高速起動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111090600B (zh) | 一种总线共享的方法 | |
US7428660B2 (en) | Starting control method, duplex platform system, and information processor | |
JPH02118868A (ja) | マルチプロセッサの同期方式 | |
WO2024083259A1 (zh) | 主备数据库集群及选主方法、计算设备及存储介质 | |
JPS623366A (ja) | マルチプロセツサシステム | |
JPH0736720A (ja) | 二重化コンピュータ装置 | |
JP2003114863A (ja) | 非同期バスインターフェイス装置 | |
KR0168931B1 (ko) | 유닉스기반 다중처리 시스템에서의 프로세스 동기화 방법 | |
JPH06230995A (ja) | 二重化プロセッサ装置 | |
JPS6114548B2 (ja) | ||
JPS6019819B2 (ja) | バス使用権制御方式 | |
JPH04147347A (ja) | プロセッサ障害復旧制御方式 | |
JP2590208B2 (ja) | デジタル制御装置の制御方法 | |
JP3906373B2 (ja) | クロック同期型バス用ボード | |
JPH04171539A (ja) | 二重化計算機システム | |
JPH0318958A (ja) | マルチプロセッサシステム | |
CN117112315A (zh) | 冗余设备的数据同步方法、系统、存储介质和电子设备 | |
JPH05233576A (ja) | 二重システム | |
JPS63121966A (ja) | 制御装置 | |
JP2007199887A (ja) | 割込み制御装置及び割込み制御方法 | |
KR20050099660A (ko) | 멀티프로세서 시스템에서의 데이터 동기 방법 | |
JPS60256852A (ja) | 分散処理システムにおけるフアイルリカバリ−方式 | |
JPH09146902A (ja) | マルチcpuシステム及びそのソフトウェア更新 方法 | |
JPS60225946A (ja) | 緊急制御方式 | |
JPH0677250B2 (ja) | プロセッサ間通信禁止方式 |