JPS623366A - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JPS623366A JPS623366A JP60142127A JP14212785A JPS623366A JP S623366 A JPS623366 A JP S623366A JP 60142127 A JP60142127 A JP 60142127A JP 14212785 A JP14212785 A JP 14212785A JP S623366 A JPS623366 A JP S623366A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- service processor
- request
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の技術分野］
この発明は、スプリットバス制御方式を適用するマルチ
プロセッサシステムに係り、特にサービ ・スプロ
セッサからのプロセッサ間通信命令の処理方式に関する
。
プロセッサシステムに係り、特にサービ ・スプロ
セッサからのプロセッサ間通信命令の処理方式に関する
。
【発明の技術的背景とその問題点］
マルチプロセッサシステムにおいては、各プロセッサが
互いに連携をとって動作する必要がある。 そのために、各プロセッサが他のプロセッサに対し、そ
のプロセッサのステータス通知を要求したり、何らかの
処理を依頼したりしなければならない場合がある。そこ
で、そのための手段として、一般にプロセッサ間通信命
令が用意されている。 また、この種システムには、プロセッサに代わって処理
を行なったり、各プロセッサを制御したりするサービス
プロセッサが用意されている。 この種システムにおいて、１つのプロセッサが他のプロ
セッサ全てを制御するには、各プロセッサに共通のプロ
セッサ間通信命令を用いて他のプロセッサに同時に処理
要求を通知すればよい。この場合の処理は完全に同時で
はないものの、各プロセッサの演算速度が同じであるた
め、聞届とならない。 さて、上記の如き１対ｎのプロセッサ間通信には、ｎ台
のプロセッサからの返答を処理するインタフェースが必
要となる。しかし、この種インタフェースは（通常のブ
ロモジ゛す用としては用意されていても）サービスプロ
セッサ用には用意されていないのが一般的である。した
がって、サービスプロセッサから全てのプロセッサを制
御したい場合には、同時処理要求が不可能であることか
ら、各プロセッサ毎に固有のプロセッサ間通信命令を順
次発行し、各プロセッサを順々に制御しなければならな
い。この場合、各プロセッサの処理のタイミングが別々
になってしまい、しかもこのタイミングのずれはサービ
スプロセッサの速度が各プロセッサのそれに対して遅い
ことから顕著であり問題となる。勿論、この種インタフ
ェースを用意すれば、上記の問題は解決するが、ノ＼−
ドウエア量が増加する。 ところでスプリットバス制御方式を適用するマルチプロ
セッサシステムでは、１バスサイクル毎にバスが解放さ
れる。一方、プロセッサ間通信命令の処理においては、
該当プロセッサ間で数回のデータ授受が行なわれる。し
たがって、この種システムのプロセッサでは、１つのプ
ロセッサ間通信命令処理が完結しないうちに別のプロセ
ッサ間通信命令を受ける場合が生じる。このため、マル
チプロセッサシステムの各プロセッサは、このような極
めて発生頻度の低い事象に対処するためだけに複雑なハ
ードウェアおよびファームウェアを持たなければならな
い。 ［発明の目的］ この発明は上記事情に鑑みてなされたものでその目的は
、サービスプロセッサからシステム内容プロセッサの全
てに対する同時処理要求がノー−ドウエア量の増加を招
くことなく行なえるマルチプロセッサシステムを提供す
ることにある。 この発明の他の目的は、プロセッサ間通信命令発行に関
する競合の状態をなくし、もってサービスプロセッサお
よびシステム内容プロセッサの７１−ドウエア量の低減
並びにファームウェアの簡略化が図れるマルチプロセッ
サシステムを提供することにある。 ［発明の概要］ この発明では、サービスプロセッサからマルチプロセッ
サシステムの複数のプロセッサ全てに対して処理要求が
必要となった場合、同サービスプロセッサから複数のプ
ロセッサのうちの任意の１つだけにプロセッサ間通信命
令発行による処理要求が行なわれる。サービスプロセッ
サから°処理要求されたプロセッサは、サービスプロセ
ッサに代わって残りの全プロセッサに処理要求を行なう
。 即ち、この発明では、サービスプロセッサから直接に処
理要求されたプロセッサが、その１対ｎのプロセッサ間
通信機能により残りのプロセッサに対する処理要求を代
行することで、全プロセッサに対するほぼ同時的な処理
要求を可能としている。 また、この発明では、システムバスを制御するバスコン
トロールユニットに、プロセッサ間通信 □命令発
行の可否を示すフラグが設けられる。サー ′１？
７，２゜ヤ７．，９よ□。ッ。ヤ７ヶヵエ１０３．□
′５；＆“ｌ’ ＊ ６ Ｗ ＩＩ ｌ：・６７°ゞ
−／ ”ｊ□ ｌ、ｔ ｆｔｈ （７） ２°“″
二すに対しサービスプロセッサとは独立に処理を要）□ 求する場合に、いずれもバスコントロールユニット内の
フラグを参照し、同フラグが第１の論理状態にあれば同
フラグを第２の論理状態に設定し、プロセッサ間通信命
令発行による処理要求を行な ′う。この際サービ
スプロセッサは、複数のプロセ 、；ッサ全てに対
する処理要求必要時であっても、上 “］記のよう
に任意の１つだけにプロセッサ間通信命 ・令を発
行する。なお、上記フラグが第２の論理状態にあるとき
はプロセッサ間通信命令の発行は待たされ、競合の発生
が防止される。 ［発明の実施例］ 第１図は、この発明の一実施例に係るマルチプロセッサ
システムの構成を示す。同崗において、１１〜１４はマ
ルチプロセッサシステムを構成するプロセッサ、１５は
サービスプロセッサ、１Ｂは主記憶装置である。サービ
スプロセッサ■５はプロセッサ１１〜１４の全てに対す
る処理要求用のファームウェアＦ Ｗ ａを内蔵し、プ
ロセッサ１１は、サービスプロセッサ１５更には他プロ
セツサからの処理要求に対する受信処理用のファームウ
ェアＦＷｂを内蔵している。またプロセッサ１２〜１４
もプロセッサｌｌ内のファームウェアＦＷｂと同様のフ
ァームウェアを内蔵している。１７はスプリットバス制
御方式を適用するシステムバス、１８はシステムバス１
７を制御するバスコントロールユニット（以下、ＢＣＵ
と称する）である。プロセッサ１１−１４、サービスプ
ロセッサ１５、主記憶装置１６およびＢＣＵ１８は、シ
ステムバス１７により相互接続されている。ＢＣＵ１８
には、プロセッサ間通信命令発行の可否を示すフラグ１
９が設けられている。 次にこの発明の一実施例の動作を、サービスプ □
ロセッサ１５がプロセッサ１１〜１４の全てに対して処
理要求の必要がある場合について説明する。 サービスプロセッサー５は、同プロセッサー５に用！！
８ゎｈ ７ ｙ −１−ウ、ア、７８３ユよ０、よ。。 ゛（Ｕ１ｇ内のフラグ１９に対するＴＥＳＴ＆ＳＥ
Ｔ命令 ゛を実行する（ステップａｌ）。このフラ
グ１９に対するＴＥＳＴ＆ＳＥＴ命令は、フラグ１９が
リセット ・□していればセットすると共に命令発
行プロセッサ ′（この例ではサービスプロセッサ
ー５）に対してフ ′ラグ１９がリセットしていた
旨を通知し、フラグ１９゛、□ がセットしていればそのままの状態とすると共に
、・命令発行プロセッサ（この例ではサービスプロセ
゛□ッサ１５）に対してフラグ１９がセットしてい
た旨を 、通知する命令である。
、パサービスプロセッサー５は、ＴＥＳ
Ｔ＆ＳＥＴ命令を実行すると、フラグ１９がセットして
いたか否かの判別を行なう（ステップａ２）。もしフラ
グ１９ヵ、ヤ、２．いいｔ： ｔＬ ； Ｉ：ｒ 、ヤ
。ッ。ヤ、７ケカ６ケ。 、：、″ セッサ間通信命令を発行しているか或は発行しようとし
でいるものとして、サービスプロセッサ１５はプロセッ
サ間通信命令の発行を見合わせる。そしてサービスプロ
セッサ１５は、（フラグ１９をセットすることによりプ
ロセッサ間通信命令発行に対するインクロックをかけた
）他プロセツサが自身（サービスプロセッサ１５）に対
してプロセッサ間通信命令を発行する可能性を考慮して
、プロセッサ間通信命令を受信しているか否かを調べる
（ステップａ３）。もし受信していれば、サービスプロ
セッサ１５はプロセッサ間通信受信処理を実行する（ス
テップａ４）。これに対して受信していない場合、或は
受信していてもステップａ４の受信処理が終了した場合
には、サービスプロセッサ１５はステップａｌのＴＥＳ
Ｔ＆ＳＥＴ処理に戻り、フラグ１９がリセットされるま
で、即ちプロセッサ間通信命令発行のインクロックが外
されるまで上記動作を繰返す。 一方、フラグ１９がリセットしていた場合、即ちステッ
プａ２の判定がＮＯの場合、サービスプロセッサ１５は
プロセッサ間通信命令発行の権利が与えられたちのとし
て（プロセッサ間通信命令発行のインクロックが外され
たものとして）、プロセッサ１１〜１４のうちの任意の
１つ例えばプロセッサ１１に対し、プロセッサ間通信命
令発行による処理要求（プロセッサ起動或は停止要求な
ど）を行なう（ステップａ５）。そしてサービスプロセ
ッサ１５は、同要求に対する返信（要求受付は通知）の
待ち状 “態となる（ステップＳ ａ６）。 サービスプロセッサ１５からプロセッサ１１に対し
・て発行されたプロセッサ間通信命令は、同プロセ
ッサ１】で受信される。プロセッサ１１はプロセッサ
”。 間通信命令を受信すると、同プロセッサ１１に用意され
たファームウェアＦＷｂにより、プロセッサ間通信受信
処理を実行する。このプロセッサ間通信受信処理では、
まずプロセッサ１１は、プロセラ ・す間通信命
令発信プロセッサ（発行プロセッサ）がサービスプロセ
ッサ１５であるか否かを判別する（ステップｂｌ）。 ′−０実施例’？：’ｉｔ・′信７°ゞ°ｙ ”ｊ”
Ｉｔ ”ｊ” −？ ２２ −□］１０セッサ１５
であるが、もしそうでない場合には、プロセッサＩＩは
発信プロセッサにプロセッサ間通信命令受信に対する応
答（要求受付け）を返しくステップｂ２）、プロセッサ
間通信命令で要求された処理を実行する（ステップｂ３
）。 これに対して、この実施例のように発信プロセッサがサ
ービスプロセッサ１５の場合、プロセッサ１１は他のプ
ロセッサ１２〜１４に対して共通のプロセッサ間通信命
令を発行し、サービスプロセッサ１５からの要求と同一
の処理要求を同サービスプロセッサ１５に代わって行な
う（ステップｂ４）。 プロセッサ１１から処理要求されたプロセッサ１２〜１
４には、プロセッサ１１に内蔵されているファームウェ
アＦＷｂと同様のファームウェアが内蔵されている。プ
ロセッサ１２〜１４は、発信プロセッサがプロセッサ１
１でありサービスプロセッサ１５でないことから、上記
ステップｂ２． ｂ３と同様に発信プロセッサにプロセ
ッサ間通信命令受信に対する応答を返した後、要求され
た処理を実行する。 プロセッサＩＩは、ステップｂ４で他プロセツサ（プロ
セッサ１２〜１４）に対する処理要求を実行すると、同
要求に対する返信（要求受付は通知）の待ち状態となる
（ステップＳ ｂ５）。そしてこの状態で、他プロセツ
サ１２〜１４からの応答（要求受付 ゛け通知）を
受取ると、プロセッサ１１はステップｂ２に進み、発信
プロセッサであるサービスプロセッサ１５にプロセッサ
間通信命令受信に対する応答を返し、しかる後要求され
た処理を実行する（ステップｂ３）。 上記したように、プロセッサ間通信機能しか持たないサ
ービスプロセッサ１５がプロセッサ１１〜１４の全てに
処理を要求したい場合、プロセッサ１１〜１４の１つく
この例ではプロセッサ１１）だけに処理を要求し、他の
プロセッサ（この例ではプロセッサ１２〜１４）に対す
る要求発行は、サービスプロセッサ１５から要求された
（１対ｎのプロセッサ間通信機能を有する）プロセッサ
（プロセッサ１１）が代行することにより、サービスプ
ロセッサ１５が恰もプロセッサ１１〜１４に対して同時
に処理を要求したかの如く、プロセッサ１１〜１４に対
して共通の処理をほぼ同時に実行させることができる。 一方、処理要求に対する返信（要求受付は通知）の待ち
状態にあるサービスプロセッサ１５は、プロセッサ１１
からの（ステップｂ２実行による）要求受付は通知を受
取ると、フラグ１９をリセットしくステップａ７）、全
ての処理を終了する。 さて、この実施例では、サービスプロセッサ１５からの
要求を直接或は間接に受けたプロセッサ１１〜１４が要
求された処理を開始してから、サービスプロセッサ１５
によりフラグ１９がリセットされる。 したかって、これまでの間は他の要求（プロセッサ間通
信命令）の発行が禁止されるため、複数の要求が競合す
る恐れはない。以上は、プロセッサＩＩ〜１４の１つが
サービスプロセッサ１５から独立して他のプロセッサに
処理を要求し、要求されたプロセッサがその処理を実行
する場合にも同様である。これについて以下に説明する
。 プロセッサ１１〜１４は、サービスプロセッサ１５内の
ファームウェアＦ Ｗ ａと同様のファームウェアを有
している。但し、処理要求がプロセッサ１１〜１４の１
つと限らない点で、ファームウェアＦ Ｗ ａと異なる
。プロセッサ１１〜１４は、他プロセツサの１つ或は全
てにサービスプロセッサ１５から独立して処理を要求す
る場合、前記したサービスプロセッサ１５と同様にＴＥ
ＳＴ＆ＳＥＴ命令を実行し、フラグ１９がリセットして
いれば同フラグ１９をセットして処理要求（プロセッサ
間通信発行）に対するインクロックをかけ、この状態で
目的プロセッサに処理を要求する。そしてプロセッサ１
１−１４は、この要求に対する受付は通知を受取ること
によりフラグ１９をリセットする。したがって、プロセ
ッサ１１〜１４の１つがサービスプロセッサ１５から独
立 □して処理を要求し、要求されたプロセッサが
その処理を実行する場合に、他の要求と競合する恐れは
ない。 ところで、この実施例では、プロセッサ１１がプロセッ
サ間通信命令を受信した場合、その発信先プロセッサが
サービスプロセッサ１５であれば、ま ・ずプロセ
ッサ１２〜１４に対する処理要求を代行し、その要求受
付は通知を受取った後にサービスプロセッサ１５に対し
応答（要求受付は通知）を返すようにしている。もしプ
ロセッサ１１が、サービスプロセッサ１５よりプロセッ
サ間通信命令を受取った後に、直ちに応答（要求受付は
通知）を返すようにした場合には、次のような問題が発
生する。 前記したように、サービスプロセッサ１５は（ステップ
ａ６． ａ７で示したように）処理要求に対する受付は
通知を受取るとフラグ１９をリセットし、プロセッサ間
通信のインクロックを外してしまう。 このため、プロセッサ１１がフラグ１９をセットしてイ
ンクロックをかけなければならなくなるが、その間に他
プロセツサ１２〜１４がプロセッサ間通信命令を実行し
てしまう可能性がある。このような事態が発生すると、
サービスプロセッサ１５から先に要求された処理が、後
で実行されるという不都合が生じる。また、プロセッサ
１１がサービスプロセッサ［５よりプロセッサ間通信命
令を受取った後に直ちに応答（要求受付は通知）を返す
ようにすると、他のプロセッサ１２〜１４がプロセッサ
１１からの処理要求を受付ける前にサービスプロセッサ
１５は処理を終了してしまう。この場合プロセッサ１２
〜１４でエラーがあったとしても、その旨をサービスプ
ロセッサ１５は検出することができない。 しかし、この実施例では、前記したようにプロセッサ１
１がプロセッサ間通信命令を受信した場合 ”に、
その発信先プロセッサがサービスプロセッサ１５であれ
ば、まずプロセッサ１２〜１４に対する処理要求を代行
し、その要求受付は通知を受取った後にサービスプロセ
ッサ１５に対し応答（要求受付け ″通知）を返す
ようにしているため、上記の問題は発生しない。 ［発明の効果コ 以上詳述したようにこの発明によれば、サービスプロセ
ッサからシステム内全プロセッサの１つに処理を要求し
ながら、サービスプロセッサ自身が恰かも全プロセッサ
に対して同時に処理を要求している如く各プロセッサが
ほぼ同時に処理を実行でき、しかもハードウェア量の増
加を招かずに済む。 またこの発明によれば、プロセッサ間通信命令発行に関
する競合の状態をなくすことができるので、サービスプ
ロセッサおよびシステム内容プロセッサに競合時の並列
処理のためのハードウェア並びにファームウェアを用意
する必要がなくなる。
互いに連携をとって動作する必要がある。 そのために、各プロセッサが他のプロセッサに対し、そ
のプロセッサのステータス通知を要求したり、何らかの
処理を依頼したりしなければならない場合がある。そこ
で、そのための手段として、一般にプロセッサ間通信命
令が用意されている。 また、この種システムには、プロセッサに代わって処理
を行なったり、各プロセッサを制御したりするサービス
プロセッサが用意されている。 この種システムにおいて、１つのプロセッサが他のプロ
セッサ全てを制御するには、各プロセッサに共通のプロ
セッサ間通信命令を用いて他のプロセッサに同時に処理
要求を通知すればよい。この場合の処理は完全に同時で
はないものの、各プロセッサの演算速度が同じであるた
め、聞届とならない。 さて、上記の如き１対ｎのプロセッサ間通信には、ｎ台
のプロセッサからの返答を処理するインタフェースが必
要となる。しかし、この種インタフェースは（通常のブ
ロモジ゛す用としては用意されていても）サービスプロ
セッサ用には用意されていないのが一般的である。した
がって、サービスプロセッサから全てのプロセッサを制
御したい場合には、同時処理要求が不可能であることか
ら、各プロセッサ毎に固有のプロセッサ間通信命令を順
次発行し、各プロセッサを順々に制御しなければならな
い。この場合、各プロセッサの処理のタイミングが別々
になってしまい、しかもこのタイミングのずれはサービ
スプロセッサの速度が各プロセッサのそれに対して遅い
ことから顕著であり問題となる。勿論、この種インタフ
ェースを用意すれば、上記の問題は解決するが、ノ＼−
ドウエア量が増加する。 ところでスプリットバス制御方式を適用するマルチプロ
セッサシステムでは、１バスサイクル毎にバスが解放さ
れる。一方、プロセッサ間通信命令の処理においては、
該当プロセッサ間で数回のデータ授受が行なわれる。し
たがって、この種システムのプロセッサでは、１つのプ
ロセッサ間通信命令処理が完結しないうちに別のプロセ
ッサ間通信命令を受ける場合が生じる。このため、マル
チプロセッサシステムの各プロセッサは、このような極
めて発生頻度の低い事象に対処するためだけに複雑なハ
ードウェアおよびファームウェアを持たなければならな
い。 ［発明の目的］ この発明は上記事情に鑑みてなされたものでその目的は
、サービスプロセッサからシステム内容プロセッサの全
てに対する同時処理要求がノー−ドウエア量の増加を招
くことなく行なえるマルチプロセッサシステムを提供す
ることにある。 この発明の他の目的は、プロセッサ間通信命令発行に関
する競合の状態をなくし、もってサービスプロセッサお
よびシステム内容プロセッサの７１−ドウエア量の低減
並びにファームウェアの簡略化が図れるマルチプロセッ
サシステムを提供することにある。 ［発明の概要］ この発明では、サービスプロセッサからマルチプロセッ
サシステムの複数のプロセッサ全てに対して処理要求が
必要となった場合、同サービスプロセッサから複数のプ
ロセッサのうちの任意の１つだけにプロセッサ間通信命
令発行による処理要求が行なわれる。サービスプロセッ
サから°処理要求されたプロセッサは、サービスプロセ
ッサに代わって残りの全プロセッサに処理要求を行なう
。 即ち、この発明では、サービスプロセッサから直接に処
理要求されたプロセッサが、その１対ｎのプロセッサ間
通信機能により残りのプロセッサに対する処理要求を代
行することで、全プロセッサに対するほぼ同時的な処理
要求を可能としている。 また、この発明では、システムバスを制御するバスコン
トロールユニットに、プロセッサ間通信 □命令発
行の可否を示すフラグが設けられる。サー ′１？
７，２゜ヤ７．，９よ□。ッ。ヤ７ヶヵエ１０３．□
′５；＆“ｌ’ ＊ ６ Ｗ ＩＩ ｌ：・６７°ゞ
−／ ”ｊ□ ｌ、ｔ ｆｔｈ （７） ２°“″
二すに対しサービスプロセッサとは独立に処理を要）□ 求する場合に、いずれもバスコントロールユニット内の
フラグを参照し、同フラグが第１の論理状態にあれば同
フラグを第２の論理状態に設定し、プロセッサ間通信命
令発行による処理要求を行な ′う。この際サービ
スプロセッサは、複数のプロセ 、；ッサ全てに対
する処理要求必要時であっても、上 “］記のよう
に任意の１つだけにプロセッサ間通信命 ・令を発
行する。なお、上記フラグが第２の論理状態にあるとき
はプロセッサ間通信命令の発行は待たされ、競合の発生
が防止される。 ［発明の実施例］ 第１図は、この発明の一実施例に係るマルチプロセッサ
システムの構成を示す。同崗において、１１〜１４はマ
ルチプロセッサシステムを構成するプロセッサ、１５は
サービスプロセッサ、１Ｂは主記憶装置である。サービ
スプロセッサ■５はプロセッサ１１〜１４の全てに対す
る処理要求用のファームウェアＦ Ｗ ａを内蔵し、プ
ロセッサ１１は、サービスプロセッサ１５更には他プロ
セツサからの処理要求に対する受信処理用のファームウ
ェアＦＷｂを内蔵している。またプロセッサ１２〜１４
もプロセッサｌｌ内のファームウェアＦＷｂと同様のフ
ァームウェアを内蔵している。１７はスプリットバス制
御方式を適用するシステムバス、１８はシステムバス１
７を制御するバスコントロールユニット（以下、ＢＣＵ
と称する）である。プロセッサ１１−１４、サービスプ
ロセッサ１５、主記憶装置１６およびＢＣＵ１８は、シ
ステムバス１７により相互接続されている。ＢＣＵ１８
には、プロセッサ間通信命令発行の可否を示すフラグ１
９が設けられている。 次にこの発明の一実施例の動作を、サービスプ □
ロセッサ１５がプロセッサ１１〜１４の全てに対して処
理要求の必要がある場合について説明する。 サービスプロセッサー５は、同プロセッサー５に用！！
８ゎｈ ７ ｙ −１−ウ、ア、７８３ユよ０、よ。。 ゛（Ｕ１ｇ内のフラグ１９に対するＴＥＳＴ＆ＳＥ
Ｔ命令 ゛を実行する（ステップａｌ）。このフラ
グ１９に対するＴＥＳＴ＆ＳＥＴ命令は、フラグ１９が
リセット ・□していればセットすると共に命令発
行プロセッサ ′（この例ではサービスプロセッサ
ー５）に対してフ ′ラグ１９がリセットしていた
旨を通知し、フラグ１９゛、□ がセットしていればそのままの状態とすると共に
、・命令発行プロセッサ（この例ではサービスプロセ
゛□ッサ１５）に対してフラグ１９がセットしてい
た旨を 、通知する命令である。
、パサービスプロセッサー５は、ＴＥＳ
Ｔ＆ＳＥＴ命令を実行すると、フラグ１９がセットして
いたか否かの判別を行なう（ステップａ２）。もしフラ
グ１９ヵ、ヤ、２．いいｔ： ｔＬ ； Ｉ：ｒ 、ヤ
。ッ。ヤ、７ケカ６ケ。 、：、″ セッサ間通信命令を発行しているか或は発行しようとし
でいるものとして、サービスプロセッサ１５はプロセッ
サ間通信命令の発行を見合わせる。そしてサービスプロ
セッサ１５は、（フラグ１９をセットすることによりプ
ロセッサ間通信命令発行に対するインクロックをかけた
）他プロセツサが自身（サービスプロセッサ１５）に対
してプロセッサ間通信命令を発行する可能性を考慮して
、プロセッサ間通信命令を受信しているか否かを調べる
（ステップａ３）。もし受信していれば、サービスプロ
セッサ１５はプロセッサ間通信受信処理を実行する（ス
テップａ４）。これに対して受信していない場合、或は
受信していてもステップａ４の受信処理が終了した場合
には、サービスプロセッサ１５はステップａｌのＴＥＳ
Ｔ＆ＳＥＴ処理に戻り、フラグ１９がリセットされるま
で、即ちプロセッサ間通信命令発行のインクロックが外
されるまで上記動作を繰返す。 一方、フラグ１９がリセットしていた場合、即ちステッ
プａ２の判定がＮＯの場合、サービスプロセッサ１５は
プロセッサ間通信命令発行の権利が与えられたちのとし
て（プロセッサ間通信命令発行のインクロックが外され
たものとして）、プロセッサ１１〜１４のうちの任意の
１つ例えばプロセッサ１１に対し、プロセッサ間通信命
令発行による処理要求（プロセッサ起動或は停止要求な
ど）を行なう（ステップａ５）。そしてサービスプロセ
ッサ１５は、同要求に対する返信（要求受付は通知）の
待ち状 “態となる（ステップＳ ａ６）。 サービスプロセッサ１５からプロセッサ１１に対し
・て発行されたプロセッサ間通信命令は、同プロセ
ッサ１】で受信される。プロセッサ１１はプロセッサ
”。 間通信命令を受信すると、同プロセッサ１１に用意され
たファームウェアＦＷｂにより、プロセッサ間通信受信
処理を実行する。このプロセッサ間通信受信処理では、
まずプロセッサ１１は、プロセラ ・す間通信命
令発信プロセッサ（発行プロセッサ）がサービスプロセ
ッサ１５であるか否かを判別する（ステップｂｌ）。 ′−０実施例’？：’ｉｔ・′信７°ゞ°ｙ ”ｊ”
Ｉｔ ”ｊ” −？ ２２ −□］１０セッサ１５
であるが、もしそうでない場合には、プロセッサＩＩは
発信プロセッサにプロセッサ間通信命令受信に対する応
答（要求受付け）を返しくステップｂ２）、プロセッサ
間通信命令で要求された処理を実行する（ステップｂ３
）。 これに対して、この実施例のように発信プロセッサがサ
ービスプロセッサ１５の場合、プロセッサ１１は他のプ
ロセッサ１２〜１４に対して共通のプロセッサ間通信命
令を発行し、サービスプロセッサ１５からの要求と同一
の処理要求を同サービスプロセッサ１５に代わって行な
う（ステップｂ４）。 プロセッサ１１から処理要求されたプロセッサ１２〜１
４には、プロセッサ１１に内蔵されているファームウェ
アＦＷｂと同様のファームウェアが内蔵されている。プ
ロセッサ１２〜１４は、発信プロセッサがプロセッサ１
１でありサービスプロセッサ１５でないことから、上記
ステップｂ２． ｂ３と同様に発信プロセッサにプロセ
ッサ間通信命令受信に対する応答を返した後、要求され
た処理を実行する。 プロセッサＩＩは、ステップｂ４で他プロセツサ（プロ
セッサ１２〜１４）に対する処理要求を実行すると、同
要求に対する返信（要求受付は通知）の待ち状態となる
（ステップＳ ｂ５）。そしてこの状態で、他プロセツ
サ１２〜１４からの応答（要求受付 ゛け通知）を
受取ると、プロセッサ１１はステップｂ２に進み、発信
プロセッサであるサービスプロセッサ１５にプロセッサ
間通信命令受信に対する応答を返し、しかる後要求され
た処理を実行する（ステップｂ３）。 上記したように、プロセッサ間通信機能しか持たないサ
ービスプロセッサ１５がプロセッサ１１〜１４の全てに
処理を要求したい場合、プロセッサ１１〜１４の１つく
この例ではプロセッサ１１）だけに処理を要求し、他の
プロセッサ（この例ではプロセッサ１２〜１４）に対す
る要求発行は、サービスプロセッサ１５から要求された
（１対ｎのプロセッサ間通信機能を有する）プロセッサ
（プロセッサ１１）が代行することにより、サービスプ
ロセッサ１５が恰もプロセッサ１１〜１４に対して同時
に処理を要求したかの如く、プロセッサ１１〜１４に対
して共通の処理をほぼ同時に実行させることができる。 一方、処理要求に対する返信（要求受付は通知）の待ち
状態にあるサービスプロセッサ１５は、プロセッサ１１
からの（ステップｂ２実行による）要求受付は通知を受
取ると、フラグ１９をリセットしくステップａ７）、全
ての処理を終了する。 さて、この実施例では、サービスプロセッサ１５からの
要求を直接或は間接に受けたプロセッサ１１〜１４が要
求された処理を開始してから、サービスプロセッサ１５
によりフラグ１９がリセットされる。 したかって、これまでの間は他の要求（プロセッサ間通
信命令）の発行が禁止されるため、複数の要求が競合す
る恐れはない。以上は、プロセッサＩＩ〜１４の１つが
サービスプロセッサ１５から独立して他のプロセッサに
処理を要求し、要求されたプロセッサがその処理を実行
する場合にも同様である。これについて以下に説明する
。 プロセッサ１１〜１４は、サービスプロセッサ１５内の
ファームウェアＦ Ｗ ａと同様のファームウェアを有
している。但し、処理要求がプロセッサ１１〜１４の１
つと限らない点で、ファームウェアＦ Ｗ ａと異なる
。プロセッサ１１〜１４は、他プロセツサの１つ或は全
てにサービスプロセッサ１５から独立して処理を要求す
る場合、前記したサービスプロセッサ１５と同様にＴＥ
ＳＴ＆ＳＥＴ命令を実行し、フラグ１９がリセットして
いれば同フラグ１９をセットして処理要求（プロセッサ
間通信発行）に対するインクロックをかけ、この状態で
目的プロセッサに処理を要求する。そしてプロセッサ１
１−１４は、この要求に対する受付は通知を受取ること
によりフラグ１９をリセットする。したがって、プロセ
ッサ１１〜１４の１つがサービスプロセッサ１５から独
立 □して処理を要求し、要求されたプロセッサが
その処理を実行する場合に、他の要求と競合する恐れは
ない。 ところで、この実施例では、プロセッサ１１がプロセッ
サ間通信命令を受信した場合、その発信先プロセッサが
サービスプロセッサ１５であれば、ま ・ずプロセ
ッサ１２〜１４に対する処理要求を代行し、その要求受
付は通知を受取った後にサービスプロセッサ１５に対し
応答（要求受付は通知）を返すようにしている。もしプ
ロセッサ１１が、サービスプロセッサ１５よりプロセッ
サ間通信命令を受取った後に、直ちに応答（要求受付は
通知）を返すようにした場合には、次のような問題が発
生する。 前記したように、サービスプロセッサ１５は（ステップ
ａ６． ａ７で示したように）処理要求に対する受付は
通知を受取るとフラグ１９をリセットし、プロセッサ間
通信のインクロックを外してしまう。 このため、プロセッサ１１がフラグ１９をセットしてイ
ンクロックをかけなければならなくなるが、その間に他
プロセツサ１２〜１４がプロセッサ間通信命令を実行し
てしまう可能性がある。このような事態が発生すると、
サービスプロセッサ１５から先に要求された処理が、後
で実行されるという不都合が生じる。また、プロセッサ
１１がサービスプロセッサ［５よりプロセッサ間通信命
令を受取った後に直ちに応答（要求受付は通知）を返す
ようにすると、他のプロセッサ１２〜１４がプロセッサ
１１からの処理要求を受付ける前にサービスプロセッサ
１５は処理を終了してしまう。この場合プロセッサ１２
〜１４でエラーがあったとしても、その旨をサービスプ
ロセッサ１５は検出することができない。 しかし、この実施例では、前記したようにプロセッサ１
１がプロセッサ間通信命令を受信した場合 ”に、
その発信先プロセッサがサービスプロセッサ１５であれ
ば、まずプロセッサ１２〜１４に対する処理要求を代行
し、その要求受付は通知を受取った後にサービスプロセ
ッサ１５に対し応答（要求受付け ″通知）を返す
ようにしているため、上記の問題は発生しない。 ［発明の効果コ 以上詳述したようにこの発明によれば、サービスプロセ
ッサからシステム内全プロセッサの１つに処理を要求し
ながら、サービスプロセッサ自身が恰かも全プロセッサ
に対して同時に処理を要求している如く各プロセッサが
ほぼ同時に処理を実行でき、しかもハードウェア量の増
加を招かずに済む。 またこの発明によれば、プロセッサ間通信命令発行に関
する競合の状態をなくすことができるので、サービスプ
ロセッサおよびシステム内容プロセッサに競合時の並列
処理のためのハードウェア並びにファームウェアを用意
する必要がなくなる。
第１図はこの発明の一実施例に係るマルチプロセッサシ
ステムのブロック構成図である。 １１〜１４・・・プロセッサ、１５・・・サービスプロ
セッサ、■７・・・システムバス、１ｇ・・・バスコン
トロールユニット（ＢＣＵ） 、１９・・・フラグ。
ステムのブロック構成図である。 １１〜１４・・・プロセッサ、１５・・・サービスプロ
セッサ、■７・・・システムバス、１ｇ・・・バスコン
トロールユニット（ＢＣＵ） 、１９・・・フラグ。
Claims (5)
- （１）複数のプロセッサと、サービスプロセッサと、こ
のサービスプロセッサおよび上記複数のプロセッサを相
互接続するスプリットバス制御方式のシステムバスと、
このシステムバスを制御するバスコントロールユニット
とを備えたマルチプロセッサシステムにおいて、 上記サービスプロセッサから上記複数のプロセッサ全て
に対する処理要求必要時に同サービスプロセッサから上
記複数のプロセッサのうちの任意の１つだけにプロセッ
サ間通信命令発行による処理要求を行なう手段と、 上記サービスプロセッサから処理要求された上記プロセ
ッサが上記サービスプロセッサに代わって残りの全プロ
セッサに処理要求を行なう手段と、を具備することを特
徴とするマルチプロセッサシステム。 - （２）複数のプロセッサと、サービスプロセッサと、こ
のサービスプロセッサおよび上記複数のプロセッサを相
互接続するスプリットバス制御方式のシステムバスと、
このシステムバスを制御するバスコントロールユニット
とを備えたマルチプロセッサシステムにおいて、 上記バスコントロールユニットに設けられプロセッサ間
通信命令発行の可否を示すフラグと、上記サービスプロ
セッサから上記複数のプロセッサ全てに対する処理要求
必要時に上記フラグを参照し、同フラグが第１の論理状
態にあるときは同フラグを第２の論理状態に設定して上
記複数のプロセッサのうちの任意の１つだけにプロセッ
サ間通信命令発行による処理要求を行ない、同フラグが
上記第２の論理状態にあるときは上記命令発行を待つ手
段と、 上記プロセッサから他のプロセッサに対し上記サービス
プロセッサとは独立に処理を要求する場合に上記フラグ
を参照し、同フラグが第１の論理状態にあるときは同フ
ラグを第２の論理状態に設定して目的プロセッサに対し
プロセッサ間通信命令を発行し、同フラグが上記第２の
論理状態にあるときは上記命令発行を待つ手段と、 上記サービスプロセッサから処理要求された上記プロセ
ッサが上記サービスプロセッサに代わって残りの全プロ
セッサに処理要求を行なう手段と、を具備することを特
徴とするマルチプロセッサシステム。 - （３）上記サービスプロセッサは、他プロセッサからの
要求受付け通知に応じ上記フラグを上記第２の論理状態
に復帰させることを特徴とする特許請求の範囲第２項記
載のマルチプロセッサシステム。 - （４）上記プロセッサは、他プロセッサに対して上記サ
ポートプロセッサとは独立に処理を要求した場合、上記
他プロセッサからの要求受付け通知に応じ上記フラグを
上記第２の論理状態に復帰させることを特徴とする特許
請求の範囲第３項記載のマルチプロセッサシステム。 - （５）上記プロセッサは、サービスプロセッサからの要
求に応じて他プロセッサに対して処理要求を行なった場
合、上記他プロセッサからの要求受付け通知を受取った
後に上記サービスプロセッサに要求受付けを通知するこ
とを特徴とする特許請求の範囲第４項記載のマルチプロ
セッサシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142127A JPS623366A (ja) | 1985-06-28 | 1985-06-28 | マルチプロセツサシステム |
| US06/878,695 US4740910A (en) | 1985-06-28 | 1986-06-26 | Multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142127A JPS623366A (ja) | 1985-06-28 | 1985-06-28 | マルチプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS623366A true JPS623366A (ja) | 1987-01-09 |
| JPH0527900B2 JPH0527900B2 (ja) | 1993-04-22 |
Family
ID=15308008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60142127A Granted JPS623366A (ja) | 1985-06-28 | 1985-06-28 | マルチプロセツサシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4740910A (ja) |
| JP (1) | JPS623366A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281126A (ja) * | 1989-04-24 | 1990-11-16 | Kirin Brewery Co Ltd | 液体試料中の炭酸ガス濃度測定方法 |
| KR20010042222A (ko) * | 1998-03-27 | 2001-05-25 | 에두아르도 엠. 카레라스 | 자동 판매기 이중 버스 구조 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2834210B2 (ja) * | 1988-09-14 | 1998-12-09 | 株式会社日立製作所 | リング状ネットワークにおけるメッセージ制御方法 |
| DE4019040A1 (de) * | 1990-06-14 | 1991-12-19 | Philips Patentverwaltung | Multirechnersystem |
| GB2255260B (en) * | 1991-04-24 | 1995-06-14 | Mars Inc | Transaction systems |
| US5758157A (en) * | 1992-12-31 | 1998-05-26 | International Business Machines Corporation | Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes |
| EP0668564A1 (en) * | 1994-02-22 | 1995-08-23 | International Business Machines Corporation | Resource measurement facility in a multiple operating system complex |
| US8984199B2 (en) * | 2003-07-31 | 2015-03-17 | Intel Corporation | Inter-processor interrupts |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2296221A1 (fr) * | 1974-12-27 | 1976-07-23 | Ibm France | Systeme de traitement du signal |
| DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| US4145739A (en) * | 1977-06-20 | 1979-03-20 | Wang Laboratories, Inc. | Distributed data processing system |
| US4223380A (en) * | 1978-04-06 | 1980-09-16 | Ncr Corporation | Distributed multiprocessor communication system |
| IT1126475B (it) * | 1979-12-03 | 1986-05-21 | Honeywell Inf Systems | Apparato di comunicazione tra piu' processori |
| US4368514A (en) * | 1980-04-25 | 1983-01-11 | Timeplex, Inc. | Multi-processor system |
-
1985
- 1985-06-28 JP JP60142127A patent/JPS623366A/ja active Granted
-
1986
- 1986-06-26 US US06/878,695 patent/US4740910A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281126A (ja) * | 1989-04-24 | 1990-11-16 | Kirin Brewery Co Ltd | 液体試料中の炭酸ガス濃度測定方法 |
| KR20010042222A (ko) * | 1998-03-27 | 2001-05-25 | 에두아르도 엠. 카레라스 | 자동 판매기 이중 버스 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0527900B2 (ja) | 1993-04-22 |
| US4740910A (en) | 1988-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636871B2 (ja) | 並列プロセッサシステム | |
| JP2661733B2 (ja) | データ処理システム | |
| JPH05197671A (ja) | マスター・スレーブ通信方法 | |
| JPH0772889B2 (ja) | 情報処理システム | |
| JPH0679305B2 (ja) | 保留バスを用いて割り込みに応じる装置及び方法 | |
| JPS623366A (ja) | マルチプロセツサシステム | |
| JP2906197B2 (ja) | 二重化バス装置 | |
| JPS5840215B2 (ja) | システム同期方式 | |
| JPH05737B2 (ja) | ||
| JPH0318958A (ja) | マルチプロセッサシステム | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JP2961542B2 (ja) | データ処理システム | |
| JP2503287B2 (ja) | 生存確認機能を持つ複合計算機 | |
| JPH0542027B2 (ja) | ||
| JPH01310466A (ja) | マルチプロセッサシステム | |
| JPS63310035A (ja) | マイクロコンピユ−タ | |
| JPH04127260A (ja) | マルチプロセッサシステムの排他制御回路 | |
| JPH04352062A (ja) | プロセッサ間通信システム | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPS60256852A (ja) | 分散処理システムにおけるフアイルリカバリ−方式 | |
| JPH07111711B2 (ja) | 処理終了割込制御システム | |
| JPH05233576A (ja) | 二重システム | |
| JPS59167770A (ja) | 情報源管理方式 | |
| JPS5825299B2 (ja) | メモリ制御方式 | |
| JPS63265353A (ja) | マルチプロセツサシステム |