JPH04352062A - プロセッサ間通信システム - Google Patents
プロセッサ間通信システムInfo
- Publication number
- JPH04352062A JPH04352062A JP15403191A JP15403191A JPH04352062A JP H04352062 A JPH04352062 A JP H04352062A JP 15403191 A JP15403191 A JP 15403191A JP 15403191 A JP15403191 A JP 15403191A JP H04352062 A JPH04352062 A JP H04352062A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- communication
- lock
- processing
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 120
- 238000012545 processing Methods 0.000 claims abstract description 101
- 230000004044 response Effects 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000010365 information processing Effects 0.000 description 4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は、プロセッサ間通信システムに関
し、特にマルチプロセッサ構成の情報処理装置における
プロセッサ間通信システムに関する。
し、特にマルチプロセッサ構成の情報処理装置における
プロセッサ間通信システムに関する。
【０００２】
【従来技術】従来のこの種のプロセッサ間通信を行うシ
ステム構成は図６のようになっている。主記憶（ＭＭ）
１はメモリを有する他、Ｐ−ＡＢロック回路１１及びＰ
−ＢＣロック回路１２を有している。
ステム構成は図６のようになっている。主記憶（ＭＭ）
１はメモリを有する他、Ｐ−ＡＢロック回路１１及びＰ
−ＢＣロック回路１２を有している。
【０００３】Ｐ−ＡＢロック回路１１はプロセッサＡと
プロセッサＢとの間のプロセッサ間通信を排他的にロッ
ク取得制御する機能を有し、また、Ｐ−ＢＣ回路１２は
プロセッサＢとプロセッサＣとの間のプロセッサ間通信
を排他的にロック取得制御する機能を有している。
プロセッサＢとの間のプロセッサ間通信を排他的にロッ
ク取得制御する機能を有し、また、Ｐ−ＢＣ回路１２は
プロセッサＢとプロセッサＣとの間のプロセッサ間通信
を排他的にロック取得制御する機能を有している。
【０００４】インタフェイスユニット２はプロセッサＡ
〜Ｃおよび主記憶１の間のデータおよび制御記号を中継
する機能を有している。プロセッサＡは命令を制御する
命令制御部３１、命令制御部３１によって制御される演
算器３３およびプロセッサＢから送出されるプロセッサ
Ａ−Ｂ間通信指示（以下Ｐ−ＡＢと称す）によってセッ
トされるＰ−ＡＢ割込フラグ３２から構成されている。
〜Ｃおよび主記憶１の間のデータおよび制御記号を中継
する機能を有している。プロセッサＡは命令を制御する
命令制御部３１、命令制御部３１によって制御される演
算器３３およびプロセッサＢから送出されるプロセッサ
Ａ−Ｂ間通信指示（以下Ｐ−ＡＢと称す）によってセッ
トされるＰ−ＡＢ割込フラグ３２から構成されている。
【０００５】プロセッサＢは命令を制御する命令制御部
４１、命令制御部４１によって制御される演算器４４、
プロセッサＡから送出されるＰ−ＡＢによってセットさ
れるＰ−ＡＢ割込フラグ４２およびプロセッサＣから送
出されるプロセッサＢ−Ｃ間通信指示（以下Ｐ−ＢＣと
称す）によってセットされるＰ−ＢＣ割込フラグ４３か
ら構成される。
４１、命令制御部４１によって制御される演算器４４、
プロセッサＡから送出されるＰ−ＡＢによってセットさ
れるＰ−ＡＢ割込フラグ４２およびプロセッサＣから送
出されるプロセッサＢ−Ｃ間通信指示（以下Ｐ−ＢＣと
称す）によってセットされるＰ−ＢＣ割込フラグ４３か
ら構成される。
【０００６】プロセッサＣは命令を制御する命令制御部
５１、命令制御部５１によって制御される演算器５３お
よびプロセッサＢから送出されるＰ−ＢＣによってセッ
トされるＰ−ＢＣ割込フラグ５２により構成される。
５１、命令制御部５１によって制御される演算器５３お
よびプロセッサＢから送出されるＰ−ＢＣによってセッ
トされるＰ−ＢＣ割込フラグ５２により構成される。
【０００７】図７はプロセッサＡからプロセッサＢへ、
そしてプロセッサＣにプロセッサ間通信を行い処理を移
行するフローである。図６，７を参照して上記の処理を
説明する。
そしてプロセッサＣにプロセッサ間通信を行い処理を移
行するフローである。図６，７を参照して上記の処理を
説明する。
【０００８】いま、プロセッサＡの処理すべき命令中に
プロセッサＢとＣとでのみ可能な処理があったとする。 プロセッサＡの命令制御部３１は、現在実行中の処理が
プロセッサＢおよびＣを必要とすると、まず主記憶１の
Ｐ−ＡＢロック回路１１に線６２０ を通してテスト＆
セットリクエストを送出し、Ｐ−ＡＢロックの取得要求
を行う。
プロセッサＢとＣとでのみ可能な処理があったとする。 プロセッサＡの命令制御部３１は、現在実行中の処理が
プロセッサＢおよびＣを必要とすると、まず主記憶１の
Ｐ−ＡＢロック回路１１に線６２０ を通してテスト＆
セットリクエストを送出し、Ｐ−ＡＢロックの取得要求
を行う。
【０００９】Ｐ−ＡＢロック回路１１はテスト＆セット
リクエストを受信すると、Ｐ−ＡＢロックがすでに他プ
ロセッサによって取得済であるかどうかチェックし、他
のプロセッサがロックを取得していなかった場合（アン
ロック状態）には、線６１０ を通じてロック成功リプ
ライを命令制御部３１に送出するとともに、プロセッサ
ＡによるＰ−ＡＢロック取得済とする。他プロセッサに
よって既に取得済であるとＰ−ＡＢロック回路１１は線
６１０ を通してロック不成功リプライを命令制御部３
１に送出する。
リクエストを受信すると、Ｐ−ＡＢロックがすでに他プ
ロセッサによって取得済であるかどうかチェックし、他
のプロセッサがロックを取得していなかった場合（アン
ロック状態）には、線６１０ を通じてロック成功リプ
ライを命令制御部３１に送出するとともに、プロセッサ
ＡによるＰ−ＡＢロック取得済とする。他プロセッサに
よって既に取得済であるとＰ−ＡＢロック回路１１は線
６１０ を通してロック不成功リプライを命令制御部３
１に送出する。
【００１０】命令制御部３１は線６１０ からの受信す
るリプライが不成功リプライであるときは、成功リプラ
イを受信するまでＰ−ＡＢロック回路１１にテスト＆セ
ットリクエストを送出とリプライ受信とを繰返す。命令
制御部３１は成功リプライを受信すると、こんどはＰ−
ＢＣロック回路１２に対し線６２０を通してテスト＆セ
ットリクエストを送出し、Ｐ−ＢＣとロックの取得要求
を行う。
るリプライが不成功リプライであるときは、成功リプラ
イを受信するまでＰ−ＡＢロック回路１１にテスト＆セ
ットリクエストを送出とリプライ受信とを繰返す。命令
制御部３１は成功リプライを受信すると、こんどはＰ−
ＢＣロック回路１２に対し線６２０を通してテスト＆セ
ットリクエストを送出し、Ｐ−ＢＣとロックの取得要求
を行う。
【００１１】Ｐ−ＢＣロック回路１２はＰ−ＡＢロック
回路１１と同様に線６１０ を通してロック成功リプラ
イ又はロック不成功リプライを命令制御部３１に送出す
る。 命令制御部３１はＰ−ＡＢロックを取得した時と同じよ
うに、ロック成功リプライを受信するまでテスト＆セッ
トリクエスト送出とリプライ受信とを繰返す。
回路１１と同様に線６１０ を通してロック成功リプラ
イ又はロック不成功リプライを命令制御部３１に送出す
る。 命令制御部３１はＰ−ＡＢロックを取得した時と同じよ
うに、ロック成功リプライを受信するまでテスト＆セッ
トリクエスト送出とリプライ受信とを繰返す。
【００１２】命令制御部３１はＰ−ＢＣロックを取得す
ると、プロセッサＢとＣとに行ってもらう処理を示す情
報（通信データ）を線６２０ を通して主記憶１の通信
データエリアに格納し、線６３０ を通しＰ−ＡＢをプ
ロセッサＢに送出する。Ｐ−ＡＢを送出したプロセッサ
Ａはリプライ用のＰ−ＡＢ通信を受信するまでリプライ
待ちを行う。
ると、プロセッサＢとＣとに行ってもらう処理を示す情
報（通信データ）を線６２０ を通して主記憶１の通信
データエリアに格納し、線６３０ を通しＰ−ＡＢをプ
ロセッサＢに送出する。Ｐ−ＡＢを送出したプロセッサ
Ａはリプライ用のＰ−ＡＢ通信を受信するまでリプライ
待ちを行う。
【００１３】プロセッサＢのＰ−ＡＢ割込フラグ４２は
プロセッサＡの送出するＰ−ＡＢによってセットされる
。プロセッサＢの命令制御部４１は、実行中の処理が終
了すると、Ｐ−ＡＢ割込フラグ４２とＰ−ＢＣ割込フラ
グ４３とから、割込要因があるかないかををチェックす
る。この場合、Ｐ−ＡＢ割込フラグ４２がセットされて
いるので、Ｐ−ＡＢ割込処理を行う。
プロセッサＡの送出するＰ−ＡＢによってセットされる
。プロセッサＢの命令制御部４１は、実行中の処理が終
了すると、Ｐ−ＡＢ割込フラグ４２とＰ−ＢＣ割込フラ
グ４３とから、割込要因があるかないかををチェックす
る。この場合、Ｐ−ＡＢ割込フラグ４２がセットされて
いるので、Ｐ−ＡＢ割込処理を行う。
【００１４】プロセッサＢの命令制御部４１は、先ずＰ
−ＡＢ割込フラグ４２をリセットして主記憶１の通信デ
ータエリアに格納された通信データを読出すことにより
、自プロセッサで何をすべきかを認識する。この例では
、自プロセッサで処理を行った後プロセッサＣに処理を
移行し、プロセッサＣの処理が終了するとプロセッサＡ
に対してリプライ用のＰ−ＡＢを送出すると認識する。
−ＡＢ割込フラグ４２をリセットして主記憶１の通信デ
ータエリアに格納された通信データを読出すことにより
、自プロセッサで何をすべきかを認識する。この例では
、自プロセッサで処理を行った後プロセッサＣに処理を
移行し、プロセッサＣの処理が終了するとプロセッサＡ
に対してリプライ用のＰ−ＡＢを送出すると認識する。
【００１５】命令制御部４１は自プロセッサで行うべき
処理を行った後、主記憶１上の通信データエリアにプロ
セッサＣが処理すべき情報を格納する。そして命令制御
部４１は線１４２ を通してＰ−ＢＣをプロセッサＣに
送出すると、プロセッサＣからのリプライ用のＰ−ＢＣ
を受信するまでリプライ待ちする。
処理を行った後、主記憶１上の通信データエリアにプロ
セッサＣが処理すべき情報を格納する。そして命令制御
部４１は線１４２ を通してＰ−ＢＣをプロセッサＣに
送出すると、プロセッサＣからのリプライ用のＰ−ＢＣ
を受信するまでリプライ待ちする。
【００１６】プロセッサＣのＰ−ＢＣ割込フラグ５２は
、プロセッサＢの送出するＰ−ＢＣによってセットされ
る。プロセッサＣの命令制御部５１は、実行中の処理が
終了すると、Ｐ−ＢＣ割込フラグ５２をチェックするこ
とにより、割込要因の有無を認識する。この場合Ｐ−Ｂ
Ｃ割込フラグ５２がセットされているので、命令制御部
５１はＰ−ＢＣ割込処理を行う。
、プロセッサＢの送出するＰ−ＢＣによってセットされ
る。プロセッサＣの命令制御部５１は、実行中の処理が
終了すると、Ｐ−ＢＣ割込フラグ５２をチェックするこ
とにより、割込要因の有無を認識する。この場合Ｐ−Ｂ
Ｃ割込フラグ５２がセットされているので、命令制御部
５１はＰ−ＢＣ割込処理を行う。
【００１７】プロセッサＣの命令制御部５１は先ず始め
にＰ−ＢＣ割込フラグ５２をリセットし、主記憶１上の
通信データエリアに格納された情報を読出すことにより
、自プロセッサで何をすべきかを認識する。この例では
、「処理を行った後、処理結果を主記憶１上の通信デー
タエリアに格納し、リプライ用のＰ−ＢＣをプロセッサ
Ｂに送出する」ことと認識する。
にＰ−ＢＣ割込フラグ５２をリセットし、主記憶１上の
通信データエリアに格納された情報を読出すことにより
、自プロセッサで何をすべきかを認識する。この例では
、「処理を行った後、処理結果を主記憶１上の通信デー
タエリアに格納し、リプライ用のＰ−ＢＣをプロセッサ
Ｂに送出する」ことと認識する。
【００１８】命令制御部５１は指定された処理を行った
後、処理結果を主記憶１上の通信データエリアに格納し
、処理の終了を通知するリプライ用のＰ−ＢＣを線６５
０ を通しプロセッサＢに送出する。プロセッサＣはリ
プライ用のＰ−ＢＣを送出すると、Ｐ−ＢＣ割込処理を
終了する。
後、処理結果を主記憶１上の通信データエリアに格納し
、処理の終了を通知するリプライ用のＰ−ＢＣを線６５
０ を通しプロセッサＢに送出する。プロセッサＣはリ
プライ用のＰ−ＢＣを送出すると、Ｐ−ＢＣ割込処理を
終了する。
【００１９】リプライ待ちを行っていたプロセッサＢの
命令制御部４１は、プロセッサＣのリプライ用Ｐ−ＢＣ
によって、Ｐ−ＢＣ割込フラグがセットされるため、リ
プライ待ちから抜ける。リプライ待ちから抜けた命令制
御部４１は、Ｐ−ＢＣ割込フラグ４３をリセットした後
、リプライ用Ｐ−ＡＢを線６４０ を通しプロセッサＡ
に送出する。プロセッサＢはリプライ用のＰ−ＡＢを送
出すると、Ｐ−ＡＢ割込処理を終了する。
命令制御部４１は、プロセッサＣのリプライ用Ｐ−ＢＣ
によって、Ｐ−ＢＣ割込フラグがセットされるため、リ
プライ待ちから抜ける。リプライ待ちから抜けた命令制
御部４１は、Ｐ−ＢＣ割込フラグ４３をリセットした後
、リプライ用Ｐ−ＡＢを線６４０ を通しプロセッサＡ
に送出する。プロセッサＢはリプライ用のＰ−ＡＢを送
出すると、Ｐ−ＡＢ割込処理を終了する。
【００２０】リプライ待ちを行っていたプロセッサＡの
命令制御部３１は、プロセッサＢのリプライ用Ｐ−ＡＢ
によってＰ−ＡＢ割込フラグ３２がセットされるため、
リプライ待ちから抜ける。リプライ待ちから抜けた命令
制御部３１はＰ−ＡＢ割込フラグ３２をリセットした後
、プロセッサＣが主記憶１の通信データエリアに格納し
た処理結果を読出す。
命令制御部３１は、プロセッサＢのリプライ用Ｐ−ＡＢ
によってＰ−ＡＢ割込フラグ３２がセットされるため、
リプライ待ちから抜ける。リプライ待ちから抜けた命令
制御部３１はＰ−ＡＢ割込フラグ３２をリセットした後
、プロセッサＣが主記憶１の通信データエリアに格納し
た処理結果を読出す。
【００２１】次に、Ｐ−ＡＢロック回路１１とＰ−ＢＣ
ロック回路１２とに線６２０ を通して夫々Ｐ−ＡＢロ
ック、Ｐ−ＢＣロックの解除要求を行う。そして、命令
制御部３３は読出した処理結果をもとに処理を続行する
。
ロック回路１２とに線６２０ を通して夫々Ｐ−ＡＢロ
ック、Ｐ−ＢＣロックの解除要求を行う。そして、命令
制御部３３は読出した処理結果をもとに処理を続行する
。
【００２２】図８はプロセッサＣからプロセッサＢへ、
そしてプロセッサＡにプロセッサ間通信を行い処理を移
行するフローである。処理の概要は図７と同じなので簡
単に説明する。
そしてプロセッサＡにプロセッサ間通信を行い処理を移
行するフローである。処理の概要は図７と同じなので簡
単に説明する。
【００２３】プロセッサＣはまずＰ−ＡＢロックを取得
し、次にＰ−ＢＣロックを取得する。ロックを取得した
プロセッサＣは主記憶１の通信データエリアに通信デー
タをセットし、Ｐ−ＢＣをプロセッサＢに送出する。そ
してリプライ待ちを行う。
し、次にＰ−ＢＣロックを取得する。ロックを取得した
プロセッサＣは主記憶１の通信データエリアに通信デー
タをセットし、Ｐ−ＢＣをプロセッサＢに送出する。そ
してリプライ待ちを行う。
【００２４】Ｐ−ＡＢを受信したプロセッサＢはＰ−Ａ
Ｂ割込処理を行う。プロセッサＢが行うＰ−ＡＢ割込処
理は先ずＰ−ＡＢ割込フラグ４２をリセットし通信デー
タエリアの通信データを読出す。そして通信データに従
って処理を行った後、通信データエリアに通信データを
格納し、Ｐ−ＡＢをプロセッサＡに送出する。Ｐ−ＡＢ
を送出したプロセッサＢはリプライ待ちを行う。
Ｂ割込処理を行う。プロセッサＢが行うＰ−ＡＢ割込処
理は先ずＰ−ＡＢ割込フラグ４２をリセットし通信デー
タエリアの通信データを読出す。そして通信データに従
って処理を行った後、通信データエリアに通信データを
格納し、Ｐ−ＡＢをプロセッサＡに送出する。Ｐ−ＡＢ
を送出したプロセッサＢはリプライ待ちを行う。
【００２５】プロセッサＡはＰ−ＡＢ割込処理を実行す
る。プロセッサＡが行うＰ−ＡＢ割込処理は先ずＰ−Ａ
Ｂ割込フラグ３２をリセットし、通信データエリアの通
信データを読出す。次にプロセッサＡは通信データに従
って処理を行い、処理結果を通信データエリアに格納す
る。そしてリプライ用のＰ−ＢＣをプロセッサＢに送出
し、Ｐ−ＡＢ割込処理を終了する。
る。プロセッサＡが行うＰ−ＡＢ割込処理は先ずＰ−Ａ
Ｂ割込フラグ３２をリセットし、通信データエリアの通
信データを読出す。次にプロセッサＡは通信データに従
って処理を行い、処理結果を通信データエリアに格納す
る。そしてリプライ用のＰ−ＢＣをプロセッサＢに送出
し、Ｐ−ＡＢ割込処理を終了する。
【００２６】プロセッサＢはＰ−ＡＢを受信するので、
リプライ待ちから抜け、Ｐ−ＡＢ割込フラグ４２をリセ
ットする。そしてリプライ用のＰ−ＢＣをプロセッサＣ
に送出し、Ｐ−ＢＣ割込処理を終了する。
リプライ待ちから抜け、Ｐ−ＡＢ割込フラグ４２をリセ
ットする。そしてリプライ用のＰ−ＢＣをプロセッサＣ
に送出し、Ｐ−ＢＣ割込処理を終了する。
【００２７】プロセッサＣはＰ−ＢＣを受信するのでリ
プライ待ちから抜け、Ｐ−ＢＣ割込フラグ５２のリセッ
トとプロセッサＡが通信データエリアに格納した処理結
果を読出す。そしてＰ−ＡＢロック、Ｐ−ＢＣロックを
解除し処理を続行する。
プライ待ちから抜け、Ｐ−ＢＣ割込フラグ５２のリセッ
トとプロセッサＡが通信データエリアに格納した処理結
果を読出す。そしてＰ−ＡＢロック、Ｐ−ＢＣロックを
解除し処理を続行する。
【００２８】次に通信ロックが２種類ある理由について
述べる。多数のプロセッサで構成されている情報処理装
置は、プロセッサの種類によって処理速度が異なるため
１つの通信ロックではシステム全体の性能を効率良く出
すことが出来ない。例えば、図６の従来例でプロセッサ
Ｃが複数個存在し、全て１つのＰ−ＡＢロックで行なわ
れることとする。また、プロセッサＡとプロセッサＢは
低速でかつＰ−ＡＢの使用頻度が高く、そしてプロセッ
サＣは高速で、かつプロセッサＣ間のプロセッサ間通信
の使用頻度も高いとする。
述べる。多数のプロセッサで構成されている情報処理装
置は、プロセッサの種類によって処理速度が異なるため
１つの通信ロックではシステム全体の性能を効率良く出
すことが出来ない。例えば、図６の従来例でプロセッサ
Ｃが複数個存在し、全て１つのＰ−ＡＢロックで行なわ
れることとする。また、プロセッサＡとプロセッサＢは
低速でかつＰ−ＡＢの使用頻度が高く、そしてプロセッ
サＣは高速で、かつプロセッサＣ間のプロセッサ間通信
の使用頻度も高いとする。
【００２９】この様な情報処理システムでは、低速なプ
ロセッサＡとプロセッサＢ間のＰ−ＡＢによって高速な
プロセッサＣ間同士のプロセッサ間通信が妨げられ、シ
ステム全体の性能を十分発揮出来ない。
ロセッサＡとプロセッサＢ間のＰ−ＡＢによって高速な
プロセッサＣ間同士のプロセッサ間通信が妨げられ、シ
ステム全体の性能を十分発揮出来ない。
【００３０】しかし、Ｐ−ＢＣロックを追加し、プロセ
ッサＢとプロセッサＣ間の使用頻度の少ないＰ−ＢＣと
、プロセッサＣ間同士のプロセッサ間通信を、このＰ−
ＢＣロックで排他制御すると、使用頻度の高い２つのプ
ロセッサ間通信は並列に動作するので、システム全体の
性能を十分発揮することが出来る。以上説明したことか
ら２つのロックによって通信の排他制御が行われている
のである。
ッサＢとプロセッサＣ間の使用頻度の少ないＰ−ＢＣと
、プロセッサＣ間同士のプロセッサ間通信を、このＰ−
ＢＣロックで排他制御すると、使用頻度の高い２つのプ
ロセッサ間通信は並列に動作するので、システム全体の
性能を十分発揮することが出来る。以上説明したことか
ら２つのロックによって通信の排他制御が行われている
のである。
【００３１】次にロックの取得順位について述べる。連
続した１つの処理中に２つのロックを同時に取得する必
要のある場合には、決った順序でロックを取らなければ
ならない。これをロックの取得順位と呼ぶ。たとえば図
８のフロー中でプロセッサＣのロックを取得する順序を
Ｐ−ＢＣロック先取とすると、プロセッサＣがＰ−ＢＣ
ロックを取得する。これと同じタイミングで図７のフロ
ーで示す様にプロセッサＡがＰ−ＡＢロックを取得した
とする。プロセッサＡは次にＰ−ＢＣロックを取得しよ
うとするが、プロセッサＣが既に取得しているため取得
出来ない。
続した１つの処理中に２つのロックを同時に取得する必
要のある場合には、決った順序でロックを取らなければ
ならない。これをロックの取得順位と呼ぶ。たとえば図
８のフロー中でプロセッサＣのロックを取得する順序を
Ｐ−ＢＣロック先取とすると、プロセッサＣがＰ−ＢＣ
ロックを取得する。これと同じタイミングで図７のフロ
ーで示す様にプロセッサＡがＰ−ＡＢロックを取得した
とする。プロセッサＡは次にＰ−ＢＣロックを取得しよ
うとするが、プロセッサＣが既に取得しているため取得
出来ない。
【００３２】一方プロセッサＣもＰ−ＢＣロックを取得
するとＰ−ＡＢロックを取得しようとするが、プロセッ
サＡが既にＰ−ＡＢロックを取得しているため、Ｐ−Ａ
Ｂロックを取得出来ない。従って永遠に２つのプロセッ
サはロックが取得出来なくなる。この様なことが発生し
ない様にロック取得順位が設定されているのである。
するとＰ−ＡＢロックを取得しようとするが、プロセッ
サＡが既にＰ−ＡＢロックを取得しているため、Ｐ−Ａ
Ｂロックを取得出来ない。従って永遠に２つのプロセッ
サはロックが取得出来なくなる。この様なことが発生し
ない様にロック取得順位が設定されているのである。
【００３３】上述した従来の情報処理装置では、一連の
処理でプロセッサＡからプロセッサＢそしてプロセッサ
Ｃとプロセッサ間で処理を移行する必要がある場合には
、処理を開始するプロセッサＡが最初に２つの通信ロッ
クを先ず取得している。
処理でプロセッサＡからプロセッサＢそしてプロセッサ
Ｃとプロセッサ間で処理を移行する必要がある場合には
、処理を開始するプロセッサＡが最初に２つの通信ロッ
クを先ず取得している。
【００３４】しかし、この場合プロセッサＡがＰ−ＢＣ
ロックを取得するので、Ｐ−ＢＣロックの取得時間が長
く、他のプロセッサがＰ−ＢＣロックのみを必要として
いる場合でも、Ｐ−ＢＣロックが取得出来ず、システム
全体の性能をダウンさせている１つの要因になっている
。またこの通信方式は、３つのプロセッサが全て２つの
ロックを取れる構成が要求されることになる。
ロックを取得するので、Ｐ−ＢＣロックの取得時間が長
く、他のプロセッサがＰ−ＢＣロックのみを必要として
いる場合でも、Ｐ−ＢＣロックが取得出来ず、システム
全体の性能をダウンさせている１つの要因になっている
。またこの通信方式は、３つのプロセッサが全て２つの
ロックを取れる構成が要求されることになる。
【００３５】
【発明の目的】本発明の目的は、３つのプロセッサがプ
ロセッサ間通信を効率良く取得することができるように
して、システムの性能向上を可能としたプロセッサ間通
信システムを提供することである。
ロセッサ間通信を効率良く取得することができるように
して、システムの性能向上を可能としたプロセッサ間通
信システムを提供することである。
【００３６】
【発明の構成】本発明によれば、第１及び第２のプロセ
ッサ間通信の取得要求に応答して当該通信を排他的にロ
ック取得制御する第１の排他通信ロック手段と、前記第
２及び第３のプロセッサ間通信の取得要求に応答して当
該通信を排他的にロック取得制御する第２の排他通信ロ
ック手段とを有し、前記第１〜第３のプロセッサ間の通
信処理を行うプロセッサ間通信システムであって、前記
第１のプロセッサが所定命令を実行中に前記第２及び第
３のプロセッサに対して処理を夫々移行する命令が存在
したとき、この命令に応答して、前記第１のプロセッサ
は、前記第１の排他通信ロック手段による前記第１及び
第２のプロセッサ間通信の排他的ロック取得を行った後
、前記第２のプロセッサに対して通信開始指示を行う手
段を有し、前記第２のプロセッサは、前記第１のプロセ
ッサからの通信開始指示に応答して前記第２の排他通信
ロック手段による前記第２及び第３のプロセッサ間通信
の排他的ロック取得を行った後、前記第３のプロセッサ
に対して通信開始指示を行う手段を有することを特徴と
するプロセッサ間通信システムが得られる。
ッサ間通信の取得要求に応答して当該通信を排他的にロ
ック取得制御する第１の排他通信ロック手段と、前記第
２及び第３のプロセッサ間通信の取得要求に応答して当
該通信を排他的にロック取得制御する第２の排他通信ロ
ック手段とを有し、前記第１〜第３のプロセッサ間の通
信処理を行うプロセッサ間通信システムであって、前記
第１のプロセッサが所定命令を実行中に前記第２及び第
３のプロセッサに対して処理を夫々移行する命令が存在
したとき、この命令に応答して、前記第１のプロセッサ
は、前記第１の排他通信ロック手段による前記第１及び
第２のプロセッサ間通信の排他的ロック取得を行った後
、前記第２のプロセッサに対して通信開始指示を行う手
段を有し、前記第２のプロセッサは、前記第１のプロセ
ッサからの通信開始指示に応答して前記第２の排他通信
ロック手段による前記第２及び第３のプロセッサ間通信
の排他的ロック取得を行った後、前記第３のプロセッサ
に対して通信開始指示を行う手段を有することを特徴と
するプロセッサ間通信システムが得られる。
【００３７】
【実施例】以下に、図面を用いて本発明の実施例を説明
する。
する。
【００３８】図１は本発明の一実施例のブロック図であ
り、図６と同等部分は同一符号により示す。主記憶１は
メモリとＰ−ＡＢロック回路１１とから構成され、イン
タフェースユニット２から入力されるリクエストに従い
、Ｐ−ＡＢロック回路１１へのテスト＆セット、メモリ
への書込み及びメモリの読出しを行う。
り、図６と同等部分は同一符号により示す。主記憶１は
メモリとＰ−ＡＢロック回路１１とから構成され、イン
タフェースユニット２から入力されるリクエストに従い
、Ｐ−ＡＢロック回路１１へのテスト＆セット、メモリ
への書込み及びメモリの読出しを行う。
【００３９】インタフェースユニット２は、プロセッサ
ＢとＣとによってテスト＆セットされるＰ−ＢＣロック
回路２１と、プロセッサＡ〜Ｃおよび主記憶（ＭＭ）１
の間のデータおよび制御信号を中継する機能を有してい
る。
ＢとＣとによってテスト＆セットされるＰ−ＢＣロック
回路２１と、プロセッサＡ〜Ｃおよび主記憶（ＭＭ）１
の間のデータおよび制御信号を中継する機能を有してい
る。
【００４０】プロセッサＡは命令を制御する命令制御部
３１、命令制御部３１によって制御される演算器３３お
よびプロセッサＢから送出されるＰ−ＡＢによってセッ
トされるＰ−ＡＢ割込フラグ３２から構成されている。
３１、命令制御部３１によって制御される演算器３３お
よびプロセッサＢから送出されるＰ−ＡＢによってセッ
トされるＰ−ＡＢ割込フラグ３２から構成されている。
【００４１】プロセッサＢは命令を制御する命令制御部
４１、命令制御部４１によって制御される演算器４４、
プロセッサＡから送出されるＰ−ＡＢによってセットさ
れるＰ−ＡＢ割込フラグ４２およびプロセッサＣから送
出されるＰ−ＢＣによってセットされるＰ−ＢＣ割込フ
ラグ４３から構成される。
４１、命令制御部４１によって制御される演算器４４、
プロセッサＡから送出されるＰ−ＡＢによってセットさ
れるＰ−ＡＢ割込フラグ４２およびプロセッサＣから送
出されるＰ−ＢＣによってセットされるＰ−ＢＣ割込フ
ラグ４３から構成される。
【００４２】プロセッサＣは、命令を制御する命令制御
部５１、命令制御部５１によって制御される演算器５３
およびプロセッサＢから送出されるＰ−ＢＣによってセ
ットされるＰ−ＢＣ割込フラグ５２により構成される。
部５１、命令制御部５１によって制御される演算器５３
およびプロセッサＢから送出されるＰ−ＢＣによってセ
ットされるＰ−ＢＣ割込フラグ５２により構成される。
【００４３】そして、Ｐ−ＡＢロック回路１１およびＰ
−ＢＣロック回路１２のＰ−ＡＢロック、Ｐ−ＢＣロッ
クの取得順位はＰ−ＡＢロック先取とする。また、プロ
セッサＢの命令制御部４１は、１命令終了後、図２に示
す処理を行う様になっている。１命令が終了すると命令
制御部４１のシーケンスは、システムイベントポーラに
分岐する。
−ＢＣロック回路１２のＰ−ＡＢロック、Ｐ−ＢＣロッ
クの取得順位はＰ−ＡＢロック先取とする。また、プロ
セッサＢの命令制御部４１は、１命令終了後、図２に示
す処理を行う様になっている。１命令が終了すると命令
制御部４１のシーケンスは、システムイベントポーラに
分岐する。
【００４４】システムイベントポーラは、Ｐ−ＢＣ割込
フラグ４３が“１”（セット状態）か“０”（リセット
状態）かチェックして“１”であればＰ−ＢＣ割込処理
を実行する。Ｐ−ＢＣ割込フラグ４３が“０”のときは
、Ｐ−ＡＢ割込フラグ４２が“１”か“０”かチェック
し、“１”であればＰ−ＡＢ割込処理を実行する。Ｐ−
ＡＢ割込フラグ４２が“０”のときは、割込要因がなか
ったとして、次の命令を実行する。Ｐ−ＢＣ割込処理、
Ｐ−ＡＢ割込処理が終了した場合は、１命令が終了した
時と同じようにシステムイベントポーラに分岐する。
フラグ４３が“１”（セット状態）か“０”（リセット
状態）かチェックして“１”であればＰ−ＢＣ割込処理
を実行する。Ｐ−ＢＣ割込フラグ４３が“０”のときは
、Ｐ−ＡＢ割込フラグ４２が“１”か“０”かチェック
し、“１”であればＰ−ＡＢ割込処理を実行する。Ｐ−
ＡＢ割込フラグ４２が“０”のときは、割込要因がなか
ったとして、次の命令を実行する。Ｐ−ＢＣ割込処理、
Ｐ−ＡＢ割込処理が終了した場合は、１命令が終了した
時と同じようにシステムイベントポーラに分岐する。
【００４５】命令制御部３１，５１も同様に１命令又は
１つの処理が終了時点でシステムイベントポーラに分岐
する。ただし、命令制御部３１はＰ−ＡＢ割込フラグ３
２を、命令制御部５１はＰ−ＢＣ割込フラグ５２を夫々
チェックする。
１つの処理が終了時点でシステムイベントポーラに分岐
する。ただし、命令制御部３１はＰ−ＡＢ割込フラグ３
２を、命令制御部５１はＰ−ＢＣ割込フラグ５２を夫々
チェックする。
【００４６】ここで、プロセッサＡの処理の中でプロセ
ッサＣでしか出来ない処理があったとする。図３はプロ
セッサＡからプロセッサＢへ、そしてプロセッサＣにプ
ロセッサ間通信を通して処理を移行するフローである。 この図を参照して上記の処理を説明する。
ッサＣでしか出来ない処理があったとする。図３はプロ
セッサＡからプロセッサＢへ、そしてプロセッサＣにプ
ロセッサ間通信を通して処理を移行するフローである。 この図を参照して上記の処理を説明する。
【００４７】プロセッサＡは直接プロセッサ間通信をプ
ロセッサとに送出できないので、プロセッサＢを中継し
て通信を送らなければならない。先ず、プロセッサＡは
プロセッサＢに通信を送出するため線１３０ を通して
主記憶１のＰ−ＡＢロック回路１１にテスト＆セットリ
クエストを送出し、Ｐ−ＡＢロック取得要求を行う。そ
して線１１０ から送られてくるロックリプライ信号に
よってロックが成功したか否かを知る。
ロセッサとに送出できないので、プロセッサＢを中継し
て通信を送らなければならない。先ず、プロセッサＡは
プロセッサＢに通信を送出するため線１３０ を通して
主記憶１のＰ−ＡＢロック回路１１にテスト＆セットリ
クエストを送出し、Ｐ−ＡＢロック取得要求を行う。そ
して線１１０ から送られてくるロックリプライ信号に
よってロックが成功したか否かを知る。
【００４８】ロック不成功のときには、ロックが成功す
るまで繰返す。ロック成功の場合には、プロセッサＣの
行うべき処理を示す情報を主記憶上にセットしＰ−ＡＢ
をプロセッサＢに送出すると、Ｐ−ＡＢ割込フラグ４２
が“１”になるまで待つ。
るまで繰返す。ロック成功の場合には、プロセッサＣの
行うべき処理を示す情報を主記憶上にセットしＰ−ＡＢ
をプロセッサＢに送出すると、Ｐ−ＡＢ割込フラグ４２
が“１”になるまで待つ。
【００４９】プロセッサＢはプロセッサＡのＰ−ＡＢの
送出によりＰ−ＡＢ割込フラグが“１”にセットされる
。従って１命令または１処理の終了によってＰ−ＡＢ割
込処理が実行される。Ｐ−ＡＢ割込処理は、先ず主記憶
にプロセッサＡが格納したプロセッサＢの行うべき処理
を示した情報を読出し、自プロセッサが何をすべきかを
認識する。この場合、プロセッサＢはプロセッサＣにプ
ロセッサＡから処理の要求があることを知らせれば良い
。従ってプロセッサＢの命令制御部４１はプロセッサＣ
にＰ−ＢＣ送出に必要なＰ−ＢＣロックを取得するため
、線１４３ を通じてＰ−ＢＣロック回路２１にロック
リクエストを送出する。
送出によりＰ−ＡＢ割込フラグが“１”にセットされる
。従って１命令または１処理の終了によってＰ−ＡＢ割
込処理が実行される。Ｐ−ＡＢ割込処理は、先ず主記憶
にプロセッサＡが格納したプロセッサＢの行うべき処理
を示した情報を読出し、自プロセッサが何をすべきかを
認識する。この場合、プロセッサＢはプロセッサＣにプ
ロセッサＡから処理の要求があることを知らせれば良い
。従ってプロセッサＢの命令制御部４１はプロセッサＣ
にＰ−ＢＣ送出に必要なＰ−ＢＣロックを取得するため
、線１４３ を通じてＰ−ＢＣロック回路２１にロック
リクエストを送出する。
【００５０】そして、命令制御部４１は、Ｐ−ＢＣロッ
ク回路２１から線１２１ を通して送出されるロックリ
プライ信号によってＰ−ＢＣロックの取得の成功と不成
功を知る。不成功の場合はロック成功となるまで繰返す
。成功した場合は、Ｐ−ＡＢ割込フラグ４２をリセット
しＰ−ＢＣに必要な情報を主記憶上に書移す。
ク回路２１から線１２１ を通して送出されるロックリ
プライ信号によってＰ−ＢＣロックの取得の成功と不成
功を知る。不成功の場合はロック成功となるまで繰返す
。成功した場合は、Ｐ−ＡＢ割込フラグ４２をリセット
しＰ−ＢＣに必要な情報を主記憶上に書移す。
【００５１】次に、命令制御部４１はプロセッサＣに対
しＰ−ＢＣを送出し、プロセッサＣからＰ−ＢＣが送出
されるまで待つ。プロセッサＣはＰ−ＢＣ割込フラグ５
２がプロセッサＢのＰ−ＢＣによってセットされるので
、１命令終了時にＰ−ＢＣ割込処理が実行される。Ｐ−
ＢＣ割込処理は、最初にＰ−ＢＣ割込フラグ５２をリセ
ットした後、プロセッサＢが主記憶１に格納した情報を
読出し、その情報に従った処理を行う。そして処理結果
を主記憶上の通信データエリアに格納し、プロセッサＢ
に対し、Ｐ−ＢＣを送出し、Ｐ−ＢＣ割込処理を終了す
る。
しＰ−ＢＣを送出し、プロセッサＣからＰ−ＢＣが送出
されるまで待つ。プロセッサＣはＰ−ＢＣ割込フラグ５
２がプロセッサＢのＰ−ＢＣによってセットされるので
、１命令終了時にＰ−ＢＣ割込処理が実行される。Ｐ−
ＢＣ割込処理は、最初にＰ−ＢＣ割込フラグ５２をリセ
ットした後、プロセッサＢが主記憶１に格納した情報を
読出し、その情報に従った処理を行う。そして処理結果
を主記憶上の通信データエリアに格納し、プロセッサＢ
に対し、Ｐ−ＢＣを送出し、Ｐ−ＢＣ割込処理を終了す
る。
【００５２】プロセッサＢの命令制御部４１は、プロセ
ッサＣのＰ−ＢＣによってＰ−ＢＣ割込フラグ４３が“
１”になるため、リプライ待ちをやめて次の処理を行な
う。命令制御部４１はＰ−ＢＣ割込フラグ４３をリセッ
トし、線１４３を通じてＰ−ＢＣロック回路２１にロッ
ク解除リクエストを送出し、Ｐ−ＢＣロックをアンロッ
ク状態にする。そしてプロセッサＡに対し、Ｐ−ＡＢを
送出する。
ッサＣのＰ−ＢＣによってＰ−ＢＣ割込フラグ４３が“
１”になるため、リプライ待ちをやめて次の処理を行な
う。命令制御部４１はＰ−ＢＣ割込フラグ４３をリセッ
トし、線１４３を通じてＰ−ＢＣロック回路２１にロッ
ク解除リクエストを送出し、Ｐ−ＢＣロックをアンロッ
ク状態にする。そしてプロセッサＡに対し、Ｐ−ＡＢを
送出する。
【００５３】プロセッサＡの命令制御部３１は、プロセ
ッサＢのＰ−ＡＢ送出によってＰ−ＡＢ割込フラグ３３
がセットされるので、リプライ待ちから抜ける。そして
、命令制御部３１はＰ−ＡＢ割込フラグ３２をリセット
し、プロセッサＣが主記憶に格納した処理結果を読出す
。そして、Ｐ−ＡＢロック回路１１に線１３０ を通じ
Ｐ−ＡＢロック解除リクエストを送出し、Ｐ−ＡＢロッ
クをアンロック状態にし、処理を続行する。
ッサＢのＰ−ＡＢ送出によってＰ−ＡＢ割込フラグ３３
がセットされるので、リプライ待ちから抜ける。そして
、命令制御部３１はＰ−ＡＢ割込フラグ３２をリセット
し、プロセッサＣが主記憶に格納した処理結果を読出す
。そして、Ｐ−ＡＢロック回路１１に線１３０ を通じ
Ｐ−ＡＢロック解除リクエストを送出し、Ｐ−ＡＢロッ
クをアンロック状態にし、処理を続行する。
【００５４】次にプロセッサＣの処理中にプロセッサＡ
でのみ処理可能な部分があった場合の動作について図４
を用いて説明する。
でのみ処理可能な部分があった場合の動作について図４
を用いて説明する。
【００５５】プロセッサＣはプロセッサ間通信を用いプ
ロセッサＢを中継してプロセッサＡに処理の通信を行わ
なければならないので、Ｐ−ＢＣロックとＰ−Ａロック
の両方のロックを取得する必要がある。これはプロセッ
サＣがＰ−ＢＣをプロセッサＢに送出する時に、Ｐ−Ｂ
Ｃロックの取得が必要とするが、ロック取得順位がＰ−
ＡＢロックの先取となっているため、先にＰ−ＡＢロッ
クも取得する必要があるためである。
ロセッサＢを中継してプロセッサＡに処理の通信を行わ
なければならないので、Ｐ−ＢＣロックとＰ−Ａロック
の両方のロックを取得する必要がある。これはプロセッ
サＣがＰ−ＢＣをプロセッサＢに送出する時に、Ｐ−Ｂ
Ｃロックの取得が必要とするが、ロック取得順位がＰ−
ＡＢロックの先取となっているため、先にＰ−ＡＢロッ
クも取得する必要があるためである。
【００５６】プロセッサＣの命令制御部５１は先ず線１
５０ を通して主記憶のＰ−ＡＢロック回路１１にＰ−
ＡＢロック取得要求を行う。Ｐ−ＡＢロック回路１１は
線１１２ を通し、ロックの成功／不成功を示すロック
リプライ信号を命令制御５１に送出するので、命令制御
部５１はロック不成功であればロック成功となるまで繰
返す。ロック成功のとき命令制御部５１は線１５３ を
通してインタフェイスユニット２内のＰ−ＢＣロック回
路２１にロック取得要求を送出する。Ｐ−ＢＣ回路２１
は線１２２ を通してロックの成功／不成功を示すロッ
クリプライ信号を命令制御部５１に送出するので、命令
制御部５１はロック不成功であればＰ−ＢＣロック成功
となるまで繰返す。
５０ を通して主記憶のＰ−ＡＢロック回路１１にＰ−
ＡＢロック取得要求を行う。Ｐ−ＡＢロック回路１１は
線１１２ を通し、ロックの成功／不成功を示すロック
リプライ信号を命令制御５１に送出するので、命令制御
部５１はロック不成功であればロック成功となるまで繰
返す。ロック成功のとき命令制御部５１は線１５３ を
通してインタフェイスユニット２内のＰ−ＢＣロック回
路２１にロック取得要求を送出する。Ｐ−ＢＣ回路２１
は線１２２ を通してロックの成功／不成功を示すロッ
クリプライ信号を命令制御部５１に送出するので、命令
制御部５１はロック不成功であればＰ−ＢＣロック成功
となるまで繰返す。
【００５７】ロックリプライ信号がロック成功を示して
いる場合、プロセッサＣはプロセッサＡの行うべき処理
を示す情報を主記憶上にセットし、Ｐ−ＢＣをプロセッ
サＢに送出する。そしてＰ−ＢＣ割込フラグ５２が“１
”になるまでリプライ待ちを行う。
いる場合、プロセッサＣはプロセッサＡの行うべき処理
を示す情報を主記憶上にセットし、Ｐ−ＢＣをプロセッ
サＢに送出する。そしてＰ−ＢＣ割込フラグ５２が“１
”になるまでリプライ待ちを行う。
【００５８】プロセッサＢは、プロセッサＣからのＰ−
ＢＣによってＰ−ＢＣ割込フラグ４３が“１”になるの
で、システムイベントポーラで呼出され、Ｐ−ＢＣ割込
処理を行う。Ｐ−ＢＣ割込処理は先ずフラグ４３をリセ
ットし、プロセッサＣがセットした主記憶上の通信デー
タを読出す。プロセッサＢは読出した通信データによっ
てプロセッサＣからプロセッサＡへの通信の橋渡しを行
う処理であることを認識する。
ＢＣによってＰ−ＢＣ割込フラグ４３が“１”になるの
で、システムイベントポーラで呼出され、Ｐ−ＢＣ割込
処理を行う。Ｐ−ＢＣ割込処理は先ずフラグ４３をリセ
ットし、プロセッサＣがセットした主記憶上の通信デー
タを読出す。プロセッサＢは読出した通信データによっ
てプロセッサＣからプロセッサＡへの通信の橋渡しを行
う処理であることを認識する。
【００５９】そして、プロセッサＢは主記憶上のデータ
エリアにＰ−ＡＢ通信に必要なデータを書移し、プロセ
ッサＡにＰ−ＡＢを送出する。Ｐ−ＡＢを送出したプロ
セッサＢはＰ−ＡＢ割込フラグ４２が“１”になるまで
リプライ待ちを行う。
エリアにＰ−ＡＢ通信に必要なデータを書移し、プロセ
ッサＡにＰ−ＡＢを送出する。Ｐ−ＡＢを送出したプロ
セッサＢはＰ−ＡＢ割込フラグ４２が“１”になるまで
リプライ待ちを行う。
【００６０】プロセッサＡは、Ｐ−ＡＢ割込フラグ３２
がプロセッサＢのＰ−ＡＢによってセットされるので、
１命令または１処理の終了時にＰ−ＡＢ割込処理が実行
される。Ｐ−ＡＢ割込処理は、最初にＰ−ＡＢ割込フラ
グ３２をリセットした後、プロセッサＢが主記憶に格納
した情報を読出し、その情報に従った処理を行う。そし
て処理結果を主記憶上の通信データエリアに格納し、プ
ロセッサＢに対しＰ−ＡＢを送出し、Ｐ−ＡＢ割込処理
を終了する。
がプロセッサＢのＰ−ＡＢによってセットされるので、
１命令または１処理の終了時にＰ−ＡＢ割込処理が実行
される。Ｐ−ＡＢ割込処理は、最初にＰ−ＡＢ割込フラ
グ３２をリセットした後、プロセッサＢが主記憶に格納
した情報を読出し、その情報に従った処理を行う。そし
て処理結果を主記憶上の通信データエリアに格納し、プ
ロセッサＢに対しＰ−ＡＢを送出し、Ｐ−ＡＢ割込処理
を終了する。
【００６１】プロセッサＢの命令制御部４１はプロセッ
サＣのＰ−ＢＣによってＰ−ＢＣ割込フラグ４３が“１
”になるため、リプライ待ちをやめ、Ｐ−ＡＢ割込フラ
グ４２をリセットすると同時にプロセッサＣにＰ−ＢＣ
を送出し、Ｐ−ＢＣ割込処理を終了する。
サＣのＰ−ＢＣによってＰ−ＢＣ割込フラグ４３が“１
”になるため、リプライ待ちをやめ、Ｐ−ＡＢ割込フラ
グ４２をリセットすると同時にプロセッサＣにＰ−ＢＣ
を送出し、Ｐ−ＢＣ割込処理を終了する。
【００６２】プロセッサＣの命令制御部５１は、プロセ
ッサＢのＰ−ＢＣ送出によってＰ−ＡＢ割込フラグ５２
が“１”になるので、リプライ待ちから抜ける。そして
命令制御部５１はＰ−ＢＣ割込フラグ５２をリセットし
、主記憶上に格納されたプロセッサＡの処理結果を読出
す。次に、Ｐ−ＡＢロック、Ｐ−ＢＣをアンロックし処
理を続行する。
ッサＢのＰ−ＢＣ送出によってＰ−ＡＢ割込フラグ５２
が“１”になるので、リプライ待ちから抜ける。そして
命令制御部５１はＰ−ＢＣ割込フラグ５２をリセットし
、主記憶上に格納されたプロセッサＡの処理結果を読出
す。次に、Ｐ−ＡＢロック、Ｐ−ＢＣをアンロックし処
理を続行する。
【００６３】次にプロセッサＣの処理中にプロセッサＢ
でのみ処理可能な部分があった場合について図５を用い
て説明する。プロセッサＣはプロセッサＢに通信を送出
するので、Ｐ−ＢＣロックを取得する必要がある。プロ
セッサＣの命令制御部５１は線１５３ を通してインタ
フェ−スユニット２内のＰ−ＢＣロック回路２１にロッ
ク取得要求を送出する。Ｐ−ＢＣロック回路２１は線１
２２を通してロックの成功、不成功を示すロックリプラ
イ信号を命令制御部５１に送出するので、命令制御部５
１はロック不成功であれば、ロック成功となるまでロッ
ク処理を繰返す。
でのみ処理可能な部分があった場合について図５を用い
て説明する。プロセッサＣはプロセッサＢに通信を送出
するので、Ｐ−ＢＣロックを取得する必要がある。プロ
セッサＣの命令制御部５１は線１５３ を通してインタ
フェ−スユニット２内のＰ−ＢＣロック回路２１にロッ
ク取得要求を送出する。Ｐ−ＢＣロック回路２１は線１
２２を通してロックの成功、不成功を示すロックリプラ
イ信号を命令制御部５１に送出するので、命令制御部５
１はロック不成功であれば、ロック成功となるまでロッ
ク処理を繰返す。
【００６４】ロックリプライ信号がロック成功を示して
いる場合、プロセッサＣはプロセッサＢの行うべき処理
を示す情報を主記憶上にセットし、Ｐ−ＢＣをプロセッ
サＢに送出する。そしてＰ−ＢＣ割込フラグ５２が“１
”になるまでリプライ待ちを行う。
いる場合、プロセッサＣはプロセッサＢの行うべき処理
を示す情報を主記憶上にセットし、Ｐ−ＢＣをプロセッ
サＢに送出する。そしてＰ−ＢＣ割込フラグ５２が“１
”になるまでリプライ待ちを行う。
【００６５】プロセッサＢの命令制御部４１は、プロセ
ッサＢのＰ−ＢＣ送出によってＰ−ＢＣ割込フラグ４３
がセットされるので、１命令または１処理の終了時にＰ
−ＢＣ割込処理が実行される。Ｐ−ＢＣ割込処理は、最
初にＰ−ＢＣ割込フラグ４３をリセットした後、プロセ
ッサＣが主記憶上に格納した情報を読出し、その情報に
従った処理を行う。そして処理結果を主記憶上の通信デ
ータエリアに格納し、プロセッサＣに対しＰ−ＢＣを送
出し、Ｐ−ＢＣ割込処理を終了する。
ッサＢのＰ−ＢＣ送出によってＰ−ＢＣ割込フラグ４３
がセットされるので、１命令または１処理の終了時にＰ
−ＢＣ割込処理が実行される。Ｐ−ＢＣ割込処理は、最
初にＰ−ＢＣ割込フラグ４３をリセットした後、プロセ
ッサＣが主記憶上に格納した情報を読出し、その情報に
従った処理を行う。そして処理結果を主記憶上の通信デ
ータエリアに格納し、プロセッサＣに対しＰ−ＢＣを送
出し、Ｐ−ＢＣ割込処理を終了する。
【００６６】プロセッサＣの命令制御部５１は、プロセ
ッサＢのＰ−ＢＣ送出によってＰ−ＢＣ割込フラグ５２
がセットされるので、リプライ待ちから抜ける。そして
命令制御部５１はＰ−ＢＣ割込フラグ５２をリセットし
、プロセッサＢが主記憶に格納した処理結果を読出す。 そしてＰ−ＢＣロック回路２１に線１５３ を通しＰ−
ＢＣ解除リクエストを送出し、Ｐ−ＢＣロックをアンロ
ック状態にし、処理を続行する。
ッサＢのＰ−ＢＣ送出によってＰ−ＢＣ割込フラグ５２
がセットされるので、リプライ待ちから抜ける。そして
命令制御部５１はＰ−ＢＣ割込フラグ５２をリセットし
、プロセッサＢが主記憶に格納した処理結果を読出す。 そしてＰ−ＢＣロック回路２１に線１５３ を通しＰ−
ＢＣ解除リクエストを送出し、Ｐ−ＢＣロックをアンロ
ック状態にし、処理を続行する。
【００６７】次に、前述したプロセッサＡからプロセッ
サＣへの処理の移行と、プロセッサＣからプロセッサＢ
への処理の移行が同時に行った場合について述べる。
サＣへの処理の移行と、プロセッサＣからプロセッサＢ
への処理の移行が同時に行った場合について述べる。
【００６８】プロセッサＡはＰ−ＡＢロックを取得し、
Ｐ−ＡＢをプロセッサＢに送出する。一方、プロセッサ
Ｃは、Ｐ−ＢＣロックを取得し、Ｐ−ＢＣをプロセッサ
Ｂに送出する。従って、プロセッサＢのＰ−ＢＣ割込フ
ラグ４３、Ｐ−ＡＢ割込フラグ４２の両方がセットされ
る。プロセッサＢの命令制御部４１はＰ−ＢＣ割込処理
を先に行い、プロセッサＣからの処理を優先して行い、
プロセッサＣからの処理を終了した後、プロセッサＡか
らの処理を行う。
Ｐ−ＡＢをプロセッサＢに送出する。一方、プロセッサ
Ｃは、Ｐ−ＢＣロックを取得し、Ｐ−ＢＣをプロセッサ
Ｂに送出する。従って、プロセッサＢのＰ−ＢＣ割込フ
ラグ４３、Ｐ−ＡＢ割込フラグ４２の両方がセットされ
る。プロセッサＢの命令制御部４１はＰ−ＢＣ割込処理
を先に行い、プロセッサＣからの処理を優先して行い、
プロセッサＣからの処理を終了した後、プロセッサＡか
らの処理を行う。
【００６９】これは、プロセッサＡからの処理を先に実
行すると、Ｐ−ＢＣロックはプロセッサＣによりすでに
取得されているために、永久にロック取得が不可能とな
り、システム無動作状態となるからである。
行すると、Ｐ−ＢＣロックはプロセッサＣによりすでに
取得されているために、永久にロック取得が不可能とな
り、システム無動作状態となるからである。
【００７０】この様に、プロセッサＣからプロセッサＢ
への通信、プロセッサＣからプロセッサＢ経由でのプロ
セッサＡへの通信が共にある場合、プロセッサＢのシス
テムイベントポーラにてＰ−ＢＣ割込フラグとＰ−ＡＢ
割込フラグとが共にセット状態になると、Ｐ−ＢＣ割込
処理を優先的に処理することにより、システム無動作状
態をなくすことができる。
への通信、プロセッサＣからプロセッサＢ経由でのプロ
セッサＡへの通信が共にある場合、プロセッサＢのシス
テムイベントポーラにてＰ−ＢＣ割込フラグとＰ−ＡＢ
割込フラグとが共にセット状態になると、Ｐ−ＢＣ割込
処理を優先的に処理することにより、システム無動作状
態をなくすことができる。
【００７１】
【発明の効果】叙上の如く、本発明によれば、プロセッ
サＡがプロセッサＢ経由でプロセッサＣに通信を行うと
き、Ｐ−ＡＢに必要なＰ−ＡＢロック回路のみプロセッ
サＡが取得し、プロセッサＢがＰ−ＢＣ送出時にＰ−Ｂ
Ｃロック回路を取得するようにしたので、Ｐ−ＢＣロッ
ク回路をプロセッサＡがハードウェア構造上取得不可能
であっても、プロセッサＣに通信を出すことが可能とな
る。
サＡがプロセッサＢ経由でプロセッサＣに通信を行うと
き、Ｐ−ＡＢに必要なＰ−ＡＢロック回路のみプロセッ
サＡが取得し、プロセッサＢがＰ−ＢＣ送出時にＰ−Ｂ
Ｃロック回路を取得するようにしたので、Ｐ−ＢＣロッ
ク回路をプロセッサＡがハードウェア構造上取得不可能
であっても、プロセッサＣに通信を出すことが可能とな
る。
【００７２】また、Ｐ−ＢＣロック回路をプロセッサＢ
がＰ−ＢＣ送出直前に取得するようにしているので、Ｐ
−ＢＣロック回路の取得時間が短くなり、システム全体
の処理能力の低下が防止される。
がＰ−ＢＣ送出直前に取得するようにしているので、Ｐ
−ＢＣロック回路の取得時間が短くなり、システム全体
の処理能力の低下が防止される。
【図１】本発明の実施例のシステムブロック図である。
【図２】本発明の実施例のプロセッサが有するシステム
イベントポーラの処理フロー図である。
イベントポーラの処理フロー図である。
【図３】本発明の実施例において、プロセッサＡがプロ
セッサＢ経由でプロセッサＣに通信を行う際の処理フロ
ー図である。
セッサＢ経由でプロセッサＣに通信を行う際の処理フロ
ー図である。
【図４】本発明の実施例において、プロセッサＣがプロ
セッサＢ経由でプロセッサＡに通信を行う際の処理フロ
ー図である。
セッサＢ経由でプロセッサＡに通信を行う際の処理フロ
ー図である。
【図５】本発明の実施例において、プロセッサＣからプ
ロセッサＢへの通信を行う際の処理フロー図である。
ロセッサＢへの通信を行う際の処理フロー図である。
【図６】従来のプロセッサ間通信のためのシステムブロ
ック図である。
ック図である。
【図７】従来のプロセッサ間通信において、プロセッサ
ＡがプロセッサＢ経由でプロセッサＣに通信を行う際の
処理フロー図である。
ＡがプロセッサＢ経由でプロセッサＣに通信を行う際の
処理フロー図である。
【図８】従来のプロセッサ間通信において、プロセッサ
ＣがプロセッサＢ経由でプロセッサＡに通信を行う際の
処理フロー図である。
ＣがプロセッサＢ経由でプロセッサＡに通信を行う際の
処理フロー図である。
Ａ，Ｂ，Ｃ プロセッサ
１ 主記憶
２ インタフェースユニット
１１ Ｐ−ＡＢロック回路
２１ Ｐ−ＢＣロック回路
３１，４１，５１ 命令制御部
３２，４２ Ｐ−ＡＢ割込フラグ
４３，５３ Ｐ−ＢＣ割込フラグ
Claims (2)
- 【請求項１】 第１及び第２のプロセッサ間通信の取
得要求に応答して当該通信を排他的にロック取得制御す
る第１の排他通信ロック手段と、前記第２及び第３のプ
ロセッサ間通信の取得要求に応答して当該通信を排他的
にロック取得制御する第２の排他通信ロック手段とを有
し、前記第１〜第３のプロセッサ間の通信処理を行うプ
ロセッサ間通信システムであって、前記第１のプロセッ
サが所定命令を実行中に前記第２及び第３のプロセッサ
に対して処理を夫々移行する命令が存在したとき、この
命令に応答して、前記第１のプロセッサは、前記第１の
排他通信ロック手段による前記第１及び第２のプロセッ
サ間通信の排他的ロック取得を行った後、前記第２のプ
ロセッサに対して通信開始指示を行う手段を有し、前記
第２のプロセッサは、前記第１のプロセッサからの通信
開始指示に応答して前記第２の排他通信ロック手段によ
る前記第２及び第３のプロセッサ間通信の排他的ロック
取得を行った後、前記第３のプロセッサに対して通信開
始指示を行う手段を有することを特徴とするプロセッサ
間通信システム。 - 【請求項２】 第１及び第２のプロセッサ間通信の取
得要求に応答して当該通信を排他的にロック取得制御す
る第１の排他通信制御手段と、前記第２及び第３のプロ
セッサ間通信の取得要求に応答して当該通信を排他的に
ロック取得制御する第２の排他通信ロック手段とを有し
、前記第１〜第３のプロセッサの間の通信処理を行うプ
ロセッサ間通信システムであって、前記第１のプロセッ
サは、プロセッサ間通信の必要性に応答して前記第１の
排他通信ロック手段による前記第１及び第２のプロセッ
サ間通信の排他的ロック取得を行った後、前記第２のプ
ロセッサに対して通信開始指示を行う手段を有し、前記
第３のプロセッサは、プロセッサ間通信の必要性に応答
して前記第１の排他通信ロック手段による前記第１及び
第２のプロセッサ間通信の排他的ロック取得を行い、更
に前記第２の排他通信ロック手段による前記第２及び第
３のプロセッサ間通信の排他的ロック取得を行った後、
前記第２のプロセッサに対して通信開始指示を行う手段
を有し、前記第２のプロセッサは前記第１及び第３のプ
ロセッサからの各通信開始指示によりセットされる第１
及び第２のフラグと、前記第１のフラグのセットに応答
して前記第２の排他通信ロック手段による前記第２及び
第３のプロセッサ間通信の排他的ロック取得を行った後
、前記第３のプロセッサに対して通信開始指示を行う手
段と、前記第１及び第２のフラグが同時にセット状態に
ある時に、前記第３のプロセッサからの通信開始指示を
優先処理する手段とを含むことを特徴とするプロセッサ
間通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15403191A JPH04352062A (ja) | 1991-05-29 | 1991-05-29 | プロセッサ間通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15403191A JPH04352062A (ja) | 1991-05-29 | 1991-05-29 | プロセッサ間通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352062A true JPH04352062A (ja) | 1992-12-07 |
Family
ID=15575400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15403191A Pending JPH04352062A (ja) | 1991-05-29 | 1991-05-29 | プロセッサ間通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352062A (ja) |
-
1991
- 1991-05-29 JP JP15403191A patent/JPH04352062A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636871B2 (ja) | 並列プロセッサシステム | |
| US3934232A (en) | Interprocessor communication apparatus for a data processing system | |
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| JPH0679307B2 (ja) | コプロセッサの並行動作制御方式 | |
| US5278975A (en) | Synchronization control system in a parallel computer | |
| JPS623366A (ja) | マルチプロセツサシステム | |
| JPH04352062A (ja) | プロセッサ間通信システム | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JP2906197B2 (ja) | 二重化バス装置 | |
| JP2922342B2 (ja) | 割込み制御装置 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JP2550708B2 (ja) | デバッグ方式 | |
| JP2002207714A (ja) | マルチプロセッサ装置 | |
| JPS6134654A (ja) | バスマスタ制御装置 | |
| JPS58178468A (ja) | デ−タ処理システムの割込方式 | |
| JP2883091B2 (ja) | マルチプロセッサーシステム | |
| JPH07234850A (ja) | マルチプロセッサの装置と方法 | |
| JPH05233576A (ja) | 二重システム | |
| JPS6063662A (ja) | マルチプロセツサシステム | |
| JPS62143154A (ja) | 入出力制御装置 | |
| JPH06124242A (ja) | 二重化共有メモリ等価性保証方式 | |
| JPS60147866A (ja) | バス制御方式 | |
| JPH08249292A (ja) | 共通データ参照設定装置及び参照設定方法 | |
| JPS61131156A (ja) | マルチプロセツサシステム |