JPS61131156A - マルチプロセツサシステム - Google Patents

マルチプロセツサシステム

Info

Publication number
JPS61131156A
JPS61131156A JP59253267A JP25326784A JPS61131156A JP S61131156 A JPS61131156 A JP S61131156A JP 59253267 A JP59253267 A JP 59253267A JP 25326784 A JP25326784 A JP 25326784A JP S61131156 A JPS61131156 A JP S61131156A
Authority
JP
Japan
Prior art keywords
bus
unit
processor
processor system
interface unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59253267A
Other languages
English (en)
Inventor
Yasunori Maki
康典 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59253267A priority Critical patent/JPS61131156A/ja
Publication of JPS61131156A publication Critical patent/JPS61131156A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はそれぞれ複数のユニットにより構成されるプロ
セッサシステムをインタフェースユニットによって接続
したマルチプロセッサシステムに係り、特に一方のプロ
セッサシステムに設けられたサービスプロセッサにより
システムの診断を行うようにしたものに使用される。
〔発明の技術的背景とその問題点〕
例えばプロセッサ、データ記憶装置、データ出力装置等
で構成されるユニットを複数含むプロセッサシステムを
、インタフェースユニットを介して複数接続したマルチ
プロセッサシステムが従来から知られている。以下、添
付図面の第3図を参照して従来技術を説明する。なお、
以下の図面の説明において同一要素は同一符号で示す。
第3図は従来システムの一例の構成例である。
第1のプロセッサシステム10を構成する例えば2個の
ユニット1a、1bとサービスプロセッサ(SVP)2
は、第1のシステムバス3を介してインタフェースユニ
ット5に接続される。また、ユニット1a、1bとサー
ビスプロセッサ2は診断バス4によって互いに接続され
ている。そして、第2のプロセッサシステム20を構成
する例えば311のユニット1c、1d、1eは、第2
のシステムバス6を介してインタフェースユニット5に
接続される。
このように第1のプロセッサシステム10と第2のプロ
セッサシステム20により構成されるマルチプロセッサ
システムにおいて、ユニットの診断はサービスプロセッ
サ2によりなされる。すなわち、サービスプロセッサは
診断バス4を介してユニット診断のためのコマンドを送
出し、その応答を受信する。しかしながら、第3図の如
く第1のプロセッサシステム10内にしか診断バスが延
びでいない場合には、第2のプロセッサシステム20内
のユニット1C〜1eの診断を行うことができない。そ
して第2のプロセッサシステム20内のユニットを診断
するためには、別途診断手段を用意しなければならなか
った。
〔発明の目的〕
本発明は上記の従来技術の欠点を克服するためになされ
たもので、一方のプロセッサシステムに設けられたサー
ビスブロセッ′すを用いて、他方のプロセッサシステム
を構成するユニットの診断を行うことができるようにし
たマルチプロセッサシステムを提供することを目的とす
る。
〔発明の概要〕                  
 1上記の目的を達成するため本発明は、第1.第2の
プロセッサシステムをインタフェースユニットで接続し
たマルチプロセッサシステムにおいて、このこのインタ
フェースユニットは第1のプロセッサシステム中のサー
ビスプロセッサから送出された診断用のコマンドを第2
のプロセッサシステム中のユニットを診断するための診
断手順に変換する変換手段と、診断手順を第2のプロセ
ッサシステム中のユニットに送出し、その応答をサービ
スプロセッサに送出する第1.第2の送出手段とを備え
たマルチプロセッサシステムを提供するものである。
(発明の実施例) 以下、添付図面の第1図および第2図を参照して本発明
の一実施例を説明する。第1図は同実施例に係るシステ
ムの構成図である。第1のプロセッサシステム10と第
2のプロセッサシステム20は、インタフェースユニッ
ト5を構成する第1、第2のアダプタ5a、5bと、こ
れらの間に設けられた内部バス7を介して接続されてい
る。
第1のアダプタ5a内には、第1のシステムバス3と接
続され、これを介して第1のプロセッサシステム10内
のユニットとデータ受は渡しを行うバスインタフェース
(BIF)″部8と、診断バス4に接続されたS■イン
タフェース(SVIP)部9とが設けられている。また
第2のアダプタ5b内には、第2のシステムバス6接続
され、これを介して第2のプロセッサシステム20内の
ユニットとデータ、コマンドの受は渡しを行うバスイン
タフェース(BIF)部11と、第1.第2のアダプタ
5a、5bの各要素を制御するBIF(バスインタフェ
ース)制御部12とが設けられている。
第2図はインタフェースユニット5の詳細な構成図で、
診断機能に関係する部分のみが示されている。S■イン
タフェース部9はレジスタ群21と、サービスプロセッ
サ2からの動作要求を探知°する動作要求探知回路22
と、その動作要求信号を保持しかつBIF制御部12に
よりリセットされるフリップフロップ(F/F)23に
より構成される。ここでレジスタ群21は、サービスプ
ロセッサ2からのコマンドを格納するコマンドレジスタ
21aと、リードデータを格納するリードデータレジス
タ21bと、ライトデータを格納するライトデータレジ
スタ21cと、ユニットのステ−タスを格納するステー
タスレジスタ21dと、サービスプロセッサ2に対して
診断終了を知らせる割込レジスタ21eとを有している
バスインタフェース部11はレジスタ群31と、第2の
プロセッサシステム20中の診断対象のユニットからの
動作要求信号を受信する動作要求受信回路32と、この
動作要求信号を保持するフリップフロップ33とで構成
される。このようにしてバスインタフェース部11は、
第2のプロセッサシステム20中のユニットからの動作
要求信号を受信する機能、ユニットからのコマンド終了
を受は取る機能等を有している。また、BIFII11
m11部12は第1.第2のアダプタ5a、5bの制御
を行い、レジスタ間のデータ転送や各種の演算を行う。
次に第1図および第2図に示す実施例の動作を説明する
。まず、サービスプロセッサ2はSvインタフェース部
部内内コマンドレジスタ21aにコマンドを格納し、必
要があればリードデータ、ライトデータをデータレジス
タ21b、21cに格納した後、インタフェースユニッ
ト5に対して動作要求信号を出力する。そしてサービス
プロセッサ2は終了割込待ちの状態になる。
インタフェースユニット5は動作要求探知回路22にて
動作要求信号を受は取ると、それをフリップフロップ2
3で保持じてBIFi制御部12に知らせる。BIF制
御部12はサービスプロセッサ2から動作要求信号が送
出されたことを知ると、コマンドをチェックして、コマ
ンドレジスタ21aの内容とデータレジスタ21b、2
1C内のデータをレジスタ群31内の図示しないコマン
ドレジスタ、データレジスタに格納する。そして、B1
F制御部12は第2のシステムバス6に接続されたユニ
ット1G、1dのいずれかに対して(例     lえ
ばユニット1Cとする)動作要求信号を出力する。
第2のプロセッサシステム20中のユニット1Cはイン
タフェースユニット5からの動作要求信号を受は取ると
(このときフリップフロップ23はリセットされる)、
レジスタ群31内に格納されているコマンド、データ(
図示しない)等によって所定の処理を実行する。そして
処理が終了すると、ユニット1Cはステータス、データ
等をバスインタフェース部11内のレジスタ群31に移
し、動作要求(インターフェースユニット5が診断結果
を受は取ることの要求)信号を動作要求受信回路32に
与え、インタフェースユニット5に対して処理の終了を
知らせる。そしてインタフェースユニット5は、ユニッ
ト1Cからのコマンド実行終了の知らせを受けると(こ
のときフリップフロップ33はリセットされる)、レジ
スタ群31から必要な情報を取り出してレジスタ群21
内に移し、サービスプロセッサ2に対して割込みを要求
する。割込を要求されたサービスプロセッサ2はインタ
フェースユニット5からのステータスをチェックし、デ
ータを処理する。すなわち、第2のプロセッサシステム
20中の所定のユニット(この場合にはユニットIC>
を診断する。
次に、第1図および第2図に示す実施例によるWRIT
E REGrSTEIlコマンドの実行例を具体的に説
明する。まず、WRITE REGISTERコマンド
を実行する前には、WRITE REGISTERアド
レスをセットするコマンド(セットメモリアドレス)を
実行しておかなければならない。そしてサービスプロセ
ッサ2はコマンドレジスタ21aに14RITE RE
GISTERのコマンドをセットし、インタフェースユ
ニット5に対して動作要求をする。この動作要求信号は
動作要求探知回路22において探知され、フリップ7O
ツブ23に保持される。この状態でサービスプロセッサ
2はバスインタフェース部8からの割込み要求を待つ(
割込待ち状態になる)。
インタフェースユニット5中のバスインタフェース部8
は、このサービスプロセッサ2からの動作要求に応じて
作動する。そしてバスインタフェース部8はコマンドレ
ジスタ21aに格納されているコマンドのチェックを行
い、レジスタ群21のコマンド、ライトデータをバスイ
ンタフェース部11内のレジスタ群31に移す。この状
態で、第2のシステムバス6に接続されたユニット1c
1dのうち所定のものに割込要求を送出する。ここで、
診断対象となる所定のユニットは例えばユニット1Cで
あると仮定する。
ユニット1Cはインタフェースユニット5からの割込み
要求を受は取ると、レジスタ群31内のコマンドレジス
タ(図示しない)に格納されているコマンドにもとづい
て、前もってセーブしであるレジスタにデータを書込む
。そしてユニット1Cはステータスを作成し、これをレ
ジスタ群31内のステータレジスタ(図示しない)に格
納する。
そして、インタフェースユニット5に対して動作要求を
出す。この動作要求は動作要求受信回路32において受
信され、フリップフロップ33に保持される。
ユニット1Cからの動作要求が与えられると、インタフ
ェースユニット5はユニット1Cからのステータスをレ
ジスタ群21中のステータスレジスタ21dに格納し、
サービスプロセッサ2に対して割込要求をする。この割
込要求が与えられると、サービスプロセッサ2はステー
タスレジスタ21dに格納されているステータスを取り
出し、終了ステータスを確認して−RITE REGI
STERコマンドの実行処理を終了する。
なお、上記の実施例において各プロセッサシステムを構
成するユニットは、プロセッサ、データ記憶装置、デー
タ出力装置署の種々のものであっでもよい。また、サー
ビスプロセッサを有しない2つ以上のプロセッサシステ
ムに、サービスプロセッサを有するプロセッサシステム
が接続されたマルチプロセッサシステムにおいても、本
発明を有効に適用することができる。また、サービスプ
ロセッサを有しないシステムに診断バスが設けられてい
てもよい。
一方、前記実施例において、動作要求探知、受信回路あ
るいはBIF制御蔀等は論理回路で構成    (して
いるが、ファームウェアにより構成してもよい。但し)
?−ムウエアにすると処理ステップ数が増加するので、
処理速度が低下することがある。
(発明の効果) 上記の如く本発明では、複数のプロセッサシステムを接
続するためのインタフェースユニットに、一方のプロセ
ッサシステム中のサービスプロセッサから送出された診
断用のコマンドを第2のプロセッサシステム中のユニッ
トを診断するための診断手順に変換する変換手段と、診
断手段を第2のプロセッサシステム中のユニットに送出
し、その応答をサービスプロセッサに送出する手段とを
設けたので、一方のプロセッサシステムに設けられたサ
ービスプロセッサを用いて、他方のプロセッサシステム
を構成するユニットの診断を行うことができるようにし
たマルチプロセッサシステムを提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例のシステム構成図、第2図は
第1図に示すインタフェースユニットの詳細な構成図、
第3図は従来システムの一例の構成図である。 3.6・・・第1.第2のシステムバス、4・・・診断
バス、5a、5b・・・第1.第2のアダプタ部、7・
・・内部バス、10・・・第1のプロセッサシステム、
20・・・第2のプロセッサシステム。 出願人代理人  猪  股    清 鬼2図

Claims (1)

  1. 【特許請求の範囲】 複数のユニットおよびこれらユニットの診断を行うサー
    ビスプロセッサを、第1のシステムバスおよび診断バス
    によって互いに接続した第1のプロセッサシステムと、
    前記第1のシステムバスおよび診断バスに接続されたイ
    ンタフェースユニットと、第2のシステムバスを介して
    前記インタフェースユニットに接続された複数のユニッ
    トを有する第2のプロセッサシステムとを備え、 前記インタフェースユニットは、前記診断バスを介して
    前記第1のプロセッサシステムから送出されたコマンド
    を前記第2のプロセッサシステムを診断するための診断
    手順に変換する変換手段と、この診断手順を前記第2の
    システムバスを介して前記第2のプロセッサシステム内
    の所定の前記ユニットに送出する第1の送出手段と、前
    記診断手順に対する前記所定のユニットからの応答を前
    記第2のシステムバスを介して受信し前記サービスプロ
    セッサに送出する第2の送出手段とを有し、前記第1、
    第2ののプロセッサシステムのユニットが前記サービス
    プロセッサにより診断されるようにしたマルチプロセッ
    サシステム。
JP59253267A 1984-11-30 1984-11-30 マルチプロセツサシステム Pending JPS61131156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59253267A JPS61131156A (ja) 1984-11-30 1984-11-30 マルチプロセツサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59253267A JPS61131156A (ja) 1984-11-30 1984-11-30 マルチプロセツサシステム

Publications (1)

Publication Number Publication Date
JPS61131156A true JPS61131156A (ja) 1986-06-18

Family

ID=17248899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59253267A Pending JPS61131156A (ja) 1984-11-30 1984-11-30 マルチプロセツサシステム

Country Status (1)

Country Link
JP (1) JPS61131156A (ja)

Similar Documents

Publication Publication Date Title
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
US4381542A (en) System for interrupt arbitration
JP2996440B2 (ja) データ処理システムの診断方式
US5438675A (en) Initialization system for input/output processing units
US6078742A (en) Hardware emulation
KR950010529B1 (ko) 프로세서간 통신을 위한 메모리 공유 장치
US4740910A (en) Multiprocessor system
JP2988443B2 (ja) データ転送方式
JPS61131156A (ja) マルチプロセツサシステム
JPH0452982B2 (ja)
JP2825914B2 (ja) プロセッサ間通信方式
JPH0981533A (ja) プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ
US5398233A (en) Method of resetting coupled modules and system using the method
JPH0562384B2 (ja)
JPS5834858B2 (ja) デ−タ交換制御方式
JPS593775B2 (ja) バス要求処理装置
JP2906197B2 (ja) 二重化バス装置
JP2735246B2 (ja) テストアンドセット方式
JP2859746B2 (ja) カード識別番号分配装置
JP3047667B2 (ja) Cpu間データ転送方法
JPS61166666A (ja) 情報処理システム
JP2876676B2 (ja) プロセッサ間通信制御方法
JPH07109599B2 (ja) 処理システムの情報転送装置
JPH08297629A (ja) バス中継器
JPH0572619B2 (ja)