JP2859746B2 - カード識別番号分配装置 - Google Patents
カード識別番号分配装置Info
- Publication number
- JP2859746B2 JP2859746B2 JP3023626A JP2362691A JP2859746B2 JP 2859746 B2 JP2859746 B2 JP 2859746B2 JP 3023626 A JP3023626 A JP 3023626A JP 2362691 A JP2362691 A JP 2362691A JP 2859746 B2 JP2859746 B2 JP 2859746B2
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- identification number
- signal line
- card
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System (AREA)
Description
【０００１】
【産業上の利用分野】この発明は計算機制御装置のシス
テムリセット中に、共通バスに実装されているカード
（プリント回路装置）にその識別番号を分配する装置に
関する。なお以下各図において同一の符号は同一もしく
は相当部分を示す。
テムリセット中に、共通バスに実装されているカード
（プリント回路装置）にその識別番号を分配する装置に
関する。なお以下各図において同一の符号は同一もしく
は相当部分を示す。
【０００２】
【従来の技術】従来、計算機制御装置の共通バスに実装
されているカードを排他的にアクセスするための識別番
号を当該のカードに分配する方式としては、カード上の
設定スイッチで識別番号を設定したり、共通バスに実装
された分配機能を持つ共通バス制御カードにより識別番
号を分配する方式がある。後者の方式の場合、カード識
別番号を各カードに固有に分配するため、各カードの実
装位置（スロット位置）でカードの識別番号（スロット
ｉＤともいう）を決める方法がとられる。この識別番号
は共通バスに実装されている共通バス制御カードによっ
てシステムリセット中に分配される。
されているカードを排他的にアクセスするための識別番
号を当該のカードに分配する方式としては、カード上の
設定スイッチで識別番号を設定したり、共通バスに実装
された分配機能を持つ共通バス制御カードにより識別番
号を分配する方式がある。後者の方式の場合、カード識
別番号を各カードに固有に分配するため、各カードの実
装位置（スロット位置）でカードの識別番号（スロット
ｉＤともいう）を決める方法がとられる。この識別番号
は共通バスに実装されている共通バス制御カードによっ
てシステムリセット中に分配される。
【０００３】図４は従来の共通バス制御カード０１の構
成例を示すブロック回路図、図５はこの制御カード０１
によるスロットｉＤ分配（割当）シーケンスを示すタイ
ムチャート、図６は共通バスのスロット部分の信号線の
構成例を示す。図６において＊ＲＳＴは共通バスを構成
するリセット信号線、＊ＡＲＢ４〜＊ＡＲＢ０はスロッ
トｉＤ等を送信する調停ｉＤ信号線、＊ＡＤ０〜＊ＡＤ
１９はアドレスやデータを送信するアドレス／データバ
ス信号線（Ａ／Ｄバス信号線とも略記する）である。ま
た＊ＬＡＣＨ０〜＊ＬＡＣＨ１９は夫々この例では２０
個の各スロット（スロット０〜スロット１９）別に設け
られ、かつ夫々Ａ／Ｄ信号線＊ＡＤ０〜＊ＡＤ１９に接
続され、当該スロットにカードが実装されたとき、当該
スロットのピンＰＮを介し当該カードのｉＤラッチ端子
に接続されて有効になるｉＤラッチ信号線で、カードｉ
Ｄを夫々当該カードにラッチさせるタイミングを与える
ために用いられる。なおこの場合、スロット０には共通
バス制御カードが実装されるものとし、従って該制御カ
ードによるスロットｉＤの分配はスロット１〜スロット
１９に実装されたカードに対して行われるものとする。
また以下調停ｉＤ信号線，Ａ／Ｄバス信号線，ｉＤラッ
チ信号線を一般的に呼ぶときは＊ＡＲＢ，＊ＡＤ，＊Ｌ
ＡＣＨの符号を用いるものとする。
成例を示すブロック回路図、図５はこの制御カード０１
によるスロットｉＤ分配（割当）シーケンスを示すタイ
ムチャート、図６は共通バスのスロット部分の信号線の
構成例を示す。図６において＊ＲＳＴは共通バスを構成
するリセット信号線、＊ＡＲＢ４〜＊ＡＲＢ０はスロッ
トｉＤ等を送信する調停ｉＤ信号線、＊ＡＤ０〜＊ＡＤ
１９はアドレスやデータを送信するアドレス／データバ
ス信号線（Ａ／Ｄバス信号線とも略記する）である。ま
た＊ＬＡＣＨ０〜＊ＬＡＣＨ１９は夫々この例では２０
個の各スロット（スロット０〜スロット１９）別に設け
られ、かつ夫々Ａ／Ｄ信号線＊ＡＤ０〜＊ＡＤ１９に接
続され、当該スロットにカードが実装されたとき、当該
スロットのピンＰＮを介し当該カードのｉＤラッチ端子
に接続されて有効になるｉＤラッチ信号線で、カードｉ
Ｄを夫々当該カードにラッチさせるタイミングを与える
ために用いられる。なおこの場合、スロット０には共通
バス制御カードが実装されるものとし、従って該制御カ
ードによるスロットｉＤの分配はスロット１〜スロット
１９に実装されたカードに対して行われるものとする。
また以下調停ｉＤ信号線，Ａ／Ｄバス信号線，ｉＤラッ
チ信号線を一般的に呼ぶときは＊ＡＲＢ，＊ＡＤ，＊Ｌ
ＡＣＨの符号を用いるものとする。
【０００４】次に図４の共通バス制御カード０１におい
て、０２はこのカード０１内に設けられ、このカード０
１を制御するＣＰＵ、２はＣＰＵ０２によってｉＤが設
定されるスロットｉＤ設定レジスタ、１はこのスロット
ｉＤ設定レジスタ２の設定値（スロットｉＤ）を調停ｉ
Ｄ信号線＊ＡＲＢ４〜＊ＡＲＢ０に出力するための＊Ａ
ＲＢラインドライバ、４はスロット１〜スロット１９
（従ってｉＤラッチ信号線＊ＬＡＣＨ１〜＊ＬＡＣＨ１
９）を個別に指定するためのＬＡＣＨｎ設定レジスタ、
３はこのＬＡＣＨｎ設定レジスタ４の設定値をＡ／Ｄバ
ス信号線＊ＡＤ０〜＊ＡＤ１９に入力するためのＡ／Ｄ
バスラインドライバ、６はリセット解除時の通常のデー
タ転送時に使用される共通バスインタフェース、５はシ
ステムリセット時にリセット信号＊ＲＳＴによって＊Ａ
ＲＢラインドライバ１，Ａ／Ｄバスラインドライバ３を
有効化し、共通バスインタフェース６を無効化するイン
バータである。また＊ＲＤＹ，＊ＡＣＫは夫々共通バス
を構成するデータレディ信号線，（肯定）応答信号線で
ある。
て、０２はこのカード０１内に設けられ、このカード０
１を制御するＣＰＵ、２はＣＰＵ０２によってｉＤが設
定されるスロットｉＤ設定レジスタ、１はこのスロット
ｉＤ設定レジスタ２の設定値（スロットｉＤ）を調停ｉ
Ｄ信号線＊ＡＲＢ４〜＊ＡＲＢ０に出力するための＊Ａ
ＲＢラインドライバ、４はスロット１〜スロット１９
（従ってｉＤラッチ信号線＊ＬＡＣＨ１〜＊ＬＡＣＨ１
９）を個別に指定するためのＬＡＣＨｎ設定レジスタ、
３はこのＬＡＣＨｎ設定レジスタ４の設定値をＡ／Ｄバ
ス信号線＊ＡＤ０〜＊ＡＤ１９に入力するためのＡ／Ｄ
バスラインドライバ、６はリセット解除時の通常のデー
タ転送時に使用される共通バスインタフェース、５はシ
ステムリセット時にリセット信号＊ＲＳＴによって＊Ａ
ＲＢラインドライバ１，Ａ／Ｄバスラインドライバ３を
有効化し、共通バスインタフェース６を無効化するイン
バータである。また＊ＲＤＹ，＊ＡＣＫは夫々共通バス
を構成するデータレディ信号線，（肯定）応答信号線で
ある。
【０００５】次に図６を参照しつつ、図５に基づいて図
４の共通バス制御カード０１のＣＰＵ０２によるスロッ
トｉＤ分配動作を説明する。通常システムリセット中は
各カードはリセット状態にあり、通常のデータ転送は行
えない、そのためこの方式では共通バス制御カード０１
が、共通バス上の調停ｉＤ信号線（＊ＡＲＢ４〜＊ＡＲ
Ｂ０），Ａ／Ｄバス信号線（＊ＡＤ１９〜＊ＡＤ０），
ｉＤラッチ信号線（＊ＬＡＣＨ１９〜＊ＬＡＣＨ１），
およびリセット信号線＊ＲＳＴを使用して、次の手順で
スロットｉＤを分配する。
４の共通バス制御カード０１のＣＰＵ０２によるスロッ
トｉＤ分配動作を説明する。通常システムリセット中は
各カードはリセット状態にあり、通常のデータ転送は行
えない、そのためこの方式では共通バス制御カード０１
が、共通バス上の調停ｉＤ信号線（＊ＡＲＢ４〜＊ＡＲ
Ｂ０），Ａ／Ｄバス信号線（＊ＡＤ１９〜＊ＡＤ０），
ｉＤラッチ信号線（＊ＬＡＣＨ１９〜＊ＬＡＣＨ１），
およびリセット信号線＊ＲＳＴを使用して、次の手順で
スロットｉＤを分配する。
【０００６】（１）図外の手段によってリセット信号線
＊ＲＳＴがアクティブ（Ｌレベル）にされる。これによ
り共通バスインタフェース６は無効化され、＊ＡＲＢラ
インドライバ１，Ａ／Ｄバスラインドライバ３が有効化
される。 （２）次にＣＰＵ０２はＬＡＣＨｎ設定レジスタ４，Ａ
／Ｄバスラインドライバ３を介し、Ａ／Ｄバス信号線を
＊ＡＤ１から＊ＡＤ１９まで順にアクティブにしてい
く。これによりｎ番のスロットｎにカードが実装されて
いるとすれば、Ａ／Ｄバス信号線＊ＡＤｎがアクティブ
になると、これに対応するｉＤラッチ信号線＊ＬＡＣＨ
ｎがアクティブになる。 （３）ＣＰＵ０２はＡ／Ｄバス信号線＊ＡＤをアクティ
ブにすると同時に、このＡ／Ｄバス信号線＊ＡＤ（従っ
てｉＤラッチ信号線＊ＬＡＣＨ）で指定されるカードス
ロットに対応するスロットｉＤをスロットｉＤ設定レジ
スタ２，＊ＡＲＢラインドライバ１を介し調停ｉＤ信号
線＊ＡＲＢ４〜＊ＡＲＢ０にのせる。 （４）各カードは自身に対応するｉＤラッチ信号線＊Ｌ
ＡＣＨがアクティブとなった時点で、調停ｉＤ信号線＊
ＡＲＢ４〜＊ＡＲＢ０上のスロットｉＤを内部にラッチ
する。
＊ＲＳＴがアクティブ（Ｌレベル）にされる。これによ
り共通バスインタフェース６は無効化され、＊ＡＲＢラ
インドライバ１，Ａ／Ｄバスラインドライバ３が有効化
される。 （２）次にＣＰＵ０２はＬＡＣＨｎ設定レジスタ４，Ａ
／Ｄバスラインドライバ３を介し、Ａ／Ｄバス信号線を
＊ＡＤ１から＊ＡＤ１９まで順にアクティブにしてい
く。これによりｎ番のスロットｎにカードが実装されて
いるとすれば、Ａ／Ｄバス信号線＊ＡＤｎがアクティブ
になると、これに対応するｉＤラッチ信号線＊ＬＡＣＨ
ｎがアクティブになる。 （３）ＣＰＵ０２はＡ／Ｄバス信号線＊ＡＤをアクティ
ブにすると同時に、このＡ／Ｄバス信号線＊ＡＤ（従っ
てｉＤラッチ信号線＊ＬＡＣＨ）で指定されるカードス
ロットに対応するスロットｉＤをスロットｉＤ設定レジ
スタ２，＊ＡＲＢラインドライバ１を介し調停ｉＤ信号
線＊ＡＲＢ４〜＊ＡＲＢ０にのせる。 （４）各カードは自身に対応するｉＤラッチ信号線＊Ｌ
ＡＣＨがアクティブとなった時点で、調停ｉＤ信号線＊
ＡＲＢ４〜＊ＡＲＢ０上のスロットｉＤを内部にラッチ
する。
【０００７】
【発明が解決しようとする課題】以上の説明からわかる
ように従来の共通バス制御カードにはスロットｉＤを分
配するための専用回路と、共通バスインタフェース回路
との独立した二種類の機能が必要だったため、回路が膨
大になるという問題があった。そこで本発明はこの問題
を解消できるカード識別番号分配装置を提供することを
課題とする。
ように従来の共通バス制御カードにはスロットｉＤを分
配するための専用回路と、共通バスインタフェース回路
との独立した二種類の機能が必要だったため、回路が膨
大になるという問題があった。そこで本発明はこの問題
を解消できるカード識別番号分配装置を提供することを
課題とする。
【０００８】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１のカード識別番号分配装置は、『共通バ
スインタフェース（６など）を備え、システムの稼働時
のデータ転送の際は、（ＣＰＵ０２などの制御により）
この共通バスインタフェースを介し、共通バスのアドレ
スバス（Ａ／Ｄバス信号線＊ＡＤなど）に送信先アドレ
スを送出したのち、前記共通バス（のＡ／Ｄバス信号線
＊ＡＤなど）に送信データを送出し、かつこの送出と同
時に前記共通バスのデータレディ信号線（＊ＲＤＹな
ど）をアクティブとして前記送信データが有効である旨
を知らせ、こののち前記共通バスの応答信号線（＊ＡＣ
Ｋなど）がアクティブとなったことを判別して当該送信
データの送出を終わり、また前記システムのリセット時
に（インバータ５などを介して有効化され）前記共通バ
スで結合される各カードに夫々その実装されるスロット
別の個別の識別番号（スロットｉＤなど）を（ＣＰＵ０
２などから設定されて）前記共通バスの調停ｉＤ信号線
（＊ＡＲＢなど）に順次送出する識別番号送出手段（ス
ロットｉＤ設定レジスタ２，＊ＡＲＢラインドライバ１
など）を備え、この個別の識別番号の送出のつど、前記
共通バスのアドレスバス中の、各当該のスロットに対応
して予め定められたアドレス線をアクティブにして、各
当該のカードに当該の個別の識別番号を設定するカード
識別番号分配装置において、前記個別の識別番号の送出
のつど、前記共通バスインタフェースを介し、前記のよ
うにアドレス線をアクティブとするアドレスを前記アド
レスバスに送出したのち、前記データレディ信号線をア
クティブにする手段と、このアクティブとなった前記デ
ータレディ信号線を介し起動され前記応答信号線をアク
ティブとする応答信号作成手段とを備え、前記共通バス
インタフェースを介しこの応答信号線がアクティブとな
ったことを判別して、前記識別番号送出手段からの当該
の個別の識別番号の送出を終わらせるように』するもの
とし、また
めに、請求項１のカード識別番号分配装置は、『共通バ
スインタフェース（６など）を備え、システムの稼働時
のデータ転送の際は、（ＣＰＵ０２などの制御により）
この共通バスインタフェースを介し、共通バスのアドレ
スバス（Ａ／Ｄバス信号線＊ＡＤなど）に送信先アドレ
スを送出したのち、前記共通バス（のＡ／Ｄバス信号線
＊ＡＤなど）に送信データを送出し、かつこの送出と同
時に前記共通バスのデータレディ信号線（＊ＲＤＹな
ど）をアクティブとして前記送信データが有効である旨
を知らせ、こののち前記共通バスの応答信号線（＊ＡＣ
Ｋなど）がアクティブとなったことを判別して当該送信
データの送出を終わり、また前記システムのリセット時
に（インバータ５などを介して有効化され）前記共通バ
スで結合される各カードに夫々その実装されるスロット
別の個別の識別番号（スロットｉＤなど）を（ＣＰＵ０
２などから設定されて）前記共通バスの調停ｉＤ信号線
（＊ＡＲＢなど）に順次送出する識別番号送出手段（ス
ロットｉＤ設定レジスタ２，＊ＡＲＢラインドライバ１
など）を備え、この個別の識別番号の送出のつど、前記
共通バスのアドレスバス中の、各当該のスロットに対応
して予め定められたアドレス線をアクティブにして、各
当該のカードに当該の個別の識別番号を設定するカード
識別番号分配装置において、前記個別の識別番号の送出
のつど、前記共通バスインタフェースを介し、前記のよ
うにアドレス線をアクティブとするアドレスを前記アド
レスバスに送出したのち、前記データレディ信号線をア
クティブにする手段と、このアクティブとなった前記デ
ータレディ信号線を介し起動され前記応答信号線をアク
ティブとする応答信号作成手段とを備え、前記共通バス
インタフェースを介しこの応答信号線がアクティブとな
ったことを判別して、前記識別番号送出手段からの当該
の個別の識別番号の送出を終わらせるように』するもの
とし、また
【０００９】請求項２のカード識別番号分配装置では、
『前記応答信号作成手段は前記データレディ信号線がア
クティブとなったことを記憶するフリップフロップ（１
１など）と、システムリセット信号によって（インバー
タ５などを介し）有効化され前記フリップフロップの出
力信号を前記応答信号線に入力するゲート回路（データ
ＡＣＫドライバ１０など）とを備えた』ものとする。
『前記応答信号作成手段は前記データレディ信号線がア
クティブとなったことを記憶するフリップフロップ（１
１など）と、システムリセット信号によって（インバー
タ５などを介し）有効化され前記フリップフロップの出
力信号を前記応答信号線に入力するゲート回路（データ
ＡＣＫドライバ１０など）とを備えた』ものとする。
【００１０】
【作 用】共通バスシステムにおいて、共通バス制御カ
ードがシステムリセット中に共通バスインタフェースを
も利用しながら通常のデータ転送と類似のデータ転送を
行って、そのデータ転送における応答信号を自ら出力す
ることにして、データ転送を終結させ、共通バス上に実
装された各カードに対して個別の識別番号を分配するも
のである。
ードがシステムリセット中に共通バスインタフェースを
も利用しながら通常のデータ転送と類似のデータ転送を
行って、そのデータ転送における応答信号を自ら出力す
ることにして、データ転送を終結させ、共通バス上に実
装された各カードに対して個別の識別番号を分配するも
のである。
【００１１】
【実施例】以下図１ないし図３に基づいて本発明の実施
例を説明する。図３は共通バスシステムにおけるリセッ
ト解除後の通常データ転送のシーケンスを示す。ここで
は送信側はバスの所有権を保持しているものとすると、
次の手順で送信側は受信側に対してデータの転送を行
う。 （１）送信側は、Ａ／Ｄバス信号線＊ＡＤ（＊ＡＤ１９
〜＊ＡＤ０）に対して受信側のアドレスを出力し、受信
カードの指定を行う。 （２）送信側は、Ａ／Ｄバス信号線＊ＡＤに対して送信
データを出力し、かつデータレディ信号点＊ＲＤＹをア
クティブにし、受信側にデータが有効であることを通知
する。 （３）受信側は、データレディ信号＊ＲＤＹを確認後、
Ａ／Ｄバス信号線＊ＡＤ上のデータをカード内に取り込
み、応答信号線＊ＡＣＫをアクティブにして、データの
受信が完了したことを送信側に通知する。 （４）送信側は応答信号＊ＡＣＫを確認後、送信データ
の出力を終了し、かつデータレディ信号線＊ＲＤＹを非
アクティブにして送信を完了する。 （５）受信側は、データレディ信号線＊ＲＤＹが非アク
ティブになったのを確認後、応答信号線＊ＡＣＫを非ア
クティブにして受信を完了する。
例を説明する。図３は共通バスシステムにおけるリセッ
ト解除後の通常データ転送のシーケンスを示す。ここで
は送信側はバスの所有権を保持しているものとすると、
次の手順で送信側は受信側に対してデータの転送を行
う。 （１）送信側は、Ａ／Ｄバス信号線＊ＡＤ（＊ＡＤ１９
〜＊ＡＤ０）に対して受信側のアドレスを出力し、受信
カードの指定を行う。 （２）送信側は、Ａ／Ｄバス信号線＊ＡＤに対して送信
データを出力し、かつデータレディ信号点＊ＲＤＹをア
クティブにし、受信側にデータが有効であることを通知
する。 （３）受信側は、データレディ信号＊ＲＤＹを確認後、
Ａ／Ｄバス信号線＊ＡＤ上のデータをカード内に取り込
み、応答信号線＊ＡＣＫをアクティブにして、データの
受信が完了したことを送信側に通知する。 （４）送信側は応答信号＊ＡＣＫを確認後、送信データ
の出力を終了し、かつデータレディ信号線＊ＲＤＹを非
アクティブにして送信を完了する。 （５）受信側は、データレディ信号線＊ＲＤＹが非アク
ティブになったのを確認後、応答信号線＊ＡＣＫを非ア
クティブにして受信を完了する。
【００１２】本発明では以上と類似のデータ転送を共通
バスインタフェース６をも利用して新たな共通バス制御
カードがシステムリセット中に行う。そこでこのために
本発明の共通バス制御カードは、データレディ信号＊Ｒ
ＤＹを用いて自ら応答信号＊ＡＣＫを作成する回路と、
スロットｉＤの分配のために調停ｉＤ信号線＊ＡＲＢ４
〜＊ＡＲＢ０をドライブする回路を備え、システムリセ
ット中でも通常のデータ転送類似動作でカード識別番号
を分配することを可能としている。
バスインタフェース６をも利用して新たな共通バス制御
カードがシステムリセット中に行う。そこでこのために
本発明の共通バス制御カードは、データレディ信号＊Ｒ
ＤＹを用いて自ら応答信号＊ＡＣＫを作成する回路と、
スロットｉＤの分配のために調停ｉＤ信号線＊ＡＲＢ４
〜＊ＡＲＢ０をドライブする回路を備え、システムリセ
ット中でも通常のデータ転送類似動作でカード識別番号
を分配することを可能としている。
【００１３】図１はこの発明の共通バス制御カードの実
施例を示すブロック図であり、この新たな共通バス制御
カード０１Ａは従来（図４）と同様にＣＰＵ０２，＊Ａ
ＲＢラインドライバ１、スロットｉＤ設定レジスタ２、
共通バスインタフェース６を備えるほかに応答信号＊Ａ
ＣＫを作成するためのデータＡＣＫドライバ１０および
フリップフロップ１１、システムリセット中のみデータ
ＡＣＫドライバ１０，＊ＡＲＢラインドライバ１を有効
にするためのインバータ５を備えている。なおデータＡ
ＣＫドライバ１０はこの例では３入力のＮＡＮＤゲート
からなる。
施例を示すブロック図であり、この新たな共通バス制御
カード０１Ａは従来（図４）と同様にＣＰＵ０２，＊Ａ
ＲＢラインドライバ１、スロットｉＤ設定レジスタ２、
共通バスインタフェース６を備えるほかに応答信号＊Ａ
ＣＫを作成するためのデータＡＣＫドライバ１０および
フリップフロップ１１、システムリセット中のみデータ
ＡＣＫドライバ１０，＊ＡＲＢラインドライバ１を有効
にするためのインバータ５を備えている。なおデータＡ
ＣＫドライバ１０はこの例では３入力のＮＡＮＤゲート
からなる。
【００１４】図２はこの共通バス制御カード０１ＡのＣ
ＰＵ０２が共通バス上でプログラムによって行うスロッ
トｉＤ分配のタインミングシーケンスを示す。次に図１
を参照しつつ図２を説明する。まず図外の手段によって
リセット信号線＊ＲＳＴがアクティブ（Ｌ）になると、
＊ＡＲＢラインドライバ１，データＡＣＫドライバ１０
が有効化される。但し本発明ではこのリセットによって
共通バスインタフェース６が従来のように無効化される
ことはない。次にＣＰＵ０２はスロットｉＤ設定レジス
タ２にスロット１のｉＤを書き込む。これにより＊ＡＲ
Ｂラインドライバ１を介して共通バスの調停ｉＤ信号線
＊ＡＲＢ４〜＊ＡＲＢ０上にこのスロット１のスロット
ｉＤが送出される。またこれと並行してＣＰＵ０２は共
通バスインタフェース６を介して通常データ転送と同様
のアクセスによりＡ／Ｄバス信号線＊ＡＤ１のみをアク
ティブとするデータ００００２Ｈを共通バス上のＡ／Ｄ
バス信号線＊ＡＤ上に出力すると同時に、同じく共通バ
スインタフェース６を介しアクティブのデータレディ信
号＊ＲＤＹを共通バス上に出力する。この時データが０
０００２Ｈなのでスロット１に対応するｉＤラッチ信号
線＊ＬＡＣＨ１が有効となっている。従ってスロット１
に実装されているカードは調停ｉＤ信号線＊ＡＲＢ４〜
＊ＡＲＢ０上のスロットｉＤをラッチし自己の識別番号
とする。
ＰＵ０２が共通バス上でプログラムによって行うスロッ
トｉＤ分配のタインミングシーケンスを示す。次に図１
を参照しつつ図２を説明する。まず図外の手段によって
リセット信号線＊ＲＳＴがアクティブ（Ｌ）になると、
＊ＡＲＢラインドライバ１，データＡＣＫドライバ１０
が有効化される。但し本発明ではこのリセットによって
共通バスインタフェース６が従来のように無効化される
ことはない。次にＣＰＵ０２はスロットｉＤ設定レジス
タ２にスロット１のｉＤを書き込む。これにより＊ＡＲ
Ｂラインドライバ１を介して共通バスの調停ｉＤ信号線
＊ＡＲＢ４〜＊ＡＲＢ０上にこのスロット１のスロット
ｉＤが送出される。またこれと並行してＣＰＵ０２は共
通バスインタフェース６を介して通常データ転送と同様
のアクセスによりＡ／Ｄバス信号線＊ＡＤ１のみをアク
ティブとするデータ００００２Ｈを共通バス上のＡ／Ｄ
バス信号線＊ＡＤ上に出力すると同時に、同じく共通バ
スインタフェース６を介しアクティブのデータレディ信
号＊ＲＤＹを共通バス上に出力する。この時データが０
０００２Ｈなのでスロット１に対応するｉＤラッチ信号
線＊ＬＡＣＨ１が有効となっている。従ってスロット１
に実装されているカードは調停ｉＤ信号線＊ＡＲＢ４〜
＊ＡＲＢ０上のスロットｉＤをラッチし自己の識別番号
とする。
【００１５】ここでフリップフロップ１１はデータレデ
ィ信号＊ＲＤＹを取り込み、これによりデータＡＣＫド
ライバ１０は次のクロックのタイミングでアクティブの
応答信号＊ＡＣＫを共通バス上に出力する。ＣＰＵ０２
は共通バスインタフェース６を介しこの応答信号＊ＡＣ
Ｋを入力することにより、データ転送が終了したと判別
し、これでスロットｉＤ設定レジスタ２の当該のスロッ
トｉＤの設定を終り、スロット１に対するスロットｉＤ
の分配が完了する。次にＣＰＵ０２はスロットｉＤ設定
レジスタ２にスロット２のカードに対するスロットｉＤ
の書込み、共通バスインタフェース６を介し共通バス上
にＡ／Ｄバス信号線＊ＡＤ２のみを有効とするアドレス
データ００００４Ｈを出力すると共に前記と同様な動作
でスロット２に対するスロットｉＤの分配を完了する以
上の動作を順次繰り返すことによりスロット１９までの
スロットｉＤの分配を行うことができる。
ィ信号＊ＲＤＹを取り込み、これによりデータＡＣＫド
ライバ１０は次のクロックのタイミングでアクティブの
応答信号＊ＡＣＫを共通バス上に出力する。ＣＰＵ０２
は共通バスインタフェース６を介しこの応答信号＊ＡＣ
Ｋを入力することにより、データ転送が終了したと判別
し、これでスロットｉＤ設定レジスタ２の当該のスロッ
トｉＤの設定を終り、スロット１に対するスロットｉＤ
の分配が完了する。次にＣＰＵ０２はスロットｉＤ設定
レジスタ２にスロット２のカードに対するスロットｉＤ
の書込み、共通バスインタフェース６を介し共通バス上
にＡ／Ｄバス信号線＊ＡＤ２のみを有効とするアドレス
データ００００４Ｈを出力すると共に前記と同様な動作
でスロット２に対するスロットｉＤの分配を完了する以
上の動作を順次繰り返すことによりスロット１９までの
スロットｉＤの分配を行うことができる。
【００１６】
【発明の効果】本発明によれば、共通バスインタフェー
ス６を備え、システムの稼働時のデータ転送の際は、Ｃ
ＰＵ０２の制御によりこの共通バスインタフェース６を
介し、共通バスのＡ／Ｄバス信号線＊ＡＤに送信先アド
レスを送出したのち、前記共通バスのＡ／Ｄバス信号線
＊ＡＤに送信データを送出し、かつこの送出と同時に前
記共通バスのデータレディ信号線＊ＲＤＹをアクティブ
として前記送信データが有効である旨を知らせ、このう
ち前記共通バスの応答信号線＊ＡＣＫがアクティブとな
ったことを判別して当該送信データの送出を終わり、ま
た前記システムのリセット時にインバータ５を介して有
効化され前記共通バスで結合される各カードに夫々その
実装されるスロット別の個別の識別番号（スロットｉ
Ｄ）ＣＰＵ０２から設定されて前記共通バスの調停ｉＤ
信号線＊ＡＲＢに順次送出する識別番号送出手段として
のスロットｉＤ設定レジスタ２，＊ＡＲＢラインドライ
バ１などを備え、この個別の識別番号の送出のつど、前
記共通バスのＡ／Ｄバス信号線＊ＡＤ中の、各当該のス
ロットに対応して予め定められたアドレス線をアクティ
ブにして、各当該のカードに当該の個別の識別番号を設
定するカード識別番号分配装置において、
ス６を備え、システムの稼働時のデータ転送の際は、Ｃ
ＰＵ０２の制御によりこの共通バスインタフェース６を
介し、共通バスのＡ／Ｄバス信号線＊ＡＤに送信先アド
レスを送出したのち、前記共通バスのＡ／Ｄバス信号線
＊ＡＤに送信データを送出し、かつこの送出と同時に前
記共通バスのデータレディ信号線＊ＲＤＹをアクティブ
として前記送信データが有効である旨を知らせ、このう
ち前記共通バスの応答信号線＊ＡＣＫがアクティブとな
ったことを判別して当該送信データの送出を終わり、ま
た前記システムのリセット時にインバータ５を介して有
効化され前記共通バスで結合される各カードに夫々その
実装されるスロット別の個別の識別番号（スロットｉ
Ｄ）ＣＰＵ０２から設定されて前記共通バスの調停ｉＤ
信号線＊ＡＲＢに順次送出する識別番号送出手段として
のスロットｉＤ設定レジスタ２，＊ＡＲＢラインドライ
バ１などを備え、この個別の識別番号の送出のつど、前
記共通バスのＡ／Ｄバス信号線＊ＡＤ中の、各当該のス
ロットに対応して予め定められたアドレス線をアクティ
ブにして、各当該のカードに当該の個別の識別番号を設
定するカード識別番号分配装置において、
【００１７】前記個別の識別番号の送出のつど、前記共
通バスインタフェース６を介し、前記のようにアドレス
線をアクティブとするアドレスを前記Ａ／Ｄバス信号線
＊ＡＤに送出したのち、前記データレディ信号線＊ＲＤ
Ｙをアクティブにする手段と、このアクティブとなった
前記データレディ信号線＊ＲＤＹを介し起動され前記応
答信号線＊ＡＣＫをアクティブとする応答信号作成手段
としてのフリップフロップ１１，データＡＣＫドライバ
１０などとを備え、前記共通バスインタフェース６を介
しこの応答信号線＊ＡＣＫがアクティブとなったことを
判別して、前記識別番号送出手段からの当該の個別識別
番号の送出を終わらせるようにしたので、
通バスインタフェース６を介し、前記のようにアドレス
線をアクティブとするアドレスを前記Ａ／Ｄバス信号線
＊ＡＤに送出したのち、前記データレディ信号線＊ＲＤ
Ｙをアクティブにする手段と、このアクティブとなった
前記データレディ信号線＊ＲＤＹを介し起動され前記応
答信号線＊ＡＣＫをアクティブとする応答信号作成手段
としてのフリップフロップ１１，データＡＣＫドライバ
１０などとを備え、前記共通バスインタフェース６を介
しこの応答信号線＊ＡＣＫがアクティブとなったことを
判別して、前記識別番号送出手段からの当該の個別識別
番号の送出を終わらせるようにしたので、
【００１８】カード識別番号分配に関する回路を最小限
にし、コスト低減を計ることが可能で、さらに部品点数
が少なくなるため、共通バス制御カードの信頼性を向上
することができる。
にし、コスト低減を計ることが可能で、さらに部品点数
が少なくなるため、共通バス制御カードの信頼性を向上
することができる。
【図１】本発明の一実施例としての構成を示すブロック
回路図
回路図
【図２】図１の要部動作を示すタイムシーケンス図
【図３】通常データ転送のタイムシーケンス図
【図４】図１に対応する従来のブロック回路図
【図５】図４の要部動作を示すタイムシーケンス図
【図６】スロット部の共通バス信号線の構成を示す図
０１Ａ 共通バス制御カード ０２ ＣＰＵ １ ＊ＡＲＢラインドライバ ２ スロットｉＤ設定レジスタ ５ インバータ ６ 共通バスインタフェース １０ データＡＣＫドライバ １１ フリップフロップ ＊ＲＳＴ リセット信号（線） ＊ＡＲＢ（＊ＡＲＢ４〜＊ＡＲＢ０） 調停ｉＤ信号
（線） ＊ＡＤ（＊ＡＤ１９〜＊ＡＤ０） Ａ／Ｄバス信号
（線） ＊ＲＤＹ データレディ信号（線） ＊ＡＣＫ 応答信号（線）
（線） ＊ＡＤ（＊ＡＤ１９〜＊ＡＤ０） Ａ／Ｄバス信号
（線） ＊ＲＤＹ データレディ信号（線） ＊ＡＣＫ 応答信号（線）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 12/06 G06F 13/14
Claims (2)
- 【請求項１】共通バスインタフェースを備え、システム
の稼動時のデータ転送の際は、この共通バスインタフェ
ースを介し、共通バスのアドレスバスに送信先アドレス
を送出したのち、前記共通バスに送信データを送出し、
かつこの送出と同時に前記共通バスのデータレディ信号
線をアクティブとして前記送信データが有効である旨を
知らせ、このうち前記共通バスの応答信号線がアクティ
ブとなったことを判別して当該送信データの送出を終わ
り、また前記システムのリセット時に前記共通バスで結
合される各カードに夫々その実装されるスロット別の個
別の識別番号を前記共通バスの調停ＩＤ信号線に順次送
出する識別番号送出手段を備え、この個別の識別番号の
送出のつど、前記共通バスのアドレスバス中の、各当該
のスロットに対応して予め定められたアドレス線をアク
ティブにして、各当該のカードに当該の個別の識別番号
を設定するカード識別番号分配装置において、前記個別
の識別番号の送出のつど、前記共通バスインタフェース
を介し、前記のようにアドレス線をアクティブとするア
ドレスを前記アドレスバスに送出したのち、前記データ
レディ信号線をアクティブにする手段と、このアクティ
ブとなった前記データレディ信号線を介し起動され前記
応答信号線をアクティブとする応答信号作成手段とを備
え、前記共通バスインタフェースを介しこの応答信号線
がアクティブとなったことを判別して、前記識別番号送
出手段からの当該の個別の識別番号の送出を終わらせる
ようにしたことを特徴とするカード識別番号分配装置。 - 【請求項２】前記応答信号作成手段は前記データレディ
信号線がアクティブとなったことを記憶するフリップフ
ロップと、システムリセット信号によって有効化され前
記フリップフロップの出力信号を前記応答信号線に入力
するゲート回路とを備えたことを特徴とするカード識別
番号分配装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023626A JP2859746B2 (ja) | 1991-02-19 | 1991-02-19 | カード識別番号分配装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023626A JP2859746B2 (ja) | 1991-02-19 | 1991-02-19 | カード識別番号分配装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04263344A JPH04263344A (ja) | 1992-09-18 |
| JP2859746B2 true JP2859746B2 (ja) | 1999-02-24 |
Family
ID=12115806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3023626A Expired - Fee Related JP2859746B2 (ja) | 1991-02-19 | 1991-02-19 | カード識別番号分配装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859746B2 (ja) |
-
1991
- 1991-02-19 JP JP3023626A patent/JP2859746B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04263344A (ja) | 1992-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
| US4864496A (en) | Bus adapter module for interconnecting busses in a multibus computer system | |
| AU620318B2 (en) | Arbitration technique for a split transaction bus in a multiprocessor computer system | |
| US4038644A (en) | Destination selection apparatus for a bus oriented computer system | |
| US4979097A (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| US4523272A (en) | Bus selection control in a data transmission apparatus for a multiprocessor system | |
| US4961140A (en) | Apparatus and method for extending a parallel synchronous data and message bus | |
| KR910007750B1 (ko) | 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치 | |
| EP0535696B1 (en) | Apparatus for avoiding processor deadlock in a multiprocessor system | |
| EP1032880B1 (en) | Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple agent processing system | |
| US5218690A (en) | Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus | |
| US20020065967A1 (en) | Transmission of signals synchronous to a common clock and transmission of data synchronous to strobes in a multiple agent processing system | |
| US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
| EP1091301B1 (en) | Method and apparatus for transmitting operation packets between functional modules of a processor | |
| US6693914B1 (en) | Arbitration mechanism for packet transmission | |
| JP2859746B2 (ja) | カード識別番号分配装置 | |
| TW384445B (en) | Method for bursting processor data to or from an I/O device | |
| US20020120794A1 (en) | Parallel port with direct memory access capabilities | |
| US6940311B2 (en) | Data transmission system | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| EP0278263B1 (en) | Multiple bus DMA controller | |
| JPH05282244A (ja) | 情報処理装置 | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JPH0572619B2 (ja) | ||
| JPS62232060A (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |