JP2859746B2 - カード識別番号分配装置 - Google Patents
カード識別番号分配装置Info
- Publication number
- JP2859746B2 JP2859746B2 JP3023626A JP2362691A JP2859746B2 JP 2859746 B2 JP2859746 B2 JP 2859746B2 JP 3023626 A JP3023626 A JP 3023626A JP 2362691 A JP2362691 A JP 2362691A JP 2859746 B2 JP2859746 B2 JP 2859746B2
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- identification number
- signal line
- card
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System (AREA)
Description
テムリセット中に、共通バスに実装されているカード
(プリント回路装置)にその識別番号を分配する装置に
関する。なお以下各図において同一の符号は同一もしく
は相当部分を示す。
されているカードを排他的にアクセスするための識別番
号を当該のカードに分配する方式としては、カード上の
設定スイッチで識別番号を設定したり、共通バスに実装
された分配機能を持つ共通バス制御カードにより識別番
号を分配する方式がある。後者の方式の場合、カード識
別番号を各カードに固有に分配するため、各カードの実
装位置(スロット位置)でカードの識別番号(スロット
iDともいう)を決める方法がとられる。この識別番号
は共通バスに実装されている共通バス制御カードによっ
てシステムリセット中に分配される。
成例を示すブロック回路図、図5はこの制御カード01
によるスロットiD分配(割当)シーケンスを示すタイ
ムチャート、図6は共通バスのスロット部分の信号線の
構成例を示す。図6において*RSTは共通バスを構成
するリセット信号線、*ARB4〜*ARB0はスロッ
トiD等を送信する調停iD信号線、*AD0〜*AD
19はアドレスやデータを送信するアドレス/データバ
ス信号線(A/Dバス信号線とも略記する)である。ま
た*LACH0〜*LACH19は夫々この例では20
個の各スロット(スロット0〜スロット19)別に設け
られ、かつ夫々A/D信号線*AD0〜*AD19に接
続され、当該スロットにカードが実装されたとき、当該
スロットのピンPNを介し当該カードのiDラッチ端子
に接続されて有効になるiDラッチ信号線で、カードi
Dを夫々当該カードにラッチさせるタイミングを与える
ために用いられる。なおこの場合、スロット0には共通
バス制御カードが実装されるものとし、従って該制御カ
ードによるスロットiDの分配はスロット1〜スロット
19に実装されたカードに対して行われるものとする。
また以下調停iD信号線,A/Dバス信号線,iDラッ
チ信号線を一般的に呼ぶときは*ARB,*AD,*L
ACHの符号を用いるものとする。
て、02はこのカード01内に設けられ、このカード0
1を制御するCPU、2はCPU02によってiDが設
定されるスロットiD設定レジスタ、1はこのスロット
iD設定レジスタ2の設定値(スロットiD)を調停i
D信号線*ARB4〜*ARB0に出力するための*A
RBラインドライバ、4はスロット1〜スロット19
(従ってiDラッチ信号線*LACH1〜*LACH1
9)を個別に指定するためのLACHn設定レジスタ、
3はこのLACHn設定レジスタ4の設定値をA/Dバ
ス信号線*AD0〜*AD19に入力するためのA/D
バスラインドライバ、6はリセット解除時の通常のデー
タ転送時に使用される共通バスインタフェース、5はシ
ステムリセット時にリセット信号*RSTによって*A
RBラインドライバ1,A/Dバスラインドライバ3を
有効化し、共通バスインタフェース6を無効化するイン
バータである。また*RDY,*ACKは夫々共通バス
を構成するデータレディ信号線,(肯定)応答信号線で
ある。
4の共通バス制御カード01のCPU02によるスロッ
トiD分配動作を説明する。通常システムリセット中は
各カードはリセット状態にあり、通常のデータ転送は行
えない、そのためこの方式では共通バス制御カード01
が、共通バス上の調停iD信号線(*ARB4〜*AR
B0),A/Dバス信号線(*AD19〜*AD0),
iDラッチ信号線(*LACH19〜*LACH1),
およびリセット信号線*RSTを使用して、次の手順で
スロットiDを分配する。
*RSTがアクティブ(Lレベル)にされる。これによ
り共通バスインタフェース6は無効化され、*ARBラ
インドライバ1,A/Dバスラインドライバ3が有効化
される。 (2)次にCPU02はLACHn設定レジスタ4,A
/Dバスラインドライバ3を介し、A/Dバス信号線を
*AD1から*AD19まで順にアクティブにしてい
く。これによりn番のスロットnにカードが実装されて
いるとすれば、A/Dバス信号線*ADnがアクティブ
になると、これに対応するiDラッチ信号線*LACH
nがアクティブになる。 (3)CPU02はA/Dバス信号線*ADをアクティ
ブにすると同時に、このA/Dバス信号線*AD(従っ
てiDラッチ信号線*LACH)で指定されるカードス
ロットに対応するスロットiDをスロットiD設定レジ
スタ2,*ARBラインドライバ1を介し調停iD信号
線*ARB4〜*ARB0にのせる。 (4)各カードは自身に対応するiDラッチ信号線*L
ACHがアクティブとなった時点で、調停iD信号線*
ARB4〜*ARB0上のスロットiDを内部にラッチ
する。
ように従来の共通バス制御カードにはスロットiDを分
配するための専用回路と、共通バスインタフェース回路
との独立した二種類の機能が必要だったため、回路が膨
大になるという問題があった。そこで本発明はこの問題
を解消できるカード識別番号分配装置を提供することを
課題とする。
めに、請求項1のカード識別番号分配装置は、『共通バ
スインタフェース(6など)を備え、システムの稼働時
のデータ転送の際は、(CPU02などの制御により)
この共通バスインタフェースを介し、共通バスのアドレ
スバス(A/Dバス信号線*ADなど)に送信先アドレ
スを送出したのち、前記共通バス(のA/Dバス信号線
*ADなど)に送信データを送出し、かつこの送出と同
時に前記共通バスのデータレディ信号線(*RDYな
ど)をアクティブとして前記送信データが有効である旨
を知らせ、こののち前記共通バスの応答信号線(*AC
Kなど)がアクティブとなったことを判別して当該送信
データの送出を終わり、また前記システムのリセット時
に(インバータ5などを介して有効化され)前記共通バ
スで結合される各カードに夫々その実装されるスロット
別の個別の識別番号(スロットiDなど)を(CPU0
2などから設定されて)前記共通バスの調停iD信号線
(*ARBなど)に順次送出する識別番号送出手段(ス
ロットiD設定レジスタ2,*ARBラインドライバ1
など)を備え、この個別の識別番号の送出のつど、前記
共通バスのアドレスバス中の、各当該のスロットに対応
して予め定められたアドレス線をアクティブにして、各
当該のカードに当該の個別の識別番号を設定するカード
識別番号分配装置において、前記個別の識別番号の送出
のつど、前記共通バスインタフェースを介し、前記のよ
うにアドレス線をアクティブとするアドレスを前記アド
レスバスに送出したのち、前記データレディ信号線をア
クティブにする手段と、このアクティブとなった前記デ
ータレディ信号線を介し起動され前記応答信号線をアク
ティブとする応答信号作成手段とを備え、前記共通バス
インタフェースを介しこの応答信号線がアクティブとな
ったことを判別して、前記識別番号送出手段からの当該
の個別の識別番号の送出を終わらせるように』するもの
とし、また
『前記応答信号作成手段は前記データレディ信号線がア
クティブとなったことを記憶するフリップフロップ(1
1など)と、システムリセット信号によって(インバー
タ5などを介し)有効化され前記フリップフロップの出
力信号を前記応答信号線に入力するゲート回路(データ
ACKドライバ10など)とを備えた』ものとする。
ードがシステムリセット中に共通バスインタフェースを
も利用しながら通常のデータ転送と類似のデータ転送を
行って、そのデータ転送における応答信号を自ら出力す
ることにして、データ転送を終結させ、共通バス上に実
装された各カードに対して個別の識別番号を分配するも
のである。
例を説明する。図3は共通バスシステムにおけるリセッ
ト解除後の通常データ転送のシーケンスを示す。ここで
は送信側はバスの所有権を保持しているものとすると、
次の手順で送信側は受信側に対してデータの転送を行
う。 (1)送信側は、A/Dバス信号線*AD(*AD19
〜*AD0)に対して受信側のアドレスを出力し、受信
カードの指定を行う。 (2)送信側は、A/Dバス信号線*ADに対して送信
データを出力し、かつデータレディ信号点*RDYをア
クティブにし、受信側にデータが有効であることを通知
する。 (3)受信側は、データレディ信号*RDYを確認後、
A/Dバス信号線*AD上のデータをカード内に取り込
み、応答信号線*ACKをアクティブにして、データの
受信が完了したことを送信側に通知する。 (4)送信側は応答信号*ACKを確認後、送信データ
の出力を終了し、かつデータレディ信号線*RDYを非
アクティブにして送信を完了する。 (5)受信側は、データレディ信号線*RDYが非アク
ティブになったのを確認後、応答信号線*ACKを非ア
クティブにして受信を完了する。
バスインタフェース6をも利用して新たな共通バス制御
カードがシステムリセット中に行う。そこでこのために
本発明の共通バス制御カードは、データレディ信号*R
DYを用いて自ら応答信号*ACKを作成する回路と、
スロットiDの分配のために調停iD信号線*ARB4
〜*ARB0をドライブする回路を備え、システムリセ
ット中でも通常のデータ転送類似動作でカード識別番号
を分配することを可能としている。
施例を示すブロック図であり、この新たな共通バス制御
カード01Aは従来(図4)と同様にCPU02,*A
RBラインドライバ1、スロットiD設定レジスタ2、
共通バスインタフェース6を備えるほかに応答信号*A
CKを作成するためのデータACKドライバ10および
フリップフロップ11、システムリセット中のみデータ
ACKドライバ10,*ARBラインドライバ1を有効
にするためのインバータ5を備えている。なおデータA
CKドライバ10はこの例では3入力のNANDゲート
からなる。
PU02が共通バス上でプログラムによって行うスロッ
トiD分配のタインミングシーケンスを示す。次に図1
を参照しつつ図2を説明する。まず図外の手段によって
リセット信号線*RSTがアクティブ(L)になると、
*ARBラインドライバ1,データACKドライバ10
が有効化される。但し本発明ではこのリセットによって
共通バスインタフェース6が従来のように無効化される
ことはない。次にCPU02はスロットiD設定レジス
タ2にスロット1のiDを書き込む。これにより*AR
Bラインドライバ1を介して共通バスの調停iD信号線
*ARB4〜*ARB0上にこのスロット1のスロット
iDが送出される。またこれと並行してCPU02は共
通バスインタフェース6を介して通常データ転送と同様
のアクセスによりA/Dバス信号線*AD1のみをアク
ティブとするデータ00002Hを共通バス上のA/D
バス信号線*AD上に出力すると同時に、同じく共通バ
スインタフェース6を介しアクティブのデータレディ信
号*RDYを共通バス上に出力する。この時データが0
0002Hなのでスロット1に対応するiDラッチ信号
線*LACH1が有効となっている。従ってスロット1
に実装されているカードは調停iD信号線*ARB4〜
*ARB0上のスロットiDをラッチし自己の識別番号
とする。
ィ信号*RDYを取り込み、これによりデータACKド
ライバ10は次のクロックのタイミングでアクティブの
応答信号*ACKを共通バス上に出力する。CPU02
は共通バスインタフェース6を介しこの応答信号*AC
Kを入力することにより、データ転送が終了したと判別
し、これでスロットiD設定レジスタ2の当該のスロッ
トiDの設定を終り、スロット1に対するスロットiD
の分配が完了する。次にCPU02はスロットiD設定
レジスタ2にスロット2のカードに対するスロットiD
の書込み、共通バスインタフェース6を介し共通バス上
にA/Dバス信号線*AD2のみを有効とするアドレス
データ00004Hを出力すると共に前記と同様な動作
でスロット2に対するスロットiDの分配を完了する以
上の動作を順次繰り返すことによりスロット19までの
スロットiDの分配を行うことができる。
ス6を備え、システムの稼働時のデータ転送の際は、C
PU02の制御によりこの共通バスインタフェース6を
介し、共通バスのA/Dバス信号線*ADに送信先アド
レスを送出したのち、前記共通バスのA/Dバス信号線
*ADに送信データを送出し、かつこの送出と同時に前
記共通バスのデータレディ信号線*RDYをアクティブ
として前記送信データが有効である旨を知らせ、このう
ち前記共通バスの応答信号線*ACKがアクティブとな
ったことを判別して当該送信データの送出を終わり、ま
た前記システムのリセット時にインバータ5を介して有
効化され前記共通バスで結合される各カードに夫々その
実装されるスロット別の個別の識別番号(スロットi
D)CPU02から設定されて前記共通バスの調停iD
信号線*ARBに順次送出する識別番号送出手段として
のスロットiD設定レジスタ2,*ARBラインドライ
バ1などを備え、この個別の識別番号の送出のつど、前
記共通バスのA/Dバス信号線*AD中の、各当該のス
ロットに対応して予め定められたアドレス線をアクティ
ブにして、各当該のカードに当該の個別の識別番号を設
定するカード識別番号分配装置において、
通バスインタフェース6を介し、前記のようにアドレス
線をアクティブとするアドレスを前記A/Dバス信号線
*ADに送出したのち、前記データレディ信号線*RD
Yをアクティブにする手段と、このアクティブとなった
前記データレディ信号線*RDYを介し起動され前記応
答信号線*ACKをアクティブとする応答信号作成手段
としてのフリップフロップ11,データACKドライバ
10などとを備え、前記共通バスインタフェース6を介
しこの応答信号線*ACKがアクティブとなったことを
判別して、前記識別番号送出手段からの当該の個別識別
番号の送出を終わらせるようにしたので、
にし、コスト低減を計ることが可能で、さらに部品点数
が少なくなるため、共通バス制御カードの信頼性を向上
することができる。
回路図
(線) *AD(*AD19〜*AD0) A/Dバス信号
(線) *RDY データレディ信号(線) *ACK 応答信号(線)
Claims (2)
- 【請求項1】共通バスインタフェースを備え、システム
の稼動時のデータ転送の際は、この共通バスインタフェ
ースを介し、共通バスのアドレスバスに送信先アドレス
を送出したのち、前記共通バスに送信データを送出し、
かつこの送出と同時に前記共通バスのデータレディ信号
線をアクティブとして前記送信データが有効である旨を
知らせ、このうち前記共通バスの応答信号線がアクティ
ブとなったことを判別して当該送信データの送出を終わ
り、また前記システムのリセット時に前記共通バスで結
合される各カードに夫々その実装されるスロット別の個
別の識別番号を前記共通バスの調停ID信号線に順次送
出する識別番号送出手段を備え、この個別の識別番号の
送出のつど、前記共通バスのアドレスバス中の、各当該
のスロットに対応して予め定められたアドレス線をアク
ティブにして、各当該のカードに当該の個別の識別番号
を設定するカード識別番号分配装置において、前記個別
の識別番号の送出のつど、前記共通バスインタフェース
を介し、前記のようにアドレス線をアクティブとするア
ドレスを前記アドレスバスに送出したのち、前記データ
レディ信号線をアクティブにする手段と、このアクティ
ブとなった前記データレディ信号線を介し起動され前記
応答信号線をアクティブとする応答信号作成手段とを備
え、前記共通バスインタフェースを介しこの応答信号線
がアクティブとなったことを判別して、前記識別番号送
出手段からの当該の個別の識別番号の送出を終わらせる
ようにしたことを特徴とするカード識別番号分配装置。 - 【請求項2】前記応答信号作成手段は前記データレディ
信号線がアクティブとなったことを記憶するフリップフ
ロップと、システムリセット信号によって有効化され前
記フリップフロップの出力信号を前記応答信号線に入力
するゲート回路とを備えたことを特徴とするカード識別
番号分配装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3023626A JP2859746B2 (ja) | 1991-02-19 | 1991-02-19 | カード識別番号分配装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3023626A JP2859746B2 (ja) | 1991-02-19 | 1991-02-19 | カード識別番号分配装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04263344A JPH04263344A (ja) | 1992-09-18 |
JP2859746B2 true JP2859746B2 (ja) | 1999-02-24 |
Family
ID=12115806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3023626A Expired - Fee Related JP2859746B2 (ja) | 1991-02-19 | 1991-02-19 | カード識別番号分配装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2859746B2 (ja) |
-
1991
- 1991-02-19 JP JP3023626A patent/JP2859746B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04263344A (ja) | 1992-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
AU620318B2 (en) | Arbitration technique for a split transaction bus in a multiprocessor computer system | |
US4038644A (en) | Destination selection apparatus for a bus oriented computer system | |
US4979097A (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
US4523272A (en) | Bus selection control in a data transmission apparatus for a multiprocessor system | |
KR910007750B1 (ko) | 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치 | |
EP0535696B1 (en) | Apparatus for avoiding processor deadlock in a multiprocessor system | |
EP1032880B1 (en) | Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple agent processing system | |
US5218690A (en) | Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus | |
US20020065967A1 (en) | Transmission of signals synchronous to a common clock and transmission of data synchronous to strobes in a multiple agent processing system | |
EP0427407A2 (en) | Parallel port with direct memory access capabilities | |
US20040221075A1 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
EP1091301B1 (en) | Method and apparatus for transmitting operation packets between functional modules of a processor | |
US7346072B2 (en) | Arbitration mechanism for packet transmission | |
JP2859746B2 (ja) | カード識別番号分配装置 | |
US6772238B2 (en) | Parallel port with direct memory access capabilities | |
US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
EP0278263B1 (en) | Multiple bus DMA controller | |
JPH05282244A (ja) | 情報処理装置 | |
JPS59177629A (ja) | デ−タ転送システム | |
JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
JPH0572619B2 (ja) | ||
JPH01133444A (ja) | システムバス制御装置 | |
JPS61243557A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
CZ20001825A3 (cs) | Dma přenosy zahajované řadičem vedlejší sběrnice |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |