JP2661733B2 - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JP2661733B2
JP2661733B2 JP63323181A JP32318188A JP2661733B2 JP 2661733 B2 JP2661733 B2 JP 2661733B2 JP 63323181 A JP63323181 A JP 63323181A JP 32318188 A JP32318188 A JP 32318188A JP 2661733 B2 JP2661733 B2 JP 2661733B2
Authority
JP
Japan
Prior art keywords
central processing
processing unit
data
data processing
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63323181A
Other languages
English (en)
Other versions
JPH01200466A (ja
Inventor
ジョン・エル・カーリー
トーマス・エス・ハーシュ
デービッド・エイ・ワーツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANEIUERU BURU Inc
Original Assignee
HANEIUERU BURU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANEIUERU BURU Inc filed Critical HANEIUERU BURU Inc
Publication of JPH01200466A publication Critical patent/JPH01200466A/ja
Application granted granted Critical
Publication of JP2661733B2 publication Critical patent/JP2661733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/468—Specific access rights for resources, e.g. using capability register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、データ処理システムに関し、特に複数の中
央処理装置を備えたデータ処理システムに関する。
（従来の技術） データ処理システムの処理能力を増大するための、１
つの手法は、このシステムに対して別の中央処理装置を
接続することである。１つのデータ処理システムにおい
て多数の中央処理装置を選択する能力は、データ処理要
求の要件に対してシステムの能力を有効に整合させるこ
とを許容する。複数の中央処理装置を備えたデータ処理
システムは、２つの形態の１つをとる。先ず第1A図に、
従来技術の第１の構成による複数の中央処理装置を備え
たデータ処理システムが示されている。このデータ処理
システムは、１つのシステム・バスに接続された複数の
中央処理装置11〜12を含む。中央処理装置11〜12は、オ
ペレーティング・ソフトウェアおよびユーザのソフトウ
ェア・プログラムの制御下でデータ・グループの実際の
操作を行う。これまたシステム・バス19と接続された主
記憶装置15は、中央処理装置によりその時使用中である
データおよびプログラムの信号グループを格納する。シ
ステム・バス19と接続された入出力装置16〜17は、大量
のデータおよびプログラム信号グループの格納装置、例
えば磁気ディスク装置、システムのユーザによるデータ
入力のためのターミナル、および遠隔場所とのデータお
よびプログラムのグループの交換のための通信装置を含
む。システム・バス19は、データ処理システムの構成要
素間のデータおよびプログラムのグループの交換のため
の主な経路を提供する。
次に第1B図には、多重プロセッサ・システムの第２の
構成が示されている。一般に、システム・バス19による
代りにメモリー制御装置14により構成要素が接続される
ことを除いて、同じ構成要素が第1A図における如き処理
機能を行うため利用可能である。メモリー制御装置14
は、典型的には、制御信号に応答してデータ処理システ
ムの構成要素の接続を行う電子スイッチである。このメ
モリー制御装置14はまた、バス指向のデータ処理システ
ムにおいては一般に分散されている競合状態の解消の如
き機能を提供することもできる。
第1A図および第1B図のデータ処理システムは、典型的
には中央処理装置が同じ形式のものであるように構成さ
れる。同質のデータ処理システムにおいては、オペレー
ティング・システムは同じかあるいは類似しており、構
成装置も同じか類似しており、またデータ処理システム
の外部の装置において実施される操作も同じかあるいは
類似する。中央処理装置が同種であっても、中央処理装
置間の競合を阻止するためかなりの努力が払われ、これ
によりデータ処理システム資源に対する異なるアクティ
ビティ間の競合を阻止する。例えば、中央処理処理装置
の内の１つを複数の中央処理装置間での資源およびタス
クの割当てを行うよう選択することができる。システム
の資源は、データ処理機能を行う目的で中央処理装置が
アクセスする記憶装置、ターミナル、主記憶装置の記憶
場所、および他のデータ処理機構である。この関係は一
般にマスター／スレーブ関係と呼ばれるが、これは選択
されたプロセッサにより表明される制御の故である。し
かし、同じオペレーティング・システムの制御下で作動
する中央処理装置がデータ処理システムの同等のメンバ
ーの下で作動し得る（マスター／スレーブ関係と対照
的）データ処理システムが設計可能である。下記の文献
は、複数の中央処理装置がシステム資源のアクセス競合
を避けながらマスター／スレーブ関係なしに１つのデー
タ処理システムに包含され得る方法の事例を提供する。
1971年12月28日発行のG.S.HoffおよびR.P.Kellyの米
国特許第3,631,405号「プロセッサ間のマイクロプログ
ラムの共用方法」においては、２つのマイクロプログラ
ム化された処理装置がマイクロプログラムのレパートリ
の共用を許す制御要素を共用する。オペレーティング・
システムの適当な呼出しにより、第１のマイクロプログ
ラム化された処理装置からの制御信号が第２のマイクロ
プログラム化された処理装置へ転送される。事実上、こ
のような形態は、監視プログラムが制御するオペレーテ
ィング・システムにより資源が割付けられた１つの処理
装置として最もよく説明することができる。監視プログ
ラムの使用ならびに２つの処理装置間の接続が、本発明
において記述される対等の処理装置の関係との差異であ
る。
1978年12月26日発行のH.L.Siegel、G.F.Muething,Jr.
およびE.J.Radkowskiの米国特許第4,131,941号「リンク
されたマイクロプログラム化された複数の処理装置」に
おいては、複数のプロセッサが独立的に作動すること、
あるいはマスター／スレーブ関係が介在し得るように再
構成されることを許容する複数のプロセッサの形態が記
述されている。複数のプロセッサが相互に連結され、例
え独立的と説明されるモードにおいて作動中でも独立で
はなく、形態の決定およびアクティビティの割付けのた
めの監視制御構造に従属する。無論、アクティビティの
割付けの制御は、資源の割付けの制御を示唆する。更
に、この米国特許により記述されるデータ処理システム
は、単一のオペレーティング・システムを用いるか、あ
るいは複数の同じオペレーティング・システムを有す
る。この米国特許の発明は、制御可能な形態による単一
のデータ処理システムとしては最もよく記述されるよう
に思われる。本発明は、独立的に機能し得る異なるオペ
レーティング・システムを有する複数の中央処理装置に
関するものである。
1980年４月29日発行のR.L.RawlingsおよびR.D.Mathew
sの米国特許第4,200,930号「データ通信サブシステムの
ためのアダプタ・クラスタ・モジュール」においては、
ホスト処理装置が入出力信号によるルーチン通信機能を
実行するため複数のデータ通信サブシステムを有するこ
とができる。データ通信サブシステムはホスト処理装置
の故障の場合でも通信を続けることができるが、データ
通信サブシステムに対するホスト処理装置の役割は、明
らかにマスター／スレーブ関係である。データ通信サブ
システムがホスト処理装置に対して使用可能な全ての資
源に対してアクセスしない故に対等のプロセッサ関係と
は言えない。
1988年１月26日発行のT.S.Hirsch、J.W.Stonierおよ
びT.O.Holteyの米国特許第4,722,048号「独立したオペ
レーティング・システムを有するマイクロコンピュータ
・システム」においては、MOD400オペレーティング・シ
ステムを持つLSI−６プロセッサと、MS−DOSまたはCPM
−68オペレーティング・システムを持つIntel社8086プ
ロセッサが処理の負荷を共用している（Motorola社6809
マイクロプロセッサも含まれるが、一般に入出力コント
ローラとして機能する。）。LSI−６プロセッサは、Int
el社8086プロセッサに対してはアクセスできないメモリ
ー空間を有する。更に、6809マイクロプロセッサにより
行われる入出力の諸操作はLSI−６プロセッサによって
のみ開始することができ、その結果Intel8086はマスタ
ー／スレーブ関係の一形態であるLSI−６プロセッサの
介入によってのみこの資源にアクセスする。
1989年８月29日発行の米国特許第4,862,354号「多重
プロセッサ・システム・アーキテクチャ」においては、
２つのプロセッサの通信について記載されている。この
出願においては、干渉のないメモリーの共用が、各プロ
セッサ・システムと関連したバスを制御することにより
達成されている。これらのバスは特定のメモリー領域と
接続され、１つのプロセッサから第２のプロセッサ専用
のメモリーをアクセスするため、第１のプロセッサのバ
スが第２のプロセッサのバスと接続されている。各バス
と関連する装置が、他のプロセッサがシステム・バスに
アスセスする能力を制御し、これにより各プロセッサの
システム資源に対するアクセスを有効に制限する。
更に最近、関心は、同種でない（一般に、互換性のな
い）特性で機能する複数の中央処理装置を備えたデータ
処理システムにある。同種でない中央処理装置を使用で
きることは、特に複数のプログラム・レパートリの可用
性を提供するシステム・ユーザにとって特に有利であり
得る。理想的には、全ての中央処理装置は、対等の関係
を持たねばならない、即ち関連技術に関して記述された
補助的な保護機構の利点もなく、かつ１つの中央処理装
置が全てのアクティビティおよび資源の割付けを制御す
るマスター／スレーブ関係を持つことなく全ての資源の
アクセスが可能でなければならない。多くの中央処理装
置は、資源の割り当てを行うために必要なハードウェア
および（または）ソフトウェアの機能を持たない。それ
にも拘わらず、中央処理装置間の対等の関係は望ましい
多重プロセッサの関係であり、処理システムの容易な拡
張性を可能にする。
例え資源の割り当ての実施のための機構の必要が存在
しなくても、任意の中央処理装置をデータ処理システム
と接続することを可能にする手法に対する需要が認めら
れてきた。
（発明の要約） 本発明の目的は、従来技術の諸問題を克服する改善さ
れたデータ処理システムの提供にある。
本発明の１つの特徴は、複数の中央処理装置を備えた
改善されたデータ処理システムの提供にある。
本発明の別の特徴は、異なるオペレーティング・シス
テムを使用する複数の中央処理装置を備えた改善された
データ処理システムの提供にある。
本発明の更に別の特徴は、異なるオペレーティング・
システムの下で命令を実行する複数の中央処理装置が対
等の関係を持ち得る改善されたデータ処理システムの提
供にある。
本発明の更に特定の特徴は、中央処理装置間の対話を
制御しながら、１つのデータ処理システムの２つの中央
処理装置が非階層的関係において作動することを許す装
置の提供にある。
本発明の更に他の特徴は、例えばデータ処理システム
と接続されている中央処理装置が必要な資源割り当て強
制機構を持たなくとも、全ての中央処理装置が非階層的
な関係を有するようにデータ処理システムに対して１つ
の中央処理装置が接続されることを許すことにある。
上記および他の特徴は、本発明によれば、一般に既に
データ処理システムと接続された中央処理装置（単数ま
たは複数）と互換性のない中央処理装置をデータ処理シ
ステムと接続することにより、達成される。この互換性
のない中央処理装置は、中央処理装置インターフェース
装置を介してデータ処理システムと接続される。この中
央処理装置インターフェース装置は、接続された中央処
理装置がデータ処理システムの全ての資源に対してアク
セスすることを許容できる資源割付け機構を含む。中央
処理装置インターフェース装置は、接続された中央処理
装置がアクセスできる資源を動的に制御する。この中央
処理装置インターフェース装置はまた、初期化手順の間
の潜在的な競合を排除し、同種でない中央処理装置の作
動に関する状況信号を与え、かつ互換性のない中央処理
装置に対して選択された制御信号を与える。
本発明の上記および他の特徴については、図面に関し
て以降の記述を読めば理解されよう。
（実施例） （図面の詳細な説明） 第2A図においては、多重プロセッサのデータ処理シス
テムの複数の中央処理装置が対等な関係をとることを許
容する主な構成要素が示される。各中央処理装置11（乃
至12）は、それからは名目上使用出来ない入出力装置に
対するアクセスの試み即ちアドレスの生成を阻止する装
置、ソフトウェア手順、あるいは装置とソフトウェア・
プログラムとの組み合わせと関連している。この装置
は、中央処理装置11の一部としてのアドレス生成保護装
置111、および中央処理装置12の一部としてのアドレス
生成保護装置121として示されている。主記憶装置15
は、複数の領域に分割されている。領域151は中央処理
装置11の作動を制御するオペレーティング・システムの
ため留保され、領域152は中央処理装置12の作動を制御
するオペレーティング・システムのため留保された主記
憶装置の一部である。領域153で示される主記憶装置の
部分は、中央処理装置11により使用されるファイル、テ
ーブル、ソフトウェア手順等のため留保され、領域154
は中央処理装置12により使用されるファイル、テーブ
ル、ソフトウェア・プログラムのため留保されている。
領域155は、中央処理装置11および中央処理装置12の双
方にアクセス可能な共通の領域である。
第2B図においては、主記憶装置15の記憶場所の割付け
について更に詳細に示されている。関連する中央処理装
置のオペレーティング・システムのため留保された領域
151および152はそれぞれ、対等の関係の作動のため重要
な２つのサブ領域（それぞれ、151Aおよび151B、および
152Aおよび152B）を有する。このサブ領域151Aおよび15
2Aは、資源のリスト、即ち、関連する中央処理装置のた
め留保された入出力装置および留保された主記憶装置の
領域のリストを提供する。サブ領域151Bおよび152Bは、
２つの中央処理システムが通信できる手順を提供する。
望ましい実施態様においては、この通信は、典型的には
データ処理システムのメール・ボックスと呼ばれる手法
を用いて、両方の中央処理装置11および12により使用さ
れるため保留された主記憶装置の部分のサブ領域155Aを
介して行われる。この手法においては、メッセージは第
１の中央処理装置によりメール・ボックス155Aに残さ
れ、第２の中央処理装置はこのメール・ボックスを周期
的に読出すか、あるいはメッセージが得られることを第
１の中央処理装置により警報される。メール・ボックス
155Aの内容の読出しと同時に、第２の中央処理装置は適
当な応答を行うことができる。
次に第３図においては、中央処理装置インターフェー
ス装置30の主な構成要素が示されている。システム・バ
ス19が、システム・バス・インターフェース装置17と接
続されている。このバスのインターフェース装置17は、
システム・バス・インターフェース装置17と関連する装
置に対して与えられる通信を識別し、またシステム・バ
スに対して確立されたプロトコルに従ってシステム・バ
ス19へメッセージを与えるための適当な装置を有する。
システム・バスのインターフェース装置17はまた、ACK
−NACK（肯定応答／否定応答）判定装置17Aを含む。シ
ステム・バス19からの通信は、システム・バス・インタ
ーフェース装置17を介して入力バッファ・レジスタ31、
状況／制御論理装置32、留保された記憶装置34、主記憶
装置保護装置35および入出力保護装置36へ与えられる。
状況／制御論理装置32からの信号は、中央処理装置12お
よびシステム・バスのインターフェース装置17へ与えら
れる。留保記憶装置34は、中央処理装置12から信号を受
取り、（データ）信号を中央処理装置12へ与える。主記
憶装置保護装置35および入出力保護装置36は、中央処理
装置12から信号を受取り、システム・バス要求装置37へ
信号を与える。システム・バス出力レジスタ37Aを含む
システム・バス要求装置37は、中央処理装置12から信号
を受取り、中央処理装置12に対して信号を与える。
次に第４図においては、望ましい実施態様において使
用される中央処理装置12の構成要素のブロック図が示さ
れる。その主な処理機能は、プロセッサ装置41、即ちIn
tel80386素子により行われる。浮動小数点演算の如き複
雑な処理機能は、Intel80387素子によって実現されるコ
プロセッサ装置43により与えられる。キャッシュ・メモ
リー装置44は、中央処理装置12による処理のため必要な
データに対するアクセスを行う。
次に第５図においては、状況／制御論理装置32の構成
要素のブロック図が示されている。装置識別レジスタ51
は、中央処理装置のインターフェース装置30と接続され
た中央処理装置12に対する識別情報を含む。コントロー
ラ改訂番号レジスタ52は、保護強制装置30の機能性を識
別する。症候群信号レジスタ53は、データ処理システム
の作動に対して重要な作動事象を表示する信号を関連す
る中央処理装置から受取る。装置識別レジスタ51、コン
トローラ改訂番号レジスタ52および症候群信号レジスタ
53の内容は、システム・バス・インターフェース装置17
からの適当な指令に応答して、レジスタ内容をシステム
・バス・インターフェース装置17に対して与える。ソフ
トウェア・エラー・レジスタ54は、ソフトウェア手順に
対する状況レジスタである。割込み制御レジスタ55は、
その時実行中のプログラムの割込みレベルの如き割込み
状況情報を含む。割込みレジスタ56は、内部に格納され
た保留中の外部から与えられた割込み手順に関する情報
を有する。ソフトウェア・エラー・レジスタ54、割込み
制御レジスタ55および割込みレジスタ56は、システム・
バス・インターフェース装置17における信号から内部に
格納されたデータを持つことができ、またレジスタの内
容をシステム・バス・インターフェース装置17に与える
ことができる。更に、割込みレジスタ56は、関連する中
央処理装置に割込みが保留中であることを示す信号を与
える。特権制御レジスタ57および非特権制御レジスタ58
は、関連する中央処理装置12に対して与えられてその動
作に影響を与える制御信号を有する。レジスタ57および
58は、システム・バス・インターフェース装置17から信
号を受取る。望ましい実施態様においては、非特権制御
レジスタ58はキャッシュ・メモリー装置44の制御に対し
て使用されるが、特権制御レジスタ57は作動に衝撃を与
える関連プロセッサ41に対して信号を与える。
次に第６図においては、アドレス・バッファ・レジス
タ61およびデータ・バッファ・レジスタ62が信号をシス
テム・バス・インターフェース装置17から受取り、それ
に格納された信号を専用RAM（ランダム・アクセス・メ
モリー）装置63へ与える。専用RAM装置63は、関連する
中央処理装置12からアドレス信号を受取り、データ信号
を関連する中央処理装置12へ転送する。専用メモリー装
置34は、初期化手順の間使用されるが、以下に説明す
る。
次に第７図において、主記憶装置の保護装置35および
入出力装置保護装置36のブロック図が示されている。入
出力装置保護装置アドレス・バッファ・レジスタ77およ
び入出力保護装置データ・バッファ・レジスタ78は、シ
ステム・バス・インターフェース装置17から信号を受取
り、入出力可用性アレイ79のアドレス入力ターミナルお
よびデータ入力ターミナルに対してそれぞれデータを与
える。中央処理装置アドレス・バッファ装置69は、中央
処理装置12から信号を受取り、入出力装置可用性アレイ
79のアドレス・ターミナルへ信号を与える。可用性アレ
イ79は、信号をI/Oアレイ復号装置70へ与える。I/Oアレ
イ復号装置70からの信号は、システム・バス要求装置37
に対して与えられる。主記憶装置保護装置アドレス・バ
ッファ・レジスタ75および主記憶装置保護装置データ・
バッファ・レジスタ76は、システム・バス・インターフ
ェース装置17から信号を受取り、主記憶装置可用性アレ
イ72のアドレス入力ターミナルおよびデータ入力ターミ
ナルに対しそれぞれ信号を与える。アレイ72のアドレス
入力ターミナルはまた、中央処理装置アドレス・バッフ
ァ・レジスタ71により中央処理装置から信号を受取る。
I/O−主記憶装置転送論理装置74は、中央処理装置12か
ら信号を受取り、主記憶装置可用性アレイ72のアドレス
信号入力ターミナルに信号を与える。可用性アレイ72か
らの出力信号は、主記憶装置アレイ復号装置73へ与えら
れ、この復号装置73は信号をシステム・バス要求装置37
へ与える。
（望ましい実施態様の作用） 理想的な多重プロセッサ形態においては、全ての中央
処理装置が、中央処理装置間の資源の区画を保証する保
護機構を必要とすることなく、データ処理システムの全
ての資源にアクセスする。しかし、多くのオペレーティ
ング・システムは、別のプロセッサに対して割当てられ
た資源へのアクセスの試みを阻止する手順を持たず、そ
して（または）データ処理システムに存在する中央処理
装置と互換性がない（同種ではない）。本発明は、適当
な保護を与える中央処理装置インターフェース装置30
を、中央処理装置12と、典型的にはシステム・バス19で
あるデータ処理システムの残部との間に配置することに
より、付加的な同種でない中央処理装置がデータ処理シ
ステムの他の中央処理装置により対等の関係で、即ちあ
たかもこれら保護機構が存在するかのように扱われるこ
とを許容する装置を提供する。従って、もしオペレーテ
ィング・システムの更新されたバージョンが保護機構を
含むならば、（中間の）中央処理装置インターフェース
装置30は不必要となろう。
望ましい実施態様においては、ホストの中央処理装置
11は、HVS1オペレーティング・システムの制御下で作動
するHoneywell−Bull社DPS6PLUSデータ処理システムで
ある。このHVS1オペレーティング・システムは、システ
ムの信頼性を提供する手順を含む。データ処理システム
にUNIXオペレーティング・システムを使用するユーザ・
プログラムの広いレパートリを実行する能力を与えるた
めに、第４図において説明された中央処理装置12が選択
された。ユーザ・プログラムの実行のため提供されたUN
IXオペレーティング・システムに基づくHoneywell−Bul
l社のUCOSVオペレーティング・システムは、多重プロセ
ッサ環境における資源の保護区分のための適当な機構を
現在欠いていると考えられた。第３図におけるブロック
図に示された中央処理装置インターフェース装置30は、
資源の区分のための保護機構を提供するため使用され
る。
第５図の状況／制御理論装置においては、ホスト処理
装置が適当なレジスタにデータ・グループを入力するこ
とにより中央処理装置インターフェース装置30と接続さ
れたデータ処理装置の作動を制御することができ、また
前記レジスタのデータ・グループを読むことにより接続
された中央処理装置に関する情報を得ることができる。
ACK−NACK判定装置17Aが、システム・バス19からの状況
／制御理論装置32に対するアクセスを制御する。例え
ば、割込みレジスタ56に割込み指令を入力する試みがな
される時、ACK−NACK判定装置17Aがその割込み指令の割
込みレベルを割込み制御レジスタ55に格納された中央処
理装置12の作動のその時のレベルと比較する。その時の
作動レベルが割込みレベルを越えていると、ACK−NACK
判定装置17AはNACK（ACKNOWLEDGE−NOT）信号をシステ
ム・バスに与えて、割込み指令信号グループが割込みレ
ジスタ56に格納されなかったことを表示する。同様に、
ACK−NACK判定装置は、選択された信号グループの受入
れを拒むことにより、生じ得る競合の発生を防止する。
望ましい実施態様においては、レジスタに対するアクセ
スは（I/O指令により）システム・バスを介するのが典
型的である。例えば、割込みレジスタ56は、接続された
中央処理装置12が割込みレジスタ56の内容、即ちI/O手
順が使用されることを読出すために、接続された中央処
理装置12に対して格納された割込み指令の存在を信号す
ることができる。
第６図の専用メモリー装置は、初期化手順の間に使用
される。第４図の実施例に示されるように、中央処理装
置12は、DPS6PLUS中央処理装置がその初期化手順のため
使用する主記憶装置の一部をアドレス指定する初期化手
順を有する。加えて、80386プロセッサが、主記憶装置1
5において（その時）実装されていない主記憶装置の記
憶場所をアドレス指定する。従って、データ処理システ
ムに対する初期化手順の間、80386中央処理装置の初期
化（ブート）に必要な初期化手順がシステム・バス19を
介して専用RAM装置に対して転送される。その後、80386
中央処理装置がその内部の初期化手順を開始する時、中
央処理装置から与えられたアドレスは主記憶装置のアド
レスであるが、アドレス指定されたデータは保留された
記憶装置34から与えられる。
第７図においては、データ処理システム資源に対する
関連する中央処理装置12のアクセスが行われる機構が示
されている。入出力アドレス・バッファ・レジスタ77お
よび入出力データ・バッファ・レジスタ78が、関連する
中央処理装置12に対する入出力装置の可用性（データと
して符号化）と入出力装置アドレス（即ち、チャネル番
号）を関連付けるデータ処理システムからの信号を受取
る。この符号化された可用性データは、可用性レジスタ
79における適当なアドレスに格納される。関連付けられ
た中央処理装置12が入出力装置に対してアクセスを試み
る時、アドレス信号が可用性メモリー79に対して与えら
れる。このアドレスと関連する符号化分データが復号装
置70に与えられ、復号装置70は信号を入出力装置のアク
セスの継続を許容するか禁止するシステム・バス要求装
置に与える。同様に、主記憶装置保護装置35は、アドレ
ス・バッファ・レジスタ75およびデータ・バッファ・レ
ジスタ76により、データ処理システム（のシステム・バ
ス19）から信号を受取り、関連する中央処理装置12に対
する主記憶装置15の可用性に関する情報と共に符号化さ
れたデータ信号を格納する。この情報は、可用性メモリ
ー72における主記憶装置アドレスと関連したアドレスに
格納される。関連する中央処理装置12が主記憶装置15を
アクセスしようとする時、アドレス信号がアドレス・バ
ッファ・レジスタ71を介して可用性メモリー72へ与えら
れる。この主記憶装置のアドレスと関連する符号化デー
タ信号は次に復号装置73へ与えられる。復号装置73はア
ドレス指定された主記憶装置の記憶場所の可用性を判定
し、適当な信号をシステム・バス要求装置37へ与える。
中央処理装置12からのアドレス信号は、復号装置73によ
る復号結果が完了するまで、システム・バス要求装置17
に格納される。復号装置73からの出力信号は、主記憶装
置15のアクセスが継続できるか、あるいはシステム・バ
ス要求装置37において終了されるかどうかを判定する。
入出力／主記憶装置転送論理装置74が、関連する中央処
理装置12からデータ信号を受取る。関連する中央処理装
置からの操作が入出力装置（例えば、16）と主記憶装置
15との間のデータ転送を含む場合は、入出力装置16の可
用性をアドレス信号によって判定することができる。し
かし、主記憶装置の記憶場所はデータ信号で符号化され
る。転送論理装置74は、アクセスすべき主記憶装置15に
おけるアドレスを決定し、このアドレスを可用性メモリ
ー72に与え、これにより主記憶装置の記憶場所に対する
アクセスを制御する。明らかなように、この手法は、初
期化手順中のみでなくデータ処理システムの作動中も動
的に主記憶装置および入出力装置の可用性が制御できる
という利点を有する。
当業者には、本発明の対等処理形態が「密結合」と一
般に言われるデータ処理システムと関連することが明瞭
であろう。この種のデータ処理システムにおいては、デ
ータ処理システムの構成要素は一般に通信システムまた
は同様なフォーマット変換システムの介入なしに接続さ
れる。
中央処理装置のインターフェース装置30の存在が、関
連するデータ処理システムがこのデータ処理システムの
他の中央処理装置と対等の関係を有することを許容する
データ処理システムの資源の保護区分のための機構を提
供することは明らかであろう。本発明の「対等の関係」
における相違点は、例え中央処理装置インターフェース
装置に格納されるべきデータを入力する中央処理装置
が、この中央処理装置インターフェース装置と関連する
中央処理装置をマスター／スレーブ関係で制御しなくと
も、その区分機構が安全である（信頼性が高い）故にデ
ータ処理システムの参加手続きが必要とされることであ
る。中央処理装置インターフェース装置は、参加する中
央処理装置からの信号に応答して、関連する中央処理装
置に対しては存在しない安全な（信頼できる）区分機構
を提供する。
以上の記述は、望ましい実施態様の処理の例示のため
本文に含まれるもので、本発明の範囲を制限することを
意味するものではない。本発明の範囲は、専ら頭書の特
許請求の範囲によってのみ限定される。当業者には、本
文のこれまでの記述から、本発明の主旨および範囲によ
り包含されない多くの変更が明らかであろう。
【図面の簡単な説明】
第1A図は関連技術による複数の中央処理装置を備えたバ
ス指向のデータ処理システムのブロック図、第1B図は従
来技術による複数の中央処理装置を備えたメモリー・コ
ントローラ指向データ処理システムのブロック図、第2A
図は多重プロセッサ・データ処理システムにおける対策
なプロセッサ関係を実現する装置を示す図、第2B図は対
等なプロセッサ関係にある主記憶装置の区画を示す図、
第３図は本発明による資源の区画のための保護強制機構
の主な構成要素を示すブロック図、第４図は望ましい実
施態様の１つの構成による中央処理装置を示すブロック
図、第５図は保護強制機構の状態および制御論理装置32
を示すブロック図、第６図は第３図に示される専用記憶
装置34の構成要素を示すブロック図、および第７図は主
記憶装置の保護装置および入出力保護装置の構成要素を
示すブロック図である。 11……中央処理装置、12……中央処理装置、15……主記
憶装置、17……システム・バス・インターフェース装
置、19……システム・バス、30……中央処理装置インタ
ーフェース装置、31……入力バッファ・レジスタ、32…
…状況／制御論理装置、34……記憶装置、35……主記憶
装置保護装置、36……入出力保護装置、…37……システ
ム・バス要求装置、41……プロセッサ装置、43……コプ
ロセッサ装置、44……キャッシュ・メモリー装置、51…
…装置識別レジスタ、52……コントローラ改訂番号レジ
スタ、53……症候群信号レジスタ、54……ソフトウェア
・エラー・レジスタ、55……割込み制御レジスタ、56…
…割込みレジスタ、57……特権制御レジスタ、58……非
特権制御レジスタ、61……アドレス・バッファ・レジス
タ、62……データ・バッファ・レジスタ、63……専用RA
M（ランダム・アクセス・メモリー）装置、69……中央
処理装置のアドレス・バッファ装置、70……I/Oアレイ
復号装置、71……中央処理装置のアドレス・バッファ・
レジスタ、72……主記憶装置の可用性アレイ、73……主
記憶装置のアレイ復号装置、74……I/O−主記憶装置転
送理論装置、75……アドレス・バッファ・レジスタ、76
……主記憶装置保護装置データ・バッファ・レジスタ、
77……アドレス・バッファ・レジスタ、78……入出力保
護装置データ・バッファ・レジスタ、79……入出力可用
性アレイ、151、152、153、154、155……領域、155A…
…メール・ボックス。
フロントページの続き (72)発明者 デービッド・エイ・ワーツ アメリカ合衆国マサチューセッツ州 01890，ウィンチェスター，ベルビュ ー・アベニュー 12 (56)参考文献 特開 昭59−91562（ＪＰ，Ａ) 特開 昭61−202269（ＪＰ，Ａ) 特開 昭59−117658（ＪＰ，Ａ) 特表 昭59−500882（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】少なくとも第１と第２の処理装置（11、1
    2）と、複数の資源（15等）とを有し、前記複数の処理
    装置と資源が相互通信のために共通信号伝送装置（19）
    に接続され、前記資源の個々のものが前記第１と第２の
    処理装置による排他的なアクセス用に一意に割り当てら
    れており、 前記第１の処理装置（11）がその装置に割り当てられて
    いない資源へのアスセスを防止するための安全装置（11
    1）をその一部分として含み、前記第２の処理装置（1
    2）はその装置に割り当てられていない資源へアクセス
    するのを防止するための安全装置をその一部として持た
    ない、 データ処理システムにおいて、 前記第２の処理装置がその装置に割り当てられていない
    資源へアクセスするのを防止するために前記共通信号伝
    送装置（19）と前記第２の処理装置（12）との間にイン
    ターフェース装置を設け、 該インターフェース装置が、 前記第２の処理装置を初期化する手順を格納し転送する
    手段と、 前記第２の処理装置によって与えられた資源識別に応答
    して、その識別された資源へのアクセスが意図されたと
    き、そのアクセスが許されるかどうかを決定する、保護
    手段と、 を有することを特徴とするデータ処理システム。
JP63323181A 1987-12-21 1988-12-21 データ処理システム Expired - Fee Related JP2661733B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US136056 1987-12-21
US07/136,056 US5027271A (en) 1987-12-21 1987-12-21 Apparatus and method for alterable resource partitioning enforcement in a data processing system having central processing units using different operating systems

Publications (2)

Publication Number Publication Date
JPH01200466A JPH01200466A (ja) 1989-08-11
JP2661733B2 true JP2661733B2 (ja) 1997-10-08

Family

ID=22471061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63323181A Expired - Fee Related JP2661733B2 (ja) 1987-12-21 1988-12-21 データ処理システム

Country Status (9)

Country Link
US (1) US5027271A (ja)
EP (1) EP0321724B1 (ja)
JP (1) JP2661733B2 (ja)
KR (1) KR930003441B1 (ja)
AU (1) AU613435B2 (ja)
CA (1) CA1321035C (ja)
DE (1) DE3856030T2 (ja)
MX (1) MX171924B (ja)
YU (1) YU231088A (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629278B2 (ja) * 1988-06-30 1997-07-09 株式会社日立製作所 仮想計算機システム
JPH0291747A (ja) * 1988-09-29 1990-03-30 Hitachi Ltd 情報処理装置
US5144692A (en) * 1989-05-17 1992-09-01 International Business Machines Corporation System for controlling access by first system to portion of main memory dedicated exclusively to second system to facilitate input/output processing via first system
US5113522A (en) * 1989-05-17 1992-05-12 International Business Machines Corporation Data processing system with system resource management for itself and for an associated alien processor
DE3917715A1 (de) * 1989-05-31 1990-12-06 Teldix Gmbh Rechnersystem
US5446865A (en) * 1990-03-13 1995-08-29 At&T Corp. Processor adapted for sharing memory with more than one type of processor
GB9008366D0 (en) * 1990-04-12 1990-06-13 British Aerospace Data interaction architecture(dia)for real time embedded multi processor systems
US5253344A (en) * 1991-09-05 1993-10-12 International Business Machines Corp. Method and apparatus for dynamically changing the configuration of a logically partitioned data processing system
US5404535A (en) * 1991-10-22 1995-04-04 Bull Hn Information Systems Inc. Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system
US5497463A (en) * 1992-09-25 1996-03-05 Bull Hn Information Systems Inc. Ally mechanism for interconnecting non-distributed computing environment (DCE) and DCE systems to operate in a network system
US5483647A (en) * 1992-12-17 1996-01-09 Bull Hn Information Systems Inc. System for switching between two different operating systems by invoking the server to determine physical conditions to initiate a physical connection transparent to the user
US5410709A (en) * 1992-12-17 1995-04-25 Bull Hn Information System Inc. Mechanism for rerouting and dispatching interrupts in a hybrid system environment
FR2702578B1 (fr) * 1993-03-12 1995-04-14 Bull Sa Système de communication avec un réseau.
CA2126740A1 (en) * 1993-07-06 1995-01-07 Naveen Jain Method and system for incorporation of a utility function into an operating system
US5675771A (en) * 1993-09-28 1997-10-07 Bull Hn Information Systems Inc. Mechanism for enabling emulation system users to directly invoke a number of host system facilities for executing host procedures either synchronously or asynchronously in a secure manner through automatically created shell mechanisms
US5634072A (en) * 1993-11-01 1997-05-27 International Business Machines Corporation Method of managing resources in one or more coupling facilities coupled to one or more operating systems in one or more central programming complexes using a policy
US5495588A (en) * 1993-11-18 1996-02-27 Allen-Bradley Company, Inc. Programmable controller having joined relay language processor and general purpose processor
JPH07319691A (ja) * 1994-03-29 1995-12-08 Toshiba Corp 資源保護装置、特権保護装置、ソフトウェア利用法制御装置、及びソフトウェア利用法制御システム
US5550970A (en) * 1994-08-31 1996-08-27 International Business Machines Corporation Method and system for allocating resources
US5754788A (en) * 1995-12-28 1998-05-19 Attachmate Corporation Method and system for reconfiguring a communications stack
US6141697A (en) * 1997-06-25 2000-10-31 Unisys Corp. System and method for performing external procedure calls in heterogeneous computer systems utilizing program stacks
US6151638A (en) * 1997-06-25 2000-11-21 Unisys Corp. System and method for performing external procedure calls from a client program to a server program to a server program and back to the client program while both are running in a heterogenous computer
US6192418B1 (en) * 1997-06-25 2001-02-20 Unisys Corp. System and method for performing external procedure calls from a client program to a server program while both are operating in a heterogenous computer
US6289391B1 (en) * 1997-06-25 2001-09-11 Unisys Corp. System and method for performing external procedure calls from a server program to a client program while both are running in a heterogeneous computer
IL126149A (en) * 1997-09-09 2003-07-31 Sanctum Ltd Method and system for protecting operations of trusted internal networks
US6457130B2 (en) * 1998-03-03 2002-09-24 Network Appliance, Inc. File access control in a multi-protocol file server
AU9094198A (en) * 1998-09-10 2000-04-03 Sanctum Ltd. Method and system for maintaining restricted operating environments for application programs or operating systems
US7013305B2 (en) 2001-10-01 2006-03-14 International Business Machines Corporation Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange
US6230190B1 (en) * 1998-10-09 2001-05-08 Openwave Systems Inc. Shared-everything file storage for clustered system
JP4402797B2 (ja) * 2000-03-02 2010-01-20 株式会社日立製作所 情報処理装置
US6981244B1 (en) * 2000-09-08 2005-12-27 Cisco Technology, Inc. System and method for inheriting memory management policies in a data processing systems
US6687655B2 (en) 2001-02-22 2004-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Maintenance of sliding window aggregated state using combination of soft state and explicit release principles
JP2002251326A (ja) * 2001-02-22 2002-09-06 Hitachi Ltd 耐タンパ計算機システム
US7124410B2 (en) * 2002-01-09 2006-10-17 International Business Machines Corporation Distributed allocation of system hardware resources for multiprocessor systems
CA2391717A1 (en) * 2002-06-26 2003-12-26 Ibm Canada Limited-Ibm Canada Limitee Transferring data and storing metadata across a network
EP1876549A1 (de) * 2006-07-07 2008-01-09 Swisscom Mobile AG Verfahren und System zur verschlüsselten Datenübertragung
US9830295B2 (en) 2015-01-15 2017-11-28 Nxp Usa, Inc. Resource domain partioning in a data processing system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253146A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Module for coupling computer-processors
US4574350A (en) * 1982-05-19 1986-03-04 At&T Bell Laboratories Shared resource locking apparatus
US4608631A (en) * 1982-09-03 1986-08-26 Sequoia Systems, Inc. Modular computer system
JPS5991562A (ja) * 1982-11-18 1984-05-26 Fuji Electric Co Ltd マルチマスタシステムにおける誤アクセス保護方式
JPS59117658A (ja) * 1982-12-24 1984-07-07 Fuji Facom Corp マルチマイクロプロセツサシステムにおける共通バスアクセス管理装置
US4559614A (en) * 1983-07-05 1985-12-17 International Business Machines Corporation Interactive code format transform for communicating data between incompatible information processing systems
JPS60120636A (ja) * 1983-12-02 1985-06-28 Tsubakimoto Chain Co プロトコル変換器
US4731750A (en) * 1984-01-04 1988-03-15 International Business Machines Corporation Workstation resource sharing
US4695945A (en) * 1985-02-28 1987-09-22 International Business Machines Corporation Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor
US4722048A (en) * 1985-04-03 1988-01-26 Honeywell Bull Inc. Microcomputer system with independent operating systems
US4843541A (en) * 1987-07-29 1989-06-27 International Business Machines Corporation Logical resource partitioning of a data processing system

Also Published As

Publication number Publication date
AU613435B2 (en) 1991-08-01
KR930003441B1 (ko) 1993-04-29
AU2664388A (en) 1989-06-22
DE3856030T2 (de) 1998-04-02
YU231088A (en) 1991-08-31
JPH01200466A (ja) 1989-08-11
KR890010722A (ko) 1989-08-10
EP0321724A2 (en) 1989-06-28
US5027271A (en) 1991-06-25
EP0321724B1 (en) 1997-09-24
MX171924B (es) 1993-11-24
EP0321724A3 (en) 1991-10-09
DE3856030D1 (de) 1997-10-30
CA1321035C (en) 1993-08-03

Similar Documents

Publication Publication Date Title
JP2661733B2 (ja) データ処理システム
JP2757961B2 (ja) 複数の中央処理装置間が対等の関係を有するデータ処理システム用の装置および方法
US6112263A (en) Method for multiple independent processes controlling access to I/O devices in a computer system
KR100335299B1 (ko) 컴퓨터 시스템
US5884077A (en) Information processing system and method in which computer with high load borrows processor of computer with low load to execute process
KR100292660B1 (ko) 프로세서가통합된인터럽트제어기를갖춘멀티프로세서프로그래머블인터럽트제어기시스템
US20070255865A1 (en) System for controlling I/O devices in a multi-partition computer system
GB2062914A (en) Distributed data processing system
JPH1097490A (ja) スケーラブル対称型マルチプロセッサにおいてバス幅またはバス・プロトコルを変更せずに割り込みを分散する方法および装置
JPH0772889B2 (ja) 情報処理システム
JPH1097509A (ja) 対称型マルチプロセッサ・システムにおいて割り込みを分散する方法および装置
JP2539352B2 (ja) 階層型多重計算機システム
US4855899A (en) Multiple I/O bus virtual broadcast of programmed I/O instructions
CA1319445C (en) Apparatus & method for access to user programs controlled by a first operating system by users interacting with a data processing system through a second operating system
JP2001333137A (ja) 自主動作通信制御装置及び自主動作通信制御方法
JP3540119B2 (ja) 割り込みルーティング機構およびマルチプロセッサ制御方式
JP2825914B2 (ja) プロセッサ間通信方式
KR20230034195A (ko) 하이브리드 가상 머신 관리자의 시스템 및 동작 방법
KR20230086548A (ko) 이종의 멀티 cpu 간에 물리 자원을 공유하기 위한 제어권을 관리하는 시스템온칩 및 그 동작 방법
CN117785387A (zh) 一种融合架构的构建方法、融合处理方法及系统
JPH0346855B2 (ja)
JPS63311468A (ja) マルチプロセッサシステムにおける仮想記憶管理方法
JPS62546B2 (ja)
JPS63116264A (ja) マルチプロセサシステムにおける資源管理方式
JPS63311467A (ja) マルチプロセッサシステムにおける仮想記憶管理方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees