JPH10289196A - コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 - Google Patents
コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法Info
- Publication number
- JPH10289196A JPH10289196A JP9760997A JP9760997A JPH10289196A JP H10289196 A JPH10289196 A JP H10289196A JP 9760997 A JP9760997 A JP 9760997A JP 9760997 A JP9760997 A JP 9760997A JP H10289196 A JPH10289196 A JP H10289196A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- control data
- data
- dma
- intermediate buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 メインＣＰＵへの負荷を最小限とし、汎用メ
モリやＩ／Ｏデバイスとは独立に周辺デバイスへの制御
データの設定および更新を同時に並行動作させることを
可能にして周辺デバイスの制御処理を高速化すること。 【解決手段】 メインＣＰＵ１と周辺デバイスデータ用
スレーブ制御部３とをＣＰＵローカルバス６により接続
し、ＣＰＵローカルバス６上にＤＭＡコントローラ８と
周辺デバイス５1 〜５n の制御データ格納メモリ７と周
辺デバイス５1 〜５n の制御データ設定用の中間バッフ
ァ９、１０とを接続する。周辺デバイス５ 1 〜５n の設
定／更新用の制御データを、制御データ格納メモリ７と
中間バッファ９、１０との間と、中間バッファ９、１０
と周辺デバイスデータ用スレーブ制御部３との間のそれ
ぞれにおいて、メインＣＰＵ１が発行するＤＭＡ転送開
始コマンドによりＤＭＡコントローラ８のチャネルによ
ってＣＰＵローカルバス６上でＤＭＡ転送する。
モリやＩ／Ｏデバイスとは独立に周辺デバイスへの制御
データの設定および更新を同時に並行動作させることを
可能にして周辺デバイスの制御処理を高速化すること。 【解決手段】 メインＣＰＵ１と周辺デバイスデータ用
スレーブ制御部３とをＣＰＵローカルバス６により接続
し、ＣＰＵローカルバス６上にＤＭＡコントローラ８と
周辺デバイス５1 〜５n の制御データ格納メモリ７と周
辺デバイス５1 〜５n の制御データ設定用の中間バッフ
ァ９、１０とを接続する。周辺デバイス５ 1 〜５n の設
定／更新用の制御データを、制御データ格納メモリ７と
中間バッファ９、１０との間と、中間バッファ９、１０
と周辺デバイスデータ用スレーブ制御部３との間のそれ
ぞれにおいて、メインＣＰＵ１が発行するＤＭＡ転送開
始コマンドによりＤＭＡコントローラ８のチャネルによ
ってＣＰＵローカルバス６上でＤＭＡ転送する。
Description
【０００１】
【発明の属する技術分野】この発明は、コンピュータお
よびコンピュータにおける周辺デバイス制御データの転
送方法に関し、特に周辺デバイスデータ用スレーブ制御
部に周辺デバイスを接続された周辺デバイスの制御用デ
ータの設定と更新を行うコンピュータ、およびその周辺
デバイスの制御用データの設定と更新を行うときに必要
な周辺デバイス制御データの転送方法に関するものであ
る。
よびコンピュータにおける周辺デバイス制御データの転
送方法に関し、特に周辺デバイスデータ用スレーブ制御
部に周辺デバイスを接続された周辺デバイスの制御用デ
ータの設定と更新を行うコンピュータ、およびその周辺
デバイスの制御用データの設定と更新を行うときに必要
な周辺デバイス制御データの転送方法に関するものであ
る。
【０００２】
【従来の技術】図３は、周辺デバイスデータ用スレーブ
制御部に周辺デバイスを接続された周辺デバイスの制御
用データの設定と更新を行うコンピュータの従来例を示
している。このコンピュータは、システム全体を制御す
るメインＣＰＵ１００と、メインＣＰＵ１００に接続さ
れたＣＰＵメインバス１０１と、ＣＰＵメインバス１０
１に接続され、ＣＰＵメインバス１０１上の転送データ
を送受する周辺デバイスデータ用スレーブ制御部１０２
と、周辺デバイスデータ用スレーブ制御部１０２と複数
個の周辺デバイス１０３1 〜１０３i 〜１０３n ( 但
し、１≦ｉ≦ｎであり、以下に、この複数個の周辺デバ
イス１０３1 〜１０３i 〜１０３n を周辺デバイス群と
云うことがある）とを接続する周辺Ｉ／Ｏ共通バス１０
４と、ＣＰＵメインバス１０１に接続された制御データ
格納メモリ１０５とを有している。
制御部に周辺デバイスを接続された周辺デバイスの制御
用データの設定と更新を行うコンピュータの従来例を示
している。このコンピュータは、システム全体を制御す
るメインＣＰＵ１００と、メインＣＰＵ１００に接続さ
れたＣＰＵメインバス１０１と、ＣＰＵメインバス１０
１に接続され、ＣＰＵメインバス１０１上の転送データ
を送受する周辺デバイスデータ用スレーブ制御部１０２
と、周辺デバイスデータ用スレーブ制御部１０２と複数
個の周辺デバイス１０３1 〜１０３i 〜１０３n ( 但
し、１≦ｉ≦ｎであり、以下に、この複数個の周辺デバ
イス１０３1 〜１０３i 〜１０３n を周辺デバイス群と
云うことがある）とを接続する周辺Ｉ／Ｏ共通バス１０
４と、ＣＰＵメインバス１０１に接続された制御データ
格納メモリ１０５とを有している。
【０００３】つぎに上述のコンピュータにおける周辺デ
バイス制御データの転送動作について説明する。
バイス制御データの転送動作について説明する。
【０００４】メインＣＰＵ１００は、ＣＰＵメインバス
１０１上の制御データ格納メモリ１０５に周辺デバイス
用制御コードの初期設定値を作成する。初期設定値の作
成後に、メインＣＰＵ１００は、制御データ格納メモリ
１０５上の周辺デバイス用制御コードをＣＰＵデータバ
ス１０１経由で周辺デバイスデータ用スレーブ制御部１
０２に転送する。
１０１上の制御データ格納メモリ１０５に周辺デバイス
用制御コードの初期設定値を作成する。初期設定値の作
成後に、メインＣＰＵ１００は、制御データ格納メモリ
１０５上の周辺デバイス用制御コードをＣＰＵデータバ
ス１０１経由で周辺デバイスデータ用スレーブ制御部１
０２に転送する。
【０００５】周辺デバイスデータ用スレーブ制御部１０
２は、単一の周辺Ｉ／Ｏ共通バス１０４によって対応す
る周辺デバイス群の周辺デバイス１０３1 〜１０３i 〜
１０３n のそれぞれに対して、受け取った周辺デバイス
用制御コードを順次送信する。
２は、単一の周辺Ｉ／Ｏ共通バス１０４によって対応す
る周辺デバイス群の周辺デバイス１０３1 〜１０３i 〜
１０３n のそれぞれに対して、受け取った周辺デバイス
用制御コードを順次送信する。
【０００６】周辺デバイス群は、各周辺デバイス１０３
1 〜１０３i 〜１０３n のステータスを示す応答コード
を周辺デバイスデータスレーブ制御部１０２に順次送
る。周辺デバイスデータ用スレーブ制御部１０２は、送
られてきた各周辺デバイス毎の応答コードを受けて周辺
デバイス１０３1 〜１０３i 〜１０３n の各ステータス
情報をＣＰＵメインバス１０１経由でメインＣＰＵ１０
０に順次通知する。
1 〜１０３i 〜１０３n のステータスを示す応答コード
を周辺デバイスデータスレーブ制御部１０２に順次送
る。周辺デバイスデータ用スレーブ制御部１０２は、送
られてきた各周辺デバイス毎の応答コードを受けて周辺
デバイス１０３1 〜１０３i 〜１０３n の各ステータス
情報をＣＰＵメインバス１０１経由でメインＣＰＵ１０
０に順次通知する。
【０００７】続いて、メインＣＰＵ１００は、読み出さ
れた周辺デバイス１０３1 〜１０３ i 〜１０３n の各ス
テータス情報から各周辺デバイス１０３1 〜１０３i 〜
１０３n の制御コードの各初期設定値を必要に応じて変
更し、変更した制御コードの各初期設定値をＣＰＵメイ
ンバス１０１経由で制御データ格納メモリ１０５に書き
込む。
れた周辺デバイス１０３1 〜１０３ i 〜１０３n の各ス
テータス情報から各周辺デバイス１０３1 〜１０３i 〜
１０３n の制御コードの各初期設定値を必要に応じて変
更し、変更した制御コードの各初期設定値をＣＰＵメイ
ンバス１０１経由で制御データ格納メモリ１０５に書き
込む。
【０００８】メインＣＰＵ１００は、制御データ格納メ
モリ１０５上の周辺デバイス群に対する各制御コードの
設定変更値を、再度ＣＰＵメインバス１０１経由で周辺
デバイスデータ用スレーブ制御部１０２に送る。
モリ１０５上の周辺デバイス群に対する各制御コードの
設定変更値を、再度ＣＰＵメインバス１０１経由で周辺
デバイスデータ用スレーブ制御部１０２に送る。
【０００９】ＣＰＵメインバス１０１上に他のＩ／Ｏデ
バイスまたは他のメモリが接続されている場合には、上
述の制御コードの設定変更値のデータ転送中は、メイン
ＣＰＵ１００によるデータバス上での他のデバイスに対
するアクセスはできないから、周辺デバイス群の制御コ
ードの設定変更値によるデータ転送完了後に、メインＣ
ＰＵ１００は他のＩ／Ｏデバイスまたは他のメモリにア
クセスすることができる。
バイスまたは他のメモリが接続されている場合には、上
述の制御コードの設定変更値のデータ転送中は、メイン
ＣＰＵ１００によるデータバス上での他のデバイスに対
するアクセスはできないから、周辺デバイス群の制御コ
ードの設定変更値によるデータ転送完了後に、メインＣ
ＰＵ１００は他のＩ／Ｏデバイスまたは他のメモリにア
クセスすることができる。
【００１０】周辺デバイス群の制御コードの設定変更値
を受けた周辺デバイスデータ用スレーブ制御部１０２
は、各制御コード変更値を、周辺Ｉ／Ｏ共通バス１０４
を経由して対応する周辺デバイス１０３1 〜１０３i 〜
１０３n 毎に送り、周辺デバイス１０３1 〜１０３i 〜
１０３n の各制御コード再設定を順次行う。
を受けた周辺デバイスデータ用スレーブ制御部１０２
は、各制御コード変更値を、周辺Ｉ／Ｏ共通バス１０４
を経由して対応する周辺デバイス１０３1 〜１０３i 〜
１０３n 毎に送り、周辺デバイス１０３1 〜１０３i 〜
１０３n の各制御コード再設定を順次行う。
【００１１】
【発明が解決しようとする課題】従来のコンピュータに
おける周辺デバイスに対する制御用データの設定と更新
のための制御データ転送は、以上のように行われている
から、周辺デバイスに対する制御データを更新するとき
に、メインＣＰＵに直結した他のデバイスにも繋がるＣ
ＰＵメインバス上での周辺デバイス群の制御データ転送
が他のＩ／Ｏデバイスと排他的に動作してＣＰＵメイン
バスを占有することになり、周辺デバイスに関する制御
データ転送処理のメインＣＰＵへの依存度が高く、メイ
ンＣＰＵの負荷が増大し、周辺デバイスの制御処理の遅
延を招いている。
おける周辺デバイスに対する制御用データの設定と更新
のための制御データ転送は、以上のように行われている
から、周辺デバイスに対する制御データを更新するとき
に、メインＣＰＵに直結した他のデバイスにも繋がるＣ
ＰＵメインバス上での周辺デバイス群の制御データ転送
が他のＩ／Ｏデバイスと排他的に動作してＣＰＵメイン
バスを占有することになり、周辺デバイスに関する制御
データ転送処理のメインＣＰＵへの依存度が高く、メイ
ンＣＰＵの負荷が増大し、周辺デバイスの制御処理の遅
延を招いている。
【００１２】また、単一のデータバスとしてＣＰＵメイ
ンバス、周辺Ｉ／Ｏ共通バスを共用しているため、複数
の周辺デバイスに対応する各制御データ設定のためのデ
ータ転送と、周辺デバイスからの応答であるステータス
情報の読み取りのためのデータ転送とを並行して行うこ
とができず、このことによっても周辺デバイスの制御処
理を高速化することができない。
ンバス、周辺Ｉ／Ｏ共通バスを共用しているため、複数
の周辺デバイスに対応する各制御データ設定のためのデ
ータ転送と、周辺デバイスからの応答であるステータス
情報の読み取りのためのデータ転送とを並行して行うこ
とができず、このことによっても周辺デバイスの制御処
理を高速化することができない。
【００１３】この発明は、上述のような問題点を改善す
るためになされたものでメインＣＰＵへの負荷を最小限
とし、頻繁に使用される汎用メモリやＩ／Ｏデバイスと
は独立に周辺デバイスへの制御データの設定および更新
を同時に並行動作させることを可能にして周辺デバイス
の制御処理を高速化し、また周辺デバイスのステータス
情報から制御データ（制御コード）で必要な変更部分の
みをメインＣＰＵに高速送信することがてきるコンピュ
ータおよびコンピュータにおける周辺デバイス制御デー
タの転送方法を得ることを目的としている。
るためになされたものでメインＣＰＵへの負荷を最小限
とし、頻繁に使用される汎用メモリやＩ／Ｏデバイスと
は独立に周辺デバイスへの制御データの設定および更新
を同時に並行動作させることを可能にして周辺デバイス
の制御処理を高速化し、また周辺デバイスのステータス
情報から制御データ（制御コード）で必要な変更部分の
みをメインＣＰＵに高速送信することがてきるコンピュ
ータおよびコンピュータにおける周辺デバイス制御デー
タの転送方法を得ることを目的としている。
【００１４】
【課題を解決するための手段】上述の目的を達成するた
めに、この発明によるコンピュータは、周辺デバイスデ
ータ用スレーブ制御部を有し、周辺デバイスデータ用ス
レーブ制御部に周辺デバイスを接続されたコンピュータ
において、メインＣＰＵと周辺デバイスデータ用スレー
ブ制御部とがＣＰＵローカルバスにより接続され、当該
ＣＰＵローカルバス上にＤＭＡコントローラと周辺デバ
イスの制御データ格納メモリと周辺デバイスの制御デー
タ設定用の中間バッファとが接続され、前記周辺デバイ
スの設定／更新用の制御データを、前記制御データ格納
メモリと前記中間バッファとの間と、前記中間バッファ
と前記周辺デバイスデータ用スレーブ制御部との間のそ
れぞれにおいて、前記メインＣＰＵが発行するＤＭＡ転
送開始コマンドにより前記ＤＭＡコントローラのチャネ
ルによって前記ＣＰＵローカルバス上でＤＭＡ転送する
ものである。
めに、この発明によるコンピュータは、周辺デバイスデ
ータ用スレーブ制御部を有し、周辺デバイスデータ用ス
レーブ制御部に周辺デバイスを接続されたコンピュータ
において、メインＣＰＵと周辺デバイスデータ用スレー
ブ制御部とがＣＰＵローカルバスにより接続され、当該
ＣＰＵローカルバス上にＤＭＡコントローラと周辺デバ
イスの制御データ格納メモリと周辺デバイスの制御デー
タ設定用の中間バッファとが接続され、前記周辺デバイ
スの設定／更新用の制御データを、前記制御データ格納
メモリと前記中間バッファとの間と、前記中間バッファ
と前記周辺デバイスデータ用スレーブ制御部との間のそ
れぞれにおいて、前記メインＣＰＵが発行するＤＭＡ転
送開始コマンドにより前記ＤＭＡコントローラのチャネ
ルによって前記ＣＰＵローカルバス上でＤＭＡ転送する
ものである。
【００１５】このコンピュータでは、メインＣＰＵは、
ＤＭＡ転送開始コマンドを発行するだけで、周辺デバイ
スに関するデータ転送の制御を常時行わず、ＤＭＡコン
トローラのチャネルによってメインＣＰＵのＩ／Ｏデバ
イスや他のメモリを接続されるＣＰＵメインバスとは別
のＣＰＵローカルバス上で、周辺デバイス制御のデータ
転送がＤＭＡ転送により高速に行われる。このＣＰＵロ
ーカルバス上でのＤＭＡ方式によるデータ転送は、ＣＰ
Ｕメインバス上でのデータ転送に依存しないため、周辺
デバイスの制御データ転送が実行されているときに、Ｃ
ＰＵメインバス上の任意Ｉ／Ｏデバイスやメモリに対し
て、メインＣＰＵからのアクセスが任意のタイミングで
可能となる。
ＤＭＡ転送開始コマンドを発行するだけで、周辺デバイ
スに関するデータ転送の制御を常時行わず、ＤＭＡコン
トローラのチャネルによってメインＣＰＵのＩ／Ｏデバ
イスや他のメモリを接続されるＣＰＵメインバスとは別
のＣＰＵローカルバス上で、周辺デバイス制御のデータ
転送がＤＭＡ転送により高速に行われる。このＣＰＵロ
ーカルバス上でのＤＭＡ方式によるデータ転送は、ＣＰ
Ｕメインバス上でのデータ転送に依存しないため、周辺
デバイスの制御データ転送が実行されているときに、Ｃ
ＰＵメインバス上の任意Ｉ／Ｏデバイスやメモリに対し
て、メインＣＰＵからのアクセスが任意のタイミングで
可能となる。
【００１６】つぎの発明によるコンピュータは、上述の
発明によるコンピュータにおいて、前記ＣＰＵローカル
バスとは別に前記メインＣＰＵと前記周辺デバイスデー
タ用スレーブ制御部とを接続するステータス割込信号ラ
インを有し、周辺デバイスでのステータス情報の発生を
前記ステータス割込信号ラインを使用して周辺デバイス
データ用スレーブ制御部からメインＣＰＵへのステータ
ス割込信号によりメインＣＰＵに伝え、メインＣＰＵが
ステータス割込信号を受けることにより、メインＣＰＵ
が前記周辺デバイスデータ用スレーブ制御部から前記中
間バッファへのステータス情報のＤＭＡ転送開始コマン
ドを発行するものである。
発明によるコンピュータにおいて、前記ＣＰＵローカル
バスとは別に前記メインＣＰＵと前記周辺デバイスデー
タ用スレーブ制御部とを接続するステータス割込信号ラ
インを有し、周辺デバイスでのステータス情報の発生を
前記ステータス割込信号ラインを使用して周辺デバイス
データ用スレーブ制御部からメインＣＰＵへのステータ
ス割込信号によりメインＣＰＵに伝え、メインＣＰＵが
ステータス割込信号を受けることにより、メインＣＰＵ
が前記周辺デバイスデータ用スレーブ制御部から前記中
間バッファへのステータス情報のＤＭＡ転送開始コマン
ドを発行するものである。
【００１７】この発明によるコンピュータでは、周辺デ
バイスでのステータス情報の発生がステータス割込信号
ラインを使用して周辺デバイスデータ用スレーブ制御部
からメインＣＰＵへのステータス割込信号によりメイン
ＣＰＵに伝えられ、メインＣＰＵがステータス割込信号
を受けることにより、メインＣＰＵが周辺デバイスデー
タ用スレーブ制御部から中間バッファへのステータス情
報のＤＭＡ転送開始コマンドを発行する。これにより周
辺デバイスデータ用スレーブ制御部から中間バッファへ
のステータス情報のＤＭＡ転送がイベントとして随時行
われる。
バイスでのステータス情報の発生がステータス割込信号
ラインを使用して周辺デバイスデータ用スレーブ制御部
からメインＣＰＵへのステータス割込信号によりメイン
ＣＰＵに伝えられ、メインＣＰＵがステータス割込信号
を受けることにより、メインＣＰＵが周辺デバイスデー
タ用スレーブ制御部から中間バッファへのステータス情
報のＤＭＡ転送開始コマンドを発行する。これにより周
辺デバイスデータ用スレーブ制御部から中間バッファへ
のステータス情報のＤＭＡ転送がイベントとして随時行
われる。
【００１８】つぎの発明によるコンピュータは、上述の
発明によるコンピュータにおいて、前記周辺デバイスデ
ータ用スレーブ制御部に複数個の周辺デバイスがそれぞ
れ個別の周辺Ｉ／Ｏデータバスにより接続され、前記Ｄ
ＭＡコントローラは複数個のチャネルを有し、前記制御
データ格納メモリと前記中間バッファとの間と、前記中
間バッファと前記周辺デバイスデータ用スレーブ制御部
との間の制御データのＤＭＡ転送を前記ＤＭＡコントロ
ーラの各チャネルで行い、複数チャネル制御により各チ
ャネルによる制御データのＤＭＡ転送を並行して行うも
のである。
発明によるコンピュータにおいて、前記周辺デバイスデ
ータ用スレーブ制御部に複数個の周辺デバイスがそれぞ
れ個別の周辺Ｉ／Ｏデータバスにより接続され、前記Ｄ
ＭＡコントローラは複数個のチャネルを有し、前記制御
データ格納メモリと前記中間バッファとの間と、前記中
間バッファと前記周辺デバイスデータ用スレーブ制御部
との間の制御データのＤＭＡ転送を前記ＤＭＡコントロ
ーラの各チャネルで行い、複数チャネル制御により各チ
ャネルによる制御データのＤＭＡ転送を並行して行うも
のである。
【００１９】この発明によるコンピュータでは、周辺デ
バイスの制御データの設定および更新のための制御デー
タのＤＭＡ転送（制御データの送受）が、ＤＭＡコント
ローラの複数チャネル制御により並行して同期転送で行
われる。
バイスの制御データの設定および更新のための制御デー
タのＤＭＡ転送（制御データの送受）が、ＤＭＡコント
ローラの複数チャネル制御により並行して同期転送で行
われる。
【００２０】つぎの発明によるコンピュータは、上述の
発明によるコンピュータにおいて、前記周辺デバイスデ
ータ用スレーブ制御部から前記中間バッファへ送信する
周辺デバイスのステータス情報は、制御データ部分以外
に、各周辺デバイスの制御データ変更要求部分を含んで
おり、メインＣＰＵは、前記中間バッファ上で、前記ス
テータス情報から、変更に必要な制御データ部分を選択
抽出し、変更が必要な部分のみを前記中間バッファから
前記制御データ格納メモリへＤＭＡ転送するものであ
る。
発明によるコンピュータにおいて、前記周辺デバイスデ
ータ用スレーブ制御部から前記中間バッファへ送信する
周辺デバイスのステータス情報は、制御データ部分以外
に、各周辺デバイスの制御データ変更要求部分を含んで
おり、メインＣＰＵは、前記中間バッファ上で、前記ス
テータス情報から、変更に必要な制御データ部分を選択
抽出し、変更が必要な部分のみを前記中間バッファから
前記制御データ格納メモリへＤＭＡ転送するものであ
る。
【００２１】この発明によるコンピュータでは、周辺デ
バイスデータ用スレーブ制御部から中間バッファへ送信
する周辺デバイスのステータス情報が、制御データ部分
以外に、各周辺デバイスの制御データ変更要求部分を含
んでおり、メインＣＰＵが中間バッファ上でそのステー
タス情報から、変更に必要な制御データ部分を選択抽出
し、変更が必要な部分のみが中間バッファから制御デー
タ格納メモリへＤＭＡ転送される。
バイスデータ用スレーブ制御部から中間バッファへ送信
する周辺デバイスのステータス情報が、制御データ部分
以外に、各周辺デバイスの制御データ変更要求部分を含
んでおり、メインＣＰＵが中間バッファ上でそのステー
タス情報から、変更に必要な制御データ部分を選択抽出
し、変更が必要な部分のみが中間バッファから制御デー
タ格納メモリへＤＭＡ転送される。
【００２２】また、この発明によるコンピュータにおけ
る周辺デバイス制御データの転送方法は、周辺デバイス
データ用スレーブ制御部を有し、周辺デバイスデータ用
スレーブ制御部に周辺デバイスを接続されたコンピュー
タにおける周辺デバイス制御データの転送方法におい
て、メインＣＰＵと周辺デバイスデータ用スレーブ制御
部とをＣＰＵローカルバスにより接続し、当該ＣＰＵロ
ーカルバス上にＤＭＡコントローラと周辺デバイスの制
御データ格納メモリと周辺デバイスの制御データ設定用
の中間バッファとを接続し、前記周辺デバイスの設定／
更新用の制御データを、前記制御データ格納メモリと前
記中間バッファとの間と、前記中間バッファと前記周辺
デバイスデータ用スレーブ制御部との間のそれぞれにお
いて、メインＣＰＵが発行するＤＭＡ転送開始コマンド
によりＤＭＡコントローラのチャネルによって前記ＣＰ
Ｕローカルバス上でＤＭＡ転送するものである。
る周辺デバイス制御データの転送方法は、周辺デバイス
データ用スレーブ制御部を有し、周辺デバイスデータ用
スレーブ制御部に周辺デバイスを接続されたコンピュー
タにおける周辺デバイス制御データの転送方法におい
て、メインＣＰＵと周辺デバイスデータ用スレーブ制御
部とをＣＰＵローカルバスにより接続し、当該ＣＰＵロ
ーカルバス上にＤＭＡコントローラと周辺デバイスの制
御データ格納メモリと周辺デバイスの制御データ設定用
の中間バッファとを接続し、前記周辺デバイスの設定／
更新用の制御データを、前記制御データ格納メモリと前
記中間バッファとの間と、前記中間バッファと前記周辺
デバイスデータ用スレーブ制御部との間のそれぞれにお
いて、メインＣＰＵが発行するＤＭＡ転送開始コマンド
によりＤＭＡコントローラのチャネルによって前記ＣＰ
Ｕローカルバス上でＤＭＡ転送するものである。
【００２３】この発明によるコンピュータにおける周辺
デバイス制御データの転送方法ではメインＣＰＵは、Ｄ
ＭＡ転送開始コマンドを発行するだけで、周辺デバイス
に関するデータ転送の制御を常時行わず、ＤＭＡコント
ローラのチャネルによってメインＣＰＵのＩ／Ｏデバイ
スや他のメモリを接続されるＣＰＵメインバスとは別の
ＣＰＵローカルバス上で、周辺デバイス制御のデータ転
送がＤＭＡ転送により高速に行われる。このＣＰＵロー
カルバス上でのＤＭＡ方式によるデータ転送は、ＣＰＵ
メインバス上でのデータ転送に依存しないため、周辺デ
バイスの制御データ転送が実行されているときに、ＣＰ
Ｕメインバス上の任意Ｉ／Ｏデバイスやメモリに対し
て、メインＣＰＵからのアクセスが任意のタイミングで
可能となる。
デバイス制御データの転送方法ではメインＣＰＵは、Ｄ
ＭＡ転送開始コマンドを発行するだけで、周辺デバイス
に関するデータ転送の制御を常時行わず、ＤＭＡコント
ローラのチャネルによってメインＣＰＵのＩ／Ｏデバイ
スや他のメモリを接続されるＣＰＵメインバスとは別の
ＣＰＵローカルバス上で、周辺デバイス制御のデータ転
送がＤＭＡ転送により高速に行われる。このＣＰＵロー
カルバス上でのＤＭＡ方式によるデータ転送は、ＣＰＵ
メインバス上でのデータ転送に依存しないため、周辺デ
バイスの制御データ転送が実行されているときに、ＣＰ
Ｕメインバス上の任意Ｉ／Ｏデバイスやメモリに対し
て、メインＣＰＵからのアクセスが任意のタイミングで
可能となる。
【００２４】つぎの発明によるコンピュータにおける周
辺デバイス制御データの転送方法は、上述の発明による
コンピュータにおける周辺デバイス制御データの転送方
法において、周辺デバイスでのステータス情報の発生を
前記ＣＰＵローカルバスとは別のステータス割込信号ラ
インを使用して周辺デバイスデータ用スレーブ制御部か
らメインＣＰＵへのステータス割込信号によりメインＣ
ＰＵに伝え、メインＣＰＵがステータス割込信号を受け
ることにより、メインＣＰＵが前記周辺デバイスデータ
用スレーブ制御部から前記中間バッファへのステータス
情報のＤＭＡ転送開始コマンドを発行するものである。
辺デバイス制御データの転送方法は、上述の発明による
コンピュータにおける周辺デバイス制御データの転送方
法において、周辺デバイスでのステータス情報の発生を
前記ＣＰＵローカルバスとは別のステータス割込信号ラ
インを使用して周辺デバイスデータ用スレーブ制御部か
らメインＣＰＵへのステータス割込信号によりメインＣ
ＰＵに伝え、メインＣＰＵがステータス割込信号を受け
ることにより、メインＣＰＵが前記周辺デバイスデータ
用スレーブ制御部から前記中間バッファへのステータス
情報のＤＭＡ転送開始コマンドを発行するものである。
【００２５】この発明によるコンピュータにおける周辺
デバイス制御データの転送方法では、周辺デバイスでの
ステータス情報の発生がステータス割込信号ラインを使
用して周辺デバイスデータ用スレーブ制御部からメイン
ＣＰＵへのステータス割込信号によりメインＣＰＵに伝
えられ、メインＣＰＵがステータス割込信号を受けるこ
とにより、メインＣＰＵが周辺デバイスデータ用スレー
ブ制御部から中間バッファへのステータス情報のＤＭＡ
転送開始コマンドを発行する。これにより周辺デバイス
データ用スレーブ制御部から中間バッファへのステータ
ス情報のＤＭＡ転送がイベントとして随時行われる。
デバイス制御データの転送方法では、周辺デバイスでの
ステータス情報の発生がステータス割込信号ラインを使
用して周辺デバイスデータ用スレーブ制御部からメイン
ＣＰＵへのステータス割込信号によりメインＣＰＵに伝
えられ、メインＣＰＵがステータス割込信号を受けるこ
とにより、メインＣＰＵが周辺デバイスデータ用スレー
ブ制御部から中間バッファへのステータス情報のＤＭＡ
転送開始コマンドを発行する。これにより周辺デバイス
データ用スレーブ制御部から中間バッファへのステータ
ス情報のＤＭＡ転送がイベントとして随時行われる。
【００２６】つぎの発明によるコンピュータにおける周
辺デバイス制御データの転送方法は、上述の発明による
コンピュータにおける周辺デバイス制御データの転送方
法において、前記周辺デバイスデータ用スレーブ制御部
に複数個の周辺デバイスをそれぞれ個別の周辺Ｉ／Ｏデ
ータバスにより接続し、前記ＤＭＡコントローラは複数
個のチャネルを有し、前記制御データ格納メモリと前記
中間バッファとの間と、前記中間バッファと前記周辺デ
バイスデータ用スレーブ制御部との間の制御データのＤ
ＭＡ転送を前記ＤＭＡコントローラの各チャネルで行
い、複数チャネル制御により各チャネルによる制御デー
タのＤＭＡ転送を並行して行うものである。
辺デバイス制御データの転送方法は、上述の発明による
コンピュータにおける周辺デバイス制御データの転送方
法において、前記周辺デバイスデータ用スレーブ制御部
に複数個の周辺デバイスをそれぞれ個別の周辺Ｉ／Ｏデ
ータバスにより接続し、前記ＤＭＡコントローラは複数
個のチャネルを有し、前記制御データ格納メモリと前記
中間バッファとの間と、前記中間バッファと前記周辺デ
バイスデータ用スレーブ制御部との間の制御データのＤ
ＭＡ転送を前記ＤＭＡコントローラの各チャネルで行
い、複数チャネル制御により各チャネルによる制御デー
タのＤＭＡ転送を並行して行うものである。
【００２７】この発明によるコンピュータにおける周辺
デバイス制御データの転送方法では、周辺デバイスの制
御データの設定および更新のための制御データのＤＭＡ
転送（制御データの送受）が、ＤＭＡコントローラの複
数チャネル制御により並行して同期転送で行われる。
デバイス制御データの転送方法では、周辺デバイスの制
御データの設定および更新のための制御データのＤＭＡ
転送（制御データの送受）が、ＤＭＡコントローラの複
数チャネル制御により並行して同期転送で行われる。
【００２８】つぎの発明によるコンピュータにおける周
辺デバイス制御データの転送方法は、上述の発明による
コンピュータにおける周辺デバイス制御データの転送方
法において、前記周辺デバイスデータ用スレーブ制御部
から前記中間バッファへ送信する周辺デバイスのステー
タス情報は、制御データ部分以外に、各周辺デバイスの
制御データ変更要求部分を含んでおり、メインＣＰＵ
は、前記中間バッファ上で、前記ステータス情報から、
変更に必要な制御データ部分を選択抽出し、変更が必要
な部分のみを前記中間バッファから前記制御データ格納
メモリへＤＭＡ転送するものである。
辺デバイス制御データの転送方法は、上述の発明による
コンピュータにおける周辺デバイス制御データの転送方
法において、前記周辺デバイスデータ用スレーブ制御部
から前記中間バッファへ送信する周辺デバイスのステー
タス情報は、制御データ部分以外に、各周辺デバイスの
制御データ変更要求部分を含んでおり、メインＣＰＵ
は、前記中間バッファ上で、前記ステータス情報から、
変更に必要な制御データ部分を選択抽出し、変更が必要
な部分のみを前記中間バッファから前記制御データ格納
メモリへＤＭＡ転送するものである。
【００２９】この発明によりコンピュータにおける周辺
デバイス制御データの転送方法では、周辺デバイスデー
タ用スレーブ制御部から中間バッファへ送信する周辺デ
バイスのステータス情報が、制御データ部分以外に、各
周辺デバイスの制御データ変更要求部分を含んでおり、
メインＣＰＵによって中間バッファ上でそのステータス
情報から、変更に必要な制御データ部分を選択抽出する
ことが行われ、変更の必要な部分のみが中間バッファか
ら制御データ格納メモリへＤＭＡ転送される。
デバイス制御データの転送方法では、周辺デバイスデー
タ用スレーブ制御部から中間バッファへ送信する周辺デ
バイスのステータス情報が、制御データ部分以外に、各
周辺デバイスの制御データ変更要求部分を含んでおり、
メインＣＰＵによって中間バッファ上でそのステータス
情報から、変更に必要な制御データ部分を選択抽出する
ことが行われ、変更の必要な部分のみが中間バッファか
ら制御データ格納メモリへＤＭＡ転送される。
【００３０】
【発明の実施の形態】以下に添付の図を参照してこの発
明に係るコンピュータおよびコンピュータにおける周辺
デバイス制御データの転送方法の実施の形態を詳細に説
明する。
明に係るコンピュータおよびコンピュータにおける周辺
デバイス制御データの転送方法の実施の形態を詳細に説
明する。
【００３１】図１はこの発明による周辺デバイス制御デ
ータの転送方法の実施に使用されるコンピュータを示し
ている。このコンピュータは、システム全体を制御する
メインＣＰＵ１と、ＣＰＵメインバス２と、周辺デバイ
スデータ用スレーブ制御部３と、複数個の周辺デバイス
５1 〜５i 〜５n (但し、１≦ｉ≦ｎであり、以下に、
この複数個の周辺デバイス５1 〜５i 〜５n を周辺デバ
イス群と云うことがある）と、メインＣＰＵ１と周辺デ
バイス用スレーブ制御部３とを接続するＣＰＵローカル
バス６と、ＣＰＵローカルバス６に接続された制御デー
タ格納メモリ７と、ＣＰＵローカルバス６に接続された
ＤＭＡコントローラ８と、ＣＰＵローカルバス６に接続
され周辺デバイス群に対する制御データ設定／更新用の
中間バッファ９、１０と、周辺デバイス５1 〜５i 〜５
n と周辺デバイスデータ用スレーブ制御部３とを各周辺
デバイス毎に個別に接続する周辺Ｉ／Ｏデータバス１１
1〜１１i 〜１１n と、周辺デバイス用スレーブ制御部
３からメインＣＰＵ１へステータス割込信号を送信する
ステータス割込信号ライン１２とを有している。
ータの転送方法の実施に使用されるコンピュータを示し
ている。このコンピュータは、システム全体を制御する
メインＣＰＵ１と、ＣＰＵメインバス２と、周辺デバイ
スデータ用スレーブ制御部３と、複数個の周辺デバイス
５1 〜５i 〜５n (但し、１≦ｉ≦ｎであり、以下に、
この複数個の周辺デバイス５1 〜５i 〜５n を周辺デバ
イス群と云うことがある）と、メインＣＰＵ１と周辺デ
バイス用スレーブ制御部３とを接続するＣＰＵローカル
バス６と、ＣＰＵローカルバス６に接続された制御デー
タ格納メモリ７と、ＣＰＵローカルバス６に接続された
ＤＭＡコントローラ８と、ＣＰＵローカルバス６に接続
され周辺デバイス群に対する制御データ設定／更新用の
中間バッファ９、１０と、周辺デバイス５1 〜５i 〜５
n と周辺デバイスデータ用スレーブ制御部３とを各周辺
デバイス毎に個別に接続する周辺Ｉ／Ｏデータバス１１
1〜１１i 〜１１n と、周辺デバイス用スレーブ制御部
３からメインＣＰＵ１へステータス割込信号を送信する
ステータス割込信号ライン１２とを有している。
【００３２】このコンピュータは、周辺デバイス５1 〜
５i 〜５n の設定／更新用の制御データの、制御データ
格納メモリ７と中間バッファ９、１０との間と、中間バ
ッファ９、１０と周辺デバイスデータ用スレーブ制御部
３とのそれぞれの間の転送を、メインＣＰＵ１が発行す
るＤＭＡ転送開始コマンドによりＤＭＡコントローラ８
のチャネルによってＣＰＵローカルバス６上でＤＭＡ転
送により行う。
５i 〜５n の設定／更新用の制御データの、制御データ
格納メモリ７と中間バッファ９、１０との間と、中間バ
ッファ９、１０と周辺デバイスデータ用スレーブ制御部
３とのそれぞれの間の転送を、メインＣＰＵ１が発行す
るＤＭＡ転送開始コマンドによりＤＭＡコントローラ８
のチャネルによってＣＰＵローカルバス６上でＤＭＡ転
送により行う。
【００３３】ＤＭＡコントローラ８は、複数個のチャネ
ルを有しており、制御データ格納メモリ７より中間バッ
ファ９へのＤＭＡ転送と、中間バッファ１０より制御デ
ータ格納メモリ７へのＤＭＡ転送と、中間バッファ９よ
り周辺デバイスデータ用スレーブ制御部３へのＤＭＡ転
送と、周辺デバイスデータ用スレーブ制御部３より中間
バッファ９へのＤＭＡ転送をＤＭＡコントローラの各チ
ャネルで行い、複数チャネル制御により各チャネルによ
る制御データのＤＭＡ転送を並行して行う。
ルを有しており、制御データ格納メモリ７より中間バッ
ファ９へのＤＭＡ転送と、中間バッファ１０より制御デ
ータ格納メモリ７へのＤＭＡ転送と、中間バッファ９よ
り周辺デバイスデータ用スレーブ制御部３へのＤＭＡ転
送と、周辺デバイスデータ用スレーブ制御部３より中間
バッファ９へのＤＭＡ転送をＤＭＡコントローラの各チ
ャネルで行い、複数チャネル制御により各チャネルによ
る制御データのＤＭＡ転送を並行して行う。
【００３４】周辺デバイス５1 〜５i 〜５n でのステー
タス情報の発生は、ステータス割込信号ライン１２を使
用して周辺デバイスデータ用スレーブ制御部３からメイ
ンＣＰＵ１へのステータス割込信号によりメインＣＰＵ
１に伝える。メインＣＰＵ１は、ステータス割込信号を
受けると、周辺デバイスデータ用スレーブ制御部３から
中間バッファ１０へのステータス情報のＤＭＡ転送開始
コマンドを発行する。
タス情報の発生は、ステータス割込信号ライン１２を使
用して周辺デバイスデータ用スレーブ制御部３からメイ
ンＣＰＵ１へのステータス割込信号によりメインＣＰＵ
１に伝える。メインＣＰＵ１は、ステータス割込信号を
受けると、周辺デバイスデータ用スレーブ制御部３から
中間バッファ１０へのステータス情報のＤＭＡ転送開始
コマンドを発行する。
【００３５】メインＣＰＵ１が発行するＤＭＡ転送開始
コマンドには、第１チャネル開始コマンド〜第４チャネ
ル開始コマンドがある。
コマンドには、第１チャネル開始コマンド〜第４チャネ
ル開始コマンドがある。
【００３６】第１チャネル開始コマンドは、ＤＭＡコン
トローラ８の第１チャネルで、制御データ格納メモリ７
から中間バッファ９への制御データのＤＭＡ転送を開始
するためのコマンドである。
トローラ８の第１チャネルで、制御データ格納メモリ７
から中間バッファ９への制御データのＤＭＡ転送を開始
するためのコマンドである。
【００３７】第２チャネル開始コマンドは、ＤＭＡコン
トローラ８の第２チャネルで、中間バッファ９から周辺
デバイスデータ用スレーブ制御部３への制御データのＤ
ＭＡ転送を開始するためのコマンドである。
トローラ８の第２チャネルで、中間バッファ９から周辺
デバイスデータ用スレーブ制御部３への制御データのＤ
ＭＡ転送を開始するためのコマンドである。
【００３８】第３チャネル開始コマンドは、ＤＭＡコン
トローラ８の第３チャネルで、周辺デバイスデータ用ス
レーブ制御部３から中間バッファ１０へのステータス情
報のＤＭＡ転送を開始するためのコマンドである。
トローラ８の第３チャネルで、周辺デバイスデータ用ス
レーブ制御部３から中間バッファ１０へのステータス情
報のＤＭＡ転送を開始するためのコマンドである。
【００３９】第４チャネル開始コマンドは、ＤＭＡコン
トローラ８の第４チャネルで、中間バッファ１０から制
御データ格納メモリ７への制御データのＤＭＡ転送を開
始するためのコマンドである。
トローラ８の第４チャネルで、中間バッファ１０から制
御データ格納メモリ７への制御データのＤＭＡ転送を開
始するためのコマンドである。
【００４０】周辺デバイスデータ用スレーブ制御部３か
ら中間バッファ１０へ送られるステータス情報は、制御
データ部分以外に、各周辺デバイス５1 〜５i 〜５n の
制御データ変更要求部分を含んでおり、メインＣＰＵ１
は、中間バッファ１０上で、ステータス情報から、変更
に必要な制御データ部分を選択抽出し、変更が必要な部
分のみを、ＤＭＡコントローラ８への第４チャネルのＤ
ＭＡ転送開始コマンド（第４チャネル開始コマンド）発
行により、中間バッファ１０から制御データ格納メモリ
７へＤＭＡ転送することが行われる。
ら中間バッファ１０へ送られるステータス情報は、制御
データ部分以外に、各周辺デバイス５1 〜５i 〜５n の
制御データ変更要求部分を含んでおり、メインＣＰＵ１
は、中間バッファ１０上で、ステータス情報から、変更
に必要な制御データ部分を選択抽出し、変更が必要な部
分のみを、ＤＭＡコントローラ８への第４チャネルのＤ
ＭＡ転送開始コマンド（第４チャネル開始コマンド）発
行により、中間バッファ１０から制御データ格納メモリ
７へＤＭＡ転送することが行われる。
【００４１】周辺デバイスデータ用スレーブ制御部３
は、ＤＭＡコントローラ８による第２チャネルおよび第
３チャネルのＤＭＡ転送における周辺Ｉ／Ｏデータバス
１１1〜１１i 〜１１n とＣＰＵローカルバス６との間
の各デバイス制御データの一括転送を周辺デバイスデー
タ用スレーブ制御部３の各入出力ポートを介して行う。
は、ＤＭＡコントローラ８による第２チャネルおよび第
３チャネルのＤＭＡ転送における周辺Ｉ／Ｏデータバス
１１1〜１１i 〜１１n とＣＰＵローカルバス６との間
の各デバイス制御データの一括転送を周辺デバイスデー
タ用スレーブ制御部３の各入出力ポートを介して行う。
【００４２】つぎに、図２を参照して制御データ格納メ
モリ７上のデータフォーマットおよび周辺デバイス更新
データの転送データフォーマットについて説明する。
モリ７上のデータフォーマットおよび周辺デバイス更新
データの転送データフォーマットについて説明する。
【００４３】メインＣＰＵ１は、図２（ａ）に示されて
いるような制御データ格納メモリ７上の周辺デバイス５
1 〜５i 〜５n に対応した各周辺デバイス制御データ領
域内で、該当する各周辺デバイス制御更新データを抽出
し、ＤＭＡコントローラ８に抽出した周辺デバイス制御
更新データに対する制御データ格納メモリ７上のメモリ
アドレスを指定後、ＤＭＡコントローラ８に該当の制御
更新データに対するＤＭＡ転送の開始コマンドを発行す
る。
いるような制御データ格納メモリ７上の周辺デバイス５
1 〜５i 〜５n に対応した各周辺デバイス制御データ領
域内で、該当する各周辺デバイス制御更新データを抽出
し、ＤＭＡコントローラ８に抽出した周辺デバイス制御
更新データに対する制御データ格納メモリ７上のメモリ
アドレスを指定後、ＤＭＡコントローラ８に該当の制御
更新データに対するＤＭＡ転送の開始コマンドを発行す
る。
【００４４】ＤＭＡコントローラ８は、メインＣＰＵ１
からのＤＭＡ転送の開始コマンドを受けて、図２（ｂ）
に示されているような周辺デバイス更新データの転送デ
ータフォーマットで構成された制御更新データのＤＭＡ
転送を開始する。
からのＤＭＡ転送の開始コマンドを受けて、図２（ｂ）
に示されているような周辺デバイス更新データの転送デ
ータフォーマットで構成された制御更新データのＤＭＡ
転送を開始する。
【００４５】同様に、他の周辺デバイスの制御データを
変更する場合は、周辺デバイス更新データの転送データ
フォーマットの構成で、新たに制御更新データを作成
後、更新された転送データフォーマットの構成によりＤ
ＭＡコントローラ８に再度ＤＭＡ転送の起動を行う。
変更する場合は、周辺デバイス更新データの転送データ
フォーマットの構成で、新たに制御更新データを作成
後、更新された転送データフォーマットの構成によりＤ
ＭＡコントローラ８に再度ＤＭＡ転送の起動を行う。
【００４６】以下、周辺デバイス５1 〜５i 〜５n から
のステータス対応により、必要に応じて制御更新データ
のＤＭＡ転送が繰り返される。
のステータス対応により、必要に応じて制御更新データ
のＤＭＡ転送が繰り返される。
【００４７】これらの周辺デバイスの制御更新データに
対する各ＤＭＡ転送では、各周辺デバイス５1 〜５i 〜
５n の制御データを全て再設定し直す必要はない。
対する各ＤＭＡ転送では、各周辺デバイス５1 〜５i 〜
５n の制御データを全て再設定し直す必要はない。
【００４８】つぎに、上述の構成によるコンピュータシ
ステムにおける制御データ高速転送の手順について説明
する。
ステムにおける制御データ高速転送の手順について説明
する。
【００４９】（１）メインＣＰＵ１は、制御データ格納
メモリ７に周辺デバイス群（周辺デバイス５1 〜５i 〜
５n ) に対応した制御データの各初期設定値を最初に書
き込む。
メモリ７に周辺デバイス群（周辺デバイス５1 〜５i 〜
５n ) に対応した制御データの各初期設定値を最初に書
き込む。
【００５０】（２）この後に、メインＣＰＵ１は、ＤＭ
Ａコントローラ８の第１チャネルで制御データ格納メモ
リ７から中間バッファ９へのＤＭＡ転送を開始するため
に、ＤＭＡの第１チャネル開始コマンドをＤＭＡコント
ローラ８に発行する。このコマンドにより、ＤＭＡコン
トローラ８は、第１チャネルで、制御データ格納メモリ
７から中間バッファ９へのＤＭＡ転送を実行する。
Ａコントローラ８の第１チャネルで制御データ格納メモ
リ７から中間バッファ９へのＤＭＡ転送を開始するため
に、ＤＭＡの第１チャネル開始コマンドをＤＭＡコント
ローラ８に発行する。このコマンドにより、ＤＭＡコン
トローラ８は、第１チャネルで、制御データ格納メモリ
７から中間バッファ９へのＤＭＡ転送を実行する。
【００５１】（３）第１チャネルのＤＭＡ転送終了後、
メインＣＰＵ１は中間バッファ９から周辺デバイスデー
タ用スレーブ制御部３へのＤＭＡ転送を開始するため
に、ＤＭＡの第２チャネル開始コマンドをＤＭＡコント
ローラ８に発行する。これにより、ＤＭＡコントローラ
８による第２チャネルのＤＭＡ転送が実行される。
メインＣＰＵ１は中間バッファ９から周辺デバイスデー
タ用スレーブ制御部３へのＤＭＡ転送を開始するため
に、ＤＭＡの第２チャネル開始コマンドをＤＭＡコント
ローラ８に発行する。これにより、ＤＭＡコントローラ
８による第２チャネルのＤＭＡ転送が実行される。
【００５２】（４）周辺デバイスデータ用スレーブ制御
部３は、ＤＭＡコントローラ８の第２チャネルでＤＭＡ
転送された周辺デバイス群の制御データを受けた後、入
出力ポートに接続された周辺Ｉ／Ｏデータバス１１1 〜
１１i 〜１１n に各周辺デバイス用制御データを送出す
る。
部３は、ＤＭＡコントローラ８の第２チャネルでＤＭＡ
転送された周辺デバイス群の制御データを受けた後、入
出力ポートに接続された周辺Ｉ／Ｏデータバス１１1 〜
１１i 〜１１n に各周辺デバイス用制御データを送出す
る。
【００５３】（５）周辺デバイス群を構成する各周辺デ
バイス５1 〜５i 〜５n は、対応する各周辺デバイスの
制御データを周辺デバイスデータ用スレーブ制御部３か
ら受けた後、各周辺デバイスのステータス情報を周辺Ｉ
／Ｏデータバス１１1 〜１１i〜１１n 経由で周辺デバ
イスデータ用スレーブ制御部３に送る。
バイス５1 〜５i 〜５n は、対応する各周辺デバイスの
制御データを周辺デバイスデータ用スレーブ制御部３か
ら受けた後、各周辺デバイスのステータス情報を周辺Ｉ
／Ｏデータバス１１1 〜１１i〜１１n 経由で周辺デバ
イスデータ用スレーブ制御部３に送る。
【００５４】（６）各周辺デバイス５1 〜５i 〜５n の
ステータス情報を受けた周辺デバイスデータ用スレーブ
制御部３は、周辺デバイス５1 〜５i 〜５n の各ステー
タス情報の発生をステータス割込信号としてステータス
割込信号ライン１２を使用してメインＣＰＵ１に通知
し、ＤＭＡコントローラ８の第３チャネル開始コマンド
の発行要求をメインＣＰＵ１に対して行う。
ステータス情報を受けた周辺デバイスデータ用スレーブ
制御部３は、周辺デバイス５1 〜５i 〜５n の各ステー
タス情報の発生をステータス割込信号としてステータス
割込信号ライン１２を使用してメインＣＰＵ１に通知
し、ＤＭＡコントローラ８の第３チャネル開始コマンド
の発行要求をメインＣＰＵ１に対して行う。
【００５５】（７）ステータス割込信号を受けたメイン
ＣＰＵ１は、ＤＭＡコントローラ８に対して第３チャネ
ルのＤＭＡ転送開始コマンド（第３チャネル開始コマン
ド）を発行する。これによりＤＭＡコントローラ８は、
第３チャネルで、周辺デバイスデータ用スレーブ制御部
３から中間バッファ１０へのステータス情報のＤＭＡ転
送を実行する。
ＣＰＵ１は、ＤＭＡコントローラ８に対して第３チャネ
ルのＤＭＡ転送開始コマンド（第３チャネル開始コマン
ド）を発行する。これによりＤＭＡコントローラ８は、
第３チャネルで、周辺デバイスデータ用スレーブ制御部
３から中間バッファ１０へのステータス情報のＤＭＡ転
送を実行する。
【００５６】（８）第３チャネルのＤＭＡ転送終了後、
メインＣＰＵ１は、中間バッファ１０上の各周辺デバイ
ス５1 〜５i 〜５n の制御データ変更要求を含むステー
タス情報から、変更に必要な制御データ部分を任意選択
し、抽出する。
メインＣＰＵ１は、中間バッファ１０上の各周辺デバイ
ス５1 〜５i 〜５n の制御データ変更要求を含むステー
タス情報から、変更に必要な制御データ部分を任意選択
し、抽出する。
【００５７】（９）メインＣＰＵ１は、抽出した中間バ
ッファ１０上の各周辺デバイス５1 〜５i 〜５n の制御
データで、変更が必要な部分のみを中間バッファ１０か
ら制御データ格納メモリ７へＤＭＡ転送するために、第
４チャネル開始コマンドをＤＭＡコントローラ８に発行
する。このコマンドにより、ＤＭＡコントローラ８は、
第４チャネルで、中間バッファ１０から制御データ格納
メモリ７へのＤＭＡ転送を実行する。
ッファ１０上の各周辺デバイス５1 〜５i 〜５n の制御
データで、変更が必要な部分のみを中間バッファ１０か
ら制御データ格納メモリ７へＤＭＡ転送するために、第
４チャネル開始コマンドをＤＭＡコントローラ８に発行
する。このコマンドにより、ＤＭＡコントローラ８は、
第４チャネルで、中間バッファ１０から制御データ格納
メモリ７へのＤＭＡ転送を実行する。
【００５８】（１０）ＤＭＡコントローラ８の第４チャ
ネルによる中間バッファ１０から制御データ格納メモリ
７へのＤＭＡ転送完了後、メインＣＰＵ１は制御データ
格納メモリ７上の更新された各周辺デバイス用制御デー
タを中間バッファ９へ送るために、再度ＤＭＡコントロ
ーラ８に対して第１チャネルのＤＭＡ転送開始コマンド
を発行する。
ネルによる中間バッファ１０から制御データ格納メモリ
７へのＤＭＡ転送完了後、メインＣＰＵ１は制御データ
格納メモリ７上の更新された各周辺デバイス用制御デー
タを中間バッファ９へ送るために、再度ＤＭＡコントロ
ーラ８に対して第１チャネルのＤＭＡ転送開始コマンド
を発行する。
【００５９】（１１）中間バッファ９で更新された制御
データに関するＤＭＡ転送終了後、メインＣＰＵ１は、
ＣＰＵローカルバス６上で、前述のＤＭＡコントローラ
８による中間バッファ９から周辺デバイスデータ用スレ
ーブ制御部３への第２チャネルＤＭＡ転送を再び実行す
る。
データに関するＤＭＡ転送終了後、メインＣＰＵ１は、
ＣＰＵローカルバス６上で、前述のＤＭＡコントローラ
８による中間バッファ９から周辺デバイスデータ用スレ
ーブ制御部３への第２チャネルＤＭＡ転送を再び実行す
る。
【００６０】（１２）上述した手順と同様の手順によ
り、上記の更新された周辺デバイスの制御データは、周
辺デバイスデータ用スレーブ制御部３を経由して周辺デ
バイス群の各周辺デバイス５1 〜５i 〜５n に再度送ら
れる。
り、上記の更新された周辺デバイスの制御データは、周
辺デバイスデータ用スレーブ制御部３を経由して周辺デ
バイス群の各周辺デバイス５1 〜５i 〜５n に再度送ら
れる。
【００６１】上述のような制御データの転送では、メイ
ンＣＰＵ１はＣＰＵローカルバス６上での周辺デバイス
用制御データの処理に常時関与しないので、メインＣＰ
Ｕ１は、ＤＭＡ転送中に、その他の処理を任意に実行で
きる。
ンＣＰＵ１はＣＰＵローカルバス６上での周辺デバイス
用制御データの処理に常時関与しないので、メインＣＰ
Ｕ１は、ＤＭＡ転送中に、その他の処理を任意に実行で
きる。
【００６２】また、第１チャネルのＤＭＡ転送中、ＤＭ
Ａコントローラ８の他チャネル（第２〜第４）によるＣ
ＰＵローカルバス６上での他の周辺デバイスに関する制
御データの転送は可能であり、メインＣＰＵ１は各周辺
デバイス５1 〜５i 〜５n で必要な制御データの設定／
更新に関する任意のＤＭＡチャネル（第２〜第４）のＤ
ＭＡ転送を、該当するＤＭＡ転送開始コマンド発行によ
り上述の第１チャネルＤＭＡ転送と並行して実行でき
る。
Ａコントローラ８の他チャネル（第２〜第４）によるＣ
ＰＵローカルバス６上での他の周辺デバイスに関する制
御データの転送は可能であり、メインＣＰＵ１は各周辺
デバイス５1 〜５i 〜５n で必要な制御データの設定／
更新に関する任意のＤＭＡチャネル（第２〜第４）のＤ
ＭＡ転送を、該当するＤＭＡ転送開始コマンド発行によ
り上述の第１チャネルＤＭＡ転送と並行して実行でき
る。
【００６３】また、第２チャネルのＤＭＡ転送中、同時
に任意周辺デバイスに関する任意のＤＭＡチャネル（第
１、第３、第４）でのＤＭＡ転送をメインＣＰＵ１のＤ
ＭＡコントローラ８に対する任意の指定チャネル開始コ
マンド発行により並行して実行でき、かつ、各チャネル
のＤＡＭ転送中は、メインＣＰＵ１は各ＤＭＡ転送の制
御に常時関与しない。
に任意周辺デバイスに関する任意のＤＭＡチャネル（第
１、第３、第４）でのＤＭＡ転送をメインＣＰＵ１のＤ
ＭＡコントローラ８に対する任意の指定チャネル開始コ
マンド発行により並行して実行でき、かつ、各チャネル
のＤＡＭ転送中は、メインＣＰＵ１は各ＤＭＡ転送の制
御に常時関与しない。
【００６４】したがって、メインＣＰＵ１は、上述の各
ＤＭＡ転送中にＣＰＵメインバス２上で、各種Ｉ／Ｏデ
バイス、メモリ等のデータアクセスを任意に行うことが
でき、メインＣＰＵ１の周辺デバイス群に対する制御デ
ータ処理の負荷が低減することになる。
ＤＭＡ転送中にＣＰＵメインバス２上で、各種Ｉ／Ｏデ
バイス、メモリ等のデータアクセスを任意に行うことが
でき、メインＣＰＵ１の周辺デバイス群に対する制御デ
ータ処理の負荷が低減することになる。
【００６５】
【発明の効果】以上の説明から理解される如く、この発
明によるコンピュータによれば、メインＣＰＵは、ＤＭ
Ａ転送開始コマンドを発行するだけで、周辺デバイスに
関するデータ転送の制御を常時行わず、ＤＭＡコントロ
ーラのチャネルによってメインＣＰＵのＩ／Ｏデバイス
や他のメモリを接続されるＣＰＵメインバスとは別のＣ
ＰＵローカルバス上で、周辺デバイス制御のデータ転送
がＤＭＡ転送により高速に行われるから、周辺デバイス
のデータ転送が高速化されると共に、周辺デバイスのデ
ータ転送に関するメインＣＰＵの負荷が軽減され、ＣＰ
Ｕローカルバス上でのＤＭＡ方式によるデータ転送がＣ
ＰＵメインバス上でのデータ転送に依存しないため、周
辺デバイスの制御データ転送が実行されているときに、
ＣＰＵメインバス上の任意のＩ／Ｏデバイスや汎用メモ
リに対してメインＣＰＵからのアクセスが任意のタイミ
ングで可能となり、コンピュータのデータ処理性能が向
上する。
明によるコンピュータによれば、メインＣＰＵは、ＤＭ
Ａ転送開始コマンドを発行するだけで、周辺デバイスに
関するデータ転送の制御を常時行わず、ＤＭＡコントロ
ーラのチャネルによってメインＣＰＵのＩ／Ｏデバイス
や他のメモリを接続されるＣＰＵメインバスとは別のＣ
ＰＵローカルバス上で、周辺デバイス制御のデータ転送
がＤＭＡ転送により高速に行われるから、周辺デバイス
のデータ転送が高速化されると共に、周辺デバイスのデ
ータ転送に関するメインＣＰＵの負荷が軽減され、ＣＰ
Ｕローカルバス上でのＤＭＡ方式によるデータ転送がＣ
ＰＵメインバス上でのデータ転送に依存しないため、周
辺デバイスの制御データ転送が実行されているときに、
ＣＰＵメインバス上の任意のＩ／Ｏデバイスや汎用メモ
リに対してメインＣＰＵからのアクセスが任意のタイミ
ングで可能となり、コンピュータのデータ処理性能が向
上する。
【００６６】つぎの発明によるコンピュータによれば、
周辺デバイスでのステータス情報の発生がステータス割
込信号ラインを使用して周辺デバイスデータ用スレーブ
制御部からメインＣＰＵへのステータス割込信号により
メインＣＰＵに伝えられ、メインＣＰＵがステータス割
込信号を受けることにより、メインＣＰＵが周辺デバイ
スデータ用スレーブ制御部から中間バッファへのステー
タス情報のＤＭＡ転送開始コマンドを発行するから、周
辺デバイスデータ用スレーブ制御部から中間バッファへ
のステータス情報のＤＭＡ転送がイベントとして随時行
われ、周辺デバイスの制御データの更新がリアルタイム
に行われ得るようになる。
周辺デバイスでのステータス情報の発生がステータス割
込信号ラインを使用して周辺デバイスデータ用スレーブ
制御部からメインＣＰＵへのステータス割込信号により
メインＣＰＵに伝えられ、メインＣＰＵがステータス割
込信号を受けることにより、メインＣＰＵが周辺デバイ
スデータ用スレーブ制御部から中間バッファへのステー
タス情報のＤＭＡ転送開始コマンドを発行するから、周
辺デバイスデータ用スレーブ制御部から中間バッファへ
のステータス情報のＤＭＡ転送がイベントとして随時行
われ、周辺デバイスの制御データの更新がリアルタイム
に行われ得るようになる。
【００６７】つぎの発明によるコンピュータによれば、
周辺デバイスの制御データの設定および更新のための制
御データのＤＭＡ転送が、ＤＭＡコントローラの複数チ
ャネル制御により並行して同期転送で行われるから、周
辺デバイスのデータ転送が高速化され、周辺デバイスの
データ転送処理速度性能が向上する。
周辺デバイスの制御データの設定および更新のための制
御データのＤＭＡ転送が、ＤＭＡコントローラの複数チ
ャネル制御により並行して同期転送で行われるから、周
辺デバイスのデータ転送が高速化され、周辺デバイスの
データ転送処理速度性能が向上する。
【００６８】つぎの発明によるコンピュータによれば、
周辺デバイスデータ用スレーブ制御部から中間バッファ
へ送信する周辺デバイスのステータス情報が、制御デー
タ部分以外に、各周辺デバイスの制御データ変更要求部
分を含んでおり、メインＣＰＵが中間バッファ上でその
ステータス情報から、変更に必要な制御データ部分を選
択抽出し、変更が必要な部分のみが中間バッファから制
御データ格納メモリへＤＭＡ転送されるから、無駄なデ
ータ転送によるデータ転送所要時間の増加が回避され、
周辺デバイスのデータ転送処理速度性能が向上する。
周辺デバイスデータ用スレーブ制御部から中間バッファ
へ送信する周辺デバイスのステータス情報が、制御デー
タ部分以外に、各周辺デバイスの制御データ変更要求部
分を含んでおり、メインＣＰＵが中間バッファ上でその
ステータス情報から、変更に必要な制御データ部分を選
択抽出し、変更が必要な部分のみが中間バッファから制
御データ格納メモリへＤＭＡ転送されるから、無駄なデ
ータ転送によるデータ転送所要時間の増加が回避され、
周辺デバイスのデータ転送処理速度性能が向上する。
【００６９】つぎの発明によるコンピュータにおける周
辺デバイス制御データの転送方法によれば、メインＣＰ
Ｕは、ＤＭＡ転送開始コマンドを発行するだけで、周辺
デバイスに関するデータ転送の制御を常時行わず、ＤＭ
ＡコントローラのチャネルによってメインＣＰＵのＩ／
Ｏデバイスや他のメモリを接続されるＣＰＵメインバス
とは別のＣＰＵローカルバス上で、周辺デバイス制御の
データ転送をＤＭＡ転送により高速に行うから、周辺デ
バイスのデータ転送が高速化されると共に、周辺デバイ
スのデータ転送に関するメインＣＰＵの負荷が軽減さ
れ、ＣＰＵローカルバス上でのＤＭＡ方式によるデータ
転送がＣＰＵメインバス上でのデータ転送に依存しない
ため、周辺デバイスの制御データ転送が実行されている
ときに、ＣＰＵメインバス上の任意のＩ／Ｏデバイスや
汎用メモリに対してメインＣＰＵからのアクセスが任意
のタイミングで可能となり、コンピュータのデータ処理
性能が向上する。
辺デバイス制御データの転送方法によれば、メインＣＰ
Ｕは、ＤＭＡ転送開始コマンドを発行するだけで、周辺
デバイスに関するデータ転送の制御を常時行わず、ＤＭ
ＡコントローラのチャネルによってメインＣＰＵのＩ／
Ｏデバイスや他のメモリを接続されるＣＰＵメインバス
とは別のＣＰＵローカルバス上で、周辺デバイス制御の
データ転送をＤＭＡ転送により高速に行うから、周辺デ
バイスのデータ転送が高速化されると共に、周辺デバイ
スのデータ転送に関するメインＣＰＵの負荷が軽減さ
れ、ＣＰＵローカルバス上でのＤＭＡ方式によるデータ
転送がＣＰＵメインバス上でのデータ転送に依存しない
ため、周辺デバイスの制御データ転送が実行されている
ときに、ＣＰＵメインバス上の任意のＩ／Ｏデバイスや
汎用メモリに対してメインＣＰＵからのアクセスが任意
のタイミングで可能となり、コンピュータのデータ処理
性能が向上する。
【００７０】つぎの発明によるコンピュータにおける周
辺デバイス制御データの転送方法によれば、周辺デバイ
スでのステータス情報の発生を、ステータス割込信号ラ
インを使用して周辺デバイスデータ用スレーブ制御部か
らメインＣＰＵへのステータス割込信号によりメインＣ
ＰＵに伝え、メインＣＰＵがステータス割込信号を受け
ることにより、メインＣＰＵが周辺デバイスデータ用ス
レーブ制御部から中間バッファへのステータス情報のＤ
ＭＡ転送開始コマンドを発行するから、周辺デバイスデ
ータ用スレーブ制御部から中間バッファへのステータス
情報のＤＭＡ転送がイベントとして随時行われ、周辺デ
バイスの制御データの更新がリアルタイムに行われ得る
ようになる。
辺デバイス制御データの転送方法によれば、周辺デバイ
スでのステータス情報の発生を、ステータス割込信号ラ
インを使用して周辺デバイスデータ用スレーブ制御部か
らメインＣＰＵへのステータス割込信号によりメインＣ
ＰＵに伝え、メインＣＰＵがステータス割込信号を受け
ることにより、メインＣＰＵが周辺デバイスデータ用ス
レーブ制御部から中間バッファへのステータス情報のＤ
ＭＡ転送開始コマンドを発行するから、周辺デバイスデ
ータ用スレーブ制御部から中間バッファへのステータス
情報のＤＭＡ転送がイベントとして随時行われ、周辺デ
バイスの制御データの更新がリアルタイムに行われ得る
ようになる。
【００７１】つぎの発明によるコンピュータにおける周
辺デバイス制御データの転送方法によれば、周辺デバイ
スの制御データの設定および更新のための制御データの
ＤＭＡ転送を、ＤＭＡコントローラの複数チャネル制御
により並行して同期転送で行うから、周辺デバイスのデ
ータ転送が高速化され、周辺デバイスのデータ転送処理
速度性能が向上する。
辺デバイス制御データの転送方法によれば、周辺デバイ
スの制御データの設定および更新のための制御データの
ＤＭＡ転送を、ＤＭＡコントローラの複数チャネル制御
により並行して同期転送で行うから、周辺デバイスのデ
ータ転送が高速化され、周辺デバイスのデータ転送処理
速度性能が向上する。
【００７２】つぎの発明によるコンピュータにおける周
辺デバイス制御データの転送方法によれば、周辺デバイ
スデータ用スレーブ制御部から中間バッファへ送信する
周辺デバイスのステータス情報が、制御データ部分以外
に、各周辺デバイスの制御データ変更要求部分を含んで
おり、メインＣＰＵが中間バッファ上でそのステータス
情報から、変更に必要な制御データ部分を選択抽出し、
変更が必要な部分のみを中間バッファから制御データ格
納メモリへＤＭＡ転送するから、無駄なデータ転送によ
るデータ転送所要時間の増加が回避され、周辺デバイス
のデータ転送処理速度性能が向上する。
辺デバイス制御データの転送方法によれば、周辺デバイ
スデータ用スレーブ制御部から中間バッファへ送信する
周辺デバイスのステータス情報が、制御データ部分以外
に、各周辺デバイスの制御データ変更要求部分を含んで
おり、メインＣＰＵが中間バッファ上でそのステータス
情報から、変更に必要な制御データ部分を選択抽出し、
変更が必要な部分のみを中間バッファから制御データ格
納メモリへＤＭＡ転送するから、無駄なデータ転送によ
るデータ転送所要時間の増加が回避され、周辺デバイス
のデータ転送処理速度性能が向上する。
【図１】 この発明による周辺デバイス制御データの転
送方法の実施に使用されるコンピュータの一つの実施の
形態を示すブロック線図である。
送方法の実施に使用されるコンピュータの一つの実施の
形態を示すブロック線図である。
【図２】 （ａ）はこの発明による周辺デバイス制御デ
ータの転送方法で使用される制御データ格納メモリのデ
ータフォーマット例を示す説明図、（ｂ）は周辺デバイ
ス更新データの転送データフォーマット例を示す説明図
である。
ータの転送方法で使用される制御データ格納メモリのデ
ータフォーマット例を示す説明図、（ｂ）は周辺デバイ
ス更新データの転送データフォーマット例を示す説明図
である。
【図３】 従来における周辺デバイス付きコンピュータ
の概略構成を示すブロック線図である。
の概略構成を示すブロック線図である。
１ メインＣＰＵ，２ ＣＰＵメインバス，３ 周辺デ
バイスデータ用スレーブ制御部，５1 〜５i 〜５n 周
辺デバイス，６ ＣＰＵローカルバス，７ 制御データ
格納メモリ，８ ＤＭＡコントローラ，９、１０ 中間
バッファ，１１ 1 〜１１i 〜１１n 周辺Ｉ／Ｏデータ
バス，１２ ステータス割込信号ライン。
バイスデータ用スレーブ制御部，５1 〜５i 〜５n 周
辺デバイス，６ ＣＰＵローカルバス，７ 制御データ
格納メモリ，８ ＤＭＡコントローラ，９、１０ 中間
バッファ，１１ 1 〜１１i 〜１１n 周辺Ｉ／Ｏデータ
バス，１２ ステータス割込信号ライン。
Claims (8)
- 【請求項１】 周辺デバイスデータ用スレーブ制御部を
有し、周辺デバイスデータ用スレーブ制御部に周辺デバ
イスを接続されたコンピュータにおいて、 メインＣＰＵと周辺デバイスデータ用スレーブ制御部と
がＣＰＵローカルバスにより接続され、当該ＣＰＵロー
カルバス上にＤＭＡ（Ｄirect Ｍemory Ａccess ）コン
トローラと周辺デバイスの制御データ格納メモリと周辺
デバイスの制御データ設定用の中間バッファとが接続さ
れ、前記周辺デバイスの設定／更新用の制御データを、
前記制御データ格納メモリと前記中間バッファとの間
と、前記中間バッファと前記周辺デバイスデータ用スレ
ーブ制御部との間のそれぞれにおいて、前記メインＣＰ
Ｕが発行するＤＭＡ転送開始コマンドにより前記ＤＭＡ
コントローラのチャネルによって前記ＣＰＵローカルバ
ス上でＤＭＡ転送することを特徴とするコンピュータ。 - 【請求項２】 前記ＣＰＵローカルバスとは別に前記メ
インＣＰＵと前記周辺デバイスデータ用スレーブ制御部
とを接続するステータス割込信号ラインを有し、周辺デ
バイスでのステータス情報の発生を前記ステータス割込
信号ラインを使用して周辺デバイスデータ用スレーブ制
御部からメインＣＰＵへのステータス割込信号によりメ
インＣＰＵに伝え、メインＣＰＵがステータス割込信号
を受けることにより、メインＣＰＵが前記周辺デバイス
データ用スレーブ制御部から前記中間バッファへのステ
ータス情報のＤＭＡ転送開始コマンドを発行することを
特徴とする請求項１に記載のコンピュータ。 - 【請求項３】 前記周辺デバイスデータ用スレーブ制御
部に複数個の周辺デバイスがそれぞれ個別の周辺Ｉ／Ｏ
データバスにより接続され、前記ＤＭＡコントローラは
複数個のチャネルを有し、前記制御データ格納メモリと
前記中間バッファとの間と、前記中間バッファと前記周
辺デバイスデータ用スレーブ制御部との間の制御データ
のＤＭＡ転送を前記ＤＭＡコントローラの各チャネルで
行い、複数チャネル制御により各チャネルによる制御デ
ータのＤＭＡ転送を並行して行うことを特徴とする請求
項１または２に記載のコンピュータ。 - 【請求項４】 前記周辺デバイスデータ用スレーブ制御
部から前記中間バッファへ送信する周辺デバイスのステ
ータス情報は、制御データ部分以外に、各周辺デバイス
の制御データ変更要求部分を含んでおり、メインＣＰＵ
は、前記中間バッファ上で、前記ステータス情報から、
変更に必要な制御データ部分を選択抽出し、変更が必要
な部分のみを前記中間バッファから前記制御データ格納
メモリへＤＭＡ転送することを特徴とする請求項３に記
載のコンピュータ。 - 【請求項５】 周辺デバイスデータ用スレーブ制御部を
有し、周辺デバイスデータ用スレーブ制御部に周辺デバ
イスを接続されたコンピュータにおける周辺デバイス制
御データの転送方法において、 メインＣＰＵと周辺デバイスデータ用スレーブ制御部と
をＣＰＵローカルバスにより接続し、当該ＣＰＵローカ
ルバス上にＤＭＡ（Ｄirect Ｍemory Ａccess）コント
ローラと周辺デバイスの制御データ格納メモリと周辺デ
バイスの制御データ設定用の中間バッファとを接続し、
前記周辺デバイスの設定／更新用の制御データを、前記
制御データ格納メモリと前記中間バッファとの間と、前
記中間バッファと前記周辺デバイスデータ用スレーブ制
御部との間のそれぞれにおいて、メインＣＰＵが発行す
るＤＭＡ転送開始コマンドによりＤＭＡコントローラの
チャネルによって前記ＣＰＵローカルバス上でＤＭＡ転
送することを特徴とするコンピュータにおける周辺デバ
イス制御データの転送方法。 - 【請求項６】 周辺デバイスでのステータス情報の発生
を前記ＣＰＵローカルバスとは別のステータス割込信号
ラインを使用して周辺デバイスデータ用スレーブ制御部
からメインＣＰＵへのステータス割込信号によりメイン
ＣＰＵに伝え、メインＣＰＵがステータス割込信号を受
けることにより、メインＣＰＵが前記周辺デバイスデー
タ用スレーブ制御部から前記中間バッファへのステータ
ス情報のＤＭＡ転送開始コマンドを発行することを特徴
とする請求項５に記載のコンピュータにおける周辺デバ
イス制御データの転送方法。 - 【請求項７】 前記周辺デバイスデータ用スレーブ制御
部に複数個の周辺デバイスをそれぞれ個別の周辺Ｉ／Ｏ
データバスにより接続し、前記ＤＭＡコントローラは複
数個のチャネルを有し、前記制御データ格納メモリと前
記中間バッファとの間と、前記中間バッファと前記周辺
デバイスデータ用スレーブ制御部との間の制御データの
ＤＭＡ転送を前記ＤＭＡコントローラの各チャネルで行
い、複数チャネル制御により各チャネルによる制御デー
タのＤＭＡ転送を並行して行うことを特徴とする請求項
５または６に記載のコンピュータにおける周辺デバイス
制御データの転送方法。 - 【請求項８】 前記周辺デバイスデータ用スレーブ制御
部から前記中間バッファへ送信する周辺デバイスのステ
ータス情報は、制御データ部分以外に、各周辺デバイス
の制御データ変更要求部分を含んでおり、メインＣＰＵ
は、前記中間バッファ上で、前記ステータス情報から、
変更に必要な制御データ部分を選択抽出し、変更が必要
な部分のみを前記中間バッファから前記制御データ格納
メモリへＤＭＡ転送することを特徴とする請求項７に記
載のコンピュータにおける周辺デバイス制御データの転
送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09760997A JP3399776B2 (ja) | 1997-04-15 | 1997-04-15 | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09760997A JP3399776B2 (ja) | 1997-04-15 | 1997-04-15 | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10289196A true JPH10289196A (ja) | 1998-10-27 |
| JP3399776B2 JP3399776B2 (ja) | 2003-04-21 |
Family
ID=14196969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09760997A Expired - Fee Related JP3399776B2 (ja) | 1997-04-15 | 1997-04-15 | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399776B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327078A (ja) * | 2004-05-14 | 2005-11-24 | Matsushita Electric Ind Co Ltd | レジスタ設定方法及びレジスタ設定装置 |
-
1997
- 1997-04-15 JP JP09760997A patent/JP3399776B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327078A (ja) * | 2004-05-14 | 2005-11-24 | Matsushita Electric Ind Co Ltd | レジスタ設定方法及びレジスタ設定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3399776B2 (ja) | 2003-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07210519A (ja) | データ転送制御方法および送受信制御装置 | |
| JPH0212432A (ja) | データ処理装置 | |
| US6668205B1 (en) | Control method of factory automation system, recording medium recording a program therefor and central processor of factory automation system | |
| EP1128275A2 (en) | Method and apparatus for controlling multiple processors using a serial bus | |
| JPH10289196A (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| US5797040A (en) | Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| KR100584583B1 (ko) | 직렬 버스 제어 장치 및 방법 | |
| JPH10312354A (ja) | 割り込み処理システム | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH11136309A (ja) | データ処理装置 | |
| JP3817741B2 (ja) | 編集装置 | |
| JP2001127767A (ja) | パケット転送システム及びそれを用いたパケット転送方法 | |
| JP2638505B2 (ja) | バスインタフェース装置 | |
| JPH0553336B2 (ja) | ||
| JPH0658655B2 (ja) | シリアルｉ／ｏ方式 | |
| JPH06245021A (ja) | 制御システム | |
| JPH10320352A (ja) | バスマスタ転送システム | |
| JPH0225963A (ja) | プロセッサ間通信方式 | |
| JPH10320345A (ja) | バスコントローラ | |
| JPS6111874A (ja) | 計算機間のデ−タ転送システム | |
| JP2000035939A (ja) | インテリジェント型ｐｃアドインボード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |