ES2258289T3 - Transmision de datos serie entre un aparato de procesamiento de datos y un aparato de almacenamiento externo. - Google Patents
Transmision de datos serie entre un aparato de procesamiento de datos y un aparato de almacenamiento externo.Info
- Publication number
- ES2258289T3 ES2258289T3 ES98110031T ES98110031T ES2258289T3 ES 2258289 T3 ES2258289 T3 ES 2258289T3 ES 98110031 T ES98110031 T ES 98110031T ES 98110031 T ES98110031 T ES 98110031T ES 2258289 T3 ES2258289 T3 ES 2258289T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- data
- line
- data processing
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Credit Cards Or The Like (AREA)
- Bus Control (AREA)
- Read Only Memory (AREA)
- Communication Control (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
UN APARATO DE PROCESO DE DATOS Y UN APARATO DE ALMACENAMIENTO EXTERNO DISPUESTOS PARA TRANSMITIR DATOS USANDO SEÑALES SERIE Y CAPACES DE REDUCIR EL NUMERO DE LINEAS DE SEÑAL PARA UTILIZAR EN LA TRANSMISION DE DATOS SERIE. UNA LINEA CLK, UNA LINEA DE CONTROL Y UNA LINEA DT ESTAN DISPUESTAS ENTRE UN APARATO DE PROCESO DE DATOS Y UNA TARJETA DE MEMORIA. LA LINEA DT ES UNA LINEA A TRAVES DE LA CUAL LOS DATOS Y LOS COMANDOS CONFORMADOS COMO SEÑALES SERIE SON TRANSMITIDOS BIDIRECCIONALMENTE. SE TRANSMITE UNA SEÑAL DE SINCRONIZACION A LA LINEA CLK. SE SUMINISTRA UNA SEÑAL DE CONTROL DESDE EL APARATO DE PROCESO DE DATOS A LA TARJETA DE MEMORIA A TRAVES DE LA LINEA DE CONTROL. EN UN PERIODO DE TIEMPO EN EL QUE EL NIVEL DE LA SEÑAL DE CONTROL ES ALTO, SE TRANSMITEN A LA LINEA DT LOS DATOS O UN COMANDO. EN UN PERIODO DE TIEMPO EN EL QUE EL NIVEL DE LA SEÑAL DE CONTROL ES BAJO, SE TRANSMITE A LA LINEA DT UNA SEÑAL DE ESTADO DESDE LA TARJETA DE MEMORIA.
Description
Transmisión de datos serie entre un aparato de
procesamiento de datos y un aparato de almacenamiento externo.
La presente invención se refiere a un aparato de
procesamiento o tratamiento de datos, a un sistema de tratamiento de
datos y a un método para transmitir datos a fin de comunicar los
datos a un aparato de almacenamiento externo con el uso de una
interfaz en serie, así como a un aparato de almacenamiento externo
adaptable al aparato de tratamiento de datos, al sistema de
tratamiento de datos y al método para transmitir datos.
Hasta ahora se conocía un aparato de tratamiento
de datos al que se conectaba una tarjeta de memoria que incluía un
medio de almacenamiento, tal como una memoria de refrescamiento por
impulsos. A continuación se describirán un aparato de tratamiento
convencional del tipo anterior y una tarjeta de memoria dispuesta
para ser conectada al aparato de tratamiento de datos.
Como se muestra en la Figura 1, un aparato 100 de
tratamiento de datos incluye un bloque 101 de tratamiento de datos,
un registro 102, un circuito de interfaz en serie 103 del lado
central o principal y un controlador 104 del lado principal. La
tarjeta de memoria 110 incluye una memoria 111, un registro 112, un
circuito de interfaz en serie 113 del lado de la tarjeta y un
controlador 114 del lado de la tarjeta.
El bloque 101 de tratamiento de datos del aparato
100 de tratamiento de datos lee los datos almacenados en la tarjeta
de memoria 110 con el fin de someter a los datos a una diversidad de
procedimientos. Es más, el bloque 101 de tratamiento de datos lleva
a cabo la variedad de los procedimientos de datos con el fin de
generar datos que serán escritos o inscritos en la tarjeta de
memoria 110. Es decir, el bloque 101 de tratamiento de datos sirve
como un circuito de tratamiento de datos para una diversidad de
aparatos de un tipo que se sirve de la tarjeta de memoria 110.
El registro 102 es un registro de almacenamiento
intermedio situado entre el bloque 101 de tratamiento de datos y el
circuito de interfaz en serie 103 del lado principal. Es decir,
cuando los datos son suministrados desde el bloque 101 de
tratamiento de datos al circuito de interfaz en serie 103 del lado
principal, el aparato 100 de tratamiento de datos almacena
temporalmente los datos en el registro 102, y suministra entonces
los datos al circuito de interfaz en serie 103 del lado principal.
Análogamente, el aparato 100 de tratamiento de datos almacena
temporalmente datos en el registro 102 y suministra entonces los
datos al bloque 101 de tratamiento de datos cuando los datos son
suministrados desde el circuito de interfaz en serie 103 del lado
principal al bloque 101 de tratamiento de datos.
El circuito de interfaz en serie 103 del lado
principal convierte los datos suministrados desde el bloque 101 de
tratamiento de datos, a través del registro 102 y de una instrucción
u orden suministrada desde el controlador 114 del lado de la
tarjeta, en señales en serie, al objeto de suministrar las señales
en serie a la tarjeta de memoria 110. Además, el circuito de
interfaz en serie 103 del lado principal convierte datos de la señal
en serie y la orden suministrada desde la tarjeta de memoria 110 en
señales en paralelo, a fin de suministrar las señales en paralelo al
bloque 101 de tratamiento de datos y al controlador 114 del lado de
la tarjeta.
El circuito de interfaz en serie 103 del lado
principal suministra una señal de sincronización (CLK) de los datos
y la orden, así como una señal de selección de chip o circuito
integrado (CS) a la tarjeta de memoria 110. El circuito de interfaz
en serie 103 del lado principal adquiere o capta una señal de
ocupación (OCUPADO-"BUSY") y una señal de interrupción
(INTERRUMPIR-"INTERRUPT") suministradas desde la tarjeta de
memoria 110.
El controlador 104 del lado principal controla la
operación de tratamiento de datos que se está llevando a cabo por
parte del bloque 101 de tratamiento de datos, así como una operación
de transmisión de datos que se está llevando a cabo por el circuito
de interfaz en serie 103 del lado principal. El controlador 104 del
lado principal suministra una instrucción u orden, que es una orden
de control para la tarjeta de memoria 110, a la tarjeta de memoria
110 a través del registro 112.
Por otra parte, la memoria 111 de la tarjeta de
memoria 110 incluye, por ejemplo, una memoria de refrescamiento por
impulsos en la que se almacenan los datos suministrados desde el
bloque 101 de tratamiento de datos.
El registro 112 es un registro de almacenamiento
intermedio situado entre la memoria 111 y el circuito de interfaz en
serie 113 del lado de la tarjeta. Es decir, la tarjeta de memoria
110 almacena temporalmente datos en el registro 102, y suministra
entonces los datos, que han de ser inscritos, a la memoria 111,
cuando los datos suministrados desde el aparato 100 de tratamiento
de datos son inscritos en la memoria 111. De forma similar, la
tarjeta de memoria 110 almacena temporalmente datos en el registro
102 y suministra entonces los datos, que han de ser leídos, al
circuito de interfaz en serie 113 del lado de la tarjeta cuando el
aparato 100 de tratamiento de datos lee datos desde la memoria 111.
Es decir, el registro 112 es un circuito que tiene la función de
servir como registro de almacenamiento intermedio auxiliar o de
ayuda para la memoria de refrescamiento por impulsos.
El circuito de interfaz en serie 113 de lado de
la tarjeta se controla por parte del controlador 114 del lado de la
tarjeta de tal manera que convierte los datos de la señal en
paralelo suministrada desde la memoria 111 y la orden suministrada
desde el controlador 114 del lado de la tarjeta, en señales en serie
con el fin de suministrar las señales en serie al aparato 100 de
tratamiento de datos. El circuito de interfaz en serie 113 de lado
de la tarjeta convierte los datos de la señal en serie y la orden
suministrada desde el aparato 100 de tratamiento de datos en señales
en paralelo con el fin de suministrar las señales en paralelo a la
memoria 111 y al controlador 114 del lado de la tarjeta.
El circuito de interfaz en serie 113 del lado de
la tarjeta capta la señal de sincronización (CLK) de los datos y la
orden, así como la señal de selección de chip (CS), procedentes del
aparato 100 de tratamiento de datos. El circuito de interfaz en
serie 113 del lado de la tarjeta suministra la señal de ocupación
(OCUPADO) y la señal de interrupción (INTERRUMPIR) al aparato 100 de
tratamiento de datos.
El controlador 114 del lado de la tarjeta
controla el almacenamiento de datos, leyendo y borrando las
operaciones que se llevan a cabo por parte de la memoria 111 de
acuerdo con una orden o similar suministrada desde el aparato 100 de
almacenamiento de datos. El controlador 114 del lado de la tarjeta
controla la operación de transmisión de los datos que se realiza por
parte del circuito 113 de interfaz en serie del lado de la tarjeta.
El controlador 104 del lado principal capta desde la tarjeta de
memoria 110 la señal de ocupación y la señal de interrupción que
sirven como señales de estado de la tarjeta de memoria 110.
Se realiza una operación para transmitir datos
entre el aparato de tratamiento de datos 100 y la tarjeta de memoria
110 a través de una línea de transmisión dispuesta entre el circuito
de interfaz en serie 103 del lado principal y el circuito de
interfaz en serie 113 del lado de la tarjeta.
Entre el circuito de interfaz en serie 113 del
lado de tarjeta perteneciente al aparato de tratamiento 100, y el
circuito de interfaz en serie 113 del lado de tarjeta perteneciente
a la tarjeta de memoria 110, se han dispuesto cinco líneas de señal
que consisten en una línea de CLK, una línea de CS, una línea de DT,
una línea de OCUPADO y una línea de INT.
A la línea de DT se le suministran datos
principales, esto es, datos tratados por el bloque 101 de
tratamiento de datos con el fin de ser inscritos en la memoria 111,
así como datos que deben ser inscritos y procedentes de la memoria
111, con el fin de suministrarlos al bloque 101 de tratamiento de
datos. Además, se transmite a la línea de DT una orden que se
suministra desde el aparato 100 de tratamiento de datos a la tarjeta
de memoria 110 y que sirve como orden de control, así como una orden
que se suministra desde la tarjeta de memoria 110 al aparato 100 de
tratamiento de datos. Es decir, los datos principales y la orden
formados como señales en serie son transmitidos bidireccionalmente,
o en ambos sentidos, a la línea de DT.
Se suministra una señal de sincronización de los
datos principales y las órdenes que son transmitidos a la línea de
DT, desde el aparato de tratamiento 100 a la tarjeta de memoria 110
a través de la línea de CLK.
La denominada señal de selección de chip es
suministrada desde el aparato 100 de tratamiento de datos a la
tarjeta de memoria 110 a través de la línea de CS. En un periodo de
tiempo en el que el nivel de la señal de selección de chip es alto,
se indica el hecho de que los datos principales, las órdenes y las
señales de sincronización son efectivos.
La señal de ocupación que indica que la tarjeta
de memoria 110 está llevando a cabo un procedimiento, es transmitida
a la línea de OCUPADO. Cuando la tarjeta de memoria 110 está
llevando a cabo, por ejemplo, un procedimiento de inscripción y se
inhibe un acceso que se establece desde el aparato 100 de
tratamiento de datos, se suministra la señal de ocupación desde la
tarjeta de memoria 110 al aparato 100 de tratamiento de datos.
La señal de interrupción que indica una
interrupción desde la tarjeta de memoria 110 al aparato 100 de
tratamiento de datos, es suministrada desde la tarjeta de memoria
110 al aparato 100 de tratamiento de datos a través de la línea de
INT.
La variedad de las señales se transmite a través
de las líneas de transmisión anteriormente mencionadas, de acuerdo
con un diagrama temporal organizado como se muestra en la Figura 2.
Se describirá a continuación, en relación con el diagrama temporal
que se muestra en la Figura 2, un procedimiento para leer datos
almacenados en la tarjeta de memoria 110.
En el instante t_{11}, el aparato 100 de
tratamiento de datos suministra la señal de selección de chip a la
tarjeta de memoria 110 a través de la línea de CS. Además de la
señal de selección de chip, el aparato 100 de tratamiento de datos
suministra la señal de sincronización a través de la línea de CLK.
Una vez que la tarjeta de memoria 110 ha captado la señal de
selección de chip, la tarjeta de memoria 110 se prepara para captar
una instrucción u orden que será suministrada desde el aparato 100
de tratamiento de datos. Una vez que el aparato 100 de tratamiento
de datos ha suministrado la señal de selección de chip, el aparato
100 de tratamiento de datos suministra una orden de lectura y su
dirección a la tarjeta de memoria 110 a través de la línea de
DT.
Tras haber suministrado el aparato 100 de
tratamiento de datos la orden de lectura y similares, el aparato 100
de tratamiento de datos interrumpe la operación para suministrar la
orden y la señal de sincronización en el instante t_{12}. Una vez
que la tarjeta de memoria 110 ha captado la orden, la tarjeta de
memoria 110 suministra la señal de ocupación al aparato 100 de
tratamiento de datos con el fin de llevar a cabo el control de
acuerdo con la orden suministrada. Es decir, la tarjeta de memoria
110 efectúa el control para leer los datos principales en una
dirección prescrita desde la memoria 111, al objeto de suministrar
los datos principales al registro 112. En este instante, el aparato
100 de tratamiento de datos no interrumpe el suministro de la señal
de selección de chip.
Una vez que la tarjeta de memoria 110 ha leído y
suministrado los datos principales al registro 112, la tarjeta de
memoria 110 interrumpe el suministro de la señal de ocupación en el
instante t_{13}. Es decir, la tarjeta de memoria 110 comunica al
aparato 100 de tratamiento de datos un estado preparado en el que ha
sido completada una preparación para la transmisión de los datos
principales.
Una vez que el aparato 100 de tratamiento de
datos ha detectado la interrupción del suministro de la señal de
ocupación, el aparato 100 de tratamiento de datos establece una
determinación de que el control que se ha llevado a cabo de acuerdo
con la orden suministrada desde la tarjeta de memoria 110, ha sido
completado. De esta forma, el aparato 100 de tratamiento de datos
suministra una señal de sincronización a la tarjeta de memoria 110
en el instante t_{14}. Entonces, la tarjeta de memoria 110
transmite los datos principales al aparato 100 de tratamiento de
datos a través de la línea de DT.
Una vez que la tarjeta de memoria 110 ha
completado la transmisión de los datos principales, el aparato 100
de tratamiento de datos interrumpe el suministro de la señal de
sincronización y de la señal de selección de chip en el instante
t_{15}.
Si el procedimiento de lectura y similares han
cambiado el estado interno de la tarjeta de memoria 110, en el
instante t_{16}, la tarjeta de memoria 110 suministra la señal de
interrupción que indica la interrupción al aparato 100 de
tratamiento de datos a través de la línea de INT. Una vez que la
señal de interrupción ha sido suministrada al aparato 100 de
tratamiento de datos, el aparato 100 de tratamiento de datos
suministra una orden predeterminada y la señal de selección de chip
a la tarjeta de memoria 110 con el fin de captar una causa de esta
interrupción desde la tarjeta de memoria 110.
Tal y como se ha descrito anteriormente, el
aparato 100 de tratamiento de datos dispone de la línea de DT para
transmitir los datos principales y las órdenes, de la línea de CLK
para suministrar la señal de sincronización, de la línea de CS para
suministrar la señal de selección de chip, de la línea de OCUPADO
para captar la señal de ocupación, y de la línea de INT para captar
la señal de interrupción, a fin de comunicar los datos hacia y desde
la tarjeta de memoria 110.
Cuando se intenta una reducción del tamaño de la
tarjeta de memoria 110, que es el aparato de almacenamiento externo,
ha de reducirse el número de líneas de señal dispuestas entre el
aparato 100 de tratamiento de datos y la tarjeta de memoria 110.
En el documento
US-A-4.683.530 se describe un
sistema de tratamiento de información destinado a transferir
información entre una unidad de tratamiento central y varios módulos
periféricos a través de una línea en serie bidireccional o en ambos
senti-
dos.
dos.
El documento
EP-A-0589499 describe un método de
transmisión de datos que requiere tres líneas de señal para
transmitir datos en serie, y en el cual una "línea de modo"
indica el contenido de los datos transmitidos por la "línea de
datos".
Es un objeto de la presente invención
proporcionar un aparato de tratamiento de datos, un aparato de
almacenamiento externo, un sistema de tratamiento de datos y un
método de transmisión de datos capaces de reducir el número de
líneas de señal para la transmisión de datos en serie.
Este objeto se consigue por medio de un aparato
de tratamiento de datos, un aparato de almacenamiento externo, un
sistema de tratamiento de datos y un método de transmisión de datos
de acuerdo con las reivindicaciones independientes que se acompañan.
En las correspondientes reivindicaciones dependientes se definen
características ventajosas de la presente invención.
Otros objetos, características y ventajas de la
invención se pondrán de manifiesto de forma evidente a partir de la
siguiente descripción detallada de las realizaciones preferidas, que
se describen en combinación con los dibujos adjuntos.
La Figura 1 es un diagrama de bloques que muestra
un aparato de tratamiento de datos convencional y una tarjeta de
memoria; y
la Figura 2 es una diagrama temporal de los datos
que se comunican entre el aparato de tratamiento de datos
convencional y la tarjeta de memoria.
La Figura 3 es un diagrama de bloques que muestra
un aparato de tratamiento de datos y una tarjeta de memoria de
acuerdo con una realización de la presente invención;
la Figura 4 es un diagrama de circuitos que
muestra un circuito de salida dispuesto en la tarjeta de
memoria;
la Figura 5 es un diagrama temporal de datos que
se comunican entre el aparato de tratamiento de datos y la tarjeta
de memoria;
la Figura 6 es un diagrama temporal de datos que
se comunican entre el aparato de tratamiento y la tarjeta de
memoria;
la Figura 7 es un diagrama temporal de datos que
se comunican entre el aparato de tratamiento de datos y la tarjeta
de memoria;
la Figura 8 es un diagrama temporal de datos que
se comunican entre el aparato de tratamiento de datos y la tarjeta
de memoria;
la Figura 9 es un diagrama temporal de datos que
se comunican entre el aparato de tratamiento de datos y la tarjeta
de memoria;
la Figura 10 es un diagrama temporal de datos que
se comunican entre el aparato de tratamiento de datos y la tarjeta
de memoria;
la Figura 11 es un diagrama de flujo de un
procedimiento que se lleva a cabo por parte del aparato de
tratamiento de datos cuando se leen datos desde la tarjeta de
memoria;
la Figura 12 es un diagrama de flujo de un
procedimiento que se lleva a cabo por parte de la tarjeta de memoria
cuando se leen datos desde la tarjeta de memoria.
A continuación se describirán, con referencia a
los dibujos, un aparato de tratamiento de datos y una tarjeta de
memoria que constituye un aparato de almacenamiento externo para el
aparato de tratamiento de datos, de acuerdo con la presente
invención.
Como se muestra en la Figura 3, un aparato 10 de
tratamiento de datos incluye un bloque 11 de tratamiento de datos,
un registro 12, un circuito de interfaz en serie 13 del lado central
o principal y un controlador 14 del lado principal. Una tarjeta de
memoria 20 constituye un medio de almacenamiento que tiene una forma
a modo de tarjeta y está dispuesto de modo que sea conectado al
aparato 10 de tratamiento de datos de tal manera que la tarjeta de
memoria 20 sirva como un aparato de almacenamiento externo. La
tarjeta de memoria 20 tiene una memoria 21, un registro 22, un
circuito de interfaz en serie 23 del lado de la tarjeta, y un
controlador 24 del lado de la tarjeta.
El bloque 11 de tratamiento de datos del aparato
10 de tratamiento de datos procesa o trata de diversas formas los
datos almacenados en la tarjeta de memoria 20. Por otra parte, el
bloque 11 de tratamiento de datos lleva a cabo los diversos
tratamientos de los datos de tal manera que genera datos que han de
ser inscritos en la tarjeta de memoria 20. El bloque 11 de
tratamiento de datos hace las veces de circuito de tratamiento de
datos para un aparato informático o computerizado, un aparato un
aparato para grabar/reproducir una señal de audio digital, un
aparato audiovisual, tal como una unidad de cámara o similar, de un
tipo que utiliza la tarjeta de memoria 20.
El registro 12 es un registro de almacenamiento
intermedio entre el bloque 11 de tratamiento de datos y el circuito
de interfaz en serie 13 del lado principal. Es decir, el aparato 10
de tratamiento de datos almacena temporalmente los datos en el
registro 12 y suministra a continuación los datos al circuito de
interfaz en serie 13 del lado principal cuando el aparato 10 de
tratamiento de datos suministra datos desde el bloque 11 de
tratamiento de datos al circuito de interfaz en serie 13 del lado
principal. De forma similar, el aparato 10 de tratamiento de datos
almacena temporalmente los datos en el registro 12 y suministra a
continuación los datos al bloque 11 de tratamiento de datos cuando
el aparato 10 de tratamiento de datos suministra datos desde el
circuito de interfaz en serie 13 del lado principal al bloque 11 de
tratamiento de datos.
El circuito de interfaz en serie 13 del lado
principal convierte los datos suministrados desde el bloque 11 de
tratamiento de datos al registro 12, así como una orden suministrada
desde el controlador 24 del lado de la tarjeta, en señales en serie,
a fin de suministrar las señales en serie a la tarjeta de memoria
20. El circuito de interfaz en serie 13 del lado principal convierte
los datos y la orden suministrados desde la tarjeta de memoria 20 en
señales en paralelo, a fin de suministrar los datos y la orden al
bloque 11 de tratamiento de datos y al controlador 24 del lado de la
tarjeta.
El circuito de interfaz en serie 13 del lado
principal suministra señales de sincronización (CLK) de diversos
datos y la orden a la tarjeta de memoria 20. El circuito de interfaz
en serie 13 del lado principal capta una señal de estado
(ESTADO-"STATUS") que se suministra desde la tarjeta de memoria
20 y que indica el estado de funcionamiento de la tarjeta de memoria
20.
El controlador 14 de lado principal controla la
operación de tratamiento de datos que se lleva a cabo por parte del
bloque 11 de tratamiento de datos, así como las operaciones de
transmisión de datos que se realizan por parte del circuito de
interfaz en serie 13 del lado principal. El controlador 14 del lado
principal suministra una orden que consiste en una orden de control
destinada a la tarjeta de memoria 20, a la tarjeta de memoria 20 a
través del registro 22.
Por otra parte, la memoria 21 de la tarjeta de
memoria 20 incluye, por ejemplo, una memoria de refrescamiento por
impulsos en la que se almacenan los datos suministrados desde el
bloque 11 de tratamiento de datos.
El registro 22 es un registro de almacenamiento
intermedio situado entre la memoria 21 y el circuito de interfaz en
serie 23 del lado de la tarjeta. Es decir, cuando los datos
suministrados desde el aparato 10 de tratamiento de datos se
escriben o inscriben en la memoria 21, los datos son almacenados
temporalmente en el registro 12 y, a continuación, los datos que han
de ser inscritos se suministran a la memoria 21. De forma similar,
cuando el aparato 10 de tratamiento de datos lee los datos desde la
memoria 21, los datos se almacenan temporalmente en el registro 12
y, a continuación, los datos leídos son suministrados al circuito de
interfaz en serie 23 del lado de la tarjeta. Es decir, el registro
22 es un circuito que tiene la función de servir como un denominado
registro de almacenamiento intermedio auxiliar o de ayuda para la
memoria de refrescamiento por impulsos.
El circuito 23 de interfaz en serie del lado de
la tarjeta es controlado por el controlador 24 del lado de la
tarjeta de tal manera que convierte los datos de la señal en
paralelo suministrada desde la memoria 21, así como la orden
suministrada desde el controlador 24 del lado de la tarjeta, en
señales en serie con el fin de suministrar las señales en serie al
aparato 10 de tratamiento de datos. El circuito de interfaz en serie
23 del lado de la tarjeta convierte los datos y la orden formados
como las señales en serie suministradas desde el aparato 10 de
tratamiento de datos, en señales en paralelo con el fin de
suministrar las señales en paralelo a la memoria 21 y al controlador
24 del lado de la tarjeta.
El circuito de interfaz en serie 23 del lado de
la tarjeta capta una señal de sincronización (CLK), o similar, de
diversos datos y la orden desde el aparato 10 de tratamiento de
datos. El circuito de interfaz en serie 23 del lado de la tarjeta
suministra la señal de estado al aparato 10 de tratamiento de
datos.
El controlador 24 del lado de la tarjeta controla
la operación para almacenar y leer los datos en la memoria 21, y
borrarlos de ella, de acuerdo con una orden o similar suministrada
desde el aparato 10 de tratamiento de datos. El controlador 24 del
lado de la tarjeta controla la operación de transmisión de los datos
que se lleva a cabo por parte del circuito de interfaz en serie 23
del lado de la tarjeta. El controlador 14 del lado principal lleva a
cabo el control de tal manera que suministra la señal de estado de
la tarjeta de memoria 20 a la tarjeta de memoria 20. La transmisión
de datos anteriormente mencionada entre el aparato 10 de tratamiento
de datos y la tarjeta de memoria 20 se lleva a cabo a través de una
línea de transmisión dispuesta entre el circuito de interfaz en
serie 13 del lado principal y el circuito de interfaz en serie 23
del lado de la tarjeta.
Se han dispuesto tres líneas de señal, que
consisten en una línea de CLK 31, una línea de control 32 y una
línea de DT 33, entre el circuito de interfaz en serie 23 del lado
de la tarjeta y perteneciente al aparato 10 de tratamiento de
aparatos, y el circuito de interfaz en serie 23 de lado de la
tarjeta y perteneciente a la tarjeta de memoria 20.
Los datos principales, esto es, los datos que han
de ser inscritos en la memoria 21 por el bloque 11 de tratamiento de
datos, y los datos que deben ser leídos desde la memoria 21 de tal
manera que sean suministrados al bloque 11 de tratamiento de datos,
son transmitidos a la línea de DT 33. Se transmite a la línea de DT
33 una orden que es una orden de control y está dispuesta para ser
suministrada desde el aparato 10 de tratamiento de datos a la
tarjeta de memoria 20, así como una orden que se suministra desde la
tarjeta de memoria 20 al aparato 10 de tratamiento de datos. Es
decir, los datos principales y la orden que se han formado como
señales en serie, se transmiten bidireccionalmente, o en ambos
sentidos, a la línea de DT 33.
Una resistencia 33a, que tiene un extremo puesto
a tierra, se encuentra unida a la línea de DT 33. La resistencia 33a
es una resistencia denominada de liquidación o cancelación. De esta
forma, cuando no se lleva a cabo la comunicación de señales entre el
circuito de interfaz en serie 13 del lado principal y el circuito de
interfaz en serie 23 del lado de la tarjeta a través de la línea de
DT 33, se hace que el nivel de señal de la línea de DT 33 sea un
nivel bajo. Es decir, cuando no se lleva a cabo la comunicación de
señal a través de la línea de DT 33, se hace que el nivel de señal
de la línea de DT 33 sea un nivel predeterminado que se determina
por el valor de resistencia o similar de la resistencia 33a.
En esta realización, la resistencia 33a es la
denominada resistencia de cancelación, a fin de hacer que el nivel
de señal de la línea de DT 33 sea el nivel bajo cuando no se lleva a
cabo la comunicación de señal a través de la línea de DT 33. La
resistencia 33a puede ser una denominada resistencia de elevación,
con el fin de hacer que el nivel de señal de la línea de DT 33 sea
un nivel alto cuando no se lleva a cabo la comunicación de señales a
través de la línea de DT 33.
La señal de sincronización de los datos
principales y la orden que ha de ser transmitida a la línea de DT
33, es transmitida desde el aparato 10 de tratamiento de datos a la
tarjeta de memoria 20 a través de la línea de CLK 31.
La señal de control es transmitida desde el
aparato 10 de tratamiento de datos a la tarjeta de memoria 20 a
través de la línea de control 32. Los datos principales y la orden
se transmiten en un periodo de tiempo en el que se suministra la
señal de control, es decir, en un periodo de tiempo en el que el
nivel de la señal es, por ejemplo, alto.
Además de los datos principales y de la orden, se
suministra la señal de estado (ESTADO) que indica el estado del
funcionamiento de la tarjeta de memoria 20, desde la tarjeta de
memoria 20 al aparato 10 de tratamiento de datos, a través de la
línea de DT 33. El suministro de la señal de estado se lleva a cabo
en un periodo de tiempo durante el que los datos principales y la
orden no son transmitidos a la línea de DT, es decir, durante un
periodo de tiempo en el cual no se suministra la señal de control,
por ejemplo, en un periodo de tiempo durante el cual el nivel de
señal es bajo. La señal de estado incluye una señal de ocupación
(OCUPADO) que indica que la tarjeta de memoria 20 está llevando a
cabo un procedimiento. Cuando la tarjeta de memoria 20 está
realizando, por ejemplo, un procedimiento de inscripción y, en
consecuencia, el acceso desde el aparato 10 de tratamiento de datos
está inhibido, se suministra la señal de ocupación desde la tarjeta
de memoria 20 al aparato 10 de tratamiento de datos. La señal de
estado incluye una señal de interrupción (INTERRUMPIR) que indica
una interrupción desde la tarjeta de memoria 20 al aparato 10 de
tratamiento de datos. Por ejemplo, cuando se solicita una orden de
interrupción desde la tarjeta de memoria 20 al aparato 10 de
tratamiento de datos, se suministra la señal de interrupción. Nótese
que la señal de ocupación y la señal de interrupción son ejemplos y
que puede emplearse como señal de estado cualquier señal que indique
el estado del funcionamiento de la tarjeta de memoria 20.
Como se ha descrito en lo anterior, la señal de
estado se suministra durante un periodo en el que la señal de
control no es suministrada, al proporcionar un circuito de salida
dispuesto como se muestra en la Figura 4 para la tarjeta de memoria
20.
Se ha dispuesto un circuito de salida 25 de la
tarjeta de memoria 20 entre el circuito de interfaz en serie 23 del
lado de la tarjeta y un terminal de E/S (entrada/salida-"I/O")
de la línea de DT 33. El circuito de salida 25 incluye un registro
de almacenamiento intermedio de entrada 26, un registro de
almacenamiento intermedio de salida 27, un conmutador de selección
28 y un circuito O (OR) 29.
El registro de almacenamiento intermedio de
entrada 26 está conectado a la línea de DT 33 de tal manera que sea
alimentado con la señal en serie suministrada desde el aparato 10 de
tratamiento de datos. A continuación, el registro de almacenamiento
intermedio de entrada 26 suministra la señal en serie al circuito de
interfaz en serie 23 del lado de la tarjeta.
El registro de almacenamiento intermedio de
salida 27 produce salidas de la señal en serie, la señal de
ocupación y la señal de interrupción, suministradas a través del
conmutador de selección 28 a la línea de DT 33.
La operación lógica O sobre la señal de ocupación
y la señal de interrupción suministradas desde el controlador 24 del
lado de la tarjeta, se calcula por medio del circuito O 29, con el
fin de ser suministrada a un terminal 28b del conmutador de
selección 28. La señal en serie suministrada desde el circuito de
interfaz en serie 23 del lado de la tarjeta se suministra a un
terminal 28a del conmutador de selección 28.
El conmutador de selección 28 es conmutado al
terminal 28a cuando el nivel de señal de la señal de control es
alto. Una vez que el conmutador de selección 28 ha sido conmutado al
terminal 28a, la señal en serie obtenida desde el circuito de
interfaz en serie 23 del lado de la tarjeta, es suministrada al
registro de almacenamiento intermedio de salida 27. Cuando el nivel
de señal de la señal de control es bajo, el conmutador de selección
28 es conmutado al terminal 28b. Una vez que el conmutador de
selección 28 ha sido conmutado al terminal 28b, las señales de
estado, tales como la señal de ocupación y la señal de interrupción,
transmitidas desde el controlador 24 del lado de la tarjeta, son
suministradas al registro de almacenamiento intermedio de salida
27.
La variedad de las señales es transmitida a las
líneas de transmisión anteriormente mencionadas de acuerdo con un
diagrama temporal tal como se muestra en la Figura 5. Se describirá
a continuación, con referencia al diagrama temporal que se muestra
en la Figura 5, un proceso para la lectura de los datos principales
almacenados en la tarjeta de memoria 20.
En el instante t_{21}, el aparato 10 de
tratamiento de datos suministra la señal de control a la tarjeta de
memoria 20 a través de la línea de control 32. Una vez que la
tarjeta de memoria 20 ha captado la señal de control, la tarjeta de
memoria 20 lleva a cabo una preparación para captar una orden que
será suministrada desde el aparato 10 de tratamiento de datos. El
aparato 10 de tratamiento de datos suministra la señal de control.
Es más, el aparato 10 de tratamiento de datos suministra una orden
de lectura y similar a la tarjeta de memoria 20 a través de la línea
de DT 33. Además de la orden anterior y similar, el aparato 10 de
tratamiento de datos suministra una señal de sincronización a la
tarjeta de memoria 20 a través de la línea de CLK 31.
Una vez que el aparato 10 de tratamiento de datos
ha suministrado la orden de lectura y similar, el aparato 10 de
tratamiento de datos detiene el suministro de la orden, la señal de
control y la señal de sincronización en el instante t_{22}. No es
necesario que se haga una pausa con la señal de la señal de
sincronización en t_{22}.
Una vez que la tarjeta de memoria 20 ha captado
la orden, la tarjeta de memoria 20 suministra la señal de ocupación
al aparato 10 de tratamiento de datos a través de la línea de DT 33,
con el fin de llevar a cabo el control de acuerdo con la orden
suministrada. Puesto que el aparato 10 de tratamiento de datos no
está suministrando la señal de control en este instante de tiempo,
el aparato 10 de tratamiento de datos es capaz de realizar la
determinación de que la señal suministrada desde la tarjeta de
memoria 20 es la señal de ocupación. Una vez que la tarjeta de
memoria 20 ha suministrado la señal de ocupación, la tarjeta de
memoria 20 lee los datos principales en la dirección prescrita desde
la memoria 21 y suministra los datos principales al registro 22.
Una vez que la tarjeta de memoria 20 ha leído los
datos principales y suministrado los mismos al registro 22, la
tarjeta de memoria 20 suspende o hace una pausa con el suministro de
la señal de ocupación a través de la línea de DT 33 en el instante
t_{23}. Es decir, la tarjeta de memoria 20 comunica al aparato 10
de tratamiento de datos un estado preparado en el cual se ha
completado la preparación para suministrar los datos
principales.
Una vez que el aparato 10 de tratamiento de datos
ha detectado la pausa en el suministro de la señal de ocupación en
el instante t_{21}, el aparato 10 de tratamiento de datos
establece la determinación de que el control que se ha de llevar a
cabo de acuerdo con la orden suministrada desde la tarjeta de
memoria 20, ha sido completado. De esta forma, el aparato 10 de
tratamiento de datos suministra la señal de control y la señal de
sincronización. Puesto que se ha suministrado la señal de control,
la tarjeta de memoria 20 sincroniza los datos principales con la
señal de sincronización suministrada a través de la línea de DT 33,
a fin de transmitir los datos principales sincronizados al aparato
10 de tratamiento de datos.
Una vez que la tarjeta de memoria 20 ha
completado la transmisión de los datos principales, el aparato 10 de
tratamiento de datos interrumpe el suministro de la señal de
sincronización y de la señal de control en el instante t_{25}.
Si el estado interno de la tarjeta de memoria 20
se cambia debido a un resultado del procedimiento de lectura o
similar, la tarjeta de memoria 20 suministra una señal de
interrupción que indica la interrupción al aparato 10 de tratamiento
de datos a través de la línea de DT 33 en el instante t_{26}, en
caso necesario. El aparato 10 de tratamiento de datos es capaz de
establecer la determinación de que la señal suministrada desde la
tarjeta de memoria 20 es la señal de interrupción, debido a que el
aparato 10 de tratamiento de datos no está suministrando la señal
de control. Si se suministra la señal de interrupción, el aparato 10
de tratamiento de datos capta la causa de esta interrupción al
suministrar una señal de control y una orden correspondiente.
Como se ha descrito en lo anterior, el aparato 10
de tratamiento de datos y la tarjeta de memoria 20 están
estructurados de manera tal, que la señal de estado se transmite
desde la tarjeta de memoria 20 a través de la línea de DT 33. En
consecuencia, es posible reducir el número de líneas de señal. Así
pues, no se requieren líneas de señal para la señal de ocupación y
la señal de interrupción. Como consecuencia de ello, los datos
pueden ser transmitidos de forma fiable por una estructura sencilla.
Si bien se requiere la estructura convencional para llevar a cabo
una operación de consulta durante un periodo de tiempo
predeterminado en caso de que la comunicación de los datos se lleve
a cabo entre un aparato de tratamiento de datos y una tarjeta de
memoria sin el uso de la señal de interrupción, la operación de
consulta no es necesaria para el aparato 10 de tratamiento de datos
de acuerdo con la presente invención.
El contenido de las órdenes que son suministradas
desde el aparato 10 de tratamiento de datos a la tarjeta de memoria
20, así como el de la orden que es suministrada desde la tarjeta de
memoria 20 al aparato 10 de tratamiento de datos, se determina con
anterioridad por el controlador 24 del lado de la tarjeta. Por
ejemplo, la orden de inscripción, la orden de lectura y la orden de
borrado se han determinado previamente. Cuando se transmite una
cualquiera de las órdenes anteriormente mencionadas a través de la
línea de DT 33, el orden secuencial de los datos, de la orden o de
la señal de estado que se transmite entonces a la línea de DT 33,
está determinado sin excepción.
Una vez que la orden de inscripción ha sido
transmitida desde el aparato 10 de tratamiento de datos a la tarjeta
de memoria 20, los datos principales que se trata de inscribir en la
tarjeta de memoria 20 son transmitidos desde el aparato 10 de
tratamiento de datos a la tarjeta de memoria 20 una vez que ha sido
transmitida la orden de inscripción. La tarjeta de memoria 20, a la
que se han transmitido la orden de inscripción y los datos
principales, transmite la señal de ocupación al aparato 10 de
tratamiento de datos durante un periodo en el que los datos
principales están siendo inscritos. Una vez que se han inscrito los
datos principales, la tarjeta de memoria 20 transmite la señal de
disposición al aparato 10 de tratamiento de datos. Una vez que se
ha transmitido la orden de lectura desde el aparato 10 de
tratamiento de datos a la tarjeta de memoria 20, la tarjeta de
memoria 20 lleva a cabo una operación para leer los datos
principales que corresponden a la orden de lectura. En un periodo de
tiempo durante el cual se lleva a cabo la operación de lectura, la
tarjeta de memoria 20 transmite la señal de ocupación al aparato 10
de tratamiento de datos. Una vez que se ha completado la operación
de lectura, la tarjeta de memoria 20 transmite la señal de
disposición al aparato 10 de tratamiento de datos. Cuando el aparato
10 de tratamiento de datos ha recibido la señal de disposición, los
datos principales se transmiten desde la tarjeta de memoria 20 al
aparato 10 de tratamiento de datos. De esta forma se lleva a cabo la
operación para la lectura de los datos principales.
A continuación se describirá un segundo método de
transmisión de datos que se emplea cuando el contenido y el orden
secuencial de los datos que se transmiten a través de la línea de DT
33, han sido determinados con las órdenes.
El segundo método de transmisión de datos se ha
dispuesto de tal manera que el estado de los datos que son
transmitidos a través de la línea de DT 33 se determina mediante la
conmutación de la señal de control. Es decir, el estado de los datos
que se han de transmitir se determina conmutando la señal de
control, y se lleva a cabo entonces la transmisión de los datos.
El estado de los datos que se transmiten a través
de la línea de DT 33 se determina como sigue: se toma como estado
inicial, que es el "ESTADO 0", un estado en el que no se ha
emitido ninguna orden de control, es decir, no se ha emitido ninguna
orden desde el aparato 10 de tratamiento de datos a la tarjeta de
memoria 20 y no se está llevando a cabo ningún procedimiento por
parte de la tarjeta de memoria 20. Se toma como "ESTADO 1" un
estado en el que se está suministrando una orden desde el aparato 10
de tratamiento de datos a la tarjeta de memoria 20, por ejemplo, un
estado en el que se está suministrando una orden de inscripción, una
orden de lectura o una orden de borrado a través de la línea de DT
33. A continuación, el estado pasa a ser el "ESTADO 2" y el
"ESTADO 3", en cada uno de los cuales se lleva a cabo el
procedimiento correspondiente a la orden suministrada en el
"ESTADO 1". A continuación, el estado se devuelve al "ESTADO
0", una vez que se ha llevado a cabo el "ESTADO 3".
La señal de control es una señal destinada a
conmutar los estados desde el "ESTADO 0" hasta el "ESTADO
3". Es decir, el nivel de señal de la señal de control es un
nivel bajo en el "ESTADO 0". Cuando se hace que el nivel de
señal de la señal de control en el "ESTADO 0" pase a ser un
nivel alto, el estado es conmutado al "ESTADO 1". Cuando se
hace que el nivel de señal de la señal de control en el "ESTADO
1" pase a ser bajo, el estado es conmutado al "ESTADO 2".
Cuando se hace que el nivel de señal de la señal de control en el
"ESTADO 2" pase a ser el alto, el estado es conmutado al
"ESTADO 3". Cuando se conmuta el nivel de señal de la señal de
control en el "ESTADO 3" de modo que pase a bajo, el estado es
conmutado al "ESTADO 0".
La señal de control se conmuta según se ha
descrito en lo anterior, de tal forma que el contenido de los datos
que son transmitidos a través de la línea de DT 33 es conmutado. De
acuerdo con el contenido de la orden transmitida en el "ESTADO
1", el aparato 10 de tratamiento de datos y la tarjeta de memoria
20 determinan el contenido de los datos que son transmitidos en el
"ESTADO 2" y en el "ESTADO 3", y llevan a cabo el
procedimiento correspondiente al estado.
Si los datos principales se leen desde la tarjeta
de memoria 20, se realiza inicialmente el "ESTADO 1" de tal
modo que se transmite una orden de lectura desde el aparato 10 de
tratamiento de datos a la tarjeta de memoria 20. A continuación, se
realiza el "ESTADO 2", en el que la tarjeta de memoria 20 lleva
a cabo una operación para leer los datos principales, a fin de
seguir la orden de lectura. Durante el procedimiento anterior, se
transmite la señal de ocupación desde la tarjeta de memoria 20 al
aparato 10 de tratamiento de datos. Una vez que se ha completado el
procedimiento anterior, se transmite la señal de disposición desde
la tarjeta de memoria 20 al aparato 10 de tratamiento de datos. Una
vez que se ha detectado la señal de disposición por parte del
aparato 10 de tratamiento de datos, se lleva a cabo el "ESTADO
3", de tal modo que se realiza la transmisión al aparato 10 de
tratamiento de datos de los datos principales leídos desde la
tarjeta de memoria 20, a través de la línea de DT 33. Una vez que se
ha completado la transmisión de los datos principales, el estado se
devuelve al "ESTADO 0".
Si los datos principales se inscriben en la
tarjeta de memoria 20, se lleva a cabo inicialmente el "ESTADO
1" de tal modo que se transmite una orden de inscripción desde el
aparato 10 de tratamiento de datos a la tarjeta de memoria 20. A
continuación, se lleva a cabo el "ESTADO 2" de tal forma que
los datos principales que se han inscrito en la tarjeta de memoria
20 son transmitidos desde el aparato 10 de tratamiento de datos a la
tarjeta de memoria 20 a través de la línea de DT 33. A continuación,
se lleva a cabo el "ESTADO 3" de tal modo que se realiza el
procedimiento para inscribir los datos principales por parte de la
tarjeta de memoria 20, a fin de seguir la orden de inscripción.
Durante el procedimiento anteriormente mencionado, se transmite la
señal de ocupación desde la tarjeta de memoria 20 al aparato 10 de
tratamiento de datos. Una vez que se ha completado el procedimiento
anteriormente mencionado, se transmite la señal de disposición desde
la tarjeta de memoria 20 al aparato 10 de tratamiento de datos. Una
vez que se ha detectado la señal de disposición por parte del
aparato 10 de tratamiento de datos, el estado se devuelve al
"ESTADO 0".
En el caso de que se borren los datos principales
inscritos en la tarjeta de memoria 20, se transmite inicialmente una
orden de borrado, en el "ESTADO 1", desde el aparato 10 de
tratamiento de datos a la tarjeta de memoria 20. A continuación, se
lleva a cabo el "ESTADO 2" de tal modo que se realiza un
procedimiento para borrar los datos principales por parte de la
tarjeta de memoria 20, a fin de seguir la orden de borrado. Durante
el procedimiento de borrado, se transmite la señal de ocupación
desde la tarjeta de memoria 20 al aparato 10 de tratamiento de
datos. Una vez que se ha completado el procedimiento anteriormente
mencionado, se transmite la señal de disposición desde la tarjeta
de memoria 20 al aparato 10 de tratamiento de datos. Una vez que el
aparato 10 de tratamiento de datos ha detectado la señal de
disposición, el estado se devuelve al "ESTADO 0".
A continuación se describirá, con referencia a
los diagramas temporales que se muestran en las Figuras 6 y 7, el
segundo método de transmisión de datos para controlar un estado de
transmisión de datos mediante la conmutación de la señal de control
de acuerdo con los datos que son transmitidos a la línea de DT 33.
El diagrama temporal mostrado en la Figura 6 es un ejemplo de
diagrama temporal según el cual se leen, por parte del aparato 10 de
tratamiento de datos, los datos principales inscritos en la tarjeta
de memoria 20. El diagrama temporal que se muestra en la Figura 7
constituye un ejemplo de diagrama temporal de acuerdo con el cual se
inscriben los datos principales en la tarjeta de memoria 20 por
parte del aparato 10 de tratamiento de datos.
Se describirá a continuación, haciendo referencia
a la Figura 6, una operación para leer los datos principales.
En un estado en el que no se está llevando la
comunicación de datos entre el aparato 10 de tratamiento de datos y
la tarjeta de memoria 20, el nivel de señal de la señal de control
se dispone de modo que sea un nivel bajo. Así, se lleva a efecto el
estado inicial en el que el estado es el "ESTADO 0". El
procedimiento para leer los datos principales se inicia en el estado
inicial en el que el estado es el "ESTADO 0".
En el instante t_{21}, en el que se inicia el
procedimiento para leer los datos principales, el aparato 10 de
tratamiento de datos conmuta el nivel de señal de la señal de
control que se suministra a la tarjeta de memoria 20 a través de la
línea de control 32, del nivel bajo al nivel alto. En consecuencia,
el estado de los datos que se transmiten a la línea de DT 33 se
conmuta del "ESTADO 0" al "ESTADO 1". Cuando la tarjeta de
memoria 20 capta la señal de control anterior, la tarjeta de memoria
20 establece la determinación de que el estado ha sido conmutado del
"ESTADO 0" al "ESTADO 1". De esta forma, la tarjeta de
memoria 20 lleva a cabo una preparación para captar la orden que
será suministrada desde el aparato 10 de tratamiento de datos. En un
periodo de tiempo en el que el estado es el "ESTADO 1", el
aparato 10 de tratamiento de datos suministra la orden de lectura a
la tarjeta de memoria 20 a través de la línea de DT 33. Es más, el
aparato 10 de tratamiento de datos suministra la señal de
sincronización de la orden de lectura a la tarjeta de memoria 20 a
través de la línea de CLK 31. Cuando la tarjeta de memoria 20, en el
estado de "ESTADO 1", capta la orden de lectura, la tarjeta de
memoria 20 determina el contenido de los datos que se transmiten a
través de la línea de DT 33 en los siguientes estados "ESTADO
2" y "ESTADO 3".
En el instante t_{32}, en el que se ha
completado el suministro de la orden de lectura, el aparato 10 de
tratamiento de datos conmuta el nivel de señal de la señal de
control del nivel alto al nivel bajo. Es decir, el aparato 10 de
tratamiento de datos conmuta el estado del "ESTADO 1" al
"ESTADO 2".
Una vez que se ha llevado a efecto el "ESTADO
2", la tarjeta de memoria 20 lleva a cabo un procedimiento de
acuerdo con la orden de lectura suministrada cuando el estado es el
"ESTADO 1". Concretamente, la tarjeta de memoria 20 realiza un
procedimiento para leer los datos principales en la dirección
prescrita con la orden de lectura procedente de la memoria 21, a fin
de suministrar los datos principales al registro 22. Durante el
procedimiento anteriormente mencionado, la tarjeta de memoria 20
suministra la señal de ocupación al aparato 10 de tratamiento de
datos a través de la línea de DT 33, de modo que la señal de
ocupación se suministra como señal de estado. Es decir, cuando el
estado es el "ESTADO 2", la tarjeta de memoria 20 transmite
inicialmente como señal de estado la señal de ocupación. Puesto que
la orden suministrada a la tarjeta de memoria 20 es la orden de
lectura y el estado presente en ese momento es el "ESTADO 2",
el aparato 10 de tratamiento de datos establece la determinación de
que la señal que está siendo transmitida desde la tarjeta de memoria
20 es la señal de estado.
Una vez que se ha completado la operación para
leer y suministrar los datos principales al registro 22, la tarjeta
de memoria 20 hace una pausa o suspende el suministro como salida de
la señal de ocupación que hace las veces de señal de estado, a
través de la línea de DT 33 en el instante t_{23}, en el que se ha
completado la operación para leer y suministrar los datos
principales al registro 22. A continuación, la tarjeta de memoria 20
comienza a producir una salida de la señal de disposición que indica
que la preparación para suministrar los datos principales al aparato
10 de tratamiento de datos ha sido completada. Es decir, una vez que
se ha completado en el "ESTADO 2" la operación para leer y
suministrar los datos principales al registro 22, la tarjeta de
memoria 20 transmite la señal de disposición que hace las veces de
señal de estado.
Cuando el nivel de señal de una señal que es
transmitida desde la tarjeta de memoria 20 a través de la línea de
DT 33 es alto cuando el estado es el "ESTADO 2", se transmite
la señal de ocupación. Cuando el nivel de señal es bajo cuando el
estado es el "ESTADO 2", se transmite la señal de disposición.
Como la orden suministrada a la tarjeta de memoria 20 es la orden de
lectura cuando el estado es el "ESTADO 2" y el estado de ese
momento es el "ESTADO 2", el aparato 10 de tratamiento de datos
es capaz de determinar que la señal que está siendo transmitida
desde la tarjeta de memoria 20 es la señal de estado. En
consecuencia, cuando el nivel de la señal que es transmitida desde
la tarjeta de memoria 20 a través de la línea de DT 33 se conmuta
sencillamente desde el nivel alto hasta el nivel bajo, el aparato 10
de tratamiento de datos es capaz de detectar el hecho de que la
señal ha sido conmutada de la señal de ocupación a la señal de
disposición.
Una vez que el aparato 10 de tratamiento de datos
ha recibido la señal de disposición desde la tarjeta de memoria 20,
el aparato 10 de tratamiento de datos establece la determinación de
que el procedimiento de la tarjeta de memoria 20 que se lleva a cabo
de acuerdo con la orden de lectura ha sido completado. En el
instante t_{24}, en el cual se ha establecido la determinación de
que el procedimiento de la tarjeta de memoria 20 que se lleva a cabo
de acuerdo con la orden de lectura, se ha completado, el nivel de
señal de la señal de control se conmuta del nivel bajo al nivel
alto. Es decir, el estado se conmuta del "ESTADO 2" al
"ESTADO 3".
Una vez que se ha llevado a efecto el "ESTADO
3", la tarjeta de memoria 20 transmite los datos principales
leídos y suministrados al registro 22 cuando el estado es el
"ESTADO 2", al aparato 10 de tratamiento de datos a través de
la línea de DT 33. En el instante t_{35} en el que se ha
completado la transmisión de los datos principales desde la tarjeta
de memoria 20 al aparato 10 de tratamiento de datos, el aparato 10
de tratamiento hace una pausa con el suministro de la señal de
sincronización. Es más, el aparato 10 de tratamiento de datos
conmuta el nivel de señal de la señal de control del nivel alto al
nivel bajo. Es decir, el estado se hace retornar del "ESTADO 3"
para transmitir los datos principales, al "ESTADO 1", que es el
estado inicial.
Si el estado interno de la tarjeta de memoria 20
se cambia debido a la influencia del procedimiento de lectura o
similar y, en consecuencia, ha de llevarse a cabo un procedimiento
de interrupción, la tarjeta de memoria 20 suministra la señal de
interrupción que indica la interrupción al aparato 10 de tratamiento
de datos a través de la línea de DT 33 en el instante t_{36},
cuando el estado es el "ESTADO 0". El aparato 10 de tratamiento
de datos se ha dispuesto con anterioridad de tal manera que
determine que, cuando se suministra una señal desde la tarjeta de
memoria 20 a través de la línea de DT 33 en una situación en la que
el estado es el "ESTADO 0", el aparato 10 de tratamiento de
datos está previamente dispuesto de tal modo que la señal
suministrada sea la señal de interrupción. Como resultado de ello,
se establece por parte del aparato 10 de tratamiento de datos la
determinación de que la señal suministrada es la señal de
interrupción. El aparato 10 de tratamiento de datos, que ha recibido
la señal de interrupción, lleva a cabo un procedimiento requerido en
respuesta a la señal de interrupción.
A continuación se describirá, haciendo referencia
a la Figura 7, una operación para inscribir los datos
principales.
En un estado en el que no se está llevando a cabo
la transmisión de los datos entre el aparato 10 de tratamiento de
datos y la tarjeta de memoria 20, se hace que el nivel de señal de
la señal de control sea el nivel bajo. De esta forma, el estado es
el "ESTADO 0", que es el estado inicial. El procedimiento para
inscribir los datos principales se inicia en el "ESTADO 0", que
es el estado inicial.
En el instante t_{41} en el que se inicia el
procedimiento para inscribir los datos principales, el aparato 10 de
tratamiento de datos conmuta el nivel de señal de la señal de
control que se suministra a la tarjeta de memoria 20 a través de la
línea de control 32, del nivel bajo al nivel alto. Por tanto, el
estado de los datos que son transmitidos a la línea de DT 33 se
conmuta del "ESTADO 0" al "ESTADO 1". Una vez que la
tarjeta de memoria 20 ha captado la señal de control precedente, la
tarjeta de memoria 20 establece la determinación de que el estado ha
sido conmutado del "ESTADO 0" al "ESTADO 1". De esta
forma, la tarjeta de memoria 20 realiza una preparación para captar
una orden que será suministrada desde el aparato 10 de tratamiento
de datos. Cuando el estado es el "ESTADO 1", el aparato 10 de
tratamiento de datos suministra la orden de inscripción a la tarjeta
de memoria 20 a través de la línea de DT 33. Es más, el aparato 10
de tratamiento de datos suministra su señal de sincronización a la
tarjeta de memoria 20 a través de la línea de CLK 31. Puesto que la
tarjeta de memoria 20 capta la orden de inscripción cuando el estado
es el "ESTADO 1", la tarjeta de memoria 20 determina el
contenido de los datos que serán transmitidos a través de la línea
de DT 33 en los "ESTADO 2" y "ESTADO 3" siguientes.
En el instante t_{43} en el que se ha
completado el suministro de la orden de inscripción, el aparato 10
de tratamiento de datos conmuta la señal de control del nivel alto
al nivel bajo. Es decir, el aparato 10 de tratamiento de datos
conmuta el estado del "ESTADO 1" al "ESTADO 0".
Cuando el estado es el "ESTADO 2", el
aparato 10 de tratamiento de datos transmite los datos principales
que se tratan de inscribir en la tarjeta de memoria 20, a la tarjeta
de memoria 20 a través de la línea de DT 33. En el instante t_{43}
en el que se ha completado la transmisión de los datos principales a
la tarjeta de memoria 20, el aparato 10 de tratamiento de datos
conmuta el nivel de señal de la señal de control del nivel bajo al
nivel alto. Es decir, el aparato 10 de tratamiento de datos conmuta
el estado del "ESTADO 2" al "ESTADO 3".
Una vez que se ha llevado a efecto el "ESTADO
3", la tarjeta de memoria 20 lleva a cabo un procedimiento que se
realiza de acuerdo con la orden de inscripción suministrada cuando
el estado es el "ESTADO 1", cual es el procedimiento para
inscribir, en la memoria 21, los datos principales transmitidos
desde el aparato 10 de tratamiento de datos cuando el estado es el
"ESTADO 2". Durante el procedimiento anterior, la tarjeta de
memoria 20 suministra la señal de ocupación, que es una señal de
estado, al aparato 10 de tratamiento de datos a través de la línea
de DT 33. Es decir, cuando el estado es el "ESTADO 3", la
tarjeta de memoria 20 transmite inicialmente la señal de ocupación
como señal de estado. En este instante, el aparato 10 de tratamiento
de datos establece la determinación de que la señal que está siendo
transmitida desde la tarjeta de memoria 20 es la señal de estado,
debido a que la orden suministrada a la tarjeta de memoria 20 es la
orden de inscripción y el estado presente en ese momento es el
"ESTADO 3".
Una vez completada la operación para inscribir
los datos principales en el registro 22, la tarjeta de memoria 20
suspende o realiza una pausa en el suministro como salida de la
señal de ocupación, que es la señal de estado en el instante
t_{44} en el que se ha completado la operación para inscribir los
datos principales en el registro 22. Además, la tarjeta de memoria
20 comienza a producir el suministro como salida de la señal de
disposición que indica el hecho de que se ha completado la
inscripción de los datos principales. Es decir, cuando el estado es
el "ESTADO 3", la tarjeta de memoria 20 transmite la señal de
disposición, que es la señal de estado una vez que los datos
principales han sido inscritos en el registro 22.
En esta realización, se transmite la señal de
ocupación cuando el nivel de señal de la señal que es transmitida
desde la tarjeta de memoria 20 a través de la línea de DT 33, es el
nivel alto en el caso de que el estado sea el "ESTADO 3".
Cuando el nivel de señal es bajo, se transmite la señal de
disposición. Cuando el estado es el "ESTADO 3", el aparato 10
de tratamiento de datos es capaz de establecer la determinación de
que la señal que está siendo transmitida desde la tarjeta de memoria
20 es la señal de estado, debido a que la orden suministrada a la
tarjeta de memoria 20 es la orden de inscripción y el estado
presente en ese momento es el "ESTADO 3". En consecuencia,
cuando el nivel de señal de la señal que es transmitida desde la
tarjeta de memoria 20 a través de la línea de DT 33, se conmuta
sencillamente del nivel alto al nivel bajo, el aparato 10 de
tratamiento de datos es capaz de detectar el hecho de que la señal
precedente ha sido conmutada de la señal de ocupación a la señal de
disposición.
Una vez que el aparato 10 de tratamiento de datos
ha recibido la señal de disposición desde la tarjeta de memoria 20,
el aparato 10 de tratamiento de datos establece la determinación de
que el procedimiento que se lleva a cabo por parte de la tarjeta de
memoria 20 de acuerdo con la orden de inscripción, se ha completado.
En el instante t_{45} en el que se ha establecido la determinación
de que el procedimiento que se lleva a cabo por parte de la tarjeta
de memoria 20 de acuerdo con la orden de inscripción, ha sido
completado, el aparato 10 de tratamiento de datos suspende el
suministro de la señal de sincronización. Es más, el aparato 10 de
tratamiento de datos conmuta el nivel de señal de la señal de
control del nivel alto al nivel bajo. Es decir, el estado se hace
retornar del "ESTADO 3", en el que se inscriben los datos
principales, al "ESTADO 0", que es el estado inicial.
Si el estado interno de la tarjeta de memoria 20
se cambia como resultado de la influencia del procedimiento de
inscripción y similar, y, por tanto, se ha de llevar a cabo un
procedimiento de interrupción, la tarjeta de memoria 20, en el
instante t_{46}, suministra la señal de interrupción que indica la
interrupción al aparato 10 de tratamiento de datos a través de la
línea de DT 33, cuando el estado es el "ESTADO 0". El aparato
10 de tratamiento de datos se ha dispuesto con anterioridad de tal
manera que, cuando se suministra una señal desde la tarjeta de
memoria 20 a través de la línea de DT 33 cuando el estado es el
"ESTADO 0", el aparato 10 de tratamiento de datos determina que
la señal suministrada es la señal de interrupción. Como resultado de
ello, se establece la determinación por parte del aparato 10 de
tratamiento de datos, de que la señal suministrada es la señal de
interrupción. El aparato 10 de tratamiento de datos, que ha recibido
la señal de interrupción, lleva a cabo el procedimiento requerido en
respuesta a la señal de
interrupción.
interrupción.
Como se ha descrito anteriormente, el aparato 10
de tratamiento de datos y la tarjeta de memoria 20 de acuerdo con la
presente invención tienen la estructura tal, que el contenido de los
datos que son transmitidos a la línea de DT 33 se determina por la
conmutación de la señal de control. De esta forma, la línea de DT 33
es capaz de transmitir la señal de estado y la señal de
interrupción, así como las órdenes y los datos principales. Por
tanto, el número de líneas de señal que se requiere entre el aparato
10 de tratamiento de datos y la tarjeta de memoria 20 puede
reducirse. Por ejemplo, no se requieren líneas de señal para
transmitir únicamente la señal de ocupación y la señal de
interrupción. En consecuencia, es posible llevar a cabo una
transmisión fiable de los datos por una estructura sencilla. Es más,
puede evitarse un encabezamiento en los datos de conmutación que han
de ser transmitidos a través de la línea de DT 33. Como resultado de
ello, puede incrementarse la eficacia de la transmisión de
datos.
Si bien se han descrito como las realizaciones de
la presente invención el aparato 10 de tratamiento de datos y la
tarjeta de memoria 20, la presente invención puede aplicarse a otros
aparatos para el tratamiento de datos, en lugar de la tarjeta de
memoria 20. En ese caso, las órdenes y similares que se han de
transmitir deben ser previamente establecidas dentro de otro aparato
de tratamiento de datos. También en ese caso, pueden transmitirse
cualesquiera órdenes de la misma manera que las órdenes que son
expedidas o emitidas para la tarjeta de memoria 20.
El segundo método para comunicar datos entre el
aparato 10 de tratamiento de datos y la tarjeta de memoria 20 tiene
la estructura consistente en que el contenido de los datos que han
de ser transmitidos a la línea de DT 33 y que se conmutan de acuerdo
con la señal de control, se clasifican en cuatro configuraciones que
consisten en "ESTADO 0", "ESTADO 1", "ESTADO 2" y
"ESTADO 3". Las configuraciones no están limitadas a las cuatro
configuraciones anteriormente mencionadas. Es posible proporcionar
un número mayor de configuraciones de tal manera que se conmute
entre ellas para que correspondan al contenido de las órdenes que
han de ser transmitidas.
El segundo método para la transmisión de datos
entre el aparato 10 de transmisión de datos y la tarjeta de memoria
20 tiene la estructura consistente en que el estado de los datos que
se han de transmitir a la línea de DT 33 se conmuta al conmutar a
conexión/desconexión, o conectar/desconectar, la señal de control.
Sin embargo, el estado previo puede ser conmutado en respuesta a una
señal de impulso, tal como se muestra en las Figuras 8 y 9. Las
Figuras 8 y 9 son diagramas temporales que se emplean cuando se
utiliza la señal de impulso como señal de control. De forma similar
a la Figura 6, la Figura 8 es un diagrama temporal destinado a ser
utilizado cuando los datos principales inscritos en la tarjeta de
memoria 20 son leídos por el aparato 10 de tratamiento de datos.
Análogamente a la Figura 7, la Figura 9 es un diagrama temporal
destinado a ser utilizado cuando los datos principales son inscritos
en la tarjeta de memoria 20 por parte del aparato 10 de tratamiento
de datos.
La tarjeta de memoria 20 puede estar provista de
una línea de alimentación de potencia, tres líneas de tierra y tres
líneas de reserva, además de la línea de CLK 31, la línea de control
32 y la línea de DT 33, de tal forma que la tarjeta de memoria 20 se
configura a modo de una tarjeta de memoria de pequeño tamaño que
tiene diez líneas de señal. Cuando se proporcionan tres líneas de
reserva, las tres líneas de reserva pueden emplearse como líneas de
DT, además de una línea de DT, de tal modo que se proporcionan
cuatro líneas de DT que se disponen para ser utilizadas en paralelo
unas con otras. En el caso de que se proporcionen las tres líneas de
reserva, las tres líneas de reserva pueden emplearse como una línea
de CLK, una línea de control y una línea de DT, respectivamente. De
esta forma, las tres líneas de reserva se combinan con la línea de
CLK 31, la línea de control 32 y la línea de DT 33 de tal manera que
se forman un par de líneas de CLK, un par de líneas de control y un
par de líneas de DT.
Se hace posible que las órdenes y los datos
principales que se transmiten a través de la línea de DT 33 por el
segundo método de transmisión de datos, estén libres de la
influencia del ruido externo o similar, al transmitir un código de
corrección de errores o similar conjuntamente con las órdenes y los
datos principales. Sin embargo, la transición entre el "ESTADO
0", el "ESTADO 1", el "ESTADO 2" y el "ESTADO 3"
de la señal de control dispuesta para ser transmitida a través de la
línea de CLK 31, se indica únicamente conmutando el nivel de señal
del nivel alto al nivel bajo, o del nivel bajo al nivel alto. En
consecuencia, existe el temor de que se ejerza una influencia por el
ruido externo o similar en la señal de control.
Los ejemplos que se muestran en las Figuras 6 y 7
tienen la estructura consistente en que se hace que el nivel de
señal de la señal de control sea el nivel bajo cuando el estado es
el "ESTADO 0" o el "ESTADO 1". Cuando el estado es el
"ESTADO 1" o el "ESTADO 3", se hace que el nivel de señal
de la señal de control sea el nivel alto. Es más, la determinación
de si el estado es el "ESTADO 0" o el "ESTADO 1", y la de
si el estado es el "ESTADO 1" o el "ESTADO 2" se realizan
mediante la detección de la transición de los estados anteriormente
mencionados. En consecuencia, si la transición de los estados
anteriormente mencionados no puede detectarse correctamente, existe
el temor de que la tarjeta de memoria 20 establezca una
determinación incorrecta entre el "ESTADO 0" y el "ESTADO
2", y entre el "ESTADO 1" y el "ESTADO 3".
En el caso de que se ejerza una influencia de
ruido sobre la señal de control durante la operación para leer los
datos principales según se muestra en la Figura 6, existe el temor
de que la tarjeta de memoria 20 establezca una determinación
incorrecta entre el "ESTADO 1" y el "ESTADO 3". En ese
caso, existe la posibilidad de que entren en conflicto entre sí una
orden que se transmite desde el aparato 10 de tratamiento de datos a
la tarjeta de memoria 20, y los datos principales leídos desde la
tarjeta de memoria 20.
En el caso de que se ejerza una influencia de
ruido sobre la señal de control durante una operación para leer los
datos principales según se muestra en la Figura 6, existe el temor
de que la tarjeta de memoria 20 establezca una determinación
incorrecta entre el "ESTADO 0" y el "ESTADO 2". En ese
caso, existe la posibilidad de que una señal de ocupación y una
señal de disposición que han de ser transmitidas cuando el estado es
el "ESTADO 2", se transmitan de forma no deseada cuando el
estado es el "ESTADO 0". Hay otra posibilidad, y es que la
señal de interrupción que ha de ser transmitida cuando el estado es
el "ESTADO 0" se transmita de forma no deseada cuando el estado
es el "ESTADO 2".
En el caso de que se ejerza una influencia de
ruido sobre la señal de control durante una operación para inscribir
los datos principales según se muestra en la Figura 7, existe el
temor de que la tarjeta de memoria 20 establezca una determinación
incorrecta entre el "ESTADO 1" y el "ESTADO 3". Existe la
posibilidad, en ese caso, de que una orden que es transmitida desde
el aparato 10 de tratamiento de datos a la tarjeta de memoria 20, y
una señal de estado que es transmitida desde la tarjeta de memoria
20, entren en conflicto una con otra. Hay otra posibilidad, y es que
el aparato 10 de tratamiento de datos aguarde la señal de
disposición que será suministrada desde la tarjeta de memoria 20, y
que la tarjeta de memoria 20 aguarde a la orden que se va a emitir
desde el aparato 10 de tratamiento de datos. En ese caso, existe la
posibilidad de que no pueda llevarse a cabo la comunicación de datos
a través de la línea de DT 33.
Si se ejerce una influencia de ruido sobre la
señal de control durante una operación de inscripción de los datos
principales según se muestra en la Figura 7, existe el temor de que
la tarjeta de memoria 20 establezca una determinación incorrecta
entre el "ESTADO 0" y el "ESTADO 2". En tal caso, existe
la posibilidad de que los datos principales que se transmiten desde
el aparato 10 de tratamiento de datos a la tarjeta de memoria 20 y
la señal de interrupción transmitida desde la tarjeta de memoria 20
entren en conflicto entre sí en la línea de DT 33.
Con el fin de evitar los problemas anteriormente
mencionados, se puede emplear una disposición en la que, por
ejemplo, la señal de disposición es una señal cuyo nivel se cambia
repetidamente en ciclos predeterminados. Es más, un estado en el que
no se produce ninguna salida de señal desde la tarjeta de memoria
20, se detecta como una señal de ocupación. A continuación se
describirá una disposición en la que la señal de disposición y la
señal de ocupación son detectadas según se ha descrito en lo
anterior.
Se describirá en lo que sigue un procedimiento
para leer los datos principales inscritos en la tarjeta de memoria
20, con referencia a un diagrama de flujo que se muestra en la
Figura 10, así como a los diagramas de flujo que se muestran en las
Figuras 11 y 12. Nótese que la Figura 10, que es un diagrama
temporal destinado a ser utilizado para leer los datos principales
inscritos en la tarjeta de memoria 20, es diferente del diagrama
temporal mostrado en la Figura 6 en cuanto al contenido de la señal
de ocupación y de la señal de disposición. La Figura 11 es un
diagrama de flujo de un procedimiento que se lleva a cabo por el
aparato 10 de tratamiento de datos cuando se leen los datos
principales inscritos en la tarjeta de memoria 20. La Figura 12 es
un diagrama de flujo de un procedimiento que se lleva a cabo por
parte de la tarjeta de memoria 20 cuando se leen los datos
principales inscritos en la tarjeta de memoria 20.
Se describirá a continuación, haciendo referencia
a las Figuras 10 y 11, el procedimiento que se lleva a cabo por
parte del aparato 10 de tratamiento de datos.
Cuando se leen los datos principales desde la
tarjeta de memoria 20, el aparato 10 de tratamiento de datos
inscribe inicialmente en el registro 12 una orden de lectura que es
una orden destinada a leer los datos principales desde la tarjeta de
memoria 20. En la etapa S1, el aparato 10 de tratamiento de datos se
controla por el controlador 14 del lado central o principal de tal
modo que el aparato 10 de tratamiento de datos hace que el nivel de
señal de la señal de control que es transmitida desde el circuito de
interfaz en serie 13 del lado principal, sea un nivel alto, de tal
modo que se lleva a efecto el "ESTADO 1" (en el instante
t_{51} que se muestra en la Figura 10). Cuando el estado es el
"ESTADO 1", el aparato 10 de tratamiento de datos lee una orden
de lectura desde el registro 12 con el fin de suministrar la orden
de lectura al circuito de interfaz en serie 13 del lado principal. A
continuación, el aparato 10 de tratamiento de datos suma un código
de corrección de errores y similar a la orden de lectura, a fin de
transmitir la orden de lectura a la tarjeta de memoria 20 a través
de la línea de DT 33.
Una vez que se ha transmitido la orden de
lectura, el aparato 10 de tratamiento de datos es controlado por el
controlador 14 del lado principal de tal manera que el aparato 10 de
tratamiento de datos hace que el nivel señal de la señal de control
que se transmite desde el circuito de interfaz en serie 13 del lado
principal, sea un nivel bajo, a fin de llevar a efecto el "ESTADO
2" (en el instante t_{52} que se muestra en la Figura 10).
Cuando el estado es el "ESTADO 2", el aparato 10 de tratamiento
de datos detecta la señal de estado transmitida desde la tarjeta de
memoria 20. En la etapa S2, el aparato 10 de tratamiento de datos
establece una determinación referente a si la señal de ocupación ha
sido o no detectada.
Si la señal transmitida a través de la línea de
DT 33 es una señal (en lo sucesivo denominada "señal de CC" -de
corriente continua) que tiene un nivel de señal que no se modifica
particularmente, el circuito de interfaz en serie 13 del lado
principal establece la determinación de que la señal de CC es una
señal de ocupación que indica un estado en el que la tarjeta de
memoria 20 no reciba ninguna entrada de señal. Si la señal
transmitida a través de la línea de DT 33 es una señal (en lo
sucesivo denominada "señal de CA" -de corriente alterna) que
tiene un nivel de señal que se modifica repetidamente en ciclos
predeterminados, el circuito de interfaz en serie 13 del lado
principal establece la determinación de que la señal es una señal de
disposición que indica el hecho de que la tarjeta de memoria 20 se
encuentra en un estado de espera de señal.
En este instante, el circuito de interfaz en
serie 13 del lado principal establece sencillamente una
determinación con respecto a si la señal transmitida a través de la
línea de DT 33 es la señal de CC o la señal de CA. Cuando se
transmite una señal que tiene un nivel constante desde la tarjeta de
memoria 20, el circuito de interfaz en serie 13 del lado principal
detecta la señal como señal de ocupación. Es más, el circuito de
interfaz en serie 13 del lado principal establece también la
determinación de que la señal de estado es la señal de ocupación en
un periodo de tiempo durante el que la tarjeta de memoria suspende o
hace una pausa con la salida de señal.
En el caso de que se detecte la señal de
ocupación en la etapa S2, la operación continúa en la etapa S3. En
la etapa S3, el aparato 10 de tratamiento de datos establece una
determinación con respecto a si la señal de ocupación se ha
continuado o no durante un periodo de tiempo predeterminado. Si la
señal de ocupación se ha continuado durante un periodo de tiempo
predeterminado, el aparato 10 de tratamiento de datos establece la
determinación de que se ha producido la expiración del tiempo. A
continuación, la operación se devuelve a la etapa S1 de tal modo que
el aparato 10 de tratamiento de datos repite la operación. Es decir,
si la señal de ocupación se continúa durante un periodo de tiempo no
más corto que un cierto periodo de tiempo predeterminado, el aparato
10 de tratamiento de datos establece la determinación de que se ha
producido un error de algún tipo en la tarjeta de memoria 20. De
esta forma, el aparato 10 de tratamiento de datos hace retornar el
estado al "ESTADO 1", de tal modo que el aparato 10 de
tratamiento de datos transmite de nuevo la orden de lectura.
En el caso de que el periodo de tiempo en el que
se continúa la señal de ocupación sea más corto que un cierto
periodo de tiempo predeterminado, la operación se devuelve a la
etapa S2, de tal modo que se repite el procedimiento. Es decir, el
aparato 10 de tratamiento de datos repite las etapas S2 y S3 hasta
que la señal de estado suministrada desde la tarjeta de memoria 20
se cambie de la señal de ocupación a la señal de disposición.
Nótese que la tarjeta de memoria 20 se ha
dispuesto para hacer una pausa con un suministro de salida de una
señal cuando se ha producido un error de algún tipo. Puesto que la
resistencia 33a que sirve como la denominada resistencia de
cancelación, está conectada a la línea de DT 33, el nivel de señal
de la línea de DT 33 se hace tal, que se mantiene un nivel de señal
bajo cuando el nivel de señal previo es el nivel bajo. Cuando el
nivel de señal previo es un nivel alto, el nivel de señal se cambia
gradualmente al nivel bajo. Se detecta por parte del aparato 10 de
tratamiento de datos uno cualquiera de los estados anteriores como
la señal de CC, es decir, una señal de ocupación. Esto es, si se
produce un error en la tarjeta de memoria 20, la transmisión de la
señal de ocupación se continúa. En consecuencia, si se produce un
error en la tarjeta de memoria 20, el error puede ser detectado de
acuerdo con la determinación establecida en las etapas S2 y S3.
Es decir, el aparato 10 de tratamiento de datos y
la tarjeta de memoria 20 de acuerdo con esta realización tienen las
estructuras consistentes en que cualquier señal especial que indique
la generación de un error no se transmite desde la tarjeta de
memoria 20 al aparato 10 de tratamiento de datos si se produce un
error en la tarjeta de memoria 20. La generación del error puede ser
detectada por el aparato 10 de tratamiento de datos.
En el caso de que no se produzca ningún error en
el procedimiento que se lleva a cabo por la tarjeta de memoria 20,
es decir, si el procedimiento se completa con normalidad, la tarjeta
de memoria 20 se lleva a un estado en el que la tarjeta de memoria
20 es capaz de recibir la entrada de una señal desde el exterior. En
este estado, la señal de estado que se transmite desde la tarjeta de
memoria 20 se cambia de la señal de ocupación a la señal de
disposición (en el instante t_{53} que se muestra en la Figura
10). La señal de disposición es la señal de CA que tiene el nivel de
señal que se cambia repetidamente en ciclos predeterminados. Es
preferible que la señal de disposición sea una señal que tenga un
nivel de señal que se cambie a una frecuencia no más alta que la
frecuencia de la señal de sincronización, de tal modo que sea
detectada de forma rápida y fiable por el aparato 10 de tratamiento
de datos. Específicamente, se emplea una señal cuyo nivel de señal
se cambia entre el nivel alto y el nivel bajo a una frecuencia que
es la mitad de la de la señal de sincronización.
Cuando no se detecta ninguna señal de ocupación
en la etapa S2, es decir, cuando se detecta la señal de disposición,
la operación prosigue en la etapa S4. En la etapa S4, el aparato 10
de tratamiento de datos es controlado por el controlador 14 del lado
principal de tal modo que el aparato 10 de tratamiento de datos hace
que el nivel de señal de la señal de control que se transmite desde
el circuito de interfaz en serie 13 del lado principal, sea un nivel
alto, con el fin de llevar a efecto el "ESTADO 3" (en el
instante t_{54} que se muestra en la Figura 10). Cuando el estado
es el "ESTADO 3", el aparato 10 de tratamiento de datos recibe
los datos principales leídos desde la tarjeta de memoria 20 por el
circuito de interfaz en serie 13 del lado principal, perteneciente
al mismo. Los datos principales recibidos por el circuito de
interfaz en serie 13 del lado principal, son transferidos al bloque
11 de tratamiento de datos a través del registro 12, debido al
control llevado a cabo por el controlador 14 del lado principal.
Una vez que se ha completado la recepción de los
datos principales leídos desde la tarjeta de memoria 20, el aparato
10 de tratamiento de datos hace que el nivel de señal de la señal de
control que se transmite desde el circuito de interfaz en serie 13
del lado principal, sea un nivel bajo, de modo que se lleva a efecto
el "ESTADO 0" (en el instante t_{55} que se muestra en la
Figura 10), debido al control efectuado por el controlador 14 del
lado principal.
A continuación, el aparato 10 de tratamiento de
datos establece una determinación, en la etapa S5, con respecto a si
la señal de interrupción ha sido detectada o no. La señal de
interrupción es una señal que indica el hecho de que la tarjeta de
memoria 20 requiere un procedimiento de interrupción de algún tipo.
Si se detecta la señal de interrupción, la operación prosigue en la
etapa S6 (en el instante t_{56} que se muestra en la Figura 10).
En la etapa S6, el aparato 10 de tratamiento de datos transmite la
señal de interrupción detectada al bloque 11 de tratamiento de
datos. A continuación, el aparato 10 de tratamiento de datos lleva a
cabo el procedimiento de interrupción correspondiente a la señal de
interrupción detectada, al hacer volver el procedimiento a la etapa
S1 con el fin de que el aparato 10 de tratamiento de datos repita el
procedimiento.
En el caso de que no se detecte ninguna señal de
interrupción en la etapa S5, la operación prosigue en la etapa S7.
En la etapa S7, el aparato 10 de tratamiento de datos realiza una
determinación con respecto a si el aparato 10 de tratamiento de
datos ha de llevar a cabo o no algún procedimiento para la tarjeta
de memoria 20. Es decir, el aparato 10 de tratamiento de datos
establece una determinación sobre si existe o no una orden que haya
de ser emitida hacia la tarjeta de memoria 20. Si no se ha de emitir
ninguna orden hacia la tarjeta de memoria 20, el procedimiento se
hace retornar a la etapa S5, de modo que el aparato 10 de
tratamiento de datos repite el procedimiento. En el caso de que
exista una orden que se haya de emitir hacia la tarjeta de memoria
20, el procedimiento se hace retornar a la etapa S1, de tal manera
que el aparato 10 de tratamiento de datos repite el procedimiento
que se inicia por la transmisión de la orden. Es decir, el caso de
que se realice una petición a la tarjeta de memoria 20 para que
lleve a cabo un procedimiento de algún tipo, por ejemplo, si se hace
una petición para llevar a cabo un procedimiento para detectar el
estado interno de la tarjeta de memoria 20, antes de que se genere
la señal de interrupción, la operación se hace retornar a la etapa
S1, de manera que se emita la orden correspondiente al
procedimiento.
Haciendo referencia a las Figuras 10 y 12, se
describirá en lo que sigue el procedimiento que ha de llevarse a
cabo por la tarjeta de memoria 20.
Cuando se leen los datos principales por el
aparato 10 de tratamiento de datos, la tarjeta de memoria 20, en la
etapa S11, recibe los datos transmitidos desde el circuito de
interfaz en serie 13 del lado principal a través de la línea de DT
33 como una orden (en el instante t_{51} que se muestra en la
Figura 10). Nótese que los datos son recibidos por la tarjeta de
memoria 20 a modo de la orden cuando el nivel de señal de la señal
de control transmitida desde el circuito de interfaz en serie 13 del
lado principal es el nivel alto, y la tarjeta de memoria 20 constata
que el estado presente en ese momento es el "ESTADO 1". Una vez
que se ha completado la transmisión de los datos desde el aparato 10
de tratamiento de datos, el nivel de señal de la señal de control se
conmuta del nivel bajo al nivel alto.
En la etapa S12 se determina si se ha producido o
no un error cuando se ha recibido la orden en la etapa S11. El error
se comete cuando, por ejemplo, los datos transmitidos no son la
orden porque, por ejemplo, la tarjeta de memoria 20 constata que el
estado es el "ESTADO 1" y el aparato 10 de tratamiento de datos
constata que el estado es el "ESTADO 3".
En el caso de que se produzca un error cuando se
recibe la orden, la operación prosigue en la etapa S13, de modo que
se suspenda o haga una pausa en el suministro como salida de la
señal procedente de la tarjeta de memoria 20. A continuación, la
operación se hace retornar a la etapa S11, de modo que se lleve a
efecto un estado de espera para la reentrada de la orden desde el
aparato 10 de tratamiento de datos. Es decir, el circuito de
interfaz en serie 23 del lado de la tarjeta hace una pausa en el
suministro de salida de la señal en el caso de que se produzca un
error durante la recepción de la orden desde el circuito de interfaz
en serie 13 del lado principal. Nótese que el aparato 10 de
tratamiento de datos se lleva a un estado destinado a detectar una
señal de ocupación en un periodo de tiempo durante el cual se ha
suspendido el suministro de salida de señal desde la tarjeta de
memoria 20.
Si no se produce ningún error durante la
recepción de la orden, el estado se desplaza al "ESTADO 2" (en
el instante t_{52} que se muestra en la Figura 10). A
continuación, la operación continúa en la etapa S14, de tal manera
que la tarjeta de memoria 20 lleva a cabo el procedimiento
correspondiente a la orden recibida en la etapa S11. Además, la
tarjeta de memoria 20 realiza una determinación con respecto a si ha
sido completada o no la preparación para transmitir los datos
principales al aparato 10 de tratamiento de datos. Si no se ha
completado la preparación, la operación prosigue en la etapa S15.
Una vez que se ha completado la preparación, la operación prosigue
en la etapa S16.
En la etapa S15, el circuito de interfaz en serie
23 del lado de la tarjeta transmite una señal de ocupación que tiene
un nivel de señal constante. A continuación, la operación se hace
retornar a la etapa S14, de tal modo que el circuito de interfaz en
serie 23 del lado de la tarjeta realiza una determinación con
respecto a si se ha completado o no la preparación para transmitir
los datos principales al aparato 10 de tratamiento de datos. El
circuito de interfaz en serie 23 del lado de la tarjeta repite los
procedimientos anteriormente mencionados. Es decir, el circuito de
interfaz en serie 23 del lado de la tarjeta transmite de manera
continua la señal de ocupación que tiene el nivel de señal
constante, hasta que se haya completado la preparación para
transmitir los datos principales al aparato 10 de tratamiento de
datos.
Una vez que se ha completado la preparación para
transmitir los datos principales al aparato 10 de tratamiento de
datos, la operación prosigue en la etapa S16, de tal modo que el
circuito de interfaz en serie 23 del lado de la tarjeta transmite la
señal de disposición al circuito de interfaz en serie 13 del lado
principal (en el instante t_{53} que se muestra en la Figura 10).
Como se ha descrito anteriormente, la señal de disposición es la
señal que tiene la frecuencia que es la mitad de la frecuencia de la
señal de sincronización.
Una vez que se ha detectado la señal de
disposición por parte del aparato 10 de tratamiento de datos, el
nivel de señal de la señal de control se conmuta del nivel bajo al
nivel alto. Es decir, el estado se conmuta del "ESTADO 2" al
"ESTADO 3" (en el instante t_{54} que se muestra en la Figura
10). Una vez que se ha establecido el "ESTADO 3", el
controlador 24 del lado de la tarjeta transmite, en la etapa S17,
los datos principales, los cuales se ha prescrito que se lean con la
orden recibida en la etapa S11, al circuito de interfaz en serie 13
del lado principal, a través del circuito de interfaz en serie 23
del lado de la tarjeta y de la línea de DT 33. La transmisión de los
datos principales se lleva a cabo en sincronía con la señal de
sincronización transmitida a través de la línea de CLK 31. Una vez
que se han recibido por parte del aparato 10 de tratamiento de datos
todos los elementos de los datos principales, el nivel de señal de
la señal de control se conmuta del nivel alto al nivel bajo. Es
decir, el estado se conmuta del "ESTADO 3" al "ESTADO 0"
(en el instante t_{55} que se muestra en la Figura 10).
En la etapa S18, el controlador 24 del lado de la
tarjeta establece una determinación con respecto a si existe o no
una petición para llevar a cabo una interrupción de algún tipo. Si
no se ha realizado ninguna petición de interrupción, la operación
prosigue en la etapa S19. En el caso de que se haya realizado una
petición para llevar a cabo una interrupción, la operación prosigue
en la etapa S20.
En la etapa S19, el controlador 24 del lado de la
tarjeta realiza una determinación con respecto a si el nivel de
señal de la señal de control suministrada desde el circuito de
interfaz en serie 13 del lado principal ha sido conmutado o no del
nivel bajo al nivel alto, es decir, si el estado ha sido conmutado o
no del "ESTADO 0" al "ESTADO 1". En el caso de que el
estado haya sido conmutado al "ESTADO 1", la operación se hace
retornar a la etapa S11, de tal modo que el procedimiento se repite
con la recepción inicial de la orden. Si se mantiene el "ESTADO
0", la operación se hace retornar a la etapa S18, de tal modo que
el procedimiento se repite. Es decir, la tarjeta de memoria 20
repite las etapas S18 y S19 hasta que se requiere el procedimiento
de interrupción o el estado es conmutado del "ESTADO 0" al
"ESTADO 1".
En el caso de que se realice en la etapa S18 la
determinación de que se llevado a cabo una petición para realizar un
procedimiento de interrupción, el circuito de interfaz en serie 23
del lado de la tarjeta transmite, en las etapas S20 y S21, la señal
de interrupción hasta que el estado es conmutado del "ESTADO 0"
al "ESTADO 1". Si la señal de interrupción es detectada por la
tarjeta de memoria 20, el nivel de señal de la señal de control
suministrada desde el circuito de interfaz en serie 13 del lado
principal, es conmutado del nivel bajo al nivel alto, de tal manera
que el estado es conmutado del "ESTADO 0" al "ESTADO 1".
Una vez que el estado ha sido conmutado del "ESTADO 0" al
"ESTADO 1", la operación se hace retornar a la etapa S11, de
tal modo que la tarjeta de memoria 20 repite el procedimiento que se
inicia con la recepción de la orden. Nótese que la orden se recibe,
con lo que el procedimiento correspondiente a la señal de
interrupción transmitida en la etapa S20 es llevado a cabo.
Como se ha descrito anteriormente, se hace que la
señal que se transmite durante un periodo en el que la tarjeta de
memoria 20 está llevando a cabo un procedimiento, sea la señal de
ocupación. Es más, también se detecta como la señal de ocupación un
estado en el que no se está produciendo ninguna salida de señal
desde la tarjeta de memoria 20. En consecuencia, no es posible
llevar a cabo un procedimiento no deseado para transmitir datos que
se realice mientras la tarjeta de memoria 20 determine
incorrectamente el estado. Por lo tanto, puede evitarse el conflicto
mutuo entre los datos transmitidos desde la tarjeta de memoria 20 y
los datos transmitidos desde el aparato 10 de tratamiento de datos.
Además, es posible evitar la comunicación incorrecta de datos entre
la tarjeta de memoria 20 y el aparato 10 de tratamiento de datos.
Por añadidura, puede evitarse la inhibición no deseada de la
comunicación de datos que tiene lugar debido al hecho de que tanto
la tarjeta de memoria 20 como el aparato 10 de tratamiento de datos
se lleven al estado de espera.
Claims (37)
1. Un aparato de tratamiento de datos que
comprende:
una línea (33) de E/S (entrada/salida-"I/O")
de señal en serie, destinada a la comunicación de datos con un
aparato de almacenamiento externo (20) mediante el uso de señales en
serie;
una línea (32) de salida de señal de control,
destinada a suministrar a dicho aparato de almacenamiento externo
(20) una señal de control para controlar la transmisión de los datos
transmitidos por dicha línea de E/S de señal en serie; y
medios (13, 31) para suministrar a dicho aparato
de almacenamiento externo (20) una señal de sincronización de los
datos que son transmitidos por dicha línea (33) de E/S de señal en
serie,
caracterizado porque
el aparato (10) de tratamiento de datos está
diseñado para indicar, mediante la conmutación de la señal de
control, si se transmiten datos de órdenes de control y los datos
principales por dicha línea (33) de E/S de señal en serie, o bien se
espera, a través de dicha línea (33) de E/S de señal en serie, una
señal de estado que indique el estado de funcionamiento de dicho
aparato de almacenamiento externo (20).
2. Un aparato de tratamiento de datos de acuerdo
con la reivindicación 1, de tal manera que el aparato (10) de
tratamiento comunica, a través de dicha línea (33) de E/S de señal
en serie, datos de órdenes de control y datos principales a dicho
aparato de almacenamiento externo (20), y capta una señal de estado
que indica un estado del funcionamiento de dicho aparato de
almacenamiento externo (20).
3. Un aparato de tratamiento de datos de acuerdo
con la reivindicación 2, en el cual el orden secuencial de los datos
de las órdenes de control o de los datos principales que se
transmiten una vez que se han transmitido los datos de las órdenes
de control, o el orden secuencial de las señales de estado que se
transmiten una vez que se han transmitido los datos de las órdenes
de control, se determina de tal manera que se determina el orden
secuencial de acuerdo con los datos transmitidos de las órdenes de
control y, a continuación, el contenido de los datos que son
transmitidos o captados se conmuta en respuesta a la señal de
control transmitida por dicha línea (32) de salida de señal de
control.
4. Un aparato de tratamiento de datos de acuerdo
con una cualquiera de las reivindicaciones 1 a 3, de tal manera que,
a través de dicha línea (33) de E/S de señal en serie, el aparato
(10) de tratamiento de datos suministra los datos de una orden de
control a dicho almacenamiento externo (20), capta, desde dicho
almacenamiento externo (20), una señal de ocupación que indica el
hecho de que se está realizando un procedimiento que se lleva a cabo
de acuerdo con los datos de la orden de control, y transmite los
datos principales una vez que se ha suspendido la señal de
ocupación.
5. Un aparato de tratamiento de datos de acuerdo
con una cualquiera de las reivindicaciones 1 a 3, de tal manera que,
a través de dicha línea (33) de E/S de señal en serie, el aparato
(10) de tratamiento de datos capta una señal de interrupción
indicativa de una interrupción y procedente de dicho aparato de
almacenamiento externo (20), y transmite entonces los datos de una
orden de control o los datos principales correspondientes a un
procedimiento que se lleva a cabo en respuesta a la señal de
interrupción.
6. Un aparato de tratamiento de datos de acuerdo
con la reivindicación 1, de tal manera que, a través de dicha línea
(33) de E/S de señal en serie, el aparato (10) de tratamiento de
datos transmite los datos en un periodo de tiempo en el que dicha
línea (32) de salida de señal de control suministra la señal de
control a dicho aparato de almacenamiento externo (20) y capta una
señal de estado que indica un estado del funcionamiento de dicho
aparato de almacenamiento externo (20), procedente de dicho aparato
de almacenamiento externo (20), en un periodo de tiempo durante el
que la señal de control no se suministra desde dicha línea (32) de
salida de señal de control a dicho aparato de almacenamiento externo
(20).
7. Un aparato de tratamiento de datos de acuerdo
con la reivindicación 1, en el cual,
a través de dicha línea (33) de E/S de señal en
serie, el aparato (10) de almacenamiento de datos transmite, al
menos, a un aparato de almacenamiento externo (20), los datos de una
orden de control para controlar el funcionamiento del aparato de
almacenamiento externo (20), recibe desde el aparato de
almacenamiento externo (20) una señal de estado que indica un estado
del funcionamiento del aparato de almacenamiento externo (20),
transmite al aparato de almacenamiento externo (20) datos que son
inscritos en el aparato de almacenamiento (20), y recibe datos
leídos desde el aparato de almacenamiento externo (20), de tal
manera que
el aparato (10) de tratamiento de datos hace que
el nivel de señal de la señal de control que es suministrada al
aparato de almacenamiento externo (20) a través de dicha línea (32)
de salida de señal de control, sea un nivel predeterminado de
acuerdo con los datos que son comunicados por dicha línea (33) de
E/S de señal en serie, y
cuando el aparato (10) de tratamiento de datos
recibe, a través de dicha línea (33) de E/S de señal en serie, la
señal de estado, el aparato (10) de tratamiento de datos establece
la determinación de que la señal de estado es una señal de
disposición que indica el hecho de que el aparato de almacenamiento
externo (20) se encuentra en un estado de espera de una entrada de
una señal en un caso en el que la señal de estado es una señal que
tiene un nivel de señal que se cambia repetidamente en ciclos
predeterminados, y
en otros casos, el aparato (10) de tratamiento de
datos establece la determinación de que la señal de estado es una
señal de ocupación que indica el hecho de que el aparato de
almacenamiento externo (20) está en un estado en el que el aparato
de almacenamiento (20) no recibe la entrada de ninguna señal.
8. Un aparato de tratamiento de datos de acuerdo
con la reivindicación 7, de tal manera que el aparato (10) de
tratamiento de datos establece la determinación de que se ha
producido un error en un procedimiento que se está llevando a cabo
por el aparato de almacenamiento externo (20), cuando dicha línea
(33) de E/S de señal en serie ha recibido continuamente las señales
de ocupación durante un periodo de tiempo no más corto que un
periodo de tiempo predeterminado.
9. Un aparato de tratamiento de datos de acuerdo
con la reivindicación 7 ó la reivindicación 8, de tal manera que,
para inscribir datos en el aparato de almacenamiento externo (20),
el aparato (10) de tratamiento de datos transmite al aparato de
almacenamiento externo (20), a través de dicha línea (33) de E/S de
señal en serie, datos de una orden de control para prescribir la
inscripción de los datos en el aparato de almacenamiento externo
(20), seguidos de datos que son inscritos en el aparato de
almacenamiento externo (20), cuando se recibe una señal de estado
procedente del aparato de almacenamiento externo (20).
10. Un aparato de tratamiento de datos de acuerdo
con la reivindicación 9, en el cual dicha línea (33) de E/S de señal
en serie transmite de nuevo al aparato de almacenamiento externo
(20) datos de una orden de control para prescribir la inscripción de
los datos, cuando dicha línea (33) de E/S de señal en serie ha
recibido continuamente señales de ocupación durante un periodo de
tiempo no más corto que un periodo de tiempo predeterminado, cuando
la señal de estado es recibida por dicha línea (33) de E/S de señal
en serie.
11. Un aparato de tratamiento de datos de acuerdo
con una cualquiera de las reivindicaciones 7 a 10, de tal manera
que, para leer los datos del aparato de almacenamiento externo (20),
el aparato (10) de tratamiento de datos transmite al aparato de
almacenamiento externo (20), a través de dicha línea (33) de E/S de
señal en serie, datos de una orden de control para prescribir la
lectura de los datos, seguidos de la recepción de una señal de
estado desde el aparato de almacenamiento externo (20), a lo que
sigue el comienzo de la recepción de los datos leídos desde el
aparato de almacenamiento externo (20), cuando se ha hecho que la
señal de estado sea la señal de disposición.
12. Un aparato de tratamiento de datos de acuerdo
con la reivindicación 11, en el cual dicha línea (33) de E/S de
señal en serie transmite de nuevo al aparato de almacenamiento
externo (20) datos de una orden de control destinada a prescribir la
lectura de los datos, cuando dicha línea (33) de E/S de señal en
serie ha recibido continuamente señales de ocupación durante un
periodo de tiempo no más corto que un periodo de tiempo
predeterminado, cuando la señal de estado es recibida por dicha
línea (33) de E/S de señal en serie.
13. Un aparato de tratamiento de datos de acuerdo
con una cualquiera de las reivindicaciones 7 a 12, en el cual la
señal de disposición es una señal que tiene un nivel de señal que se
cambia a una frecuencia no superior a la frecuencia de la señal de
sincronización.
14. Un aparato de tratamiento de datos de acuerdo
con una cualquiera de las reivindicaciones 7 a 13, en el cual
se une a dicha línea (33) de E/S de señal en
serie una resistencia que tiene un extremo puesto a tierra; y
el nivel de señal en dicha línea (33) de E/S de
señal en serie es un nivel predeterminado que se determina de
acuerdo con el valor de la resistencia de dicha resistencia cuando
no se está llevando a cabo la comunicación de señales entre dicha
línea (33) de E/S de señal en serie y dicho aparato de
almacenamiento externo (20).
15. Un aparato de almacenamiento externo que
comprende:
una línea (33) de E/S (entrada/salida-"I/O")
de señal en serie, destinada a la comunicación de datos con un
aparato (10) de tratamiento de datos, mediante el uso de señales en
serie;
una línea (32) de entrada de señal de control,
destinada a captar, desde dicho aparato (10) de tratamiento de
datos, una señal de control para controlar la secuencia temporal con
la que los datos son transmitidos por dicha línea (33) de E/S de
señal en serie; y
medios para captar, desde dicho aparato (10) de
tratamiento de datos, una señal de sincronización de los datos que
son transmitidos por dicho bloque de E/S de señal en serie,
caracterizado porque
el aparato de almacenamiento externo (20) está
diseñado para determinar, basándose en la señal de control, si los
datos de las órdenes de control y los datos principales son
transmitidos por la línea (33) de E/S de señal en serie, o bien se
espera una señal de estado que indica el estado de funcionamiento
del aparato de almacenamiento externo (20), por parte de dicho
aparato (10) de tratamiento de datos, a través de dicha línea (33)
de E/S de señal en serie.
16. Un aparato de almacenamiento externo de
acuerdo con la reivindicación 15, de tal manera que el aparato de
almacenamiento externo (20) comunica, a través de dicha línea (33)
de E/S de señal en serie, datos de órdenes de control y datos
principales a dicho aparato (10) de tratamiento de datos, y
transmite una señal de estado que indica que indica un estado del
funcionamiento de dicho aparato de almacenamiento externo (20).
17. Un aparato de almacenamiento externo de
acuerdo con la reivindicación 16, en el cual el orden secuencial de
los datos de las órdenes de control o de los datos principales que
se transmiten una vez que se han transmitido los datos de las
órdenes de control, o el orden secuencial de las señales de estado
que se transmiten una vez que se han transmitido los datos de las
órdenes de control, se determina de tal manera que se determina el
orden secuencial de acuerdo con los datos transmitidos de las
órdenes de control y, a continuación, el contenido de los datos que
son transmitidos o captados se conmuta en respuesta a la señal de
control transmitida por dicha línea (32) de salida de señal de
control.
18. Un aparato de almacenamiento externo de
acuerdo con una cualquiera de las reivindicaciones 15 a 17, de tal
manera que, a través de dicha línea (33) de E/S de señal en serie,
el aparato de almacenamiento externo (20) capta los datos de una
orden de control desde dicho aparato (10) de tratamiento de datos en
respuesta a la señal de control, suministra una señal de ocupación
que indica el hecho de que el aparato de almacenamiento externo (20)
está llevando a cabo un procedimiento de acuerdo con los datos de la
orden de control, y transmite los datos principales una vez que el
aparato de almacenamiento externo (20) ha suspendido la señal de
ocupación.
19. Un aparato de almacenamiento externo de
acuerdo con una cualquiera de las reivindicaciones 15 a 18, de tal
manera que, a través de dicha línea (33) de E/S de señal en serie,
el aparato de almacenamiento externo (20) suministra una señal de
interrupción indicativa de una interrupción a dicho aparato (10) de
tratamiento de datos, y transmite los datos de una orden de control
o los datos principales correspondientes a un procedimiento que se
lleva a cabo en respuesta a la señal de interrupción.
20. Un aparato de almacenamiento externo de
acuerdo con la reivindicación 15, de tal manera que, a través de
dicha línea (33) de E/S de señal en serie, el aparato de
almacenamiento externo (20) transmite los datos en un periodo de
tiempo en el que se suministra a dicha línea (32) de salida de señal
de control la señal de control, y transmite una señal de estado que
indica el estado del funcionamiento del aparato de almacenamiento
externo (20) en un periodo de tiempo en el que no se suministra la
señal de control a dicha línea (32) de salida de señal de
control.
21. Un aparato de almacenamiento externo de
acuerdo con la reivindicación 15, de tal manera que,
a través de dicha línea (33) de E/S de señal en
serie, el aparato de almacenamiento externo (20) recibe al menos,
desde dicho aparato (10) de tratamiento de datos, los datos de una
orden de control para controlar el funcionamiento del aparato de
almacenamiento externo (20), transmite una señal de estado que
indica un estado del funcionamiento del aparato de almacenamiento
externo (20), a dicho aparato (10) de tratamiento de datos,
recibiendo, de dicho aparato (10) de tratamiento de datos, datos que
se inscriben en el mismo, y transmite a dicho aparato (10) de
tratamiento de datos, datos que son leídos del mismo, de tal modo
que
dicha línea (32) de entrada de señal de control
recibe desde dicho aparato (10) de tratamiento de datos una señal de
control destinada a controlar la secuencia temporal con la que son
conmutados los datos que son comunicados a dicha línea (33) de E/S
de señal en serie; y
una línea de entrada de señal de sincronización
recibe, desde el aparato de tratamiento de datos, una señal de
sincronización de los datos que son comunicados a dicha línea (33)
de E/S de señal en serie, de tal modo que
dichos medios de conmutación (25) conmutan el
contenido de los datos que se comunican, en respuesta a la señal de
control, y transmiten, como señal de estado, una señal de
disposición que tiene un nivel de señal que se cambia repetidamente
en ciclos predeterminados cuando el estado de dicha línea (33) de
E/S de señal en serie ha sido cambiado de un estado en el que dicha
línea (33) de E/S de señal en serie no recibe la entrada de una
señal desde el aparato (10) de tratamiento de datos, a un estado en
el que dicha línea (33) de E/S de señal en serie aguarda la entrada
de una señal, y
el aparato de almacenamiento externo transmite
como señal de estado, a través de dicha línea (33) de E/S de señal
en serie, una señal de ocupación que tiene un nivel de señal
constante, o bien suspende o hace una pausa con el suministro de
salida de una señal cuando el aparato de almacenamiento externo (20)
está llevando a cabo un procedimiento de acuerdo con los datos de
una orden de control y el aparato de almacenamiento externo (20) se
encuentra en un estado en el que el aparato de almacenamiento
externo (20) no recibe ninguna entrada de señal desde el aparato
(10) de tratamiento de datos, y hace una pausa con el suministro de
salida de una señal cuando se ha producido un error durante la
recepción de los datos de una orden de control.
22. Un aparato de almacenamiento externo de
acuerdo con la reivindicación 21, de tal manera que el aparato de
almacenamiento externo (20) se ha dispuesto para hacer una pausa con
el suministro de salida de una señal a través de dicha línea (33) de
E/S de señal en serie, y se lleva a un estado en el que dicha línea
(33) de E/S de señal en serie aguarda la entrada de los datos de una
nueva orden de control cuando se ha producido un error durante la
recepción de los datos de una orden de control.
23. Un aparato de almacenamiento externo de
acuerdo con la reivindicación 21 ó la reivindicación 22, en el cual
la señal de disposición es una señal que tiene un nivel de señal que
se cambia a una frecuencia no más alta que la frecuencia de la señal
de sincronización.
24. Un sistema de tratamiento de datos que
comprende:
medios (10) de tratamiento de datos, que
incorporan una línea (33) de E/S (entrada/salida-"I/O") de
señal en serie de lado central o principal, destinada a transmitir
datos mediante el uso de señales en serie, una línea (32) de salida
de señal de control, destinada a suministrar como salida una señal
de control para controlar la secuencia temporal con la que se
transmiten los datos que son transmitidos por dicha línea (33) de
E/S de señal en serie del lado principal, y medios (13, 31) para
suministrar como salida una señal de sincronización de los datos
que son transmitidos por dicha línea (33) de E/S de señal en serie;
y
medios de almacenamiento externo (20), que
incorporan una línea (33) de E/S de señal en serie externa,
destinada a comunicar datos a dicha línea (33) de E/S de señal en
serie del lado principal, una línea (32) de entrada de señal de
control, destinada a captar dicha señal de control procedente de
dicha línea (32) de salida de señal de control, y medios para
captar dicha señal de sincronización, de tal modo que dichos medios
de almacenamiento externo (20) están conectados a dichas medios
(10) de tratamiento de datos de modo que almacenan los datos que
son tratados por dichos medios (10) de tratamiento de datos,
caracterizado porque
dichos medios (10) de tratamiento de datos están
diseñados para indicar, por la conmutación de la señal de control,
si se transmiten datos de órdenes de control y datos principales a
través de dicha línea (33) de E/S de señal en serie, o bien se
espera una señal de estado que indica el estado del funcionamiento
de dicho aparato de almacenamiento externo (20), a través de dicha
línea (33) de E/S de señal en serie, y dichos medios de
almacenamiento externo (20) están diseñados para determinar,
basándose en la señal de control, si se transmiten datos de órdenes
de control y datos principales por la línea (33) de E/S de señal en
serie, o bien se espera por parte de dicho aparato (10) de
tratamiento de datos una señal de estado que indica el estado del
funcionamiento del aparato de almacenamiento externo (20), a través
de dicha línea (33) de E/S de señal en serie.
25. Un sistema de tratamiento de datos de acuerdo
con la reivindicación 24, en el cual
dicha línea (33) de E/S de señal en serie del
lado central o principal y dicha línea (33) de E/S de señal en serie
externa transmiten datos de una orden de control y datos
principales, y
dicha línea (33) de E/S de señal en serie externa
suministra a dicha línea (33) de E/S de señal en serie del lado
principal una señal de estado que indica un estado del
funcionamiento de dichos medios de almacenamiento externo (20).
26. Un sistema de tratamiento de datos de acuerdo
con la reivindicación 25, en el cual el orden secuencial de los
datos de las órdenes de control o de los datos principales que se
transmiten una vez que se han transmitido los datos de las órdenes
de control, o el orden secuencial de las señales de estado que se
transmiten una vez que se han transmitido los datos de las órdenes
de control, se determina de tal manera que se determina el orden
secuencial de acuerdo con los datos transmitidos de las órdenes de
control y, a continuación, el contenido de los datos que son
transmitidos o captados se conmuta en respuesta a la señal de
control transmitida por dicha línea (32) de salida de señal de
control.
27. Un sistema de tratamiento de datos de acuerdo
con una cualquiera de las reivindicaciones 24 a 26, en el cual
dicha línea (33) de E/S de señal en serie del
lado principal suministra a dicha línea (33) de E/S de señal en
serie externa datos de una orden de control en respuesta a la señal
de control;
dicha línea (33) de E/S de señal en serie externa
suministra a dicha línea (33) de E/S de señal en serie del lado
principal una señal de ocupación que indica el hecho de que se está
realizando un procedimiento que se lleva a cabo de acuerdo con los
datos de la orden de control; y
dicha línea (33) de E/S de señal en serie del
lado principal y dicha línea (33) de E/S de señal en serie externa
transmiten los datos principales una vez que se ha suspendido la
señal de ocupación.
28. Un sistema de tratamiento de datos de acuerdo
con una cualquiera de las reivindicaciones 24 a 26, en el cual
dicha línea (33) de E/S de señal en serie externa
suministra una señal de interrupción que indica una interrupción, a
dichos medios (10) de tratamiento de datos, y
dicha línea (33) de E/S de señal en serie del
lado principal y dicha línea (33) de E/S de señal en serie externa
transmiten los datos de una orden de control o los datos principales
correspondientes a un procedimiento que se lleva a cabo en respuesta
a la señal de interrupción.
29. Un sistema de tratamiento de datos de acuerdo
con la reivindicación 24, en el cual dicha línea (33) de E/S de
señal en serie del lado principal y dicha línea (33) de E/S de señal
en serie externa comunican datos en un periodo de tiempo en el que
se suministra la señal de control, y dicha línea (33) de E/S de
señal en serie externa suministra a dicha línea (33) de E/S de señal
en serie del lado principal una señal de estado que indica un estado
del funcionamiento de dichos medios de almacenamiento externos (20)
en un periodo de tiempo en el que la señal de control no es
suministrada a dicha línea (32) de entrada de señal de control.
30. Un sistema de tratamiento de datos de acuerdo
con la reivindicación 24, en el cual, a través de dicha línea (33)
de E/S de señal en serie externa, dichos medios de almacenamiento
externos (20) reciben al menos los datos de una orden de control,
transmiten una señal de estado, reciben datos que se inscriben en
los mismos y transmiten datos que son leídos de los mismos, hacia y
desde dicho aparato de tratamiento de datos con el uso de señales en
serie, de tal modo que
dicha línea (32) de entrada de señal de control
recibe desde dichos medios (10) de tratamiento de datos una señal de
control destinada a controlar la secuencia temporal con la que son
conmutados los datos que son comunicados a dicha línea (33) de E/S
de señal en serie externa; y
una línea de entrada de señal de sincronización
recibe, desde el aparato de tratamiento de datos, una señal de
sincronización de los datos que son comunicados a dicha línea (33)
de E/S de señal en serie externa, de tal modo que
dichos medios de conmutación (25) conmutan el
contenido de los datos que se comunican, en respuesta a la señal de
control, y transmiten, como señal de estado, una señal de
disposición que tiene un nivel de señal que se cambia repetidamente
en ciclos predeterminados cuando el estado de dicha línea (33) de
E/S de señal en serie externa ha sido cambiado de un estado en el
que dicha línea (33) de E/S de señal en serie externa no recibe la
entrada de una señal desde los medios (10) de tratamiento de datos,
a un estado en el que dicha línea (33) de E/S de señal en serie
aguarda la entrada de una señal, y
el aparato de almacenamiento externo (20)
transmite como señal de estado, a través de dicha línea (33) de E/S
de señal en serie, una señal de ocupación que tiene un nivel de
señal constante, o bien suspende o hace una pausa con el suministro
de salida de una señal cuando el aparato de almacenamiento externo
(20) está llevando a cabo un procedimiento de acuerdo con los datos
de una orden de control y el aparato de almacenamiento externo (20)
se encuentra en un estado en el que el aparato de almacenamiento
externo (20) no recibe ninguna entrada de señal desde los medios
(10) de tratamiento de datos, y hace una pausa con el suministro de
salida de una señal cuando se ha producido un error durante la
recepción de los datos de una orden de control.
31. Un sistema de tratamiento de datos de acuerdo
con la reivindicación 30, en el cual, cuando dicha línea (33) de E/S
de señal en serie del lado principal está recibiendo una señal de
estado, dicha línea (33) de E/S de señal en serie del lado principal
establece la determinación de que la señal de estado es una señal de
disposición que indica el hecho de que el aparato de almacenamiento
externo (20) está en un estado en el que dicho aparato de
almacenamiento externo (20) está esperando la entrada de una señal,
en el caso de que la señal de estado sea una señal que tiene un
nivel de señal que se cambia repetidamente en ciclos
predeterminados, y establece la determinación de que la señal de
estado es una señal de ocupación que indica el hecho de que dicho
aparato de almacenamiento externo (20) se encuentra en un estado en
el que dicho aparato de almacenamiento externo (20) no recibe la
entrada de ninguna señal, en otros casos.
32. Un sistema de tratamiento de datos de acuerdo
con la reivindicación 31, en el cual dicha línea (33) de E/S de
señal en serie del lado principal establece la determinación de que
se ha producido un error en un procedimiento llevado a cabo por
dicho aparato de almacenamiento externo (20) cuando dicha línea (33)
de E/S de señal en serie del lado principal ha recibido
continuamente las señales de ocupación durante un periodo de tiempo
que no es más corto que un periodo de tiempo predeterminado.
33. Un método de transmisión de datos para la
comunicación de datos entre un aparato (10) de tratamiento de datos
y un aparato de almacenamiento externo (20) para dicho aparato de
tratamiento de datos, que comprende las etapas de:
hacer que dicho aparato (10) de tratamiento de
datos y dicho aparato de almacenamiento externo (20) se comuniquen
datos con el uso de señales en serie;
hacer que dicho aparato (10) de tratamiento de
datos genere una señal de control destinada a controlar la secuencia
temporal con la que se transmiten los datos, y que transmita la
señal de control a dicho aparato de almacenamiento externo (20),
caracterizado porque
dichos medios (10) de tratamiento de datos
indican, mediante la conmutación de la señal de control, si se
transmiten datos de órdenes de control y datos principales a través
de una línea (33) de E/S (entrada/salida-"I/O") de señal en
serie, o bien se espera una señal de estado que indica el estado del
funcionamiento de dicho aparato de almacenamiento externo (20), a
través de dicha línea (33) de E/S de señal en serie, y dichos medios
de almacenamiento externo (20) determinan (25), basándose en la
señal de control, si se transmiten datos de órdenes de control y
datos principales por la línea (33) de E/S de señal en serie, o bien
se espera por parte de dicho aparato (10) de tratamiento de datos
una señal de estado que indica el estado del funcionamiento del
aparato de almacenamiento externo (20), a través de dicha línea (33)
de E/S de señal en serie.
34. Un método de transmisión de datos de acuerdo
con la reivindicación 33, en el cual dicho aparato (10) de
tratamiento de datos y dicho aparato de almacenamiento externo (20)
se comunican datos en un periodo de tiempo en el que se suministra
la señal de control, y dicho aparato de almacenamiento externo (20)
suministra a dicho aparato (10) de tratamiento de datos una señal de
estado que indica un estado del funcionamiento de dichos medios de
almacenamiento externo (20) en un periodo de tiempo en el que no se
suministra la señal de control.
35. Un método de transmisión de datos de acuerdo
con la reivindicación 33, en el cual
dichos medios de almacenamiento externo (20)
reciben al menos los datos de una orden de control, transmiten una
señal de estado, reciben datos que se inscriben en los mismos y
transmiten datos que son leídos de los mismos, hacia y desde dicho
aparato (10) de tratamiento de datos, a través de una línea (33) de
E/S (entrada/salida-"I/O") de señal en serie, con el uso de
señales en serie, de tal modo que
se recibe desde el aparato (10) de tratamiento de
datos una señal de control destinada a controlar la secuencia
temporal con la que son conmutados los datos que son comunicados a
dicha línea (33) de E/S de señal en serie externa; y
se recibe desde el aparato (10) de tratamiento de
datos una señal de sincronización de los datos que son comunicados a
dicha línea (33) de E/S de señal en serie externa, de tal modo
que
se conmuta el contenido de los datos que se
comunican, en respuesta a la señal de control, y se transmite, como
señal de estado, una señal de disposición que tiene un nivel de
señal que se cambia repetidamente en ciclos predeterminados cuando
el estado de dicha línea (33) de E/S de señal en serie ha sido
cambiado de un estado en el que dicha línea (33) de E/S de señal en
serie no recibe la entrada de una señal desde el aparato (10) de
tratamiento de datos, a un estado en el que dicha línea (33) de E/S
de señal en serie aguarda la entrada de una señal, y
el aparato de almacenamiento externo (20)
transmite como señal de estado una señal de ocupación que tiene un
nivel de señal constante, o bien suspende o hace una pausa con el
suministro de salida de una señal cuando el aparato de
almacenamiento externo (20) está llevando a cabo un procedimiento de
acuerdo con los datos de una orden de control y el aparato de
almacenamiento externo (20) se encuentra en un estado en el que el
aparato de almacenamiento externo (20) no recibe ninguna entrada de
señal desde el aparato (10) de tratamiento de datos, y hace una
pausa con el suministro de salida de una señal cuando se ha
producido un error durante la recepción de los datos de una orden de
control.
36. Un método de transmisión de datos de acuerdo
con la reivindicación 35, en el cual, cuando dicho aparato (10) de
tratamiento de datos recibe una señal de estado, dicho aparato (10)
de tratamiento de datos establece la determinación de que la señal
de estado es una señal de disposición que indica el hecho de que
dicho aparato de almacenamiento externo (20) se encuentra en un
estado en el que dicho aparato de almacenamiento externo (20) está
esperando la entrada de una señal, en el caso de que la señal de
estado sea una señal que tiene un nivel de señal que se cambia
repetidamente en ciclos predeterminados, y establece la
determinación de que la señal de estado es una señal de ocupación
que indica el hecho de que dicho aparato de almacenamiento externo
(20) se encuentra en un estado en el que dicho aparato de
almacenamiento externo (20) no recibe la entrada de ninguna señal,
en otros casos.
37. Un método de transmisión de datos de acuerdo
con la reivindicación 35, en el cual dicho aparato (10) de
tratamiento de datos establece la determinación de que se ha
producido un error en un procedimiento llevado a cabo por dicho
aparato de almacenamiento externo (20), cuando dicho aparato (10) de
tratamiento de datos ha recibido continuamente las señales de
ocupación durante un periodo de tiempo que no es más corto que un
periodo de tiempo predeterminado.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14691697 | 1997-06-04 | ||
| JP9-146916 | 1997-06-04 | ||
| JP9-206929 | 1997-07-31 | ||
| JP09206929A JP3134819B2 (ja) | 1997-06-04 | 1997-07-31 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2258289T3 true ES2258289T3 (es) | 2006-08-16 |
Family
ID=26477615
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05028257T Expired - Lifetime ES2314550T3 (es) | 1997-06-04 | 1998-06-02 | Aparato de transmision de datos serie entre un aparato de procesado de datos y un aparato de alamacenamiento externo. |
| ES98110031T Expired - Lifetime ES2258289T3 (es) | 1997-06-04 | 1998-06-02 | Transmision de datos serie entre un aparato de procesamiento de datos y un aparato de almacenamiento externo. |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05028257T Expired - Lifetime ES2314550T3 (es) | 1997-06-04 | 1998-06-02 | Aparato de transmision de datos serie entre un aparato de procesado de datos y un aparato de alamacenamiento externo. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6253259B1 (es) |
| EP (3) | EP0883066B1 (es) |
| JP (1) | JP3134819B2 (es) |
| DE (3) | DE69840036D1 (es) |
| ES (2) | ES2314550T3 (es) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000278290A (ja) * | 1999-03-29 | 2000-10-06 | Matsushita Electric Ind Co Ltd | ネットワーク管理システム |
| JP4505870B2 (ja) | 1999-03-31 | 2010-07-21 | ソニー株式会社 | 記録再生装置 |
| JP2000293485A (ja) * | 1999-04-08 | 2000-10-20 | Matsushita Electric Ind Co Ltd | 通信インターフェース |
| JP4010718B2 (ja) * | 1999-10-29 | 2007-11-21 | ローム株式会社 | データ転送方式 |
| DE60229137D1 (de) | 2001-07-25 | 2008-11-13 | Sony Corp | Schnittstellenvorrichtung |
| WO2004063906A2 (en) | 2003-01-13 | 2004-07-29 | Rambus Inc. | Coded write masking |
| US6826663B2 (en) | 2003-01-13 | 2004-11-30 | Rambus Inc. | Coded write masking |
| US7664902B1 (en) * | 2004-03-16 | 2010-02-16 | Super Talent Electronics, Inc. | Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol |
| US7565469B2 (en) | 2004-11-17 | 2009-07-21 | Nokia Corporation | Multimedia card interface method, computer program product and apparatus |
| US7315917B2 (en) * | 2005-01-20 | 2008-01-01 | Sandisk Corporation | Scheduling of housekeeping operations in flash memory systems |
| US7467240B2 (en) * | 2005-02-17 | 2008-12-16 | Seiko Epson Corporation | Serial host interface generates index word that indicates whether operation is read or write operation |
| KR100736928B1 (ko) * | 2005-12-05 | 2007-07-10 | 삼성전자주식회사 | 호스트 디바이스 간의 데이터 통신이 가능한 복합기기 및호스트 디바이스 간의 데이터 통신방법 |
| US20080091901A1 (en) * | 2006-10-12 | 2008-04-17 | Alan David Bennett | Method for non-volatile memory with worst-case control data management |
| US20080091871A1 (en) * | 2006-10-12 | 2008-04-17 | Alan David Bennett | Non-volatile memory with worst-case control data management |
| CN105573941A (zh) * | 2014-10-11 | 2016-05-11 | 中国航空工业集团公司西安飞机设计研究所 | 一种多源数据综合处理方法 |
| US10140243B2 (en) | 2015-12-10 | 2018-11-27 | Qualcomm Incorporated | Enhanced serial peripheral interface with hardware flow-control |
| KR102632452B1 (ko) * | 2016-10-17 | 2024-02-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683530A (en) * | 1984-04-10 | 1987-07-28 | Telemecanique Electrique | Serial information transfer protocol |
| JPH02132514A (ja) | 1988-07-04 | 1990-05-22 | Canon Inc | ドライブインターフェイス |
| US5202884A (en) * | 1991-06-28 | 1993-04-13 | Digital Equipment Corporation | Multiplexing scheme for modem control signals |
| AU661339B2 (en) * | 1991-09-03 | 1995-07-20 | Scientific-Atlanta, Inc. | Fiber optic status monitor and control system |
| JPH05173907A (ja) | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | システムバス競合試験方式 |
| US5418785A (en) * | 1992-06-04 | 1995-05-23 | Gte Laboratories Incorporated | Multiple-channel token ring network with single optical fiber utilizing subcarrier multiplexing with a dedicated control channel |
| EP0589499B1 (en) * | 1992-08-12 | 1999-04-07 | Koninklijke Philips Electronics N.V. | A multistation communication bus system, and a master station and a slave station for use in such system |
| KR970008412B1 (ko) * | 1993-10-15 | 1997-05-23 | 엘지반도체 주식회사 | 디지탈 영상신호 처리용 메모리 시스템 |
| JPH07302176A (ja) | 1994-05-09 | 1995-11-14 | Toshiba Corp | 半導体ディスク装置 |
| JPH08328991A (ja) * | 1995-03-30 | 1996-12-13 | Canon Inc | インタフェース装置 |
| US5696994A (en) * | 1995-05-26 | 1997-12-09 | National Semiconductor Corporation | Serial interface having control circuits for enabling or disabling N-channel or P-channel transistors to allow for operation in two different transfer modes |
| US5790786A (en) * | 1995-06-28 | 1998-08-04 | National Semiconductor Corporation | Multi-media-access-controller circuit for a network hub |
| JP2743940B2 (ja) | 1995-08-10 | 1998-04-28 | 日本電気株式会社 | ネットワーク管理システム |
| KR0146533B1 (ko) * | 1995-08-14 | 1998-08-17 | 김광호 | 화상기록장치의 프린트 제어방법 |
-
1997
- 1997-07-31 JP JP09206929A patent/JP3134819B2/ja not_active Expired - Lifetime
-
1998
- 1998-05-21 US US09/083,213 patent/US6253259B1/en not_active Expired - Lifetime
- 1998-06-02 DE DE69840036T patent/DE69840036D1/de not_active Expired - Lifetime
- 1998-06-02 ES ES05028257T patent/ES2314550T3/es not_active Expired - Lifetime
- 1998-06-02 DE DE69841836T patent/DE69841836D1/de not_active Expired - Lifetime
- 1998-06-02 DE DE69834220T patent/DE69834220T2/de not_active Expired - Lifetime
- 1998-06-02 EP EP98110031A patent/EP0883066B1/en not_active Expired - Lifetime
- 1998-06-02 EP EP05028257A patent/EP1638007B1/en not_active Expired - Lifetime
- 1998-06-02 EP EP07122151A patent/EP1901177B1/en not_active Expired - Lifetime
- 1998-06-02 ES ES98110031T patent/ES2258289T3/es not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69841836D1 (de) | 2010-09-23 |
| EP1901177A2 (en) | 2008-03-19 |
| EP1901177A3 (en) | 2008-04-23 |
| US6253259B1 (en) | 2001-06-26 |
| EP0883066A2 (en) | 1998-12-09 |
| JP3134819B2 (ja) | 2001-02-13 |
| DE69834220T2 (de) | 2007-01-11 |
| EP0883066B1 (en) | 2006-04-19 |
| DE69834220D1 (de) | 2006-05-24 |
| EP0883066A3 (en) | 2003-05-28 |
| EP1638007A3 (en) | 2006-04-05 |
| EP1901177B1 (en) | 2010-08-11 |
| EP1638007A2 (en) | 2006-03-22 |
| EP1638007B1 (en) | 2008-09-17 |
| DE69840036D1 (de) | 2008-10-30 |
| ES2314550T3 (es) | 2009-03-16 |
| JPH1153306A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2258289T3 (es) | Transmision de datos serie entre un aparato de procesamiento de datos y un aparato de almacenamiento externo. | |
| US4455620A (en) | Direct memory access control apparatus | |
| US5657458A (en) | Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgment | |
| US20040225812A1 (en) | Method and apparatus for interconnecting wired-AND buses | |
| JPS616752A (ja) | スレーブ型インターフエース回路 | |
| US6496879B2 (en) | Data processing apparatus, external storage apparatus, data processing system and data transmitting method | |
| JP4010718B2 (ja) | データ転送方式 | |
| JP3241034B2 (ja) | 外部記憶装置 | |
| JP3395762B2 (ja) | データ処理システム及びデータ伝送方法 | |
| JP2004334551A (ja) | シリアル通信システム及びシリアル通信用ローカル端末 | |
| ES2348627T3 (es) | Aparato de procesado de datos, aparato de almacenamiento externo, sistema de procesado de datos y método de transmisión de datos. | |
| JP3186247B2 (ja) | 通信用ｄｍａコントローラ | |
| JPH05282219A (ja) | データ通信インターフェイス及び記録装置 | |
| JPH05265667A (ja) | プリンタの双方向通信方法 | |
| JPH1049474A (ja) | スロットアドレス回路 | |
| JPS5916067A (ja) | デ−タチエツク方式 | |
| WO1999027458A1 (en) | Slave bus controller posted dma transfers | |
| JPH01191281A (ja) | Ｉｃカードリードライト装置 | |
| IES58172B2 (en) | A high-speed bidirectional parallel interface circuit | |
| JPH01218146A (ja) | 優先順位決定方式 | |
| JPS62271129A (ja) | 記憶装置へのデ−タ書込み方法 | |
| JPS59107664A (ja) | リングバスにおけるプライオリテイ制御方式 | |
| JPH08287005A (ja) | バス接続装置 | |
| JPS63137385A (ja) | Ｉｃカ−ドシステム | |
| JPS6125266A (ja) | バスインタ−フエ−ス |