JPH1049474A - スロットアドレス回路 - Google Patents
スロットアドレス回路Info
- Publication number
- JPH1049474A JPH1049474A JP20585696A JP20585696A JPH1049474A JP H1049474 A JPH1049474 A JP H1049474A JP 20585696 A JP20585696 A JP 20585696A JP 20585696 A JP20585696 A JP 20585696A JP H1049474 A JPH1049474 A JP H1049474A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- slot address
- address
- signal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 バックボードバスの本数が物理的に限られる
モジュールでも、他の機能を有する信号線を削除するこ
となくスロットアドレス信号線の確保できるスロットア
ドレス回路を提供すること。 【解決手段】 バックボードバスの信号線と接続される
複数の端子を有するスロットであって、当該端子のうち
一個をスロットアドレス認識端子に割当て、データ信号
線並びにアドレス信号線と接続される各端子のうち、当
該スロットのスロットアドレスに対応する端子について
当該スロットアドレス認識端子と接続し、当該スロット
に装着されるモジュールでは、スロットアドレスの読み
込みコマンドを受命してから、予め定められた規範に従
って、前記スロットアドレス認識端子と接続される前記
データ信号線並びにアドレス信号線の各端子について、
当該スロットアドレスの順番に応じて逐次Ｈ若しくはＬ
の何れかに設定し、当該モジュールのスロットアドレス
認識端子でＨ若しくはＬを検出したときのスロットアド
レスを用いて自局のスロットアドレスを判別することを
特徴としている。
モジュールでも、他の機能を有する信号線を削除するこ
となくスロットアドレス信号線の確保できるスロットア
ドレス回路を提供すること。 【解決手段】 バックボードバスの信号線と接続される
複数の端子を有するスロットであって、当該端子のうち
一個をスロットアドレス認識端子に割当て、データ信号
線並びにアドレス信号線と接続される各端子のうち、当
該スロットのスロットアドレスに対応する端子について
当該スロットアドレス認識端子と接続し、当該スロット
に装着されるモジュールでは、スロットアドレスの読み
込みコマンドを受命してから、予め定められた規範に従
って、前記スロットアドレス認識端子と接続される前記
データ信号線並びにアドレス信号線の各端子について、
当該スロットアドレスの順番に応じて逐次Ｈ若しくはＬ
の何れかに設定し、当該モジュールのスロットアドレス
認識端子でＨ若しくはＬを検出したときのスロットアド
レスを用いて自局のスロットアドレスを判別することを
特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、シーケンス制御装
置等のようなＣＰＵモジュール、入出力モジュール等の
複数個のモジュールで構成されるに装置に用いて好適な
スロットアドレス回路に関し、特にバックボードにおけ
るバス信号線の改良に関する。
置等のようなＣＰＵモジュール、入出力モジュール等の
複数個のモジュールで構成されるに装置に用いて好適な
スロットアドレス回路に関し、特にバックボードにおけ
るバス信号線の改良に関する。
【０００２】
【従来の技術】本出願人の提案にかかる特開平１−２２
８０４８号公報に開示されているように、モジュールの
アドレスを定めるスロットアドレス回路が用いられてい
る。このようなスロットアドレス回路において、応答を
迅速にするためにスロットアドレス信号線を設置する場
合がある。例えば、スロットアドレスとして０〜１５迄
必要とするバックボードバスでは、スロット位置を認識
するのに４ビット、即ち４本の信号線が必要となる。
８０４８号公報に開示されているように、モジュールの
アドレスを定めるスロットアドレス回路が用いられてい
る。このようなスロットアドレス回路において、応答を
迅速にするためにスロットアドレス信号線を設置する場
合がある。例えば、スロットアドレスとして０〜１５迄
必要とするバックボードバスでは、スロット位置を認識
するのに４ビット、即ち４本の信号線が必要となる。
【０００３】
【発明が解決しようとする課題】しかし、バックボード
バスの本数が物理的に限られてしまう小型化したモジュ
ールでは、スロットアドレス信号線を独立して設ける
と、他の機能を有する信号線を削除する必要性が生じ
て、シーケンス制御装置として存在したほうが好ましい
機能の不全を生じるという課題があった。本発明はこの
ような課題を解決したもので、バックボードバスの本数
が物理的に限られるモジュールでも、他の機能を有する
信号線を削除することなくスロットアドレス信号線の確
保できるスロットアドレス回路を提供することを目的と
する。
バスの本数が物理的に限られてしまう小型化したモジュ
ールでは、スロットアドレス信号線を独立して設ける
と、他の機能を有する信号線を削除する必要性が生じ
て、シーケンス制御装置として存在したほうが好ましい
機能の不全を生じるという課題があった。本発明はこの
ような課題を解決したもので、バックボードバスの本数
が物理的に限られるモジュールでも、他の機能を有する
信号線を削除することなくスロットアドレス信号線の確
保できるスロットアドレス回路を提供することを目的と
する。
【０００４】
【課題を解決するための手段】上記の目的を達成する本
発明は、バックボードバスの信号線と接続される複数の
端子を有するスロットであって、当該端子のうち一個を
スロットアドレス認識端子に割当て、データ信号線並び
にアドレス信号線と接続される各端子のうち、当該スロ
ットのスロットアドレスに対応する端子について当該ス
ロットアドレス認識端子と接続し、当該スロットに装着
されるモジュールでは、スロットアドレスの読み込みコ
マンドを受命してから、予め定められた規範に従って、
前記スロットアドレス認識端子と接続される前記データ
信号線並びにアドレス信号線の各端子について、当該ス
ロットアドレスの順番に応じて逐次Ｈ若しくはＬの何れ
かに設定し、当該モジュールのスロットアドレス認識端
子でＨ若しくはＬを検出したときのスロットアドレスを
用いて自局のスロットアドレスを判別することを特徴と
している。
発明は、バックボードバスの信号線と接続される複数の
端子を有するスロットであって、当該端子のうち一個を
スロットアドレス認識端子に割当て、データ信号線並び
にアドレス信号線と接続される各端子のうち、当該スロ
ットのスロットアドレスに対応する端子について当該ス
ロットアドレス認識端子と接続し、当該スロットに装着
されるモジュールでは、スロットアドレスの読み込みコ
マンドを受命してから、予め定められた規範に従って、
前記スロットアドレス認識端子と接続される前記データ
信号線並びにアドレス信号線の各端子について、当該ス
ロットアドレスの順番に応じて逐次Ｈ若しくはＬの何れ
かに設定し、当該モジュールのスロットアドレス認識端
子でＨ若しくはＬを検出したときのスロットアドレスを
用いて自局のスロットアドレスを判別することを特徴と
している。
【０００５】本発明の構成によれば、データ信号線並び
にアドレス信号線とスロットアドレスに対応する端子と
を兼用し、このスロットアドレス対応端子はスロットア
ドレス認識端子と接続されている。スロットアドレスの
読み込みコマンドを受命すると、所定のシーケンスによ
り自局のスロットアドレスを判別している。
にアドレス信号線とスロットアドレスに対応する端子と
を兼用し、このスロットアドレス対応端子はスロットア
ドレス認識端子と接続されている。スロットアドレスの
読み込みコマンドを受命すると、所定のシーケンスによ
り自局のスロットアドレスを判別している。
【０００６】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の一実施例を示す構成図で、各スロ
ットとバックボードバスとの接続状態を表している。図
において、バックボードバスには、データ信号線とアド
レス信号線を兼用するＡＤ／ＤＴ０〜１５の１６本の信
号線がある。またスロットアドレス認識端子ＳＬＯＴ
は、各スロット０〜１５のアドレスに対応してＡＤ／Ｄ
Ｔ０〜１５の何れかに接続されている。即ち、スロット
アドレス認識端子ＳＬＯＴは、スロット０ではＡＤ／Ｄ
Ｔ０と接続され、スロット１ではＡＤ／ＤＴ１と接続さ
れ、スロット１５ではＡＤ／ＤＴ１５と接続される。バ
ックボードバスは、例えば信号線を４０本とし、上記の
ＡＤ／ＤＴ０〜１５、ＳＬＯＴのほか、制御線が４本、
コマンドが４本、パリティが１本、割り込みが１本、ク
ロックが１本、フェール信号が４本、電源が８本割り当
てられている。
する。図１は本発明の一実施例を示す構成図で、各スロ
ットとバックボードバスとの接続状態を表している。図
において、バックボードバスには、データ信号線とアド
レス信号線を兼用するＡＤ／ＤＴ０〜１５の１６本の信
号線がある。またスロットアドレス認識端子ＳＬＯＴ
は、各スロット０〜１５のアドレスに対応してＡＤ／Ｄ
Ｔ０〜１５の何れかに接続されている。即ち、スロット
アドレス認識端子ＳＬＯＴは、スロット０ではＡＤ／Ｄ
Ｔ０と接続され、スロット１ではＡＤ／ＤＴ１と接続さ
れ、スロット１５ではＡＤ／ＤＴ１５と接続される。バ
ックボードバスは、例えば信号線を４０本とし、上記の
ＡＤ／ＤＴ０〜１５、ＳＬＯＴのほか、制御線が４本、
コマンドが４本、パリティが１本、割り込みが１本、ク
ロックが１本、フェール信号が４本、電源が８本割り当
てられている。
【０００７】このように構成された装置の動作を次に説
明する。図２はスロットアドレスの読み込みコマンドを
受命後のシーケンスを説明する波形図で、（Ａ）は起動
パルス、（Ｂ）はコマンド、（Ｃ）はデータ信号線とア
ドレス信号線を兼用するＡＤ／ＤＴ０〜１５、（Ｄ）は
個別のＡＤ／ＤＴを表している。最初、起動パルスが送
られると共に、スロットアドレス読み込みコマンドが出
力される。すると、ＡＤ／ＤＴ０〜１５は所定の期間Ｔ
ｃだけ各スロットアドレス０〜１５毎にＨ／Ｌの信号の
確定がなされる。例えば、ＡＤ／ＤＴ０は最初の期間Ｔ
ｃにＬとなり、ＡＤ／ＤＴ１５は最後の期間ＴｃにＬと
なる。これにより、ＡＤ／ＤＴ０〜１５迄を１ビットず
つＬ出力するサイクルが作成される。このような機能
は、例えばバックボードバス用の制御回路に格納してお
くと良い。この種の制御回路は、例えばゲートアレイと
呼ばれる素子で構成されている。
明する。図２はスロットアドレスの読み込みコマンドを
受命後のシーケンスを説明する波形図で、（Ａ）は起動
パルス、（Ｂ）はコマンド、（Ｃ）はデータ信号線とア
ドレス信号線を兼用するＡＤ／ＤＴ０〜１５、（Ｄ）は
個別のＡＤ／ＤＴを表している。最初、起動パルスが送
られると共に、スロットアドレス読み込みコマンドが出
力される。すると、ＡＤ／ＤＴ０〜１５は所定の期間Ｔ
ｃだけ各スロットアドレス０〜１５毎にＨ／Ｌの信号の
確定がなされる。例えば、ＡＤ／ＤＴ０は最初の期間Ｔ
ｃにＬとなり、ＡＤ／ＤＴ１５は最後の期間ＴｃにＬと
なる。これにより、ＡＤ／ＤＴ０〜１５迄を１ビットず
つＬ出力するサイクルが作成される。このような機能
は、例えばバックボードバス用の制御回路に格納してお
くと良い。この種の制御回路は、例えばゲートアレイと
呼ばれる素子で構成されている。
【０００８】図３はスロットに装着されるモジュールの
スロットアドレス読み込み回路の回路図である。ラッチ
回路１０は、ＡＤ／ＤＴ０〜１５並びにスロットアドレ
ス認識端子ＳＬＯＴ信号を入力している。デコーダ２０
は、ＡＤ／ＤＴ０〜１５のうち有効となったスロットア
ドレス信号を入力し、４ビット信号に変換する。スロッ
ト信号タイミング制御回路３０は、スロットアドレス認
識端子ＳＬＯＴ信号を入力し、Ｌになったタイミングで
制御信号ＣＴＲＬを出力する。スロットアドレス出力回
路４０は、デコーダ２０の出力する４ビット信号を入力
し、制御信号ＣＴＲＬのタイミングで有効になっている
ＡＤ／ＤＴ０〜１５に対応するスロットアドレス信号Ｓ
ＬＯＴ０〜３を出力する。これにより、自モジュールの
スロットアドレスが判明する。尚、ラッチ回路１０は動
作の信頼性を高めるためのもので、省略しても動作には
差し支えない。
スロットアドレス読み込み回路の回路図である。ラッチ
回路１０は、ＡＤ／ＤＴ０〜１５並びにスロットアドレ
ス認識端子ＳＬＯＴ信号を入力している。デコーダ２０
は、ＡＤ／ＤＴ０〜１５のうち有効となったスロットア
ドレス信号を入力し、４ビット信号に変換する。スロッ
ト信号タイミング制御回路３０は、スロットアドレス認
識端子ＳＬＯＴ信号を入力し、Ｌになったタイミングで
制御信号ＣＴＲＬを出力する。スロットアドレス出力回
路４０は、デコーダ２０の出力する４ビット信号を入力
し、制御信号ＣＴＲＬのタイミングで有効になっている
ＡＤ／ＤＴ０〜１５に対応するスロットアドレス信号Ｓ
ＬＯＴ０〜３を出力する。これにより、自モジュールの
スロットアドレスが判明する。尚、ラッチ回路１０は動
作の信頼性を高めるためのもので、省略しても動作には
差し支えない。
【０００９】
【発明の効果】以上説明したように本発明によれば、自
局のスロットアドレスを知るために、データ信号線並び
にアドレス信号線とスロットアドレスに対応する端子と
を兼用し、このスロットアドレス対応端子はスロットア
ドレス認識端子と接続したので、バスの信号線の本数に
制限がある用途でもスロットアドレス認識用の専用信号
線は１本で済むという効果がある。また、自局のスロッ
トアドレスを知るのは、通常起動時だけであり、通常運
転に移行すると頻繁に使用するデータ信号線並びにアド
レス信号線には、実質的に影響を及ぼさないで済むとい
う効果もある。
局のスロットアドレスを知るために、データ信号線並び
にアドレス信号線とスロットアドレスに対応する端子と
を兼用し、このスロットアドレス対応端子はスロットア
ドレス認識端子と接続したので、バスの信号線の本数に
制限がある用途でもスロットアドレス認識用の専用信号
線は１本で済むという効果がある。また、自局のスロッ
トアドレスを知るのは、通常起動時だけであり、通常運
転に移行すると頻繁に使用するデータ信号線並びにアド
レス信号線には、実質的に影響を及ぼさないで済むとい
う効果もある。
【図１】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図２】スロットアドレスの読み込みコマンドを受命後
のシーケンスを説明する波形図である。
のシーケンスを説明する波形図である。
【図３】スロットに装着されるモジュールのスロットア
ドレス読み込み回路の回路図である。
ドレス読み込み回路の回路図である。
１０ ラッチ回路 ２０ デコーダ ３０ スロット信号タイミング制御回路 ４０ スロットアドレス出力回路 ＡＤ／ＤＴ アドレス信号・データ信号 ＳＬＯＴ スロットアドレス認識端子
Claims (1)
- 【請求項１】バックボードバスの信号線と接続される複
数の端子を有するスロットであって、当該端子のうち一
個をスロットアドレス認識端子に割当て、データ信号線
並びにアドレス信号線と接続される各端子のうち、当該
スロットのスロットアドレスに対応する端子について当
該スロットアドレス認識端子と接続し、 当該スロットに装着されるモジュールでは、スロットア
ドレスの読み込みコマンドを受命してから、予め定めら
れた規範に従って、前記スロットアドレス認識端子と接
続される前記データ信号線並びにアドレス信号線の各端
子について、当該スロットアドレスの順番に応じて逐次
Ｈ若しくはＬの何れかに設定し、当該モジュールのスロ
ットアドレス認識端子でＨ若しくはＬを検出したときの
スロットアドレスを用いて自局のスロットアドレスを判
別することを特徴とするスロットアドレス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20585696A JPH1049474A (ja) | 1996-08-05 | 1996-08-05 | スロットアドレス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20585696A JPH1049474A (ja) | 1996-08-05 | 1996-08-05 | スロットアドレス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1049474A true JPH1049474A (ja) | 1998-02-20 |
Family
ID=16513852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20585696A Pending JPH1049474A (ja) | 1996-08-05 | 1996-08-05 | スロットアドレス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1049474A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101982787A (zh) * | 2010-08-27 | 2011-03-02 | 浙江机电职业技术学院 | 槽位标识电路的自动测试方法及其系统 |
-
1996
- 1996-08-05 JP JP20585696A patent/JPH1049474A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101982787A (zh) * | 2010-08-27 | 2011-03-02 | 浙江机电职业技术学院 | 槽位标识电路的自动测试方法及其系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4773742B2 (ja) | ２線チップ間インターフェース | |
| JPH0312746B2 (ja) | ||
| KR20010053365A (ko) | 디바이스간 직렬 버스 프로토콜 | |
| EP0276794B1 (en) | Data input circuit having latch circuit | |
| KR970071302A (ko) | 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법 | |
| JPH1049474A (ja) | スロットアドレス回路 | |
| US6487140B2 (en) | Circuit for managing the transfer of data streams from a plurality of sources within a system | |
| EP0135906A2 (en) | Terminal for data transmission system | |
| JP3940843B2 (ja) | シリアル通信システム及びシリアル通信用ローカル端末 | |
| JP3909509B2 (ja) | シリアルインタフェース回路 | |
| JP3929559B2 (ja) | シリアルインタフェースバス送受信回路 | |
| JPH0591146A (ja) | シリアルデータ転送装置 | |
| JPH0315866B2 (ja) | ||
| JP3351214B2 (ja) | 制御情報伝送方法 | |
| GB2234372A (en) | Mass memory device | |
| JP3225589B2 (ja) | 多チャンネル多重通信コントローラー | |
| JPH10340596A (ja) | データ記憶装置および半導体記憶装置 | |
| KR100994356B1 (ko) | 통신 시스템 및 통신 방법 | |
| JPH11273380A (ja) | Ｌｓｉ動作モード設定信号取り込み方法およびモード信号取り込み機能つきｌｓｉ | |
| JP3147110B2 (ja) | Ａｔｍ通信制御装置 | |
| KR0169789B1 (ko) | 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로 | |
| KR200230591Y1 (ko) | 메모리를 이용한 직렬 변환 데이터 전송 장치 | |
| JP3117984B2 (ja) | 半導体不揮発性メモリ装置 | |
| RU2066066C1 (ru) | Устройство последовательно-параллельного обмена | |
| JPH11203194A (ja) | メモリ制御回路 |