KR200230591Y1 - 메모리를 이용한 직렬 변환 데이터 전송 장치 - Google Patents

Abstract

본 고안은 병렬 데이터의 직렬 데이터 변환기에 관한 것으로, 특히, 병렬/직렬 변환기에 인가되는 병렬 데이터의 인가 클럭과 병렬/직렬 변환기의 출력을 제어하는 클럭과의 차이에 의하여 발생할 수 있는 직렬 데이터의 전송 오류를 메모리를 이용함으로서, 오류 없이 직류 데이터 신호를 전송하는 장치에 관한 것이며, 클럭 발생기와 병렬/직렬 데이터 변환기로 구성된 변환부에 있어서, 클럭 발생기의 신호를 인가 받고, 쓰기 준비 신호를 발생하는 기능의 쓰기 신호 발생기와, 상기 쓰기 신호 발생기와 상기 병렬/직렬 데이터 변환기의 신호를 인가 받아 저장하는 기능의 다수의 메모리와, 외부 클럭과 클럭 발생기의 신호를 인가 받고, 상기 다수의 메모리에 순차적으로 쓰기 신호를 발생하는 기능의 쓰기 카운터와, 상기 쓰기 카운터의 신호를 인가 받고, 상기 직렬 데이터가 메모리에 기록된 후, 읽기 신호를 발생하는 기능의 읽기 카운터 구동기와, 상기 읽기 카운터 구동기의 신호를 인가 받고, 상기 메모리로부터 직렬 데이터를 차례로 읽어 전송시키는 읽기 신호를 발생하는 기능의 읽기 카운터로 구성되는 것을 특징으로 하고, CS의 신호가 연속 인가됨으로 인하여, 상기 CS 신호를 변환하여 발생되는 BCS 신호의 임펄스에 의하여 출력되는 직렬 데이터의 전송 오류를 다수의 메모리를 이용하여 직렬 데이터를 기록하고, 읽기 카운터의 신호에 의하여 출력 하므로서 직렬 데이터를 오류 없이 전송 할 수 있는 효과 및 시스템의 신뢰성을 향상시키는 효과가 있다.

Description

메모리를 이용한 직렬 변환 데이터 전송 장치

본 고안은 병렬 데이터의 직렬 데이터 변환기에 관한 것으로, 특히, 병렬/직렬 변환기에 인가되는 병렬 데이터의 인가 클럭과 병렬/직렬 변환기의 출력을 제어하는 클럭과의 차이에 의하여 발생할 수 있는 직렬 데이터의 전송 오류를 메모리를 이용함으로서, 오류 없이 직류 데이터 신호를 전송하는 장치에 관한 것이다.

병렬 데이터를 직렬 데이터로 변환한 후 출력하는 기능의 병렬/직렬 변환기는 클럭 신호에 의하여 직렬 데이터를 하나씩 출력하게 된다. 그러나, 입력되는 병렬 데이터 신호가 데이터 신호만 입력되는 것이 아니고, 병렬/직렬 변환기를 구동하는 CS(Chip Select)신호와, 클럭 신호를 동시에 인가한다. 한 바이트(Byte)씩의 병렬 데이터가 입력되어 직렬로 변환된 후, 출력되는 것에는 문제가 없으나, 두 바이트 이상의 병렬 데이터가 동시에 입력되는 경우에는 상기 병렬/직렬 변환부의 구동 신호인 CS 신호에 의하여 에러가 발생하게 된다.

이하 첨부된 도면을 참조하여 종래의 기술에 의한, 병렬/직렬 데이터 변환 전송 장치에 대하여 설명한다.

도1 은 종래의 기술에 의한 병렬/직렬 데이터 변환 전송 장치의 기능 블록도 이고, 도2 는 종래의 기술에 의한 병렬 데이터의 직렬 변환 시간 도표 이다.

도1 은 병렬 데이터와, 변환부(20)를 구동시키는 CS(Chip Select) 신호와, 클럭을 공급하는 기능의 제어부(10)와,

상기 제어부로부터 CS 신호와, 클럭 신호를 인가 받고, 병렬 데이터를 직렬 데이터로 변환하도록 제어하는 기능의 BCS 신호를 생성하는 기능의 클럭 발생기(30)와, 병렬 데이터 및 클럭 신호를 상기 제어부(10)로부터 인가 받고, 상기 클럭 발생기(30)의 BCS 신호를 인가 받아, BCS 신호가 로우 레벨(Low Level)인 경우, 상기 제어부의 클럭 신호에 의하여 병렬 데이터를 직렬 데이터로 변환한 후, 직렬로 출력하는 기능의 병렬/직렬 변환기(40)로 구성된다.

이하 상기와 같은 구성의 본 고안을 첨부된 도면을 참조하여 상세히 작용 설명한다.

8비트의 병렬 데이터를 생성 및 공급하는 제어부(10)는 클럭 신호와 상기 병렬 데이터를 출력하는 한 주기의 CS신호를 동시에 출력한다. 상기의 8비트 병렬 데이터와, CS 신호와, 클럭 신호는 상기 클럭 발생기(30)와 병렬/직렬 변환기(40)로 이루어진 변환부(20)에 인가된다.

상기 변환부(20)의 클럭 발생기(30)는 상기 8비트의 병렬 데이터 신호가 직렬 데이터 신호로 변환되는 상기 클럭 신호의 8주기 동안 제어부(10)의 CS 신호를 로우 레벨(Low Level)로 발생되게 한다.

상기 제어부(10)로부터 인가된 병렬 데이터 및 클럭 신호와, 상기 클럭 발생기(30)로부터 인가된 BCS 신호를 인가 받은 상기 병렬/직렬 변환기(40)는 BCS 신호가 Low Level 일 경우에만, 상기 클럭의 라이징 에지(Rising Edge)에서 인가된 병렬 데이터를 직렬 데이터로 변환한다. 따라서, 8비트의 병렬 데이터를 직렬 데이터로 변환하려면, 클럭의 8주기 동안, 상기 BCS 의 Low Level이 지속되어야 한다.

그러나, 상기 클럭 발생기(30)는 상기 제어부(10)의 CS 신호를 인가 받고 BCS 신호를 생성하는 것이므로, 상기 제어부의 병렬 데이터가 두 바이트(Byte) 이상 연속해서 출력되는 경우, 도2 의 두 번째 BCS 시간 도표에서처럼 임펄스(Impulse) 부분(55)이 생성된다.

따라서, 상기와 같은 임펄스(55)에 의하여 직렬로 변환된 데이터의 타이밍(Timing)과 클럭(CLK)의 타이밍에 오차가 발생하고, 따라서, 제2 직렬 바이트는 상기 임펄스(55)의 주기만큼 늦게 변환되고 출력됨으로 인하여, 전송되는 직렬 데이터에 에러를 발생시키게 되는 문제점이 있었다.

본 고안은 상기와 같은 종래의 기술에 있어서, 제어부로부터 병렬 신호를 출력시키고, 병렬/직렬 변환기를 구동하는 기능의 CS 신호가 연속 입력되면서 BCS신호로 변환되는 과정에서 발생하는 임펄스 신호의 주기에 의하여 출력되는 직렬 데이터에 오류가 발생하는 것을 메모리를 사용하여 오류 없이 전송 할 수 있는 장치를 제공하는 것이 그 목적이다.

도1 은 종래의 기술에 의한 병렬/직렬 데이터 변환 전송 장치의 기능 블록도 이고,

도2 는 종래의 기술에 의한 병렬 데이터의 직렬 변환 시간 도표 이고,

도3 은 본 고안에 의한 메모리를 이용한 직렬 변환 데이터 전송 장치의 기능 블록도 이고,

도4 는 본 발명에 의한 변환부의 상세 기능 블록도 이고,

도5 는 본 발명에 의한 직렬 데이터가 메모리에 기록되는 타이밍도 이다.

* 도면의 주요 부분에 대한 부호 설명 *

10 : 제어부 20,25 : 변환부

30 : 클럭 발생기 40 : 병렬/직렬 변환기

50 : 쓰기신호 발생기 55 : 임 펄스

60 : 메모리 70 : 쓰기 카운터

80 : 읽기 카운터 90 : 읽기 카운터 구동기

상기한 목적을 달성하기 위하여 안출한 본 고안은 직렬 변환된 데이터를 메모리에 기록하고, 읽기 카운터의 신호에 의하여, 필요한 시점에 차례로 출력함으로서, 직류 데이터를 오류 없이 전송할 수 있는 장치로서, 클럭 발생기와 병렬/직렬 데이터 변환기로 구성된 변환부에 있어서, 클럭 발생기의 신호를 인가 받고, 쓰기 준비 신호를 발생하는 기능의 쓰기 신호 발생기와, 상기 쓰기 신호 발생기와 상기 병렬/직렬 데이터 변환기의 신호를 인가 받아 저장하는 기능의 다수의 메모리와, 외부 클럭과 클럭 발생기의 신호를 인가 받고, 상기 다수의 메모리에 순차적으로 쓰기 신호를 발생하는 기능의 쓰기 카운터와, 상기 쓰기 카운터의 신호를 인가 받고, 상기 직렬 데이터가 메모리에 기록된 후, 읽기 신호를 발생하는 기능의 읽기 카운터 구동기와, 상기 읽기 카운터 구동기의 신호를 인가 받고, 상기 메모리로부터 직렬 데이터를 차례로 읽어 전송시키는 읽기 신호를 발생하는 기능의 읽기 카운터로 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 메모리를 이용한 직렬 변환 데이터 전송 장치를 설명한다.

도3 은 본 고안에 의한 메모리를 이용한 직렬 변환 데이터 전송 장치의 기능 블록도 이고, 도4 는 본 발명에 의한 변환부의 상세 기능 블록도 이고, 도5 는 본 발명에 의한 직렬 데이터가 메모리에 기록되는 타이밍도 이다.

8비트의 병렬 데이터를 생성하고, 생성된 병렬 데이터 신호를 출력하면서 신호가 출력됨을 알려주는 CS 신호와, 클럭 신호를 공급하는 기능의 제어부(10)와,

상기 제어부(10)로부터 8비트의 병렬 데이터, CS 신호 및 클럭 신호를 인가 받아 직렬 데이터로 변환하여 전송하는 기능의 변환부(25)로 구성되고,

상기 변환부는, 상기 제어부(10)의 CS 신호와 클럭 신호를 외부 클럭으로 인가 받아 8비트의 병렬 데이터가 직렬 데이터로 변환되는 주기 동안, 즉, 외부 클럭의 8주기 동안 로우 레벨(Low Level)의 BCS 신호를 출력하는 기능의 클럭 발생기(30)와,

상기 제어부(10)의 병렬 데이터와 클럭을 외부 클럭으로 인가 받고, 직렬 데이터로 변환하는 기능의 병렬/직렬 데이터 변환기(40)와,

상기 클럭 발생기(30)의 신호를 인가 받고, 쓰기 준비 신호(WE)를 발생하는 기능의 쓰기 신호 발생기(50)와,

상기 제어부(10)로부터 외부 클럭을 인가 받고, 상기 클럭 발생기(30)로부터 BCS 신호를 인가 받아, 다수의 메모리(60)에 순차적으로 쓰기 신호(WA)를 인가하는 기능의 쓰기 카운터(70)와,

상기 쓰기 신호 발생기(50)의 쓰기 준비 신호(WE)와, 상기 병렬/직렬 데이터 변환기(40)로부터 직렬로 변환된 데이터 신호와, 상기 쓰기 카운터(70)의 쓰기 신호(WA)를 동시에 인가 받는 경우에 직렬 데이터를 저장하는 기능을 하는 다수의 메모리(60)와,

상기 쓰기 카운터(70)의 쓰기 신호(WA)를 인가 받고, 상기 병렬/직렬 변환기(40)로부터 출력된 바이트(Byte) 단위의 직렬 데이터 신호가 상기 다수의 메모리(60)에 모두 기록된 후, 읽기 구동 신호를 발생하는 기능의 읽기 카운터 구동기(90)와,

상기 읽기 카운터 구동기(90)의 읽기 구동 신호를 인가 받고, 상기 다수의 메모리(60)로부터 직렬 데이터를 차례로 읽어 전송시키는 읽기 신호(RA)를 발생하는 기능의 읽기 카운터(80)로 구성된다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 상기와 같은 구성의 메모리를 이용한 직렬 변환 데이터 전송 장치에 대한 상세한 작용 설명을 한다.

상기 쓰기 신호 발생기(50)는 상기 클럭 발생기(30)로부터 발생된 로우 레벨의 BCS 신호를 하이 레벨의 쓰기 준비 신호(WE)로 변환한 후, 상기 다수의 메모리(60)의 WE 단자에 인가하고, 이와 동시에 상기 쓰기 카운터(70)는 상기 클럭 발생기(30)의 BCS 신호와, 상기 제어부(10)로부터 외부 클럭을 인가 받아쓰기 신호(WA)를 상기 다수의 메모리(60)의 RA 단자에 인가한다.

상기 다수의 메모리(60)는 WE 단자와 WA 단자에 동시에 하이 레벨의 신호가 인가되는 경우에만, 상기 데이터(DATA) 단자에 인가되는 상기 병렬/직렬 변환기(40) 출력 신호인 직렬 데이터를 기록한다.

상기와 같은 신호의 구성은 도5 의 타이밍도에 상세히 도시하였다.

따라서, 종래의 기술에 의한 병렬/직렬 데이터 변환 장치는 연속되는 BCS의 임펄스(55)에 의하여 직렬 데이터의 전송에 오류가 발생할 수 있으나, 본 발명에서는 다수의 메모리(60)에 직렬 데이터를 기록한 후, 읽기 카운터(80)의 읽기 신호(RA)에 의하여 읽어 냄으로서, 오류 없는 정확한 데이터를 전송 할 수 있다.

상기와 같이 구성된 본 고안의 메모리를 이용한 직렬 변환 데이터 전송 장치는 제어부로부터 인가되는 CS의 신호가 연속 인가됨으로 인하여, 상기 CS 신호를 인가 받고, 변환하여 발생되는 BCS 신호의 임펄스에 의하여 출력되는 직렬 데이터의 오류 발생을, 다수의 메모리를 이용하여 직렬 데이터를 기록하고, 읽기 카운터의 신호에 의하여 출력 하므로서, 직렬 데이터를 오류 없이 전송 할 수 있는 효과 및 시스템의 신뢰성을 향상시키는 효과가 있다.

Claims (3)

1. 클럭 발생기와 병렬/직렬 데이터 변환기로 구성된 변환부에 있어서,

   클럭 발생기의 신호를 인가 받고, 쓰기 준비 신호를 발생하는 기능의 쓰기 신호 발생기와,

   상기 쓰기 신호 발생기와 상기 병렬/직렬 데이터 변환기의 신호를 인가 받아 저장하는 기능의 다수의 메모리와,

   외부 클럭과 클럭 발생기의 신호를 인가 받고, 상기 다수의 메모리에 순차적으로 쓰기 신호를 인가하는 기능의 쓰기 카운터와,

   상기 쓰기 카운터의 신호를 인가 받고, 상기 직렬 데이터가 메모리에 기록된 후, 읽기 구동 신호를 발생하는 기능의 읽기 카운터 구동기와,

   상기 읽기 카운터 구동기의 신호를 인가 받고, 상기 메모리로부터 직렬 데이터를 차례로 읽어 전송시키는 읽기 신호를 발생하는 기능의 읽기 카운터로 구성되는 것을 특징으로 하는 메모리를 이용한 직렬 변환 데이터 전송 장치
2. 제1 항에 있어서,

   상기 다수의 메모리는 상기 병렬/직렬 데이터 변환기로부터 인가된 직렬 데이터 신호를 상기 쓰기 신호 발생기의 쓰기 준비 신호와 상기 쓰기 카운터의 쓰기 신호가 동시에 인가되는 경우에만 기록하는 것을 특징으로 하는 메모리를 이용한 직렬 변환 데이터 전송 장치
3. 제1 항에 있어서,

   상기 다수의 메모리는 기록된 직렬 데이터를 상기 읽기 카운터의 읽기 신호가 인가되는 경우에만 출력하는 것을 특징으로 하는 메모리를 이용한 직렬 변환 데이터 전송 장치