SU1317662A1 - Преобразователь унитарного кода в двоичный код - Google Patents

Abstract

Изобретение относитс  к автоматике и цифровой вычислительной технике и может быть использовано при построении преобразователей и блоков сопр жени  в цифровых системах . Целью изобретени   вл етс  повышение быстродействи  преоЬразова- тел  и расширение класса решаемых задач за счет обеспечени  возможности преобразовани  в последовательный код. Поставленна  цель достигаетс  тем, что в преобразователь унитарного кода в двоичный код, содержащий регистр 2, шифратор 1,первый элемент ИЛИ 3, дополнительно введены формирователь одиночного импульса 4, генератор серий импульсов 5, второй и третий элементы ИДИ 6, 7, что значительно уменьшает врем  на преобразование кодов. 2 ил. I (Л

Description

11

Изобретение относитс  к автоматике и цифровой выиЬлительной технике и может быть использовано при построении преобразователей и блоков сопр жени  в цифровых системах.

Цель изобретени  - повьшение быс- тродействи  преобразовател  и расширени  класса решаемых задач путем обеспечени  возможности преобразовани  в последовательный код.

На фиг. 1 представлена структурна  схема преобразовател  кодов; на фиг. 2 - временна  диаграмма сигналов при его работе.

Преобразователь кодов содержит шифратор 1, регистр 2, первый элемент ИЛИ 3, формирователь А одиночного импульса, генератор 5 серий им- , второй 6 и и третий 7 элементы ИЛИ, информационные входы 8, управл ющий вход 9, тактовый вход 10, информационный выход 11 и такто- вый выход 12.

Рассмотрим работу устройства при преобразовании кода с основанием 4 (т 4) в код с основанием 2 (в двоичный код), при этом информационный вход 8 устройства должен содержать 4 линии (0,1,2,3), причем одно- В1ременное наличие сигнала на двух или более лини х должно быть исключено . Дл  определенности допустим, что при по влении сигнала на линии О на выход преобразовател  кодов должен быть передан двоичный двухразр дный код 00, при по влении сигнала на линии 1 - двоичный двухразр д- ньй код 10, при по влении сигнала на линии 2 - двоичный двухразр дный код 01, при по влении сигнала на линии - 3 двоичный двухразр дный код 11.

в предлагаемом преобразователе кодов шифратор 1 предназначен дл  формировани  двоичного К-разр дного кода (К наход т из соотношени  т 2 и округл етс  до целого числа; при m 4, ).

Регистр 2 предназначен дл  записи в него двоичного параллельного К-разр дного кода с шифратора 1 и вьщачи его потребителю в виде К-разр дного последовательног О двоичного кода.

Запись информации, поступающей из шифратора 1 в рег истр 2, осуществл етс  при наличии сигнала 1 на входе разрешени  записи тактовым импульсом , фронт которого задержан относительно фронта сиг нала с выходов шиф176622

ратора 1 на величину мую из соотношени :

определ е

5

0

5

V (кс

где t.

- т.

)

«ЙН

сткс

f А минимально допустима  величина задержки между фронтами сигналов на информационном и тактовым входами используемого регистра;

минимально допустима  длительность входного информационного сигнала; длительность импульса формировател  одиночного импульса.

Тактовый импульс поступает на вход С регистра 2 через элемент ИЛИ 6 с первого выхода формировател  одиночног о импульса 4, а сигнал 1 на вход разрешени  записи поступает с второго выхода формировател  одиночного импульса 4 через элемент ИЛИ 7 (дл  обеспечени  записи информации в регистр 2 параллельньщ кодом необходимо на вход разрешени  записи 1,

подать сигнал

а дл  записи ин0

5

0

5

0

5

формации в последовательном коде - сигнал О).

( В регистре 2 последовательные информационные вход и выход соединены между собой, что позвол ет при выдаче вькодноко преобразуемого кода его вновь записывать в регистр 2.

В качестве формировател  одиночного импульса 4 может быть исполь-- зован любой формирователь, обеспе- чивающий по фронту запускающего сигнала на первом вькоде импульс положительной пол рности длительностью, равной длительности импульса на тактовом входе 10 (фиг. 2а), а на втором выходе - импульс, фронт которого должен опережать фронт импульса на первом выходе, а спад его должен быть задержан относительно спада импульса на втором выходе (фиг. 2в,г).

Генератор серий импульсов 5 предназначен дл  формировани  К импульсов , синхронных с сигналами на входе. 10 и задержкой первого импульса се- рии не менее чем на период сигнала на входе 10.

Устройство работает следующим образом .

Сигнал, пришедший по одной из линии информационного входа 8, например , по линии 3, поступает через

3131

лемент ИЛИ 3 (фиг. 26) и запускает ронтом формирователь 4 одиночного мпульса. Одновременно сигнал посупает на шифратор 1, на выходе которого , а следовательно, и на вхоах D, Dj (фиг. ,26) регистра 2, по в тс  единичные сигналы (в данном примере двоичный 2-разр дный параллельный код 11) на врем  действи  входного сигнала.

На выходах формировател  4 одиночного импульса формируютс  два импульса: импульс с второго выхода (фиг. 2в) поступает на вход разрешени  записи регистра 2 и переводит его в режим записи информации с шифратора 1 по входам D, D (фиг. 26) параллельным кодом. Запись информации осуществл етс  импульсом с первого выхода .формировател  одиночного импульса 4 (фиг. 2 г), поступающим через элемент ИЛИ 6 на тактовый вход регистра 2. После окончани  записи информации в регистр 2 с шифратора 1 регистр 2 переводитс  в режим записи информации по входу D (в режим вьщачи информации с регистра в последовательном коде) путем подачи на вход разрешени  записи нулевого сигнала; по сигналу с первого выхода формировател  4 одиночного импульса через элемент ИЛИ 7 запускаетс  генератор 5 серий импульсов, который вырабатьшает К (К 2) тактовых импульсов (фиг. 2д), передаваемых на выход 12 и через элемент ИЛИ 6 на тактовый вход регистра 2, с помощью которых информаци  с регистра 2 (фиг. 2е) передаетс  на выход 11,а также вновь записываетс  по входу D в регистр 2.

По сигналу на управл ющем входе 9 через элемент ИЛИ 7 запускаетс  генератор серий импульсов 5 и его тактами на выход 11 выдаетс  последовательный К разр дный код, записанный в регистр 2 сигналом, поступившим в преобразователь кодов перед приходом сигнала по управл ющему входу 9.

24

Таким образом, в предлагаемом устройстве отпадает необходимость последовательного опрашивани  входных информационных шин, что значительно ускор ет преобразование кодов . С выхода устройства возможно считывание кодов как в последовательном , так и в параллельном ви;;е.

Claims (1)

1. Формула изобретени 

   Преобразователь унитарного кода в двоичный код, содержащий регистр, шифратор, первый элемент ИЛИ,входы которого Явл ютс  информационными

   входами преобразовател ,выходы шифратора соединены с информационными входами регистра, выход которого  вл етс  информационным выходом преобразовател , отличающийс   тем, что, с целью повышени  быстродействи  и расширени ,класса решаемых задач, за счет обеспечени  возможности преобразовани  в последовательный код, в него дополнительно введены формирователь одиночного

   импульса, второй и третий элементы ИЛИ и генератор серий импульсов,выход которого соединен с тактовым выходом преобразовател  и с первым

   входом второго элемента ИЛИ,выход которого соединен с тактовым входом регистра, вход последовательного кода которого соединен с выходом старшего разр да регистра, вход разрешени  записи которого соединен с первым выходом формировател  одиночного импульса, второй выход которого соединен с вторым входом второго элемента ИШ и первым входом третьего

   элемента ИЛИ, выход которого соединен с входом пуска генератора серий импульсов, тактовый вход которого соединен с тактовым входом преобразовател  и с тактовым входом формирова-

   тел  одиночного импульса, информационный вход которого соединен с выхо- дом первого элемента ИЛИ, управл ю- (щий вход преобразовател  соединен с вторым входом третьего элемента

   ИЛИ.

   а

   рг/й2

   Составитель М.Аршавский Редактор Л.Пчелинска  Техред Л.Олийнык Корректор С.Черни

   Заказ 2435/55 Тираж 901Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   п п