SU1439749A1 - Устройство дл кодировани цифровой информации - Google Patents
Устройство дл кодировани цифровой информации Download PDFInfo
- Publication number
- SU1439749A1 SU1439749A1 SU864089838A SU4089838A SU1439749A1 SU 1439749 A1 SU1439749 A1 SU 1439749A1 SU 864089838 A SU864089838 A SU 864089838A SU 4089838 A SU4089838 A SU 4089838A SU 1439749 A1 SU1439749 A1 SU 1439749A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- input
- inputs
- information
- digital information
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в системах записи цифровой информации и системах передачи данных. Устройство позвол ет осуществл ть кодирование информации методами частотной и фазовой модул ии, методом модифицированной частотной модул ции и методом частотной модул ции без синхроимпульсов , что обеспечивает расширение области его использовани , а введение в устройство конвейерного регистра обеспечивает повыпение его быстродействи . Устройство дл кодировани цифровой информации содержит три регистра I-4 и элемент 2 пам ти. 1 ил., 2 табл.
Description
&0
«s -Kj
CD
Изобретение относитс к вычислительной технике и может быть использовано в системах записи цифровой ин формации и в системах передачи данных
Цель изобретени - повышение быстродействи устройства и расширение области его использовани за счет увеличени количества способов кодировани информации.
На чертеже представлена функциональна схема устройства.
Устройство дл кодировани цифровой информации содержит первый регистр 1, элемент 2 пам ти, второй и : третий регистры Зи4. Устройство имеет информационный вход 5, первый 6 и второй 7 входы синхронизации и вход 8 управлени , а также выходы 9.
Устройство работает следующим об- разом.
Устройство имеет два режима работы Выбор режима осуществл етс подачей сигнала на вход 8 управлени . В перво режиме устройство кодирует четыре параллельных бита входных данных, поступающих по входу 5, В четыре параллельных , закодированных способами частотной модул ции (FM), фаховой модул ции (РМ) и (FM) без синхроимпульсов бита на выходе 9. Так как работа всех четырех каналов кодировани информации аналогична, то достаточно рассмотреть работу одного из каналов, например D1-K1.
Данные с входа 5 поступают на вход D1 регистра 1, который работает в режиме параллельного занесени информации . Сигналом по входу 6 синхронизации данные записьтаютс в регистр 1 и с выхода регистра поступают на вход элемента 2 пам ти (посто нного запоминающего устройства), на котором преобразуютс в два бита (согласно табл. 1),
Таблица 1
Продолже ние табл.1
По следующему сигналу синхронизации с выхода посто нного запоминающего устройства (элемента 2) два бита перезаписьтаютс в регистр 4 и затем в регистр 3, с выхода KI которого закодированна информаци поступает на выход 9.
Во втором режиме устройство кодирует один бит входных данных в два бита выходных данных на выходах К1 и К2, способом модифицированной частотной модул ции (MFM). Данные с входа 5 поступают на пход регистра 1, который работает в режиме последовательного сдвига, и по синхроимпульсу , поступающему на вход 6, записываютс в регистр 1. С выхода регистра 1 информаци о текущем и предыдущем битах данных поступает на посто нное запоминающее ycтpoйctвo (элемент 2), которое преобразует два бита в соответствии с табл. 2.
Таблица
О
1 о
о 1
1
1 о
Преобразованные данные с выхода посто нного запоминающего устройства (элемента 2) поступают на регистр 4 и по синхроимпульсу, поступающему по входу 8, записываютс в него. Данные с выхода регистра 4 поступают в регистр 3 сдвига, с выходов К1 и К2 которого поступают на выход 9. Данпредставлены кодом к нулю с инверсией
ные на выходе 9 без возвращени (NRZ1),
В первом режиме регистр 1 работает с четырьм входами по входу 5 в режиме параллельной загрузки. Во втором режиме регистр 1 получает данные по входу DO с входа 5 и работает в режиме последователы ого сдвига.
Частота сигнала на входе 6 в два раза выше частоты сигнала на входе 7.
Claims (1)
- ФормулаизобретениУстройство дл кодировани цифровой информации, содержащее первый регистр , выходы которого соедин ены с первыми адресными входами элемента пам ти, вторые адресные входы которого вл ютс входом управлени устройства , второй регистр, выходы которого вл ютс выходами устройства.050информационные входы первого регист- . ра вл ютс информационным входом уст- , ройства, входы синхронизации первого и второго регистров вл ютс соответственно первым и вторым входами синхронизации устройства, отличающеес тем, что, с целью повышени быстродействи устройства и расширени области его использовани за счет увеличени количества способов кодировани информации, в устройство введен третий регистр, выходы которого соединены с информационными входами второго регистра, вькоды зле- мента пам ти соединены с входами третьего регистра, вход синхронизации которого объединен с входом загрузки второго регистра и подключен к первому входу синхронизации устройства , вход загрузки первого регистра подключен к входу управлени устройства .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864089838A SU1439749A1 (ru) | 1986-05-26 | 1986-05-26 | Устройство дл кодировани цифровой информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864089838A SU1439749A1 (ru) | 1986-05-26 | 1986-05-26 | Устройство дл кодировани цифровой информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1439749A1 true SU1439749A1 (ru) | 1988-11-23 |
Family
ID=21246104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864089838A SU1439749A1 (ru) | 1986-05-26 | 1986-05-26 | Устройство дл кодировани цифровой информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1439749A1 (ru) |
-
1986
- 1986-05-26 SU SU864089838A patent/SU1439749A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 866571, кл. G 11 В 5/09, 1981. Патент US № 4334250, кл. 360/45, опублик. 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1152649A (en) | Data encoding method and system employing two-thirds code rate with full word look-ahead | |
US4146909A (en) | Sync pattern encoding system for run-length limited codes | |
US4072987A (en) | Digital storage systems | |
US4045613A (en) | Digital storage systems | |
EP0334357A3 (en) | Pulse insertion circuit | |
US4691254A (en) | Data processing system including encoder, decoder and write precompensator, using run length limited code | |
SU1439749A1 (ru) | Устройство дл кодировани цифровой информации | |
JP3038872B2 (ja) | 変復調装置 | |
SU1570012A1 (ru) | Устройство временного уплотнени асинхронных каналов | |
SU1095397A1 (ru) | Преобразователь двоичного сигнала в балансный п тиуровневый сигнал | |
SU1487197A1 (ru) | Peгиctp cдbигa -koдa | |
SU1037336A1 (ru) | Устройство дл записи и воспроизведени сигналов цифровой информации | |
SU1249583A1 (ru) | Буферное запоминающее устройство | |
SU663113A1 (ru) | Двоичный счетчик | |
SU1368978A2 (ru) | Пороговый элемент | |
SU1605311A1 (ru) | Устройство дл дешифрации двоичного кода | |
SU1338093A1 (ru) | Устройство слежени за задержкой кодовой последовательности | |
SU1411831A1 (ru) | Цифрова лини задержки | |
SU1596335A1 (ru) | Устройство дл формировани контрольного кода по модулю два | |
SU1425848A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU1181154A1 (ru) | Шифратор троичного кода | |
SU1196934A1 (ru) | Устройство дл приема телеметрической информации | |
SU1181155A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1651383A1 (ru) | Преобразователь биимпульсного кода в бинарный |