JPH1153306A - データ処理装置、外部記憶装置、データ処理システム及びデータ伝送方法 - Google Patents

データ処理装置、外部記憶装置、データ処理システム及びデータ伝送方法

Info

Publication number
JPH1153306A
JPH1153306A JP9206929A JP20692997A JPH1153306A JP H1153306 A JPH1153306 A JP H1153306A JP 9206929 A JP9206929 A JP 9206929A JP 20692997 A JP20692997 A JP 20692997A JP H1153306 A JPH1153306 A JP H1153306A
Authority
JP
Japan
Prior art keywords
data
signal
output unit
signal input
external storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9206929A
Other languages
English (en)
Other versions
JP3134819B2 (ja
Inventor
Mitsuhiro Hirabayashi
光浩 平林
Kenichi Nakanishi
健一 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09206929A priority Critical patent/JP3134819B2/ja
Priority to US09/083,213 priority patent/US6253259B1/en
Priority to EP98110031A priority patent/EP0883066B1/en
Priority to ES05028257T priority patent/ES2314550T3/es
Priority to DE69841836T priority patent/DE69841836D1/de
Priority to DE69840036T priority patent/DE69840036D1/de
Priority to ES98110031T priority patent/ES2258289T3/es
Priority to DE69834220T priority patent/DE69834220T2/de
Priority to EP07122151A priority patent/EP1901177B1/en
Priority to EP05028257A priority patent/EP1638007B1/en
Publication of JPH1153306A publication Critical patent/JPH1153306A/ja
Priority to JP2000150584A priority patent/JP3395762B2/ja
Application granted granted Critical
Publication of JP3134819B2 publication Critical patent/JP3134819B2/ja
Priority to US10/106,672 priority patent/US6496879B2/en
Priority to US10/302,048 priority patent/US6681269B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Credit Cards Or The Like (AREA)
  • Bus Control (AREA)
  • Read Only Memory (AREA)
  • Communication Control (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 シリアル信号でデータの伝送を行う場合であ
って、このシリアルデータを伝送するために用いられる
信号ラインの数を少なくするデータ処理装置及び外部記
憶装置等を提供する。 【解決手段】 データ処理装置10とメモリカード20
との間には、CLKライン31と、コントロールライン
32と、DTライン33とが設けられている。DTライ
ン33は、データ及びコマンドがシリアル信号で双方向
伝送される。CLKライン31には、同期信号が伝送さ
れる。コントロールライン32には、コントロール信号
がデータ処理装置10からメモリカード20に供給され
る。このコントロール信号がハイとなっている期間、D
Tライン33には、データ又はコマンドが伝送される。
そして、コントロール信号がローの期間に、DTライン
には、メモリカード20からのステータス信号が供給さ
れる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリアルインター
フェースを用いて外部記憶装置とデータの伝送を行うデ
ータ処理装置、データ処理システム及びデータ伝送方法
に関するとともに、このデータ処理装置、データ処理シ
ステム及びデータ伝送方法に用いられる外部記憶装置に
関する。
【0002】
【従来の技術】従来、フラッシュメモリ等の記憶媒体を
内蔵するメモリカードが接続されるデータ処理装置が知
られている。このような従来のデータ処理装置と、この
データ処理装置に接続されるメモリカードについて図面
を用いて説明する。
【0003】データ処理装置100は、図11に示すよ
うに、データ処理部101と、レジスタ102と、ホス
ト側シリアルインターフェース回路103と、ホスト側
コントローラ104とを備えている。また、メモリカー
ド110は、メモリ111と、レジスタ112と、カー
ド側シリアルインターフェース回路113と、カード側
コントローラ114とを備えている。
【0004】データ処理装置100のデータ処理部10
1は、メモリカード110に記憶したデータを読み出し
て各種データ処理を行い、また、各種データ処理をして
メモリカード110に書き込むデータを生成する。すな
わち、このデータ処理部101は、メモリカード110
を用いる各種装置のデータ処理回路となる。
【0005】レジスタ102は、データ処理部101と
ホスト側シリアルインターフェース103とのバッファ
である。つまり、データ処理装置100は、データ処理
部101からホスト側シリアルインターフェース回路1
03にデータを供給する場合は、このレジスタ102に
一時データを格納した後にホスト側シリアルインターフ
ェース回路103に供給する。同様に、データ処理装置
100は、ホスト側シリアルインターフェース回路10
3からデータ処理部101にデータを供給する場合は、
このレジスタ102に一時データを格納した後にデータ
処理部101に供給する。
【0006】ホスト側シリアルインターフェース回路1
03は、データ処理部101からレジスタ102を介し
て供給されるデータ及びカード側コントローラ114か
ら供給されるコマンドをシリアル信号に変換してメモリ
カード110に供給する。また、ホスト側シリアルイン
ターフェース回路103は、メモリカード110から供
給されたシリアル信号のデータ及びコマンドをパラレル
信号に変換して、データ処理部101及びカード側コン
トローラ114に供給する。
【0007】また、ホスト側シリアルインターフェース
回路103は、データ及びコマンドの同期信号(CL
K)、及び、チップセレクト信号(CS)をメモリカー
ド110に供給する。また、ホスト側シリアルインター
フェース回路103は、メモリカード110から供給さ
れるビジー信号(BUSY)及びインタラプト信号(I
NTERRUPT)を取得する。
【0008】ホスト側コントローラ104は、データ処
理部101のデータ処理動作、ホスト側シリアルインタ
ーフェース回路103の各データの伝送動作の制御を行
う。また、ホスト側コントローラ104は、メモリカー
ド110への制御命令となるコマンドをレジスタ112
を介してメモリカード110に供給する。
【0009】一方、メモリカード110のメモリ111
は、例えば、フラッシュメモリ等からなり、データ処理
部101から供給されたデータを記憶する。
【0010】レジスタ112は、メモリ111とカード
側シリアルインターフェース回路113とのバッファで
ある。つまり、メモリカード110は、メモリ111が
データ処理装置100からのデータを書き込む場合は、
このレジスタ102に一時データを格納した後に書き込
むデータをメモリ111に供給する。同様に、メモリカ
ード110は、データ処理装置100がメモリ111か
らデータを読み出す場合は、このレジスタ102に一時
データを格納した後に読み出すデータをカード側シリア
ルインターフェース回路113に供給する。すなわち、
このレジスタ112は、フラッシュメモリのページバッ
ファの機能等を果たす回路である。
【0011】カード側シリアルインターフェース回路1
13は、カード側コントローラ114の制御に基づき、
メモリ111から供給されるパラレル信号のデータ及び
カード側コントローラ114から供給されるコマンドを
シリアル信号に変換してデータ処理装置100に供給す
る。また、カード側シリアルインターフェース回路11
3は、データ処理装置100から供給されるシリアル信
号のデータ及びコマンドをパラレル信号に変換して、メ
モリ111及びカード側コントローラ114に供給す
る。
【0012】また、カード側シリアルインターフェース
回路113は、データ及びコマンドの同期信号(CL
K)、及び、チップセレクト信号(CS)をデータ処理
装置100から取得する。また、カード側シリアルイン
ターフェース回路113は、ビジー信号(BUSY)及
びインタラプト信号(INTERRUPT)をデータ処
理装置100に供給する。
【0013】カード側コントローラ114は、メモリ1
11のデータの記憶動作,読み出し動作及び消去動作等
をデータ処理装置100から供給されるコマンド等に基
づき制御する。また、カード側コントローラ114は、
カード側シリアルインターフェース回路113の各デー
タの伝送動作の制御を行う。また、ホスト側コントロー
ラ104は、メモリカード110のステータス信号とな
るビジー信号やインタラプト信号をメモリカード110
から取得する。
【0014】以上のようなデータ処理装置100及びメ
モリカード110の間のデータの伝送は、ホスト側シリ
アルインターフェース回路103とカード側シリアルイ
ンターフェース回路113との間に設けられた伝送ライ
ンを介して行われる。
【0015】データ処理装置100のカード側シリアル
インターフェース回路113と、メモリカード110の
カード側シリアルインターフェース回路113の間に
は、CLKラインと、CSラインと、DTラインと、B
USYラインと、INTラインとの5本の信号ラインが
設けられている。
【0016】DTラインには、主データ、つまり、デー
タ処理部101によりデータ処理をしてメモリ111に
書き込むデータ、及び、メモリ111からデータ処理部
101に読み出すデータが伝送される。また、このDT
ラインには、データ処理装置100からメモリカード1
10に供給する制御命令となるコマンドと、メモリカー
ド110からデータ処理装置100に供給されるコマン
ドが伝送される。すなわち、このDTラインには、主デ
ータ及びコマンドが、シリアル信号で双方向伝送され
る。
【0017】CLKラインには、上述したDTラインに
伝送される主データ及びコマンドの同期信号が、データ
処理装置100からメモリカード110に供給される。
【0018】CSラインには、いわゆるチップセレクト
信号がデータ処理装置100からメモリカード110に
供給される。このチップセレクト信号は、例えばハイと
なっている期間、上述した主データ,コマンド及び同期
信号が有効であることを示している。
【0019】BUSYラインには、メモリカード110
が処理を行っていることを示すビジー信号が伝送され
る。例えば、メモリカード110が書き込み処理を行っ
ている場合であって、データ処理装置100からのアク
セスを禁止するときには、このビジー信号がメモリカー
ド110からデータ処理装置100に供給される。
【0020】INTラインには、メモリカード110か
らデータ処理装置100に対しての割り込みを示すイン
タラプト信号がメモリカード110からデータ処理装置
100に供給される。
【0021】このような伝送ラインに伝送される各種信
号のタイムチャートは、図12に示すようになる。この
図12に示すタイムチャートを用いて、メモリカード1
10に記憶するデータを読み出す場合について説明す
る。
【0022】まず、時刻t11において、データ処理装置
100は、CSラインを介してチップセレクト信号をメ
モリカード110に供給する。データ処理装置100
は、このチップセレクト信号とともに、同期信号をCL
Kラインを介して供給する。メモリカード110は、こ
のチップセレクト信号を取得することにより、データ処
理装置100から供給されるコマンドを取得する準備を
する。そして、データ処理装置100は、このチップセ
レクト信号を供給すると、DTラインを介して読み出し
命令を示すコマンドとそのアドレスをメモリカード11
0に供給する。
【0023】データ処理装置100は、この読み出しコ
マンド等を供給し終えると、時刻t12において、このコ
マンドと同期信号の供給を停止する。メモリカード11
0は、コマンドの取得をし終えると、この供給されたコ
マンドに基づく制御を行うため、ビジー信号をデータ処
理装置100に供給する。すなわち、メモリカード11
0は、指定されたアドレスの主データをメモリ111か
らレジスタ112に読み出す制御を行う。なお、このと
き、データ処理装置100は、チップセレクト信号の供
給は停止しない。
【0024】メモリカード110は、レジスタ112に
主データを読み出すと、時刻t13において、ビジー信号
の供給を停止する。すなわち、データ処理装置100に
対して主データを伝送する準備ができたことを示すレデ
ィー状態を知らせる。
【0025】データ処理装置100は、ビジー信号の供
給が停止したことを知ると、メモリカード110が供給
したコマンドに基づく制御が終了したと判断して、時刻
14において、同期信号をメモリカード110に供給す
る。そして、メモリカード110は、主データをDTラ
インを介してデータ処理装置100に伝送する。
【0026】そして、メモリカード110が主データの
伝送を終了すると、データ処理装置100は、時刻t15
において、同期信号とチップセレクト信号の供給を停止
する。
【0027】なお、メモリカード110は、この読み出
し処理をした結果等により、メモリカード110の内部
状態に変化が生じた場合、時刻t16に示すように、IN
Tラインを介して割り込みを示すインタラプト信号をデ
ータ処理装置100に供給する。データ処理装置100
は、このインタラプト信号が供給されると、例えば、こ
の割り込み要因をメモリカード110から取得するた
め、チップセレクト信号とともに、所定のコマンドをメ
モリカード110に供給する。
【0028】以上のように、データ処理装置100は、
主データ及びコマンドを伝送するDTライン及び同期信
号を供給するCLKラインとともに、チップセレクト信
号を供給するCSライン,ビジー信号を取得するBUS
Yライン及びインタラプト信号を取得するINTライン
を設けて、メモリカード110とのデータの伝送を実現
している。
【0029】
【発明が解決しようとする課題】ところで、上述した外
部記憶装置であるメモリカード110の小型化等を考え
た場合、データ処理装置100とメモリカード110と
の信号ラインの数を少なくする必要が生じる。
【0030】本発明は、このような実情を鑑みてなされ
たものであり、シリアル信号でデータの伝送を行う場合
であって、このシリアルデータを伝送するために用いら
れる信号ラインの数を少なくするデータ処理装置、外部
記憶装置、データ処理システム及びデータ伝送方法、並
びに、これらに用いられる外部記憶装置を提供すること
を目的とする。
【0031】
【課題を解決するための手段】本発明に係るデータ処理
装置は、外部記憶装置とデータの伝送をシリアル信号で
行うシリアル信号入出力部と、上記シリアル信号入出力
部により伝送するデータの伝送のタイミングを管理する
コントロール信号を、上記外部記憶装置に供給するコン
トロール信号出力部と、上記シリアル信号入出力部によ
り伝送するデータの同期信号を上記外部記憶装置に供給
する同期信号出力部とを備え、上記シリアル信号入出力
部は、上記コントロール信号出力部から上記外部記憶装
置にコントロール信号を供給している期間にデータの伝
送を行い、上記コントロール信号出力部から上記外部記
憶装置にコントロール信号を供給していない期間に、上
記外部記憶装置からこの外部記憶装置の動作状態を表す
ステータス信号を取得することを特徴とする。
【0032】このデータ処理装置では、シリアル信号入
出力部が、コントロール信号を供給していない期間に上
記外部記憶装置からステータス信号を取得して、データ
とステータス信号の両者を伝送する。
【0033】本発明に係る外部記憶装置は、データ処理
装置とデータの伝送をシリアル信号で行うシリアル信号
入出力部と、上記シリアル信号入出力部により伝送する
データの伝送のタイミングを管理するコントロール信号
を、上記データ処理装置から取得するコントロール信号
入力部と、上記シリアル信号入出力部により伝送するデ
ータの同期信号を上記データ処理装置から取得する同期
信号入力部とを備え、上記シリアル信号入出力部は、上
記コントロール信号入力部にコントロール信号が供給さ
れている期間にデータの伝送を行い、上記コントロール
信号入力部にコントロール信号が供給されていない期間
に、本装置の動作状態を表すステータス信号を出力する
ことを特徴とする。
【0034】この外部記憶装置では、シリアル信号入出
力部が、コントロール信号の供給されていない期間に上
記データ処理装置にステータス信号を供給して、データ
とステータス信号の両者を伝送する。
【0035】本発明に係るデータ処理システムは、デー
タの伝送をシリアル信号で行うホスト側シリアル信号入
出力部と、上記ホスト側シリアル信号入出力部により伝
送するデータの伝送のタイミングを管理するコントロー
ル信号を出力するコントロール信号出力部と、上記ホス
ト側シリアル信号入出力部により伝送するデータの同期
信号を供給する同期信号出力部とを有するデータ処理手
段と、上記データ処理装置のホスト側シリアル信号入出
力部とデータの伝送を行う外部装置側シリアル信号入出
力部と、上記コントロール信号を取得するコントロール
信号入力部と、上記同期信号を取得する同期信号入力部
とを有する外部記憶手段とを備え、上記ホスト側シリア
ル信号入出力部及び外部装置側シリアル信号入出力部
は、コントロール信号が供給されている期間にデータの
伝送を行い、上記外部装置側シリアル信号入出力部は、
上記コントロール信号入力部にコントロール信号が供給
されていない期間に、外部記憶手段の動作状態を表すス
テータス信号を上記ホスト側シリアル信号入出力部に供
給することを特徴とする。
【0036】このデータ処理システムでは、外部装置側
シリアル信号入出力部がコントロール信号の供給されて
いない期間に上記データ処理手段へステータス信号を供
給し、ホスト側シリアル信号入出力部がコントロール信
号を供給していない期間に上記外部記憶手段からステー
タス信号を取得して、データとステータス信号の両者を
伝送する。
【0037】本発明に係るデータ伝送方法は、データの
伝送のタイミングを管理するコントロール信号を生成
し、上記データ処理装置が生成するコントロール信号に
基づいてデータの伝送を行い、このコントロール信号に
基づいてデータの伝送を行っていない期間に、上記外部
記憶装置の動作状態を表すステータス信号を伝送するこ
とを特徴とする。
【0038】このデータ伝送方法では、コントロール信
号に基づいてデータの伝送を行っていない期間に、上記
外部記憶装置の動作状態を表すステータス信号を伝送し
て、データとステータス信号の両者を1の伝送手段によ
り伝送する。
【0039】本発明に係るデータ処理装置は、外部記憶
装置とデータの伝送をシリアル信号で行うシリアル信号
入出力部と、上記シリアル信号入出力部により伝送する
データの切り換えのタイミングを管理するコントロール
信号を生成し、このコントロール信号を上記外部記憶装
置に供給するコントロール信号出力部と、上記シリアル
信号入出力部により伝送するデータの同期信号を上記外
部記憶装置に供給する同期信号出力部とを備え、上記シ
リアル信号入出力部は、コントロール信号に応じて伝送
するデータの内容を切り換えることを特徴とする。
【0040】このデータ処理装置では、コントロール信
号に応じて伝送するデータの内容を切り換えることによ
り、シリアル信号入出力部が複数の内容のデータを伝送
する。
【0041】本発明に係る外部記憶装置は、データ処理
装置とデータの伝送をシリアル信号で行うシリアル信号
入出力部と、上記シリアル信号入出力部により伝送する
データの切り換えのタイミングを管理するコントロール
信号を、上記データ処理装置から取得するコントロール
信号入力部と、上記シリアル信号入出力部により伝送す
るデータの同期信号を上記データ処理装置から取得する
同期信号入力部とを備え、上記シリアル信号入出力部
は、コントロール信号に応じて伝送するデータの内容を
切り換えることを特徴とする。
【0042】この外部記憶装置では、コントロール信号
に応じて伝送するデータの内容を切り換えることによ
り、シリアル信号入出力部が、複数の内容のデータを伝
送する。
【0043】本発明に係るデータ処理システムは、デー
タの伝送をシリアル信号で行うホスト側シリアル信号入
出力部と、このホスト側シリアル信号入出力部により伝
送するデータの切り換えのタイミングを管理するコント
ロール信号を生成し、このコントロール信号を出力する
コントロール信号出力部と、上記ホスト側シリアル信号
入出力部により伝送するデータの同期信号を出力する同
期信号出力部とを有し、データの処理を行うデータ処理
手段と、上記ホスト側シリアル信号入出力部とデータの
伝送を行う外部装置側シリアル信号入出力部と、上記コ
ントロール信号出力部から出力されるコントロール信号
を取得するコントロール信号入力部と、上記同期信号出
力部から出力される同期信号を取得する同期信号入力部
とを有し、上記データ処理手段に接続されこのデータ処
理手段により処理するデータの記憶をする外部記憶手段
とを備え、上記ホスト側シリアル信号入出力部及び外部
装置側シリアル信号入出力部は、コントロール信号に応
じて伝送するデータの内容を切り換えることを特徴とす
る。
【0044】このデータ処理システムでは、コントロー
ル信号に応じて伝送するデータの内容を切り換えること
により、ホスト側シリアル信号入出力部及び外部装置側
シリアル信号入出力部が複数の内容のデータを伝送す
る。
【0045】本発明に係るデータ伝送方法は、上記デー
タ処理装置とその外部記憶装置が、データの伝送をシリ
アル信号で行い、上記データ処理装置が、伝送するデー
タの切り換えのタイミングを管理するコントロール信号
を生成し、このコントロール信号を上記外部記憶装置に
出力し、上記データ処理装置とその外部記憶装置は、コ
ントロール信号に応じて伝送するデータの内容を切り換
えることを特徴とする。
【0046】このデータ処理方法では、コントロール信
号に応じて伝送するデータの内容を切り換えることによ
り、データ処理装置及び外部記憶装置が複数の内容のデ
ータを1の伝送手段で伝送する。
【0047】本発明に係るデータ処理装置は、外部記憶
装置との間でデータの送受信をシリアル信号によって行
うシリアル信号入出力部と、上記シリアル信号入出力部
により送受信されるデータの切り換えのタイミングを管
理するコントロール信号を外部記憶装置に供給するコン
トロール信号出力部と、上記シリアル信号入出力部によ
り送受信されるデータの同期信号を外部記憶装置に供給
する同期信号出力部とを備える。ここで、上記シリアル
信号入出力部は、少なくとも、外部記憶装置の動作を制
御する制御命令データの外部記憶装置への送信、外部記
憶装置の動作状態を表すステータス信号の外部記憶装置
からの受信、外部記憶装置に書き込むデータの外部記憶
装置への送信、及び外部記憶装置から読み出すデータの
外部記憶装置からの受信を、シリアル信号によって行
う。
【0048】そして、上記コントロール信号出力部は、
上記シリアル信号入出力部によって送受信されるデータ
に応じて、外部記憶装置に供給するコントロール信号の
信号レベルを所定のレベルとする。また、上記シリアル
信号入出力部は、ステータス信号を受信しているとき、
当該ステータス信号が所定の周期にて信号レベルの変化
が繰り返される信号の場合には、当該ステータス信号
が、外部記憶装置が信号の入力待ち状態であることを示
すレディ信号であると判別し、その他の場合には、当該
ステータス信号が、外部記憶装置が信号の入力を受け付
けない状態であることを示すビジー信号であると判別す
る。
【0049】このデータ処理装置では、シリアル信号入
出力部によって送受信されるデータに応じて、外部記憶
装置に供給するコントロール信号の信号レベルが所定の
レベルとされる。また、このデータ処理装置は、ステー
タス信号を受信しているとき、当該ステータス信号が所
定の周期にて信号レベルの変化が繰り返される信号の場
合には、当該ステータス信号がレディ信号であると判別
し、その他の場合には、当該ステータス信号がビジー信
号であると判別する。
【0050】本発明に係る外部記憶装置は、データ処理
装置から入力される制御命令データによって動作が制御
されるとともに、データ処理装置によってデータの書き
込み及び読み出しがなされる外部記憶装置であって、デ
ータ処理装置との間でデータの送受信をシリアル信号に
よって行うシリアル信号入出力部と、上記シリアル信号
入出力部により送受信されるデータの切り換えのタイミ
ングを管理するコントロール信号をデータ処理装置から
受信するコントロール信号入力部と、上記シリアル信号
入出力部により送受信されるデータの同期信号をデータ
処理装置から受信する同期信号入力部とを備える。ここ
で、上記シリアル信号入出力部は、少なくとも、制御命
令データのデータ処理装置からの受信、動作状態を表す
ステータス信号のデータ処理装置への送信、書き込まれ
るデータのデータ処理装置からの受信、及び読み出され
るデータのデータ処理装置への送信を、シリアル信号に
よって行う。
【0051】そして、上記シリアル信号入出力部は、送
受信するデータの内容をコントロール信号に応じて切り
換えるとともに、データ処理装置からの信号入力を受け
付けない状態から信号入力待ち状態に変わったときに
は、所定の周期にて信号レベルの変化を繰り返すレディ
信号をステータス信号として出力する。また、このシリ
アル信号入出力部は、この外部記憶装置が制御命令デー
タに基づく処理を行っておりデータ処理装置からの信号
入力を受け付けない状態のときには、信号レベルが一定
のビジー信号をステータス信号として出力するか或いは
信号の出力を停止し、制御命令データの受信時にエラー
が生じたときには、信号の出力を停止する。
【0052】この外部記憶装置は、データ処理装置から
供給されるコントロール信号に応じて、シリアル信号入
出力部によって送受信するデータを切り換える。また、
この外部記憶装置は、データ処理装置からの信号入力を
受け付けない状態から信号入力待ち状態に変わったとき
には、所定の周期にて信号レベルの変化を繰り返すレデ
ィ信号をステータス信号として出力する。また、この外
部記憶装置は、制御命令データに基づく処理を行ってお
りデータ処理装置からの信号入力を受け付けない状態の
ときには、信号レベルが一定のビジー信号をステータス
信号として出力するか或いは信号の出力を停止し、制御
命令データの受信時にエラーが生じたときには、信号の
出力を停止する。
【0053】本発明に係るデータ処理システムは、デー
タ処理装置と外部記憶装置との間でデータの処理を行う
データ処理システムである。
【0054】このデータ処理システムにおいて、上記デ
ータ処理装置は、上記外部記憶装置との間でデータの送
受信をシリアル信号によって行うホスト側シリアル信号
入出力部と、上記ホスト側シリアル信号入出力部により
送受信されるデータの切り換えのタイミングを管理する
コントロール信号を上記外部記憶装置に供給するコント
ロール信号出力部と、上記ホスト側シリアル信号入出力
部により送受信されるデータの同期信号を上記外部記憶
装置に供給する同期信号出力部とを備える。ここで、上
記ホスト側シリアル信号入出力部は、少なくとも、上記
外部記憶装置の動作を制御する制御命令データの送信、
上記外部記憶装置の動作状態を表すステータス信号の受
信、上記外部記憶装置に書き込むデータの送信、及び上
記外部記憶装置から読み出すデータの受信を、シリアル
信号によって行う。
【0055】一方、上記外部記憶装置は、上記データ処
理装置との間でデータの送受信をシリアル信号によって
行う外部装置側シリアル信号入出力部と、上記外部装置
側シリアル信号入出力部により送受信されるデータの切
り換えのタイミングを管理するコントロール信号を上記
データ処理装置から受信するコントロール信号入力部
と、上記外部装置側シリアル信号入出力部により送受信
されるデータの同期信号を上記データ処理装置から受信
する同期信号入力部とを備える。ここで、上記外部装置
側シリアル信号入出力部は、少なくとも、上記制御命令
データの受信、上記ステータス信号の送信、書き込まれ
るデータの受信、及び読み出されるデータの送信を、シ
リアル信号によって行う。
【0056】そして、このデータ処理システムにおい
て、上記コントロール信号出力部は、上記ホスト側シリ
アル信号入出力部と上記外部装置側シリアル信号入出力
部との間で送受信されるデータに応じて、コントロール
信号の信号レベルを所定のレベルとする。また、上記外
部装置側シリアル信号入出力部は、上記データ処理装置
からの信号入力を受け付けない状態から信号入力待ち状
態に変わったときには、所定の周期にて信号レベルの変
化を繰り返すレディ信号をステータス信号として出力す
る。また、この外部装置側シリアル信号入出力部は、上
記外部記憶装置が制御命令データに基づく処理を行って
おり上記データ処理装置からの信号入力を受け付けない
状態のときには、信号レベルが一定のビジー信号をステ
ータス信号として出力するか或いは信号の出力を停止
し、制御命令データの受信時にエラーが生じたときに
は、信号の出力を停止する。
【0057】このデータ処理システムでは、ホスト側シ
リアル信号入出力部と外部装置側シリアル信号入出力部
との間で送受信されるデータに応じて、外部記憶装置に
供給されるコントロール信号の信号レベルが所定のレベ
ルとされる。また、外部記憶装置がデータ処理装置から
の信号入力を受け付けない状態から信号入力待ち状態に
変わったとき、所定の周期にて信号レベルの変化を繰り
返すレディ信号が外部記憶装置から出力される。また、
外部記憶装置が制御命令データに基づく処理を行ってお
りデータ処理装置からの信号入力を受け付けない状態の
ときには、外部装置側シリアル信号入出力部から、信号
レベルが一定のビジー信号がステータス信号として出力
されるか或いは、外部装置側シリアル信号入出力部から
の信号の出力が停止される。また、外部記憶装置が制御
命令データを受信したときにエラーが生じた場合には、
外部装置側シリアル信号入出力部からの信号の出力が停
止される。
【0058】本発明に係るデータ伝送方法は、データ処
理装置と外部記憶装置との間でデータの伝送を行うデー
タ伝送方法である。
【0059】このデータ伝送方法において使用される上
記データ処理装置は、上記外部記憶装置との間でデータ
の送受信をシリアル信号によって行うホスト側シリアル
信号入出力部と、上記ホスト側シリアル信号入出力部に
より送受信されるデータの切り換えのタイミングを管理
するコントロール信号を上記外部記憶装置に供給するコ
ントロール信号出力部と、上記ホスト側シリアル信号入
出力部により送受信されるデータの同期信号を上記外部
記憶装置に供給する同期信号出力部とを備える。ここ
で、上記ホスト側シリアル信号入出力部は、少なくと
も、上記外部記憶装置の動作を制御する制御命令データ
の送信、上記外部記憶装置の動作状態を表すステータス
信号の受信、上記外部記憶装置に書き込むデータの送
信、及び上記外部記憶装置から読み出すデータの受信
を、シリアル信号によって行う。
【0060】一方、上記外部記憶装置は、上記データ処
理装置との間でデータの送受信をシリアル信号によって
行う外部装置側シリアル信号入出力部と、上記外部装置
側シリアル信号入出力部により送受信されるデータの切
り換えのタイミングを管理するコントロール信号を上記
データ処理装置から受信するコントロール信号入力部
と、上記外部装置側シリアル信号入出力部により送受信
されるデータの同期信号を上記データ処理装置から受信
する同期信号入力部とを備える。ここで、上記外部装置
側シリアル信号入出力部は、少なくとも、上記制御命令
データの受信、上記ステータス信号の送信、書き込まれ
るデータの受信、及び読み出されるデータの送信を、シ
リアル信号によって行う。
【0061】そして、このデータ伝送方法では、上記ホ
スト側シリアル信号入出力部と上記外部装置側シリアル
信号入出力部との間で送受信されるデータに応じて、上
記コントロール信号出力部から出力されるコントロール
信号の信号レベルを所定のレベルとする。また、上記外
部記憶装置の状態が上記データ処理装置からの信号入力
を受け付けない状態から信号入力待ち状態に変わったと
きには、上記外部装置側シリアル信号入出力部から、所
定の周期にて信号レベルの変化を繰り返すレディ信号を
ステータス信号として出力する。また、上記外部記憶装
置の状態が、制御命令データに基づく処理を行っており
上記データ処理装置からの信号入力を受け付けない状態
のときには、上記外部装置側シリアル信号入出力部か
ら、信号レベルが一定のビジー信号をステータス信号と
して出力するか、或いは上記外部装置側シリアル信号入
出力部からの信号の出力を停止する。また、上記外部装
置側シリアル信号入出力部によって制御命令データを受
信する際にエラーが生じたときには、上記外部装置側シ
リアル信号入出力部からの信号の出力を停止する。
【0062】このデータ伝送方法では、ホスト側シリア
ル信号入出力部と外部装置側シリアル信号入出力部との
間で送受信されるデータに応じて、外部記憶装置に供給
されるコントロール信号の信号レベルが所定のレベルと
される。また、外部記憶装置がデータ処理装置からの信
号入力を受け付けない状態から信号入力待ち状態に変わ
ったとき、所定の周期にて信号レベルの変化を繰り返す
レディ信号が外部記憶装置から出力される。また、外部
記憶装置の状態が、制御命令データに基づく処理を行っ
ておりデータ処理装置からの信号入力を受け付けない状
態のときには、外部装置側シリアル信号入出力部から、
信号レベルが一定のビジー信号がステータス信号として
出力されるか、或いは外部装置側シリアル信号入出力部
からの信号の出力が停止される。また、外部装置側シリ
アル信号入出力部によって制御命令データを受信する際
にエラーが生じたときには、外部装置側シリアル信号入
出力部からの信号の出力が停止される。
【0063】
【発明の実施の形態】以下、本発明を適用した実施の形
態であるデータ処理装置とこのデータ処理装置の外部記
憶装置であるメモリカードについて、図面を参照しなが
ら説明する。
【0064】図1に示すように、データ処理装置10
は、データ処理部11と、レジスタ12と、ホスト側シ
リアルインターフェース回路13と、ホスト側コントロ
ーラ14とを備えている。また、メモリカード20は、
外観がカード状の記憶媒体であり、データ処理装置10
に接続されて外部記憶装置として用いられる。メモリカ
ード20は、メモリ21と、レジスタ22と、カード側
シリアルインターフェース回路23と、カード側コント
ローラ24とを備えている。
【0065】データ処理装置10のデータ処理部11
は、メモリカード20に記憶したデータを読み出して各
種データ処理を行い、また、各種データ処理をしてメモ
リカード20に書き込むデータを生成する。すなわち、
このデータ処理部11は、メモリカード20を用いる例
えばコンピュータ装置や、デジタルオーディオ信号の記
録再生装置、カメラ装置等のオーディオビジュアル機器
のデータ処理回路となる。
【0066】レジスタ12は、データ処理部11とホス
ト側シリアルインターフェース13とのバッファであ
る。つまり、データ処理装置10は、データ処理部11
からホスト側シリアルインターフェース回路13にデー
タを供給する場合は、データをこのレジスタ12に一時
格納した後にホスト側シリアルインターフェース回路1
3に供給する。同様に、データ処理装置10は、ホスト
側シリアルインターフェース回路13からデータ処理部
11にデータを供給する場合は、データを、このレジス
タ12に一時格納した後にデータ処理部11に供給す
る。
【0067】ホスト側シリアルインターフェース回路1
3は、データ処理部11からレジスタ12を介して供給
されたデータ及びカード側コントローラ24から供給さ
れるコマンドをシリアル信号に変換してメモリカード2
0に供給する。また、ホスト側シリアルインターフェー
ス回路13は、メモリカード20から供給されたシリア
ル信号のデータ及びコマンドをパラレル信号に変換し
て、データ処理部11及びカード側コントローラ24に
供給する。
【0068】また、ホスト側シリアルインターフェース
回路13は、各種データ及びコマンドの同期信号(CL
K)等をメモリカード20に供給する。また、ホスト側
シリアルインターフェース回路13は、メモリカード2
0から供給され、このメモリカード20の動作状態を示
すステータス(STATUS)信号を取得する。
【0069】ホスト側コントローラ14は、データ処理
部11のデータ処理動作、ホスト側シリアルインターフ
ェース回路13の各データの伝送動作の制御を行う。ま
た、ホスト側コントローラ14は、メモリカード20へ
の制御命令となるコマンドをレジスタ22を介してメモ
リカード20に供給する。
【0070】一方、メモリカード20のメモリ21は、
例えば、フラッシュメモリ等からなり、データ処理部1
1から供給されたデータを記憶する。
【0071】レジスタ22は、メモリ21とカード側シ
リアルインターフェース回路23とのバッファである。
つまり、メモリ21がデータ処理装置10からのデータ
を書き込む場合は、このレジスタ12に一時データを格
納した後に書き込むデータをメモリ21に供給する。同
様に、データ処理装置10がメモリ21からデータを読
み出す場合は、このレジスタ12に一時データを格納し
た後に読み出すデータをカード側シリアルインターフェ
ース回路23に供給する。すなわち、このレジスタ22
は、フラッシュメモリのいわゆるページバッファの機能
等を果たす回路である。
【0072】カード側シリアルインターフェース回路2
3は、カード側コントローラ24の制御に基づき、メモ
リ21から供給されるパラレル信号のデータ及びカード
側コントローラ24から供給されるコマンドをシリアル
信号に変換してデータ処理装置10に供給する。また、
カード側シリアルインターフェース回路23は、データ
処理装置10から供給されるシリアル信号のデータ及び
コマンドをパラレル信号に変換して、メモリ21及びカ
ード側コントローラ24に供給する。
【0073】また、カード側シリアルインターフェース
回路23は、各種データ及びコマンドの同期信号(CL
K)等をデータ処理装置10から取得する。また、カー
ド側シリアルインターフェース回路23は、ステータス
信号をデータ処理装置10に供給する。
【0074】カード側コントローラ24は、メモリ21
のデータの記憶動作,読み出し動作及び消去動作等をデ
ータ処理装置10から供給されるコマンド等に基づき制
御する。また、カード側コントローラ24は、カード側
シリアルインターフェース回路23の各データの伝送動
作の制御を行う。また、ホスト側コントローラ14は、
メモリカード20へのステータス信号をメモリカード2
0に供給する制御を行う。
【0075】以上のようなデータ処理装置10及びメモ
リカード20の間のデータの伝送は、ホスト側シリアル
インターフェース回路13とカード側シリアルインター
フェース回路23との間に設けられた伝送ラインを介し
て行われる。
【0076】データ処理装置10のカード側シリアルイ
ンターフェース回路23と、メモリカード20のカード
側シリアルインターフェース回路23の間には、CLK
ライン31と、コントロールライン32と、DTライン
33との3本の信号ラインが設けられている。
【0077】DTライン33には、主データ、すなわ
ち、データ処理部11によりデータ処理をしてメモリ2
1に書き込むデータ及びメモリ21からデータ処理部1
1に読み出すデータが伝送される。また、このDTライ
ン33には、データ処理装置10からメモリカード20
に供給する制御命令となるコマンドと、メモリカード2
0からデータ処理装置10に供給されるコマンドが伝送
される。すなわち、このDTライン33には、主データ
及びコマンドが、シリアル信号で双方向伝送される。
【0078】また、DTライン33には、一端が接地さ
れた抵抗33aが取り付けられている。この抵抗33a
は、いわゆるプルダウン抵抗であり、ホスト側シリアル
インターフェース回路13とカード側シリアルインター
フェース回路23との間での、DTライン33による信
号の送受信がなされていないとき、DTライン33の信
号レベルは、ローレベルとなる。換言すれば、DTライ
ン33による信号の送受信がなされていないとき、DT
ライン33の信号レベルは、上記抵抗33aの抵抗値等
によって定まる一定のレベルとなる。
【0079】なお、ここでは、抵抗33aとして、いわ
ゆるプルダウン抵抗を採用し、DTライン33による信
号の送受信がなされていないとき、DTライン33の信
号レベルがローレベルとなるようにしたが、抵抗33a
として、いわゆるプルアップ抵抗を採用し、DTライン
33による信号の送受信がなされていないとき、DTラ
イン33の信号レベルがハイレベルとなるようにしても
よい。
【0080】CLKライン31には、上述したDTライ
ン33に伝送される主データ及びコマンドの同期信号
が、データ処理装置10からメモリカード20に伝送さ
れる。
【0081】コントロールライン32には、コントロー
ル信号がデータ処理装置10からメモリカード20に伝
送される。このコントロール信号が供給されている期
間、例えばハイとなっている期間、上述した主データ及
びコマンドが伝送される。
【0082】ここで、上述したDTライン33には、主
データ及びコマンドに加えて、メモリカード20の動作
状態を示すステータス(STATUS)信号がメモリカ
ード20からデータ処理装置10に供給される。このメ
モリカード20からのステータス信号は、DTライン3
3に主データ及びコマンドが伝送されていない期間、す
なわち、コントロール信号が供給されていない期間、例
えば、ローの期間に供給される。このステータス信号に
は、メモリカード20が処理を行っていることを示すビ
ジー(BUSY)信号がある。例えば、メモリカード2
0が書き込み処理を行っている場合であって、データ処
理装置10からのアクセスを禁止するときには、このビ
ジー信号がメモリカード20からデータ処理装置10に
供給される。また、このステータス信号には、メモリカ
ード20からデータ処理装置10に対しての割り込みを
示すインタラプト(INTERRPUT)信号がある。
例えば、メモリカード20からデータ処理装置10に対
して割り込み命令を要求するときには、このインタラプ
ト信号が供給される。なお、このビジー信号やインタラ
プト信号は一例であり、ステータス信号としてメモリカ
ード20の動作状態を示す信号であればどんな信号であ
ってもよい。
【0083】このように、コントロール信号が供給され
ていない期間に、ステータス信号を供給するには、図2
に示すような出力回路をメモリカード20に設ければ良
い。
【0084】メモリカード20の出力回路25は、カー
ド側シリアルインターフェース回路23とDTライン3
3の入出力端子との間に設けられ、入力バッファ26
と、出力バッファ27と、切換スイッチ28と、オア回
路29とからなる。
【0085】入力バッファ26は、DTライン33と接
続され、データ処理装置10から供給されたシリアル信
号が入力され、このシリアル信号をカード側シリアルイ
ンターフェース回路23に供給する。
【0086】出力バッファ27は、切換スイッチ28を
介して供給されるシリアル信号、ビジー信号及びインタ
ラプト信号をDTライン33に出力する。
【0087】また、カード側コントローラ24から供給
されるビジー信号およびインタラプト信号は、オア回路
23により論理和がとられ、切換スイッチ28の端子2
8bに供給される。またカード側シリアルインターフェ
ース回路23から供給されるシリアル信号は、切換スイ
ッチ28の端子28aに供給される。
【0088】切換スイッチ28は、コントロール信号が
ハイのときは、端子28a側に切り換えられる。切換ス
イッチ28が端子28a側に切り換えられると、カード
側シリアルインターフェース回路23からのシリアル信
号が、出力バッファ27に供給される。また、切換スイ
ッチ28は、コントロール信号がローのときは、端子2
8b側に切り換えられる。切換スイッチ28が端子28
b側に切り換えられると、カード側コントローラ24か
らのビジー信号及びインタラプト信号等のステータス信
号は、出力バッファ27に供給される。
【0089】このような伝送ラインに伝送される各種信
号のタイムチャートは、図3に示すようになる。この図
3に示すタイムチャートを用いて、メモリカード20に
記憶する主データを読み出す場合について説明する。
【0090】まず、時刻t21において、データ処理装置
10は、コントロールライン32を介してコントロール
信号をメモリカード20に供給する。メモリカード20
は、このコントロール信号を取得することにより、デー
タ処理装置10から供給されるコマンドを取得する準備
をする。そして、データ処理装置10は、このコントロ
ール信号を供給するとともに、DTライン33を介して
読み出し命令を示すコマンド等をメモリカード20に供
給する。また、データ処理装置10は、このコマンド等
とともに、CLKライン31を介して同期信号をメモリ
カード20に供給する。
【0091】データ処理装置10は、この読み出しコマ
ンド等を供給し終えると、時刻t22において、コマン
ド,コントロール信号及び同期信号の供給を停止する。
なお、同期信号は、この時刻t22において供給を停止し
なくてもよい。
【0092】メモリカード20は、コマンドの取得をし
終えると、この供給されたコマンドに基づく制御を行う
ため、ビジー信号をDTライン33を介してデータ処理
装置10に供給する。データ処理装置10は、この時点
でコントロール信号を供給していないため、メモリカー
ド20から供給された信号がビジー信号であるというこ
とを判断することができる。そして、このビジー信号を
供給すると、メモリカード20は、指定されたアドレス
の主データをメモリ21からレジスタ22に読み出す。
【0093】メモリカード20は、レジスタ22に主デ
ータを読み出すと、時刻t23において、DTライン33
を介して、ビジー信号の供給を停止する。すなわち、デ
ータ処理装置10に対して主データを供給する準備がで
きたことを示すレディー状態を知らせる。
【0094】データ処理装置10は、時刻t24におい
て、ビジー信号の供給が停止したことを知ると、メモリ
カード20が供給したコマンドに基づく制御が終了した
と判断して、コントロール信号と同期信号の供給をす
る。メモリカード20は、コントロール信号が供給され
たことに基づき、主データをDTライン33を介してこ
の供給された同期信号に同期させ、データ処理装置10
に伝送する。
【0095】そして、メモリカード20が主データの伝
送を終了すると、データ処理装置10は、時刻t25にお
いて、同期信号とコントロール信号の供給を停止する。
【0096】なお、メモリカード20は、この読み出し
処理をした結果等により、メモリカード20の内部状態
に変化が生じた場合は、必要に応じて、時刻t26に示す
ように、DTライン33を介して割り込みを示すインタ
ラプト信号をデータ処理装置10に供給する。データ処
理装置10は、コントロール信号を供給していないこと
からメモリカード20から供給された信号がインタラプ
ト信号であると判断でき、このインタラプト信号が供給
されると、例えば、この割り込み要因をメモリカード2
0から取得するため、コントロール信号を供給して対応
したコマンドの供給を行う。
【0097】以上のように、データ処理装置10及びメ
モリカード20では、メモリカード20からのステータ
ス信号をDTライン33を用いて伝送することにより、
信号ラインを少なくすることができる。従って、例え
ば、ビジー信号やインタラプト信号の為の信号ラインを
特別に設ける必要がなく、簡単な構成で確実なデータの
伝送をすることができる。また、インタラプト信号を設
けずにデータ処理装置とメモリカードの間でデータの伝
送を行った場合には、必ず、一定時間毎ポーリングを行
わなければならなかったが、このデータ処理装置10で
は、ポーリングの必要がない。
【0098】ところで、以上のようなデータ処理装置1
0とメモリカード20との間のデータ伝送の場合、デー
タ処理装置10からメモリカード20に供給するコマン
ドの内容、又は、メモリカード20からデータ処理装置
10に供給するコマンドの内容は、予めホスト側コント
ローラ14やカード側コントローラ24により定められ
ている。例えば、書き込みコマンド、読み出しコマンド
又は消去コマンド等が予め定められている。これらのコ
マンドがDTライン33を介して伝送された場合、この
後にDTライン33に伝送されるデータやコマンド、或
いは、ステータス信号の順序は必ず決定される。
【0099】具体的には、データ処理装置10からメモ
リカード20に対して書き込みコマンドが伝送された場
合には、この書き込みコマンドの後に、メモリカード2
0に書き込もうとする主データがデータ処理装置10か
らメモリカード20に伝送される。そして、書き込みコ
マンド及び主データが伝送されたメモリカード20は、
当該主データの書き込み処理を行っている間、ビジー信
号をデータ処理装置10へ出力し、当該主データの書き
込み処理が完了したら、レディ信号をデータ処理装置1
0へ出力する。また、データ処理装置10からメモリカ
ード20に対して読み出しコマンドが伝送された場合、
メモリカード20は、当該読み出しコマンドに応じた主
データの読み出し処理を行う。この読み出し処理を行っ
ている間、メモリカード20はビジー信号をデータ処理
装置10へ出力し、読み出し処理が完了したら、メモリ
カード20はレディ信号をデータ処理装置10へ出力す
る。そして、データ処理装置10がレディ信号を受け取
った後、メモリカード20からデータ処理装置10に対
して主データが伝送され、これにより、主データの読み
出しが行われる。
【0100】そこで、以下に第2のデータ伝送方法とし
て、このようにDTライン33によって伝送されるデー
タの内容やその順序等がコマンドにより予め定められて
いる場合について説明する。
【0101】この第2のデータ伝送方法では、コントロ
ール信号を切り換えることによって、DTライン33を
伝送するデータの状態を設定する。すなわち、コントロ
ール信号を切り換えることによって、伝送するデータの
状態を確定して、データの伝送を行う。
【0102】DTライン33によって伝送されるデータ
の状態は、以下のように設定される。まず、データ処理
装置10からメモリカード20に対して何等制御命令す
なわちコマンドを供給せず、また、メモリカード20が
何等処理をしていない状態を初期状態として、“状態
0”とする。続いて、データ処理装置10からメモリカ
ード20に対してコマンドを供給している状態、例え
ば、書き込みコマンド,読み出しコマンド又は消去コマ
ンド等をDTライン33を介して供給している状態を
“状態1”とする。その後、“状態1”で供給したコマ
ンドに応じた処理が行われる“状態2”“状態3”へと
推移し、“状態3”の後に“状態0”へと戻る。
【0103】そして、コントロール信号は、このような
“状態0”から“状態3”までの状態を切り換える。す
なわち、“状態0”では、このコントロール信号はロー
となっており、この“状態0”の状態からコントロール
信号がハイとなると、“状態1”に切り換わる。続い
て、“状態1”の状態からコントロール信号がローとな
ると“状態2”に切り換わる。続いて、“状態2”の状
態からコントロール信号がハイとなると、“状態3”に
切り換わる。最後に、“状態3”の状態からコントロー
ル信号がローとなると、“状態0”に切り換わる。
【0104】このように、コントロール信号を切り換え
ることで、DTライン33によって伝送されるデータの
内容を切り換える。そして、データ処理装置10及びメ
モリカード20は、“状態1”において伝送されたコマ
ンドの内容に応じて、次の“状態2”,“状態3”に伝
送するデータの内容を確定し、それぞれの状態に応じた
処理を行う。
【0105】具体的には、例えば、メモリカード20か
らの主データの読み出しを行う場合には、先ず、“状態
1”とされ、データ処理装置10からメモリカード20
へ読み出しコマンドが伝送される。次に、“状態2”と
なり、読み出しコマンドに応じてメモリカード20によ
って主データの読み出し処理が行われる。この処理を行
っている間、メモリカード20からデータ処理装置10
にビジー信号が伝送され、当該処理が完了したら、メモ
リカード20からデータ処理装置10にレディ信号が伝
送される。そして、データ処理装置10によってレディ
信号が検出されたら“状態3”となり、メモリカード2
0から読み出された主データがDTライン33を介して
メモリカード20からデータ処理装置10へ伝送され
る。そして、主データの伝送が完了したら“状態0”へ
戻る。
【0106】或いは、例えば、メモリカード20への主
データの書き込みを行う場合には、先ず、“状態1”と
され、データ処理装置10からメモリカード20へ書き
込みコマンドが伝送される。次に、“状態2”となり、
メモリカード20へ書き込む主データがDTライン33
を介してデータ処理装置10からメモリカード20に伝
送される。次に、“状態3”となり、書き込みコマンド
に応じてメモリカード20によって主データの書き込み
処理が行われる。この処理を行っている間、メモリカー
ド20からデータ処理装置10へビジー信号が伝送さ
れ、当該処理が完了したら、メモリカード20からデー
タ処理装置10へレディ信号が伝送される。そして、デ
ータ処理装置10によってレディ信号が検出されたら
“状態0”へ戻る。
【0107】或いは、例えば、メモリカード20に書き
込まれている主データの消去を行う場合には、先ず、
“状態1”のときに、データ処理装置10からメモリカ
ード20へ消去コマンドが伝送される。次に、“状態
2”となり、消去コマンドに応じてメモリカード20に
よって主データの消去処理が行われる。この処理を行っ
ている間、メモリカード20からデータ処理装置10に
ビジー信号が伝送され、当該処理が完了したら、メモリ
カード20からデータ処理装置10にレディ信号が伝送
される。そして、データ処理装置10によってレディ信
号が検出されたら“状態0”へ戻る。
【0108】このように、DTライン33に伝送される
データに応じてコントロール信号を切り換えることによ
り、データ伝送の状態を制御する第2のデータ伝送方法
について、図4及び図5のタイムチャートを参照して更
に詳細に説明する。ここで、図4に示すタイムチャート
は、データ処理装置10によってメモリカード20に書
き込まれている主データを読み出すときのタイムチャー
トの一例である。また、図5に示すタイムチャートは、
データ処理装置10によってメモリカード20に主デー
タを書き込むときのタイムチャートの一例である。
【0109】まず、図4を参照して主データの読み出し
について説明する。
【0110】データ処理装置10とメモリカード20と
の間で何等データの伝送が行われていない状態では、コ
ントロール信号がローとなっており、“状態0”の初期
状態となっている。そして、主データの読み出しに関す
る処理は、この“状態0”の初期状態から開始される。
【0111】主データの読み出しに関する処理を開始す
る時刻t31において、データ処理装置10は、コントロ
ールライン32を介してメモリカード20に供給される
コントロール信号をローからハイに切り換える。従っ
て、DTライン33に伝送されるデータの状態は、“状
態0”から“状態1”に切り換えられる。メモリカード
20は、このコントロール信号を取得することにより、
“状態0”から“状態1”となったことを判断して、デ
ータ処理装置10から供給されるコマンドを取得する準
備をする。そして、データ処理装置10は、この“状態
1”のときに、DTライン33を介して読み出しコマン
ドをメモリカード20に供給するとともに、その同期信
号をCLKライン31を介してメモリカード20に供給
する。ここで、メモリカード20は、この“状態1”の
状態で読み出しコマンドを取得することにより、後の
“状態2”及び“状態3”でDTライン33を介して伝
送されるデータの内容を確定する。
【0112】データ処理装置10は、読み出しコマンド
の供給が完了した時刻t32において、コントロール信号
をハイからローに切り換える。すなわち、“状態1”か
ら“状態2”に切り換える。
【0113】“状態2”となったら、メモリカード20
は、“状態1”のときに供給された読み出しコマンドに
基づく処理、具体的には、読み出しコマンドで指定され
たアドレスの主データをメモリ21からレジスタ22に
読み出す処理を行う。そして、この処理を行っている
間、メモリカード20は、ステータス信号としてビジー
信号をDTライン33を介してデータ処理装置10に供
給する。すなわち、“状態2”のとき、メモリカード2
0は、先ず、ステータス信号としてビジー信号を出力す
る。このとき、データ処理装置10は、メモリカード2
0に供給したコマンドが読み出しコマンドであり、且つ
現在の状態が“状態2”であることから、メモリカード
20から出力されている信号がステータス信号であると
判断する。
【0114】その後、レジスタ22への主データの読み
出しが完了したら、メモリカード20は、レジスタ22
への主データの読み出しが完了した時刻t33において、
DTライン33を介して、ステータス信号として、ビジ
ー信号の出力を停止して、データ処理装置10に対して
主データを供給する準備ができたことを示すレディー信
号の出力を開始する。すなわち、“状態2”のとき、メ
モリカード20は、レジスタ22への主データの読み出
しが完了したら、ステータス信号としてレディ信号を出
力する。
【0115】なお、本例では、“状態2”のときに、D
Tライン33を介してメモリカード20から出力される
信号がハイのときをビジー信号として、ローのときをレ
ディ信号としている。そして、この“状態2”のとき、
データ処理装置10は、メモリカード20に供給したコ
マンドが読み出しコマンドであり、且つ現在の状態が
“状態2”であることから、メモリカード20から出力
されている信号がステータス信号であると判断すること
ができる。したがって、メモリカード20からDTライ
ン33を介して出力される信号をハイからローに切り換
えるだけでも、データ処理装置10は、当該信号がビジ
ー信号からレディ信号に切り換わったことを検出するこ
とができる。
【0116】そして、データ処理装置10は、メモリカ
ード20からレディ信号を受け取ったら、読み出しコマ
ンドに基づくメモリカード20の処理が完了したと判断
する。そして、読み出しコマンドに基づくメモリカード
20の処理が完了したと判断された時刻t34において、
コントロール信号をローからハイに切り換える。すなわ
ち、“状態2”から“状態3”に切り換える。
【0117】そして、“状態3”となったら、メモリカ
ード20は、“状態2”のときにレジスタ22へ読み出
した主データを、DTライン33を介してデータ処理装
置10に伝送する。その後、メモリカード20からデー
タ処理装置10への主データの伝送が完了した時刻t35
において、データ処理装置10は、同期信号の供給を止
めるとともに、コントロール信号をハイからローに切り
換える。すなわち、主データの伝送を行う“状態3”か
ら、初期状態の“状態0”へと状態が戻される。
【0118】なお、以上のような読み出し処理の影響等
により、メモリカード20の内部状態に変化が生じて、
何らかの割り込み処理を行う必要が生じた場合、メモリ
カード20は、時刻t36に示すように、“状態0”のと
きに、割り込みを示すインタラプト信号をDTライン3
3を介してデータ処理装置10に供給する。ここで、デ
ータ処理装置10は、“状態0”のときにメモリカード
20からDTライン33を介して信号が供給されたとき
には、当該信号がインタラプト信号であると判別するよ
うに予め設定しておく。これにより、この信号は、デー
タ処理装置10によってインタラプト信号であると判断
される。そして、このインタラプト信号を受け取ったデ
ータ処理装置10は、当該インタラプト信号に基づい
て、必要な処理を行う。
【0119】つぎに、図5を参照して主データの書き込
みについて説明する。
【0120】データ処理装置10とメモリカード20と
の間で何等データの伝送が行われていない状態では、コ
ントロール信号がローとなっており、“状態0”の初期
状態となっている。そして、主データの書き込みに関す
る処理は、この“状態0”の初期状態から開始される。
【0121】主データの書き込みに関する処理を開始す
る時刻t41において、データ処理装置10は、コントロ
ールライン32を介してメモリカード20に供給される
コントロール信号をローからハイに切り換える。従っ
て、DTライン33に伝送されるデータの状態は、“状
態0”から“状態1”に切り換えられる。メモリカード
20は、このコントロール信号を取得することにより、
“状態0”から“状態1”となったことを判断して、デ
ータ処理装置10から供給されるコマンドを取得する準
備をする。そして、データ処理装置10は、この“状態
1”のときに、DTライン33を介して書き込みコマン
ドをメモリカード20に供給するとともに、その同期信
号をCLKライン31を介してメモリカード20に供給
する。ここで、メモリカード20は、この“状態1”の
状態で書き込みコマンドを取得することにより、後の
“状態2”及び“状態3”でDTライン33を介して伝
送されるデータの内容を確定する。
【0122】そして、データ処理装置10は、書き込み
コマンドの供給が完了した時刻t42において、コントロ
ール信号をハイからローに切り換える。すなわち、“状
態1”から“状態2”に切り換える。
【0123】“状態2”のとき、データ処理装置10
は、メモリカード20に書き込もうとする主データをD
Tライン33を介してメモリカード20へ伝送し、この
主データのメモリカード20への伝送が完了した時刻t
43において、コントロール信号をローからハイに切り換
える。すなわち、“状態2”から“状態3”に切り換え
る。
【0124】“状態3”となったら、メモリカード20
は、“状態1”のときに供給された書き込みコマンドに
基づく処理、具体的には、“状態2”のときにデータ処
理装置10から伝送された主データをメモリ21に書き
込む処理を行う。この処理を行っている間、メモリカー
ド20は、ステータス信号としてビジー信号をDTライ
ン33を介してデータ処理装置10に供給する。すなわ
ち、“状態3”のとき、メモリカード20は、先ず、ス
テータス信号としてビジー信号を出力する。このとき、
データ処理装置10は、メモリカード20に供給したコ
マンドが書き込みコマンドであり、且つ現在の状態が
“状態3”であることから、メモリカード20から出力
されている信号がステータス信号であると判断する。
【0125】その後、レジスタ22への主データの書き
込みが完了したら、メモリカード20は、レジスタ22
への主データの書き込みが完了した時刻t44において、
ステータス信号として、ビジー信号の出力を停止して、
主データの書き込みが完了したことを示すレディー信号
の出力を開始する。すなわち、“状態3”のとき、メモ
リカード20は、レジスタ22への主データの書き込み
が完了したら、ステータス信号としてレディ信号を出力
する。
【0126】なお、本例では、“状態3”のときに、D
Tライン33を介してメモリカード20から出力される
信号がハイのときをビジー信号として、ローのときをレ
ディ信号としている。そして、この“状態3”のとき、
データ処理装置10は、メモリカード20に供給したコ
マンドが書き込みコマンドであり、且つ現在の状態が
“状態3”であることから、メモリカード20から出力
されている信号がステータス信号であると判断すること
ができる。したがって、メモリカード20からDTライ
ン33を介して出力される信号をハイからローに切り換
えるだけでも、データ処理装置10は、当該信号がビジ
ー信号からレディ信号に切り換わったことを検出するこ
とができる。
【0127】そして、データ処理装置10は、メモリカ
ード20からレディ信号を受け取ったら、書き込みコマ
ンドに基づくメモリカード20の処理が完了したと判断
する。そして、書き込みコマンドに基づくメモリカード
20の処理が完了したと判断された時刻t45において、
データ処理装置10は、同期信号の供給を止めるととも
に、コントロール信号をハイからローに切り換える。す
なわち、主データの書き込みを行っている状態である
“状態3”から、初期状態の“状態0”へと状態が戻さ
れる。
【0128】なお、以上のような書き込み処理の影響等
により、メモリカード20の内部状態に変化が生じて、
何らかの割り込み処理を行う必要が生じた場合、メモリ
カード20は、時刻t46に示すように、“状態0”のと
きに、割り込みを示すインタラプト信号をDTライン3
3を介してデータ処理装置10に供給する。ここで、デ
ータ処理装置10は、“状態0”のときにメモリカード
20からDTライン33を介して信号が供給されたとき
には、当該信号がインタラプト信号であると判別するよ
うに予め設定しておく。これにより、この信号は、デー
タ処理装置10によってインタラプト信号であると判断
される。そして、このインタラプト信号を受け取ったデ
ータ処理装置10は、当該インタラプト信号に基づい
て、必要な処理を行う。
【0129】以上のように、本発明を適用したデータ処
理装置10及びメモリカード20では、コントロール信
号を切り換えてDTライン33に伝送するデータの内容
を確定するようにしており、これにより、DTライン3
3によって、コマンドや主データだけでなく、ステータ
ス信号やインタラプト信号も伝送することが可能となっ
ている。そのため、データ処理装置10とメモリカード
20との間の信号ラインを少なくすることができる。従
って、例えば、ビジー信号やインタラプト信号のための
信号ラインを特別に設ける必要がなく、簡単な構成で確
実なデータの伝送をすることができる。また、DTライ
ン33に伝送させるデータの切り換えのオーバーヘッド
を少なくすることもでき、データの伝送の効率が高くな
る。
【0130】なお、本発明の実施の形態としてデータ処
理装置10とメモリカード20の場合を説明したが、本
発明をメモリカード20ではなく、他のデータ処理装置
に適用することができる。この場合は、予め、伝送され
るコマンド等を他のデータ処理装置に設定しておくこと
が必要となるが、メモリカード20に対するコマンドの
みならず、あらゆるコマンドを伝送することができる。
【0131】また、データ処理装置10とメモリカード
20との間の第2のデータの伝送方法の説明では、コン
トロール信号で切り換えるDTライン33の伝送データ
の内容を、状態0,状態1,状態2,状態3の4パター
ンについて、例示して説明したがこの4パターンに限ら
ず、伝送するコマンドの内容に応じてこれ以上のパター
ンに切り換えてもよい。
【0132】また、データ処理装置10とメモリカード
20との間の第2のデータの伝送方法の説明では、DT
ライン33の伝送データの状態をコントロール信号のオ
ンオフで切り換える場合について説明したが、図6や図
7に示すように、パルス信号で切り換えるようにしても
よい。なお、図6及び図7は、コントロール信号として
パルス信号を用いたときのタイムチャートであり、図6
は、図4と同様に、データ処理装置10によってメモリ
カード20に書き込まれている主データを読み出すとき
のタイムチャート、図7は、図5と同様に、データ処理
装置10によってメモリカード20に主データを書き込
むときのタイムチャートである。
【0133】さらに、以上説明したメモリカード20に
は、例えば、CLKライン31、コントロールライン3
2及びDTライン33の他に、1本の電源ライン、3本
のグランドライン、及び、3本のリザーブラインを設け
て、合計10本の信号ラインを有する小型のメモリカー
ドとしてもよい。なお、3本のリザーブラインを設けた
ときには、これら3本のリザーブラインをDTラインと
して使用して、先のDTライン33と合わせてDTライ
ンを4本とし、これら4本のDTラインをパラレルに使
用するようにしてもよい。また、3本のリザーブライン
を設けたときには、これら3本のリザーブラインをそれ
ぞれCLKライン、コントロールライン及びDTライン
として使用して、先のCLKライン31、コントロール
ライン32及びDTライン33と合わせて、CLKライ
ン、コントロールライン及びDTラインの組みを2つ設
けるようにしてもよい。
【0134】ところで、以上の説明で挙げた第2のデー
タ伝送方法において、DTライン33で伝送されるコマ
ンドや主データについては、エラー訂正コード等を一緒
に伝送することで、外部からのノイズ等に対処できる
が、コントロールライン31で伝送されるコントロール
信号については、ハイからローへの切り換え、又はロー
からハイへの切り換えだけで、“状態0”“状態1”
“状態2”“状態3”の推移を示すようにしているの
で、外部からのノイズ等の影響を受ける恐れがある。
【0135】例えば、図4及び図5に挙げた例では、
“状態0”及び“状態2”のときにコントロール信号を
ローとして、“状態1”及び“状態3”のときにコント
ロール信号をハイとしている。そして、“状態0”と
“状態2”との判別や、“状態1”と“状態3”との判
別は、それらの状態の推移を追うことにより、判別する
ようにしている。したがって、状態の推移が正しく検出
されないと、メモリカード20は、“状態0”と“状態
2”とを間違えて判断してしまったり、“状態1”と
“状態3”とを間違えて判断してしまったりする恐れが
ある。
【0136】そして、例えば、図4に示すように主デー
タの読み出しを行う際に、コントロール信号にノイズが
のり、メモリカード20が“状態1”と“状態3”とを
間違えて判断してしまうと、データ処理装置10からメ
モリカード20に送られるコマンドと、メモリカード2
0から読み出された主データとが、DTライン33上で
ぶつかってしまう可能性がある。
【0137】また、例えば、図4に示すように主データ
の読み出しを行う際に、コントロール信号にノイズがの
り、メモリカード20が“状態0”と“状態2”とを間
違えて判断してしまうと、“状態2”のときに出力すべ
きビジー信号やレディ信号が“状態0”のときに送出さ
れてしまったり、“状態0”のときに出力すべきインタ
ラプト信号が“状態2”のときに送出されてしまったり
する可能性がある。
【0138】また、例えば、図5に示すように主データ
の書き込みを行う際に、コントロール信号にノイズがの
り、メモリカード20が“状態1”と“状態3”とを間
違えて判断してしまうと、データ処理装置10からメモ
リカード20に送られるコマンドと、メモリカード20
から出力されるステータス信号とが、DTライン33上
でぶつかってしまう可能性がある。或いは、データ処理
装置10の側はメモリカード20からのレディ信号を待
ち、メモリカード20の側はデータ処理装置10からの
コマンドを待つような状態となり、DTライン33での
データの送受信が止まってしまう可能性もある。
【0139】また、例えば、図5に示すように主データ
の書き込みを行う際に、コントロール信号にノイズがの
り、メモリカード20が“状態0”と“状態2”とを間
違えて判断してしまうと、データ処理装置10からメモ
リカード20に送られる主データと、メモリカード20
から出力されたインタラプト信号がDTライン33上で
ぶつかってしまう可能性がある。
【0140】以上のような問題を回避するには、例え
ば、レディ信号を所定の周期にて信号レベルの変化が繰
り返される信号とし、メモリカード20からの信号出力
がない状態をビジー信号として検出するようにすればよ
い。以下、このようにレディ信号及びビジー信号を検出
するようにした例について、具体的に説明する。
【0141】なお、以下の説明では、メモリカード20
に書き込まれている主データを読み出す場合を例に挙
げ、図8のタイムチャート、図9及び図10のフローチ
ャートを参照して説明する。ここで、図8は、図4と同
様に、メモリカード20に書き込まれている主データを
読み出すときのタイムチャートであるが、本例ではビジ
ー信号やレディ信号の内容が図4の例とは異なる。ま
た、図9は、メモリカード20に書き込まれている主デ
ータを読み出す際のデータ処理装置10の側の処理の流
れを示すフローチャートであり、図10は、メモリカー
ド20に書き込まれている主データを読み出す際のメモ
リカード20の側の処理の流れを示すフローチャートで
ある。
【0142】まず、図8及び図9を参照しながら、デー
タ処理装置10の側の処理について説明する。
【0143】メモリカード20から主データを読み出す
とき、データ処理装置10は、先ず、メモリカード20
からの主データの読み出しを指示するコマンドである読
み出しコマンドをレジスタ12に書き込む。その後、ス
テップS1に示すように、データ処理装置10は、ホス
ト側コントローラ14の制御により、ホスト側シリアル
インターフェース回路13から出力されるコントロール
信号をハイにして“状態1”にする(図8の時刻
51)。また、この“状態1”のとき、データ処理装置
10は、レジスタ12からホスト側シリアルインターフ
ェース回路13へ読み出しコマンドを読み出して、当該
読み出しコマンドにエラー訂正コード等を付けた上で、
当該読み出しコマンドを、DTライン33を介してメモ
リカード20へ送出する。
【0144】そして、読み出しコマンドの送出が完了し
たら、データ処理装置10は、ホスト側コントローラ1
4の制御により、ホスト側シリアルインターフェース回
路13から出力されるコントロール信号をローにして
“状態2”にする(図8の時刻t52)。また、この“状
態2”のとき、データ処理装置10は、メモリカード2
0から送られてくるステータス信号の検出を行う。そし
て、ステップS2において、データ処理装置10は、ビ
ジー信号が検出されたか否かを判断する。
【0145】このとき、ホスト側シリアルインターフェ
ース回路13は、DTライン33を介して送られてくる
信号が、信号レベルに特別な変化のないほぼ一定の信号
(以下、DC信号と称する。)の場合には、当該DC信
号が、メモリカード20が信号の入力を受け付けない状
態であることを示すビジー信号であると判断する。ま
た、DTライン33を介して送られてくる信号が、所定
の周期にて信号レベルの変化が繰り返される信号(以
下、AC信号と称する。)の場合には、当該信号が、メ
モリカード20が信号の入力待ち状態であることを示す
レディ信号であると判断する。
【0146】このとき、ホスト側シリアルインターフェ
ース回路13は、DTライン33を介して送られてくる
信号が、DC信号であるか、AC信号であるかを判断す
るだけである。したがって、ホスト側シリアルインター
フェース回路13は、メモリカード20から一定のレベ
ルの信号が送られているときに、当該信号をビジー信号
として検出するだけでなく、メモリカード20が信号の
出力を停止しているときも、ステータス信号がビジー信
号になっていると判断する。
【0147】そして、ステップS2において、ビジー信
号が検出された場合には、ステップS3へ進む。ステッ
プS3において、データ処理回路10は、ビジー信号が
予め規定された所定時間以上続いているか否かを判断す
る。そして、ビジー信号が予め規定された所定時間以上
続いている場合には、タイムアウトが発生したものとし
て、ステップS1へ戻って処理を繰り返す。すなわち、
ビジー信号が予め規定された所定時間以上続いている場
合、データ処理回路10は、メモリカード20の側で何
らかのエラーが発生したものと判断して、もう一度“状
態1”に戻って読み出しコマンドの送出をやり直す。
【0148】一方、ビジー信号が予め規定された所定時
間に達していない場合には、ステップS2へ戻って処理
を繰り返す。すなわち、メモリカード20からのステー
タス信号がビジー信号からレディ信号に変わるまで、デ
ータ処理回路10は、ステップS2及びステップS3の
処理を繰り返す。
【0149】なお、後述するように、メモリカード20
は、何らかのエラーが発生したときには、信号の出力を
止めるようになっている。このとき、DTライン33の
信号レベルは、いわゆるプルダウン抵抗として作用する
抵抗33aがDTライン33に接続されているので、直
前の状態がローのときには、ローの状態が維持され、直
前の状態がハイのときには徐々にローの状態へと変化す
る。そして、これらの状態は、いずれの場合も、データ
処理装置10には、DC信号として、すなわちビジー信
号として検出される。すなわち、メモリカード20の側
でエラーが発生した場合には、ビジー信号が継続される
こととなる。したがって、メモリカード20の側でエラ
ーが発生した場合には、ステップS2及びステップS3
での判断により、当該エラーの発生を検出することがで
きる。
【0150】換言すれば、このデータ処理装置10及び
メモリカード20では、メモリカード20にエラーが発
生した場合、エラーの発生を示す特別な信号をメモリカ
ード20からデータ処理装置10に送出することなく、
データ処理装置10によってエラーの発生が検出される
ようになっている。
【0151】一方、メモリカード20の処理にエラーが
発生することなく無事に処理が完了して、メモリカード
20が外部からの信号入力を受け付ける状態となると、
メモリカード20から出力されるステータス信号は、ビ
ジー信号からレディ信号に変わる(図8の時刻t53)。
ここで、レディ信号は、上述したように、所定の周期に
て信号レベルの変化が繰り返されるAC信号である。こ
のレディ信号は、データ処理装置10によって速やか且
つ確実に検出されるように、同期信号の周波数以下の周
波数で信号レベルが変化するような信号としておくこと
が好ましい。具体的には、例えば、同期信号の1/2の
周波数で、信号レベルがハイ、ロー、ハイ、ローと反転
を繰り返すような信号とする。
【0152】そして、ステップS2において、ビジー信
号が検出されなくなったら、すなわちレディ信号が検出
されたら、ステップS4へ進む。ステップS4におい
て、データ処理装置10は、ホスト側コントローラ14
の制御により、ホスト側シリアルインターフェース回路
13から出力されるコントロール信号をハイにして“状
態3”にする(図8の時刻t54)。また、この“状態
3”のとき、データ処理装置10は、メモリカード20
から読み出された主データを、ホスト側シリアルインタ
ーフェース回路13によって受信する。ホスト側シリア
ルインターフェース回路13によって受信された主デー
タは、ホスト側コントローラ14の制御により、レジス
タ12を介してデータ処理部11へ転送される。
【0153】メモリカード20から読み出された主デー
タの受信が完了したら、データ処理装置10は、ホスト
側コントローラ14の制御により、ホスト側シリアルイ
ンターフェース回路13から出力されるコントロール信
号をローにして“状態0”にする(図8の時刻t55)。
【0154】その後、ステップS5において、データ処
理装置10は、インタラプト信号が検出されたか否かを
判断する。ここで、インタラプト信号は、メモリカード
20が何らかの割り込み処理を要求していることを示す
信号である。そして、インタラプト信号が検出された
ら、ステップS6へ進む(図8の時刻t56)。ステップ
S6において、データ処理装置10は、検出されたイン
タラプト信号をデータ処理部11に送り、その後、当該
インタラプト信号に応じた割り込み処理を行うために、
ステップS1へ戻って処理を繰り返す。
【0155】一方、ステップS5でインタラプト信号が
検出されていない場合には、ステップS7へ進む。ステ
ップS7において、データ処理装置10は、メモリカー
ド20に対して行うべき何らかの処理があるか否か、す
なわち、メモリカード20に送出すべきコマンドがある
か否かを判断する。そして、データ処理装置10は、メ
モリカード20に送出すべきコマンドがない場合は、ス
テップS5へ戻って処理を繰り返し、メモリカード20
に送出すべきコマンドがある場合は、ステップS1へ戻
ってコマンドの送出から処理を繰り返す。すなわち、イ
ンタラプト信号が発生する前に、メモリカード20に対
する何らかの処理の要求、例えばメモリカード20の内
部のステータスを検出する処理の要求等があったら、ス
テップS1へ戻って、当該処理に対応したコマンドの送
出を行う。
【0156】つぎに、図8及び図10を参照しながら、
メモリカード20の側の処理について説明する。
【0157】データ処理装置10によって主データが読
み出されるとき、メモリカード20は、先ず、ステップ
S11において、ホスト側シリアルインターフェース回
路13から出力されるコントロール信号がハイであり、
且つ、現在の状態が“状態1”であるとメモリカード2
0が認識しているときに、ホスト側シリアルインターフ
ェース回路13からDTライン33を介して送られてき
たデータを、コマンドとして受け取る(図8の時刻
51)。なお、データ処理装置10からのデータの送出
が完了すると、コントロール信号はローからハイに切り
換わる。
【0158】次に、ステップS12において、ステップ
S11におけるコマンドの受信時にエラーが生じたか否
かを判断する。このとき、エラーが生じるのは、例え
ば、メモリカード20の側は“状態1”であると認識し
ていたが、データ処理装置10の側は“状態3”である
と認識しており、送られてきたデータがコマンドではな
かった場合である。
【0159】そして、コマンドの受信時にエラーが生じ
た場合には、ステップS13に進み、メモリカード20
からの信号出力を停止した上で、ステップS11へ戻っ
て、データ処理装置10からのコマンドの再入力の待ち
状態となる。すなわち、カード側シリアルインターフェ
ース回路23は、ホスト側シリアルインターフェース回
路13からのコマンドの受信時にエラーが生じたときに
は、信号の出力を停止して、新たなコマンドの入力待ち
状態となる。なお、メモリカード20からの信号出力が
停止しているとき、データ処理装置10の側はビジー信
号を検出している状態となる。
【0160】一方、コマンドの受信時にエラーが生じて
いない場合には、“状態2”に移行する(図8の時刻t
52)。そして、ステップS14へ進んで、メモリカード
20は、ステップS11で受信したコマンドに応じた処
理を行うとともに、データ処理装置10への主データの
送出の準備が完了したか否かを判別する。そして、準備
が完了していなければ、ステップS15へ進み、準備が
完了したら、ステップS16へ進む。
【0161】ステップS15において、カード側シリア
ルインターフェース回路23は、信号レベルが一定のビ
ジー信号を出力し、その後、ステップS14に戻って、
データ処理装置10への主データの送出の準備が完了し
たか否かの判別を繰り返す。すなわち、カード側シリア
ルインターフェース回路23は、データ処理装置10へ
の主データの送出の準備が完了するまで、信号レベルが
一定のビジー信号の出力を継続する。
【0162】そして、データ処理装置10への主データ
の送出の準備が完了したらステップS16へ進み、ステ
ップS16において、カード側シリアルインターフェー
ス回路23は、ホスト側シリアルインターフェース回路
13へレディ信号を送出する(図8の時刻t53)。ここ
で、レディ信号は、上述したように、例えば、同期信号
の1/2の周波数の信号である。
【0163】レディ信号がデータ処理装置10によって
検出されると、コントロール信号がローからハイに切り
換わる。すなわち、“状態2”から“状態3”に切り換
わる(図8の時刻t54)。“状態3”となったら、ステ
ップS17において、カード側コントローラ24は、ス
テップS11で受信したコマンドによって読み出すよう
に指示された主データを、カード側シリアルインターフ
ェース回路23を介して、DTライン33により、ホス
ト側シリアルインターフェース回路13へ、CLKライ
ンによって伝送されている同期信号に同期させて送出す
る。そして、この主データ全てがデータ処理装置10に
よって受信されると、コントロール信号はハイからロー
に切り換わる。すなわち、“状態3”から“状態0”に
切り換わる(図8の時刻t55)。
【0164】次に、ステップS18において、カード側
コントローラ24は、何らかの割り込み処理の要求があ
るか否かを判断する。そして、割り込み処理の要求がな
い場合は、ステップS19へ進み、割り込み処理の要求
がある場合は、ステップS20へ進む。
【0165】ステップS19において、カード側コント
ローラ24は、ホスト側シリアルインターフェース回路
13から供給されるコントロール信号がローからハイに
切り換わったか否か、すなわち、“状態0”から“状態
1”に切り換わったか否かを判断する。そして、“状態
1”に切り換わったならば、ステップS11へ戻って、
コマンドの受信から処理を繰り返す。一方、“状態0”
のままならば、ステップS18へ戻って処理を繰り返
す。すなわち、このメモリカード20は、割り込み処理
が発生するか、或いは状態が“状態0”から“状態1”
に切り換わるまで、ステップS18及びステップS19
の処理を繰り返す。
【0166】一方、ステップS18において、割り込み
処理の要求があると判断されたら、ステップS20及び
ステップ21に示すように、カード側シリアルインター
フェース回路は、状態が“状態0”から“状態1”に切
り換わるまで、インタラプト信号を出力する。このと
き、データ処理装置20によってインタラプト信号が検
出されると、ホスト側シリアルインターフェース回路1
3から供給されるコントロール信号がローからハイに切
り換わり、状態が“状態0”から“状態1”に切り換わ
ることとなる。そして、状態が“状態0”から“状態
1”に切り換わったら、ステップS11へ戻って、メモ
リカード20は、コマンドの受信から処理を繰り返す。
なお、このときは、ステップS20で送出したインタラ
プト信号に応じた処理を行うコマンドを受信することと
なる。
【0167】以上のように、メモリカード20が実際に
処理を行っているときに出力される信号をビジー信号と
するだけでなく、メモリカード20からの信号出力がな
い状態のときもビジー信号として検出するようにするこ
とにより、メモリカード20が状態を誤って判断したま
まデータ伝送の処理が進むようなことがなくなる。した
がって、メモリカード20から出力されるデータとデー
タ処理装置10から出力されるデータとがぶつかってし
まったり、メモリカード20とデータ処理装置10との
間で誤ったデータのやり取りがなされたり、メモリカー
ド20とデータ処理装置10とが互いに待ち状態となっ
てデータの伝送がされなくなってしまったりするような
ことがなくなる。
【0168】
【発明の効果】本発明に係るデータ処理装置では、シリ
アル信号入出力部が、コントロール信号を供給していな
い期間に外部記憶装置からステータス信号を取得して、
データとステータス信号の両者を伝送する。このことに
より、このデータ処理装置では、外部記憶装置とのイン
ターフェースを、シリアル信号入出力部と、コントロー
ル信号出力部と、同期信号出力部とで実現でき、簡単な
構成でデータの伝送をすることができる。
【0169】本発明に係る外部記憶装置では、シリアル
信号入出力部が、コントロール信号が供給されていない
期間にデータ処理装置にステータス信号を供給して、デ
ータとステータス信号の両者を伝送する。このことによ
り、この外部記憶装置では、データ処理装置とのインタ
ーフェースを、シリアル信号入出力部と、コントロール
信号入力部と、同期信号入力部とで実現でき、簡単な構
成でデータの伝送をすることができる。
【0170】本発明に係るデータ処理システムでは、外
部装置側シリアル信号入出力部がコントロール信号の供
給されていない期間にデータ処理手段へステータス信号
を供給し、ホスト側シリアル信号入出力部がコントロー
ル信号を供給していない期間に外部記憶手段からステー
タス信号を取得して、データとステータス信号の両者を
伝送する。このことにより、このデータ処理システムで
は、データ処理手段と外部記憶手段のインターフェース
を、ホスト側シリアル信号入出力部及び外部装置側シリ
アル信号入出力部と、コントロール信号出力部及びコン
トロール信号入力部と、同期信号出力部及び同期信号入
力部とで実現でき、簡単な構成でデータの伝送をするこ
とができる。
【0171】本発明に係るデータ伝送方法では、コント
ロール信号に基づいてデータの伝送を行っていない期間
に、外部記憶装置の動作状態を表すステータス信号を伝
送して、データとステータス信号の両者を1の伝送手段
により伝送する。このことにより、データ処理装置と外
部記憶装置とのインターフェースを、簡単な構成で実現
できる。
【0172】本発明に係るデータ処理装置では、コント
ロール信号に応じて伝送するデータの内容を切り換える
ことにより、シリアル信号入出力部が複数の内容のデー
タを伝送する。このことにより、このデータ処理装置で
は、外部記憶装置とのインターフェースを、シリアル信
号入出力部と、コントロール信号出力部と、同期信号出
力部とで実現でき、簡単な構成でデータの伝送をする
ことができる。
【0173】本発明に係る外部記憶装置では、コントロ
ール信号に応じて伝送するデータの内容を切り換えるこ
とにより、シリアル信号入出力部が、複数の内容のデー
タを伝送する。このことにより、この外部記憶装置で
は、データ処理装置とのインターフェースを、シリアル
信号入出力部と、コントロール信号入力部と、同期信号
入力部とで実現でき、簡単な構成でデータの伝送をする
ことができる。
【0174】本発明に係るデータ処理システムでは、コ
ントロール信号に応じて伝送するデータの内容を切り換
えることにより、ホスト側シリアル信号入出力部及び外
部装置側シリアル信号入出力部が複数の内容のデータを
伝送する。このことにより、このデータ処理システムで
は、データ処理手段と外部記憶手段のインターフェース
を、ホスト側シリアル信号入出力部及び外部装置側シリ
アル信号入出力部と、コントロール信号出力部及びコン
トロール信号入力部と、同期信号出力部及び同期信号入
力部とで実現でき、簡単な構成でデータの伝送をするこ
とができる。
【0175】本発明に係るデータ処理方法では、コント
ロール信号に応じて伝送するデータの内容を切り換える
ことにより、データ処理装置及び外部記憶装置が複数の
内容のデータを1の伝送手段で伝送する。このことによ
り、データ処理装置と外部記憶装置とのインターフェー
スを、簡単な構成で実現できる。
【0176】本発明に係るデータ処理装置では、ステー
タス信号を受信しているとき、当該ステータス信号が所
定の周期にて信号レベルの変化が繰り返される信号の場
合には、当該ステータス信号がレディ信号であると判別
し、その他の場合には、当該ステータス信号がビジー信
号であると判別するようにしている。
【0177】このことにより、このデータ処理装置で
は、外部記憶装置との間でデータの伝送を行う際に、外
部記憶装置から出力されるデータとデータ処理装置から
出力されるデータとがぶつかってしまったり、外部記憶
装置とデータ処理装置との間で誤ったデータのやり取り
がなされたり、外部記憶装置とデータ処理装置とが互い
に待ち状態となってデータの伝送がされなくなってしま
ったりするようなことを回避できる。
【0178】本発明に係る外部記憶装置では、データ処
理装置からの信号入力を受け付けない状態から信号入力
待ち状態に変わったときには、所定の周期にて信号レベ
ルの変化を繰り返すレディ信号をステータス信号として
出力し、また、制御命令データに基づく処理を行ってお
りデータ処理装置からの信号入力を受け付けない状態の
ときには、信号レベルが一定のビジー信号をステータス
信号として出力するか或いは信号の出力を停止し、制御
命令データの受信時にエラーが生じたときには、信号の
出力を停止するようにしている。
【0179】このことにより、この外部記憶装置では、
外部記憶装置との間でデータの伝送を行う際に、外部記
憶装置から出力されるデータとデータ処理装置から出力
されるデータとがぶつかってしまったり、外部記憶装置
とデータ処理装置との間で誤ったデータのやり取りがな
されたり、外部記憶装置とデータ処理装置とが互いに待
ち状態となってデータの伝送がされなくなってしまった
りするようなことを回避できる。
【0180】本発明に係るデータ処理システムでは、外
部記憶装置がデータ処理装置からの信号入力を受け付け
ない状態から信号入力待ち状態に変わったとき、所定の
周期にて信号レベルの変化を繰り返すレディ信号が外部
記憶装置から出力される。また、外部記憶装置が制御命
令データに基づく処理を行っておりデータ処理装置から
の信号入力を受け付けない状態のときには、外部装置側
シリアル信号入出力部から、信号レベルが一定のビジー
信号がステータス信号として出力されるか或いは、外部
装置側シリアル信号入出力部からの信号の出力が停止さ
れる。また、外部記憶装置が制御命令データを受信した
ときにエラーが生じた場合には、外部装置側シリアル信
号入出力部からの信号の出力が停止される。
【0181】このことにより、このデータ処理システム
では、外部記憶装置との間でデータの伝送を行う際に、
外部記憶装置から出力されるデータとデータ処理装置か
ら出力されるデータとがぶつかってしまったり、外部記
憶装置とデータ処理装置との間で誤ったデータのやり取
りがなされたり、外部記憶装置とデータ処理装置とが互
いに待ち状態となってデータの伝送がされなくなってし
まったりするようなことを回避できる。
【0182】本発明に係るデータ伝送方法では、外部記
憶装置がデータ処理装置からの信号入力を受け付けない
状態から信号入力待ち状態に変わったとき、所定の周期
にて信号レベルの変化を繰り返すレディ信号が外部記憶
装置から出力される。また、外部記憶装置の状態が、制
御命令データに基づく処理を行っておりデータ処理装置
からの信号入力を受け付けない状態のときには、外部装
置側シリアル信号入出力部から、信号レベルが一定のビ
ジー信号がステータス信号として出力されるか、或いは
外部装置側シリアル信号入出力部からの信号の出力が停
止される。また、外部装置側シリアル信号入出力部によ
って制御命令データを受信する際にエラーが生じたとき
には、外部装置側シリアル信号入出力部からの信号の出
力が停止される。
【0183】このことにより、このデータ伝送方法で
は、外部記憶装置との間でデータの伝送を行う際に、外
部記憶装置から出力されるデータとデータ処理装置から
出力されるデータとがぶつかってしまったり、外部記憶
装置とデータ処理装置との間で誤ったデータのやり取り
がなされたり、外部記憶装置とデータ処理装置とが互い
に待ち状態となってデータの伝送がされなくなってしま
ったりするようなことを回避できる。
【図面の簡単な説明】
【図1】本発明を適用した実施の形態のデータ処理装置
とメモリカードのブロック構成図である。
【図2】上記メモリカードの出力回路の回路図である。
【図3】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図4】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図5】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図6】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図7】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図8】上記データ処理装置とメモリカードの間を伝送
するデータのタイムチャートである。
【図9】メモリカードからデータを読み出す際のデータ
処理装置側の処理の流れを示すフローチャートである。
【図10】メモリカードからデータを読み出す際のメモ
リカード側の処理の流れを示すフローチャートである。
【図11】従来のデータ処理装置とメモリカードのブロ
ック構成図である。
【図12】従来のデータ処理装置とメモリカードの間を
伝送するデータのタイムチャートである。
【符号の説明】
10 データ処理装置、 11 データ処理部、 12
レジスタ、 13ホスト側シリアルインターフェース
回路、 14 ホスト側コントローラ、 20 メモリ
カード、 21 メモリ、 22 レジスタ、 23
カード側シリアルインターフェース回路、 24 カー
ド側コントローラ、 31 CLKライン、 32 コ
ントロールライン、 33 DTライン、 33a 抵

Claims (37)

    【特許請求の範囲】
  1. 【請求項1】 外部記憶装置とデータの伝送をシリアル
    信号で行うシリアル信号入出力部と、 上記シリアル信号入出力部により伝送するデータの伝送
    のタイミングを管理するコントロール信号を、上記外部
    記憶装置に供給するコントロール信号出力部と、 上記シリアル信号入出力部により伝送するデータの同期
    信号を上記外部記憶装置に供給する同期信号出力部とを
    備え、 上記シリアル信号入出力部は、上記コントロール信号出
    力部から上記外部記憶装置にコントロール信号を供給し
    ている期間にデータの伝送を行い、上記コントロール信
    号出力部から上記外部記憶装置にコントロール信号を供
    給していない期間に、上記外部記憶装置からこの外部記
    憶装置の動作状態を表すステータス信号を取得すること
    を特徴とするデータ処理装置。
  2. 【請求項2】 データ処理装置とデータの伝送をシリア
    ル信号で行うシリアル信号入出力部と、 上記シリアル信号入出力部により伝送するデータの伝送
    のタイミングを管理するコントロール信号を、上記デー
    タ処理装置から取得するコントロール信号入力部と、 上記シリアル信号入出力部により伝送するデータの同期
    信号を上記データ処理装置から取得する同期信号入力部
    とを備え、 上記シリアル信号入出力部は、上記コントロール信号入
    力部にコントロール信号が供給されている期間にデータ
    の伝送を行い、上記コントロール信号入力部にコントロ
    ール信号が供給されていない期間に、本装置の動作状態
    を表すステータス信号を出力することを特徴とする外部
    記憶装置。
  3. 【請求項3】 データの伝送をシリアル信号で行うホス
    ト側シリアル信号入出力部と、上記ホスト側シリアル信
    号入出力部により伝送するデータの伝送のタイミングを
    管理するコントロール信号を出力するコントロール信号
    出力部と、上記ホスト側シリアル信号入出力部により伝
    送するデータの同期信号を供給する同期信号出力部とを
    有するデータ処理手段と、 上記データ処理装置のホスト側シリアル信号入出力部と
    データの伝送を行う外部装置側シリアル信号入出力部
    と、上記コントロール信号を取得するコントロール信号
    入力部と、上記同期信号を取得する同期信号入力部とを
    有する外部記憶手段とを備え、 上記ホスト側シリアル信号入出力部及び外部装置側シリ
    アル信号入出力部は、コントロール信号が供給されてい
    る期間にデータの伝送を行い、上記外部装置側シリアル
    信号入出力部は、上記コントロール信号入力部にコント
    ロール信号が供給されていない期間に、外部記憶手段の
    動作状態を表すステータス信号を上記ホスト側シリアル
    信号入出力部に供給することを特徴とするデータ処理シ
    ステム。
  4. 【請求項4】 データ処理装置と、その外部記憶装置と
    のデータ伝送方法において、 データの伝送のタイミングを管理するコントロール信号
    を生成し、 上記データ処理装置が生成するコントロール信号に基づ
    いてデータの伝送を行い、 このコントロール信号に基づいてデータの伝送を行って
    いない期間に、上記外部記憶装置の動作状態を表すステ
    ータス信号を伝送することを特徴とするデータ伝送方
    法。
  5. 【請求項5】 外部記憶装置とデータの伝送をシリアル
    信号で行うシリアル信号入出力部と、 上記シリアル信号入出力部により伝送するデータの切り
    換えのタイミングを管理するコントロール信号を生成
    し、このコントロール信号を上記外部記憶装置に供給す
    るコントロール信号出力部と、 上記シリアル信号入出力部により伝送するデータの同期
    信号を上記外部記憶装置に供給する同期信号出力部とを
    備え、 上記シリアル信号入出力部は、コントロール信号に応じ
    て伝送するデータの内容を切り換えることを特徴とする
    データ処理装置。
  6. 【請求項6】 上記シリアル信号入出力部は、上記外部
    記憶装置との間で制御命令データ及び主データの伝送を
    行い、且つ、上記外部記憶装置の動作状態を表すステー
    タス信号を取得することを特徴とする請求項5記載のデ
    ータ処理装置。
  7. 【請求項7】 上記シリアル信号入出力部は、伝送した
    制御命令データに基づき、この制御命令データの後に伝
    送する制御命令データ若しくは主データの伝送、又は、
    取得するステータス信号の取得の順序を確定し、上記コ
    ントロール信号出力部が出力するコントロール信号に応
    じて伝送又は取得するデータの内容を切り換えることを
    特徴とする請求項6記載のデータ処理装置。
  8. 【請求項8】 上記シリアル信号入出力部は、コントロ
    ール信号に応じて、上記外部記憶装置に制御命令データ
    を供給し、この制御命令データに基づく処理を行ってい
    ることを表すビジー信号をこの外部記憶装置から取得
    し、このビジー信号が解除された後に主データの伝送を
    行うことを特徴とする請求項7記載のデータ処理装置。
  9. 【請求項9】 上記シリアル信号入出力部は、上記外部
    記憶装置からの割り込みを表すインタラプト信号を取得
    し、このインタラプト信号に基づく処理に応じた制御命
    令データ又は主データの伝送を行うことを特徴とする請
    求項7記載のデータ処理装置。
  10. 【請求項10】 データ処理装置とデータの伝送をシリ
    アル信号で行うシリアル信号入出力部と、 上記シリアル信号入出力部により伝送するデータの切り
    換えのタイミングを管理するコントロール信号を、上記
    データ処理装置から取得するコントロール信号入力部
    と、 上記シリアル信号入出力部により伝送するデータの同期
    信号を上記データ処理装置から取得する同期信号入力部
    とを備え、 上記シリアル信号入出力部は、コントロール信号に応じ
    て伝送するデータの内容を切り換えることを特徴とする
    外部記憶装置。
  11. 【請求項11】 上記シリアル信号入出力部は、上記デ
    ータ処理装置と制御命令データ及び主データの伝送を行
    い、且つ、本装置の動作状態を表すステータス信号を出
    力することを特徴とする請求項10記載の外部記憶装
    置。
  12. 【請求項12】 上記シリアル信号入出力部は、伝送し
    た制御命令データに基づき、この制御命令データの後に
    伝送する制御命令データ若しくは主データの伝送、又
    は、供給するステータス信号の供給の順序を確定し、上
    記コントロール信号出力部が取得するコントロール信号
    に応じて伝送又は供給するデータの内容を切り換えるこ
    とを特徴とする請求項11記載の外部記憶装置。
  13. 【請求項13】 上記シリアル信号入出力部は、コント
    ロール信号に応じて、上記データ処理装置から制御命令
    データを取得し、この制御命令データに基づく処理を行
    っていることを表すビジー信号をこのデータ処理装置に
    供給し、このビジー信号を解除した後に主データの伝送
    を行うことを特徴とする請求項12記載の外部記憶装
    置。
  14. 【請求項14】 上記シリアル信号入出力部は、上記デ
    ータ処理装置への割り込みを表すインタラプト信号を供
    給し、このインタラプト信号に基づく処理に応じた制御
    命令データ又は主データの伝送を行うことを特徴とする
    請求項12記載の外部記憶装置。
  15. 【請求項15】 データの伝送をシリアル信号で行うホ
    スト側シリアル信号入出力部と、このホスト側シリアル
    信号入出力部により伝送するデータの切り換えのタイミ
    ングを管理するコントロール信号を生成し、このコント
    ロール信号を出力するコントロール信号出力部と、上記
    ホスト側シリアル信号入出力部により伝送するデータの
    同期信号を出力する同期信号出力部とを有し、データの
    処理を行うデータ処理手段と、 上記ホスト側シリアル信号入出力部とデータの伝送を行
    う外部装置側シリアル信号入出力部と、上記コントロー
    ル信号出力部から出力されるコントロール信号を取得す
    るコントロール信号入力部と、上記同期信号出力部から
    出力される同期信号を取得する同期信号入力部とを有
    し、上記データ処理手段に接続されこのデータ処理手段
    により処理するデータの記憶をする外部記憶手段とを備
    え、 上記ホスト側シリアル信号入出力部及び外部装置側シリ
    アル信号入出力部は、コントロール信号に応じて伝送す
    るデータの内容を切り換えることを特徴とするデータ処
    理システム。
  16. 【請求項16】 上記ホスト側シリアル信号入出力部及
    び上記外部装置側シリアル信号入出力部は、制御命令デ
    ータ及び主データの伝送を行い、 上記外部装置側シリアル信号入出力部は、上記外部記憶
    手段の動作状態を表すステータス信号を上記ホスト側シ
    リアル信号入出力部に供給することを特徴とする請求項
    15記載のデータ処理システム。
  17. 【請求項17】 上記ホスト側シリアル信号入出力部及
    び外部装置側シリアル信号入出力部は、伝送した制御命
    令データに基づき、この制御命令データの後に伝送する
    制御命令データ若しくは主データの伝送、又は、取得す
    るステータス信号の取得の順序を確定し、上記コントロ
    ール信号出力部が出力するコントロール信号に応じて伝
    送又は取得するデータの内容を切り換えることを特徴と
    する請求項16記載のデータ処理システム。
  18. 【請求項18】 上記ホストシリアル信号入出力部は、
    コントロール信号に応じて、上記外部装置側シリアル信
    号入出力部に制御命令データを供給し、 上記外部装置側シリアル信号入出力部は、この制御命令
    データに基づく処理を行っていることを表すビジー信号
    を上記ホスト側シリアル信号入出力部に供給し、 上記ホスト側シリアル信号入出力部及び上記外部装置側
    シリアル信号入出力部は、このビジー信号が解除された
    後に主データの伝送を行うことを特徴とする請求項17
    記載のデータ処理システム。
  19. 【請求項19】 上記外部装置側シリアル信号入出力部
    は、上記データ処理手段への割り込みを表すインタラプ
    ト信号を供給し、 上記ホスト側シリアル信号入出力部及び上記外部装置側
    シリアル信号入出力部は、このインタラプト信号に基づ
    く処理に応じた制御命令データ又は主データの伝送を行
    うことを特徴とする請求項17記載のデータ処理システ
    ム。
  20. 【請求項20】 データ処理装置とその外部記憶装置と
    のデータ伝送方法において、 上記データ処理装置とその外部記憶装置が、データの伝
    送をシリアル信号で行い、 上記データ処理装置が、伝送するデータの切り換えのタ
    イミングを管理するコントロール信号を生成し、このコ
    ントロール信号を上記外部記憶装置に出力し、 上記データ処理装置とその外部記憶装置は、コントロー
    ル信号に応じて伝送するデータの内容を切り換えること
    を特徴とするデータ伝送方法。
  21. 【請求項21】 少なくとも、外部記憶装置の動作を制
    御する制御命令データの外部記憶装置への送信、外部記
    憶装置の動作状態を表すステータス信号の外部記憶装置
    からの受信、外部記憶装置に書き込むデータの外部記憶
    装置への送信、及び外部記憶装置から読み出すデータの
    外部記憶装置からの受信を、外部記憶装置との間でシリ
    アル信号によって行うシリアル信号入出力部と、 上記シリアル信号入出力部により送受信されるデータの
    切り換えのタイミングを管理するコントロール信号を、
    外部記憶装置に供給するコントロール信号出力部と、 上記シリアル信号入出力部により送受信されるデータの
    同期信号を、外部記憶装置に供給する同期信号出力部と
    を備え、 上記コントロール信号出力部は、上記シリアル信号入出
    力部によって送受信されるデータに応じて、外部記憶装
    置に供給するコントロール信号の信号レベルを所定のレ
    ベルとし、 上記シリアル信号入出力部は、ステータス信号を受信し
    ているとき、当該ステータス信号が所定の周期にて信号
    レベルの変化が繰り返される信号の場合には、当該ステ
    ータス信号が、外部記憶装置が信号の入力待ち状態であ
    ることを示すレディ信号であると判別し、その他の場合
    には、当該ステータス信号が、外部記憶装置が信号の入
    力を受け付けない状態であることを示すビジー信号であ
    ると判別することを特徴とするデータ処理装置。
  22. 【請求項22】 上記シリアル信号入出力部は、上記ビ
    ジー信号を所定時間以上継続して受信したときには、外
    部記憶装置での処理にエラーが生じたものと判別するこ
    とを特徴とする請求項21記載のデータ処理装置。
  23. 【請求項23】 外部記憶装置にデータを書き込む際、
    上記シリアル信号入出力部は、先ず、データの書き込み
    を指示する制御命令データを外部記憶装置へ送信し、次
    に、外部記憶装置に書き込まれるデータを外部記憶装置
    へ送信し、その後、ステータス信号を外部記憶装置から
    受信することを特徴とする請求項21記載のデータ処理
    装置。
  24. 【請求項24】 外部記憶装置にデータを書き込む際、
    上記シリアル信号入出力部は、ステータス信号を外部記
    憶装置から受信しているときにビジー信号を所定時間以
    上継続して受信したときには、データの書き込みを指示
    する制御命令データの外部記憶装置への送信をやり直す
    ことを特徴とする請求項23記載のデータ処理装置。
  25. 【請求項25】 外部記憶装置からデータを読み出す
    際、上記シリアル信号入出力部は、先ず、データの読み
    出しを指示する制御命令データを外部記憶装置へ送信
    し、次に、ステータス信号を外部記憶装置から受信し、
    当該ステータス信号がレディ信号となったら、外部記憶
    装置から読み出されるデータの受信を開始することを特
    徴とする請求項21記載のデータ処理装置。
  26. 【請求項26】 外部記憶装置からデータを読み出す
    際、上記シリアル信号入出力部は、ステータス信号を外
    部記憶装置から受信しているときにビジー信号を所定時
    間以上継続して受信したときには、データの読み出しを
    指示する制御命令データの外部記憶装置への送信をやり
    直すことを特徴とする請求項25記載のデータ処理装
    置。
  27. 【請求項27】 上記レディ信号は、上記同期信号の周
    波数以下の周波数で信号レベルが変化する信号であるこ
    とを特徴とする請求項21記載のデータ処理装置。
  28. 【請求項28】 上記シリアル信号入出力部には、一端
    が接地された抵抗が取り付けられており、 上記シリアル信号入出力部と外部記憶装置との間での信
    号の送受信がなされていないとき、上記シリアル信号入
    出力部における信号レベルが、上記抵抗の抵抗値によっ
    て定まる一定のレベルであることを特徴とする請求項2
    1記載のデータ処理装置。
  29. 【請求項29】 データ処理装置から入力される制御命
    令データによって動作が制御されるとともに、データ処
    理装置によってデータの書き込み及び読み出しがなされ
    る外部記憶装置であって、 少なくとも、制御命令データのデータ処理装置からの受
    信、動作状態を表すステータス信号のデータ処理装置へ
    の送信、書き込まれるデータのデータ処理装置からの受
    信、及び読み出されるデータのデータ処理装置への送信
    を、データ処理装置との間でシリアル信号によって行う
    シリアル信号入出力部と、 上記シリアル信号入出力部により送受信されるデータの
    切り換えのタイミングを管理するコントロール信号を、
    データ処理装置から受信するコントロール信号入力部
    と、 上記シリアル信号入出力部により送受信されるデータの
    同期信号を、データ処理装置から受信する同期信号入力
    部とを備え、 上記シリアル信号入出力部は、送受信するデータの内容
    をコントロール信号に応じて切り換えるとともに、デー
    タ処理装置からの信号入力を受け付けない状態から信号
    入力待ち状態に変わったときには、所定の周期にて信号
    レベルの変化を繰り返すレディ信号をステータス信号と
    して出力し、 また、このシリアル信号入出力部は、この外部記憶装置
    が制御命令データに基づく処理を行っておりデータ処理
    装置からの信号入力を受け付けない状態のときには、信
    号レベルが一定のビジー信号をステータス信号として出
    力するか或いは信号の出力を停止し、制御命令データの
    受信時にエラーが生じたときには、信号の出力を停止す
    ることを特徴とする外部記憶装置。
  30. 【請求項30】 上記シリアル信号入出力部は、制御命
    令データの受信時にエラーが生じたときには、信号の出
    力を停止して、新たな制御命令データの入力待ち状態と
    なることを特徴とする請求項29記載の外部記憶装置。
  31. 【請求項31】 上記レディ信号は、上記同期信号の周
    波数以下の周波数で信号レベルが変化する信号であるこ
    とを特徴とする請求項29記載の外部記憶装置。
  32. 【請求項32】 データ処理装置と外部記憶装置との間
    でデータの処理を行うデータ処理システムであって、 上記データ処理装置は、 少なくとも、上記外部記憶装置の動作を制御する制御命
    令データの送信、上記外部記憶装置の動作状態を表すス
    テータス信号の受信、上記外部記憶装置に書き込むデー
    タの送信、及び上記外部記憶装置から読み出すデータの
    受信を、上記外部記憶装置との間でシリアル信号によっ
    て行うホスト側シリアル信号入出力部と、 上記ホスト側シリアル信号入出力部により送受信される
    データの切り換えのタイミングを管理するコントロール
    信号を、上記外部記憶装置に供給するコントロール信号
    出力部と、 上記ホスト側シリアル信号入出力部により送受信される
    データの同期信号を、上記外部記憶装置に供給する同期
    信号出力部とを備え、 上記外部記憶装置は、 少なくとも、上記制御命令データの受信、上記ステータ
    ス信号の送信、書き込まれるデータの受信、及び読み出
    されるデータの送信を、上記データ処理装置との間でシ
    リアル信号によって行う外部装置側シリアル信号入出力
    部と、 上記外部装置側シリアル信号入出力部により送受信され
    るデータの切り換えのタイミングを管理するコントロー
    ル信号を、上記データ処理装置から受信するコントロー
    ル信号入力部と、 上記外部装置側シリアル信号入出力部により送受信され
    るデータの同期信号を、上記データ処理装置から受信す
    る同期信号入力部とを備え、 上記コントロール信号出力部は、上記ホスト側シリアル
    信号入出力部と上記外部装置側シリアル信号入出力部と
    の間で送受信されるデータに応じて、コントロール信号
    の信号レベルを所定のレベルとし、 上記外部装置側シリアル信号入出力部は、上記データ処
    理装置からの信号入力を受け付けない状態から信号入力
    待ち状態に変わったときには、所定の周期にて信号レベ
    ルの変化を繰り返すレディ信号をステータス信号として
    出力し、 また、この外部装置側シリアル信号入出力部は、上記外
    部記憶装置が制御命令データに基づく処理を行っており
    上記データ処理装置からの信号入力を受け付けない状態
    のときには、信号レベルが一定のビジー信号をステータ
    ス信号として出力するか或いは信号の出力を停止し、制
    御命令データの受信時にエラーが生じたときには、信号
    の出力を停止することを特徴とするデータ処理システ
    ム。
  33. 【請求項33】 上記ホスト側シリアル信号入出力部
    は、ステータス信号を受信しているとき、当該ステータ
    ス信号が所定の周期にて信号レベルの変化が繰り返され
    る信号の場合には、当該ステータス信号が、上記外部記
    憶装置が信号入力待ち状態であることを示すレディ信号
    であると判別し、その他の場合には、当該ステータス信
    号が、上記外部記憶装置が信号の入力を受け付けない状
    態であることを示すビジー信号であると判別することを
    特徴とする請求項32記載のデータ処理システム。
  34. 【請求項34】 上記ホスト側シリアル信号入出力部
    は、上記ビジー信号を所定時間以上継続して受信したと
    きには、上記外部記憶装置での処理にエラーが生じたも
    のと判別することを特徴とする請求項32記載のデータ
    処理システム。
  35. 【請求項35】 データ処理装置と外部記憶装置との間
    でデータの伝送を行うデータ伝送方法であって、 上記データ処理装置は、 少なくとも、上記外部記憶装置の動作を制御する制御命
    令データの送信、上記外部記憶装置の動作状態を表すス
    テータス信号の受信、上記外部記憶装置に書き込むデー
    タの送信、及び上記外部記憶装置から読み出すデータの
    受信を、上記外部記憶装置との間でシリアル信号によっ
    て行うホスト側シリアル信号入出力部と、 上記ホスト側シリアル信号入出力部により送受信される
    データの切り換えのタイミングを管理するコントロール
    信号を、上記外部記憶装置に供給するコントロール信号
    出力部と、 上記ホスト側シリアル信号入出力部により送受信される
    データの同期信号を、上記外部記憶装置に供給する同期
    信号出力部とを備え、 上記外部記憶装置は、 少なくとも、上記制御命令データの受信、上記ステータ
    ス信号の送信、書き込まれるデータの受信、及び読み出
    されるデータの送信を、上記データ処理装置との間でシ
    リアル信号によって行う外部装置側シリアル信号入出力
    部と、 上記外部装置側シリアル信号入出力部により送受信され
    るデータの切り換えのタイミングを管理するコントロー
    ル信号を、上記データ処理装置から受信するコントロー
    ル信号入力部と、 上記外部装置側シリアル信号入出力部により送受信され
    るデータの同期信号を、上記データ処理装置から受信す
    る同期信号入力部とを備え、 上記ホスト側シリアル信号入出力部と上記外部装置側シ
    リアル信号入出力部との間で送受信されるデータに応じ
    て、上記コントロール信号出力部から出力されるコント
    ロール信号の信号レベルを所定のレベルとし、 上記外部記憶装置の状態が上記データ処理装置からの信
    号入力を受け付けない状態から信号入力待ち状態に変わ
    ったときには、上記外部装置側シリアル信号入出力部か
    ら、所定の周期にて信号レベルの変化を繰り返すレディ
    信号をステータス信号として出力し、 上記外部記憶装置の状態が、制御命令データに基づく処
    理を行っており上記データ処理装置からの信号入力を受
    け付けない状態のときには、上記外部装置側シリアル信
    号入出力部から、信号レベルが一定のビジー信号をステ
    ータス信号として出力するか、或いは上記外部装置側シ
    リアル信号入出力部からの信号の出力を停止し、 上記外部装置側シリアル信号入出力部によって制御命令
    データを受信する際にエラーが生じたときには、上記外
    部装置側シリアル信号入出力部からの信号の出力を停止
    することを特徴とするデータ伝送方法。
  36. 【請求項36】 上記ホスト側シリアル信号入出力部
    は、ステータス信号を受信しているとき、当該ステータ
    ス信号が所定の周期にて信号レベルの変化が繰り返され
    る信号の場合には、当該ステータス信号が、上記外部記
    憶装置が信号入力待ち状態であることを示すレディ信号
    であると判別し、その他の場合には、当該ステータス信
    号が、上記外部記憶装置が信号の入力を受け付けない状
    態であることを示すビジー信号であると判別することを
    特徴とする請求項35記載のデータ伝送方法。
  37. 【請求項37】 上記ホスト側シリアル信号入出力部に
    よって上記ビジー信号が所定時間以上継続して受信され
    たときには、上記外部記憶装置での処理にエラーが生じ
    たものと判別することを特徴とする請求項35記載のデ
    ータ伝送方法。
JP09206929A 1991-07-31 1997-07-31 データ処理装置 Expired - Lifetime JP3134819B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP09206929A JP3134819B2 (ja) 1997-06-04 1997-07-31 データ処理装置
US09/083,213 US6253259B1 (en) 1997-06-04 1998-05-21 System for controlling operation of an external storage utilizing reduced number of status signals for determining ready or busy state based on status signal level
EP05028257A EP1638007B1 (en) 1997-06-04 1998-06-02 Serial data transmission between a data processing apparatus and an external storage apparatus
DE69841836T DE69841836D1 (de) 1997-06-04 1998-06-02 Datenverarbeitungsvorrichtung, externe Speichervorrichtung, Datenverarbeitungssystem und Datenübertragungsverfahren
DE69840036T DE69840036D1 (de) 1997-06-04 1998-06-02 Datenverarbeitungsvorrichtung, externe Speichervorrichtung, Datenverarbeitungssystem und Datenübertragungsverfahren
ES98110031T ES2258289T3 (es) 1997-06-04 1998-06-02 Transmision de datos serie entre un aparato de procesamiento de datos y un aparato de almacenamiento externo.
EP98110031A EP0883066B1 (en) 1997-06-04 1998-06-02 Serial data transmission between data processing apparatus and an external storage apparatus
EP07122151A EP1901177B1 (en) 1997-06-04 1998-06-02 Data processing apparatus, external storage apparatus, data processing system and data transmitting method
ES05028257T ES2314550T3 (es) 1997-06-04 1998-06-02 Aparato de transmision de datos serie entre un aparato de procesado de datos y un aparato de alamacenamiento externo.
DE69834220T DE69834220T2 (de) 1997-06-04 1998-06-02 Serielle Datenübertragung zwischen einem Datenverarbeitungsgerät und einer externen Speicheranordnung
JP2000150584A JP3395762B2 (ja) 1991-07-31 2000-05-22 データ処理システム及びデータ伝送方法
US10/106,672 US6496879B2 (en) 1997-06-04 2002-03-25 Data processing apparatus, external storage apparatus, data processing system and data transmitting method
US10/302,048 US6681269B2 (en) 1997-06-04 2002-11-22 Data processing apparatus, external storage apparatus, data processing system and data transmitting method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-146916 1997-06-04
JP14691697 1997-06-04
JP09206929A JP3134819B2 (ja) 1997-06-04 1997-07-31 データ処理装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2000150583A Division JP3241034B2 (ja) 1997-06-04 2000-05-22 外部記憶装置
JP2000150584A Division JP3395762B2 (ja) 1991-07-31 2000-05-22 データ処理システム及びデータ伝送方法
JP2000150585A Division JP2000357062A (ja) 1997-06-04 2000-05-22 データ処理装置、外部記憶装置、データ処理システム及びデータ伝送方法

Publications (2)

Publication Number Publication Date
JPH1153306A true JPH1153306A (ja) 1999-02-26
JP3134819B2 JP3134819B2 (ja) 2001-02-13

Family

ID=26477615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09206929A Expired - Lifetime JP3134819B2 (ja) 1991-07-31 1997-07-31 データ処理装置

Country Status (5)

Country Link
US (1) US6253259B1 (ja)
EP (3) EP0883066B1 (ja)
JP (1) JP3134819B2 (ja)
DE (3) DE69834220T2 (ja)
ES (2) ES2314550T3 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010939A1 (fr) * 2001-07-25 2003-02-06 Sony Corporation Appareil d'interface
US7565478B2 (en) 2005-01-20 2009-07-21 Sandisk Corporation Scheduling of housekeeping operations in flash memory systems

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278290A (ja) * 1999-03-29 2000-10-06 Matsushita Electric Ind Co Ltd ネットワーク管理システム
JP4505870B2 (ja) 1999-03-31 2010-07-21 ソニー株式会社 記録再生装置
JP2000293485A (ja) * 1999-04-08 2000-10-20 Matsushita Electric Ind Co Ltd 通信インターフェース
JP4010718B2 (ja) * 1999-10-29 2007-11-21 ローム株式会社 データ転送方式
JP4717798B2 (ja) 2003-01-13 2011-07-06 ラムバス・インコーポレーテッド 符号化書き込みマスキング
US6826663B2 (en) 2003-01-13 2004-11-30 Rambus Inc. Coded write masking
US7664902B1 (en) * 2004-03-16 2010-02-16 Super Talent Electronics, Inc. Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol
US7565469B2 (en) * 2004-11-17 2009-07-21 Nokia Corporation Multimedia card interface method, computer program product and apparatus
US7467240B2 (en) * 2005-02-17 2008-12-16 Seiko Epson Corporation Serial host interface generates index word that indicates whether operation is read or write operation
KR100736928B1 (ko) * 2005-12-05 2007-07-10 삼성전자주식회사 호스트 디바이스 간의 데이터 통신이 가능한 복합기기 및호스트 디바이스 간의 데이터 통신방법
US20080091871A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Non-volatile memory with worst-case control data management
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
CN105573941A (zh) * 2014-10-11 2016-05-11 中国航空工业集团公司西安飞机设计研究所 一种多源数据综合处理方法
US10140243B2 (en) 2015-12-10 2018-11-27 Qualcomm Incorporated Enhanced serial peripheral interface with hardware flow-control
KR102632452B1 (ko) * 2016-10-17 2024-02-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683530A (en) * 1984-04-10 1987-07-28 Telemecanique Electrique Serial information transfer protocol
JPH02132514A (ja) 1988-07-04 1990-05-22 Canon Inc ドライブインターフェイス
US5202884A (en) * 1991-06-28 1993-04-13 Digital Equipment Corporation Multiplexing scheme for modem control signals
JPH07500705A (ja) * 1991-09-03 1995-01-19 サイエンティフィック−アトランタ・インコーポレーテッド 光ファイバ状態監視及び制御システム
JPH05173907A (ja) 1991-12-20 1993-07-13 Fujitsu Ltd システムバス競合試験方式
US5418785A (en) * 1992-06-04 1995-05-23 Gte Laboratories Incorporated Multiple-channel token ring network with single optical fiber utilizing subcarrier multiplexing with a dedicated control channel
EP0589499B1 (en) * 1992-08-12 1999-04-07 Koninklijke Philips Electronics N.V. A multistation communication bus system, and a master station and a slave station for use in such system
KR970008412B1 (ko) * 1993-10-15 1997-05-23 엘지반도체 주식회사 디지탈 영상신호 처리용 메모리 시스템
JPH07302176A (ja) 1994-05-09 1995-11-14 Toshiba Corp 半導体ディスク装置
JPH08328991A (ja) * 1995-03-30 1996-12-13 Canon Inc インタフェース装置
US5696994A (en) * 1995-05-26 1997-12-09 National Semiconductor Corporation Serial interface having control circuits for enabling or disabling N-channel or P-channel transistors to allow for operation in two different transfer modes
US5790786A (en) * 1995-06-28 1998-08-04 National Semiconductor Corporation Multi-media-access-controller circuit for a network hub
JP2743940B2 (ja) 1995-08-10 1998-04-28 日本電気株式会社 ネットワーク管理システム
KR0146533B1 (ko) * 1995-08-14 1998-08-17 김광호 화상기록장치의 프린트 제어방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010939A1 (fr) * 2001-07-25 2003-02-06 Sony Corporation Appareil d'interface
US7277973B2 (en) 2001-07-25 2007-10-02 Sony Corporation Interface apparatus
US7565478B2 (en) 2005-01-20 2009-07-21 Sandisk Corporation Scheduling of housekeeping operations in flash memory systems
JP2009282989A (ja) * 2005-01-20 2009-12-03 Sandisk Corp フラッシュメモリシステムにおけるハウスキーピング操作のスケジューリング
US8364883B2 (en) 2005-01-20 2013-01-29 Sandisk Technologies Inc. Scheduling of housekeeping operations in flash memory systems

Also Published As

Publication number Publication date
US6253259B1 (en) 2001-06-26
EP1638007B1 (en) 2008-09-17
EP0883066B1 (en) 2006-04-19
DE69834220T2 (de) 2007-01-11
DE69840036D1 (de) 2008-10-30
EP1638007A3 (en) 2006-04-05
EP1901177A3 (en) 2008-04-23
EP1638007A2 (en) 2006-03-22
EP1901177A2 (en) 2008-03-19
JP3134819B2 (ja) 2001-02-13
ES2314550T3 (es) 2009-03-16
ES2258289T3 (es) 2006-08-16
DE69834220D1 (de) 2006-05-24
DE69841836D1 (de) 2010-09-23
EP0883066A2 (en) 1998-12-09
EP0883066A3 (en) 2003-05-28
EP1901177B1 (en) 2010-08-11

Similar Documents

Publication Publication Date Title
JP3134819B2 (ja) データ処理装置
US6442628B1 (en) Method and system for automatically determining maximum data throughput over a bus
JP2001236304A (ja) マイクロコンピュータ
JPH10293744A (ja) Pciバス・システム
US6496879B2 (en) Data processing apparatus, external storage apparatus, data processing system and data transmitting method
KR20220059981A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
JP2000293485A (ja) 通信インターフェース
US5247640A (en) Dual access control system including plural magnetic disk control units and contention control circuitry
JPWO2002069127A1 (ja) 記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ
JP3241034B2 (ja) 外部記憶装置
JP2004046891A (ja) データ処理システム、データ処理装置、外部装置及びデータ伝送方法
US6700887B1 (en) Packet transfer apparatus which generates access reject command during a DMA transfer
JP3395762B2 (ja) データ処理システム及びデータ伝送方法
JP2000357062A (ja) データ処理装置、外部記憶装置、データ処理システム及びデータ伝送方法
KR100340815B1 (ko) 버스시스템의작동방법및이작동방법을수행하기위한장치
JP2002149623A (ja) マイクロコンピュータ
JP2006126938A (ja) データ転送システム及びそのデータ転送方法
JP3300016B2 (ja) 通信インターフェイス及び記録装置及び通信制御方法
JPH10198524A (ja) ハードディスク制御装置
KR0184402B1 (ko) I₂c 버스의 인터럽트 발생 장치
JP2800764B2 (ja) データ転送制御方式
JP2000201198A (ja) インタフェ―ス装置、通信制御方法及び記憶媒体
JP2001175544A (ja) 情報通信装置および情報通信方法
JPH05197678A (ja) データ転送方法とデータ転送装置
JP2000322376A (ja) バスインターフェース変換回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term