JP2004046891A - データ処理システム、データ処理装置、外部装置及びデータ伝送方法 - Google Patents

Abstract

【課題】　主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子を有することから、主データをシリアル通信を行うほか、リザーブ端子との組み合わせで更に他の機能を付加することができる。
【解決手段】　メモリカード２０とデータの伝送を行なうデータ処理装置１０とを含むデータ処理システムにおいて、データ処理装置１０は、メモリカード２０へのコマンドを生成し、メモリカード２０からデータを受けるコントローラおよびメモリカードと通信するための複数の端子を有する。また、メモリカード１０は、略カードの形状、データ処理装置１０からのコマンドを受けるコントローラ、およびデータ処理装置１０と通信するための複数の端子を有し、端子は、データ処理装置１０が主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子とを有する。
【選択図】　図１

Description

　本発明は、少なくともシリアルインターフェースを用いて外部装置とデータの伝送を行うデータ処理システム、データ処理装置、外部装置及びデータ伝送方法に関する。
に関する。

　従来、フラッシュメモリ等の記憶媒体を内蔵するメモリカードが接続されるデータ処理装置が知られている。この種のデータ処理装置と、このデータ処理装置に接続されるメモリカードについて図面を用いて説明する。

　データ処理装置１００は、図１１に示すように、データ処理部１０１と、レジスタ１０２と、ホスト側シリアルインターフェース回路１０３と、ホスト側コントローラ１０４とを備えている。また、メモリカード１１０は、メモリ１１１と、レジスタ１１２と、カード側シリアルインターフェース回路１１３と、カード側コントローラ１１４とを備えている。

　データ処理装置１００のデータ処理部１０１は、メモリカード１１０に記憶したデータを読み出して各種データ処理を行い、各種データ処理をしてメモリカード１１０に書き込むデータを生成する。すなわち、データ処理部１０１は、メモリカード１１０を用いる各種装置のデータ処理回路となる。

　レジスタ１０２は、データ処理部１０１とホスト側シリアルインターフェース１０３とのバッファである。すなわち、データ処理装置１００は、データ処理部１０１からホスト側シリアルインターフェース回路１０３にデータを供給する場合は、このレジスタ１０２に一時データを格納した後にホスト側シリアルインターフェース回路１０３に供給する。同様に、データ処理装置１００は、ホスト側シリアルインターフェース回路１０３からデータ処理部１０１にデータを供給する場合は、このレジスタ１０２に一時データを格納した後にデータ処理部１０１に供給する。

　ホスト側シリアルインターフェース回路１０３は、データ処理部１０１からレジスタ１０２を介して供給されるデータ及びカード側コントローラ１１４から供給されるコマンドをシリアル信号に変換してメモリカード１１０に供給する。また、ホスト側シリアルインターフェース回路１０３は、メモリカード１１０から供給されたシリアル信号のデータ及びコマンドをパラレル信号に変換して、データ処理部１０１及びカード側コントローラ１１４に供給する。

　また、ホスト側シリアルインターフェース回路１０３は、データ及びコマンドの同期信号（ＣＬＫ）及びチップセレクト信号（ＣＳ）をメモリカード１１０に供給する。さらに、ホスト側シリアルインターフェース回路１０３は、メモリカード１１０から供給されるビジー信号（ＢＵＳＹ）及びインタラプト信号（ＩＮＴＥＲＲＵＰＴ）を取得する。

　ホスト側コントローラ１０４は、データ処理部１０１のデータ処理動作、ホスト側シリアルインターフェース回路１０３の各データの伝送動作の制御を行う。また、ホスト側コントローラ１０４は、メモリカード１１０への制御命令となるコマンドをレジスタ１１２を介してメモリカード１１０に供給する。

　一方、メモリカード１１０のメモリ１１１は、例えば、フラッシュメモリ等からなりデータ処理部１０１から供給されたデータを記憶する。

　レジスタ１１２は、メモリ１１１とカード側シリアルインターフェース回路１１３とのバッファである。すなわち、メモリカード１１０は、メモリ１１１がデータ処理装置１００からのデータを書き込む場合は、このレジスタ１０２に一時データを格納した後に書き込むデータをメモリ１１１に供給する。同様に、メモリカード１１０は、データ処理装置１００がメモリ１１１からデータを読み出す場合は、このレジスタ１０２に一時データを格納した後に読み出すデータをカード側シリアルインターフェース回路１１３に供給する。このレジスタ１１２は、フラッシュメモリのページバッファの機能等を果たす回路である。

　カード側シリアルインターフェース回路１１３は、カード側コントローラ１１４の制御に基づき、メモリ１１１から供給されるパラレル信号のデータ及びカード側コントローラ１１４から供給されるコマンドをシリアル信号に変換してデータ処理装置１００に供給する。また、カード側シリアルインターフェース回路１１３は、データ処理装置１００から供給されるシリアル信号のデータ及びコマンドをパラレル信号に変換して、メモリ１１１及びカード側コントローラ１１４に供給する。

　さらに、カード側シリアルインターフェース回路１１３は、データ及びコマンドの同期信号（ＣＬＫ）及びチップセレクト信号（ＣＳ）をデータ処理装置１００から取得する。さらにまた、カード側シリアルインターフェース回路１１３は、ビジー信号（ＢＵＳＹ）及びインタラプト信号（ＩＮＴＥＲＲＵＰＴ）をデータ処理装置１００に供給する。

　カード側コントローラ１１４は、メモリ１１１のデータの記憶動作、読み出し動作及び消去動作等をデータ処理装置１００から供給されるコマンド等に基づき制御する。また、カード側コントローラ１１４は、カード側シリアルインターフェース回路１１３の各データの伝送動作の制御を行う。また、ホスト側コントローラ１０４は、メモリカード１１０のステータス信号となるビジー信号やインタラプト信号をメモリカード１１０から取得する。

　以上のようなデータ処理装置１００及びメモリカード１１０の間のデータの伝送は、ホスト側シリアルインターフェース回路１０３とカード側シリアルインターフェース回路１１３との間に設けられた伝送ラインを介して行われる。

　データ処理装置１００のカード側シリアルインターフェース回路１１３と、メモリカード１１０のカード側シリアルインターフェース回路１１３の間には、ＣＬＫラインとＣＳラインとＤＴラインとＢＵＳＹラインとＩＮＴラインとの５本の信号ラインが設けられている。

　ＤＴラインには、主データであるデータ処理部１０１によりデータ処理をしてメモリ１１１に書き込むデータ及びメモリ１１１からデータ処理部１０１に読み出すデータが伝送される。また、ＤＴラインには、データ処理装置１００からメモリカード１１０に供給する制御命令となるコマンドと、メモリカード１１０からデータ処理装置１００に供給されるコマンドが伝送される。すなわち、ＤＴラインには、主データ及びコマンドがシリアル信号で双方向伝送される。

　ＣＬＫラインには、上述したＤＴラインに伝送される主データ及びコマンドの同期信号がデータ処理装置１００からメモリカード１１０に供給される。

　ＣＳラインには、いわゆるチップセレクト信号がデータ処理装置１００からメモリカード１１０に供給される。このチップセレクト信号は、例えばハイとなっている期間、上述した主データ、コマンド及び同期信号が有効であることを示している。

　ＢＵＳＹラインには、メモリカード１１０が処理を行っていることを示すビジー信号が伝送される。例えば、メモリカード１１０が書き込み処理を行っている場合であって、データ処理装置１００からのアクセスを禁止するときには、このビジー信号がメモリカード１１０からデータ処理装置１００に供給される。

　ＩＮＴラインには、メモリカード１１０からデータ処理装置１００に対しての割り込みを示すインタラプト信号がメモリカード１１０からデータ処理装置１００に供給される。

　このような伝送ラインに伝送される各種信号のタイムチャートは、図１２に示すようになる。この図１２に示すタイムチャートを用いて、メモリカード１１０に記憶するデータを読み出す場合について説明する。

　まず、時刻ｔ_１１において、データ処理装置１００は、ＣＳラインを介してチップセレクト信号をメモリカード１１０に供給する。データ処理装置１００は、このチップセレクト信号とともに同期信号をＣＬＫラインを介して供給する。メモリカード１１０は、このチップセレクト信号を取得することにより、データ処理装置１００から供給されるコマンドを取得する準備をする。そして、データ処理装置１００は、このチップセレクト信号を供給すると、ＤＴラインを介して読み出し命令を示すコマンドとそのアドレスをメモリカード１１０に供給する。

　データ処理装置１００は、この読み出しコマンド等を供給し終えると、時刻ｔ_１２において、このコマンドと同期信号の供給を停止する。メモリカード１１０は、コマンドの取得をし終えると、この供給されたコマンドに基づく制御を行うため、ビジー信号をデータ処理装置１００に供給する。すなわち、メモリカード１１０は、指定されたアドレスの主データをメモリ１１１からレジスタ１１２に読み出す制御を行う。なお、このとき、データ処理装置１００は、チップセレクト信号の供給は停止しない。

　メモリカード１１０は、レジスタ１１２に主データを読み出すと、時刻ｔ_１３においてビジー信号の供給を停止する。すなわち、データ処理装置１００に対して主データを伝送する準備ができたことを示すレディー状態を知らせる。

　データ処理装置１００は、ビジー信号の供給が停止したことを知ると、メモリカード１１０が供給したコマンドに基づく制御が終了したと判断して、時刻ｔ_１４において同期信号をメモリカード１１０に供給する。そして、メモリカード１１０は、主データをＤＴラインを介してデータ処理装置１００に伝送する。

　そして、メモリカード１１０が主データの伝送を終了すると、データ処理装置１００は、時刻ｔ_１５において同期信号とチップセレクト信号の供給を停止する。

　なお、メモリカード１１０は、この読み出し処理をした結果等により、メモリカード１１０の内部状態に変化が生じた場合、時刻ｔ_１６に示すように、ＩＮＴラインを介して割り込みを示すインタラプト信号をデータ処理装置１００に供給する。データ処理装置１００は、このインタラプト信号が供給されると、この割り込み要因をメモリカード１１０から取得するため、チップセレクト信号とともに所定のコマンドをメモリカード１１０に供給する。

　以上のように、データ処理装置１００は、主データ及びコマンドを伝送するＤＴライン及び同期信号を供給するＣＬＫラインとともに、チップセレクト信号を供給するＣＳライン、ビジー信号を取得するＢＵＳＹライン及びインタラプト信号を取得するＩＮＴラインを設けてメモリカード１１０とのデータの伝送を実現している。

　ところで、上述した外部記憶装置であるメモリカード１１０の小型化等を考えた場合、データ処理装置１００とメモリカード１１０との信号ラインの数を少なくする必要が生じる。

特開昭６０−５１０４６号公報

　本発明は、このような実情を鑑みてなされたものであり、主データをシリアル通信するためのデータ端子のほかに予備の端子であるリザーブ端子を設けることで、主データをシリアル通信を行うほか、リザーブ端子との組み合わせで更に他の機能を付加することができるデータ処理システム、データ処理装置、外部装置及びデータ伝送方法を提供することを目的とする。

　本発明に係るデータ処理システムは、外部装置とデータの伝送を行なうデータ処理装置とを含むデータ処理システムにおいて、データ処理装置は、外部装置へのコマンドを生成し、外部装置からデータを受けるコントローラおよび上記外部装置と通信するための複数の端子を有し、外部装置は、略カードの形状、上記データ処理装置からのコマンドを受けるコントローラ、および上記データ処理装置と通信するための複数の端子を有し、上記外部装置の上記端子は、上記外部装置と上記データ処理装置が主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子とを有する。

　本発明に係るデータ処理装置は、外部装置とデータ伝送を行うデータ処理装置において、上記外部装置へのコマンドを生成し、上記外部装置からデータを受けるコントローラおよび上記外部装置と通信するための複数の端子を有し、上記複数の端子は、上記外部装置と主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子とを有する。

　本発明に係る外部装置は、データ処理装置とデータ伝送を行う外部装置において、略カードの形状、上記データ処理装置からのコマンドを受けるコントローラ、および上記データ処理装置と通信するための複数の端子を有し、上記端子は、上記外部装置と上記データ処理装置が主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子とを有する。

　本発明に係るデータ伝送方法は、外部装置とデータ処理装置との間でデータ伝送を行うデータ伝送方法において、データ処理装置は、外部装置へのコマンドを生成し、外部装置からデータを受けるコントローラおよび上記外部装置と通信するための複数の端子を有し、外部装置は、略カードの形状、上記データ処理装置からのコマンドを受けるコントローラ、および上記データ処理装置と通信するための複数の端子を有し、上記外部装置の上記端子は、上記外部装置と上記データ処理装置が主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子とを有し、上記データ処理装置で生成されたコマンドに応じて上記外部装置と上記データ処理装置との間で主データのシリアル通信を行う。

　上述したように、本発明は、主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子を有することから、主データをシリアル通信を行うほか、リザーブ端子との組み合わせで更に他の機能を付加することができる。

　以下、本発明に係るデータ処理装置及びデータ伝送方法に用いられるデータ処理装置とこのデータ処理装置に用いられる外部記憶装置であるメモリカードについて、図面を参照しながら説明する。

　まず、本発明にデータ処理システムを構成するデータ処理装置を説明すると、このデータ処理装置１０は、図１に示すように、データ処理部１１と、レジスタ１２と、ホスト側シリアルインターフェース回路１３と、ホスト側コントローラ１４とを備えている。また、メモリカード２０は、外観がカード状の記憶媒体であり、データ処理装置１０に接続されて外部記憶装置として用いられる。メモリカード２０は、メモリ２１とレジスタ２２とカード側シリアルインターフェース回路２３とカード側コントローラ２４とを備えている。

　データ処理装置１０のデータ処理部１１は、メモリカード２０に記憶したデータを読み出して各種データ処理を行い、各種データ処理をしてメモリカード２０に書き込むデータを生成する。このデータ処理部１１は、メモリカード２０を用いる例えばコンピュータ装置や、デジタルオーディオ信号の記録再生装置、カメラ装置等のオーディオビジュアル機器のデータ処理回路となる。

　レジスタ１２は、データ処理部１１とホスト側シリアルインターフェース１３とのバッファである。すなわち、データ処理装置１０は、データ処理部１１からホスト側シリアルインターフェース回路１３にデータを供給する場合は、データをこのレジスタ１２に一時格納した後にホスト側シリアルインターフェース回路１３に供給する。同様に、データ処理装置１０は、ホスト側シリアルインターフェース回路１３からデータ処理部１１にデータを供給する場合は、データをこのレジスタ１２に一時格納した後にデータ処理部１１に供給する。

　ホスト側シリアルインターフェース回路１３は、データ処理部１１からレジスタ１２を介して供給されたデータ及びカード側コントローラ２４から供給されるコマンドをシリアル信号に変換してメモリカード２０に供給する。また、ホスト側シリアルインターフェース回路１３は、メモリカード２０から供給されたシリアル信号のデータ及びコマンドをパラレル信号に変換してデータ処理部１１及びカード側コントローラ２４に供給する。

　また、ホスト側シリアルインターフェース回路１３は、各種データ及びコマンドの同期信号（ＣＬＫ）等をメモリカード２０に供給する。さらに、ホスト側シリアルインターフェース回路１３は、メモリカード２０から供給されこのメモリカード２０の動作状態を示すステータス（ＳＴＡＴＵＳ）信号を取得する。

　ホスト側コントローラ１４は、データ処理部１１のデータ処理動作、ホスト側シリアルインターフェース回路１３の各データの伝送動作の制御を行う。また、ホスト側コントローラ１４は、メモリカード２０への制御命令となるコマンドをレジスタ２２を介してメモリカード２０に供給する。

　一方、メモリカード２０のメモリ２１は、例えば、フラッシュメモリ等からなり、データ処理部１１から供給されたデータを記憶する。

　レジスタ２２は、メモリ２１とカード側シリアルインターフェース回路２３とのバッファであり、メモリ２１がデータ処理装置１０からのデータを書き込む場合は、このレジスタ１２に一時データを格納した後に書き込むデータをメモリ２１に供給する。同様に、データ処理装置１０がメモリ２１からデータを読み出す場合は、このレジスタ１２に一時データを格納した後に読み出すデータをカード側シリアルインターフェース回路２３に供給する。すなわち、このレジスタ２２は、フラッシュメモリのいわゆるページバッファの機能等を果たす回路である。

　カード側シリアルインターフェース回路２３は、カード側コントローラ２４の制御に基づきメモリ２１から供給されるパラレル信号のデータ及びカード側コントローラ２４から供給されるコマンドをシリアル信号に変換してデータ処理装置１０に供給する。また、カード側シリアルインターフェース回路２３は、データ処理装置１０から供給されるシリアル信号のデータ及びコマンドをパラレル信号に変換してメモリ２１及びカード側コントローラ２４に供給する。

　また、カード側シリアルインターフェース回路２３は、各種データ及びコマンドの同期信号（ＣＬＫ）等をデータ処理装置１０から取得する。さらに、カード側シリアルインターフェース回路２３は、ステータス信号をデータ処理装置１０に供給する。

　カード側コントローラ２４は、メモリ２１のデータの記憶動作、読み出し動作及び消去動作等をデータ処理装置１０から供給されるコマンド等に基づき制御する。また、カード側コントローラ２４は、カード側シリアルインターフェース回路２３の各データの伝送動作の制御を行う。さらに、ホスト側コントローラ１４は、メモリカード２０へのステータス信号をメモリカード２０に供給する制御を行う。

　以上のようなデータ処理装置１０及びメモリカード２０の間のデータの伝送は、ホスト側シリアルインターフェース回路１３とカード側シリアルインターフェース回路２３との間に設けられた伝送ラインを介して行われる。

　データ処理装置１０のカード側シリアルインターフェース回路２３と、メモリカード２０のカード側シリアルインターフェース回路２３の間には、ＣＬＫライン３１とコントロールライン３２とＤＴライン３３との３本の信号ラインが設けられている。

　ＤＴライン３３には、主データであるデータ処理部１１によりデータ処理をしてメモリ２１に書き込むデータ及びメモリ２１からデータ処理部１１に読み出すデータが伝送される。このＤＴライン３３には、データ処理装置１０からメモリカード２０に供給する制御命令となるコマンドと、メモリカード２０からデータ処理装置１０に供給されるコマンドが伝送される。すなわち、ＤＴライン３３には、主データ及びコマンドがシリアル信号で双方向伝送される。

　さらに、ＤＴライン３３には、一端が接地された抵抗３３ａが取り付けられている。この抵抗３３ａは、いわゆるプルダウン抵抗であり、ホスト側シリアルインターフェース回路１３とカード側シリアルインターフェース回路２３との間でのＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルはローレベルとなる。換言すれば、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルは抵抗３３ａの抵抗値等によって定まる一定のレベルとなる。

　なお、ここで、抵抗３３ａとしていわゆるプルダウン抵抗を採用し、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルがローレベルとなるようにしたが、抵抗３３ａとしていわゆるプルアップ抵抗を採用し、ＤＴライン３３による信号の送受信がなされていないとき、ＤＴライン３３の信号レベルがハイレベルとなるようにしてもよい。

　ＣＬＫライン３１には、上述したＤＴライン３３に伝送される主データ及びコマンドの同期信号がデータ処理装置１０からメモリカード２０に伝送される。

　コントロールライン３２には、コントロール信号がデータ処理装置１０からメモリカード２０に伝送される。このコントロール信号が供給されている期間、例えばハイとなっている期間上述した主データ及びコマンドが伝送される。

　ここで、上述したＤＴライン３３には、主データ及びコマンドに加えて、メモリカード２０の動作状態を示すステータス（ＳＴＡＴＵＳ）信号がメモリカード２０からデータ処理装置１０に供給される。このメモリカード２０からのステータス信号は、ＤＴライン３３に主データ及びコマンドが伝送されていない期間、すなわち、コントロール信号が供給されていない期間、例えばローの期間に供給される。このステータス信号には、メモリカード２０が処理を行っていることを示すビジー（ＢＵＳＹ）信号がある。例えば、メモリカード２０が書き込み処理を行っている場合であってデータ処理装置１０からのアクセスを禁止するときには、ビジー信号がメモリカード２０からデータ処理装置１０に供給される。

　また、ステータス信号には、メモリカード２０からデータ処理装置１０に対しての割り込みを示すインタラプト（ＩＮＴＥＲＲＰＵＴ）信号がある。例えば、メモリカード２０からデータ処理装置１０に対して割り込み命令を要求するときには、このインタラプト信号が供給される。なお、このビジー信号やインタラプト信号は一例であり、ステータス信号としてメモリカード２０の動作状態を示す信号であればどのような信号であってもよい。

　このように、コントロール信号が供給されていない期間にステータス信号を供給するには、図２に示すような出力回路をメモリカード２０に設ければよい。

　メモリカード２０の出力回路２５は、カード側シリアルインターフェース回路２３とＤＴライン３３の入出力端子との間に設けられ、入力バッファ２６と出力バッファ２７と切換スイッチ２８とオア回路２９とからなる。

　入力バッファ２６は、ＤＴライン３３と接続され、データ処理装置１０から供給されたシリアル信号が入力されこのシリアル信号をカード側シリアルインターフェース回路２３に供給する。

　出力バッファ２７は、切換スイッチ２８を介して供給されるシリアル信号、ビジー信号及びインタラプト信号をＤＴライン３３に出力する。

　また、カード側コントローラ２４から供給されるビジー信号及びインタラプト信号は、オア回路２３により論理和がとられ、切換スイッチ２８の端子２８ｂに供給される。また、カード側シリアルインターフェース回路２３から供給されるシリアル信号は、切換スイッチ２８の端子２８ａに供給される。

　切換スイッチ２８は、コントロール信号がハイのときは、端子２８ａ側に切り換えられる。切換スイッチ２８が端子２８ａ側に切り換えられると、カード側シリアルインターフェース回路２３からのシリアル信号が、出力バッファ２７に供給される。また、切換スイッチ２８は、コントロール信号がローのときは、端子２８ｂ側に切り換えられる。切換スイッチ２８が端子２８ｂ側に切り換えられると、カード側コントローラ２４からのビジー信号及びインタラプト信号等のステータス信号は出力バッファ２７に供給される。

　このような伝送ラインに伝送される各種信号のタイムチャートは、図３に示すようになる。この図３に示すタイムチャートを用いて、メモリカード２０に記憶する主データを読み出す場合について説明する。

　まず、時刻ｔ_２１において、データ処理装置１０は、コントロールライン３２を介してコントロール信号をメモリカード２０に供給する。メモリカード２０は、このコントロール信号を取得することによりデータ処理装置１０から供給されるコマンドを取得する準備をする。データ処理装置１０は、このコントロール信号を供給するとともに、ＤＴライン３３を介して読み出し命令を示すコマンド等をメモリカード２０に供給する。また、データ処理装置１０は、このコマンド等とともにＣＬＫライン３１を介して同期信号をメモリカード２０に供給する。

　データ処理装置１０は、この読み出しコマンド等を供給し終えると、時刻ｔ_２２において、コマンド、コントロール信号及び同期信号の供給を停止する。なお、同期信号は、この時刻ｔ_２２において供給を停止しなくてもよい。

　メモリカード２０は、コマンドの取得をし終えると、この供給されたコマンドに基づく制御を行うため、ビジー信号をＤＴライン３３を介してデータ処理装置１０に供給する。データ処理装置１０は、この時点でコントロール信号を供給していないため、メモリカード２０から供給された信号がビジー信号であるということを判断することができる。メモリカード２０は、ビジー信号を供給すると、指定されたアドレスの主データをメモリ２１からレジスタ２２に読み出す。

　メモリカード２０は、レジスタ２２に主データを読み出すと、時刻ｔ_２３においてＤＴライン３３を介してビジー信号の供給を停止する。すなわち、データ処理装置１０に対して主データを供給する準備ができたことを示すレディー状態を知らせる。

　データ処理装置１０は、時刻ｔ_２４において、ビジー信号の供給が停止したことを知ると、メモリカード２０が供給したコマンドに基づく制御が終了したと判断してコントロール信号と同期信号の供給をする。メモリカード２０は、コントロール信号が供給されたことに基づき主データをＤＴライン３３を介してこの供給された同期信号に同期させてデータ処理装置１０に伝送する。

　メモリカード２０が主データの伝送を終了すると、データ処理装置１０は、時刻ｔ_２５において同期信号とコントロール信号の供給を停止する。

　なお、メモリカード２０は、この読み出し処理をした結果等により、メモリカード２０の内部状態に変化が生じた場合は、必要に応じて時刻ｔ_２６に示すようにＤＴライン３３を介して割り込みを示すインタラプト信号をデータ処理装置１０に供給する。データ処理装置１０は、コントロール信号を供給していないことからメモリカード２０から供給された信号がインタラプト信号であると判断でき、このインタラプト信号が供給されると、例えば、この割り込み要因をメモリカード２０から取得するためコントロール信号を供給して対応したコマンドの供給を行う。

　以上のように、データ処理装置１０及びメモリカード２０では、メモリカード２０からのステータス信号をＤＴライン３３を用いて伝送することにより信号ラインを少なくすることができる。従って、ビジー信号やインタラプト信号のための信号ラインを特別に設ける必要がなく、簡単な構成で確実なデータの伝送をすることができる。また、インタラプト信号を設けずにデータ処理装置とメモリカードの間でデータの伝送を行った場合には、必ず一定時間毎ポーリングを行わなければならなかったが、このデータ処理装置１０ではポーリングの必要がない。

　ところで、以上のようなデータ処理装置１０とメモリカード２０との間のデータ伝送の場合、データ処理装置１０からメモリカード２０に供給するコマンドの内容、又はメモリカード２０からデータ処理装置１０に供給するコマンドの内容は予めホスト側コントローラ１４やカード側コントローラ２４により定められている。例えば、書き込みコマンド、読み出しコマンド又は消去コマンド等が予め定められている。これらのコマンドがＤＴライン３３を介して伝送された場合、この後にＤＴライン３３に伝送されるデータやコマンド、あるいは、ステータス信号の順序は必ず決定される。

　具体的には、データ処理装置１０からメモリカード２０に対して書き込みコマンドが伝送された場合には、この書き込みコマンドの後にメモリカード２０に書き込もうとする主データがデータ処理装置１０からメモリカード２０に伝送される。書き込みコマンド及び主データが伝送されたメモリカード２０は、当該主データの書き込み処理を行っている間、ビジー信号をデータ処理装置１０へ出力し、当該主データの書き込み処理が完了したらレディ信号をデータ処理装置１０へ出力する。また、データ処理装置１０からメモリカード２０に対して読み出しコマンドが伝送された場合、メモリカード２０は、当該読み出しコマンドに応じた主データの読み出し処理を行う。この読み出し処理を行っている間メモリカード２０はビジー信号をデータ処理装置１０へ出力し、読み出し処理が完了したらメモリカード２０はレディ信号をデータ処理装置１０へ出力する。データ処理装置１０がレディ信号を受け取った後、メモリカード２０からデータ処理装置１０に対して主データが伝送され、これにより主データの読み出しが行われる。

　そこで、以下に第２のデータ伝送方法として、このようにＤＴライン３３によって伝送されるデータの内容やその順序等がコマンドにより予め定められている場合について説明する。

　この第２のデータ伝送方法では、コントロール信号を切り換えることによって、ＤＴライン３３を伝送するデータの状態を設定する。すなわち、コントロール信号を切り換えることによって、伝送するデータの状態を確定してデータの伝送を行う。

　ＤＴライン３３によって伝送されるデータの状態は、以下のように設定される。まず、データ処理装置１０からメモリカード２０に対して何等制御命令すなわちコマンドを供給せず、また、メモリカード２０が何等処理をしていない状態を初期状態として“状態０”とする。続いて、データ処理装置１０からメモリカード２０に対してコマンドを供給している状態、例えば、書き込みコマンド、読み出しコマンド又は消去コマンド等をＤＴライン３３を介して供給している状態を“状態１”とする。その後、“状態１”で供給したコマンドに応じた処理が行われる“状態２”“状態３”へと推移し、“状態３”の後に“状態０”へと戻る。

　そして、コントロール信号は、このような“状態０”から“状態３”までの状態を切り換える。すなわち、“状態０”では、このコントロール信号はローとなっており、この“状態０”の状態からコントロール信号がハイとなると、“状態１”に切り換わる。続いて、“状態１”の状態からコントロール信号がローとなると“状態２”に切り換わる。続いて、“状態２”の状態からコントロール信号がハイとなると、“状態３”に切り換わる。最後に、“状態３”の状態からコントロール信号がローとなると、“状態０”に切り換わる。

　このように、コントロール信号を切り換えることで、ＤＴライン３３によって伝送されるデータの内容を切り換える。そして、データ処理装置１０及びメモリカード２０は、“状態１”において伝送されたコマンドの内容に応じて、次の“状態２”、“状態３”に伝送するデータの内容を確定しそれぞれの状態に応じた処理を行う。

　具体的には、例えば、メモリカード２０からの主データの読み出しを行う場合には、まず、“状態１”とされ、データ処理装置１０からメモリカード２０へ読み出しコマンドが伝送される。次に、“状態２”となり、読み出しコマンドに応じてメモリカード２０によって主データの読み出し処理が行われる。この処理を行っている間、メモリカード２０からデータ処理装置１０にビジー信号が伝送され、当該処理が完了したら、メモリカード２０からデータ処理装置１０にレディ信号が伝送される。そして、データ処理装置１０によってレディ信号が検出されたら“状態３”となり、メモリカード２０から読み出された主データがＤＴライン３３を介してメモリカード２０からデータ処理装置１０へ伝送される。そして、主データの伝送が完了したら“状態０”へ戻る。

　あるいは、例えば、メモリカード２０への主データの書き込みを行う場合には、まず、“状態１”とされ、データ処理装置１０からメモリカード２０へ書き込みコマンドが伝送される。次に、“状態２”となり、メモリカード２０へ書き込む主データがＤＴライン３３を介してデータ処理装置１０からメモリカード２０に伝送される。次に、“状態３”となり、書き込みコマンドに応じてメモリカード２０によって主データの書き込み処理が行われる。この処理を行っている間、メモリカード２０からデータ処理装置１０へビジー信号が伝送され、当該処理が完了したら、メモリカード２０からデータ処理装置１０へレディ信号が伝送される。そして、データ処理装置１０によってレディ信号が検出されたら“状態０”へ戻る。

　あるいは、例えば、メモリカード２０に書き込まれている主データの消去を行う場合には、まず、“状態１”のときに、データ処理装置１０からメモリカード２０へ消去コマンドが伝送される。次に、“状態２”となり、消去コマンドに応じてメモリカード２０によって主データの消去処理が行われる。この処理を行っている間、メモリカード２０からデータ処理装置１０にビジー信号が伝送され、当該処理が完了したら、メモリカード２０からデータ処理装置１０にレディ信号が伝送される。そして、データ処理装置１０によってレディ信号が検出されたら“状態０”へ戻る。

　このように、ＤＴライン３３に伝送されるデータに応じてコントロール信号を切り換えることにより、データ伝送の状態を制御する第２のデータ伝送方法について、図４及び図５のタイムチャートを参照して更に詳細に説明する。ここで、図４に示すタイムチャートは、データ処理装置１０によってメモリカード２０に書き込まれている主データを読み出すときのタイムチャートの一例である。また、図５に示すタイムチャートは、データ処理装置１０によってメモリカード２０に主データを書き込むときのタイムチャートの一例である。

　まず、図４を参照して主データの読み出しについて説明する。

　データ処理装置１０とメモリカード２０との間で何等データの伝送が行われていない状態では、コントロール信号がローとなっており、“状態０”の初期状態となっている。そして、主データの読み出しに関する処理は、この“状態０”の初期状態から開始される。

　主データの読み出しに関する処理を開始する時刻ｔ_３１において、データ処理装置１０は、コントロールライン３２を介してメモリカード２０に供給されるコントロール信号をローからハイに切り換える。従って、ＤＴライン３３に伝送されるデータの状態は、“状態０”から“状態１”に切り換えられる。メモリカード２０は、このコントロール信号を取得することにより、“状態０”から“状態１”となったことを判断して、データ処理装置１０から供給されるコマンドを取得する準備をする。そして、データ処理装置１０は、この“状態１”のときに、ＤＴライン３３を介して読み出しコマンドをメモリカード２０に供給するとともに、その同期信号をＣＬＫライン３１を介してメモリカード２０に供給する。ここで、メモリカード２０は、この“状態１”の状態で読み出しコマンドを取得することにより、後の“状態２”及び“状態３”でＤＴライン３３を介して伝送されるデータの内容を確定する。

　データ処理装置１０は、読み出しコマンドの供給が完了した時刻ｔ_３２においてコントロール信号をハイからローに切り換える。すなわち、“状態１”から“状態２”に切り換える。

　“状態２”となったら、メモリカード２０は、“状態１”のときに供給された読み出しコマンドに基づく処理、具体的には、読み出しコマンドで指定されたアドレスの主データをメモリ２１からレジスタ２２に読み出す処理を行う。この処理を行っている間、メモリカード２０は、ステータス信号としてビジー信号をＤＴライン３３を介してデータ処理装置１０に供給する。すなわち、“状態２”のとき、メモリカード２０は、まず、ステータス信号としてビジー信号を出力する。このとき、データ処理装置１０は、メモリカード２０に供給したコマンドが読み出しコマンドであり、且つ現在の状態が“状態２”であることから、メモリカード２０から出力されている信号がステータス信号であると判断する。

　その後、レジスタ２２への主データの読み出しが完了したら、メモリカード２０は、レジスタ２２への主データの読み出しが完了した時刻ｔ_３３において、ＤＴライン３３を介してステータス信号としてビジー信号の出力を停止してデータ処理装置１０に対して主データを供給する準備ができたことを示すレディー信号の出力を開始する。すなわち、“状態２”のとき、メモリカード２０は、レジスタ２２への主データの読み出しが完了したらステータス信号としてレディ信号を出力する。

　なお、本例では、“状態２”のときに、ＤＴライン３３を介してメモリカード２０から出力される信号がハイのときをビジー信号として、ローのときをレディ信号としている。この“状態２”のとき、データ処理装置１０は、メモリカード２０に供給したコマンドが読み出しコマンドであり、且つ現在の状態が“状態２”であることから、メモリカード２０から出力されている信号がステータス信号であると判断することができる。したがって、メモリカード２０からＤＴライン３３を介して出力される信号をハイからローに切り換えるだけでも、データ処理装置１０は、当該信号がビジー信号からレディ信号に切り換わったことを検出することができる。

　データ処理装置１０は、メモリカード２０からレディ信号を受け取ったら、読み出しコマンドに基づくメモリカード２０の処理が完了したと判断する。そして、読み出しコマンドに基づくメモリカード２０の処理が完了したと判断された時刻ｔ_３４においてコントロール信号をローからハイに切り換える。すなわち、“状態２”から“状態３”に切り換える。

　そして、“状態３”となったら、メモリカード２０は、“状態２”のときにレジスタ２２へ読み出した主データをＤＴライン３３を介してデータ処理装置１０に伝送する。その後、メモリカード２０からデータ処理装置１０への主データの伝送が完了した時刻ｔ_３５において、データ処理装置１０は、同期信号の供給を止めるとともにコントロール信号をハイからローに切り換える。すなわち、主データの伝送を行う“状態３”から、初期状態の“状態０”へと状態が戻される。

　なお、以上のような読み出し処理の影響等により、メモリカード２０の内部状態に変化が生じて何らかの割り込み処理を行う必要が生じた場合、メモリカード２０は、時刻ｔ_３６に示すように、“状態０”のときに割り込みを示すインタラプト信号をＤＴライン３３を介してデータ処理装置１０に供給する。ここで、データ処理装置１０は、“状態０”のときにメモリカード２０からＤＴライン３３を介して信号が供給されたときには当該信号がインタラプト信号であると判別するように予め設定しておく。これにより、この信号は、データ処理装置１０によってインタラプト信号であると判断される。このインタラプト信号を受け取ったデータ処理装置１０は、当該インタラプト信号に基づいて必要な処理を行う。

　次に、図５を参照して主データの書き込みについて説明する。

　データ処理装置１０とメモリカード２０との間で何等データの伝送が行われていない状態では、コントロール信号がローとなっており、“状態０”の初期状態となっている。主データの書き込みに関する処理は、この“状態０”の初期状態から開始される。

　主データの書き込みに関する処理を開始する時刻ｔ_４１において、データ処理装置１０は、コントロールライン３２を介してメモリカード２０に供給されるコントロール信号をローからハイに切り換える。従って、ＤＴライン３３に伝送されるデータの状態は、“状態０”から“状態１”に切り換えられる。メモリカード２０は、このコントロール信号を取得することにより、“状態０”から“状態１”となったことを判断して、データ処理装置１０から供給されるコマンドを取得する準備をする。そして、データ処理装置１０は、この“状態１”のときに、ＤＴライン３３を介して書き込みコマンドをメモリカード２０に供給するとともに、その同期信号をＣＬＫライン３１を介してメモリカード２０に供給する。ここで、メモリカード２０は、この“状態１”の状態で書き込みコマンドを取得することにより、後の“状態２”及び“状態３”でＤＴライン３３を介して伝送されるデータの内容を確定する。

　データ処理装置１０は、書き込みコマンドの供給が完了した時刻ｔ_４２において、コントロール信号をハイからローに切り換える。すなわち、“状態１”から“状態２”に切り換える。

　“状態２”のとき、データ処理装置１０は、メモリカード２０に書き込もうとする主データをＤＴライン３３を介してメモリカード２０へ伝送し、この主データのメモリカード２０への伝送が完了した時刻ｔ_４３においてコントロール信号をローからハイに切り換える。すなわち、“状態２”から“状態３”に切り換える。

　“状態３”となったら、メモリカード２０は、“状態１”のときに供給された書き込みコマンドに基づく処理、具体的には、“状態２”のときにデータ処理装置１０から伝送された主データをメモリ２１に書き込む処理を行う。この処理を行っている間、メモリカード２０は、ステータス信号としてビジー信号をＤＴライン３３を介してデータ処理装置１０に供給する。すなわち、“状態３”のとき、メモリカード２０は、まず、ステータス信号としてビジー信号を出力する。このとき、データ処理装置１０は、メモリカード２０に供給したコマンドが書き込みコマンドであり、且つ現在の状態が“状態３”であることから、メモリカード２０から出力されている信号がステータス信号であると判断する。

　その後、レジスタ２２への主データの書き込みが完了したら、メモリカード２０は、レジスタ２２への主データの書き込みが完了した時刻ｔ_４４において、ステータス信号として、ビジー信号の出力を停止して、主データの書き込みが完了したことを示すレディー信号の出力を開始する。すなわち、“状態３”のとき、メモリカード２０は、レジスタ２２への主データの書き込みが完了したらステータス信号としてレディ信号を出力する。

　なお、本例では、“状態３”のときに、ＤＴライン３３を介してメモリカード２０から出力される信号がハイのときをビジー信号として、ローのときをレディ信号としている。この“状態３”のとき、データ処理装置１０は、メモリカード２０に供給したコマンドが書き込みコマンドであり、且つ現在の状態が“状態３”であることからメモリカード２０から出力されている信号がステータス信号であると判断することができる。したがって、メモリカード２０からＤＴライン３３を介して出力される信号をハイからローに切り換えるだけでも、データ処理装置１０は、当該信号がビジー信号からレディ信号に切り換わったことを検出することができる。

　データ処理装置１０は、メモリカード２０からレディ信号を受け取ったら書き込みコマンドに基づくメモリカード２０の処理が完了したと判断する。そして、書き込みコマンドに基づくメモリカード２０の処理が完了したと判断された時刻ｔ_４５において、データ処理装置１０は、同期信号の供給を止めるとともに、コントロール信号をハイからローに切り換える。すなわち、主データの書き込みを行っている状態である“状態３”から、初期状態の“状態０”へと状態が戻される。

　なお、以上のような書き込み処理の影響等により、メモリカード２０の内部状態に変化が生じて、何らかの割り込み処理を行う必要が生じた場合、メモリカード２０は、時刻ｔ_４６に示すように、“状態０”のときに割り込みを示すインタラプト信号をＤＴライン３３を介してデータ処理装置１０に供給する。ここで、データ処理装置１０は、“状態０”のときにメモリカード２０からＤＴライン３３を介して信号が供給されたときには、当該信号がインタラプト信号であると判別するように予め設定しておく。これにより、この信号は、データ処理装置１０によってインタラプト信号であると判断される。そして、このインタラプト信号を受け取ったデータ処理装置１０は、当該インタラプト信号に基づいて必要な処理を行う。

　以上のように、本発明を適用したデータ処理装置１０及びメモリカード２０では、コントロール信号を切り換えてＤＴライン３３に伝送するデータの内容を確定するようにしており、これにより、ＤＴライン３３によってコマンドや主データだけでなくステータス信号やインタラプト信号も伝送することが可能となっている。そのため、データ処理装置１０とメモリカード２０との間の信号ラインを少なくすることができる。従って、ビジー信号やインタラプト信号のための信号ラインを特別に設ける必要がなく、簡単な構成で確実なデータの伝送をすることができる。また、ＤＴライン３３に伝送させるデータの切り換えのオーバーヘッドを少なくすることもでき、データの伝送の効率が高くなる。

　なお、上述の例ではデータ処理装置１０とメモリカード２０の場合を挙げて説明したが、本発明をメモリカード２０ではなく、他のデータ処理装置に適用することができる。この場合は、予め、伝送されるコマンド等を他のデータ処理装置に設定しておくことが必要となるが、メモリカード２０に対するコマンドのみならず、あらゆるコマンドを伝送することができる。

　また、データ処理装置１０とメモリカード２０との間の第２のデータの伝送方法の説明では、コントロール信号で切り換えるＤＴライン３３の伝送データの内容を、状態０、状態１、状態２、状態３の４パターンについて例示して説明したが、この４パターンに限らず伝送するコマンドの内容に応じてこれ以上のパターンに切り換えてもよい。

　さらに、データ処理装置１０とメモリカード２０との間の第２のデータの伝送方法の説明では、ＤＴライン３３の伝送データの状態をコントロール信号のオンオフで切り換える場合について説明したが、図６や図７に示すように、パルス信号で切り換えるようにしてもよい。なお、図６及び図７は、コントロール信号としてパルス信号を用いたときのタイムチャートであり、図６は、図４と同様にデータ処理装置１０によってメモリカード２０に書き込まれている主データを読み出すときのタイムチャート、図７は、図５と同様にデータ処理装置１０によってメモリカード２０に主データを書き込むときのタイムチャートである。

　さらに、以上説明したメモリカード２０には、例えば、ＣＬＫライン３１、コントロールライン３２及びＤＴライン３３の他に、１本の電源ライン、３本のグランドライン及び３本のリザーブラインを設けて合計１０本の信号ラインを有している。なお、３本のリザーブラインを設けたときには、これら３本のリザーブラインをＤＴラインとして使用して先のＤＴライン３３と合わせてＤＴラインを４本とし、これら４本のＤＴラインをパラレルに使用するようにしてもよい。また、３本のリザーブラインを設けたときには、これら３本のリザーブラインをそれぞれＣＬＫライン、コントロールライン及びＤＴラインとして使用して、先のＣＬＫライン３１、コントロールライン３２及びＤＴライン３３と合わせて、ＣＬＫライン、コントロールライン及びＤＴラインの組みを２つ設けるようにしてもよい。

　ところで、以上の説明で挙げた第２のデータ伝送方法において、ＤＴライン３３で伝送されるコマンドや主データについては、エラー訂正コード等を一緒に伝送することで、外部からのノイズ等に対処できるが、コントロールライン３１で伝送されるコントロール信号については、ハイからローへの切り換え、又はローからハイへの切り換えだけで、“状態０”、“状態１”、“状態２”、“状態３”の推移を示すようにしているので外部からのノイズ等の影響を受けるおそれがある。

　例えば、図４及び図５に挙げた例では、“状態０”及び“状態２”のときにコントロール信号をローとして、“状態１”及び“状態３”のときにコントロール信号をハイとしている。そして、“状態０”と“状態２”との判別や、“状態１”と“状態３”との判別は、それらの状態の推移を追うことにより判別するようにしている。したがって、状態の推移が正しく検出されないと、メモリカード２０は、“状態０”と“状態２”とを間違えて判断してしまったり、“状態１”と“状態３”とを間違えて判断してしまったりするおそれがある。

　例えば、図４に示すように主データの読み出しを行う際に、コントロール信号にノイズがのり、メモリカード２０が“状態１”と“状態３”とを間違えて判断してしまうと、データ処理装置１０からメモリカード２０に送られるコマンドとメモリカード２０から読み出された主データとがＤＴライン３３上でぶつかってしまう可能性がある。

　また、図４に示すように主データの読み出しを行う際に、コントロール信号にノイズがのり、メモリカード２０が“状態０”と“状態２”とを間違えて判断してしまうと、“状態２”のときに出力すべきビジー信号やレディ信号が“状態０”のときに送出されてしまったり、“状態０”のときに出力すべきインタラプト信号が“状態２”のときに送出されてしまったりする可能性がある。

　さらに、図５に示すように主データの書き込みを行う際に、コントロール信号にノイズがのり、メモリカード２０が“状態１”と“状態３”とを間違えて判断してしまうと、データ処理装置１０からメモリカード２０に送られるコマンドとメモリカード２０から出力されるステータス信号とがＤＴライン３３上でぶつかってしまう可能性がある。あるいは、データ処理装置１０の側はメモリカード２０からのレディ信号を待ち、メモリカード２０の側はデータ処理装置１０からのコマンドを待つような状態となり、ＤＴライン３３でのデータの送受信が止まってしまう可能性もある。

　さらにまた、図５に示すように主データの書き込みを行う際に、コントロール信号にノイズがのり、メモリカード２０が“状態０”と“状態２”とを間違えて判断してしまうと、データ処理装置１０からメモリカード２０に送られる主データとメモリカード２０から出力されたインタラプト信号がＤＴライン３３上でぶつかってしまう可能性がある。

　以上のような問題を回避するには、例えば、レディ信号を所定の周期にて信号レベルの変化が繰り返される信号とし、メモリカード２０からの信号出力がない状態をビジー信号として検出するようにすればよい。以下、このようにレディ信号及びビジー信号を検出するようにした例について具体的に説明する。

　なお、以下の説明では、メモリカード２０に書き込まれている主データを読み出す場合を例に挙げ、図８のタイムチャート、図９及び図１０のフローチャートを参照して説明する。ここで、図８は、図４と同様にメモリカード２０に書き込まれている主データを読み出すときのタイムチャートであるが、本例ではビジー信号やレディ信号の内容が図４の例とは異なる。また、図９は、メモリカード２０に書き込まれている主データを読み出す際のデータ処理装置１０の側の処理の流れを示すフローチャートであり、図１０は、メモリカード２０に書き込まれている主データを読み出す際のメモリカード２０の側の処理の流れを示すフローチャートである。

　まず、図８及び図９を参照しながら、データ処理装置１０側の処理について説明する。

　メモリカード２０から主データを読み出すとき、データ処理装置１０は、まず、メモリカード２０からの主データの読み出しを指示するコマンドである読み出しコマンドをレジスタ１２に書き込む。その後、ステップＳ１に示すように、データ処理装置１０は、ホスト側コントローラ１４の制御により、ホスト側シリアルインターフェース回路１３から出力されるコントロール信号をハイにして“状態１”にする（図８の時刻ｔ_５１）。また、この“状態１”のとき、データ処理装置１０は、レジスタ１２からホスト側シリアルインターフェース回路１３へ読み出しコマンドを読み出し、当該読み出しコマンドにエラー訂正コード等を付けた上で当該読み出しコマンドをＤＴライン３３を介してメモリカード２０へ送出する。

　読み出しコマンドの送出が完了したら、データ処理装置１０は、ホスト側コントローラ１４の制御により、ホスト側シリアルインターフェース回路１３から出力されるコントロール信号をローにして“状態２”にする（図８の時刻ｔ_５２）。この“状態２”のとき、データ処理装置１０は、メモリカード２０から送られてくるステータス信号の検出を行う。そして、ステップＳ２において、データ処理装置１０は、ビジー信号が検出されたか否かを判断する。

　このとき、ホスト側シリアルインターフェース回路１３は、ＤＴライン３３を介して送られてくる信号が信号レベルに特別な変化のないほぼ一定の信号（以下、ＤＣ信号と称する。）の場合には、当該ＤＣ信号がメモリカード２０が信号の入力を受け付けない状態であることを示すビジー信号であると判断する。また、ＤＴライン３３を介して送られてくる信号が所定の周期にて信号レベルの変化が繰り返される信号（以下、ＡＣ信号と称する。）の場合には、当該信号がメモリカード２０が信号の入力待ち状態であることを示すレディ信号であると判断する。

　このとき、ホスト側シリアルインターフェース回路１３は、ＤＴライン３３を介して送られてくる信号がＤＣ信号であるかＡＣ信号であるかを判断するだけである。したがって、ホスト側シリアルインターフェース回路１３は、メモリカード２０から一定のレベルの信号が送られているときに、当該信号をビジー信号として検出するだけでなく、メモリカード２０が信号の出力を停止しているときもステータス信号がビジー信号になっていると判断する。

　そして、ステップＳ２において、ビジー信号が検出された場合には、ステップＳ３へ進む。ステップＳ３において、データ処理回路１０はビジー信号が予め規定された所定時間以上続いているか否かを判断する。ビジー信号が予め規定された所定時間以上続いている場合には、タイムアウトが発生したものとしてステップＳ１へ戻って処理を繰り返す。すなわち、ビジー信号が予め規定された所定時間以上続いている場合、データ処理回路１０は、メモリカード２０の側で何らかのエラーが発生したものと判断して、もう一度“状態１”に戻って読み出しコマンドの送出をやり直す。

　一方、ビジー信号が予め規定された所定時間に達していない場合には、ステップＳ２へ戻って処理を繰り返す。すなわち、メモリカード２０からのステータス信号がビジー信号からレディ信号に変わるまで、データ処理回路１０は、ステップＳ２及びステップＳ３の処理を繰り返す。

　なお、後述するように、メモリカード２０は、何らかのエラーが発生したときには信号の出力を止めるようになっている。このとき、ＤＴライン３３の信号レベルは、いわゆるプルダウン抵抗として作用する抵抗３３ａがＤＴライン３３に接続されているので、直前の状態がローのときにはローの状態が維持され、直前の状態がハイのときには徐々にローの状態へと変化する。これらの状態は、いずれの場合も、データ処理装置１０にはＤＣ信号として、すなわちビジー信号として検出される。すなわち、メモリカード２０の側でエラーが発生した場合には、ビジー信号が継続されることとなる。したがって、メモリカード２０の側でエラーが発生した場合には、ステップＳ２及びステップＳ３での判断により当該エラーの発生を検出することができる。

　換言すれば、このデータ処理装置１０及びメモリカード２０では、メモリカード２０にエラーが発生した場合、エラーの発生を示す特別な信号をメモリカード２０からデータ処理装置１０に送出することなくデータ処理装置１０によってエラーの発生が検出されるようになっている。

　一方、メモリカード２０の処理にエラーが発生することなく無事に処理が完了して、メモリカード２０が外部からの信号入力を受け付ける状態となると、メモリカード２０から出力されるステータス信号は、ビジー信号からレディ信号に変わる（図８の時刻ｔ_５３）。ここで、レディ信号は、上述したように、所定の周期にて信号レベルの変化が繰り返されるＡＣ信号である。このレディ信号は、データ処理装置１０によって速やか且つ確実に検出されるように同期信号の周波数以下の周波数で信号レベルが変化するような信号としておくことが好ましい。具体的には、例えば、同期信号の１／２の周波数で、信号レベルがハイ、ロー、ハイ、ローと反転を繰り返すような信号とする。

　そして、ステップＳ２において、ビジー信号が検出されなくなったら、すなわちレディ信号が検出されたらステップＳ４へ進む。ステップＳ４において、データ処理装置１０は、ホスト側コントローラ１４の制御によりホスト側シリアルインターフェース回路１３から出力されるコントロール信号をハイにして“状態３”にする（図８の時刻ｔ_５４）。この“状態３”のとき、データ処理装置１０は、メモリカード２０から読み出された主データを、ホスト側シリアルインターフェース回路１３によって受信する。ホスト側シリアルインターフェース回路１３によって受信された主データは、ホスト側コントローラ１４の制御によりレジスタ１２を介してデータ処理部１１へ転送される。

　メモリカード２０から読み出された主データの受信が完了したら、データ処理装置１０は、ホスト側コントローラ１４の制御によりホスト側シリアルインターフェース回路１３から出力されるコントロール信号をローにして“状態０”にする（図８の時刻ｔ_５５）。

　その後、ステップＳ５において、データ処理装置１０は、インタラプト信号が検出されたか否かを判断する。ここで、インタラプト信号は、メモリカード２０が何らかの割り込み処理を要求していることを示す信号である。インタラプト信号が検出されたら、ステップＳ６へ進む（図８の時刻ｔ_５６）。ステップＳ６において、データ処理装置１０は、検出されたインタラプト信号をデータ処理部１１に送り、その後、当該インタラプト信号に応じた割り込み処理を行うためにステップＳ１へ戻って処理を繰り返す。

　一方、ステップＳ５でインタラプト信号が検出されていない場合には、ステップＳ７へ進む。ステップＳ７において、データ処理装置１０は、メモリカード２０に対して行うべき何らかの処理があるか否か、すなわち、メモリカード２０に送出すべきコマンドがあるか否かを判断する。そして、データ処理装置１０は、メモリカード２０に送出すべきコマンドがない場合はステップＳ５へ戻って処理を繰り返し、メモリカード２０に送出すべきコマンドがある場合はステップＳ１へ戻ってコマンドの送出から処理を繰り返す。すなわち、インタラプト信号が発生する前にメモリカード２０に対する何らかの処理の要求、例えばメモリカード２０の内部のステータスを検出する処理の要求等があったらステップＳ１へ戻って、当該処理に対応したコマンドの送出を行う。

　次に、図８及び図１０を参照しながら、メモリカード２０の側の処理について説明する。

　データ処理装置１０によって主データが読み出されるとき、メモリカード２０は、まず、ステップＳ１１において、ホスト側シリアルインターフェース回路１３から出力されるコントロール信号がハイであり、且つ、現在の状態が“状態１”であるとメモリカード２０が認識しているときにホスト側シリアルインターフェース回路１３からＤＴライン３３を介して送られてきたデータをコマンドとして受け取る（図８の時刻ｔ_５１）。なお、データ処理装置１０からのデータの送出が完了すると、コントロール信号はローからハイに切り換わる。

　次に、ステップＳ１２において、ステップＳ１１におけるコマンドの受信時にエラーが生じたか否かを判断する。このとき、エラーが生じるのは、例えば、メモリカード２０の側は“状態１”であると認識していたが、データ処理装置１０の側は“状態３”であると認識しており、送られてきたデータがコマンドではなかった場合である。

　コマンドの受信時にエラーが生じた場合にはステップＳ１３に進み、メモリカード２０からの信号出力を停止した上で、ステップＳ１１へ戻ってデータ処理装置１０からのコマンドの再入力の待ち状態となる。すなわち、カード側シリアルインターフェース回路２３は、ホスト側シリアルインターフェース回路１３からのコマンドの受信時にエラーが生じたときには信号の出力を停止して新たなコマンドの入力待ち状態となる。なお、メモリカード２０からの信号出力が停止しているとき、データ処理装置１０の側はビジー信号を検出している状態となる。

　一方、コマンドの受信時にエラーが生じていない場合には、“状態２”に移行する（図８の時刻ｔ_５２）。そして、ステップＳ１４へ進んで、メモリカード２０は、ステップＳ１１で受信したコマンドに応じた処理を行うとともに、データ処理装置１０への主データの送出の準備が完了したか否かを判別する。準備が完了していなければステップＳ１５へ進み、準備が完了したらステップＳ１６へ進む。

　ステップＳ１５において、カード側シリアルインターフェース回路２３は、信号レベルが一定のビジー信号を出力し、その後、ステップＳ１４に戻ってデータ処理装置１０への主データの送出の準備が完了したか否かの判別を繰り返す。すなわち、カード側シリアルインターフェース回路２３は、データ処理装置１０への主データの送出の準備が完了するまで信号レベルが一定のビジー信号の出力を継続する。

　データ処理装置１０への主データの送出の準備が完了したらステップＳ１６へ進み、ステップＳ１６において、カード側シリアルインターフェース回路２３は、ホスト側シリアルインターフェース回路１３へレディ信号を送出する（図８の時刻ｔ_５３）。ここで、レディ信号は、上述したように、例えば、同期信号の１／２の周波数の信号である。

　レディ信号がデータ処理装置１０によって検出されると、コントロール信号がローからハイに切り換わる。すなわち、“状態２”から“状態３”に切り換わる（図８の時刻ｔ_５４）。“状態３”となったら、ステップＳ１７において、カード側コントローラ２４は、ステップＳ１１で受信したコマンドによって読み出すように指示された主データを、カード側シリアルインターフェース回路２３を介してＤＴライン３３によりホスト側シリアルインターフェース回路１３へＣＬＫラインによって伝送されている同期信号に同期させて送出する。この主データ全てがデータ処理装置１０によって受信されると、コントロール信号はハイからローに切り換わる。すなわち、“状態３”から“状態０”に切り換わる（図８の時刻ｔ_５５）。

　次に、ステップＳ１８において、カード側コントローラ２４は、何らかの割り込み処理の要求があるか否かを判断する。割り込み処理の要求がない場合はステップＳ１９へ進み、割り込み処理の要求がある場合はステップＳ２０へ進む。

　ステップＳ１９において、カード側コントローラ２４は、ホスト側シリアルインターフェース回路１３から供給されるコントロール信号がローからハイに切り換わったか否か、すなわち、“状態０”から“状態１”に切り換わったか否かを判断する。そして、“状態１”に切り換わったならば、ステップＳ１１へ戻って、コマンドの受信から処理を繰り返す。一方、“状態０”のままならば、ステップＳ１８へ戻って処理を繰り返す。すなわち、このメモリカード２０は、割り込み処理が発生するか、あるいは状態が“状態０”から“状態１”に切り換わるまで、ステップＳ１８及びステップＳ１９の処理を繰り返す。

　一方、ステップＳ１８において、割り込み処理の要求があると判断されたら、ステップＳ２０及びステップ２１に示すように、カード側シリアルインターフェース回路は、状態が“状態０”から“状態１”に切り換わるまでインタラプト信号を出力する。このとき、データ処理装置２０によってインタラプト信号が検出されると、ホスト側シリアルインターフェース回路１３から供給されるコントロール信号がローからハイに切り換わり、状態が“状態０”から“状態１”に切り換わることとなる。そして、状態が“状態０”から“状態１”に切り換わったらステップＳ１１へ戻り、メモリカード２０は、コマンドの受信から処理を繰り返す。なお、このときは、ステップＳ２０で送出したインタラプト信号に応じた処理を行うコマンドを受信することとなる。

　以上のように、メモリカード２０が実際に処理を行っているときに出力される信号をビジー信号とするだけでなく、メモリカード２０からの信号出力がない状態のときもビジー信号として検出するようにすることによりメモリカード２０が状態を誤って判断したままデータ伝送の処理が進むようなことがなくなる。したがって、メモリカード２０から出力されるデータとデータ処理装置１０から出力されるデータとがぶつかってしまったり、メモリカード２０とデータ処理装置１０との間で誤ったデータのやり取りがなされたり、メモリカード２０とデータ処理装置１０とが互いに待ち状態となってデータの伝送がされなくなってしまったりするようなことがなくなる。

本発明に係るデータ処理装置及びこのデータ処理装置に用いられるメモリカードを示すブロック図である。 上記メモリカードの出力回路を示す回路図である。 上記データ処理装置とメモリカードの間を伝送するデータのタイムチャートである。 上記データ処理装置とメモリカードの間を伝送するデータのタイムチャートである。 上記データ処理装置とメモリカードの間を伝送するデータのタイムチャートである。 上記データ処理装置とメモリカードの間を伝送するデータのタイムチャートである。 上記データ処理装置とメモリカードの間を伝送するデータのタイムチャートである。 上記データ処理装置とメモリカードの間を伝送するデータのタイムチャートである。 メモリカードからデータを読み出す際のデータ処理装置側の処理の流れを示すフローチャートである。 メモリカードからデータを読み出す際のメモリカード側の処理の流れを示すフローチャートである。 従来のデータ処理装置とメモリカードを示すブロック図である。 従来のデータ処理装置とメモリカードの間を伝送するデータのタイムチャートである。

符号の説明

　１０　データ処理装置、　１１　データ処理部、　１２　レジスタ、　１３ホスト側シリアルインターフェース回路、　１４　ホスト側コントローラ、　２０ メモリカード、　２１ メモリ、　２２ レジスタ、　２３ カード側シリアルインターフェース回路、　２４ カード側コントローラ、　３１ ＣＬＫライン、　３２ コントロールライン、　３３ ＤＴライン

Claims (16)

1. 　外部装置とデータの伝送を行なうデータ処理装置とを含むデータ処理システムにおいて、
   　データ処理装置は、外部装置へのコマンドを生成し、外部装置からデータを受けるコントローラおよび上記外部装置と通信するための複数の端子を有し、
   　外部装置は、略カードの形状、上記データ処理装置からのコマンドを受けるコントローラ、および上記データ処理装置と通信するための複数の端子を有し、
   　上記外部装置の上記端子は、上記外部装置と上記データ処理装置が主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子とを有することを特徴とするデータ処理システム。
2. 　上記リザーブ端子は、データ線として使用することが可能であり、上記データ端子と合わせてパラレルに使用されることを特徴とする請求項１記載のデータ処理システム。
3. 　上記リザーブ端子は３本設けられており、上記データ端子と合わせて４本のデータ線として使用することが可能なことを特徴とする請求項１記載のデータ処理システム。
4. 　上記複数の端子は、さらにクロック端子とコントロール端子とを有し、上記リザーブ端子は、クロック端子、コントロール端子、およびデータ端子として使用することが可能であり、先のクロック端子、コントロール端子およびデータ端子と合わせて、クロック端子、コントロール端子およびデータ端子の組を２つ設けることを特徴とする請求項１記載のデータ処理システム。
5. 　外部装置とデータ伝送を行うデータ処理装置において、
   　上記外部装置へのコマンドを生成し、上記外部装置からデータを受けるコントローラおよび上記外部装置と通信するための複数の端子を有し、
   　上記複数の端子は、上記外部装置と主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子とを有することを特徴とするデータ処理装置。
6. 　上記リザーブ端子は、データ線として使用することが可能であり、上記データ端子と合わせてパラレルに使用されることを特徴とする請求項５記載のデータ処理装置。
7. 　上記リザーブ端子は３本設けられており、上記データ端子と合わせて４本のデータ線として使用することが可能なことを特徴とする請求項５記載のデータ処理装置。
8. 　上記複数の端子は、さらにクロック端子とコントロール端子とを有し、上記リザーブ端子は、クロック端子、コントロール端子、およびデータ端子として使用することが可能であり、先のクロック端子、コントロール端子およびデータ端子と合わせて、クロック端子、コントロール端子およびデータ端子の組を２つ設けることを特徴とする請求項５記載のデータ処理装置。
9. 　データ処理装置とデータ伝送を行う外部装置において、
   　略カードの形状、上記データ処理装置からのコマンドを受けるコントローラ、および上記データ処理装置と通信するための複数の端子を有し、
   　上記端子は、上記外部装置と上記データ処理装置が主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子とを有することを特徴とする外部装置。
10. 　上記リザーブ端子は、データ線として使用することが可能であり、上記データ端子と合わせてパラレルに使用されることを特徴とする請求項９記載の外部装置。
11. 　上記リザーブ端子は３本設けられており、上記データ端子と合わせて４本のデータ線として使用することが可能なことを特徴とする請求項９記載の外部装置。
12. 　上記複数の端子は、さらにクロック端子とコントロール端子とを有し、上記リザーブ端子は、クロック端子、コントロール端子、およびデータ端子として使用することが可能であり、先のクロック端子、コントロール端子およびデータ端子と合わせて、クロック端子、コントロール端子およびデータ端子の組を２つ設けることを特徴とする請求項９記載の外部装置。
13. 　外部装置とデータ処理装置との間でデータ伝送を行うデータ伝送方法において、
    　データ処理装置は、外部装置へのコマンドを生成し、外部装置からデータを受けるコントローラおよび上記外部装置と通信するための複数の端子を有し、
    　外部装置は、略カードの形状、上記データ処理装置からのコマンドを受けるコントローラ、および上記データ処理装置と通信するための複数の端子を有し、
    　上記外部装置の上記端子は、上記外部装置と上記データ処理装置が主データをシリアル通信するためのデータ端子と、予備の端子であるリザーブ端子とを有し、
    　上記データ処理装置で生成されたコマンドに応じて上記外部装置と上記データ処理装置との間で主データのシリアル通信を行うことを特徴とするデータ伝送方法。
14. 　上記リザーブ端子は、データ線として使用することが可能であり、上記データ端子と合わせてパラレルに使用されることを特徴とする請求項１３記載のデータ伝送方法。
15. 　上記リザーブ端子は３本設けられており、上記データ端子と合わせて４本のデータ線として使用することが可能なことを特徴とする請求項１３記載のデータ伝送方法。
16. 　上記複数の端子は、さらにクロック端子とコントロール端子とを有し、上記リザーブ端子は、クロック端子、コントロール端子、およびデータ端子として使用することが可能であり、先のクロック端子、コントロール端子およびデータ端子と合わせて、クロック端子、コントロール端子およびデータ端子の組を２つ設けることを特徴とする請求項１３記載のデータ伝送方法。
    

Images