JPWO2002069127A1 - 記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ - Google Patents
記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ Download PDFInfo
- Publication number
- JPWO2002069127A1 JPWO2002069127A1 JP2002568182A JP2002568182A JPWO2002069127A1 JP WO2002069127 A1 JPWO2002069127 A1 JP WO2002069127A1 JP 2002568182 A JP2002568182 A JP 2002568182A JP 2002568182 A JP2002568182 A JP 2002568182A JP WO2002069127 A1 JPWO2002069127 A1 JP WO2002069127A1
- Authority
- JP
- Japan
- Prior art keywords
- storage medium
- timing information
- detection signal
- timing
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Read Only Memory (AREA)
Abstract
本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づくタイミング情報を第１記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを、タイミング情報に応じて制御するタイミング制御段階とを備える構成としたことで、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることができ、ホスト装置に格納されているタイミング情報の追加又は修正を容易に行うことができる。
Description
技術分野
本発明は、記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタに関し、特に脱着可能な各種記憶媒体を制御する記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタに関する。
背景技術
例えば脱着可能な記憶媒体としてメモリーカード（Ｍｅｍｏｒｙ Ｃａｒｄ）の利用が増加しつつある。このメモリカードはフラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）を利用するものが多く、スマートメディア（Ｓｍａｒｔ Ｍｅｄｉａ），ＳＤカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ Ｃａｒｄ），ＭＭＣ（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ），コンパクトフラッシュ（Ｃｏｍｐａｃｔ Ｆｌａｓｈ）など様々な種類が存在する。このようなメモリカードは、そのメモリカードの種類に対応するメモリカードスロットに装着されることでデータの書込み又はデータの読出しが行われる。
しかし、種類の異なるメモリカード間では互換性がなく、パーソナルコンピュータ，ＰＤＡ，デジタルカメラ等の電子機器でメモリカードを利用する場合、そのメモリカードの種類に対応するメモリカードスロットが必要であった。そこで、所定の種類のメモリカードを他の種類のメモリカードとして利用する為のメモリカードアダプタが用意されている。
また、パソコン等にＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ），ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）等のインターフェスを介して接続され、所定のメモリカードにデータを書込み又は所定のメモリカードからデータを読出すリーダーライタ装置も用意されている。
このようなメモリカードスロット，メモリカードアダプタ及びリーダーライタ装置は、メモリカードへのデータの書込み又はメモリカードからのデータの読出しを制御する記憶媒体制御装置としてのメモリカードコントローラを有する。メモリカードコントローラは、そのメモリカードスロット，メモリカードアダプタ又はリーダーライタ装置で制御するメモリカードに対応して用意されていた。
近年、多種類のメモリカードに対応するメモリカードスロット，メモリカードアダプタ及びリーダーライタ装置が実用化されるようになり、メモリカードコントローラは多種類のメモリカードに対応することが必要になった。また、メモリカードコントローラの最少生産単位が大きい等の問題からもメモリカードコントローラは、多種類のメモリカードに対応することが望ましい。
その結果、メモリカードコントローラは回路構成が複雑となり、多くの素子を使用したＩＣが利用されるようになった。しかしながら、多くの素子を使用したＩＣでメモリカードコントローラを構成すると消費電力が増加し、ノートパソコンやＰＤＡ等で使用するには不向きであった。また、メモリカードコントローラの回路構成が複雑となる為にコストが上昇し、更に製造したメモリカードの制御タイミングを追加，修正することが非常に困難であるという問題があった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、脱着可能な各種記憶媒体を制御する為のデータをビット単位で定義することができ、制御のタイミングを容易に追加又は修正することができ、低価格で汎用性が高く消費電力が少ない記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタを提供することを目的とする。
この目的を達成するため、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づくタイミング情報を第１記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを、タイミング情報に応じて制御するタイミング制御段階とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、前記記憶媒体の種類に基づくタイミング情報を格納する第１記憶手段と、前記ホスト機器からの動作要求に応じたタイミング情報を前記第１記憶手段から読出し、前記読出したタイミング情報に応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、前記記憶媒体を装着する装着手段と、前記ホスト機器を接続する接続手段と、前記記憶媒体の種類に基づくタイミング情報を格納する第１記憶手段と、前記ホスト機器からの動作要求に応じたタイミング情報を前記第１記憶手段から読出し、前記読出したタイミング情報に応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
本発明によれば、記憶媒体の種類に基づくタイミング情報を第１記憶手段から取得できる。つまり、タイミング情報が第１記憶手段に格納されている為、タイミング情報の追加又は修正を容易に行うことができる。
また、タイミング情報は予め記憶媒体制御装置に格納しておく必要がなく、第２記憶手段，ホスト装置から読出して格納することもできるので、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることが可能である。
したがって、多種類の記憶媒体に対応する記憶媒体制御装置を少ない素子数の集積回路で実現することができ、コスト及び消費電力を減少させることが可能である。
発明を実施するための最良の形態
以下、本発明の実施例を図面に基づいて説明する。
図１は、本発明のメモリカードコントローラの一実施例の構成図を示す。図１では、本発明の理解を容易とする為に、メモリカードコントローラ１の動作を中心に説明していく。
記憶媒体制御装置としてのメモリカードコントローラ１は、アプリケーションインターフェースとしてのレジスタ４と，メモリインターフェース（以下、メモリＩ／Ｆという）５と，シーケンサ（Ｓｅｑｕｅｎｃｅｒ）６と，ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）７と，入出力データビット制御部８と，カードインターフェース（以下、カードＩ／Ｆという）９と、カード検出部１０と、クロック発生器１２とを含む。このメモリカードコントローラ１は、例えばメモリカードスロット，メモリカードアダプタ，リーダーライタ装置などに含まれている。
ホスト２は例えばメモリカード３からデータを読出すコマンド又はメモリカード３にデータを書込むコマンドを出力するパーソナルコンピュータ，ＰＤＡ，デジタルカメラ等の電子機器であって、アプリケーションメモリ（以下、Ａｐｐメモリという）１１を含む。また、メモリカード３はスマートメディア，ＳＤカード，ＭＭＣ，コンパクトフラッシュ等である。
Ａｐｐメモリ１１はプログラムと，１つ以上のカード制御用コードとを有している。１つ以上のカード制御用コードはメモリカードコントローラ１がデータの書込み又はデータの読出しを制御するメモリカード３の種類に対応して用意されている。例えばメモリカード３がスマートメディア又はＳＤカードの場合、図１中のカード制御用コード（１）がスマートメディアに対応し、カード制御用コード（２）がＳＤカードに対応する。
カード制御用コードはメモリカード３のインターフェースタイミングがビット単位で定義されるものである。図２は、スマートメディアに対応するカード制御用コードの一例の構成図を示す。なお、図２のカード制御用コードはコマンド「ｒｅａｄ１」に対応するものを一例として表しているが、その他のコマンドに対応するものもＡｐｐメモリ１１に格納されている。
図２中、カード制御用コードは出力端子情報と，出力制御情報と，入力情報とが含まれる。出力端子情報はコマンドラインイネーブル信号ＣＬＥ，チップイネーブル信号−ＣＥ，ライトイネーブル信号−ＷＥ，アドレスラインイネーブル信号ＡＬＥ，リードイネーブル信号−ＲＥを含む。出力端子情報はメモリカードコントローラ１の制御信号出力端子から出力する制御信号に対応する。
出力制御情報はデータライン有効信号を含み、カードＩ／Ｆ９，シーケンサ６及びレジスタ４を通過するデータ信号の方向を制御する。例えば出力制御情報がＬｏｗレベルのときにレジスタ４のデータ信号がシーケンサ６及びカードＩ／Ｆ９を介してメモリカード３に供給される。また、出力制御情報がＨｉｇｈレベルのときにメモリカード３のデータ信号がカードＩ／Ｆ９及びシーケンサ６を介してレジスタ４に供給される。
入力情報は入力情報有効信号を含み、メモリカード３の制御信号をシーケンサ６に取り込む。例えば入力情報がＨｉｇｈレベルのときにメモリカード３のビジー信号Ｒ／−ＢがカードＩ／Ｆ９を介してシーケンサ６に供給され、メモリカード３のステータスチェックに利用される。
また、図２のカード制御用コードはタイミング１からタイミング１９に向かって時間が経過している。例えば出力端子情報に含まれるコマンドラインイネーブル信号ＣＬＥは、「０１１１１００・・・」のように変化する。なお、図２のカード制御用コードに含まれるタイミングは説明の便宜上記載したものであり、必ずしも必要ではない。
Ａｐｐメモリ１１に格納されている１つ以上のカード制御用コードはプログラムからの指示に応じて一部又は全部が選択され、選択されたカード制御用コードがメモリＩ／Ｆ５を介してＲＡＭ７に供給される。また、ホスト２から供給されるコマンド，アドレス，データ等はレジスタ４に供給される。レジスタ４は、コマンド，アドレス，データ，データカウンタ，レスポンスデータ長などを有している。
シーケンサ６はレジスタ４のコマンドに応じて一義的に決定されるアドレスをＲＡＭ７に供給し、そのコマンドに対応するカード制御用コードをＲＡＭ７から順次読出す。そして、シーケンサ６は読出したカード制御用コードに応じて発生する信号をカードＩ／Ｆ９に出力する。例えばレジスタ４のコマンドが「ｒｅａｄ１」であり、図２のようなカード制御用コードをＲＡＭ７から順次読出した場合、図３（Ｃ）〜（Ｋ）に示すような信号がシーケンサ６又はメモリカード３からカードＩ／Ｆ９に供給される。
図３は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図を示す。図３（Ａ）のタイミングは図２のタイミングとの整合が容易となるように記載したものである。また、図３（Ｂ）の内部クロックはメモリカードコントローラ１で利用されるものである。
図３（Ｃ）〜（Ｉ）のコマンドラインイネーブル信号ＣＬＥ，チップイネーブル信号−ＣＥ，ライトイネーブル信号−ＷＥ，アドレスラインイネーブル信号ＡＬＥ，リードイネーブル信号−ＲＥ，データライン有効信号，入力情報有効信号は、図２のようなカード制御用コードに応じてシーケンサ６から制御信号としてカードＩ／Ｆ９に供給される。
また、図３（Ｉ），（Ｋ）の入力情報有効信号，ビジー信号Ｒ／−Ｂはメモリカード３からカードＩ／Ｆ９に供給される。図３（Ｊ）のデータ信号は図３（Ｅ）のライトイネーブル信号−ＷＥ，図３（Ｇ）のリードイネーブル信号−ＲＥ，図３（Ｈ）のデータライン有効信号に応じてコマンド，アドレス，データがシーケンサ６又はメモリカード３からカードＩ／Ｆ９に供給される。
具体的には、図３のタイミング１〜５において、コマンドが図３（Ｊ）のデータ信号としてレジスタ４からシーケンサ６，カードＩ／Ｆ９を介してメモリカード３に供給される。また、図３のタイミング６〜１４において、アドレス１〜３が図３（Ｊ）のデータ信号としてレジスタ４からシーケンサ６，カードＩ／Ｆ９を介してメモリカード３に供給される。
また、図３のタイミング１５〜１６において、アドレス３を供給されたメモリカード３は図３（Ｋ）に示すようにビジー状態となり、出力する為の最初のデータ１を揃える。そして、最初のデータ１が揃うとメモリカード３は図３のタイミング１５〜１６において、図３（Ｋ）に示すようにビジー状態を解除する。
シーケンサ６は図３（Ｉ）の入力情報有効信号によりビジー状態の解除を認識する。図３のタイミング１８〜１９において、データ１がメモリカード３からカードＩ／Ｆ９及びシーケンサ６を介してレジスタ４に供給される。
データ１を出力後、図３のタイミング２０において、メモリカード３は図３（Ｇ）のリードイネーブル信号−ＲＥが一旦立ち上がった後で立ち下がると、図３のタイミング２１〜２２においてデータ２がメモリカード３からカードＩ／Ｆ９及びシーケンサ６を介してレジスタ４に供給される。
したがって、図３のインターフェースタイミングにより、メモリカード３の指定アドレスから連続したデータを読出すことができる。
図１に戻り説明を続けると、入出力データビット制御部８はシーケンサ６及びカードＩ／Ｆ９を介してメモリカード３とデータの送受信を行うデータ信号のデータビット数を１，４，８のうち何れかに制御する。なお、メモリカード３がコンパクトフラッシュである場合、データビット数を１６に制御してもよい。
これは、メモリカードの種類に応じてデータビット数が異なり、更に同一種類のメモリカードにも複数のデータビット数が許容されていることに対応するものである。
また、カードＩ／Ｆ９はシーケンサ６とメモリカード３とのインターフェースである。カード検出部１０はメモリカードコネクタに装着されたメモリカードの種類を検出し、そのメモリカードの種別をホスト２，入出力データビット制御部８，クロック発生器１２等に出力している。
クロック発生器１２は、シーケンサ６の動作周期を決定するタイミングクロックを発生し、そのタイミングクロックをシーケンサ６に供給する。クロック発生器１２は発生するクロックの周期を制御することができる。例えばクロック発生器１２は、カード検出部１０からメモリカードコネクタに装着されたメモリカード３の種類の検出結果が供給され、その検出結果に応じて発生するクロックの周期を決定する。また、クロック発生器１２はシーケンサ７から制御データが供給され、その制御データに応じて発生するクロックの周期を変更する。
メモリカード３は、例えば図４及び図５に示すようなメモリカードコネクタに装着されることにより、メモリカードコントローラ１と電気的に接続される。図４は、メモリカードとメモリカードコントローラとの一例の接続図を示す。図５は、メモリカードとメモリカードコントローラとの他の一例の接続図を示す。
図４のメモリカードコネクタ２０は、スマートメディア３ａ，ＳＤカード３ｂ及びＭＭＣ３ｃを装着できる，いわゆる３ｉｎ１コネクタである。メモリカードコネクタ２０はメモリカードコントローラ１に信号線２１及びカード検出信号線２２を介して接続されている。例えば信号線２１は、図６に示すように割り付けることができる。
図６は、信号線の割り付けの一例について説明する図を示す。図６では、メモリカードコントローラ１の端子と、スマートメディア，ＳＤカード，ＭＭＣとの接続関係が表されている。例えばメモリカードコントローラ１の制御信号出力端子１は、スマートメディアのコマンドラインイネーブル信号端子，ＳＤカードのクロック信号端子，ＭＭＣのクロック信号端子に夫々接続されている。
また、カード検出信号線２２は、メモリカードコネクタ２０に装着されているメモリカードの種類に応じたカード検出信号をメモリカードコネクタ２０からメモリカードコントローラ１のカード検出部１０に供給する。
一方、図５のメモリカードコネクタ３０〜３２は、スマートメディア３ａ，ＳＤカード３ｂ又はＭＭＣ３ｃの何れか一つのメモリカードに対応するコネクタである。メモリカードコネクタ３０はスマートメディア３ａ用のコネクタであり、１４本の信号線及び１本のカード検出信号線を介してメモリカードコントローラ１に接続されている。
また、メモリカードコネクタ３１はＳＤカード３ｂ用のコネクタであり、６本の信号線及び１本のカード検出信号線を介してメモリカードコントローラ１に接続されている。更に、メモリカードコネクタ３２はＭＭＣ３ｃ用のコネクタであり、３本の信号線及び１本のカード検出信号線を介してメモリカードコントローラ１に接続されている。メモリカードコネクタ３０〜３２はメモリカード３ａ〜３ｃが装着されることによりカード検出信号をメモリカードコントローラ１のカード検出部１０に供給する。
次に、本発明のメモリカードコントローラの処理手順について図７のシーケンス図を参照しつつ説明していく。図７は、メモリカードコントローラの処理手順の一例のシーケンス図を示す。
図７中、ステップＳ１では例えばメモリカードコネクタ２０にメモリカード３が装着されると、カード検出信号線を介してカード検出部１０にカード検出信号が供給される。ステップＳ１に続いてステップＳ２に進み、カード検出部１０はカード検出信号に応じてメモリカードコネクタに装着されたメモリカードの種類を検出し、そのメモリカードの種別をホスト２，入出力データビット制御部８，クロック発生器１２等に出力する。
ステップＳ２に続いてステップＳ３に進み、ホスト２のＡｐｐメモリ１１に格納されているプログラムはカード検出部１０から受信したメモリカードの種別に応じてカード制御用コードを選択する。そして、プログラムは選択したカード制御用コードをメモリＩ／Ｆ５を介してＲＡＭ７にダウンロードする。
そして、ステップＳ３に続いてステップＳ４に進み、シーケンサ６はメモリカードコネクタに装着されたメモリカード３に対するイニシャライズ（初期化）コマンドに応じて一義的に決定されるアドレスをＲＡＭ７に供給し、そのイニシャライズコマンドに対応するカード制御用コードをＲＡＭ７から順次読出す。シーケンサ６は読出したカード制御用コードに応じて発生する信号をカードＩ／Ｆ９を介してメモリカード３に供給する。
ステップＳ４に続いてステップＳ５に進み、メモリカード３はイニシャライズコマンドに対応して初期化を行い、スピード，容量，データ信号ビット幅等のメモリカード詳細情報をメモリカードコントローラ１に供給する。メモリカードコントローラ１に供給されたメモリカード詳細情報は、カードＩ／Ｆ９，シーケンサ６を介してレジスタ４に供給される。また、メモリカード詳細情報はシーケンサ６で解読される。
ステップＳ５に続いてステップＳ６に進み、シーケンサ６はメモリカード詳細情報をレジスタ４からホスト２に供給する。ステップＳ６に続いてステップＳ７に進み、シーケンサ６はメモリカード詳細情報から解読したデータ信号ビット幅を入出力データビット制御部８に供給する。入出力データビット制御部８はデータ信号のビット幅を１，４，８，１６等に制御する。
ステップＳ７に続いてステップＳ８に進み、シーケンサ６はメモリカード詳細情報から解読したスピード情報をクロック発生器１２に供給し、メモリカードコネクタへ装着されたメモリカード３に最適な制御信号タイミングでメモリカード３を制御する。
ステップＳ９以降の処理は、ホスト２から供給される動作要求に応じて異なるが、一例としてリード動作要求，ライト動作要求が供給される場合について説明する。
ステップＳ９では、リード動作要求がホスト２からメモリカードコントローラ１のレジスタ４に供給される。このリード動作要求には、例えばリードコマンド及びアドレスが含まれる。シーケンサ６はリードコマンドに対応するカード制御用コードをＲＡＭ７から順次読出す。ステップＳ９に続いてステップＳ１０に進み、シーケンサ６はステップＳ９で読出したカード制御用コードに応じて発生する制御信号及びレジスタ４に格納されているリードコマンド，アドレスをメモリカード３に出力する。
ステップＳ１０に続いてステップＳ１１に進み、メモリカード３はメモリカードコントローラ１から供給された制御信号，コマンド，アドレスに応じてデータを読出し、読出したデータをメモリカードコントローラ１に供給する。ステップＳ１１に続いてステップＳ１２に進み、メモリカードコントローラ１はメモリカード３から供給されたデータをカードＩ／Ｆ９，シーケンサ６，レジスタ４を介してホスト２に出力する。
ステップＳ１３では、ライト動作要求がホスト２からメモリカードコントローラ１のレジスタ４に供給される。このライト動作要求には、例えばライトコマンド，アドレス及びデータが含まれる。シーケンサ６はライトコマンドに対応するカード制御用コードをＲＡＭ７から順次読出す。ステップＳ１３に続いてステップＳ１４に進み、シーケンサ６はステップＳ１３で読出したカード制御用コードに応じて発生する制御信号及びレジスタ４に格納されているライトコマンド，アドレスをメモリカード３に出力する。
メモリカード３はメモリカードコントローラ１から供給された制御信号，コマンド，アドレスを受信する。そして、ステップＳ１４に続いてステップＳ１５に進み、メモリカード３は供給された制御信号，コマンド，アドレスに応じてビジー信号Ｒ／−Ｂをメモリカードコントローラ１に供給する。ステップＳ１５に続いてステップＳ１６に進み、メモリカードコントローラ１はビジー信号Ｒ／−Ｂに応じて書込みデータをメモリカード３に供給する。
なお、本発明のメモリカードコントローラ１を利用する記憶媒体アダプタとしてのメモリカードアダプタは、例えば図８のように構成することができる。図８は、本発明のメモリカードアダプタの一実施例の構成図を示す。
図８中、メモリカードアダプタ４０はメモリカードコントローラ１を有している。メモリカードコントローラ１はメモリカードコネクタ４１を介してメモリカード３に接続される一方、メモリカードスロット４２を介してホスト２に接続されている。なお、メモリカードコントローラ１，ホスト２，メモリカード３の動作については前述した内容と同様であるので説明を省略する。
また、本発明のメモリカードコントローラ１を利用するメモリカードアダプタは、例えば図９のように構成することもできる。図９は、本発明のメモリカードアダプタの他の実施例の構成図を示す。
図９中、メモリカードアダプタ５０はメモリカードコントローラ１を有している。メモリカードコントローラ１はメモリカードコネクタ５１を介してメモリカード３に接続される一方、シリアルポート５２を介してホスト２のシリアルコントローラ５３に接続されている。なお、メモリカードコントローラ１，ホスト２，メモリカード３の動作については前述した内容と同様であるので説明を省略する。
以上のように、本発明によれば、メモリカードの装着を検出してメモリカードの種類に基づくカード制御用コードをホスト装置から取得できる。つまり、カード制御用コードがホスト装置に格納されている為、カード制御用コードの追加又は修正を容易に行うことができる。
また、カード制御用コードを予めメモリカードコントローラに格納しておく必要がなく、メモリカードが装着された後でそのメモリカードの種類に基づくカード制御用コードをホスト装置から受信することができるので、メモリカードコントローラの回路構成を複雑化することなく多種類のメモリカードに対応させることが可能である。
したがって、多種類のメモリカードに対応するメモリカードコントローラを少ない素子数の集積回路で実現することができ、消費電力を減少させることが可能である。
前記実施例において、ステップＳ７で入出力データビット制御部８のデータ信号ビット幅の制御をシーケンサ６に実施させ、ステップＳ８でスピード情報をシーケンサ６で解読してクロック発生器１２の制御を実施させているが、ステップＳ６でホスト２に供給したメモリカード詳細情報をホスト２で解読し、ホスト２から入出力データビット制御部８，クロック発生器１２を制御する構成も可能である。
また、本実施例では、カード制御用コードをホスト２が有する構成としたが、図１０に示すようにメモリカードコントローラ１内に設けたＲＯＭ，ＥＰＲＯＭ等のメモリ１３がカード制御用コードを有する構成とすることもできる。メモリ制御部１４は、カード検出部１０から供給されるカードの種別に応じてメモリ１３から所望のカード制御用コードを読出してＲＡＭ７に供給する。なお、ＲＡＭ７をＲＯＭ，ＥＰＲＯＭ等の不揮発性メモリに置き換えてカード制御用コードを有する構成とすることも可能である。
なお、特許請求の範囲に記載したタイミング情報がカード制御用コードに相当し、記憶媒体制御装置及び制御手段がメモリカードコントローラ１に相当し、検出信号生成手段がカード検出部１０に相当し、タイミング情報格納手段がＲＡＭ７に相当し、タイミング制御手段がシーケンサ６に相当し、記憶媒体アダプタがメモリカードアダプタ４０，５０に相当し、装着手段がメモリカードコネクタ４１，５１等に相当し、接続手段がメモリカードスロット４２，シリアルポート５２に相当する。
本発明は上記の実施例に限定されるものではなく、本発明の範囲内で種々の変形や変更が可能である。
【図面の簡単な説明】
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図１は、本発明のメモリカードコントローラの一実施例の構成図である。
図２は、スマートメディアに対応するカード制御用コードの一例の構成図である。
図３は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図である。
図４は、メモリカードとメモリカードコントローラとの一例の接続図である。
図５は、メモリカードとメモリカードコントローラとの他の一例の接続図である。
図６は、信号線の割り付けの一例について説明する図である。
図７は、メモリカードコントローラの処理手順の一例のシーケンス図である。
図８は、本発明のメモリカードアダプタの一実施例の構成図である。
図９は、本発明のメモリカードアダプタの他の実施例の構成図である。
図１０は、本発明のメモリカードコントローラの他の実施例の構成図である。
本発明は、記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタに関し、特に脱着可能な各種記憶媒体を制御する記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタに関する。
背景技術
例えば脱着可能な記憶媒体としてメモリーカード（Ｍｅｍｏｒｙ Ｃａｒｄ）の利用が増加しつつある。このメモリカードはフラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）を利用するものが多く、スマートメディア（Ｓｍａｒｔ Ｍｅｄｉａ），ＳＤカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ Ｃａｒｄ），ＭＭＣ（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ），コンパクトフラッシュ（Ｃｏｍｐａｃｔ Ｆｌａｓｈ）など様々な種類が存在する。このようなメモリカードは、そのメモリカードの種類に対応するメモリカードスロットに装着されることでデータの書込み又はデータの読出しが行われる。
しかし、種類の異なるメモリカード間では互換性がなく、パーソナルコンピュータ，ＰＤＡ，デジタルカメラ等の電子機器でメモリカードを利用する場合、そのメモリカードの種類に対応するメモリカードスロットが必要であった。そこで、所定の種類のメモリカードを他の種類のメモリカードとして利用する為のメモリカードアダプタが用意されている。
また、パソコン等にＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ），ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）等のインターフェスを介して接続され、所定のメモリカードにデータを書込み又は所定のメモリカードからデータを読出すリーダーライタ装置も用意されている。
このようなメモリカードスロット，メモリカードアダプタ及びリーダーライタ装置は、メモリカードへのデータの書込み又はメモリカードからのデータの読出しを制御する記憶媒体制御装置としてのメモリカードコントローラを有する。メモリカードコントローラは、そのメモリカードスロット，メモリカードアダプタ又はリーダーライタ装置で制御するメモリカードに対応して用意されていた。
近年、多種類のメモリカードに対応するメモリカードスロット，メモリカードアダプタ及びリーダーライタ装置が実用化されるようになり、メモリカードコントローラは多種類のメモリカードに対応することが必要になった。また、メモリカードコントローラの最少生産単位が大きい等の問題からもメモリカードコントローラは、多種類のメモリカードに対応することが望ましい。
その結果、メモリカードコントローラは回路構成が複雑となり、多くの素子を使用したＩＣが利用されるようになった。しかしながら、多くの素子を使用したＩＣでメモリカードコントローラを構成すると消費電力が増加し、ノートパソコンやＰＤＡ等で使用するには不向きであった。また、メモリカードコントローラの回路構成が複雑となる為にコストが上昇し、更に製造したメモリカードの制御タイミングを追加，修正することが非常に困難であるという問題があった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、脱着可能な各種記憶媒体を制御する為のデータをビット単位で定義することができ、制御のタイミングを容易に追加又は修正することができ、低価格で汎用性が高く消費電力が少ない記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタを提供することを目的とする。
この目的を達成するため、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づくタイミング情報を第１記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを、タイミング情報に応じて制御するタイミング制御段階とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、前記記憶媒体の種類に基づくタイミング情報を格納する第１記憶手段と、前記ホスト機器からの動作要求に応じたタイミング情報を前記第１記憶手段から読出し、前記読出したタイミング情報に応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、前記記憶媒体を装着する装着手段と、前記ホスト機器を接続する接続手段と、前記記憶媒体の種類に基づくタイミング情報を格納する第１記憶手段と、前記ホスト機器からの動作要求に応じたタイミング情報を前記第１記憶手段から読出し、前記読出したタイミング情報に応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
本発明によれば、記憶媒体の種類に基づくタイミング情報を第１記憶手段から取得できる。つまり、タイミング情報が第１記憶手段に格納されている為、タイミング情報の追加又は修正を容易に行うことができる。
また、タイミング情報は予め記憶媒体制御装置に格納しておく必要がなく、第２記憶手段，ホスト装置から読出して格納することもできるので、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることが可能である。
したがって、多種類の記憶媒体に対応する記憶媒体制御装置を少ない素子数の集積回路で実現することができ、コスト及び消費電力を減少させることが可能である。
発明を実施するための最良の形態
以下、本発明の実施例を図面に基づいて説明する。
図１は、本発明のメモリカードコントローラの一実施例の構成図を示す。図１では、本発明の理解を容易とする為に、メモリカードコントローラ１の動作を中心に説明していく。
記憶媒体制御装置としてのメモリカードコントローラ１は、アプリケーションインターフェースとしてのレジスタ４と，メモリインターフェース（以下、メモリＩ／Ｆという）５と，シーケンサ（Ｓｅｑｕｅｎｃｅｒ）６と，ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）７と，入出力データビット制御部８と，カードインターフェース（以下、カードＩ／Ｆという）９と、カード検出部１０と、クロック発生器１２とを含む。このメモリカードコントローラ１は、例えばメモリカードスロット，メモリカードアダプタ，リーダーライタ装置などに含まれている。
ホスト２は例えばメモリカード３からデータを読出すコマンド又はメモリカード３にデータを書込むコマンドを出力するパーソナルコンピュータ，ＰＤＡ，デジタルカメラ等の電子機器であって、アプリケーションメモリ（以下、Ａｐｐメモリという）１１を含む。また、メモリカード３はスマートメディア，ＳＤカード，ＭＭＣ，コンパクトフラッシュ等である。
Ａｐｐメモリ１１はプログラムと，１つ以上のカード制御用コードとを有している。１つ以上のカード制御用コードはメモリカードコントローラ１がデータの書込み又はデータの読出しを制御するメモリカード３の種類に対応して用意されている。例えばメモリカード３がスマートメディア又はＳＤカードの場合、図１中のカード制御用コード（１）がスマートメディアに対応し、カード制御用コード（２）がＳＤカードに対応する。
カード制御用コードはメモリカード３のインターフェースタイミングがビット単位で定義されるものである。図２は、スマートメディアに対応するカード制御用コードの一例の構成図を示す。なお、図２のカード制御用コードはコマンド「ｒｅａｄ１」に対応するものを一例として表しているが、その他のコマンドに対応するものもＡｐｐメモリ１１に格納されている。
図２中、カード制御用コードは出力端子情報と，出力制御情報と，入力情報とが含まれる。出力端子情報はコマンドラインイネーブル信号ＣＬＥ，チップイネーブル信号−ＣＥ，ライトイネーブル信号−ＷＥ，アドレスラインイネーブル信号ＡＬＥ，リードイネーブル信号−ＲＥを含む。出力端子情報はメモリカードコントローラ１の制御信号出力端子から出力する制御信号に対応する。
出力制御情報はデータライン有効信号を含み、カードＩ／Ｆ９，シーケンサ６及びレジスタ４を通過するデータ信号の方向を制御する。例えば出力制御情報がＬｏｗレベルのときにレジスタ４のデータ信号がシーケンサ６及びカードＩ／Ｆ９を介してメモリカード３に供給される。また、出力制御情報がＨｉｇｈレベルのときにメモリカード３のデータ信号がカードＩ／Ｆ９及びシーケンサ６を介してレジスタ４に供給される。
入力情報は入力情報有効信号を含み、メモリカード３の制御信号をシーケンサ６に取り込む。例えば入力情報がＨｉｇｈレベルのときにメモリカード３のビジー信号Ｒ／−ＢがカードＩ／Ｆ９を介してシーケンサ６に供給され、メモリカード３のステータスチェックに利用される。
また、図２のカード制御用コードはタイミング１からタイミング１９に向かって時間が経過している。例えば出力端子情報に含まれるコマンドラインイネーブル信号ＣＬＥは、「０１１１１００・・・」のように変化する。なお、図２のカード制御用コードに含まれるタイミングは説明の便宜上記載したものであり、必ずしも必要ではない。
Ａｐｐメモリ１１に格納されている１つ以上のカード制御用コードはプログラムからの指示に応じて一部又は全部が選択され、選択されたカード制御用コードがメモリＩ／Ｆ５を介してＲＡＭ７に供給される。また、ホスト２から供給されるコマンド，アドレス，データ等はレジスタ４に供給される。レジスタ４は、コマンド，アドレス，データ，データカウンタ，レスポンスデータ長などを有している。
シーケンサ６はレジスタ４のコマンドに応じて一義的に決定されるアドレスをＲＡＭ７に供給し、そのコマンドに対応するカード制御用コードをＲＡＭ７から順次読出す。そして、シーケンサ６は読出したカード制御用コードに応じて発生する信号をカードＩ／Ｆ９に出力する。例えばレジスタ４のコマンドが「ｒｅａｄ１」であり、図２のようなカード制御用コードをＲＡＭ７から順次読出した場合、図３（Ｃ）〜（Ｋ）に示すような信号がシーケンサ６又はメモリカード３からカードＩ／Ｆ９に供給される。
図３は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図を示す。図３（Ａ）のタイミングは図２のタイミングとの整合が容易となるように記載したものである。また、図３（Ｂ）の内部クロックはメモリカードコントローラ１で利用されるものである。
図３（Ｃ）〜（Ｉ）のコマンドラインイネーブル信号ＣＬＥ，チップイネーブル信号−ＣＥ，ライトイネーブル信号−ＷＥ，アドレスラインイネーブル信号ＡＬＥ，リードイネーブル信号−ＲＥ，データライン有効信号，入力情報有効信号は、図２のようなカード制御用コードに応じてシーケンサ６から制御信号としてカードＩ／Ｆ９に供給される。
また、図３（Ｉ），（Ｋ）の入力情報有効信号，ビジー信号Ｒ／−Ｂはメモリカード３からカードＩ／Ｆ９に供給される。図３（Ｊ）のデータ信号は図３（Ｅ）のライトイネーブル信号−ＷＥ，図３（Ｇ）のリードイネーブル信号−ＲＥ，図３（Ｈ）のデータライン有効信号に応じてコマンド，アドレス，データがシーケンサ６又はメモリカード３からカードＩ／Ｆ９に供給される。
具体的には、図３のタイミング１〜５において、コマンドが図３（Ｊ）のデータ信号としてレジスタ４からシーケンサ６，カードＩ／Ｆ９を介してメモリカード３に供給される。また、図３のタイミング６〜１４において、アドレス１〜３が図３（Ｊ）のデータ信号としてレジスタ４からシーケンサ６，カードＩ／Ｆ９を介してメモリカード３に供給される。
また、図３のタイミング１５〜１６において、アドレス３を供給されたメモリカード３は図３（Ｋ）に示すようにビジー状態となり、出力する為の最初のデータ１を揃える。そして、最初のデータ１が揃うとメモリカード３は図３のタイミング１５〜１６において、図３（Ｋ）に示すようにビジー状態を解除する。
シーケンサ６は図３（Ｉ）の入力情報有効信号によりビジー状態の解除を認識する。図３のタイミング１８〜１９において、データ１がメモリカード３からカードＩ／Ｆ９及びシーケンサ６を介してレジスタ４に供給される。
データ１を出力後、図３のタイミング２０において、メモリカード３は図３（Ｇ）のリードイネーブル信号−ＲＥが一旦立ち上がった後で立ち下がると、図３のタイミング２１〜２２においてデータ２がメモリカード３からカードＩ／Ｆ９及びシーケンサ６を介してレジスタ４に供給される。
したがって、図３のインターフェースタイミングにより、メモリカード３の指定アドレスから連続したデータを読出すことができる。
図１に戻り説明を続けると、入出力データビット制御部８はシーケンサ６及びカードＩ／Ｆ９を介してメモリカード３とデータの送受信を行うデータ信号のデータビット数を１，４，８のうち何れかに制御する。なお、メモリカード３がコンパクトフラッシュである場合、データビット数を１６に制御してもよい。
これは、メモリカードの種類に応じてデータビット数が異なり、更に同一種類のメモリカードにも複数のデータビット数が許容されていることに対応するものである。
また、カードＩ／Ｆ９はシーケンサ６とメモリカード３とのインターフェースである。カード検出部１０はメモリカードコネクタに装着されたメモリカードの種類を検出し、そのメモリカードの種別をホスト２，入出力データビット制御部８，クロック発生器１２等に出力している。
クロック発生器１２は、シーケンサ６の動作周期を決定するタイミングクロックを発生し、そのタイミングクロックをシーケンサ６に供給する。クロック発生器１２は発生するクロックの周期を制御することができる。例えばクロック発生器１２は、カード検出部１０からメモリカードコネクタに装着されたメモリカード３の種類の検出結果が供給され、その検出結果に応じて発生するクロックの周期を決定する。また、クロック発生器１２はシーケンサ７から制御データが供給され、その制御データに応じて発生するクロックの周期を変更する。
メモリカード３は、例えば図４及び図５に示すようなメモリカードコネクタに装着されることにより、メモリカードコントローラ１と電気的に接続される。図４は、メモリカードとメモリカードコントローラとの一例の接続図を示す。図５は、メモリカードとメモリカードコントローラとの他の一例の接続図を示す。
図４のメモリカードコネクタ２０は、スマートメディア３ａ，ＳＤカード３ｂ及びＭＭＣ３ｃを装着できる，いわゆる３ｉｎ１コネクタである。メモリカードコネクタ２０はメモリカードコントローラ１に信号線２１及びカード検出信号線２２を介して接続されている。例えば信号線２１は、図６に示すように割り付けることができる。
図６は、信号線の割り付けの一例について説明する図を示す。図６では、メモリカードコントローラ１の端子と、スマートメディア，ＳＤカード，ＭＭＣとの接続関係が表されている。例えばメモリカードコントローラ１の制御信号出力端子１は、スマートメディアのコマンドラインイネーブル信号端子，ＳＤカードのクロック信号端子，ＭＭＣのクロック信号端子に夫々接続されている。
また、カード検出信号線２２は、メモリカードコネクタ２０に装着されているメモリカードの種類に応じたカード検出信号をメモリカードコネクタ２０からメモリカードコントローラ１のカード検出部１０に供給する。
一方、図５のメモリカードコネクタ３０〜３２は、スマートメディア３ａ，ＳＤカード３ｂ又はＭＭＣ３ｃの何れか一つのメモリカードに対応するコネクタである。メモリカードコネクタ３０はスマートメディア３ａ用のコネクタであり、１４本の信号線及び１本のカード検出信号線を介してメモリカードコントローラ１に接続されている。
また、メモリカードコネクタ３１はＳＤカード３ｂ用のコネクタであり、６本の信号線及び１本のカード検出信号線を介してメモリカードコントローラ１に接続されている。更に、メモリカードコネクタ３２はＭＭＣ３ｃ用のコネクタであり、３本の信号線及び１本のカード検出信号線を介してメモリカードコントローラ１に接続されている。メモリカードコネクタ３０〜３２はメモリカード３ａ〜３ｃが装着されることによりカード検出信号をメモリカードコントローラ１のカード検出部１０に供給する。
次に、本発明のメモリカードコントローラの処理手順について図７のシーケンス図を参照しつつ説明していく。図７は、メモリカードコントローラの処理手順の一例のシーケンス図を示す。
図７中、ステップＳ１では例えばメモリカードコネクタ２０にメモリカード３が装着されると、カード検出信号線を介してカード検出部１０にカード検出信号が供給される。ステップＳ１に続いてステップＳ２に進み、カード検出部１０はカード検出信号に応じてメモリカードコネクタに装着されたメモリカードの種類を検出し、そのメモリカードの種別をホスト２，入出力データビット制御部８，クロック発生器１２等に出力する。
ステップＳ２に続いてステップＳ３に進み、ホスト２のＡｐｐメモリ１１に格納されているプログラムはカード検出部１０から受信したメモリカードの種別に応じてカード制御用コードを選択する。そして、プログラムは選択したカード制御用コードをメモリＩ／Ｆ５を介してＲＡＭ７にダウンロードする。
そして、ステップＳ３に続いてステップＳ４に進み、シーケンサ６はメモリカードコネクタに装着されたメモリカード３に対するイニシャライズ（初期化）コマンドに応じて一義的に決定されるアドレスをＲＡＭ７に供給し、そのイニシャライズコマンドに対応するカード制御用コードをＲＡＭ７から順次読出す。シーケンサ６は読出したカード制御用コードに応じて発生する信号をカードＩ／Ｆ９を介してメモリカード３に供給する。
ステップＳ４に続いてステップＳ５に進み、メモリカード３はイニシャライズコマンドに対応して初期化を行い、スピード，容量，データ信号ビット幅等のメモリカード詳細情報をメモリカードコントローラ１に供給する。メモリカードコントローラ１に供給されたメモリカード詳細情報は、カードＩ／Ｆ９，シーケンサ６を介してレジスタ４に供給される。また、メモリカード詳細情報はシーケンサ６で解読される。
ステップＳ５に続いてステップＳ６に進み、シーケンサ６はメモリカード詳細情報をレジスタ４からホスト２に供給する。ステップＳ６に続いてステップＳ７に進み、シーケンサ６はメモリカード詳細情報から解読したデータ信号ビット幅を入出力データビット制御部８に供給する。入出力データビット制御部８はデータ信号のビット幅を１，４，８，１６等に制御する。
ステップＳ７に続いてステップＳ８に進み、シーケンサ６はメモリカード詳細情報から解読したスピード情報をクロック発生器１２に供給し、メモリカードコネクタへ装着されたメモリカード３に最適な制御信号タイミングでメモリカード３を制御する。
ステップＳ９以降の処理は、ホスト２から供給される動作要求に応じて異なるが、一例としてリード動作要求，ライト動作要求が供給される場合について説明する。
ステップＳ９では、リード動作要求がホスト２からメモリカードコントローラ１のレジスタ４に供給される。このリード動作要求には、例えばリードコマンド及びアドレスが含まれる。シーケンサ６はリードコマンドに対応するカード制御用コードをＲＡＭ７から順次読出す。ステップＳ９に続いてステップＳ１０に進み、シーケンサ６はステップＳ９で読出したカード制御用コードに応じて発生する制御信号及びレジスタ４に格納されているリードコマンド，アドレスをメモリカード３に出力する。
ステップＳ１０に続いてステップＳ１１に進み、メモリカード３はメモリカードコントローラ１から供給された制御信号，コマンド，アドレスに応じてデータを読出し、読出したデータをメモリカードコントローラ１に供給する。ステップＳ１１に続いてステップＳ１２に進み、メモリカードコントローラ１はメモリカード３から供給されたデータをカードＩ／Ｆ９，シーケンサ６，レジスタ４を介してホスト２に出力する。
ステップＳ１３では、ライト動作要求がホスト２からメモリカードコントローラ１のレジスタ４に供給される。このライト動作要求には、例えばライトコマンド，アドレス及びデータが含まれる。シーケンサ６はライトコマンドに対応するカード制御用コードをＲＡＭ７から順次読出す。ステップＳ１３に続いてステップＳ１４に進み、シーケンサ６はステップＳ１３で読出したカード制御用コードに応じて発生する制御信号及びレジスタ４に格納されているライトコマンド，アドレスをメモリカード３に出力する。
メモリカード３はメモリカードコントローラ１から供給された制御信号，コマンド，アドレスを受信する。そして、ステップＳ１４に続いてステップＳ１５に進み、メモリカード３は供給された制御信号，コマンド，アドレスに応じてビジー信号Ｒ／−Ｂをメモリカードコントローラ１に供給する。ステップＳ１５に続いてステップＳ１６に進み、メモリカードコントローラ１はビジー信号Ｒ／−Ｂに応じて書込みデータをメモリカード３に供給する。
なお、本発明のメモリカードコントローラ１を利用する記憶媒体アダプタとしてのメモリカードアダプタは、例えば図８のように構成することができる。図８は、本発明のメモリカードアダプタの一実施例の構成図を示す。
図８中、メモリカードアダプタ４０はメモリカードコントローラ１を有している。メモリカードコントローラ１はメモリカードコネクタ４１を介してメモリカード３に接続される一方、メモリカードスロット４２を介してホスト２に接続されている。なお、メモリカードコントローラ１，ホスト２，メモリカード３の動作については前述した内容と同様であるので説明を省略する。
また、本発明のメモリカードコントローラ１を利用するメモリカードアダプタは、例えば図９のように構成することもできる。図９は、本発明のメモリカードアダプタの他の実施例の構成図を示す。
図９中、メモリカードアダプタ５０はメモリカードコントローラ１を有している。メモリカードコントローラ１はメモリカードコネクタ５１を介してメモリカード３に接続される一方、シリアルポート５２を介してホスト２のシリアルコントローラ５３に接続されている。なお、メモリカードコントローラ１，ホスト２，メモリカード３の動作については前述した内容と同様であるので説明を省略する。
以上のように、本発明によれば、メモリカードの装着を検出してメモリカードの種類に基づくカード制御用コードをホスト装置から取得できる。つまり、カード制御用コードがホスト装置に格納されている為、カード制御用コードの追加又は修正を容易に行うことができる。
また、カード制御用コードを予めメモリカードコントローラに格納しておく必要がなく、メモリカードが装着された後でそのメモリカードの種類に基づくカード制御用コードをホスト装置から受信することができるので、メモリカードコントローラの回路構成を複雑化することなく多種類のメモリカードに対応させることが可能である。
したがって、多種類のメモリカードに対応するメモリカードコントローラを少ない素子数の集積回路で実現することができ、消費電力を減少させることが可能である。
前記実施例において、ステップＳ７で入出力データビット制御部８のデータ信号ビット幅の制御をシーケンサ６に実施させ、ステップＳ８でスピード情報をシーケンサ６で解読してクロック発生器１２の制御を実施させているが、ステップＳ６でホスト２に供給したメモリカード詳細情報をホスト２で解読し、ホスト２から入出力データビット制御部８，クロック発生器１２を制御する構成も可能である。
また、本実施例では、カード制御用コードをホスト２が有する構成としたが、図１０に示すようにメモリカードコントローラ１内に設けたＲＯＭ，ＥＰＲＯＭ等のメモリ１３がカード制御用コードを有する構成とすることもできる。メモリ制御部１４は、カード検出部１０から供給されるカードの種別に応じてメモリ１３から所望のカード制御用コードを読出してＲＡＭ７に供給する。なお、ＲＡＭ７をＲＯＭ，ＥＰＲＯＭ等の不揮発性メモリに置き換えてカード制御用コードを有する構成とすることも可能である。
なお、特許請求の範囲に記載したタイミング情報がカード制御用コードに相当し、記憶媒体制御装置及び制御手段がメモリカードコントローラ１に相当し、検出信号生成手段がカード検出部１０に相当し、タイミング情報格納手段がＲＡＭ７に相当し、タイミング制御手段がシーケンサ６に相当し、記憶媒体アダプタがメモリカードアダプタ４０，５０に相当し、装着手段がメモリカードコネクタ４１，５１等に相当し、接続手段がメモリカードスロット４２，シリアルポート５２に相当する。
本発明は上記の実施例に限定されるものではなく、本発明の範囲内で種々の変形や変更が可能である。
【図面の簡単な説明】
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図１は、本発明のメモリカードコントローラの一実施例の構成図である。
図２は、スマートメディアに対応するカード制御用コードの一例の構成図である。
図３は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図である。
図４は、メモリカードとメモリカードコントローラとの一例の接続図である。
図５は、メモリカードとメモリカードコントローラとの他の一例の接続図である。
図６は、信号線の割り付けの一例について説明する図である。
図７は、メモリカードコントローラの処理手順の一例のシーケンス図である。
図８は、本発明のメモリカードアダプタの一実施例の構成図である。
図９は、本発明のメモリカードアダプタの他の実施例の構成図である。
図１０は、本発明のメモリカードコントローラの他の実施例の構成図である。
【０００１】
記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタ，制御装置
技術分野
本発明は、記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタ，制御装置に関し、特に脱着可能な各種記憶媒体を制御する記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタ，制御装置に関する。
背景技術
例えば脱着可能な記憶媒体としてメモリーカード（Ｍｅｍｏｒｙ Ｃａｒｄ）の利用が増加しつつある。このメモリカードはフラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）を利用するものが多く、スマートメディア（Ｓｍａｒｔ Ｍｅｄｉａ），ＳＤカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ Ｃａｒｄ），ＭＭＣ（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ），コンパクトフラッシュ（Ｃｏｍｐａｃｔ Ｆｌａｓｈ）など様々な種類が存在する。このようなメモリカードは、そのメモリカードの種類に対応するメモリカードスロットに装着されることでデータの書込み又はデータの読出しが行われる。
しかし、種類の異なるメモリカード間では互換性がなく、パーソナルコンピュータ，ＰＤＡ，デジタルカメラ等の電子機器でメモリカードを利用する場合、そのメモリカードの種類に対応するメモリカードスロットが必要であった。そこで、所定の種類のメモリカードを他の種類のメモリカードとして利用する為のメモリカードアダプタが用意されている。
また、パソコン等にＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ），ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）等のインターフェスを介して接続され、所定のメモリカードにデータを書込み又は所定のメモリカードからデータを読出すリーダーライタ装置も用意されている。
このようなメモリカードスロット，メモリカードアダプタ及びリーダーライタ装置は、メモリカードへのデータの書込み又はメモリカードからのデータの読出しを制御する記憶媒体制御装置としてのメモリカードコントローラを有する。メ
記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタ，制御装置
技術分野
本発明は、記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタ，制御装置に関し、特に脱着可能な各種記憶媒体を制御する記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタ，制御装置に関する。
背景技術
例えば脱着可能な記憶媒体としてメモリーカード（Ｍｅｍｏｒｙ Ｃａｒｄ）の利用が増加しつつある。このメモリカードはフラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）を利用するものが多く、スマートメディア（Ｓｍａｒｔ Ｍｅｄｉａ），ＳＤカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ Ｃａｒｄ），ＭＭＣ（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ），コンパクトフラッシュ（Ｃｏｍｐａｃｔ Ｆｌａｓｈ）など様々な種類が存在する。このようなメモリカードは、そのメモリカードの種類に対応するメモリカードスロットに装着されることでデータの書込み又はデータの読出しが行われる。
しかし、種類の異なるメモリカード間では互換性がなく、パーソナルコンピュータ，ＰＤＡ，デジタルカメラ等の電子機器でメモリカードを利用する場合、そのメモリカードの種類に対応するメモリカードスロットが必要であった。そこで、所定の種類のメモリカードを他の種類のメモリカードとして利用する為のメモリカードアダプタが用意されている。
また、パソコン等にＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ），ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）等のインターフェスを介して接続され、所定のメモリカードにデータを書込み又は所定のメモリカードからデータを読出すリーダーライタ装置も用意されている。
このようなメモリカードスロット，メモリカードアダプタ及びリーダーライタ装置は、メモリカードへのデータの書込み又はメモリカードからのデータの読出しを制御する記憶媒体制御装置としてのメモリカードコントローラを有する。メ
【０００２】
モリカードコントローラは、そのメモリカードスロット，メモリカードアダプタ又はリーダーライタ装置で制御するメモリカードに対応して用意されていた。
近年、多種類のメモリカードに対応するメモリカードスロット，メモリカードアダプタ及びリーダーライタ装置が実用化されるようになり、メモリカードコントローラは多種類のメモリカードに対応することが必要になった。また、メモリカードコントローラの最少生産単位が大きい等の問題からもメモリカードコントローラは、多種類のメモリカードに対応することが望ましい。
その結果、メモリカードコントローラは回路構成が複雑となり、多くの素子を使用したＩＣが利用されるようになった。しかしながら、多くの素子を使用したＩＣでメモリカードコントローラを構成すると消費電力が増加し、ノートパソコンやＰＤＡ等で使用するには不向きであった。また、メモリカードコントローラの回路構成が複雑となる為にコストが上昇し、更に製造したメモリカードの制御タイミングを追加，修正することが非常に困難であるという問題があった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、脱着可能な各種記憶媒体を制御する為のデータをビット単位で定義することができ、制御のタイミングを容易に追加又は修正することができ、低価格で汎用性が高く消費電力が少ない記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタ，制御装置を提供することを目的とする。
この目的を達成するため、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を第１記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを動作クロックおよび前記状態遷移情報に応じて制御するタイミング制御段階とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を格納する第１記憶手段と、前記ホスト機器からの動作要求に応じた状態遷移情報を前記第１記憶手段から読出し、前記読出した状態遷移情報および動作クロックに応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング
モリカードコントローラは、そのメモリカードスロット，メモリカードアダプタ又はリーダーライタ装置で制御するメモリカードに対応して用意されていた。
近年、多種類のメモリカードに対応するメモリカードスロット，メモリカードアダプタ及びリーダーライタ装置が実用化されるようになり、メモリカードコントローラは多種類のメモリカードに対応することが必要になった。また、メモリカードコントローラの最少生産単位が大きい等の問題からもメモリカードコントローラは、多種類のメモリカードに対応することが望ましい。
その結果、メモリカードコントローラは回路構成が複雑となり、多くの素子を使用したＩＣが利用されるようになった。しかしながら、多くの素子を使用したＩＣでメモリカードコントローラを構成すると消費電力が増加し、ノートパソコンやＰＤＡ等で使用するには不向きであった。また、メモリカードコントローラの回路構成が複雑となる為にコストが上昇し、更に製造したメモリカードの制御タイミングを追加，修正することが非常に困難であるという問題があった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、脱着可能な各種記憶媒体を制御する為のデータをビット単位で定義することができ、制御のタイミングを容易に追加又は修正することができ、低価格で汎用性が高く消費電力が少ない記憶媒体制御方法，記憶媒体制御装置，記憶媒体アダプタ，制御装置を提供することを目的とする。
この目的を達成するため、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を第１記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを動作クロックおよび前記状態遷移情報に応じて制御するタイミング制御段階とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を格納する第１記憶手段と、前記ホスト機器からの動作要求に応じた状態遷移情報を前記第１記憶手段から読出し、前記読出した状態遷移情報および動作クロックに応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング
【０００３】
制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、前記記憶媒体を装着する装着手段と、前記ホスト機器を接続する接続手段と、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を格納する第１記憶手段と、前記ホスト機器からの動作要求に応じた状態遷移情報を前記第１記憶手段から読出し、前記読出した状態遷移情報および動作クロックに応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号を制御する制御装置において、動作クロックを発生するクロック発生手段と、前記記憶媒体に対するコマンドおよびデータの読み書きを制御する制御信号の状態遷移情報を格納する第１記憶手段と、前記第１記憶手段に接続された回路であって、前記ホスト機器からの動作要求に応じて前記状態遷移情報の開始位置を特定する開始位置特定手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を送信する制御信号送信手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を受信する制御信号受信手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号を制御する記憶媒体制御装置において、動作クロックを発生するクロック発生手段と、前記記憶媒体に対するコマンドおよびデータの読み書きを制御する制御信号の状態遷移情報を格納する第１記憶手段と、前記第１記憶手段に接続された回路であって、前記ホスト機器からの動作要求に応じて前記状態遷移情報の開始位置を特定する開始位置特定手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を送信する制御信号送信手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を受信する制御信号受信手段とを備える構成とした。
本発明によれば、記憶媒体の種類に基づく状態遷移情報を第１記憶手段から取得できる。つまり、状態遷移情報が第１記憶手段に格納されている為、状態遷移情報の追加又は修正を容易に行うことができる。
また、状態遷移情報は予め記憶媒体制御装置に格納しておく必要がなく、第２記憶手段，ホスト装置から読出して格納することもできるので、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることが可能である。
したがって、多種類の記憶媒体に対応する記憶媒体制御装置を少ない素子数の集積回路で実現することができ、コスト及び消費電力を減少させることが可能である。
図面の簡単な説明
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図１は、本発明のメモリカードコントローラの一実施例の構成図である。
図２は、スマートメディアに対応するカード制御用コードの一例の構成図である。
図３は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図である。
図４は、メモリカードとメモリカードコントローラとの一例の接続図である。
制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、前記記憶媒体を装着する装着手段と、前記ホスト機器を接続する接続手段と、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を格納する第１記憶手段と、前記ホスト機器からの動作要求に応じた状態遷移情報を前記第１記憶手段から読出し、前記読出した状態遷移情報および動作クロックに応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号を制御する制御装置において、動作クロックを発生するクロック発生手段と、前記記憶媒体に対するコマンドおよびデータの読み書きを制御する制御信号の状態遷移情報を格納する第１記憶手段と、前記第１記憶手段に接続された回路であって、前記ホスト機器からの動作要求に応じて前記状態遷移情報の開始位置を特定する開始位置特定手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を送信する制御信号送信手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を受信する制御信号受信手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号を制御する記憶媒体制御装置において、動作クロックを発生するクロック発生手段と、前記記憶媒体に対するコマンドおよびデータの読み書きを制御する制御信号の状態遷移情報を格納する第１記憶手段と、前記第１記憶手段に接続された回路であって、前記ホスト機器からの動作要求に応じて前記状態遷移情報の開始位置を特定する開始位置特定手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を送信する制御信号送信手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を受信する制御信号受信手段とを備える構成とした。
本発明によれば、記憶媒体の種類に基づく状態遷移情報を第１記憶手段から取得できる。つまり、状態遷移情報が第１記憶手段に格納されている為、状態遷移情報の追加又は修正を容易に行うことができる。
また、状態遷移情報は予め記憶媒体制御装置に格納しておく必要がなく、第２記憶手段，ホスト装置から読出して格納することもできるので、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることが可能である。
したがって、多種類の記憶媒体に対応する記憶媒体制御装置を少ない素子数の集積回路で実現することができ、コスト及び消費電力を減少させることが可能である。
図面の簡単な説明
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図１は、本発明のメモリカードコントローラの一実施例の構成図である。
図２は、スマートメディアに対応するカード制御用コードの一例の構成図である。
図３は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図である。
図４は、メモリカードとメモリカードコントローラとの一例の接続図である。
【００１２】
また、カード制御用コードを予めメモリカードコントローラに格納しておく必要がなく、メモリカードが装着された後でそのメモリカードの種類に基づくカード制御用コードをホスト装置から受信することができるので、メモリカードコントローラの回路構成を複雑化することなく多種類のメモリカードに対応させることが可能である。
したがって、多種類のメモリカードに対応するメモリカードコントローラを少ない素子数の集積回路で実現することができ、消費電力を減少させることが可能である。
前記実施例において、ステップＳ７で入出力データビット制御部８のデータ信号ビット幅の制御をシーケンサ６に実施させ、ステップＳ８でスピード情報をシーケンサ６で解読してクロック発生器１２の制御を実施させているが、ステップＳ６でホスト２に供給したメモリカード詳細情報をホスト２で解読し、ホスト２から入出力データビット制御部８，クロック発生器１２を制御する構成も可能である。
また、本実施例では、カード制御用コードをホスト２が有する構成としたが、図１０に示すようにメモリカードコントローラ１内に設けたＲＯＭ，ＥＰＲＯＭ等のメモリ１３がカード制御用コードを有する構成とすることもできる。メモリ制御部１４は、カード検出部１０から供給されるカードの種別に応じてメモリ１３から所望のカード制御用コードを読出してＲＡＭ７に供給する。なお、ＲＡＭ７をＲＯＭ，ＥＰＲＯＭ等の不揮発性メモリに置き換えてカード制御用コードを有する構成とすることも可能である。
なお、特許請求の範囲に記載した状態遷移情報がカード制御用コードに相当し、記憶媒体制御装置及び制御手段がメモリカードコントローラ１に相当し、検出信号生成手段がカード検出部１０に相当し、タイミング情報格納手段がＲＡＭ７に相当し、タイミング制御手段がシーケンサ６に相当し、記憶媒体アダプタがメモリカードアダプタ４０，５０に相当し、装着手段がメモリカードコネクタ４１，５１等に相当し、接続手段がメモリカードスロット４２，シリアルポート５２に相当する。
本発明は上記の実施例に限定されるものではなく、本発明の範囲内で種々の変
また、カード制御用コードを予めメモリカードコントローラに格納しておく必要がなく、メモリカードが装着された後でそのメモリカードの種類に基づくカード制御用コードをホスト装置から受信することができるので、メモリカードコントローラの回路構成を複雑化することなく多種類のメモリカードに対応させることが可能である。
したがって、多種類のメモリカードに対応するメモリカードコントローラを少ない素子数の集積回路で実現することができ、消費電力を減少させることが可能である。
前記実施例において、ステップＳ７で入出力データビット制御部８のデータ信号ビット幅の制御をシーケンサ６に実施させ、ステップＳ８でスピード情報をシーケンサ６で解読してクロック発生器１２の制御を実施させているが、ステップＳ６でホスト２に供給したメモリカード詳細情報をホスト２で解読し、ホスト２から入出力データビット制御部８，クロック発生器１２を制御する構成も可能である。
また、本実施例では、カード制御用コードをホスト２が有する構成としたが、図１０に示すようにメモリカードコントローラ１内に設けたＲＯＭ，ＥＰＲＯＭ等のメモリ１３がカード制御用コードを有する構成とすることもできる。メモリ制御部１４は、カード検出部１０から供給されるカードの種別に応じてメモリ１３から所望のカード制御用コードを読出してＲＡＭ７に供給する。なお、ＲＡＭ７をＲＯＭ，ＥＰＲＯＭ等の不揮発性メモリに置き換えてカード制御用コードを有する構成とすることも可能である。
なお、特許請求の範囲に記載した状態遷移情報がカード制御用コードに相当し、記憶媒体制御装置及び制御手段がメモリカードコントローラ１に相当し、検出信号生成手段がカード検出部１０に相当し、タイミング情報格納手段がＲＡＭ７に相当し、タイミング制御手段がシーケンサ６に相当し、記憶媒体アダプタがメモリカードアダプタ４０，５０に相当し、装着手段がメモリカードコネクタ４１，５１等に相当し、接続手段がメモリカードスロット４２，シリアルポート５２に相当する。
本発明は上記の実施例に限定されるものではなく、本発明の範囲内で種々の変
Claims (21)
- 記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、
前記記憶媒体の種類に基づくタイミング情報を第１記憶手段から読出すタイミング情報読出段階と、
前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを、タイミング情報に応じて制御するタイミング制御段階と
を備えた記憶媒体制御方法。 - 前記タイミング情報は、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングをビット単位で定義する請求項１記載の記憶媒体制御方法。
- 前記タイミング制御段階は、前記記憶媒体の装着を検出して生成される検出信号又は前記タイミング情報に基づき動作クロックの周期を制御し、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを制御する請求項１記載の記憶媒体制御方法。
- 前記タイミング情報読出段階は、前記記憶媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成段階と、
第１記憶手段に格納された１つ以上のタイミング情報から前記検出信号に応じた１つのタイミング情報を選択するタイミング情報選択段階と
を備えた請求項１記載の記憶媒体制御方法。 - 前記タイミング情報読出段階は、前記記憶媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成段階と、
第２記憶手段に格納された１つ以上のタイミング情報から前記検出信号に応じて１つのタイミング情報を選択し、前記選択したタイミング情報を前記第１記憶手段に格納するタイミング情報選択格納段階と
を備えた請求項１記載の記憶媒体制御方法。 - 前記タイミング情報読出段階は、前記記憶媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成段階と、
前記検出信号に応じたタイミング情報を前記ホスト機器から受信し、前記受信したタイミング情報を第１記憶手段に格納するタイミング情報受信格納段階と
を備えた請求項１記載の記憶媒体制御方法。 - 前記記憶媒体は、フラッシュメモリを利用するメモリカードである請求項１記載の記憶媒体制御方法。
- 記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、
前記記憶媒体の種類に基づくタイミング情報を格納する第１記憶手段と、
前記ホスト機器からの動作要求に応じたタイミング情報を前記第１記憶手段から読出し、前記読出したタイミング情報に応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング制御手段と
を備えた記憶媒体制御装置。 - 前記タイミング情報は、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングをビット単位で定義する請求項８記載の記憶媒体制御装置。
- 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
発生する動作クロックの周期を前記検出信号又はタイミング情報に基づき制御する動作クロック発生手段とを更に備え、
前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを前記動作クロックの周期を用いて制御する請求項８記載の記憶媒体制御装置。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記第１記憶手段に格納された１つ以上のタイミング情報から前記検出信号に応じた１つのタイミング情報を選択するタイミング情報選択手段と
を更に備えた請求項８記載の記憶媒体制御装置。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記記憶媒体の種類に基づく１つ以上のタイミング情報を格納する第２記憶手段と、
前記第２記憶手段に格納された１つ以上のタイミング情報から前記検出信号に応じた１つのタイミング情報を選択し、前記選択したタイミング情報を第１記憶手段に格納させるタイミング情報選択格納手段と
を更に備えた請求項８記載の記憶媒体制御装置。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記検出信号に応じたタイミング情報を前記ホスト機器に要求し、前記ホスト機器から受信したタイミング情報を第１記憶手段に格納させるタイミング情報受信格納手段と
を更に備えた請求項８記載の記憶媒体制御装置。 - 前記記憶媒体は、フラッシュメモリを利用するメモリカードである請求項８記載の記憶媒体制御装置。
- 記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、
前記記憶媒体を装着する装着手段と、
前記ホスト機器を接続する接続手段と、
前記記憶媒体の種類に基づくタイミング情報を格納する第１記憶手段と、
前記ホスト機器からの動作要求に応じたタイミング情報を前記第１記憶手段から読出し、前記読出したタイミング情報に応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段と
を備えた記憶媒体アダプタ。 - 前記タイミング情報は、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングをビット単位で定義する請求項１５記載の記憶媒体アダプタ。
- 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
発生する動作クロックの周期を前記検出信号又はタイミング情報に基づき制御する動作クロック発生手段とを更に備え、
前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを前記動作クロックの周期を用いて制御する請求項１５記載の記憶媒体アダプタ。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記第１記憶手段に格納された１つ以上のタイミング情報から前記検出信号に応じた１つのタイミング情報を選択するタイミング情報選択手段と
を更に備えた請求項１５記載の記憶媒体アダプタ。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記記憶媒体の種類に基づく１つ以上のタイミング情報を格納する第２記憶手段と、
前記第２記憶手段に格納された１つ以上のタイミング情報から前記検出信号に応じた１つのタイミング情報を選択し、前記選択したタイミング情報を第１記憶手段に格納させるタイミング情報選択格納手段と
を更に備えた請求項１５記載の記憶媒体アダプタ。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記検出信号に応じたタイミング情報を前記ホスト機器に要求し、前記ホスト機器から受信したタイミング情報を第１記憶手段に格納させるタイミング情報受信格納手段と
を更に備えた請求項１５記載の記憶媒体アダプタ。 - 前記記憶媒体は、フラッシュメモリを利用するメモリカードである請求項１５記載の記憶媒体アダプタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2001/001400 WO2002069127A1 (fr) | 2001-02-26 | 2001-02-26 | Procede de commande d'un support de stockage, commande du support de stockage, et adaptateur de support de stockage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2002069127A1 true JPWO2002069127A1 (ja) | 2004-07-02 |
Family
ID=11737062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002568182A Pending JPWO2002069127A1 (ja) | 2001-02-26 | 2001-02-26 | 記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040030830A1 (ja) |
| JP (1) | JPWO2002069127A1 (ja) |
| WO (1) | WO2002069127A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7295443B2 (en) | 2000-07-06 | 2007-11-13 | Onspec Electronic, Inc. | Smartconnect universal flash media card adapters |
| US6438638B1 (en) * | 2000-07-06 | 2002-08-20 | Onspec Electronic, Inc. | Flashtoaster for reading several types of flash-memory cards with or without a PC |
| US7511850B2 (en) * | 2003-02-26 | 2009-03-31 | Canon Kabuhsiki Kaisha | Storage media control circuit and apparatus including same |
| FI20035072A0 (fi) * | 2003-05-22 | 2003-05-22 | Nokia Corp | Liitäntäväylä, elektroniikkalaite ja järjestelmä |
| KR101149887B1 (ko) | 2004-04-01 | 2012-06-11 | 삼성전자주식회사 | 멀티 채널 메모리 카드 및 그것의 제어 방법 |
| JP2006059046A (ja) * | 2004-08-19 | 2006-03-02 | Nec Computertechno Ltd | メモリの制御方式およびメモリ制御回路 |
| JP2006092266A (ja) * | 2004-09-24 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 小型カードアダプタ |
| JP2006209643A (ja) * | 2005-01-31 | 2006-08-10 | Ricoh Co Ltd | インタフェース回路及びそのインタフェース回路を使用したシステム装置 |
| WO2006101123A1 (ja) * | 2005-03-23 | 2006-09-28 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置及び不揮発性記憶装置の制御情報のロード方法 |
| TWI309836B (en) * | 2006-08-21 | 2009-05-11 | Realtek Semiconductor Corp | A memory card reader controller with spread spectrum clock |
| WO2009113238A1 (ja) * | 2008-03-14 | 2009-09-17 | パナソニック株式会社 | ホスト機器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
| JPH0520510A (ja) * | 1991-07-09 | 1993-01-29 | Mitsubishi Electric Corp | Ｉｃカード装置 |
| JPH06119501A (ja) * | 1992-10-08 | 1994-04-28 | Dainippon Printing Co Ltd | Ｉｃカード用リーダライタ装置 |
| JPH07141114A (ja) * | 1993-11-16 | 1995-06-02 | Canon Inc | メモリカード用アダプタ |
| US5628028A (en) * | 1995-03-02 | 1997-05-06 | Data Translation, Inc. | Reprogrammable PCMCIA card and method and apparatus employing same |
| JPH0991236A (ja) * | 1995-09-26 | 1997-04-04 | Toppan Printing Co Ltd | Ｉｃカード処理装置 |
| JP3120749B2 (ja) * | 1997-03-04 | 2000-12-25 | 日本電気株式会社 | 携帯端末装置の脱着式記憶装置 |
| JPH117505A (ja) * | 1997-06-17 | 1999-01-12 | Fujitsu Ltd | カード型記憶媒体 |
| US6915375B2 (en) * | 1998-08-31 | 2005-07-05 | Sony Corporation | Memory apparatus and a data-processing apparatus, and method for using the memory apparatus |
| JP3544476B2 (ja) * | 1998-09-11 | 2004-07-21 | 富士通株式会社 | メモリ管理テーブル作成方法 |
| US6353870B1 (en) * | 1999-05-11 | 2002-03-05 | Socket Communications Inc. | Closed case removable expansion card having interconnect and adapter circuitry for both I/O and removable memory |
| JP2001154839A (ja) * | 1999-12-01 | 2001-06-08 | Sony Computer Entertainment Inc | 読込み情報を管理する記録媒体および情報処理装置 |
| US6578125B2 (en) * | 2000-02-14 | 2003-06-10 | Sanyo Electric Co., Ltd. | Memory access circuit and memory access control circuit |
-
2001
- 2001-02-26 JP JP2002568182A patent/JPWO2002069127A1/ja active Pending
- 2001-02-26 WO PCT/JP2001/001400 patent/WO2002069127A1/ja active Application Filing
-
2003
- 2003-08-12 US US10/638,299 patent/US20040030830A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002069127A1 (fr) | 2002-09-06 |
| US20040030830A1 (en) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7809866B2 (en) | Double interface SD flash memory card | |
| US8516178B2 (en) | Programmable memory system | |
| US7162549B2 (en) | Multimode controller for intelligent and “dumb” flash cards | |
| US7007127B2 (en) | Method and related apparatus for controlling transmission interface between an external device and a computer system | |
| TWI409638B (zh) | 提供裝置參數 | |
| US8769160B2 (en) | Multi-interface memory card and method of operation | |
| JP4896450B2 (ja) | 記憶装置 | |
| US20020178307A1 (en) | Multiple memory card adapter | |
| JP2007518160A (ja) | モジュール間の直接メモリアクセスを用いるマルチモジュール回路カード | |
| JP2006139556A (ja) | メモリカード及びそのカードコントローラ | |
| US20070288703A1 (en) | Portable storage apparatus and method for freely changing data bus width | |
| JP2006079613A (ja) | 取り外し可能な電子デバイスとそれの方法 | |
| JP2000105725A (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| JPWO2002069127A1 (ja) | 記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ | |
| US7831755B2 (en) | Method and system for interfacing a plurality of memory devices using an MMC/SD protocol | |
| JP4588427B2 (ja) | メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法 | |
| WO2009002711A1 (en) | Bus width arbitration | |
| US20050060465A1 (en) | Memory card with a modular component | |
| US7377432B2 (en) | Interface converting apparatus | |
| US20080162479A1 (en) | Memory card system and method for transmitting background information thereof | |
| KR20130009536A (ko) | 메모리 제어 장치 및 방법 | |
| EP2546754A1 (en) | Memory control device and method | |
| JP2004046891A (ja) | データ処理システム、データ処理装置、外部装置及びデータ伝送方法 | |
| JP2006031235A (ja) | 情報処理装置、外部装置、ホスト装置、及び通信方法 | |
| JPH09223203A (ja) | 非接触ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |