JPWO2002069127A1 - 記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ - Google Patents
記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ Download PDFInfo
- Publication number
- JPWO2002069127A1 JPWO2002069127A1 JP2002568182A JP2002568182A JPWO2002069127A1 JP WO2002069127 A1 JPWO2002069127 A1 JP WO2002069127A1 JP 2002568182 A JP2002568182 A JP 2002568182A JP 2002568182 A JP2002568182 A JP 2002568182A JP WO2002069127 A1 JPWO2002069127 A1 JP WO2002069127A1
- Authority
- JP
- Japan
- Prior art keywords
- storage medium
- timing information
- detection signal
- timing
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Read Only Memory (AREA)
Abstract
本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づくタイミング情報を第1記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを、タイミング情報に応じて制御するタイミング制御段階とを備える構成としたことで、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることができ、ホスト装置に格納されているタイミング情報の追加又は修正を容易に行うことができる。
Description
技術分野
本発明は、記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタに関し、特に脱着可能な各種記憶媒体を制御する記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタに関する。
背景技術
例えば脱着可能な記憶媒体としてメモリーカード(Memory Card)の利用が増加しつつある。このメモリカードはフラッシュメモリ(Flash Memory)を利用するものが多く、スマートメディア(Smart Media),SDカード(Secure Digital Card),MMC(Multi Media Card),コンパクトフラッシュ(Compact Flash)など様々な種類が存在する。このようなメモリカードは、そのメモリカードの種類に対応するメモリカードスロットに装着されることでデータの書込み又はデータの読出しが行われる。
しかし、種類の異なるメモリカード間では互換性がなく、パーソナルコンピュータ,PDA,デジタルカメラ等の電子機器でメモリカードを利用する場合、そのメモリカードの種類に対応するメモリカードスロットが必要であった。そこで、所定の種類のメモリカードを他の種類のメモリカードとして利用する為のメモリカードアダプタが用意されている。
また、パソコン等にSCSI(Small Computer System Interface),USB(Universal Serial Bus)等のインターフェスを介して接続され、所定のメモリカードにデータを書込み又は所定のメモリカードからデータを読出すリーダーライタ装置も用意されている。
このようなメモリカードスロット,メモリカードアダプタ及びリーダーライタ装置は、メモリカードへのデータの書込み又はメモリカードからのデータの読出しを制御する記憶媒体制御装置としてのメモリカードコントローラを有する。メモリカードコントローラは、そのメモリカードスロット,メモリカードアダプタ又はリーダーライタ装置で制御するメモリカードに対応して用意されていた。
近年、多種類のメモリカードに対応するメモリカードスロット,メモリカードアダプタ及びリーダーライタ装置が実用化されるようになり、メモリカードコントローラは多種類のメモリカードに対応することが必要になった。また、メモリカードコントローラの最少生産単位が大きい等の問題からもメモリカードコントローラは、多種類のメモリカードに対応することが望ましい。
その結果、メモリカードコントローラは回路構成が複雑となり、多くの素子を使用したICが利用されるようになった。しかしながら、多くの素子を使用したICでメモリカードコントローラを構成すると消費電力が増加し、ノートパソコンやPDA等で使用するには不向きであった。また、メモリカードコントローラの回路構成が複雑となる為にコストが上昇し、更に製造したメモリカードの制御タイミングを追加,修正することが非常に困難であるという問題があった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、脱着可能な各種記憶媒体を制御する為のデータをビット単位で定義することができ、制御のタイミングを容易に追加又は修正することができ、低価格で汎用性が高く消費電力が少ない記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタを提供することを目的とする。
この目的を達成するため、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づくタイミング情報を第1記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを、タイミング情報に応じて制御するタイミング制御段階とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、前記記憶媒体の種類に基づくタイミング情報を格納する第1記憶手段と、前記ホスト機器からの動作要求に応じたタイミング情報を前記第1記憶手段から読出し、前記読出したタイミング情報に応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、前記記憶媒体を装着する装着手段と、前記ホスト機器を接続する接続手段と、前記記憶媒体の種類に基づくタイミング情報を格納する第1記憶手段と、前記ホスト機器からの動作要求に応じたタイミング情報を前記第1記憶手段から読出し、前記読出したタイミング情報に応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
本発明によれば、記憶媒体の種類に基づくタイミング情報を第1記憶手段から取得できる。つまり、タイミング情報が第1記憶手段に格納されている為、タイミング情報の追加又は修正を容易に行うことができる。
また、タイミング情報は予め記憶媒体制御装置に格納しておく必要がなく、第2記憶手段,ホスト装置から読出して格納することもできるので、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることが可能である。
したがって、多種類の記憶媒体に対応する記憶媒体制御装置を少ない素子数の集積回路で実現することができ、コスト及び消費電力を減少させることが可能である。
発明を実施するための最良の形態
以下、本発明の実施例を図面に基づいて説明する。
図1は、本発明のメモリカードコントローラの一実施例の構成図を示す。図1では、本発明の理解を容易とする為に、メモリカードコントローラ1の動作を中心に説明していく。
記憶媒体制御装置としてのメモリカードコントローラ1は、アプリケーションインターフェースとしてのレジスタ4と,メモリインターフェース(以下、メモリI/Fという)5と,シーケンサ(Sequencer)6と,RAM(Random Access Memory)7と,入出力データビット制御部8と,カードインターフェース(以下、カードI/Fという)9と、カード検出部10と、クロック発生器12とを含む。このメモリカードコントローラ1は、例えばメモリカードスロット,メモリカードアダプタ,リーダーライタ装置などに含まれている。
ホスト2は例えばメモリカード3からデータを読出すコマンド又はメモリカード3にデータを書込むコマンドを出力するパーソナルコンピュータ,PDA,デジタルカメラ等の電子機器であって、アプリケーションメモリ(以下、Appメモリという)11を含む。また、メモリカード3はスマートメディア,SDカード,MMC,コンパクトフラッシュ等である。
Appメモリ11はプログラムと,1つ以上のカード制御用コードとを有している。1つ以上のカード制御用コードはメモリカードコントローラ1がデータの書込み又はデータの読出しを制御するメモリカード3の種類に対応して用意されている。例えばメモリカード3がスマートメディア又はSDカードの場合、図1中のカード制御用コード(1)がスマートメディアに対応し、カード制御用コード(2)がSDカードに対応する。
カード制御用コードはメモリカード3のインターフェースタイミングがビット単位で定義されるものである。図2は、スマートメディアに対応するカード制御用コードの一例の構成図を示す。なお、図2のカード制御用コードはコマンド「read1」に対応するものを一例として表しているが、その他のコマンドに対応するものもAppメモリ11に格納されている。
図2中、カード制御用コードは出力端子情報と,出力制御情報と,入力情報とが含まれる。出力端子情報はコマンドラインイネーブル信号CLE,チップイネーブル信号−CE,ライトイネーブル信号−WE,アドレスラインイネーブル信号ALE,リードイネーブル信号−REを含む。出力端子情報はメモリカードコントローラ1の制御信号出力端子から出力する制御信号に対応する。
出力制御情報はデータライン有効信号を含み、カードI/F9,シーケンサ6及びレジスタ4を通過するデータ信号の方向を制御する。例えば出力制御情報がLowレベルのときにレジスタ4のデータ信号がシーケンサ6及びカードI/F9を介してメモリカード3に供給される。また、出力制御情報がHighレベルのときにメモリカード3のデータ信号がカードI/F9及びシーケンサ6を介してレジスタ4に供給される。
入力情報は入力情報有効信号を含み、メモリカード3の制御信号をシーケンサ6に取り込む。例えば入力情報がHighレベルのときにメモリカード3のビジー信号R/−BがカードI/F9を介してシーケンサ6に供給され、メモリカード3のステータスチェックに利用される。
また、図2のカード制御用コードはタイミング1からタイミング19に向かって時間が経過している。例えば出力端子情報に含まれるコマンドラインイネーブル信号CLEは、「0111100・・・」のように変化する。なお、図2のカード制御用コードに含まれるタイミングは説明の便宜上記載したものであり、必ずしも必要ではない。
Appメモリ11に格納されている1つ以上のカード制御用コードはプログラムからの指示に応じて一部又は全部が選択され、選択されたカード制御用コードがメモリI/F5を介してRAM7に供給される。また、ホスト2から供給されるコマンド,アドレス,データ等はレジスタ4に供給される。レジスタ4は、コマンド,アドレス,データ,データカウンタ,レスポンスデータ長などを有している。
シーケンサ6はレジスタ4のコマンドに応じて一義的に決定されるアドレスをRAM7に供給し、そのコマンドに対応するカード制御用コードをRAM7から順次読出す。そして、シーケンサ6は読出したカード制御用コードに応じて発生する信号をカードI/F9に出力する。例えばレジスタ4のコマンドが「read1」であり、図2のようなカード制御用コードをRAM7から順次読出した場合、図3(C)〜(K)に示すような信号がシーケンサ6又はメモリカード3からカードI/F9に供給される。
図3は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図を示す。図3(A)のタイミングは図2のタイミングとの整合が容易となるように記載したものである。また、図3(B)の内部クロックはメモリカードコントローラ1で利用されるものである。
図3(C)〜(I)のコマンドラインイネーブル信号CLE,チップイネーブル信号−CE,ライトイネーブル信号−WE,アドレスラインイネーブル信号ALE,リードイネーブル信号−RE,データライン有効信号,入力情報有効信号は、図2のようなカード制御用コードに応じてシーケンサ6から制御信号としてカードI/F9に供給される。
また、図3(I),(K)の入力情報有効信号,ビジー信号R/−Bはメモリカード3からカードI/F9に供給される。図3(J)のデータ信号は図3(E)のライトイネーブル信号−WE,図3(G)のリードイネーブル信号−RE,図3(H)のデータライン有効信号に応じてコマンド,アドレス,データがシーケンサ6又はメモリカード3からカードI/F9に供給される。
具体的には、図3のタイミング1〜5において、コマンドが図3(J)のデータ信号としてレジスタ4からシーケンサ6,カードI/F9を介してメモリカード3に供給される。また、図3のタイミング6〜14において、アドレス1〜3が図3(J)のデータ信号としてレジスタ4からシーケンサ6,カードI/F9を介してメモリカード3に供給される。
また、図3のタイミング15〜16において、アドレス3を供給されたメモリカード3は図3(K)に示すようにビジー状態となり、出力する為の最初のデータ1を揃える。そして、最初のデータ1が揃うとメモリカード3は図3のタイミング15〜16において、図3(K)に示すようにビジー状態を解除する。
シーケンサ6は図3(I)の入力情報有効信号によりビジー状態の解除を認識する。図3のタイミング18〜19において、データ1がメモリカード3からカードI/F9及びシーケンサ6を介してレジスタ4に供給される。
データ1を出力後、図3のタイミング20において、メモリカード3は図3(G)のリードイネーブル信号−REが一旦立ち上がった後で立ち下がると、図3のタイミング21〜22においてデータ2がメモリカード3からカードI/F9及びシーケンサ6を介してレジスタ4に供給される。
したがって、図3のインターフェースタイミングにより、メモリカード3の指定アドレスから連続したデータを読出すことができる。
図1に戻り説明を続けると、入出力データビット制御部8はシーケンサ6及びカードI/F9を介してメモリカード3とデータの送受信を行うデータ信号のデータビット数を1,4,8のうち何れかに制御する。なお、メモリカード3がコンパクトフラッシュである場合、データビット数を16に制御してもよい。
これは、メモリカードの種類に応じてデータビット数が異なり、更に同一種類のメモリカードにも複数のデータビット数が許容されていることに対応するものである。
また、カードI/F9はシーケンサ6とメモリカード3とのインターフェースである。カード検出部10はメモリカードコネクタに装着されたメモリカードの種類を検出し、そのメモリカードの種別をホスト2,入出力データビット制御部8,クロック発生器12等に出力している。
クロック発生器12は、シーケンサ6の動作周期を決定するタイミングクロックを発生し、そのタイミングクロックをシーケンサ6に供給する。クロック発生器12は発生するクロックの周期を制御することができる。例えばクロック発生器12は、カード検出部10からメモリカードコネクタに装着されたメモリカード3の種類の検出結果が供給され、その検出結果に応じて発生するクロックの周期を決定する。また、クロック発生器12はシーケンサ7から制御データが供給され、その制御データに応じて発生するクロックの周期を変更する。
メモリカード3は、例えば図4及び図5に示すようなメモリカードコネクタに装着されることにより、メモリカードコントローラ1と電気的に接続される。図4は、メモリカードとメモリカードコントローラとの一例の接続図を示す。図5は、メモリカードとメモリカードコントローラとの他の一例の接続図を示す。
図4のメモリカードコネクタ20は、スマートメディア3a,SDカード3b及びMMC3cを装着できる,いわゆる3in1コネクタである。メモリカードコネクタ20はメモリカードコントローラ1に信号線21及びカード検出信号線22を介して接続されている。例えば信号線21は、図6に示すように割り付けることができる。
図6は、信号線の割り付けの一例について説明する図を示す。図6では、メモリカードコントローラ1の端子と、スマートメディア,SDカード,MMCとの接続関係が表されている。例えばメモリカードコントローラ1の制御信号出力端子1は、スマートメディアのコマンドラインイネーブル信号端子,SDカードのクロック信号端子,MMCのクロック信号端子に夫々接続されている。
また、カード検出信号線22は、メモリカードコネクタ20に装着されているメモリカードの種類に応じたカード検出信号をメモリカードコネクタ20からメモリカードコントローラ1のカード検出部10に供給する。
一方、図5のメモリカードコネクタ30〜32は、スマートメディア3a,SDカード3b又はMMC3cの何れか一つのメモリカードに対応するコネクタである。メモリカードコネクタ30はスマートメディア3a用のコネクタであり、14本の信号線及び1本のカード検出信号線を介してメモリカードコントローラ1に接続されている。
また、メモリカードコネクタ31はSDカード3b用のコネクタであり、6本の信号線及び1本のカード検出信号線を介してメモリカードコントローラ1に接続されている。更に、メモリカードコネクタ32はMMC3c用のコネクタであり、3本の信号線及び1本のカード検出信号線を介してメモリカードコントローラ1に接続されている。メモリカードコネクタ30〜32はメモリカード3a〜3cが装着されることによりカード検出信号をメモリカードコントローラ1のカード検出部10に供給する。
次に、本発明のメモリカードコントローラの処理手順について図7のシーケンス図を参照しつつ説明していく。図7は、メモリカードコントローラの処理手順の一例のシーケンス図を示す。
図7中、ステップS1では例えばメモリカードコネクタ20にメモリカード3が装着されると、カード検出信号線を介してカード検出部10にカード検出信号が供給される。ステップS1に続いてステップS2に進み、カード検出部10はカード検出信号に応じてメモリカードコネクタに装着されたメモリカードの種類を検出し、そのメモリカードの種別をホスト2,入出力データビット制御部8,クロック発生器12等に出力する。
ステップS2に続いてステップS3に進み、ホスト2のAppメモリ11に格納されているプログラムはカード検出部10から受信したメモリカードの種別に応じてカード制御用コードを選択する。そして、プログラムは選択したカード制御用コードをメモリI/F5を介してRAM7にダウンロードする。
そして、ステップS3に続いてステップS4に進み、シーケンサ6はメモリカードコネクタに装着されたメモリカード3に対するイニシャライズ(初期化)コマンドに応じて一義的に決定されるアドレスをRAM7に供給し、そのイニシャライズコマンドに対応するカード制御用コードをRAM7から順次読出す。シーケンサ6は読出したカード制御用コードに応じて発生する信号をカードI/F9を介してメモリカード3に供給する。
ステップS4に続いてステップS5に進み、メモリカード3はイニシャライズコマンドに対応して初期化を行い、スピード,容量,データ信号ビット幅等のメモリカード詳細情報をメモリカードコントローラ1に供給する。メモリカードコントローラ1に供給されたメモリカード詳細情報は、カードI/F9,シーケンサ6を介してレジスタ4に供給される。また、メモリカード詳細情報はシーケンサ6で解読される。
ステップS5に続いてステップS6に進み、シーケンサ6はメモリカード詳細情報をレジスタ4からホスト2に供給する。ステップS6に続いてステップS7に進み、シーケンサ6はメモリカード詳細情報から解読したデータ信号ビット幅を入出力データビット制御部8に供給する。入出力データビット制御部8はデータ信号のビット幅を1,4,8,16等に制御する。
ステップS7に続いてステップS8に進み、シーケンサ6はメモリカード詳細情報から解読したスピード情報をクロック発生器12に供給し、メモリカードコネクタへ装着されたメモリカード3に最適な制御信号タイミングでメモリカード3を制御する。
ステップS9以降の処理は、ホスト2から供給される動作要求に応じて異なるが、一例としてリード動作要求,ライト動作要求が供給される場合について説明する。
ステップS9では、リード動作要求がホスト2からメモリカードコントローラ1のレジスタ4に供給される。このリード動作要求には、例えばリードコマンド及びアドレスが含まれる。シーケンサ6はリードコマンドに対応するカード制御用コードをRAM7から順次読出す。ステップS9に続いてステップS10に進み、シーケンサ6はステップS9で読出したカード制御用コードに応じて発生する制御信号及びレジスタ4に格納されているリードコマンド,アドレスをメモリカード3に出力する。
ステップS10に続いてステップS11に進み、メモリカード3はメモリカードコントローラ1から供給された制御信号,コマンド,アドレスに応じてデータを読出し、読出したデータをメモリカードコントローラ1に供給する。ステップS11に続いてステップS12に進み、メモリカードコントローラ1はメモリカード3から供給されたデータをカードI/F9,シーケンサ6,レジスタ4を介してホスト2に出力する。
ステップS13では、ライト動作要求がホスト2からメモリカードコントローラ1のレジスタ4に供給される。このライト動作要求には、例えばライトコマンド,アドレス及びデータが含まれる。シーケンサ6はライトコマンドに対応するカード制御用コードをRAM7から順次読出す。ステップS13に続いてステップS14に進み、シーケンサ6はステップS13で読出したカード制御用コードに応じて発生する制御信号及びレジスタ4に格納されているライトコマンド,アドレスをメモリカード3に出力する。
メモリカード3はメモリカードコントローラ1から供給された制御信号,コマンド,アドレスを受信する。そして、ステップS14に続いてステップS15に進み、メモリカード3は供給された制御信号,コマンド,アドレスに応じてビジー信号R/−Bをメモリカードコントローラ1に供給する。ステップS15に続いてステップS16に進み、メモリカードコントローラ1はビジー信号R/−Bに応じて書込みデータをメモリカード3に供給する。
なお、本発明のメモリカードコントローラ1を利用する記憶媒体アダプタとしてのメモリカードアダプタは、例えば図8のように構成することができる。図8は、本発明のメモリカードアダプタの一実施例の構成図を示す。
図8中、メモリカードアダプタ40はメモリカードコントローラ1を有している。メモリカードコントローラ1はメモリカードコネクタ41を介してメモリカード3に接続される一方、メモリカードスロット42を介してホスト2に接続されている。なお、メモリカードコントローラ1,ホスト2,メモリカード3の動作については前述した内容と同様であるので説明を省略する。
また、本発明のメモリカードコントローラ1を利用するメモリカードアダプタは、例えば図9のように構成することもできる。図9は、本発明のメモリカードアダプタの他の実施例の構成図を示す。
図9中、メモリカードアダプタ50はメモリカードコントローラ1を有している。メモリカードコントローラ1はメモリカードコネクタ51を介してメモリカード3に接続される一方、シリアルポート52を介してホスト2のシリアルコントローラ53に接続されている。なお、メモリカードコントローラ1,ホスト2,メモリカード3の動作については前述した内容と同様であるので説明を省略する。
以上のように、本発明によれば、メモリカードの装着を検出してメモリカードの種類に基づくカード制御用コードをホスト装置から取得できる。つまり、カード制御用コードがホスト装置に格納されている為、カード制御用コードの追加又は修正を容易に行うことができる。
また、カード制御用コードを予めメモリカードコントローラに格納しておく必要がなく、メモリカードが装着された後でそのメモリカードの種類に基づくカード制御用コードをホスト装置から受信することができるので、メモリカードコントローラの回路構成を複雑化することなく多種類のメモリカードに対応させることが可能である。
したがって、多種類のメモリカードに対応するメモリカードコントローラを少ない素子数の集積回路で実現することができ、消費電力を減少させることが可能である。
前記実施例において、ステップS7で入出力データビット制御部8のデータ信号ビット幅の制御をシーケンサ6に実施させ、ステップS8でスピード情報をシーケンサ6で解読してクロック発生器12の制御を実施させているが、ステップS6でホスト2に供給したメモリカード詳細情報をホスト2で解読し、ホスト2から入出力データビット制御部8,クロック発生器12を制御する構成も可能である。
また、本実施例では、カード制御用コードをホスト2が有する構成としたが、図10に示すようにメモリカードコントローラ1内に設けたROM,EPROM等のメモリ13がカード制御用コードを有する構成とすることもできる。メモリ制御部14は、カード検出部10から供給されるカードの種別に応じてメモリ13から所望のカード制御用コードを読出してRAM7に供給する。なお、RAM7をROM,EPROM等の不揮発性メモリに置き換えてカード制御用コードを有する構成とすることも可能である。
なお、特許請求の範囲に記載したタイミング情報がカード制御用コードに相当し、記憶媒体制御装置及び制御手段がメモリカードコントローラ1に相当し、検出信号生成手段がカード検出部10に相当し、タイミング情報格納手段がRAM7に相当し、タイミング制御手段がシーケンサ6に相当し、記憶媒体アダプタがメモリカードアダプタ40,50に相当し、装着手段がメモリカードコネクタ41,51等に相当し、接続手段がメモリカードスロット42,シリアルポート52に相当する。
本発明は上記の実施例に限定されるものではなく、本発明の範囲内で種々の変形や変更が可能である。
【図面の簡単な説明】
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図1は、本発明のメモリカードコントローラの一実施例の構成図である。
図2は、スマートメディアに対応するカード制御用コードの一例の構成図である。
図3は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図である。
図4は、メモリカードとメモリカードコントローラとの一例の接続図である。
図5は、メモリカードとメモリカードコントローラとの他の一例の接続図である。
図6は、信号線の割り付けの一例について説明する図である。
図7は、メモリカードコントローラの処理手順の一例のシーケンス図である。
図8は、本発明のメモリカードアダプタの一実施例の構成図である。
図9は、本発明のメモリカードアダプタの他の実施例の構成図である。
図10は、本発明のメモリカードコントローラの他の実施例の構成図である。
本発明は、記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタに関し、特に脱着可能な各種記憶媒体を制御する記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタに関する。
背景技術
例えば脱着可能な記憶媒体としてメモリーカード(Memory Card)の利用が増加しつつある。このメモリカードはフラッシュメモリ(Flash Memory)を利用するものが多く、スマートメディア(Smart Media),SDカード(Secure Digital Card),MMC(Multi Media Card),コンパクトフラッシュ(Compact Flash)など様々な種類が存在する。このようなメモリカードは、そのメモリカードの種類に対応するメモリカードスロットに装着されることでデータの書込み又はデータの読出しが行われる。
しかし、種類の異なるメモリカード間では互換性がなく、パーソナルコンピュータ,PDA,デジタルカメラ等の電子機器でメモリカードを利用する場合、そのメモリカードの種類に対応するメモリカードスロットが必要であった。そこで、所定の種類のメモリカードを他の種類のメモリカードとして利用する為のメモリカードアダプタが用意されている。
また、パソコン等にSCSI(Small Computer System Interface),USB(Universal Serial Bus)等のインターフェスを介して接続され、所定のメモリカードにデータを書込み又は所定のメモリカードからデータを読出すリーダーライタ装置も用意されている。
このようなメモリカードスロット,メモリカードアダプタ及びリーダーライタ装置は、メモリカードへのデータの書込み又はメモリカードからのデータの読出しを制御する記憶媒体制御装置としてのメモリカードコントローラを有する。メモリカードコントローラは、そのメモリカードスロット,メモリカードアダプタ又はリーダーライタ装置で制御するメモリカードに対応して用意されていた。
近年、多種類のメモリカードに対応するメモリカードスロット,メモリカードアダプタ及びリーダーライタ装置が実用化されるようになり、メモリカードコントローラは多種類のメモリカードに対応することが必要になった。また、メモリカードコントローラの最少生産単位が大きい等の問題からもメモリカードコントローラは、多種類のメモリカードに対応することが望ましい。
その結果、メモリカードコントローラは回路構成が複雑となり、多くの素子を使用したICが利用されるようになった。しかしながら、多くの素子を使用したICでメモリカードコントローラを構成すると消費電力が増加し、ノートパソコンやPDA等で使用するには不向きであった。また、メモリカードコントローラの回路構成が複雑となる為にコストが上昇し、更に製造したメモリカードの制御タイミングを追加,修正することが非常に困難であるという問題があった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、脱着可能な各種記憶媒体を制御する為のデータをビット単位で定義することができ、制御のタイミングを容易に追加又は修正することができ、低価格で汎用性が高く消費電力が少ない記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタを提供することを目的とする。
この目的を達成するため、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づくタイミング情報を第1記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを、タイミング情報に応じて制御するタイミング制御段階とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、前記記憶媒体の種類に基づくタイミング情報を格納する第1記憶手段と、前記ホスト機器からの動作要求に応じたタイミング情報を前記第1記憶手段から読出し、前記読出したタイミング情報に応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、前記記憶媒体を装着する装着手段と、前記ホスト機器を接続する接続手段と、前記記憶媒体の種類に基づくタイミング情報を格納する第1記憶手段と、前記ホスト機器からの動作要求に応じたタイミング情報を前記第1記憶手段から読出し、前記読出したタイミング情報に応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
本発明によれば、記憶媒体の種類に基づくタイミング情報を第1記憶手段から取得できる。つまり、タイミング情報が第1記憶手段に格納されている為、タイミング情報の追加又は修正を容易に行うことができる。
また、タイミング情報は予め記憶媒体制御装置に格納しておく必要がなく、第2記憶手段,ホスト装置から読出して格納することもできるので、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることが可能である。
したがって、多種類の記憶媒体に対応する記憶媒体制御装置を少ない素子数の集積回路で実現することができ、コスト及び消費電力を減少させることが可能である。
発明を実施するための最良の形態
以下、本発明の実施例を図面に基づいて説明する。
図1は、本発明のメモリカードコントローラの一実施例の構成図を示す。図1では、本発明の理解を容易とする為に、メモリカードコントローラ1の動作を中心に説明していく。
記憶媒体制御装置としてのメモリカードコントローラ1は、アプリケーションインターフェースとしてのレジスタ4と,メモリインターフェース(以下、メモリI/Fという)5と,シーケンサ(Sequencer)6と,RAM(Random Access Memory)7と,入出力データビット制御部8と,カードインターフェース(以下、カードI/Fという)9と、カード検出部10と、クロック発生器12とを含む。このメモリカードコントローラ1は、例えばメモリカードスロット,メモリカードアダプタ,リーダーライタ装置などに含まれている。
ホスト2は例えばメモリカード3からデータを読出すコマンド又はメモリカード3にデータを書込むコマンドを出力するパーソナルコンピュータ,PDA,デジタルカメラ等の電子機器であって、アプリケーションメモリ(以下、Appメモリという)11を含む。また、メモリカード3はスマートメディア,SDカード,MMC,コンパクトフラッシュ等である。
Appメモリ11はプログラムと,1つ以上のカード制御用コードとを有している。1つ以上のカード制御用コードはメモリカードコントローラ1がデータの書込み又はデータの読出しを制御するメモリカード3の種類に対応して用意されている。例えばメモリカード3がスマートメディア又はSDカードの場合、図1中のカード制御用コード(1)がスマートメディアに対応し、カード制御用コード(2)がSDカードに対応する。
カード制御用コードはメモリカード3のインターフェースタイミングがビット単位で定義されるものである。図2は、スマートメディアに対応するカード制御用コードの一例の構成図を示す。なお、図2のカード制御用コードはコマンド「read1」に対応するものを一例として表しているが、その他のコマンドに対応するものもAppメモリ11に格納されている。
図2中、カード制御用コードは出力端子情報と,出力制御情報と,入力情報とが含まれる。出力端子情報はコマンドラインイネーブル信号CLE,チップイネーブル信号−CE,ライトイネーブル信号−WE,アドレスラインイネーブル信号ALE,リードイネーブル信号−REを含む。出力端子情報はメモリカードコントローラ1の制御信号出力端子から出力する制御信号に対応する。
出力制御情報はデータライン有効信号を含み、カードI/F9,シーケンサ6及びレジスタ4を通過するデータ信号の方向を制御する。例えば出力制御情報がLowレベルのときにレジスタ4のデータ信号がシーケンサ6及びカードI/F9を介してメモリカード3に供給される。また、出力制御情報がHighレベルのときにメモリカード3のデータ信号がカードI/F9及びシーケンサ6を介してレジスタ4に供給される。
入力情報は入力情報有効信号を含み、メモリカード3の制御信号をシーケンサ6に取り込む。例えば入力情報がHighレベルのときにメモリカード3のビジー信号R/−BがカードI/F9を介してシーケンサ6に供給され、メモリカード3のステータスチェックに利用される。
また、図2のカード制御用コードはタイミング1からタイミング19に向かって時間が経過している。例えば出力端子情報に含まれるコマンドラインイネーブル信号CLEは、「0111100・・・」のように変化する。なお、図2のカード制御用コードに含まれるタイミングは説明の便宜上記載したものであり、必ずしも必要ではない。
Appメモリ11に格納されている1つ以上のカード制御用コードはプログラムからの指示に応じて一部又は全部が選択され、選択されたカード制御用コードがメモリI/F5を介してRAM7に供給される。また、ホスト2から供給されるコマンド,アドレス,データ等はレジスタ4に供給される。レジスタ4は、コマンド,アドレス,データ,データカウンタ,レスポンスデータ長などを有している。
シーケンサ6はレジスタ4のコマンドに応じて一義的に決定されるアドレスをRAM7に供給し、そのコマンドに対応するカード制御用コードをRAM7から順次読出す。そして、シーケンサ6は読出したカード制御用コードに応じて発生する信号をカードI/F9に出力する。例えばレジスタ4のコマンドが「read1」であり、図2のようなカード制御用コードをRAM7から順次読出した場合、図3(C)〜(K)に示すような信号がシーケンサ6又はメモリカード3からカードI/F9に供給される。
図3は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図を示す。図3(A)のタイミングは図2のタイミングとの整合が容易となるように記載したものである。また、図3(B)の内部クロックはメモリカードコントローラ1で利用されるものである。
図3(C)〜(I)のコマンドラインイネーブル信号CLE,チップイネーブル信号−CE,ライトイネーブル信号−WE,アドレスラインイネーブル信号ALE,リードイネーブル信号−RE,データライン有効信号,入力情報有効信号は、図2のようなカード制御用コードに応じてシーケンサ6から制御信号としてカードI/F9に供給される。
また、図3(I),(K)の入力情報有効信号,ビジー信号R/−Bはメモリカード3からカードI/F9に供給される。図3(J)のデータ信号は図3(E)のライトイネーブル信号−WE,図3(G)のリードイネーブル信号−RE,図3(H)のデータライン有効信号に応じてコマンド,アドレス,データがシーケンサ6又はメモリカード3からカードI/F9に供給される。
具体的には、図3のタイミング1〜5において、コマンドが図3(J)のデータ信号としてレジスタ4からシーケンサ6,カードI/F9を介してメモリカード3に供給される。また、図3のタイミング6〜14において、アドレス1〜3が図3(J)のデータ信号としてレジスタ4からシーケンサ6,カードI/F9を介してメモリカード3に供給される。
また、図3のタイミング15〜16において、アドレス3を供給されたメモリカード3は図3(K)に示すようにビジー状態となり、出力する為の最初のデータ1を揃える。そして、最初のデータ1が揃うとメモリカード3は図3のタイミング15〜16において、図3(K)に示すようにビジー状態を解除する。
シーケンサ6は図3(I)の入力情報有効信号によりビジー状態の解除を認識する。図3のタイミング18〜19において、データ1がメモリカード3からカードI/F9及びシーケンサ6を介してレジスタ4に供給される。
データ1を出力後、図3のタイミング20において、メモリカード3は図3(G)のリードイネーブル信号−REが一旦立ち上がった後で立ち下がると、図3のタイミング21〜22においてデータ2がメモリカード3からカードI/F9及びシーケンサ6を介してレジスタ4に供給される。
したがって、図3のインターフェースタイミングにより、メモリカード3の指定アドレスから連続したデータを読出すことができる。
図1に戻り説明を続けると、入出力データビット制御部8はシーケンサ6及びカードI/F9を介してメモリカード3とデータの送受信を行うデータ信号のデータビット数を1,4,8のうち何れかに制御する。なお、メモリカード3がコンパクトフラッシュである場合、データビット数を16に制御してもよい。
これは、メモリカードの種類に応じてデータビット数が異なり、更に同一種類のメモリカードにも複数のデータビット数が許容されていることに対応するものである。
また、カードI/F9はシーケンサ6とメモリカード3とのインターフェースである。カード検出部10はメモリカードコネクタに装着されたメモリカードの種類を検出し、そのメモリカードの種別をホスト2,入出力データビット制御部8,クロック発生器12等に出力している。
クロック発生器12は、シーケンサ6の動作周期を決定するタイミングクロックを発生し、そのタイミングクロックをシーケンサ6に供給する。クロック発生器12は発生するクロックの周期を制御することができる。例えばクロック発生器12は、カード検出部10からメモリカードコネクタに装着されたメモリカード3の種類の検出結果が供給され、その検出結果に応じて発生するクロックの周期を決定する。また、クロック発生器12はシーケンサ7から制御データが供給され、その制御データに応じて発生するクロックの周期を変更する。
メモリカード3は、例えば図4及び図5に示すようなメモリカードコネクタに装着されることにより、メモリカードコントローラ1と電気的に接続される。図4は、メモリカードとメモリカードコントローラとの一例の接続図を示す。図5は、メモリカードとメモリカードコントローラとの他の一例の接続図を示す。
図4のメモリカードコネクタ20は、スマートメディア3a,SDカード3b及びMMC3cを装着できる,いわゆる3in1コネクタである。メモリカードコネクタ20はメモリカードコントローラ1に信号線21及びカード検出信号線22を介して接続されている。例えば信号線21は、図6に示すように割り付けることができる。
図6は、信号線の割り付けの一例について説明する図を示す。図6では、メモリカードコントローラ1の端子と、スマートメディア,SDカード,MMCとの接続関係が表されている。例えばメモリカードコントローラ1の制御信号出力端子1は、スマートメディアのコマンドラインイネーブル信号端子,SDカードのクロック信号端子,MMCのクロック信号端子に夫々接続されている。
また、カード検出信号線22は、メモリカードコネクタ20に装着されているメモリカードの種類に応じたカード検出信号をメモリカードコネクタ20からメモリカードコントローラ1のカード検出部10に供給する。
一方、図5のメモリカードコネクタ30〜32は、スマートメディア3a,SDカード3b又はMMC3cの何れか一つのメモリカードに対応するコネクタである。メモリカードコネクタ30はスマートメディア3a用のコネクタであり、14本の信号線及び1本のカード検出信号線を介してメモリカードコントローラ1に接続されている。
また、メモリカードコネクタ31はSDカード3b用のコネクタであり、6本の信号線及び1本のカード検出信号線を介してメモリカードコントローラ1に接続されている。更に、メモリカードコネクタ32はMMC3c用のコネクタであり、3本の信号線及び1本のカード検出信号線を介してメモリカードコントローラ1に接続されている。メモリカードコネクタ30〜32はメモリカード3a〜3cが装着されることによりカード検出信号をメモリカードコントローラ1のカード検出部10に供給する。
次に、本発明のメモリカードコントローラの処理手順について図7のシーケンス図を参照しつつ説明していく。図7は、メモリカードコントローラの処理手順の一例のシーケンス図を示す。
図7中、ステップS1では例えばメモリカードコネクタ20にメモリカード3が装着されると、カード検出信号線を介してカード検出部10にカード検出信号が供給される。ステップS1に続いてステップS2に進み、カード検出部10はカード検出信号に応じてメモリカードコネクタに装着されたメモリカードの種類を検出し、そのメモリカードの種別をホスト2,入出力データビット制御部8,クロック発生器12等に出力する。
ステップS2に続いてステップS3に進み、ホスト2のAppメモリ11に格納されているプログラムはカード検出部10から受信したメモリカードの種別に応じてカード制御用コードを選択する。そして、プログラムは選択したカード制御用コードをメモリI/F5を介してRAM7にダウンロードする。
そして、ステップS3に続いてステップS4に進み、シーケンサ6はメモリカードコネクタに装着されたメモリカード3に対するイニシャライズ(初期化)コマンドに応じて一義的に決定されるアドレスをRAM7に供給し、そのイニシャライズコマンドに対応するカード制御用コードをRAM7から順次読出す。シーケンサ6は読出したカード制御用コードに応じて発生する信号をカードI/F9を介してメモリカード3に供給する。
ステップS4に続いてステップS5に進み、メモリカード3はイニシャライズコマンドに対応して初期化を行い、スピード,容量,データ信号ビット幅等のメモリカード詳細情報をメモリカードコントローラ1に供給する。メモリカードコントローラ1に供給されたメモリカード詳細情報は、カードI/F9,シーケンサ6を介してレジスタ4に供給される。また、メモリカード詳細情報はシーケンサ6で解読される。
ステップS5に続いてステップS6に進み、シーケンサ6はメモリカード詳細情報をレジスタ4からホスト2に供給する。ステップS6に続いてステップS7に進み、シーケンサ6はメモリカード詳細情報から解読したデータ信号ビット幅を入出力データビット制御部8に供給する。入出力データビット制御部8はデータ信号のビット幅を1,4,8,16等に制御する。
ステップS7に続いてステップS8に進み、シーケンサ6はメモリカード詳細情報から解読したスピード情報をクロック発生器12に供給し、メモリカードコネクタへ装着されたメモリカード3に最適な制御信号タイミングでメモリカード3を制御する。
ステップS9以降の処理は、ホスト2から供給される動作要求に応じて異なるが、一例としてリード動作要求,ライト動作要求が供給される場合について説明する。
ステップS9では、リード動作要求がホスト2からメモリカードコントローラ1のレジスタ4に供給される。このリード動作要求には、例えばリードコマンド及びアドレスが含まれる。シーケンサ6はリードコマンドに対応するカード制御用コードをRAM7から順次読出す。ステップS9に続いてステップS10に進み、シーケンサ6はステップS9で読出したカード制御用コードに応じて発生する制御信号及びレジスタ4に格納されているリードコマンド,アドレスをメモリカード3に出力する。
ステップS10に続いてステップS11に進み、メモリカード3はメモリカードコントローラ1から供給された制御信号,コマンド,アドレスに応じてデータを読出し、読出したデータをメモリカードコントローラ1に供給する。ステップS11に続いてステップS12に進み、メモリカードコントローラ1はメモリカード3から供給されたデータをカードI/F9,シーケンサ6,レジスタ4を介してホスト2に出力する。
ステップS13では、ライト動作要求がホスト2からメモリカードコントローラ1のレジスタ4に供給される。このライト動作要求には、例えばライトコマンド,アドレス及びデータが含まれる。シーケンサ6はライトコマンドに対応するカード制御用コードをRAM7から順次読出す。ステップS13に続いてステップS14に進み、シーケンサ6はステップS13で読出したカード制御用コードに応じて発生する制御信号及びレジスタ4に格納されているライトコマンド,アドレスをメモリカード3に出力する。
メモリカード3はメモリカードコントローラ1から供給された制御信号,コマンド,アドレスを受信する。そして、ステップS14に続いてステップS15に進み、メモリカード3は供給された制御信号,コマンド,アドレスに応じてビジー信号R/−Bをメモリカードコントローラ1に供給する。ステップS15に続いてステップS16に進み、メモリカードコントローラ1はビジー信号R/−Bに応じて書込みデータをメモリカード3に供給する。
なお、本発明のメモリカードコントローラ1を利用する記憶媒体アダプタとしてのメモリカードアダプタは、例えば図8のように構成することができる。図8は、本発明のメモリカードアダプタの一実施例の構成図を示す。
図8中、メモリカードアダプタ40はメモリカードコントローラ1を有している。メモリカードコントローラ1はメモリカードコネクタ41を介してメモリカード3に接続される一方、メモリカードスロット42を介してホスト2に接続されている。なお、メモリカードコントローラ1,ホスト2,メモリカード3の動作については前述した内容と同様であるので説明を省略する。
また、本発明のメモリカードコントローラ1を利用するメモリカードアダプタは、例えば図9のように構成することもできる。図9は、本発明のメモリカードアダプタの他の実施例の構成図を示す。
図9中、メモリカードアダプタ50はメモリカードコントローラ1を有している。メモリカードコントローラ1はメモリカードコネクタ51を介してメモリカード3に接続される一方、シリアルポート52を介してホスト2のシリアルコントローラ53に接続されている。なお、メモリカードコントローラ1,ホスト2,メモリカード3の動作については前述した内容と同様であるので説明を省略する。
以上のように、本発明によれば、メモリカードの装着を検出してメモリカードの種類に基づくカード制御用コードをホスト装置から取得できる。つまり、カード制御用コードがホスト装置に格納されている為、カード制御用コードの追加又は修正を容易に行うことができる。
また、カード制御用コードを予めメモリカードコントローラに格納しておく必要がなく、メモリカードが装着された後でそのメモリカードの種類に基づくカード制御用コードをホスト装置から受信することができるので、メモリカードコントローラの回路構成を複雑化することなく多種類のメモリカードに対応させることが可能である。
したがって、多種類のメモリカードに対応するメモリカードコントローラを少ない素子数の集積回路で実現することができ、消費電力を減少させることが可能である。
前記実施例において、ステップS7で入出力データビット制御部8のデータ信号ビット幅の制御をシーケンサ6に実施させ、ステップS8でスピード情報をシーケンサ6で解読してクロック発生器12の制御を実施させているが、ステップS6でホスト2に供給したメモリカード詳細情報をホスト2で解読し、ホスト2から入出力データビット制御部8,クロック発生器12を制御する構成も可能である。
また、本実施例では、カード制御用コードをホスト2が有する構成としたが、図10に示すようにメモリカードコントローラ1内に設けたROM,EPROM等のメモリ13がカード制御用コードを有する構成とすることもできる。メモリ制御部14は、カード検出部10から供給されるカードの種別に応じてメモリ13から所望のカード制御用コードを読出してRAM7に供給する。なお、RAM7をROM,EPROM等の不揮発性メモリに置き換えてカード制御用コードを有する構成とすることも可能である。
なお、特許請求の範囲に記載したタイミング情報がカード制御用コードに相当し、記憶媒体制御装置及び制御手段がメモリカードコントローラ1に相当し、検出信号生成手段がカード検出部10に相当し、タイミング情報格納手段がRAM7に相当し、タイミング制御手段がシーケンサ6に相当し、記憶媒体アダプタがメモリカードアダプタ40,50に相当し、装着手段がメモリカードコネクタ41,51等に相当し、接続手段がメモリカードスロット42,シリアルポート52に相当する。
本発明は上記の実施例に限定されるものではなく、本発明の範囲内で種々の変形や変更が可能である。
【図面の簡単な説明】
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図1は、本発明のメモリカードコントローラの一実施例の構成図である。
図2は、スマートメディアに対応するカード制御用コードの一例の構成図である。
図3は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図である。
図4は、メモリカードとメモリカードコントローラとの一例の接続図である。
図5は、メモリカードとメモリカードコントローラとの他の一例の接続図である。
図6は、信号線の割り付けの一例について説明する図である。
図7は、メモリカードコントローラの処理手順の一例のシーケンス図である。
図8は、本発明のメモリカードアダプタの一実施例の構成図である。
図9は、本発明のメモリカードアダプタの他の実施例の構成図である。
図10は、本発明のメモリカードコントローラの他の実施例の構成図である。
【0001】
記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタ,制御装置
技術分野
本発明は、記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタ,制御装置に関し、特に脱着可能な各種記憶媒体を制御する記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタ,制御装置に関する。
背景技術
例えば脱着可能な記憶媒体としてメモリーカード(Memory Card)の利用が増加しつつある。このメモリカードはフラッシュメモリ(Flash Memory)を利用するものが多く、スマートメディア(Smart Media),SDカード(Secure Digital Card),MMC(Multi Media Card),コンパクトフラッシュ(Compact Flash)など様々な種類が存在する。このようなメモリカードは、そのメモリカードの種類に対応するメモリカードスロットに装着されることでデータの書込み又はデータの読出しが行われる。
しかし、種類の異なるメモリカード間では互換性がなく、パーソナルコンピュータ,PDA,デジタルカメラ等の電子機器でメモリカードを利用する場合、そのメモリカードの種類に対応するメモリカードスロットが必要であった。そこで、所定の種類のメモリカードを他の種類のメモリカードとして利用する為のメモリカードアダプタが用意されている。
また、パソコン等にSCSI(Small Computer System Interface),USB(Universal Serial Bus)等のインターフェスを介して接続され、所定のメモリカードにデータを書込み又は所定のメモリカードからデータを読出すリーダーライタ装置も用意されている。
このようなメモリカードスロット,メモリカードアダプタ及びリーダーライタ装置は、メモリカードへのデータの書込み又はメモリカードからのデータの読出しを制御する記憶媒体制御装置としてのメモリカードコントローラを有する。メ
記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタ,制御装置
技術分野
本発明は、記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタ,制御装置に関し、特に脱着可能な各種記憶媒体を制御する記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタ,制御装置に関する。
背景技術
例えば脱着可能な記憶媒体としてメモリーカード(Memory Card)の利用が増加しつつある。このメモリカードはフラッシュメモリ(Flash Memory)を利用するものが多く、スマートメディア(Smart Media),SDカード(Secure Digital Card),MMC(Multi Media Card),コンパクトフラッシュ(Compact Flash)など様々な種類が存在する。このようなメモリカードは、そのメモリカードの種類に対応するメモリカードスロットに装着されることでデータの書込み又はデータの読出しが行われる。
しかし、種類の異なるメモリカード間では互換性がなく、パーソナルコンピュータ,PDA,デジタルカメラ等の電子機器でメモリカードを利用する場合、そのメモリカードの種類に対応するメモリカードスロットが必要であった。そこで、所定の種類のメモリカードを他の種類のメモリカードとして利用する為のメモリカードアダプタが用意されている。
また、パソコン等にSCSI(Small Computer System Interface),USB(Universal Serial Bus)等のインターフェスを介して接続され、所定のメモリカードにデータを書込み又は所定のメモリカードからデータを読出すリーダーライタ装置も用意されている。
このようなメモリカードスロット,メモリカードアダプタ及びリーダーライタ装置は、メモリカードへのデータの書込み又はメモリカードからのデータの読出しを制御する記憶媒体制御装置としてのメモリカードコントローラを有する。メ
【0002】
モリカードコントローラは、そのメモリカードスロット,メモリカードアダプタ又はリーダーライタ装置で制御するメモリカードに対応して用意されていた。
近年、多種類のメモリカードに対応するメモリカードスロット,メモリカードアダプタ及びリーダーライタ装置が実用化されるようになり、メモリカードコントローラは多種類のメモリカードに対応することが必要になった。また、メモリカードコントローラの最少生産単位が大きい等の問題からもメモリカードコントローラは、多種類のメモリカードに対応することが望ましい。
その結果、メモリカードコントローラは回路構成が複雑となり、多くの素子を使用したICが利用されるようになった。しかしながら、多くの素子を使用したICでメモリカードコントローラを構成すると消費電力が増加し、ノートパソコンやPDA等で使用するには不向きであった。また、メモリカードコントローラの回路構成が複雑となる為にコストが上昇し、更に製造したメモリカードの制御タイミングを追加,修正することが非常に困難であるという問題があった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、脱着可能な各種記憶媒体を制御する為のデータをビット単位で定義することができ、制御のタイミングを容易に追加又は修正することができ、低価格で汎用性が高く消費電力が少ない記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタ,制御装置を提供することを目的とする。
この目的を達成するため、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を第1記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを動作クロックおよび前記状態遷移情報に応じて制御するタイミング制御段階とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を格納する第1記憶手段と、前記ホスト機器からの動作要求に応じた状態遷移情報を前記第1記憶手段から読出し、前記読出した状態遷移情報および動作クロックに応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング
モリカードコントローラは、そのメモリカードスロット,メモリカードアダプタ又はリーダーライタ装置で制御するメモリカードに対応して用意されていた。
近年、多種類のメモリカードに対応するメモリカードスロット,メモリカードアダプタ及びリーダーライタ装置が実用化されるようになり、メモリカードコントローラは多種類のメモリカードに対応することが必要になった。また、メモリカードコントローラの最少生産単位が大きい等の問題からもメモリカードコントローラは、多種類のメモリカードに対応することが望ましい。
その結果、メモリカードコントローラは回路構成が複雑となり、多くの素子を使用したICが利用されるようになった。しかしながら、多くの素子を使用したICでメモリカードコントローラを構成すると消費電力が増加し、ノートパソコンやPDA等で使用するには不向きであった。また、メモリカードコントローラの回路構成が複雑となる為にコストが上昇し、更に製造したメモリカードの制御タイミングを追加,修正することが非常に困難であるという問題があった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、脱着可能な各種記憶媒体を制御する為のデータをビット単位で定義することができ、制御のタイミングを容易に追加又は修正することができ、低価格で汎用性が高く消費電力が少ない記憶媒体制御方法,記憶媒体制御装置,記憶媒体アダプタ,制御装置を提供することを目的とする。
この目的を達成するため、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を第1記憶手段から読出すタイミング情報読出段階と、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを動作クロックおよび前記状態遷移情報に応じて制御するタイミング制御段階とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を格納する第1記憶手段と、前記ホスト機器からの動作要求に応じた状態遷移情報を前記第1記憶手段から読出し、前記読出した状態遷移情報および動作クロックに応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング
【0003】
制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、前記記憶媒体を装着する装着手段と、前記ホスト機器を接続する接続手段と、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を格納する第1記憶手段と、前記ホスト機器からの動作要求に応じた状態遷移情報を前記第1記憶手段から読出し、前記読出した状態遷移情報および動作クロックに応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号を制御する制御装置において、動作クロックを発生するクロック発生手段と、前記記憶媒体に対するコマンドおよびデータの読み書きを制御する制御信号の状態遷移情報を格納する第1記憶手段と、前記第1記憶手段に接続された回路であって、前記ホスト機器からの動作要求に応じて前記状態遷移情報の開始位置を特定する開始位置特定手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を送信する制御信号送信手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を受信する制御信号受信手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号を制御する記憶媒体制御装置において、動作クロックを発生するクロック発生手段と、前記記憶媒体に対するコマンドおよびデータの読み書きを制御する制御信号の状態遷移情報を格納する第1記憶手段と、前記第1記憶手段に接続された回路であって、前記ホスト機器からの動作要求に応じて前記状態遷移情報の開始位置を特定する開始位置特定手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を送信する制御信号送信手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を受信する制御信号受信手段とを備える構成とした。
本発明によれば、記憶媒体の種類に基づく状態遷移情報を第1記憶手段から取得できる。つまり、状態遷移情報が第1記憶手段に格納されている為、状態遷移情報の追加又は修正を容易に行うことができる。
また、状態遷移情報は予め記憶媒体制御装置に格納しておく必要がなく、第2記憶手段,ホスト装置から読出して格納することもできるので、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることが可能である。
したがって、多種類の記憶媒体に対応する記憶媒体制御装置を少ない素子数の集積回路で実現することができ、コスト及び消費電力を減少させることが可能である。
図面の簡単な説明
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図1は、本発明のメモリカードコントローラの一実施例の構成図である。
図2は、スマートメディアに対応するカード制御用コードの一例の構成図である。
図3は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図である。
図4は、メモリカードとメモリカードコントローラとの一例の接続図である。
制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、前記記憶媒体を装着する装着手段と、前記ホスト機器を接続する接続手段と、前記記憶媒体の種類に基づき、前記記憶媒体を制御する信号の状態遷移情報を格納する第1記憶手段と、前記ホスト機器からの動作要求に応じた状態遷移情報を前記第1記憶手段から読出し、前記読出した状態遷移情報および動作クロックに応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号を制御する制御装置において、動作クロックを発生するクロック発生手段と、前記記憶媒体に対するコマンドおよびデータの読み書きを制御する制御信号の状態遷移情報を格納する第1記憶手段と、前記第1記憶手段に接続された回路であって、前記ホスト機器からの動作要求に応じて前記状態遷移情報の開始位置を特定する開始位置特定手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を送信する制御信号送信手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を受信する制御信号受信手段とを備える構成とした。
また、本発明は、記憶媒体とホスト機器との間で送受信される信号を制御する記憶媒体制御装置において、動作クロックを発生するクロック発生手段と、前記記憶媒体に対するコマンドおよびデータの読み書きを制御する制御信号の状態遷移情報を格納する第1記憶手段と、前記第1記憶手段に接続された回路であって、前記ホスト機器からの動作要求に応じて前記状態遷移情報の開始位置を特定する開始位置特定手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を送信する制御信号送信手段と、前記開始位置を特定した状態遷移情報と前記動作クロックとに応じて前記制御信号を受信する制御信号受信手段とを備える構成とした。
本発明によれば、記憶媒体の種類に基づく状態遷移情報を第1記憶手段から取得できる。つまり、状態遷移情報が第1記憶手段に格納されている為、状態遷移情報の追加又は修正を容易に行うことができる。
また、状態遷移情報は予め記憶媒体制御装置に格納しておく必要がなく、第2記憶手段,ホスト装置から読出して格納することもできるので、記憶媒体制御装置の回路構成を複雑化することなく多種類の記憶媒体に対応させることが可能である。
したがって、多種類の記憶媒体に対応する記憶媒体制御装置を少ない素子数の集積回路で実現することができ、コスト及び消費電力を減少させることが可能である。
図面の簡単な説明
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図1は、本発明のメモリカードコントローラの一実施例の構成図である。
図2は、スマートメディアに対応するカード制御用コードの一例の構成図である。
図3は、スマートメディアのインターフェースタイミングについて説明する一例のタイミング図である。
図4は、メモリカードとメモリカードコントローラとの一例の接続図である。
【0012】
また、カード制御用コードを予めメモリカードコントローラに格納しておく必要がなく、メモリカードが装着された後でそのメモリカードの種類に基づくカード制御用コードをホスト装置から受信することができるので、メモリカードコントローラの回路構成を複雑化することなく多種類のメモリカードに対応させることが可能である。
したがって、多種類のメモリカードに対応するメモリカードコントローラを少ない素子数の集積回路で実現することができ、消費電力を減少させることが可能である。
前記実施例において、ステップS7で入出力データビット制御部8のデータ信号ビット幅の制御をシーケンサ6に実施させ、ステップS8でスピード情報をシーケンサ6で解読してクロック発生器12の制御を実施させているが、ステップS6でホスト2に供給したメモリカード詳細情報をホスト2で解読し、ホスト2から入出力データビット制御部8,クロック発生器12を制御する構成も可能である。
また、本実施例では、カード制御用コードをホスト2が有する構成としたが、図10に示すようにメモリカードコントローラ1内に設けたROM,EPROM等のメモリ13がカード制御用コードを有する構成とすることもできる。メモリ制御部14は、カード検出部10から供給されるカードの種別に応じてメモリ13から所望のカード制御用コードを読出してRAM7に供給する。なお、RAM7をROM,EPROM等の不揮発性メモリに置き換えてカード制御用コードを有する構成とすることも可能である。
なお、特許請求の範囲に記載した状態遷移情報がカード制御用コードに相当し、記憶媒体制御装置及び制御手段がメモリカードコントローラ1に相当し、検出信号生成手段がカード検出部10に相当し、タイミング情報格納手段がRAM7に相当し、タイミング制御手段がシーケンサ6に相当し、記憶媒体アダプタがメモリカードアダプタ40,50に相当し、装着手段がメモリカードコネクタ41,51等に相当し、接続手段がメモリカードスロット42,シリアルポート52に相当する。
本発明は上記の実施例に限定されるものではなく、本発明の範囲内で種々の変
また、カード制御用コードを予めメモリカードコントローラに格納しておく必要がなく、メモリカードが装着された後でそのメモリカードの種類に基づくカード制御用コードをホスト装置から受信することができるので、メモリカードコントローラの回路構成を複雑化することなく多種類のメモリカードに対応させることが可能である。
したがって、多種類のメモリカードに対応するメモリカードコントローラを少ない素子数の集積回路で実現することができ、消費電力を減少させることが可能である。
前記実施例において、ステップS7で入出力データビット制御部8のデータ信号ビット幅の制御をシーケンサ6に実施させ、ステップS8でスピード情報をシーケンサ6で解読してクロック発生器12の制御を実施させているが、ステップS6でホスト2に供給したメモリカード詳細情報をホスト2で解読し、ホスト2から入出力データビット制御部8,クロック発生器12を制御する構成も可能である。
また、本実施例では、カード制御用コードをホスト2が有する構成としたが、図10に示すようにメモリカードコントローラ1内に設けたROM,EPROM等のメモリ13がカード制御用コードを有する構成とすることもできる。メモリ制御部14は、カード検出部10から供給されるカードの種別に応じてメモリ13から所望のカード制御用コードを読出してRAM7に供給する。なお、RAM7をROM,EPROM等の不揮発性メモリに置き換えてカード制御用コードを有する構成とすることも可能である。
なお、特許請求の範囲に記載した状態遷移情報がカード制御用コードに相当し、記憶媒体制御装置及び制御手段がメモリカードコントローラ1に相当し、検出信号生成手段がカード検出部10に相当し、タイミング情報格納手段がRAM7に相当し、タイミング制御手段がシーケンサ6に相当し、記憶媒体アダプタがメモリカードアダプタ40,50に相当し、装着手段がメモリカードコネクタ41,51等に相当し、接続手段がメモリカードスロット42,シリアルポート52に相当する。
本発明は上記の実施例に限定されるものではなく、本発明の範囲内で種々の変
Claims (21)
- 記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御方法において、
前記記憶媒体の種類に基づくタイミング情報を第1記憶手段から読出すタイミング情報読出段階と、
前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを、タイミング情報に応じて制御するタイミング制御段階と
を備えた記憶媒体制御方法。 - 前記タイミング情報は、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングをビット単位で定義する請求項1記載の記憶媒体制御方法。
- 前記タイミング制御段階は、前記記憶媒体の装着を検出して生成される検出信号又は前記タイミング情報に基づき動作クロックの周期を制御し、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを制御する請求項1記載の記憶媒体制御方法。
- 前記タイミング情報読出段階は、前記記憶媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成段階と、
第1記憶手段に格納された1つ以上のタイミング情報から前記検出信号に応じた1つのタイミング情報を選択するタイミング情報選択段階と
を備えた請求項1記載の記憶媒体制御方法。 - 前記タイミング情報読出段階は、前記記憶媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成段階と、
第2記憶手段に格納された1つ以上のタイミング情報から前記検出信号に応じて1つのタイミング情報を選択し、前記選択したタイミング情報を前記第1記憶手段に格納するタイミング情報選択格納段階と
を備えた請求項1記載の記憶媒体制御方法。 - 前記タイミング情報読出段階は、前記記憶媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成段階と、
前記検出信号に応じたタイミング情報を前記ホスト機器から受信し、前記受信したタイミング情報を第1記憶手段に格納するタイミング情報受信格納段階と
を備えた請求項1記載の記憶媒体制御方法。 - 前記記憶媒体は、フラッシュメモリを利用するメモリカードである請求項1記載の記憶媒体制御方法。
- 記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体制御装置において、
前記記憶媒体の種類に基づくタイミング情報を格納する第1記憶手段と、
前記ホスト機器からの動作要求に応じたタイミング情報を前記第1記憶手段から読出し、前記読出したタイミング情報に応じて前記動作要求に基づいて送受信される信号のタイミングを制御するタイミング制御手段と
を備えた記憶媒体制御装置。 - 前記タイミング情報は、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングをビット単位で定義する請求項8記載の記憶媒体制御装置。
- 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
発生する動作クロックの周期を前記検出信号又はタイミング情報に基づき制御する動作クロック発生手段とを更に備え、
前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを前記動作クロックの周期を用いて制御する請求項8記載の記憶媒体制御装置。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記第1記憶手段に格納された1つ以上のタイミング情報から前記検出信号に応じた1つのタイミング情報を選択するタイミング情報選択手段と
を更に備えた請求項8記載の記憶媒体制御装置。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記記憶媒体の種類に基づく1つ以上のタイミング情報を格納する第2記憶手段と、
前記第2記憶手段に格納された1つ以上のタイミング情報から前記検出信号に応じた1つのタイミング情報を選択し、前記選択したタイミング情報を第1記憶手段に格納させるタイミング情報選択格納手段と
を更に備えた請求項8記載の記憶媒体制御装置。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記検出信号に応じたタイミング情報を前記ホスト機器に要求し、前記ホスト機器から受信したタイミング情報を第1記憶手段に格納させるタイミング情報受信格納手段と
を更に備えた請求項8記載の記憶媒体制御装置。 - 前記記憶媒体は、フラッシュメモリを利用するメモリカードである請求項8記載の記憶媒体制御装置。
- 記憶媒体とホスト機器とを電気的に接続し、その記憶媒体とホスト機器との間で送受信される信号のタイミングを制御する記憶媒体アダプタにおいて、
前記記憶媒体を装着する装着手段と、
前記ホスト機器を接続する接続手段と、
前記記憶媒体の種類に基づくタイミング情報を格納する第1記憶手段と、
前記ホスト機器からの動作要求に応じたタイミング情報を前記第1記憶手段から読出し、前記読出したタイミング情報に応じて前記記憶媒体とホスト機器との間で送受信される信号のタイミングを制御するタイミング制御手段と
を備えた記憶媒体アダプタ。 - 前記タイミング情報は、前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングをビット単位で定義する請求項15記載の記憶媒体アダプタ。
- 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
発生する動作クロックの周期を前記検出信号又はタイミング情報に基づき制御する動作クロック発生手段とを更に備え、
前記ホスト機器からの動作要求に基づいて送受信される信号のタイミングを前記動作クロックの周期を用いて制御する請求項15記載の記憶媒体アダプタ。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記第1記憶手段に格納された1つ以上のタイミング情報から前記検出信号に応じた1つのタイミング情報を選択するタイミング情報選択手段と
を更に備えた請求項15記載の記憶媒体アダプタ。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記記憶媒体の種類に基づく1つ以上のタイミング情報を格納する第2記憶手段と、
前記第2記憶手段に格納された1つ以上のタイミング情報から前記検出信号に応じた1つのタイミング情報を選択し、前記選択したタイミング情報を第1記憶手段に格納させるタイミング情報選択格納手段と
を更に備えた請求項15記載の記憶媒体アダプタ。 - 前記記録媒体の装着を検出し、検出された記憶媒体の種類に応じた検出信号を生成する検出信号生成手段と、
前記検出信号に応じたタイミング情報を前記ホスト機器に要求し、前記ホスト機器から受信したタイミング情報を第1記憶手段に格納させるタイミング情報受信格納手段と
を更に備えた請求項15記載の記憶媒体アダプタ。 - 前記記憶媒体は、フラッシュメモリを利用するメモリカードである請求項15記載の記憶媒体アダプタ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2001/001400 WO2002069127A1 (fr) | 2001-02-26 | 2001-02-26 | Procede de commande d'un support de stockage, commande du support de stockage, et adaptateur de support de stockage |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2002069127A1 true JPWO2002069127A1 (ja) | 2004-07-02 |
Family
ID=11737062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002568182A Pending JPWO2002069127A1 (ja) | 2001-02-26 | 2001-02-26 | 記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040030830A1 (ja) |
JP (1) | JPWO2002069127A1 (ja) |
WO (1) | WO2002069127A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7295443B2 (en) | 2000-07-06 | 2007-11-13 | Onspec Electronic, Inc. | Smartconnect universal flash media card adapters |
US6438638B1 (en) * | 2000-07-06 | 2002-08-20 | Onspec Electronic, Inc. | Flashtoaster for reading several types of flash-memory cards with or without a PC |
US7511850B2 (en) * | 2003-02-26 | 2009-03-31 | Canon Kabuhsiki Kaisha | Storage media control circuit and apparatus including same |
FI20035072A0 (fi) * | 2003-05-22 | 2003-05-22 | Nokia Corp | Liitäntäväylä, elektroniikkalaite ja järjestelmä |
KR101149887B1 (ko) | 2004-04-01 | 2012-06-11 | 삼성전자주식회사 | 멀티 채널 메모리 카드 및 그것의 제어 방법 |
JP2006059046A (ja) * | 2004-08-19 | 2006-03-02 | Nec Computertechno Ltd | メモリの制御方式およびメモリ制御回路 |
JP2006092266A (ja) * | 2004-09-24 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 小型カードアダプタ |
JP2006209643A (ja) * | 2005-01-31 | 2006-08-10 | Ricoh Co Ltd | インタフェース回路及びそのインタフェース回路を使用したシステム装置 |
WO2006101123A1 (ja) * | 2005-03-23 | 2006-09-28 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置及び不揮発性記憶装置の制御情報のロード方法 |
TWI309836B (en) * | 2006-08-21 | 2009-05-11 | Realtek Semiconductor Corp | A memory card reader controller with spread spectrum clock |
WO2009113238A1 (ja) * | 2008-03-14 | 2009-09-17 | パナソニック株式会社 | ホスト機器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
JPH0520510A (ja) * | 1991-07-09 | 1993-01-29 | Mitsubishi Electric Corp | Icカード装置 |
JPH06119501A (ja) * | 1992-10-08 | 1994-04-28 | Dainippon Printing Co Ltd | Icカード用リーダライタ装置 |
JPH07141114A (ja) * | 1993-11-16 | 1995-06-02 | Canon Inc | メモリカード用アダプタ |
US5628028A (en) * | 1995-03-02 | 1997-05-06 | Data Translation, Inc. | Reprogrammable PCMCIA card and method and apparatus employing same |
JPH0991236A (ja) * | 1995-09-26 | 1997-04-04 | Toppan Printing Co Ltd | Icカード処理装置 |
JP3120749B2 (ja) * | 1997-03-04 | 2000-12-25 | 日本電気株式会社 | 携帯端末装置の脱着式記憶装置 |
JPH117505A (ja) * | 1997-06-17 | 1999-01-12 | Fujitsu Ltd | カード型記憶媒体 |
US6915375B2 (en) * | 1998-08-31 | 2005-07-05 | Sony Corporation | Memory apparatus and a data-processing apparatus, and method for using the memory apparatus |
JP3544476B2 (ja) * | 1998-09-11 | 2004-07-21 | 富士通株式会社 | メモリ管理テーブル作成方法 |
US6353870B1 (en) * | 1999-05-11 | 2002-03-05 | Socket Communications Inc. | Closed case removable expansion card having interconnect and adapter circuitry for both I/O and removable memory |
JP2001154839A (ja) * | 1999-12-01 | 2001-06-08 | Sony Computer Entertainment Inc | 読込み情報を管理する記録媒体および情報処理装置 |
US6578125B2 (en) * | 2000-02-14 | 2003-06-10 | Sanyo Electric Co., Ltd. | Memory access circuit and memory access control circuit |
-
2001
- 2001-02-26 JP JP2002568182A patent/JPWO2002069127A1/ja active Pending
- 2001-02-26 WO PCT/JP2001/001400 patent/WO2002069127A1/ja active Application Filing
-
2003
- 2003-08-12 US US10/638,299 patent/US20040030830A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2002069127A1 (fr) | 2002-09-06 |
US20040030830A1 (en) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7809866B2 (en) | Double interface SD flash memory card | |
US8516178B2 (en) | Programmable memory system | |
US7162549B2 (en) | Multimode controller for intelligent and “dumb” flash cards | |
US7007127B2 (en) | Method and related apparatus for controlling transmission interface between an external device and a computer system | |
TWI409638B (zh) | 提供裝置參數 | |
US8769160B2 (en) | Multi-interface memory card and method of operation | |
JP4896450B2 (ja) | 記憶装置 | |
US20020178307A1 (en) | Multiple memory card adapter | |
JP2007518160A (ja) | モジュール間の直接メモリアクセスを用いるマルチモジュール回路カード | |
JP2006139556A (ja) | メモリカード及びそのカードコントローラ | |
US20070288703A1 (en) | Portable storage apparatus and method for freely changing data bus width | |
JP2006079613A (ja) | 取り外し可能な電子デバイスとそれの方法 | |
JP2000105725A (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
JPWO2002069127A1 (ja) | 記憶媒体制御方法、記憶媒体制御装置、および記憶媒体アダプタ | |
US7831755B2 (en) | Method and system for interfacing a plurality of memory devices using an MMC/SD protocol | |
JP4588427B2 (ja) | メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法 | |
WO2009002711A1 (en) | Bus width arbitration | |
US20050060465A1 (en) | Memory card with a modular component | |
US7377432B2 (en) | Interface converting apparatus | |
US20080162479A1 (en) | Memory card system and method for transmitting background information thereof | |
KR20130009536A (ko) | 메모리 제어 장치 및 방법 | |
EP2546754A1 (en) | Memory control device and method | |
JP2004046891A (ja) | データ処理システム、データ処理装置、外部装置及びデータ伝送方法 | |
JP2006031235A (ja) | 情報処理装置、外部装置、ホスト装置、及び通信方法 | |
JPH09223203A (ja) | 非接触icカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |