KR101149887B1 - 멀티 채널 메모리 카드 및 그것의 제어 방법 - Google Patents

멀티 채널 메모리 카드 및 그것의 제어 방법 Download PDF

Info

Publication number
KR101149887B1
KR101149887B1 KR1020040022571A KR20040022571A KR101149887B1 KR 101149887 B1 KR101149887 B1 KR 101149887B1 KR 1020040022571 A KR1020040022571 A KR 1020040022571A KR 20040022571 A KR20040022571 A KR 20040022571A KR 101149887 B1 KR101149887 B1 KR 101149887B1
Authority
KR
South Korea
Prior art keywords
memory card
channel
command
channels
pin
Prior art date
Application number
KR1020040022571A
Other languages
English (en)
Other versions
KR20050097300A (ko
Inventor
강상욱
김상범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040022571A priority Critical patent/KR101149887B1/ko
Priority to US11/073,543 priority patent/US7979623B2/en
Priority to JP2005076031A priority patent/JP4870368B2/ja
Priority to DE102005015723A priority patent/DE102005015723B4/de
Publication of KR20050097300A publication Critical patent/KR20050097300A/ko
Priority to US13/067,001 priority patent/US8261014B2/en
Application granted granted Critical
Publication of KR101149887B1 publication Critical patent/KR101149887B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B49/00—Electric permutation locks; Circuits therefor ; Mechanical aspects of electronic locks; Mechanical keys therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C9/00—Individual registration on entry or exit
    • G07C9/00174—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys
    • G07C9/00563—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys using personal physical data of the operator, e.g. finger prints, retinal images, voicepatterns
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B17/00—Accessories in connection with locks
    • E05B17/0079—Locks with audio features
    • E05B17/0083—Sound emitting devices, e.g. loudspeakers
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B17/00—Accessories in connection with locks
    • E05B17/22—Means for operating or controlling lock or fastening device accessories, i.e. other than the fastening members, e.g. switches, indicators
    • E05B17/226—Displays on locks, e.g. LED or LCD screens

Abstract

여기에 개시된 메모리 카드는, 호스트로부터 입력된 명령어에 응답해서 하나 또는 그 이상의 데이터 송수신 채널이 활성화되고, 활성화된 각각의 데이터 송수신 채널을 통해 호스트와의 데이터 송수신을 독립적으로 수행할 수 있게 된다. 그 결과, 하나의 메모리 카드를 이용하여 복수 개의 명령어를 한꺼번에 처리할 수 있게 되어, 데이터 처리 효율이 개선된다.

Description

멀티 채널 메모리 카드 및 그것의 제어 방법{Multi-channel memory card and control method thereof}
도 1은 본 발명의 바람직한 실시예에 따른 2채널 메모리 카드의 블록도;
도 2는 도 1에 도시된 메모리 카드의 2채널 멀티-액세스 동작을 설명하기 위한 타이밍도;
도 3은 본 발명의 바람직한 실시예에 따른 3채널 메모리 카드의 블록도;
도 4는 도 3에 도시된 메모리 카드의 3채널 멀티-액세스 동작을 설명하기 위한 타이밍도; 그리고
도 5는 본 발명의 바람직한 실시예에 따른 멀티 채널 메모리 카드의 제어 방법을 보여주는 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
100, 200 : 메모리 카드 120 : 입력핀
130, 230 : 메모리 컨트롤러 140, 240 : 인터페이스부
150, 160, 250-270 : 제어부 180, 280 : 메모리 코어
본 발명은 플래시 메모리가 구비된 메모리 카드에 관한 것으로, 좀 더 구체적으로는 적어도 둘 이상의 기능을 동시에 수행할 수 있는 메모리 카드에 관한 것이다.
디지털 카메라, MP3 플레이어, 컬러휴대전화기, 개인정보단말기(PDA) 등과 같은 휴대용 디지털 기기의 보급이 확산되면서, 멀티미디어 카드(MultiMedia Card, 이하 MMC 카드라 칭함), SD 카드(Secure Digital Card) 등과 같은 메모리 카드의 수요가 부쩍 증가하고 있다. 메모리 카드란 우표 정도 크기의 저장 장치로, 전원 공급이 없어도 내용이 지워지지 않으며, 작은 크기와 풍부한 저장 능력 때문에 점차 정보생활의 필수품이 되고 있다.
2004년 2월에 발표된 "MultiMediaCard Specification Version 4.0"에 따르면, MMC 카드는 1 비트의 컴멘드 라인과 8 비트의 데이터 라인을 구비하고, 호스트로부터 입력된 컴멘드에 따라 바이트 단위로 데이터를 기입(write) 또는 독출(read)하는 동작을 수행한다. 그러나, 상기 스펙(specification)에 의하면 하나의 MMC 카드에서는 하나의 기능만을 수행할 수 있으며, 하나의 기능이 수행되고 있는 중에 다른 기능을 수행하는 것은 불가능하다. 또한, 현재 사용되고 있는 MMC 카드 스펙에 의하면 2개 이상의 MMC 카드가 어플리케이션에 접속된다 하더라도, 호스트와 데이터 송수신이 일어나는 카드는 실질적으로 1개만 가능하기 때문에, MMC 카드가 복수 개 접속된다 하더라도 복수 개의 기능이 동시에 수행될 수는 없다.
그리고, MMC 카드는 보안(Secured) 기능을 수행하기 위해 일반적인 기입/독출 동작 보다 몇 배 더 긴 시간을 필요로 하는데, 이 기간 동안 노멀 MMC 동작이 지원되는 경우에는 보안 기능이 보장되지 않을 수 있고, 노멀 MMC 동작을 지원하지 않는 경우에는 보안 기능이 모두 수행될 때까지 기다려야 하는 문제점이 있다. 이와 같은 문제점은 MMC 카드 뿐만 아니라 SD 카드에도 마찬가지로 적용된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 복수 개의 데이터 송수신 채널을 구비한 멀티 채널 메모리 카드 및 그것의 제어 방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 메모리 카드가 어느 기능을 수행하고 있는 동안에 수행중인 기능 외의 다른 기능을 동시에 수행할 수 있는 멀티 채널 메모리 카드 및 제어 방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는, 메모리 카드 스펙과 호환을 이루면서도 멀티 채널을 통한 다중 액세스 기능을 제공할 수 있는 멀티 채널 메모리 카드 및 제어 방법을 제공하는데 있다.
상기의 과제를 이루기 위하여 본 발명에 의한 메모리 카드 시스템은, 복수 개의 데이터 송수신 채널을 구비한 메모리카드, 그리고 상기 메모리 카드에 구비되어 있는 상기 데이터 송수신 채널을 선택적으로 활성화시키고, 활성화된 상기 데이터 송수신 채널로 복수 개의 명령어를 발생하는 호스트를 포함하는 것을 특징으로 한다.
상기의 과제를 이루기 위하여 본 발명에 의한 메모리 카드는, 호스트로부터 하나 또는 그 이상의 명령어를 받아들이는 복수 개의 입력핀들, 그리고 상기 명령어에 응답해서 하나 또는 그 이상의 데이터 송수신 채널을 활성화시켜 상기 호스트와의 데이터 송수신을 수행하고 상기 데이터 송수신 결과를 메모리 코어에 저장하는 메모리 카드 제어 장치를 포함하는 것을 특징으로 한다.
상기의 과제를 이루기 위하여 본 발명에 의한 메모리 카드의 제어 방법은, (a) 멀티 채널을 사용할지 여부를 결정하는 단계; (b) 상기 (a) 단계에서의 판별 결과 멀티 채널을 사용하지 않는 경우, 단일 채널을 통해 상기 명령어를 수행하는 단계; (c) 상기 (a) 단계에서의 판별 결과 멀티 채널을 사용하는 경우, 채널의 개수를 확인하는 단계; (d) 상기 채널별로 컴멘드 라인과 데이터 라인을 할당하는 단계; (e) 상기 채널들에 대한 데이터율을 결정하는 단계; 및 (f) 상기 (e) 단계에서 결정된 데이터율로 각 채널별 명령어를 수행하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 복수 개의 입력핀들은 상기 메모리 카드의 스펙에 따라 정의된 핀들로, 적어도 둘 이상의 접지 핀들과, 복수 개의 입력핀들을 구비하며, 상기 메모리 카드가 2개의 채널을 구비하는 경우, 상기 접지 핀들 중 어느 하나는 명령어를 받아들이는 컴멘드 핀으로 사용되고, 그리고 상기 메모리 카드가 3개의 채널을 구비하는 경우, 상기 접지 핀들 중 어느 하나와 상기 복수 개의 입력핀들 중 어느 하나는 각각 명령어를 받아들이는 컴멘드 핀으로 사용되고, 상기 복수 개의 입력핀들 중 다른 하나는 상기 명령어의 수행에 필요한 클럭 신호를 받아들이는 클럭 입력핀으로 사용된다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 1 내지 도 5를 참조하여 상세히 설명한다.
본 발명의 신규한 메모리 카드는, 호스트로부터 입력된 명령어에 응답해서 하나 또는 그 이상의 데이터 송수신 채널을 활성화시키고, 활성화된 각각의 데이터 송수신 채널을 통해 호스트와의 데이터 송수신을 수행한다. 그 결과, 하나의 메모리 카드로 복수 개의 명령어를 한꺼번에 처리할 수 있게 되어, 데이터 처리 효율이 크게 개선된다.
도 1은 본 발명의 바람직한 실시예에 따른 2채널 메모리 카드(100)의 블록도이고, 도 2는 도 1에 도시된 메모리 카드(100)의 2채널 멀티-액세스 동작을 설명하기 위한 타이밍도이다.
먼저 도 1을 참조하면, 메모리 카드(100)는 복수 개의 입력핀들(120)과, 메모리 컨트롤러(130), 그리고 메모리 코어(180)를 포함한다.
복수 개의 입력핀들(120)은, 예컨대 "MultiMediaCard Specification Version 4.0"과 같은 메모리 카드의 스펙에 따라 정의되며, 상기 스펙에 따라 정의된 각각의 핀(101-113)을 통해서 호스트로부터 하나 또는 그 이상의 명령어와 데이터를 받아들인다. 메모리 컨트롤러(130)는 입력핀들(120)로부터 입력된 명령어에 응답해서 하나 또는 2개의 데이터 송수신 채널을 활성화시키고, 활성화된 채널을 통해 호스트와의 데이터 송수신을 수행한다. 메모리 코어(180)는 플래시 메모리로 구성되어, 메모리 컨트롤러(130)에서 수행된 데이터 송수신 결과를 저장한다.
이와 같은 구성을 가지는 메모리 카드(100)는, 메모리 카드 스펙에 정의되어 있는 통신 방식에 따라 1개의 채널을 통한 데이터 송수신도 수행할 수 있고, 기존의 메모리 카드 스펙과 호환을 이루면서 2개의 채널을 통한 데이터 송수신을 동시에 수행할 수도 있다. 그 결과, 기존의 메모리 카드 스펙을 모두 지원하면서도 멀티 채널을 통한 다중 액세스 기능을 제공할 수 있게 되어, 메모리 카드(100)의 통신 효율을 증진시킬 수 있게 된다. 여기서, 채널이라 함은 1개의 컴멘드 라인과 1개 이상의 데이터 라인으로 구성되어, 메모리 카드 스펙을 만족하는 기입/독출 등의 동작을 수행하는 데이터 송수신 채널을 의미한다.
먼저, 메모리 카드 스펙(예를 들면, MMC 카드 스펙)에 따른 입력핀들의 구성 및 본 발명에 따른 입력핀들(120)의 구성을 살펴보면 다음과 같다.
Figure 112004013575122-pat00001
[표 1]을 참조하면, 본 발명에 따른 메모리 카드(100)는 기존의 메모리 카드 스펙에 정의되어 있는 컴멘드 핀(이하 제1 컴멘드 핀이라 칭함) 외에 접지핀(VSS2)을 제2 컴멘드 핀으로 정의하여 줌으로써, 호스트로부터 2개의 명령어를 동시에 받아들일 수 있도록 한다. 이와 같은 채널의 개수 및 입력핀들(120)에 대한 정의는, 호스트가 메모리 카드(100)를 초기화할 때 결정되며, 호스트가 단일 채널을 사용할 것인지, 또는 2개의 채널을 사용할 것인지에 따라 접지핀(VSS2)을 제2 컴멘드 핀으로 전용할 것인지 여부가 결정된다.
예를 들어, 메모리 카드(100)가 1개의 데이터 송수신 채널을 사용하는 경우에는, 기존의 메모리 카드 스펙에 따라 1 비트의 컴멘드 라인(CMD)과 8 비트의 데이터 라인(DAT0-7)을 통해 1, 4, 또는 8 비트의 데이터 송수신을 수행하게 된다. 그리고, 메모리 카드(100)가 2개의 데이터 송수신 채널을 모두 사용하는 경우에는, 총 2 비트의 컴멘드 라인(CMD0, CMD1)과 8 비트의 데이터 라인(DAT0-3, DAT4-7)을 사용할 수 있으므로, 2 개의 채널에서 각각 1 비트의 컴멘드 라인과 4 비트의 데이터 라인을 이용하여 1 또는 4 비트의 데이터 송수신을 동시에 수행하게 된다. 이 때, 각 채널에서 수행되는 데이터 송수신은 모두 메모리 카드 스펙에 정의되어 있는 통신 방식을 따라 수행되므로, 하나의 메모리 카드(100)로도 마치 복수 개의 메모리 카드들이 동시에 동작하는 것처럼 복수 개의 명령어를 동시에 수행할 수 있게 된다.
계속해서, 각각의 채널들에 대한 데이터 송수신을 수행하는 메모리 컨트롤러(130)의 구성을 살펴보면 다음과 같다.
메모리 컨트롤러(130)는, 입력핀들(120)로부터 입력된 복수 개의 명령어들을 채널별로 구분하여 주는 인터페이스부(140)와, 복수 개의 채널들을 통해 호스트에 멀티-액세스되어, 채널별로 제공되는 각각의 명령어를 수행하고, 상기 명령에 따라 메모리 코어(180)에 데이터를 기입/독출하는 제 1 및 제 2 제어부(150, 160)를 포함한다. 그리고, 인터페이스부(140)는 1채널 인터페이스부(142)와, 2채널 인터페이스부(144)로 구성된다.
메모리 카드(100)가 1채널 메모리 카드로 사용되는 경우, 1채널 인터페이스 부(142)는 입력핀들(120)로부터 입력된 명령어 및 데이터를 1비트의 컴멘드 라인(CMD)과 8 비트의 데이터 라인(DAT0-7)을 통해 제1제어부(150)로 전송하는 기능과, 상기 명령어에 의해 제1제어부(150)로부터 발생된 응답신호(Response) 및 데이터를 상기 컴멘드 라인(CMD)과 데이터 라인(DAT0-7)을 통해 입력핀들(120)로 전송하는 기능을 수행한다. 제1제어부(150)는 1채널 인터페이스부(142)를 통해 호스트와 1, 4 또는 8 비트의 데이터 송수신을 수행하고, 상기 데이터 송수신 결과를 메모리 코어에(180)에 저장한다.
그리고, 메모리 카드(100)가 2채널 메모리 카드로 사용되는 경우, 2채널 인터페이스부(144)는 입력핀들(120)로부터 입력된 명령어와 데이터를 채널별로 구분하고, 구분된 명령어와 데이터를 1비트의 제1 컴멘드 라인(CMD0, CMD1)과 4 비트의 데이터 라인(DAT0-3, DAT4-7)을 통해 제1제어부(150)와 제2제어부(150)로 각각 전송한다. 그리고, 제 1 및 제 2 제어부(150, 160)는 호스트에게 전송될 응답신호(Response)와 데이터를 상기 컴멘드 라인(CMD0, CMD1)과 데이터 라인(DAT0-3, DAT4-7)을 통해 2채널 인터페이스부(144)로 각각 전송함으로써, 2채널 인터페이스부(144)로 하여금 제 1 및 제 2 제어부(150, 160)로부터 입력된 응답신호(Response)와 데이터를 호스트로 전달하도록 한다. 이 때, 두 컴멘드 라인(CMD0, CMD1)은 하나의 클럭 라인(CLK)을 공유하여 1 또는 4 비트의 데이터 송수신을 수행하며, 상기 데이터 송수신 결과는 메모리 코어에(180)에 저장된다.
도 2를 참조하면, 호스트가 메모리 카드(100)에 데이터를 기입하면서 메모리 카드(100)로부터 데이터를 읽어오는 동작을 한꺼번에 수행하는 경우, 기입 명령과 독출 명령은 제1컴멘드 라인(CMD0)과 제2컴멘드 라인(CMD1)을 통해 제 1 제어부(150)와 제 2 제어부(160)에게 각각 전달된다. 그리고, 제 1 및 제 2 제어부(150, 160)로부터 발생된 각각의 응답신호(Response)는 상기 제1컴멘드 라인(CMD0)과 제2컴멘드 라인(CMD1)을 통해 각각 호스트로 전달되고, 메모리 카드(100)에 기입될 데이터와 메모리 카드(100)로부터 독출된 데이터는 각각 4 비트의 데이터 라인(DAT0-3, DAT4-7)을 통해 송수신된다. 그 결과, 제 1 및 제 2 제어부(150, 160)는 2개의 채널들을 통해 호스트와 멀티-액세스되어, 채널별로 독립적인 데이터 송수신을 수행할 수 있게 되고, 하나의 메모리 카드(100)는 적어도 둘 이상의 기능을 동시에 수행할 수 있게 된다.
여기서, 인터페이스부(140)는 각 채널에 대한 신호 선택을 수행하는 채널 멀티플렉서 회로로 구성 가능하다. 인터페이스부(140)는 1채널 인터페이스부(142)와 2채널 인터페이스부(144)와 같이 채널의 개수에 따라 각각 별도로 구성될 수도 있고, 하나의 회로로 구성되어 1채널 및 2채널 모두에 대한 인터페이스를 수행할 수도 있다. 그리고, 소프트웨어적으로 1채널 또는 2채널의 데이터 송수신에 대한 인터페이스를 수행할 수도 있다.
도 3은 본 발명의 바람직한 실시예에 따른 3채널 메모리 카드(200)의 블록도이다. 도 3을 참조하면, 메모리 카드(200)는 기존의 메모리 카드 스펙에 정의되어 있는 통신 방식에 따라 1개의 채널을 통한 데이터 송수신도 수행할 수 있고, 기존의 메모리 카드 스펙과 호환을 이루면서 2개 또는 3개의 채널을 통한 데이터 송수신을 동시에 수행할 수도 있다.
도 3에 도시된 메모리 카드(200)는 도 2에 도시된 메모리 카드(100)와 비교할 때, 입력핀들(220)의 구성이 달라지고, 3개의 채널에 대한 데이터 송수신을 위해 메모리 컨트롤러(230) 내에 3채널 인터페이스부(246) 및 제3제어부(270)가 더 구비되는 것을 제외하면, 그 외의 회로 구성은 도 2의 메모리 카드(100)와 동일하다. 따라서, 설명을 간략화를 위해 중복되는 설명은 이하 생략하기로 한다.
Figure 112004013575122-pat00002
[표 2]를 참조하면, 본 발명에 따른 메모리 카드(200)는 기존의 메모리 카드 스펙(예를 들면, MMC 카드 스펙)에 정의되어 있는 컴멘드 핀(이하 제1 컴멘드 핀이라 칭함) 외에 접지핀(VSS2)을 제2 컴멘드 핀으로 정의하여 줌으로써, 호스트로부 터 2개의 명령어를 동시에 받아들일 수 있도록 한다. 그밖에, 8개의 데이터 핀들(201, 207-213) 중 제5 데이터 핀(DAT4; 210)을 제2클럭입력 핀(CLK1)으로 정의하고, 제6 데이터 핀(DAT5; 211)을 제3컴멘드 핀(CMD2)으로 각각 정의함으로써, 호스트로부터 3개의 명령어를 동시에 받아들일 수 있도록 한다. 그리고, 기존의 제1클럭 입력 핀(CLK) 이외에도 별도의 제2클럭입력 핀(CLK1)을 정의함으로써, 제2클럭을 사용하는 제3명령어에 대한 독립적인 인터페이스를 제공하게 된다.
이와 같은 채널의 개수 및 입력핀들(220)에 대한 정의는, 호스트가 메모리 카드(200)를 초기화할 때 결정되며, 호스트가 단일 채널을 사용할 것인지, 2개 또는 3개의 채널을 사용할 것인지에 따라서 접지핀(VSS2)과 제6 및 제5 데이터 핀(DAT5, DAT4)을 각각 제2 및 제3 컴멘드 핀과 클럭 입력 핀으로 전용할 것인지 여부가 결정된다.
예를 들어, 메모리 카드(200)가 1개의 데이터 송수신 채널을 사용하는 경우에는, 기존의 메모리 카드 스펙에 따라 1 비트의 컴멘드 라인(CMD)과 8 비트의 데이터 라인(DAT0-7)을 이용하여 1, 4, 또는 8 비트의 데이터 송수신을 수행하게 된다. 그리고, 메모리 카드(200)가 2개의 데이터 송수신 채널을 사용하는 경우에는, 2개의 컴멘드 라인(CMD0, CMD1) 중 어느 하나가 최대 4 비트의 데이터 라인을 가지고 하나의 기능을 수행하면서 다른 하나의 컴멘드 라인(CMD2)과 최대 2 비트의 데이터 라인을 이용하여 다른 하나의 기능을 동시에 수행할 수도 있고, 2개의 컴멘드 라인(CMD0, CMD1) 각각이 최대 4 비트의 데이터 라인을 가지고 2 개의 기능을 동시에 수행할 수도 있다. 그리고, 메모리 카드(200)가 3개의 데이터 송수신 채널을 모 두 사용하는 경우에는, 총 3 비트의 컴멘드 라인(CMD0, CMD1, CMD2)과 6 비트의 데이터 라인(DAT0-1, DAT2-3, DAT6-7)을 사용할 수 있으므로, 3 개의 채널에서 각각 1 비트의 컴멘드 라인과 2 비트의 데이터 라인을 이용하여 1 또는 2 비트의 데이터 송수신을 동시에 수행하게 된다. 이 때, 각 채널에서 수행되는 데이터 송수신은 모두 기존의 메모리 카드 스펙에 정의되어 있는 통신 방식을 따라 수행되기 때문에, 하나의 메모리 카드(200)로도 복수 개의 메모리 카드가 동시에 동작하는 것과 같은 효과를 낼 수 있다.
도 4는 도 3에 도시된 메모리 카드(200)의 3채널 멀티-액세스 동작을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 호스트가 제1컴멘드 라인(CMD0)과 제2컴멘드 라인(CMD1)을 통해 각각 메모리 카드(200)에 데이터를 기입하면서, 제3컴멘드 라인(CMD2)을 통해 메모리 카드(200)로부터 데이터를 읽어오는 3가지 동작을 한꺼번에 수행하는 경우, 기입 명령은 제1컴멘드 라인(CMD0)과 제2컴멘드 라인(CMD1)을 통해 각각 제 1 제어부(250)와 제 2 제어부(260)에게 전달되고, 독출 명령은 제3컴멘드 라인(CMD2)을 통해 제 3 제어부(270)에게 전달된다. 그리고, 제1 및 제2 제어부(250, 260)로부터 발생된 각각의 응답신호(Response)는 상기 제1컴멘드 라인(CMD0)과 제2컴멘드 라인(CMD1)을 통해 각각 호스트로 전달되고, 제 3 제어부(270)로부터 발생된 응답신호(Response)는 제3컴멘드 라인(CMD2)을 통해 호스트로 전달된다. 이어서, 메모리 카드(200)에 기입될 데이터는 각각 2 비트의 데이터 라인(DAT0-1, DAT2-3)을 통해 제1 및 제2 제어부(250, 260)로 전달되고, 메모리 카드(200)로부터 독출된 데이 터는 2 비트의 데이터 라인(DAT6-7)을 통해 호스트로 전달된다. 그 결과, 제 1 내지 제 3 제어부(250-270)는 3개의 채널들을 통해 호스트와 멀티-액세스되어, 채널별로 독립적인 데이터 송수신을 수행할 수 있게 된다.
이상에서, 2 채널 또는 3 채널을 가지는 메모리 카드(100, 200)를 예를 들어 멀티 채널을 가지는 메모리 카드의 구성 및 동작을 살펴보았으나, 이는 일 예에 불과하며 MMC 카드 외에도 SD 카드와 같이 플래시 메모리를 사용하는 타 메모리 카드들에도 본 발명이 적용될 수 있다.
도 5는 본 발명의 바람직한 실시예에 따른 멀티 채널 메모리 카드의 제어 방법을 보여주는 흐름도이다.
도 5를 참조하면, 본 발명에 따른 멀티 채널 메모리 카드의 제어 방법은, 먼저 메모리 카드가 제1 타입의 메모리 카드인지 또는 제2 타입의 메모리 카드인지 여부를 판별한다(300 단계). 여기서, 제1 또는 제2 타입의 메모리 카드는 플래시 메모리가 구비된 메모리 카드로서, MMC 카드와 SD 카드 등이 이에 속한다.
300 단계에서 메모리 카드가 제1 타입의 메모리 카드(예를 들면, MMC 카드)로 판별되었으면, 멀티 채널을 사용할 것인지 여부를 결정한다(310 단계). 310 단계에서 멀티 채널을 사용하지 않는 것으로 결정된 경우에는, 제1 타입의 메모리 카드의 스펙에 정해져 있는 1채널 데이터 송수신을 수행한다(320 단계). 예를 들어, 제1 타입의 메모리 카드가 MMC 카드인 경우에는 MMC 카드의 스펙에서 지원하는 1, 4, 또는 8 비트의 데이터 송수신을 수행하게 된다.
그리고, 310 단계에서 멀티 채널을 사용하는 것으로 결정된 경우에는 채널의 갯수를 결정하고(330 단계), 330 단계에서 결정된 채널의 갯수에 따라 컴멘드 라인 및 데이터 라인을 설정해 준다(340 단계). 그리고 나서, 각 채널별로 송수신될 데이터의 비트수를 결정한 후, 채널별 데이터 송수신을 수행한다(350 단계). 이 때, 2개의 채널을 통해 데이터 송수신을 수행하는 경우에는, 각 채널에서는 1 또는 4 비트의 데이터 송수신을 각각 수행하게 되고, 3개의 채널을 통해 데이터 송수신을 수행하게 되는 경우에는, 각 채널에서 1 또는 2 비트의 데이터 송수신을 각각 수행하게 된다.
한편, 300 단계에서 메모리 카드가 제2 타입의 메모리 카드(예를 들면, SD 카드)로 판별되었으면, 멀티 채널을 사용할 것인지 여부를 결정한다(360 단계). 360 단계에서 멀티 채널을 사용하지 않는 것으로 결정된 경우에는 제2 타입의 메모리 카드의 스펙에 정해져 있는 1채널 데이터 송수신을 수행한다(370 단계). 예를 들어, 제2 타입의 메모리 카드가 SD 카드인 경우에는 SD 카드의 스펙에서 지원하는 1, 2, 또는 4 비트의 데이터 송수신을 수행하게 된다.
그리고, 360 단계에서 멀티 채널을 사용하는 것으로 결정된 경우에는 채널의 갯수를 결정하고(380 단계), 380 단계에서 결정된 채널의 갯수에 따라 컴멘드 라인 및 데이터 라인을 설정해 준다(390 단계). 그리고 나서, 각 채널별로 송수신될 데이터의 비트수를 결정한 후, 채널별 데이터 송수신을 수행한다(400 단계). 이 때, 2개의 채널을 통해 데이터 송수신을 수행하는 경우, 각 채널에서는 1 또는 2 비트의 데이터 송수신을 각각 수행하게 되고, 3개의 채널을 통해 데이터 송수신을 수행하게 되는 경우에는, 각 채널에서 1 비트의 데이터 송수신을 각각 수행하게 된다.
앞에서 설명한 바와 같이, 본 발명에 따른 멀티 채널 메모리 카드(100, 200)는 채널의 개수에 대응되는 컴멘드 라인을 두어 복수 개의 컴멘드를 동시에 수행한다. 예를 들어, 2 비트의 컴멘드 라인이 구비된 경우(즉, 2 개의 채널이 구비된 경우), 각각의 컴멘드 라인은 최대 8 비트의 데이터 라인을 이용하여 하나의 기능을 수행하거나 최대 4 비트의 데이터 라인을 이용하여 2가지의 기능을 동시에 수행하게 된다.
그리고, 3 비트의 컴멘드 라인이 구비되는 경우(즉, 3 개의 채널이 구비된 경우), 2개의 컴멘드 라인은 각각 최대 4 비트의 데이터 라인을 가지고 하나의 기능을 수행하면서, 다른 하나의 컴멘드 라인과 최대 2 비트의 데이터 라인을 이용하여 다른 하나의 기능을 동시에 수행하거나, 또는 2개의 컴멘드 라인 각각이 최대 4 비트의 데이터 라인을 가지고 2 개의 기능을 동시에 수행할 수도 있다. 그리고, 3개의 컴멘드 라인이 각각 최대 2 비트의 데이터 라인을 가지고 3가지의 기능을 동시에 수행할 수도 있다.
또한, 본 발명에 따른 메모리 카드에는 메모리 카드 스펙에 정의되어 있는 클럭 라인 이외에 적어도 하나 이상의 클럭 라인을 더 정의해 줌으로써, 각 채널에서 수행되는 데이터 송수신 동작이 각각 독립적으로 제어될 수 있도록(즉, 채널별로 독립적인 인터페이스를 수행하도록) 할 수 있다. 그리고, 멀티 채널을 가지는 제1 타입의 메모리 카드(예컨대, MMC 카드)와 제2 타입의 메모리 카드(예컨대, SD 카드)의 각 입력핀들에 대한 정의 및 각 채널별 전송 비트 수가 예를 들어 설명되었으나, 이는 예를 들어 설명한 것에 불과하며, 각 입력핀들의 기능에 대한 정의는 기존의 스펙에서 제공되는 입력핀을 재 정의하여 사용할 수도 있고, 추가적인 핀을 더 구비하여 사용할 수도 있다.
이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 멀티 채널 메모리 카드는 호스트로부터 입력된 명령어에 응답해서 하나 또는 그 이상의 데이터 송수신 채널이 활성화되고, 활성화된 각각의 데이터 송수신 채널을 통해 호스트와의 데이터 송수신을 수행할 수 있게 된다. 그 결과, 하나의 메모리 카드를 이용하여 복수 개의 명령어를 한꺼번에 처리할 수 있게 되어, 데이터 처리 효율이 개선된다.

Claims (25)

  1. 복수 개의 데이터 송수신 채널을 구비한 메모리카드; 및
    상기 메모리 카드에 구비되어 있는 상기 데이터 송수신 채널을 선택적으로 활성화시키고, 활성화된 상기 데이터 송수신 채널로 복수 개의 명령어 및 데이터를 제공하는 호스트를 포함하는 것을 특징으로 하는 메모리 카드 시스템.
  2. 제 1 항에 있어서, 상기 메모리 카드는
    상기 호스트로부터 제공된 상기 복수 개의 명령어 및 데이터와, 전원전압, 접지 전압, 및 클럭신호를 입력받는 복수 개의 입력핀들;
    상기 복수 개의 명령어를 상기 채널별로 구분하는 인터페이스부; 및
    상기 복수 개의 채널들을 통해 상기 호스트와 멀티-액세스되어, 상기 채널별로 상기 명령어를 수행하는 복수 개의 메모리 카드 제어부들을 포함하며,
    상기 복수 개의 입력핀들 중 상기 명령어 및 상기 클럭신호를 받아들이는 핀들은 상기 채널의 개수에 따라 유동적으로 할당되고,
    상기 인터페이스부는 상기 명령어가 상기 명령어를 받아들이도록 할당된 핀들 중 어느 핀을 통해 입력되는지에 따라 상기 명령어를 상기 채널별로 구분하는 것을 특징으로 하는 메모리 카드 시스템.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 입력핀들에는 활성화된 상기 채널의 개수와 동일한 개수의 컴멘드핀이 할당되는 것을 특징으로 하는 메모리 카드 시스템.
  5. 제 4 항에 있어서,
    상기 컴멘드핀은 상기 복수 개의 입력핀들 중에서 할당되거나, 또는 상기 입력핀들 이외에 상기 메모리 카드에 추가적인 핀을 구비하여 상기 컴멘드핀으로 사용되는 것을 특징으로 하는 메모리 카드 시스템.
  6. 제 2 항에 있어서,
    상기 입력핀들에는 상기 클럭신호를 입력받는 제1클럭입력핀이 포함되며,
    상기 메모리 카드에 적어도 둘 이상의 상기 채널이 활성화된 경우, 상기 각 채널별 데이터 송수신 동작이 독립적으로 제어될 수 있도록 하기 위해, 상기 제1클럭입력핀 이외에 상기 입력핀들 중 적어도 하나가 제2클럭입력핀으로 추가적으로 할당되는 것을 특징으로 하는 메모리 카드 시스템.
  7. 제 6 항에 있어서,
    상기 입력핀들 이외에 상기 메모리 카드에 추가적인 핀을 구비하여 상기 제2클럭입력핀으로 사용되는 것을 특징으로 하는 메모리 카드 시스템.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 복수 개의 데이터 송수신 채널을 통해 호스트로부터 입력된 복수 개의 명령어들을 수행하는 메모리 카드의 제어 방법에 있어서:
    멀티 채널을 사용할지 여부를 판별하는 단계;
    상기 판별 결과 상기 멀티 채널을 사용하지 않는 경우, 단일 채널을 통해 상기 명령어를 수행하는 단계;
    상기 판별 결과 상기 멀티 채널을 사용하는 경우, 채널의 개수를 결정하는 단계;
    상기 결정된 채널의 개수에 따라 상기 채널들 각각에 대해 컴멘드 라인을 할당하는 단계;
    상기 채널들에 대한 데이터율을 결정하는 단계; 및
    상기 결정된 데이터율로 각 채널별 명령어를 수행하는 단계를 포함하는 것을 특징으로 하는 메모리 카드의 제어 방법.
  20. 제 19 항에 있어서,
    상기 컴멘드 라인을 할당하는 단계에서는, 상기 결정된 채널의 개수와 동일한 개수의 컴멘드 라인을 할당하는 것을 특징으로 하는 메모리 카드의 제어 방법.
  21. 제 19 항에 있어서,
    상기 복수 개의 명령어들은 상기 메모리 카드에 정의되어 있는 복수 개의 입력핀들 중에서 할당된 컴멘드핀을 통해 입력되거나, 또는 상기 입력핀들 이외에 상기 메모리 카드에 추가적으로 구비된 핀을 상기 컴멘드핀으로 이용하여 입력되는 것을 특징으로 하는 메모리 카드의 제어 방법.
  22. 제 21 항에 있어서,
    상기 입력핀들에는 제1클럭입력핀이 포함되며,
    상기 컴멘드 라인을 할당하는 단계는, 상기 결정된 채널이 둘 이상일 경우, 상기 각 채널별 데이터 송수신 동작이 독립적으로 제어될 수 있도록 하기 위해, 상기 제1클럭입력핀 이외에 상기 입력핀들 중 적어도 하나를 제2클럭입력핀으로 추가할당하는 단계를 포함하는 것을 특징으로 하는 메모리 카드의 제어 방법.
  23. 삭제
  24. 삭제
  25. 삭제
KR1020040022571A 2004-04-01 2004-04-01 멀티 채널 메모리 카드 및 그것의 제어 방법 KR101149887B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040022571A KR101149887B1 (ko) 2004-04-01 2004-04-01 멀티 채널 메모리 카드 및 그것의 제어 방법
US11/073,543 US7979623B2 (en) 2004-04-01 2005-03-08 Multi-channel integrated circuit card and method of controlling the same
JP2005076031A JP4870368B2 (ja) 2004-04-01 2005-03-16 集積回路カードシステム及びメモリカード並びにその制御方法
DE102005015723A DE102005015723B4 (de) 2004-04-01 2005-03-31 Speicherkarte, IC-Kartensystem und Steuerverfahren
US13/067,001 US8261014B2 (en) 2004-04-01 2011-05-02 Multi-channel integrated circuit card and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040022571A KR101149887B1 (ko) 2004-04-01 2004-04-01 멀티 채널 메모리 카드 및 그것의 제어 방법

Publications (2)

Publication Number Publication Date
KR20050097300A KR20050097300A (ko) 2005-10-07
KR101149887B1 true KR101149887B1 (ko) 2012-06-11

Family

ID=35055703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040022571A KR101149887B1 (ko) 2004-04-01 2004-04-01 멀티 채널 메모리 카드 및 그것의 제어 방법

Country Status (4)

Country Link
US (2) US7979623B2 (ko)
JP (1) JP4870368B2 (ko)
KR (1) KR101149887B1 (ko)
DE (1) DE102005015723B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11436461B2 (en) 2005-02-22 2022-09-06 Kepler Computing Inc. Mobile phone with magnetic card emulation

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006021087A1 (de) * 2006-05-05 2007-11-08 Giesecke & Devrient Gmbh Simultaner Schnittstellenbetrieb
KR100765786B1 (ko) * 2006-06-12 2007-10-12 삼성전자주식회사 플래시 메모리 시스템, 그 프로그램을 위한 호스트 시스템및 프로그램 방법
US8160494B2 (en) * 2007-01-17 2012-04-17 Research In Motion Limited Methods and apparatus for use in switching user account data and operations between two different mobile communication devices
US7865212B2 (en) * 2007-01-17 2011-01-04 Research In Motion Limited Methods and apparatus for use in transferring user data between two different mobile communication devices using a removable memory card
KR100875978B1 (ko) 2007-02-06 2008-12-26 삼성전자주식회사 메모리 카드 및 그것을 포함한 메모리 시스템
US9741027B2 (en) 2007-12-14 2017-08-22 Tyfone, Inc. Memory card based contactless devices
US8451122B2 (en) 2008-08-08 2013-05-28 Tyfone, Inc. Smartcard performance enhancement circuits and systems
US7961101B2 (en) * 2008-08-08 2011-06-14 Tyfone, Inc. Small RFID card with integrated inductive element
US20100033310A1 (en) * 2008-08-08 2010-02-11 Narendra Siva G Power negotation for small rfid card
WO2010099093A1 (en) 2009-02-24 2010-09-02 Tyfone, Inc. Contactless device with miniaturized antenna
US8881305B2 (en) * 2009-07-13 2014-11-04 Blackberry Limited Methods and apparatus for maintaining secure connections in a wireless communication network
US10157678B2 (en) 2014-08-12 2018-12-18 Samsung Electronics Co., Ltd. Memory card
KR102420587B1 (ko) 2014-08-12 2022-07-14 삼성전자주식회사 메모리 카드
EP3640852B1 (en) 2014-09-09 2022-04-06 Kabushiki Kaisha Toshiba Ic card, ic module, portable terminal, portable electronic apparatus, and terminal
CN110175092B (zh) * 2019-04-30 2022-11-25 杭州电子科技大学 一种基于PCIe的多接口存储设备
CN114430287B (zh) * 2022-01-27 2024-03-01 杭州长川科技股份有限公司 多通道控制系统的控制方法及多通道控制系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263353A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd カード型記憶媒体
JPH11175402A (ja) 1997-12-10 1999-07-02 Fujitsu Ltd カード型記憶媒体及びカード型記憶媒体のアクセス制御方法並びにカード型記憶媒体用アクセス制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2001307038A (ja) 2000-04-14 2001-11-02 Ritsuwa Yo マルチインターフェースを有するメモリーカード及びその変換アダプタ
JP2003005874A (ja) 2001-06-20 2003-01-08 Canon Inc カードインターフェイス

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2680262B1 (fr) 1991-08-08 1993-10-08 Gemplus Card International Circuits integres pour carte a puce et carte a plusieurs puces utilisant ces circuits.
JP2502894B2 (ja) 1992-08-13 1996-05-29 松下電器産業株式会社 Ｉｃカ―ド
DE4406704C1 (de) 1994-03-02 1995-07-20 Angewandte Digital Elektronik Chipkarte
US5761732A (en) * 1996-06-28 1998-06-02 Intel Corporation Interleaving for memory cards
US6349297B1 (en) * 1997-01-10 2002-02-19 Venson M. Shaw Information processing system for directing information request from a particular user/application, and searching/forwarding/retrieving information from unknown and large number of information resources
US6167466A (en) * 1997-07-09 2000-12-26 Texas Instruments Incorporated Multi-channel serial port with programmable features
US6182189B1 (en) * 1998-01-05 2001-01-30 Intel Corporation Method and apparatus for placing a memory in a read-while-write mode
JP2000046916A (ja) * 1998-07-30 2000-02-18 Ando Electric Co Ltd パタンデータ転送回路
US6279114B1 (en) 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
JP4252139B2 (ja) * 1998-12-16 2009-04-08 株式会社日立製作所 記憶装置システム
US6366983B1 (en) * 1999-09-14 2002-04-02 Intel Corporation Method and system for symmetric memory population
CN1218276C (zh) * 2000-04-28 2005-09-07 株式会社日立制作所 集成电路卡
US6438638B1 (en) 2000-07-06 2002-08-20 Onspec Electronic, Inc. Flashtoaster for reading several types of flash-memory cards with or without a PC
JP2002140234A (ja) * 2000-11-02 2002-05-17 Hitachi Ltd キャッシュ装置
DE10056592A1 (de) 2000-11-15 2002-05-23 Philips Corp Intellectual Pty Anordnung mit einem Mikroprozessor
WO2002069127A1 (fr) 2001-02-26 2002-09-06 Tokyo Electron Device Limited Procede de commande d'un support de stockage, commande du support de stockage, et adaptateur de support de stockage
JP4185680B2 (ja) 2001-07-09 2008-11-26 株式会社ルネサステクノロジ 記憶装置
JP2003123032A (ja) 2001-10-12 2003-04-25 Hitachi Ltd Ｉｃカード端末および本人認証方法
US7139893B2 (en) * 2001-10-30 2006-11-21 Micron Technology, Inc. Transparent SDRAM in an embedded environment
JP2003281485A (ja) 2002-03-26 2003-10-03 Toshiba Corp メモリカード及びメモリカードのデータ記録方法
KR100745514B1 (ko) 2002-10-25 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｃ카드
KR200316559Y1 (ko) 2003-02-21 2003-06-18 파워 데이터 커뮤니케이션즈 캄퍼니 리미티드 다중 전송 인터페이스 메모리 카드
US7062615B2 (en) * 2003-08-29 2006-06-13 Emulex Design & Manufacturing Corporation Multi-channel memory access arbitration method and system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263353A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd カード型記憶媒体
JPH11175402A (ja) 1997-12-10 1999-07-02 Fujitsu Ltd カード型記憶媒体及びカード型記憶媒体のアクセス制御方法並びにカード型記憶媒体用アクセス制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2001307038A (ja) 2000-04-14 2001-11-02 Ritsuwa Yo マルチインターフェースを有するメモリーカード及びその変換アダプタ
JP2003005874A (ja) 2001-06-20 2003-01-08 Canon Inc カードインターフェイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11436461B2 (en) 2005-02-22 2022-09-06 Kepler Computing Inc. Mobile phone with magnetic card emulation
US11720777B2 (en) 2005-02-22 2023-08-08 Icashe, Inc. Mobile phone with magnetic card emulation

Also Published As

Publication number Publication date
US20050223143A1 (en) 2005-10-06
US7979623B2 (en) 2011-07-12
JP2005293573A (ja) 2005-10-20
JP4870368B2 (ja) 2012-02-08
US20110231608A1 (en) 2011-09-22
US8261014B2 (en) 2012-09-04
KR20050097300A (ko) 2005-10-07
DE102005015723A1 (de) 2006-10-05
DE102005015723B4 (de) 2012-06-14

Similar Documents

Publication Publication Date Title
JP4870368B2 (ja) 集積回路カードシステム及びメモリカード並びにその制御方法
US20230106495A1 (en) Memory card and host device thereof
KR100843546B1 (ko) 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
JP5226722B2 (ja) 記憶装置
US9389804B2 (en) Host, system, and methods for transmitting commands to non-volatile memory card
US20120254504A1 (en) Flash memory device comprising host interface for processing a multi-command descriptor block in order to exploit concurrency
US10725902B2 (en) Methods for scheduling read commands and apparatuses using the same
KR20210155228A (ko) 메모리 장치 및 그 동작 방법
US7831755B2 (en) Method and system for interfacing a plurality of memory devices using an MMC/SD protocol
US11455186B2 (en) Controller and memory system having the same
US20040030830A1 (en) Storage medium control method, storage medium control device, and storage medium adaptor
US11436178B2 (en) Semiconductor device and method for controlling plural chips
KR20130009536A (ko) 메모리 제어 장치 및 방법
JP4794949B2 (ja) メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム
US10394486B2 (en) Methods for garbage collection in a flash memory and apparatuses using the same
EP2546754A1 (en) Memory control device and method
KR100910944B1 (ko) 제어 신호를 공유하는 플래시 메모리 제어 장치 및 방법
KR20130084902A (ko) 저장 장치, 저장 시스템 및 저장 장치에 대한 입출력 제어 방법
KR100676223B1 (ko) 낸드형 플래시 메모리의 제어 장치
KR20200138911A (ko) 고속 낸드 메모리 시스템과 고속 낸드 메모리 패키지 디바이스
CN115933967A (zh) 具有多个输入/输出接口的存储器装置
KR20210035517A (ko) 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템
KR20060047052A (ko) 다중 인터페이스 카드 및 다중 인터페이스 카드의 초기화방법
KR20100070595A (ko) 프로세서와 다수의 낸드 플래시 메모리의 액세스 연결 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee