KR102420587B1 - 메모리 카드 - Google Patents

메모리 카드 Download PDF

Info

Publication number
KR102420587B1
KR102420587B1 KR1020150094934A KR20150094934A KR102420587B1 KR 102420587 B1 KR102420587 B1 KR 102420587B1 KR 1020150094934 A KR1020150094934 A KR 1020150094934A KR 20150094934 A KR20150094934 A KR 20150094934A KR 102420587 B1 KR102420587 B1 KR 102420587B1
Authority
KR
South Korea
Prior art keywords
terminals
terminal
voltage
data
column
Prior art date
Application number
KR1020150094934A
Other languages
English (en)
Other versions
KR20160019854A (ko
Inventor
한석재
강일목
임광만
이석헌
이재범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/824,061 priority Critical patent/US10157678B2/en
Publication of KR20160019854A publication Critical patent/KR20160019854A/ko
Priority to US15/989,070 priority patent/US10224110B2/en
Priority to US16/215,278 priority patent/US10347345B2/en
Priority to US16/434,914 priority patent/US10497450B2/en
Application granted granted Critical
Publication of KR102420587B1 publication Critical patent/KR102420587B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array

Abstract

본 발명의 기술적 사상의 일 실시예에 의한 메모리 카드는 2 쌍의 대향하는 가장자리들을 갖는 기판;상기 기판의 삽입측 가장자리(edge)에 인접하여 배열되고 제 1 전압의 전원 단자, 제 1 접지 단자, 제 1 데이터 단자들을 포함하는 복수의 제 1 열 단자들; 및 상기 제 1 열 단자들보다 상기 삽입측 가장자리로부터 이격되어 배열되고 제 2 전압의 전원 단자, 제 2 데이터 단자들을 포함하는 복수의 제 2 열 단자들;을 포함하며, 상기 삽입측 가장자리에 수직인 제 1 방향에 대하여, 상기 제 2 열 단자들의 중심과 상기 메모리 카드의 중심 사이의 상기 제 1 방향 거리는 상기 메모리 카드의 상기 제 1 방향의 길이의 20% 이내인 것을 특징으로 한다.

Description

메모리 카드{Memory card}
본 발명의 기술적 사상은 메모리 카드에 관한 것으로서, 보다 상세하게는 고속으로 동작 가능한 메모리 카드에 관한 것이다.
메모리 카드는 고용량의 정보를 간단히 저장시키고 휴대할 수 있기 때문에 휴대전화, 노트북 컴퓨터 등에 폭넓게 이용될 수 있다. 필요에 따라 메모리 카드는 다양한 크기를 가지며, 고속화, 소형화 및 고용량화의 요구에 따라 크기는 더 작으면서 읽기 및 쓰기 동작을 빠르게 실현하고 저장 용량은 더 큰 메모리 카드들이 개발 및 출시되고 있다. 한편 전자 장치에 요구되는 메모리 카드의 사양이 높아짐에 따라 고속으로 동작할 수 있는 메모리 카드를 제공하기 위한 방안이 다각적으로 검토되어야 한다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 고속으로 동작 가능한 메모리 카드를 제공하는데 있다.
본 발명의 기술적 사상이 해결하고자 하는 또 다른 과제는 오작동을 방지하는 메모리 카드를 제공하는데 있다.
본 발명의 기술적 사상이 해결하고자 하는 또 다른 과제는 상기 메모리 카드를 포함하는 전자 시스템을 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 메모리 카드는 2 쌍의 대향하는 가장자리들을 갖는 기판;상기 기판의 삽입측 가장자리(edge)에 인접하여 배열되고 제 1 전압의 전원 단자, 제 1 접지 단자, 제 1 데이터 단자들을 포함하는 복수의 제 1 열 단자들; 및 상기 제 1 열 단자들보다 상기 삽입측 가장자리로부터 이격되어 배열되고 제 2 전압의 전원 단자, 제 2 데이터 단자들을 포함하는 복수의 제 2 열 단자들;을 포함하며, 상기 삽입측 가장자리에 수직인 제 1 방향에 대하여, 상기 제 2 열 단자들의 중심과 상기 메모리 카드의 중심 사이의 상기 제 1 방향 거리는 상기 메모리 카드의 상기 제 1 방향의 길이의 20% 이내인 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제 1 데이터 단자들은 한 쌍의 제 1 데이터 입력 단자들, 및 한 쌍의 제 1 데이터 출력 단자들을 포함하며, 상기 제 2 데이터 단자들은 한 쌍의 제 2 데이터 입력 단자들, 및 한 쌍의 제 2 데이터 출력 단자들을 포함하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제 1 데이터 입력 단자들 및 상기 제 1 데이터 출력 단자들은 접지 단자를 사이에 두고 이격되어 배치되며, 상기 제 2 데이터 입력 단자들 및 상기 제 2 데이터 출력 단자들은 접지 단자를 사이에 두고 이격되어 배치되는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제 2 열 단자들은 상기 제 2 전압의 전원 단자와 인접하여 위치하는 카드 디텍션 단자를 더 포함하며, 상기 카드 디텍션 단자는 접지된 단자인 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 카드 디텍션 단자의 선단부와 상기 삽입측 가장자리 사이에는 어떠한 단자도 배치되지 않는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 삽입측 가장자리로부터 상기 카드 디텍션 단자의 선단부 사이의 거리는 상기 삽입측 가장자리로부터 상기 제 2 전압의 전원 단자의 선단부 사이의 거리와 비교하여 동일하거나 더 짧은 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 삽입측 가장자리로부터 상기 카드 디텍션 단자의 후단부까지의 거리는 상기 삽입측 가장자리로부터 상기 제 2 전압의 전원 단자의 후단부까지의 거리와 비교하여 동일하거나 더 긴 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 메모리 카드는 메모리 컨트롤러 및 비휘발성 메모리 소자를 더 포함하고, 상기 제 1 전압의 전원 단자는 상기 비휘발성 메모리 소자에 전원을 공급하도록 구성되고, 상기 제 2 전압의 전원 단자는 상기 메모리 컨트롤러에 전원을 공급하도록 구성되는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 메모리 컨트롤러는, 상기 제 1 데이터 입력 단자들 및 제 1 데이터 출력 단자들과 데이터를 송신 및 수신하는 제 1 신호 경로로 연결되며, 상기 제 2 데이터 입력 단자들 및 제 2 데이터 출력 단자들과 데이터를 송신 및 수신하는 제 2 신호 경로로 연결되는 것을 특징으로 한다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 메모리 카드는 2 쌍의 대향하는 가장자리들을 갖는 기판; 상기 기판의 삽입측 가장자리(edge)에 인접하여 배열되고 제 1 전압의 전원 단자, 제 1 접지 단자를 포함하는 복수의 제 1 열 단자들; 및 상기 제 1 열 단자들보다 상기 삽입측 가장자리로부터 이격되어 배열되고 제 2 전압의 전원 단자, 제 1 데이터 단자들을 포함하는 복수의 제 2 열 단자들; 상기 제 2 열 단자들보다 상기 삽입측 가장자리로부터 이격되어 배열되고 제 2 데이터 단자들을 포함하는 복수의 제 3 열 단자들;을 포함하며, 상기 제 1 방향인 상기 삽입측 가장자리에 수직인 방향에 대하여, 상기 제 2 열 단자들의 중심과 상기 메모리 카드의 중심 사이의 상기 제 1 방향 거리는 상기 메모리 카드의 상기 제 1 방향의 길이의 20% 이내인 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제 1 데이터 단자들은 한 쌍의 제 1 데이터 입력 단자들, 및 한 쌍의 제 1 데이터 출력 단자들을 포함하며, 상기 제 2 데이터 단자들은 한 쌍의 제 2 데이터 입력 단자들, 및 한 쌍의 제 2 데이터 출력 단자들을 포함하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제 2 열 단자들은 상기 제 2 전압의 전원 단자와 인접하여 위치하는 카드 디텍션 단자를 더 포함하며, 상기 카드 디텍션 단자는 접지된 단자인 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제 1 데이터 입력 단자들은 한 쌍의 접지 단자들에 의하여 쉴드되고, 상기 제 1 데이터 출력 단자들은 한 쌍의 접지 단자들에 의하여 쉴드되고, 상기 제 2 데이터 입력 단자들은 한 쌍의 접지 단자들에 의하여 쉴드되고, 상기 제 2 데이터 출력 단자들은 한 쌍의 접지 단자들에 의하여 쉴드되는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제 2 열 단자들 및 상기 제 3 열 단자들은 상기 제 1 방향으로 상기 제 2 열 및 상기 제 3 열에 걸쳐 연장되는 연장 접지 단자들을 공유하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제 1 데이터 입력 단자들 및 상기 제 1 데이터 출력 단자들 각각은 상기 연장 접지 단자들 중 어느 한 쌍에 의하여 쉴드되고, 상기 제 2 데이터 입력 단자들 및 상기 제 2 데이터 출력 단자들 각각은 상기 연장 접지 단자들 중 어느 한 쌍에 의하여 쉴드되는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 카드 디텍션 단자는 상기 제 2 열 및 제 3 열에 결쳐 상기 제 1 방향으로 연장하며, 상기 제 2 열 단자들 및 상기 제 3 열 단자들은 상기 제 1 방향으로 상기 제 2 열 및 상기 제 3 열에 걸쳐 연장되는 연장 접지 단자들을 공유하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제 1 데이터 입력 단자들 및 상기 제 1 데이터 출력 단자들 중 어느 하나는 한 쌍의 상기 연장 접지 단자들에 의하여 쉴드되며, 상기 제 2 데이터 입력 단자들 및 상기 제 2 데이터 출력 단자들은 상기 연장 접지 단자들 중 어느 한 쌍에 의하여 쉴드되거나, 상기 연장 접지 단자들 중 어느 하나와 상기 카드 디텍션 단자에 의하여 쉴드되는 것을 특징으로 한다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 전자 시스템은 제어부; 데이터를 입력 또는 출력할 수 있는 입출력부; 데이터를 저장할 수 있는 메모리 장치; 외부 장치와 데이터를 전송할 수 있는 인터페이스부; 및 상기 제어부, 상기 입출력부, 상기 메모리 장치 및 상기 인터페이스부를 서로 통신 가능하도록 연결하는 버스; 를 포함하며, 상기 메모리 장치는 메모리 카드를 포함하며, 상기 메모리 카드는 메모리 컨트롤러 및 비휘발성 메모리 소자를 포함하며, 상기 메모리 컨트롤러는 데이터를 전송하는 제 1 신호 경로 및 제 2 신호 경로를 포함하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 메모리 카드는, 2 쌍의 대향하는 가장자리들을 갖는 기판; 상기 기판의 삽입측 가장자리(edge)에 인접하여 배열되고 제 1 전압의 전원 단자, 제 1 접지 단자, 한 쌍의 제 1 데이터 입력 단자들, 및 한 쌍의 제 1 데이터 출력 단자들을 포함하는 복수의 제 1 열 단자들; 및 상기 제 1 열 단자들보다 상기 삽입측 가장자리로부터 이격되어 배열되고 제 2 전압의 전원 단자, 한 쌍의 제 2 데이터 입력 단자들, 한 쌍의 제 2 데이터 출력 단자들, 레퍼렌스 클락, 및 카드 디텍션 단자를 포함하는 복수의 제 2 열 단자들; 을 포함하는 메모리 카드로서, 상기 삽입측 가장자리에 수직인 제 1 방향에 대하여, 상기 제 2 열 단자들의 중심과 상기 메모리 카드의 중심 사이의 상기 제 1 방향 거리는 상기 메모리 카드의 상기 제 1 방향의 길이의 20% 이내인 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 메모리 컨트롤러는 상기 삽입측 가장자리와 대향하는 제 3 가장자리에 인접하게 배치되며, 상기 제 1 신호 경로는 상기 제 1 데이터 입력 단자들 및 상기 제 1 데이터 출력 단자들과 연결되며, 상기 제 2 신호 경로는 상기 제 2 데이터 입력 단자들 및 상기 제 2 데이터 출력 단자들과 연결되는 것을 특징으로 한다.
본 발명의 기술적 사상에 의한 메모리 카드는 각 열에 단자들이 배열되는 복수의 열을 포함하며, 메모리 컨트롤러는 복수의 열에 포함된 데이터 단자들과 데이터를 송신 및 수신하는 경로를 포함한다. 따라서 단일의 열에 포함된 데이터 단자들과 데이터를 송신 및 수신하는 경우에 비하여 고속으로 동작할 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드를 나타내는 평면도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드 내부의 일부 부품들을 나타내는 부분 투시도이다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드 내부의 메모리 컨트롤러를 나타내는 부분 투시도이다.
도 4은 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드의 개략적인 단면도이다.
도 5a 내지 도 5e는 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드를 나타내는 평면도이다.
도 6는 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드를 나타내는 평면도이다.
도 7a 및 도 7b는 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드 내부의 메모리 컨트롤러를 나타내는 부분 투시도이다.
도 8a 및 도 8b는 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드를 나타내는 평면도이다.
도 9a 내지 도 9d는 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드를 나타내는 평면도이다.
도 10은 본 발명의 기술적 사상의 일 실시예들에 따른 메모리 카드를 이용한 시스템을 나타내는 개략도이다.
도 11은 도 10의 소켓을 보다 상세하게 나타내는 개략도이다.
도 12은 본 발명의 기술적 사상의 일 실시예에 의한 메모리 카드의 구성을 나타낸 개략도이다.
도 13는 본 발명의 기술적 사상의 일 실시예에 의한 메모리 카드를 포함하는 메모리 장치의 일 예를 도시한 블록도이다.
도 14는 본 발명의 기술적 사상의 일 실시예에 의한 메모리 카드를 포함하는 전자 시스템의 일 예를 도시한 블록도이다.
도 15는 본 발명의 실시예에 따른 전자 장치를 포함하는 서버 시스템에 대한 네트워크 구현 예를 나타내는 블록도이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 카드(100)를 나타낸 평면도이다. 도 2는 본 발명의 일 실시예에 따른 메모리 카드(100) 내부의 일부 부품들을 나타내는 부분 투시도이다.
도 1을 참조하면, 메모리 카드(100)는 2 쌍의 대향하는 가장자리들을 가질 수 있다. 2 쌍의 가장자리들은 메모리 카드(100)가 소켓에 삽입되는 방향 쪽의 삽입측 가장자리(121) 및 삽입측 가장자리(121)와 이웃하는 제 1 가장자리(123) 및 제 2 가장자리(125)를 가질 수 있다. 또한 삽입측 가장자리(121)와 대향하는 제 3 가장자리(127)를 갖는다. 이 때, 삽입측 가장자리(121)와 제 3 가장자리(127)는 서로 평행할 수 있다. 본 발명의 실시예들에서 제 1 방향은 삽입측 가장자리(121)로부터 수직인 방향을 의미한다.
도 2를 참조하면, 메모리 카드(100)는 메모리 컨트롤러(192) 및 비휘발성 메모리 소자(194)를 포함할 수 있다. 도 2에서는 하나의 비휘발성 메모리 소자(194)를 도시하였지만, 둘 이상의 비휘발성 메모리 소자(194)들이 실장될 수 있다.
도 1을 참조하면, 기판(110)은 삽입측 가장자리(121)에 인접하여 배열되는 복수의 제 1 열 단자들(130) 및 제 1 열 단자들(130)보다 삽입측 가장자리(121)로부터 더 이격되어 배열되는 복수의 제 2 열 단자들(140)을 포함할 수 있다.
제 1 열 단자들(130)은 제 1 전압의 전원 단자(131), 제 1 데이터 단자들(135in, 135out), 및 하나 또는 그 이상의 접지 단자를 포함할 수 있다. 제 1 데이터 단자들(135in, 135out)은 한 쌍의 제 1 데이터 입력 단자들(135in), 한 쌍의 제 1 데이터 출력 단자들(135out)을 포함할 수 있다.
제 2 열 단자들(140)은 제 2 전압의 전원 단자(141), 제 2 데이터 단자들(145in, 145out), 레퍼런스 클락 단자(147), 카드 디텍션 단자(149), 및 하나 또는 그 이상의 접지 단자를 포함할 수 있다. 제 2 데이터 단자들(145in, 145out)은 한 쌍의 제 2 데이터 입력 단자들(145in), 한 쌍의 제 2 데이터 출력 단자들(145out)을 포함할 수 있다.
제 1 열 단자들(130)은 제 1 전압의 전원 단자(131)를 포함할 수 있다. 제 1 전압은, 예를 들면, 약 3.0 V 내지 약 3.5 V 사이의 값을 가질 수 있다. 제 1 전압은 메모리 카드(100) 내의 반도체 장치들 중 저속 동작을 하는 반도체 장치들에 공급될 수 있는데, 예를 들면, 메모리 카드(100) 내의 비휘발성 메모리 소자(194)에 공급될 수 있다.
제 2 열 단자들(140)은 제 2 전압의 전원 단자(141)를 포함할 수 있다. 제 2 전압은, 예를 들면, 약 1.5 V 내지 약 2.2 V 사이의 값을 가질 수 있다. 제 2 전압은 메모리 카드(100) 내의 반도체 장치들 중 고속 동작을 하는 반도체 장치들에 공급될 수 있는데, 예를 들면, 메모리 카드(100) 내의 메모리 컨트롤러(192)에 공급될 수 있다.
제 1 열 단자들(130)이 제 2 열 단자들(140)보다 삽입측 가장자리(121)에 더 가까이 위치하기 때문에, 메모리 카드(100)를 삽입하면 제 2 열 단자들(140)보다 제 1 열 단자들(130)에 먼저 전원이 공급될 수 있다. 다시 말해, 메모리 카드(100)가 삽입됨에 따라 제 1 열 단자들(130)에 포함된 제 1 전압의 전원 단자(131)를 통하여 제 1 전압의 전원이 비휘발성 메모리 소자(194)에 미리 공급될 수 있다. 또한 제 1 열 단자들(130)은 하나 또는 그 이상의 접지 단자들을 포함할 수 있는데, 제 1 전압의 전원 단자(131)와 함께 제 1 접지 단자(133) 역시 미리 호스트 측과 연결됨으로써, 메모리 컨트롤러(192)에 전원이 공급되기 전에 메모리 카드(100) 전체를 동작시킬 수 있는 전원 및 접지 회로가 형성되어 전반적인 동작의 준비를 갖추게 된다.
제 1 전압의 전원 단자(131)의 선단부와 삽입측 가장자리(121)와의 거리는 제 1 접지 단자(133)의 선단부와 삽입측 가장자리(121)와의 거리와 동일할 수 있으며, 또한 제 1 전압의 전원 단자(131)의 제 1 방향의 길이와 제 1 접지 단자(133)의 제 1 방향의 길이는 동일할 수 있다.
본 발명의 실시예들에서 선단부(front end)란 단자의 양 끝단 중 삽입측 가장자리(121)와의 거리가 더 가까운 끝단을 의미하며, 후단부(rear end)란 단자의 양 끝단 중 삽입측 가장자리(121)와의 거리가 더 먼 끝단을 의미한다.
제 1 전압의 전원 단자(131)의 선단부 및 제 1 접지 단자(133)의 선단부와 삽입측 가장자리(121) 사이의 거리는 제 1 데이터 입력 단자들(135in)의 선단부 및 제 1 데이터 출력 단자들(135out)의 선단부와 삽입측 가장자리(121) 사이의 거리보다 가까울 수 있다. 메모리 카드(100)가 소켓에 삽입되는 경우, 제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out) 등의 제 1 열 단자들(130)의 다른 단자들보다 제 1 전압의 전원 단자(131) 및 제 1 접지 단자(133)가 소켓 핀과 먼저 접촉되도록 하여 호스트와의 신호 전달 이전에 메모리 카드(100) 전체를 구동시킬 수 있다.
제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out)은 접지 단자를 사이에 두고 이격되어 배치될 수 있다. 일 실시예로서, 제 1 데이터 입력 단자들(135in)와 제 1 데이터 출력 단자들(135out)는 사이에 제 1 접지 단자(133)를 두고 이격되어 배치될 수 있는데, 이로써 노이즈로 인하여 제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out) 서로 간에 발생할 수 있는 신호 간섭을 방지할 수 있다.
한 쌍의 제 1 데이터 입력 단자들(135in)은 서로 동일한 치수를 가질 수 있으며, 한 쌍의 제 1 데이터 출력 단자들(135out)은 서로 동일한 치수를 가질 수 있다. 또한 제 1 데이터 입력 단자들(135in)과 제 1 데이터 출력 단자들(135out)은 서로 동일한 치수를 가질 수 있다.
제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out)의 상기 제 1 방향의 길이는 제 1 접지 단자(133)의 제 1 방향 길이보다 짧을 수 있다.
제 1 접지 단자(133)의 선단부는 제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out)의 선단부보다 삽입측 가장자리(121)에 더 가까울 수 있다.
제 1 접지 단자(133)의 후단부는 제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out)의 후단부들과 비교하여 삽입측 가장자리(121)와의 거리가 더 크거나 같을 수 있다.
나아가, 제 1 방향에 있어서, 제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out)은 제 1 접지 단자(133)의 밖으로 벗어나지 않을 수 있다.
제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out)은 제 1 전압의 전원 단자(131) 및 제 1 접지 단자(133)를 사이에 두고 이격되어 배치될 수 있다.
또한, 제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out) 중 제 1 전압의 전원 단자(131)와 인접한 한 쌍의 단자들은 제 1 전압의 전원 단자(131)로부터 일정거리 이격되어 배치될 수 있다. 예를 들면, 제 1 전압의 전원 단자(131)의 선단부 길이의 약 50% 내지 약 150% 사이의 공간을 두고 이격되어 배치될 수 있다.
제 2 열 단자들(140)은 메모리 카드(100)의 중심부 또는 그 근방에 배치될 수 있다. 이와 같이 배치함으로써, 메모리 컨트롤러(192)와의 거리 및 비휘발성 메모리 소자(194)와의 거리가 단축되고, 또한 라우팅(routing)도 단순화될 수 있어 고속 동작 및 회로 설계의 편리성을 기할 수 있게 된다. 예를 들어, 제 2 열 단자들(140)이 메모리 카드(100)의 중심부 또는 그 근방에 배치되면, 제 2 열 단자들(140)과 제 3 가장자리(127) 사이의 영역에 기판(110)의 일면과 타면을 관통하는 비아홀을 이용하여 용이하게 라우팅이 가능하므로 제조 비용 및 제조 시간을 줄일 수 있다.
특히, 제 2 전압의 전원 단자(141)는 고속 동작을 하는 반도체 장치에 공급되는 전원으로서 메모리 컨트롤러(192)에 전원을 공급하게 되는데, 제 2 전압의 전원 단자(141)가 포함되는 제 2 열 단자들(140)을 메모리 카드(100)의 중심부 또는 그 근방에 배치함으로써, 메모리 컨트롤러(192)에 전원이 공급되는 경로를 최소화할 수 있어 고속 동작에 유리할 수 있다. 또한 메모리 컨트롤러(192)가 메모리 카드(100)의 어디에 배치되든 비교적 가까운 거리를 유지할 수 있게 되어 설계의 편리성에 유리할 수 있다.
예를 들면, 제 1 방향에 있어서, 제 2 열 단자들(140)의 중심과 메모리 카드(100)의 중심(M) 사이의 거리(d)는 메모리 카드(100)의 제 1 방향의 길이(L)의 20% 이내일 수 있다. 여기서, 제 2 열 단자들(140)은 제 1 방향으로 다양한 길이를 가질 수 있을 뿐만 아니라 각 단자들의 선단부와 후단부의 위치가 일정하지 않을 수 있는데, 제 2 열 단자들(140)의 중심은 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out) 중 삽입측 가장자리(121)에 가장 가까운 단자의 중심으로 정의한다.
이와 같이 구성함으로써, 메모리 컨트롤러(192) 및 비휘발성 메모리 소자(194)들이 어디에 배치되든 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out)과의 거리가 최소화될 수 있어, 고속 동작이 가능하게 될 뿐만 아니라 설계의 자유도도 확보될 수 있다.
제 2 열 단자들(140)은 한 쌍의 제 2 데이터 입력 단자들(145in) 및 한 쌍의 제 2 데이터 출력 단자들(145out)을 가질 수 있다. 도 1에서는 제 2 데이터 입력 단자들(145in)이 제 2 데이터 출력 단자들(145out)보다 메모리 카드(100)의 중심 쪽에 위치하는 것으로 도시되었지만, 이들의 위치는 바뀔 수 있다.
한 쌍의 제 2 데이터 입력 단자들(145in)은 서로 동일한 치수를 가질 수 있으며, 한 쌍의 제 2 데이터 출력 단자들(145out)은 서로 동일한 치수를 가질 수 있다. 또한 제 2 데이터 입력 단자들(145in)과 제 2 데이터 출력 단자들(145out)은 서로 동일한 치수를 가질 수 있다.
제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out)의 제 1 방향의 길이는 제 2 열에 포함된 접지 단자들(143)의 제 1 방향 길이보다 짧을 수 있다.
제 2 열에 포함된 접지 단자들(143)의 선단부는 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out)의 선단부보다 삽입측 가장자리(121)에 더 가까울 수 있다.
제 2 열에 포함된 접지 단자들(143)의 후단부와 삽입측 가장자리(121) 사이의 거리는 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out)의 후단부들과 삽입측 가장자리(121) 사이의 거리와 비교하여 더 크거나 같을 수 있다.
나아가, 제 1 방향에 있어서, 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out)은 제 2 열에 포함된 접지 단자들(143)의 밖으로 벗어나지 않을 수 있다.
제 2 데이터 입력 단자들(145in)과 제 2 데이터 출력 단자들(145out)은 사이에 접지 단자를 두고 이격되어 배치될 수 있다. 접지 단자는 제 2 데이터 입력 단자들(145in)과 제 2 데이터 출력 단자들(145out) 서로간에 신호 노이즈가 발생하는 것을 억제할 수 있다.
제 2 열 단자들(140)은 하나 또는 그 이상의 접지 단자들을 포함할 수 있다. 제 2 데이터 입력 단자들(145in)은 한 쌍의 접지 단자들 사이에 배치되어 쉴드되고, 또한 제 2 데이터 출력 단자들(145out)은 한 쌍의 접지 단자들 사이에 배치되어 쉴드될 수 있다. 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out)은 각각 한 쌍의 접지 단자들에 의하여 쉴드됨으로써, 보다 안정적으로 데이터를 입출력할 수 있다.
선택적으로, 제 2 데이터 입력 단자들(145in) 및 상기 제 2 데이터 출력 단자들(145out)은 하나의 접지 단자를 사이에 두고 이격되며, 제 2 데이터 입력 단자들(145in) 및 상기 제 2 데이터 출력 단자들(145out) 전체는 한 쌍의 접지 단자 사이에 위치할 수 있다. 다시 말해서, 제 2 데이터 입력 단자들(145in) 및 상기 제 2 데이터 출력 단자들(145out) 각각은 한 쌍의 접지 단자들 사이에 배치되어 쉴드되면서, 하나의 접지 단자를 공유할 수 있다. 다만, 제 2 데이터 입력 단자들(145in) 및 상기 제 2 데이터 출력 단자들(145out)은 공유하는 접지 단자를 가지지 않고 쉴드될 수 있다.
제 2 데이터 입력 단자들(145in) 및 상기 제 2 데이터 출력 단자들(145out)을 쉴드시키는데 이용될 수 있는 접지 단자에는 접지된 단자인 카드 디텍션 단자(149)도 포함될 수 있다.
제 2 전압의 전원 단자(141) 및 제 2 열에 포함된 접지 단자들(143)의 선단부는 제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out)의 선단부보다 삽입측 가장자리(121)에 더 가깝도록 배치될 수 있다. 메모리 카드(100)가 소켓에 삽입되는 경우, 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out) 등의 제 2 열 단자들(140)의 다른 단자들보다 제 2 전압의 전원 단자(141) 및 제 2 열에 포함된 접지 단자들(143)이 소켓 핀과 먼저 접촉되어 호스트와의 신호 전달 이전에 메모리 컨트롤러(192)를 구동시키는 전원 및 접지 회로가 형성될 수 있다.
제 2 전압의 전원 단자(141)의 선단부와 삽입측 가장자리(121) 사이의 거리는 제 2 열에 포함된 접지 단자들(143)의 선단부와 삽입측 가장자리(121) 사이의 거리와 동일할 수 있으며, 또한 제 2 전압의 전원 단자(141)의 제 1 방향의 길이와 제 2 열에 포함된 접지 단자들(143)의 제 1 방향의 길이는 동일할 수 있다.
제 2 열 단자들(140)은 레퍼런스 클락 단자(147)를 포함할 수 있다. 레퍼런스 클락 단자(147)는 고속 동작을 위하여 메모리 컨트롤러(192)로부터의 거리가 최소화될 수 있다. 메모리 컨트롤러(192)의 위치는 메모리 카드(100)의 설계에 따라 변경될 수 있기 때문에 레퍼런스 클락 단자(147)는 가급적 메모리 카드(100)의 중심 쪽에 위치하는 것이 유리할 수 있다. 이러한 견지에서 레퍼런스 클락 단자(147)는 카드 디텍션 단자(149)나 제 2 전압의 전원 단자(141)보다 메모리 카드(100)의 중심 쪽에 배치될 수 있다.
또한, 제 2 열 단자들(140)은 접지 단자를 사이에 두고 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out)과 이격되어 배치될 수 있다. 레퍼런스 클락 단자(147)는 접지 단자를 사이에 두고 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out)과 이격되어 배치되어 신호 입출력으로부터 발생할 수 있는 노이즈로부터의 영향을 최소화할 수 있으므로, 보다 안정적으로 동작하게 할 수 있다.
제 2 열 단자들(140)은 카드 디텍션 단자(149)를 포함할 수 있다. 카드 디텍션 단자(149)는 제 2 전압의 전원 단자(141)와 인접하게 배치될 수 있다. 도 1에서는 카드 디텍션 단자(149)가 제 2 열 단자들(140) 중 제 1 가장자리(123) 쪽에 가장 가까이 배치되고, 그 측방향에 제 2 전압의 전원 단자(141)가 배치되는 것으로 도시하였지만, 카드 디텍션 단자(149)와 제 2 전압의 전원 단자(141)의 위치는 서로 바뀔 수 있다.
카드 디텍션 단자(149)는 호스트로 하여금 메모리 카드(100)의 종류를 판단할 수 있도록 하기 위한 단자이다. 선택적으로 카드 디텍션 단자(149)는 접지선에 전기적으로 연결된 접지된 단자일 수 있다.
카드 디텍션 단자(149)로서 데이터 입출력 단자 대신 접지된 단자를 활용하고, 호스트로 하여금 카드 디텍션 단자(149) 위치의 소켓 핀으로부터 접지 신호를 받아 카드의 종류를 판단하도록 함으로써, 카드 종류의 인식에 있어 정확도가 현저히 높아 인식 오류가 줄어들 뿐만 아니라, 카드의 종류를 인식하기 위한 데이터 입출력 과정도 생략될 수 있어 인식의 속도도 빠르게 될 수 있다.
제 2 전압의 전원 단자(141)의 선단부와 카드 디텍션 단자(149)의 선단부의 위치가 상이할 수 있다. 도 1에서 보는 바와 같이 제 2 전압의 전원 단자(141)의 선단부의 위치가 카드 디텍션 단자(149)의 선단부의 위치보다 삽입측 가장자리(121)에 더 가까울 수 있다.
제 2 열 단자들(140)과 접속되는, 호스트 쪽의 소켓 핀들이 수평 방향으로 평행하게 배열된다면, 메모리 카드(100)의 삽입시 선단부가 삽입측 가장자리(121)에 더 가까운 제 2 전압의 전원 단자(141)가 카드 디텍션 단자(149)보다 소켓 핀과 먼저 접촉하게 된다. 그 결과 메모리 컨트롤러(192)에 미리 전원이 공급되고, 호스트 측의 메모리 카드(100)의 종류 인식에 앞서 미리 메모리 카드(100)를 동작시킬 수 있다.
카드 디텍션 단자(149)의 선단부와 삽입측 가장자리(121) 사이에는 어떠한 단자도 배치되지 않을 수 있다. 다시 말해, 제 1 열 단자들(130) 중의 어느 것도 카드 디텍션 단자(149)의 선단부와 삽입측 가장자리(121) 사이에는 배치되지 않을 수 있다. 이로써 메모리 카드(100)가 삽입될 때 카드 디텍션 단자(149)에 대응되는 소켓 핀이 메모리 카드(100)의 다른 단자와 불필요하게 접촉하지 않아 호스트가 설정된 종류의 카드와 다른 종류의 카드로 인식하는 오류의 발생을 방지할 수 있다.
도 3은 본 발명의 일 실시예에 따른 메모리 카드(100) 내부의 메모리 컨트롤러(192)를 나타내는 부분 투시도이다.
도 3을 참조하면, 메모리 컨트롤러(192)는 제 1 데이터 입력 단자들(135in) 및 제 1 데이터 출력 단자들(135out)과 데이터를 송신 및 수신하는 제 1 신호 경로(161)로 연결되며, 제 2 데이터 입력 단자들(145in) 및 제 2 데이터 출력 단자들(145out)과 데이터를 송신 및 수신하는 제 2 신호 경로(162)로 연결된다.
메모리 컨트롤러(192)는 제 1 신호 경로(161) 및 제 2 신호 경로(162)를 통하여 호스트 또는 외부 장치와 전기 신호를 송신 및 수신할 수 있다. 제 1 신호 경로(161) 및 제 2 신호 경로(162)는 제 1 열 단자들(130)이 형성된 기판(110)의 일면과 대향하는 타면에 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 메모리 카드(100)의 단면도이다.
도 4를 참조하면, 복수의 제 1 열 단자들(130) 및 복수의 제 2 열 단자들(140)은 기판(110)의 일면에 배치될 수 있다. 또한 기판(110)의 일면에 대향하는 기판(110)의 타면에는 비휘발성 메모리 소자(194) 및 메모리 컨트롤러(192)가 배치될 수 있다. 다만, 각 구성요소들의 위치, 크기 및 상관관계는 예시적인 것이다.
메모리 컨트롤러(192)는 제 1 열 단자들(130) 및 제 2 열 단자들(140)과 전기적으로 연결될 수 있다. 예를 들어, 메모리 컨트롤러(192)는 와이어(183), 기판(110) 일면 및 타면에 형성되는 배선, 기판(110) 내부에 형성되는 배선층이나 관통 비아를 통하여 제 1 열 단자들(130) 및 제 2 열 단자들(140)과 전기적으로 연결될 수 있다.
또한 메모리 컨트롤러(192)는 비휘발성 메모리 소자(194)와 전기적으로 연결될 수 있다. 예를 들어, 메모리 컨트롤러(192)는 와이어(183)를 통하여 비휘발성 메모리 소자(194)와 전기적으로 연결될 수 있다.
도 5a 내지 도 5e는 본 발명의 실시예들에 따른 메모리 카드(100)을 나타낸 개략도이다.
도 5a 내지 도 5e를 참조하면, 카드 디텍션 단자(149)의 제 1 방향의 길이 및 위치는 다음과 같이 변경될 수 있다.
카드 디텍션 단자(149)의 선단부와 삽입측 가장자리(121) 사이의 거리는 제 2 전압의 전원 단자(141)의 선단부와 삽입측 가장자리(121) 사이의 거리와 비교하여 동일하거나 더 짧을 수 있으며, 이로써 메모리 컨트롤러(192)의 구동과 동시에 또는 더 빠르게 호스트가 카드를 인식할 수 있다.
카드 디텍션 단자(149)의 후단부와 삽입측 가장자리(121) 사이의 거리는 제 2 전압의 전원 단자(141)의 후단부와 삽입측 가장자리(121) 사이의 거리와 비교하여 동일하거나 더 길 수 있으며, 이로써 카드 디텍션 단자(149)가 완전 삽입 시에 대응하는 소켓 핀을 벗어나는 초과 이동(over-travel)을 최소화 할 수 있다.
도 5a를 참조하면, 제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)의 제 1 방향의 길이들이 서로 동일할 수 있다. 또한, 제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)의 선단부의 위치가 동일하다. 바꾸어 말하면, 삽입측 가장자리(121)와 카드 디텍션 단자(149)의 선단부 사이의 거리는 삽입측 가장자리(121)와 제 2 전압의 전원 단자(141)의 선단부 사이의 거리와 동일할 수 있다.
제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)를 도 5a와 같이 구성하는 경우, 제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)가 소켓 핀들과 동시에 접촉될 수 있고, 또한 접지 단자인 카드 디텍션 단자(149)와 제 2 열에 포함된 접지 단자들(143)이 소켓 핀들과 동시에 접촉될 수 있기 때문에 노이즈에 의한 단자간 상호 간섭이 최소화될 수 있다. 나아가, 카드 디텍션 단자(149)의 후단부의 위치가 제 2 전압의 전원 단자(141)의 후단부의 위치로 후퇴하기 때문에 카드 디텍션 단자(149)가 그에 대응되는 소켓 핀을 벗어나는 초과 이동(over-travel)이 최소화될 수 있다.
도 5b를 참조하면, 제 2 전압의 전원 단자(141)의 제 1 방향의 길이보다 카드 디텍션 단자(149)의 제 1 방향의 길이가 더 길 수 있다. 또한, 삽입측 가장자리(121)와 카드 디텍션 단자(149)의 선단부 사이의 거리는 삽입측 가장자리(121)와 제 2 전압의 전원 단자(141)의 선단부 사이의 거리와 동일할 수 있다.
제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)를 도 5b와 같이 구성하는 경우, 제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)가 소켓 핀들과 동시에 접촉될 수 있고, 또한 접지 단자인 카드 디텍션 단자(149)와 제 2 열에 포함된 접지 단자들(143)이 소켓 핀들과 동시에 접촉될 수 있기 때문에 노이즈에 의한 단자간 상호 간섭이 최소화될 수 있다. 나아가, 카드 디텍션 단자(149)의 후단부의 위치가 제 2 전압의 전원 단자(141)의 후단부보다 더 뒤로 후퇴하기 때문에 카드 디텍션 단자(149)가 그에 대응되는 소켓 핀을 벗어나는 초과 이동(over-travel)이 더욱 최소화될 수 있다.
도 5c를 참조하면, 제 2 전압의 전원 단자(141)의 제 1 방향의 길이보다 카드 디텍션 단자(149)의 제 1 방향의 길이가 더 작을 수 있다. 또한, 삽입측 가장자리(121)와 카드 디텍션 단자(149)의 선단부 사이의 거리는 삽입측 가장자리(121)와 제 2 전압의 전원 단자(141)의 선단부 사이의 거리와 동일할 수 있다.
또한, 삽입측 가장자리(121)와 카드 디텍션 단자(149)의 후단부 사이의 거리는 삽입측 가장자리(121)와 제 2 전압의 전원 단자(141)의 후단부 사이의 거리보다 작다.
제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)를 도 5c와 같이 구성하는 경우, 제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)가 소켓 핀들과 동시에 접촉될 수 있고, 또한 접지 단자인 카드 디텍션 단자(149)와 제 2 열에 포함된 접지 단자들(143)이 소켓 핀들과 동시에 접촉될 수 있기 때문에 노이즈에 의한 단자간 상호 간섭이 최소화될 수 있다.
도 5d를 참조하면, 제 2 전압의 전원 단자(141)의 제 1 방향의 길이보다 카드 디텍션 단자(149)의 제 1 방향의 길이가 더 길 수 있다. 또한, 삽입측 가장자리(121)와 카드 디텍션 단자(149)의 선단부 사이의 거리는 삽입측 가장자리(121)와 제 2 전압의 전원 단자(141)의 선단부 사이의 거리보다 짧을 수 있다.
또한, 삽입측 가장자리(121)와 카드 디텍션 단자(149)의 후단부 사이의 거리는 삽입측 가장자리(121)와 제 2 전압의 전원 단자(141)의 후단부 사이의 거리와 동일하다.
제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)를 도 5d와 같이 구성하는 경우, 카드 디텍션 단자(149)가 우선적으로 소켓 핀들과 접촉함으로써 호스트가 미리 카드 인식을 수행할 수 있기 때문에 호스트 측의 신속한 대응이 가능할 수 있다.
나아가, 카드 디텍션 단자(149)의 후단부의 위치가 제 2 전압의 전원 단자(141)의 후단부의 위치로 후퇴하기 때문에 카드 디텍션 단자(149)가 그에 대응되는 소켓 핀을 벗어나는 초과 이동(over-travel)이 최소화될 수 있다.
도 5e를 참조하면, 제 2 전압의 전원 단자(141)의 제 1 방향의 길이보다 카드 디텍션 단자(149)의 제 1 방향의 길이가 더 길 수 있다. 또한, 삽입측 가장자리(121)와 카드 디텍션 단자(149)의 선단부 사이의 거리는 삽입측 가장자리(121)와 제 2 전압의 전원 단자(141)의 선단부 사이의 거리보다 짧을 수 있다.
또, 삽입측 가장자리(121)와 카드 디텍션 단자(149)의 후단부 사이의 거리는 삽입측 가장자리(121)와 제 2 전압의 전원 단자(141)의 후단부 사이의 거리보다 길다.
제 2 전압의 전원 단자(141)와 카드 디텍션 단자(149)를 도 5e와 같이 구성하는 경우, 카드 디텍션 단자(149)가 우선적으로 소켓 핀들과 접촉함으로써 호스트가 미리 카드 인식을 수행할 수 있기 때문에 호스트 측의 신속한 대응이 가능할 수 있다.
나아가, 카드 디텍션 단자(149)의 후단부의 위치가 제 2 전압의 전원 단자(141)의 후단부보다 더 뒤로 후퇴하기 때문에 카드 디텍션 단자(149)가 그에 대응되는 소켓 핀을 벗어나는 초과 이동(over-travel)이 더욱 최소화될 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 카드(200)의 평면도이다.
도 6을 참조하면, 기판(210)은 삽입측 가장자리(221)에 인접하여 배열되는 복수의 제 1 열 단자들(230), 제 1 열 단자들(230)보다 삽입측 가장자리(221)로부터 더 이격되어 배열되는 복수의 제 2 열 단자들(240), 및 제 2 열 단자들(240)보다 삽입측 가장자리(221)로부터 더 이격되어 배열되는 복수의 제 3 열 단자들(250)을 포함할 수 있다.
제 1 열 단자들(230)은 제 1 전압의 전원 단자(231), 및 하나 또는 그 이상의 접지 단자를 포함할 수 있다.
제 2 열 단자들(240)은 제 2 전압의 전원 단자(241), 제 1 데이터 단자들(245in, 245out), 레퍼런스 클락 단자(247), 카드 디텍션 단자(249), 및 하나 또는 그 이상의 접지 단자를 포함할 수 있다. 제 1 데이터 단자들(245in, 245out)은 제 1 데이터 단자들은 한 쌍의 제 1 데이터 입력 단자들(245in), 한 쌍의 제 1 데이터 출력 단자들(245out)을 포함할 수 있다. 카드 디텍션 단자(249)는 제 2 전압의 전원 단자(241)과 인접하게 배치될 수 있으며, 또한 접지된 단자일 수 있다.
제 3 열 단자들(250)은 제 2 데이터 단자들(255in, 255out) 및 하나 또는 그 이상의 접지 단자를 포함할 수 있다. 제 2 데이터 단자들(255in, 255out)은 한 쌍의 제 2 데이터 입력 단자들(255in), 한 쌍의 제 2 데이터 출력 단자들(255out)을 포함할 수 있다.
제 1 열 단자들(230)은 제 1 전압의 전원 단자(231)를 포함할 수 있다. 제 1 전압은, 예를 들면, 약 3.0 V 내지 약 3.5 V 사이의 값을 가질 수 있다. 제 1 전압은 메모리 카드(200) 내의 반도체 장치들 중 저속 동작을 하는 반도체 장치들에 공급될 수 있는데, 예를 들면, 메모리 카드(200) 내의 비휘발성 메모리 소자(294)에 공급될 수 있다.
제 2 열 단자들(240)은 제 2 전압의 전원 단자(241)를 포함할 수 있다. 제 2 전압은, 예를 들면, 약 1.5 V 내지 약 2.2 V 사이의 값을 가질 수 있다. 제 2 전압은 메모리 카드(200) 내의 반도체 장치들 중 고속 동작을 하는 반도체 장치들에 공급될 수 있는데, 예를 들면, 메모리 카드(200) 내의 메모리 컨트롤러(292)에 공급될 수 있다.
제 3 열 단자들(250)은 한 쌍의 제 2 데이터 입력 단자들(255in) 및 한 쌍의 제 2 데이터 출력 단자들(255out)을 가질 수 있다. 도 6에서는 제 2 데이터 출력 단자들(255out)이 제 2 데이터 입력 단자들(255in)보다 메모리 카드(200)의 중심 쪽에 위치하는 것으로 도시되었지만, 이들의 위치는 바뀔 수 있다.
한 쌍의 제 2 데이터 입력 단자들(255in)은 서로 동일한 치수를 가질 수 있으며, 한 쌍의 제 2 데이터 출력 단자들(255out)은 서로 동일한 치수를 가질 수 있다. 또한 제 2 데이터 입력 단자들(255in)과 제 2 데이터 출력 단자들(255out)은 서로 동일한 치수를 가질 수 있다.
제 2 데이터 입력 단자들(255in) 및 제 2 데이터 출력 단자들(255out)의 상기 제 1 방향의 길이는 제 3 열에 포함된 접지 단자들(253)의 제 1 방향 길이보다 짧을 수 있다.
제 3 열에 포함된 접지 단자들(253)의 선단부는 제 2 데이터 입력 단자들(255in) 및 제 2 데이터 출력 단자들(255out)의 선단부보다 삽입측 가장자리(221)에 더 가까울 수 있다.
제 3 열에 포함된 접지 단자들(253)의 후단부와 삽입측 가장자리(221) 사이의 거리는 제 2 데이터 입력 단자들(255in) 및 제 2 데이터 출력 단자들(255out)과 삽입측 가장자리(221) 사이의 거리와 비교하여 더 크거나 같을 수 있다.
나아가, 제 1 방향에 있어서, 제 2 데이터 입력 단자들(255in) 및 제 2 데이터 출력 단자들(255out)은 제 3 열에 포함된 접지 단자들(253) 밖으로 벗어나지 않을 수 있다.
제 2 열 단자들(240)은 메모리 카드(200)의 중심부 또는 그 근방에 배치될 수 있다. 이와 같이 배치함으로써, 메모리 컨트롤러(292)와의 거리 및 비휘발성 메모리 소자(294)와의 거리가 단축되고, 또한 라우팅(routing)도 단순화될 수 있어 고속 동작 및 회로 설계의 편리성을 기할 수 있게 된다.
예를 들면, 제 1 방향에 있어서, 제 2 열 단자들(240)의 중심과 메모리 카드(200)의 중심(M) 사이의 거리(d)는 메모리 카드(200)의 제 1 방향의 길이(L)의 20% 이내일 수 있다. 여기서, 제 2 열 단자들(240)은 제 1 방향으로 다양한 길이를 가질 수 있을 뿐만 아니라 각 단자들의 선단부와 후단부의 위치가 일정하지 않을 수 있는데, 제 2 열 단자들(240)의 중심은 제 1 데이터 입력 단자들(245in) 및 제 1 데이터 출력 단자들(245out) 중 삽입측 가장자리(221)에 가장 가까운 단자의 중심으로 정의한다.
제 2 데이터 입력 단자들(255in)과 제 2 데이터 출력 단자들(255out)은 사이에 접지 단자를 두고 이격되어 배치될 수 있다. 접지 단자는 제 2 데이터 입력 단자들(255in)과 제 2 데이터 출력 단자들(255out) 서로간에 신호 노이즈가 발생하는 것을 억제할 수 있다.
제 2 데이터 입력 단자들(255in)은 한 쌍의 접지 단자들 사이에 배치되어 쉴드되고, 또한 제 2 데이터 출력 단자들(255out)은 한 쌍의 접지 단자들 사이에 배치되어 쉴드될 수 있다. 제 2 데이터 입력 단자들(255in) 및 제 2 데이터 출력 단자들(255out)은 접지 단자들에 의하여 쉴드됨으로써, 보다 안정적으로 데이터를 입출력할 수 있다.
선택적으로, 제 2 데이터 입력 단자들(255in) 및 상기 제 2 데이터 출력 단자들(255out)은 하나의 접지 단자를 사이에 두고 이격되며, 제 2 데이터 입력 단자들(255in) 및 상기 제 2 데이터 출력 단자들(255out) 전체는 한 쌍의 접지 단자 사이에 위치할 수 있다. 다시 말해서, 제 2 데이터 입력 단자들(255in) 및 상기 제 2 데이터 출력 단자들(255out) 각각은 한 쌍의 접지 단자들 사이에 배치되어 쉴드되면서, 하나의 접지 단자를 공유할 수 있다. 다만, 제 2 데이터 입력 단자들(255in) 및 상기 제 2 데이터 출력 단자들(255out)은 공유하는 접지 단자를 가지지 않고 쉴드될 수 있다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 메모리 카드(200) 내부의 메모리 컨트롤러(292)를 나타내는 부분 투시도이다.
도 7a을 참조하면, 메모리 컨트롤러(292)는 제 1 데이터 입력 단자들(245in) 및 제 1 데이터 출력 단자들(245out)과 데이터를 송신 및 수신하는 제 1 신호 경로(261)로 연결되며, 제 2 데이터 입력 단자들(255in) 및 제 2 데이터 출력 단자들(255out)과 데이터를 송신 및 수신하는 제 2 신호 경로(262)로 연결된다.
메모리 컨트롤러(292)는 제 1 신호 경로(261) 및 제 2 신호 경로(262)를 통하여 호스트 또는 외부 장치와 전기 신호를 송신 및 수신할 수 있다. 제 1 신호 경로(261) 및 제 2 신호 경로(262)는 제 1 열 단자들(230)이 형성된 기판(210)의 일면과 대향하는 타면에 형성될 수 있다.
제 3 열 단자들(250)은 제 2 열 단자들(240)보다 삽입측 가장자리(221)에 인접하게 배열될 수 있다. 이 경우 도 2에서와 같이 데이터 입력 및 출력 단자들이 제 1 열에 배치되는 경우와 비교하여, 메모리 컨트롤러(292)와 제 2 데이터 입력 단자들(255in) 및 제 2 데이터 출력 단자들(255out)을 연결하는 신호 전달 경로가 단축될 수 있다.
도 7a 및 도 7b를 참조하면, 메모리 컨트롤러(292)는 제 1 신호 경로(261) 및 제 2 신호 경로(262)의 길이, 또는 경로의 길이 차이를 최소화하기 위하여 다양한 위치에 배치될 수 있다. 예를 들어, 메모리 컨트롤러(292)는 제 3 가장자리(227)에 인접하게 배치될 수 있다.
도 7a를 참조하면, 메모리 컨트롤러(292)는 제 1 가장자리(223)와 제 3 가장자리(227)가 만나는 부근에 인접하게 배치될 수 있다. 제 2 데이터 입력 단자들(255in) 및 제 1 데이터 입력 단자들(245in)이 제 1 방향으로 연장하는 위치상에 배치될 수 있으며, 제 2 데이터 출력 단자들(255out) 및 제 1 데이터 출력 단자들(245out)이 제 1 방향으로 연장하는 위치상에 배치될 수 있다.
도 7b를 참조하면, 메모리 컨트롤러(292)는 제 2 가장자리(225)와 제 3 가장자리(227)가 만나는 부근에 인접하게 배치될 수 있다. 제 2 데이터 출력 단자들(255out)은 제 1 데이터 입력 단자들(245in)이 제 1 방향으로 연장하는 위차상에 배치될 수 있으며, 제 2 데이터 입력 단자들(255in)은 접지 단자를 사이에 두고 제 2 데이터 출력 단자들(255out)과 이격되어 배치될 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 메모리 카드(200)의 평면도이다.
도 8a를 참조하면, 제 2 열 단자들(240) 및 제 3 열 단자들(250)은 제 2 열로부터 제 3 열까지 제 1 방향으로 연장하는 연장 접지 단자들(263)을 공유할 수 있다. 한 쌍의 제 1 데이터 입력 단자들(245in)은 연장 접지 단자들(263) 중 어느 한 쌍 사이에 배치되어 쉴드되며, 한 쌍의 제 1 데이터 출력 단자들(245out)은 연장 접지 단자들(263) 중 어느 한 쌍 사이에 배치되어 쉴드될 수 있다. 또한 한 쌍의 제 2 데이터 입력 단자들(255in)은 연장 접지 단자들(263) 중 어느 한 쌍 사이에 배치되어 쉴드되며, 한 쌍의 제 2 데이터 출력 단자들(255out)은 연장 접지 단자들(263) 중 어느 한 쌍 사이에 배치되어 쉴드될 수 있다.
연장 접지 단자들(263)의 선단부는 제 1 데이터 입력 단자들(245in) 및 제 1 데이터 출력 단자들(245out)의 선단부보다 삽입측 가장자리(221)에 가깝도록 배치될 수 있다. 또한 연장 접지 단자들(263)의 후단부는 제 2 데이터 입력 단자들(255in) 및 제 2 데이터 출력 단자들(255out)의 후단부보다 삽입측 가장자리(221)로부터 동일한 거리를 갖거나, 또는 삽입측 가장자리(221)로부터 먼 거리에 위치할 수 있다.
일 실시예로서, 제 1 데이터 입력 단자들(245in) 및 상기 제 2 데이터 입력 단자들(255in)은 동일한 한 쌍의 연장 접지 단자들(263a, 263b)에 의하여 쉴드되고, 또한 제 1 데이터 출력 단자들(245out) 및 상기 제 2 데이터 출력 단자들(255out)은 동일한 한 쌍의 연장 접지 단자들(263b, 263c)에 의하여 쉴드될 수 있다. 도 8a에서는 상기의 경우만 도시하였으나, 제 2 데이터 입력 단자들(255in)과 제 2 데이터 출력 단자들(255out)의 위치를 바꾸어, 제 1 데이터 입력 단자들(245in) 및 상기 제 2 데이터 출력 단자들(255out)은 동일한 한 쌍의 연장 접지 단자들(263a, 263b)에 의하여 쉴드되고, 제 1 데이터 출력 단자들(245out) 및 상기 제 2 데이터 입력 단자들(255in)은 동일한 한 쌍의 연장 접지 단자들(263b, 263c)에 의하여 쉴드될 수 있다.
제 2 열 및 제 3 열에 걸쳐 연장되는 연장 접지 단자들(263)을 배치하여 단자들 상호간의 간섭을 방지할 수 있다. 또한, 메모리 카드(200)가 소켓에 삽입되는 경우 접지 단자들에 대응하는 소켓의 핀의 위치가 일시적으로 이탈하여 발생하는 초과이동(over-travel) 현상을 방지할 수 있다.
나아가, 도 6을 참조하여 설명하면, 연장 접지 단자들(263) 이용함으로써, 소켓 핀을 제작 시에 제 3 열에 포함된 접지 단자들(253)에 대응하는 소켓 핀을 배치하지 않고, 제 2 열에 포함된 접지 단자들(243)에 대응하는 소켓 핀만으로 동작할 수 있다.
도 8b를 참조하면, 제 2 열 및 제 3 열은 제 2 열로부터 제 3 열까지 제 1 방향으로 연장하는 연장 접지 단자들(263)을 공유할 수 있으며, 또한 접지된 단자인 카드 디텍션 단자(249)도 제 2 열로부터 제 3 열까지 제 1 방향으로 연장하여 배치될 수 있다. 제 1 데이터 입력 단자들(245in) 및 제 1 데이터 출력 단자들(245out) 중 어느 하나는 연장 접지 단자들(263) 사이에 배치되어 쉴드되며, 나머지 다른 한 쌍의 단자들은 연장 접지 단자들(263) 중 어느 하나의 연장 접지 단자와 연장되지 않은 접지 단자 사이에 배치되어 쉴드될 수 있다. 또한, 제 2 데이터 입력 단자들(255in) 및 제 2 데이터 출력 단자들(255out) 중 어느 하나는 연장 접지 단자들(263) 사이에 배치되어 쉴드되며, 나머지 다른 한 쌍의 단자들은 연장 접지 단자들(263) 중 어느 하나의 연장 접지 단자와 카드 디텍션 단자(249) 사이에 배치되어 쉴드될 수 있다.
일 실시예로서, 제 1 데이터 입력 단자들(245in) 및 제 2 데이터 출력 단자들(255out)은 동일한 한 쌍의 연장 접지 단자들(263)에 의하여 쉴드되고, 제 2 데이터 입력 단자들(255in)은 하나의 연장 접지 단자(263a)와 카드 디텍션 단자(249) 사이에 배치되어 쉴드될 수 있다. 도 8b에서는 상기의 경우만 도시하였으나, 제 1 데이터 입력 단자들(245in)과 제 1 데이터 출력 단자들(245out)은 서로 위치를 바꾸어 쉴드될 수 있으며, 제 2 데이터 입력 단자들(255in)과 제 2 데이터 출력 단자들(255out)은 서로 위치를 바꾸어 쉴드될 수 있다.
제 2 열 및 제 3 열에 걸쳐 연장되는 연장 접지 단자들(263) 및 제 2 열 및 제 3 열에 걸쳐 연장되는 접지된 카드 디텍션 단자(249)를 배치하여 단자들 상호간의 간섭을 방지할 수 있다. 특히, 메모리 카드(200)가 소켓에 삽입되는 경우 접지 단자들에 대응하는 소켓의 핀의 위치가 일시적으로 이탈하여 발생하는 초과 이동(over-travel) 현상을 방지할 수 있으며, 또한 카드 디텍션 단자(249)에 대응하는 소켓의 핀의 초과 이동(over-travel) 현상을 방지할 수 있다.
나아가, 도 6을 함께 참조하여 설명하면, 연장 접지 단자들(263) 및 연장되는 카드 디텍션 단자(249)를 이용함으로써, 소켓 핀을 제작 시에 제 3 열에 포함된 접지 단자들(253)에 대응하는 소켓 핀을 배치하지 않고, 제 2 열에 포함된 접지 단자들(243)에 대응하는 소켓 핀만으로 동작할 수 있다.
도 9a 내지 도 9d는 본 발명의 기술적 사상의 일 실시예에 따른 메모리 카드(300)를 나타내는 평면도이다.
도 9a를 참조하면, 메모리 카드(300)는 메모리 컨트롤러(392) 및 비휘발성 메모리 소자(394)를 포함할 수 있다. 도 9a에서는 하나의 비휘발성 메모리 소자(394)를 도시하였지만, 둘 이상의 비휘발성 메모리 소자(394)들이 실장될 수 있다.
기판(310)은 삽입측 가장자리(321)에 인접하여 배열되는 복수의 제 1 열 단자들(330), 제 1 열 단자들(330)보다 삽입측 가장자리(321)로부터 더 이격되어 배열되는 복수의 제 2 열 단자들(340), 및 제 2 열 단자들(340)보다 삽입측 가장자리(321)로부터 더 이격되어 배열되는 복수의 제 3 열 단자들(350)을 포함할 수 있다.
제 1 열 단자들(330)은 제 1 전압의 전원 단자(331), 및 하나 또는 그 이상의 접지 단자를 포함할 수 있다.
제 1 전압은, 예를 들면, 약 3.0 V 내지 약 3.5 V 사이의 값을 가질 수 있다. 제 1 전압은 메모리 카드(300) 내의 반도체 장치들 중 저속 동작을 하는 반도체 장치들에 공급될 수 있는데, 예를 들면, 메모리 카드(300) 내의 비휘발성 메모리 소자(394)에 공급될 수 있다.
제 2 열 단자들(340)은 제 2 전압의 전원 단자(341), 데이터 단자들(345in, 345out), 레퍼런스 클락 단자(347), 카드 디텍션 단자(349) 및 하나 또는 그 이상의 접지 단자를 포함할 수 있다. 데이터 단자들(345in, 345out)은 한 쌍의 데이터 입력 단자들(345in), 및 한 쌍의 데이터 출력 단자들(345out)을 포함할 수 있다. 카드 디텍션 단자(249)는 제 2 전압의 전원 단자(341)와 인접하게 배치될 수 있으며, 또한 접지된 단자일 수 있다.
제 2 전압은, 예를 들면, 약 1.5 V 내지 약 2.2 V 사이의 값을 가질 수 있다. 제 2 전압은 메모리 카드(300) 내의 반도체 장치들 중 고속 동작을 하는 반도체 장치들에 공급될 수 있는데, 예를 들면, 메모리 카드(300) 내의 메모리 컨트롤러(392)에 공급될 수 있다.
제 3 열 단자들(350)은 제 3 전압의 전원 단자(351)를 포함할 수 있다.
제 3 열 단자들(350)은 제 3 전압의 전원 단자(351)를 포함할 수 있다. 제 3 전압은, 예를 들면, 약 1.0 V 내지 약 1.5 V 사이의 값을 가질 수 있다. 제 3 전압은 메모리 카드(300) 내의 반도체 장치들 중 고속 동작을 하는 반도체 장치들에 공급될 수 있는데, 예를 들면, 메모리 카드(300) 내의 메모리 컨트롤러(392)에 공급될 수 있다.
메모리 컨트롤러(392)는 제 2 전압 및 제 3 전압 중의 어느 하나의 전압을 선택적으로 공급받을 수 있다. 다만 이에 한정하는 것은 아니며, 메모리 컨트롤러는 복수개로 구성되며, 제 2 전압의 전원 단자(341) 및 제 3 전압의 전원 단자(351)는 서로 다른 메모리 컨트롤러에 전압을 공급할 수 있다.
제 3 전압의 전원 단자(351)는 제 2 전압의 전원 단자(341)로부터 제 1 방향으로 이격되는 위치에 배치될 수 있다. 이때, 제 3 전압의 전원 단자(351)는 데이터 단자들(345in, 345out)이 제 1 방향을 따라서 연장하는 위치와 중첩되지 않는다. 이로써, 메모리 카드(300)가 삽입될 때, 데이터 단자들(345in, 345out)에 대응되는 소켓 핀이 제 3 전압의 전원 단자(351)와 불필요하게 접촉하여 오작동이 발생하는 것을 방지할 수 있다.
데이터 단자들(345in, 345out)이 호스트와 연결된 상태에서, 제 2 전압의 전원 단자(341)에 대응하는 소켓 핀이 제 2 전압의 전원 단자(341)로부터 이탈하여 오작동이 일어나는 것을 방지하기 위하여, 제 2 전압의 전원 단자(341)의 제 1 방향 길이는 데이터 단자들(345in, 345out)의 제 1 방향 길이보다 길 수 있다. 이 때, 제 2 전압의 전원 단자(341)의 선단부는 데이터 단자들(345in, 345out)의 선단부보다 삽입측 가장자리(321)에 더 가깝도록 배치될 수 있으고, 제 2 전압의 전원 단자(341)의 후단부는 데이터 단자들(345in, 345out)의 후단부보다 삽입측 가장자리(321)에 더 멀도록 배치될 수 있다. 즉, 제 1 방향에 있어서, 데이터 단자들(345in, 345out)은 제 2 전압의 전원 단자(341)의 밖으로 벗어나지 않을 수 있다.
또한, 제 3 전압의 전원 단자(351)의 제 1 방향의 길이는 제 2 전압의 전원 단자(341)의 제 1 방향의 길이와 실질적으로 동일할 수 있으며, 바꿔 말해서 제 3 전압의 전원 단자(351)의 제 1 방향의 길이는 데이터 단자들(345in, 345out)의 제 1 방향 길이보다 길 수 있다. 이로써, 제 3 전압의 전원 단자(351)에 대응하는 소켓 핀이 제 3 전압의 전원 단자(351)를 이탈하여 발생하는 오작동을 방지할 수 있다.
도 9b를 참조하면, 제 3 전압의 전원 단자(351)는 레퍼런스 클락 단자(347)로부터 제 1 방향으로 이격되는 위치에 배치될 수 있다. 이때, 제 3 전압의 전원 단자(351)는 데이터 단자들(345in, 345out)이 제 1 방향을 따라서 연장하는 위치와 중첩되지 않는다. 이로써, 메모리 카드(300)가 삽입될 때, 데이터 단자들(345in, 345out)에 대응되는 소켓 핀이 제 3 전압의 전원 단자(351)와 불필요하게 접촉하여 발생하는 오작동을 방지할 수 있다. 또한 레퍼런스 클락 단자(347)에는 약 1.2 V의 전압이 인가될 수 있으므로, 제 3 전압의 전원 단자(351)와 동일한 레벨의 전압이 인가될 수 있다. 따라서, 완전 삽입 시 레퍼런스 클락 단자(347)에 대응하는 소켓 핀이 제 3 전압의 전원 단자(351)와 접촉하더라도 오작동이 발생하는 것을 방지할 수 있다.
도 9a 및 도 9b에서, 메모리 컨트롤러(392)는 데이터 단자들(345in, 345out)과 데이터를 송신 및 수신하는 신호 경로와 연결된다. 도 3과 비교할 때, 메모리 카드(300)는 제 2 열에만 데이터 단자들(345in, 345out)을 포함하며, 그에 따라 메모리 컨트롤러(392)는 단일의 신호 경로로 데이터 단자들(345in, 345out)과 연결될 수 있다.
도 9c를 참조하면, 제 1 열의 단자들(330)은 제 1 데이터 단자들(335in, 335out)을 포함하며, 제 2 열의 단자들(340)은 제 2 데이터 단자들(345in, 345out)을 포함할 수 있다. 이 때, 제 3 전압의 전원 단자(351)는 도 9a 및 도 9b를 참조하여 설명한 제 3 전압의 전원 단자(351)의 위치 및 길이를 가질 수 있다. 도면에서는 제 3 전압의 전원 단자(351)는 제 2 전압의 전원 단자(341)로부터 제 1 방향으로 이격되어 위치하는 것으로 도시하였으나, 레퍼런스 클락 단자(347)로부터 제 1 방향으로 이격되어 위치할 수 있다. 메모리 카드(300)가 완전 삽입되더라도, 제 3 전압의 전원 단자(351)는 제 1 열에 배치된 제 1 데이터 단자들(335in, 335out)에 대응하는 소켓 핀과 접촉할 우려가 없다. 따라서 제 1 데이터 단자들(335in, 335out)이 제 3 전압의 전원 단자(351)가 제 1 방향으로 연장하는 위치에 위치하더라도, 소켓 핀의 불필요한 접촉으로 인한 오작동이 발생하지 않는다.
도 9d를 참조하면, 제 2 열 단자들(340)은 제 1 데이터 단자들(345in, 345out)을 포함하며, 제 3 열 단자들(350)은 제 2 데이터 단자들(355in, 355out)을 포함할 수 있다. 이 때, 제 3 전압의 전원 단자(351)는 도 9a 및 도 9b를 참조하여 설명한 제 3 전압의 전원 단자(351)의 위치 및 길이를 가질 수 있다. 도면에서는 제 3 전압의 전원 단자(351)는 제 2 전압의 전원 단자(341)로부터 제 1 방향으로 이격되어 위치하는 것으로 도시하였으나, 레퍼런스 클락 단자(347)로부터 제 1 방향으로 이격되어 위치할 수 있다. 제 3 전압의 전원 단자(351)의 제 1 방향으로 연장하는 위치에는 제 1 데이터 단자들(345in, 345out) 내지 제 2 데이터 단자들(355in, 355out)이 위치하지 않으므로, 소켓 핀의 불필요한 접촉으로 인한 오작동은 문제되지 않는다.
도 9c 및 도 9d에서, 메모리 카드(300)은 2 개의 열에 각각 데이터 단자들을 포함하며, 메모리 컨트롤러(도 9a의 392)는 2 개의 열에 포함된 데이터 단자들 각각과 신호 경로를 통하여 연결될 수 있다.
도 10은 본 발명의 실시예들에 따른 메모리 카드(100, 200, 300)를 이용한 시스템(500)을 보여주는 개략도이다.
도 10을 참조하면, 시스템(500)은 소켓(520), 전술한 실시예들을 참조하여 설명된 메모리 카드(100, 200, 300), 카드 인터페이스 제어기(530) 및 호스트(540)를 포함한다. 소켓(520)은 삽입이 가능하고 메모리 카드(100)와 접촉되도록 제공될 수 있다. 소켓(520)은 메모리 카드(100, 200, 300)의 제 1 열 단자들(130, 230, 330) 및 제 2 열 단자들(140, 240, 340)에 전기적으로 연결되도록 구성될 수 있으며 또는 메모리 카드(100, 200, 300)의 제 1 열 단자들(130, 230, 330), 제 2 열 단자들(140, 240, 340), 및 제 3 열 단자들(250, 350)에 전기적으로 연결되도록 구성될 수 있다. 카드 인터페이스 제어기(530)는 소켓(520)을 통해서 메모리 카드(100, 200, 300)와의 데이터 교환을 제어할 수 있다. 카드 인터페이스 제어기(530)는 또한 메모리 카드(100, 200, 300) 내에 데이터를 저장하기 위해서 이용될 수 있다. 호스트(540)는 카드 인터페이스 제어기(530)를 제어할 수 있다.
도 11은 도 10의 소켓(520)을 보다 상세하게 나타낸 개략도이다.
도 11를 참조하면, 위에서 설명한 메모리 카드(100, 200, 300)가 삽입될 수 있는 소켓(520)이 제공된다.
소켓(520)은 메모리 카드(100, 200, 300)의 제 1 열 단자들(130, 230, 330)에 대응되는 제 1 열 대응 소켓 핀들(521), 메모리 카드(100, 200, 300)의 제 2 열 단자들(140, 240, 340)에 대응되는 제 2 열 대응 소켓 핀들(522), 및 메모리 카드(100, 200, 300)의 제 3 열 단자들(250, 350)에 대응되는 제 3 열 대응 소켓 핀들(523)을 포함할 수 있다. 제 3 열 단자들을 포함하지 않는 메모리 카드(100)를 수용하는 소켓(520)의 경우 제 3 열 대응 소켓 핀들(523)을 포함하지 않을 수 있다. 또한 제 1 열 대응 소켓 핀들(521), 제 2 열 대응 소켓 핀들(522), 제 3 열 대응 소켓 핀들(523)을 수용할 수 있는 하우징(525)을 포함할 수 있다.
메모리 카드(100, 200, 300)는 하우징(525) 내로 삽입되어 제 1 열 대응 소켓 핀들(521), 제 2 열 대응 소켓 핀들(522) 및 제 3 열 대응 소켓 핀들(523)과 접촉함으로써 동작될 수 있다.
도 10을 참조하여 설명한 바와 같이 소켓(520)은 제 1 열 대응 소켓 핀들(521), 제 2 열 대응 소켓 핀들(522) 및 제 3 열 대응 소켓 핀들(523)에 전원, 신호 및/또는 데이터를 입출력할 수 있는 카드 인터페이스 제어기(530)와 전기적으로 연결될 수 있다.
삽입된 메모리 카드(100, 200, 300)의 대응되는 특정 단자가 접지 단자이면 삽입된 메모리 카드(100, 200, 300)를 제 1 유형의 카드로 인식하고, 특정 단자가 접지 단자가 아니면 삽입된 메모리 카드(100, 200, 300)를 제 2 유형의 카드로 인식하도록 구성된 소켓 핀이 제 1 열 대응 소켓 핀들(521), 제 2 열 대응 소켓 핀들(522) 및 제 3 열 대응 소켓 핀들(523) 중에 존재할 수 있다.
도 12는 본 발명의 기술적 사상에 의한 메모리 카드(2000)의 구성을 나타낸 개략도이다.
구체적으로, 메모리 카드(2000)는 제어기(2100)와 메모리(2200)가 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들면, 제어기(2100)에서 명령을 내리면, 메모리(2200)는 데이터를 전송할 수 있다. 메모리 카드(2000)는 위에서 설명한 메모리 카드일 수 있다.
도 13은 본 발명의 기술적 사상에 따른 메모리 카드를 포함하는 메모리 장치(3200)의 일 예를 도시한 블록도이다.
도 13을 참조하면, 본 발명의 일 실시예에 따른 메모리 장치(3200)는 메모리 카드(3210)를 포함한다. 메모리 카드(3210)는 상술된 실시예들에 개시된 메모리 카드들 중에서 적어도 하나를 포함할 수 있다. 또한, 메모리 카드(3210)는 다른 형태의 반도체 기억 소자(예를 들면, 비휘발성 기억 장치 및/또는 에스램 장치등)를 더 포함할 수 있다. 메모리 장치(3200)는 호스트(Host)와 메모리 카드(3210) 간의 데이터 교환을 제어하는 메모리 컨트롤러(3220)를 포함할 수 있다.
메모리 컨트롤러(3220)는 메모리 장치의 전반적인 동작을 제어하는 프로세싱 유닛(3222)을 포함할 수 있다. 또한, 메모리 컨트롤러(3220)는 프로세싱 유닛(3222)의 동작 메모리로써 사용되는 에스램(3221, SRAM)을 포함할 수 있다. 이에 더하여, 메모리 컨트롤러(3220)는 호스트 인터페이스(3223), 메모리 인터페이스(3225)를 더 포함할 수 있다. 호스트 인터페이스(3223)는 메모리 장치(3200)와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있다. 메모리 인터페이스(3225)는 메모리 컨트롤러(3220)와 메모리 카드(3210)를 접속시킬 수 있다. 더 나아가서, 메모리 컨트롤러(3220)는 에러 정정 블록(3224, ECC)을 더 포함할 수 있다. 에러 정정 블록(3224)은 메모리 카드(3210)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 메모리 장치(3200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 메모리 장치(3200)는 컴퓨터 시스템의 하드디스크를 대체할 수 있는 솔리드 스테이트 드라이브(SSD, Solid State Drive)로도 구현될 수 있다.
도 14은 본 발명의 기술적 사상에 따른 메모리 카드를 포함하는 전자 시스템(4100)의 일 예를 도시한 블록도이다.
도 14을 참조하면, 본 발명의 일 실시예에 따른 전자 시스템(4100)은 컨트롤러(4110), 입출력 장치(4120, I/O), 메모리 장치(4130, memory device), 인터페이스(4140) 및 버스(4150, bus)를 포함할 수 있다. 컨트롤러(4110), 입출력 장치(4120), 메모리 장치(4130) 및/또는 인터페이스(4140)는 버스(4150)를 통하여 서로 결합될 수 있다. 버스(4150)는 데이터들이 이동되는 통로에 해당한다.
컨트롤러(4110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로 컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(4120)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 메모리 장치(4130)는 데이터 및/또는 커맨드 등을 저장할 수 있다. 메모리 장치(4130)는 상술된 실시예들에 개시된 메모리 카드들 중에서 적어도 하나를 포함할 수 있다. 또한, 메모리 장치(4130)는 다른 형태의 반도체 메모리 소자(예를 들면, 비휘발성 메모리 장치 및/또는 에스램 장치등)를 더 포함할 수 있다. 인터페이스(4140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(4140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(4140)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 전자 시스템(4100)은 컨트롤러(4110)의 동작을 향상시키기 위한 동작 메모리 소자로서, 고속의 디램 소자 및/또는 에스램 소자 등을 더 포함할 수도 있다.
전자 시스템(4100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 15는 본 발명의 실시예에 따른 전자 장치를 포함하는 서버 시스템에 대한 네트워크 구현 예를 나타내는 블록도이다.
도 15를 참조하면, 본 발명의 실시예에 따른 네트워크 시스템(5000)은 네트워크(5200)를 통해 연결되는 서버 시스템(5100) 및 다수의 터미널(5300, 5400, 5500)들을 포함할 수 있다. 본 발명의 실시예에 따른 서버 시스템(5100)은 네트워크(5200)에 연결되는 다수의 터미널(5300, 5400, 5500)들로부터 수신되는 요청을 처리하는 서버(5110) 및 터미널(5300, 5400, 5500)들로부터 수신되는 요청에 대응되는 데이터를 저장하는 전자 장치(5120)를 포함할 수 있다. 이 때, 전자 장치(5120)는 본 발명의 실시예들에 따른 메모리 카드(100, 200, 300)를 포함할 수 있다. 전자 장치(5120)는 예를 들면, 솔리드 스테이트 디스크(SSD)일 수 있다.
한편, 본 발명에 따른 전자 장치는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 예를 들면, 본 발명에 따른 전자 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic MetricQuad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
100: 메모리 카드 110: 기판
121: 삽입측 가장자리 123: 제 1 가장자리
125: 제 2 가장자리 127: 제 3 가장자리
130: 제 1 열 단자들 131: 제 1 전압의 전원 단자
133: 제 1 접지 단자 135in: 제 1 데이터 입력 단자들
135out: 제 1 데이터 출력 단자들 140: 제 2 열 단자들
141: 제 2 전압의 전원 단자 143: 제 2 열에 포함된 접지 단자들
145in: 제 2 데이터 입력 단자들 145out: 제 2 데이터 출력 단자들
147: 레퍼런스 클락 단자 149: 카드 디텍션 단자
161: 제 1 신호 경로 162: 제 2 신호 경로
183: 와이어 192: 메모리 컨트롤러
194: 비휘발성 메모리 소자

Claims (10)

  1. 2 쌍의 대향하는 가장자리들을 갖는 기판;
    상기 기판의 삽입측 가장자리(edge)에 인접하여 배열되고 제 1 전원 단자, 제 1 접지 단자, 제 1 데이터 단자들을 포함하는 복수의 제 1 열 단자들;
    상기 제 1 열 단자들보다 상기 삽입측 가장자리로부터 이격되어 배열되고 제 2 전원 단자, 제 2 데이터 단자들을 포함하는 복수의 제 2 열 단자들; 및
    상기 기판 상에 배치되는 비휘발성 메모리 소자 및 메모리 컨트롤러;
    를 포함하고,
    상기 제 1 전원 단자는 상기 비휘발성 메모리 소자에 제 1 전압의 전원을 공급하도록 구성되고,
    상기 제 2 전원 단자는 상기 메모리 컨트롤러에 제 2 전압의 전원을 공급하도록 구성되고,
    상기 제 1 전압은 상기 제 2 전압과 상이한 것을 특징으로 하는 메모리 카드.
  2. 제 1 항에 있어서,
    상기 제 1 데이터 단자들은 한 쌍의 제 1 데이터 입력 단자들, 및 한 쌍의 제 1 데이터 출력 단자들을 포함하며,
    상기 제 2 데이터 단자들은 한 쌍의 제 2 데이터 입력 단자들, 및 한 쌍의 제 2 데이터 출력 단자들을 포함하는 것을 특징으로 하는 메모리 카드.
  3. 제 2 항에 있어서,
    상기 제 1 데이터 입력 단자들 및 상기 제 1 데이터 출력 단자들은 접지 단자를 사이에 두고 이격되어 배치되며,
    상기 제 2 데이터 입력 단자들 및 상기 제 2 데이터 출력 단자들은 접지 단자를 사이에 두고 이격되어 배치되는 것을 특징으로 하는 메모리 카드.
  4. 제 2 항에 있어서,
    상기 제 2 열 단자들은 상기 제 2 전원 단자와 인접하여 위치하는 카드 디텍션 단자를 더 포함하며,
    상기 카드 디텍션 단자는 접지된 단자인 것을 특징으로 하는 메모리 카드.
  5. 제 4 항에 있어서,
    상기 카드 디텍션 단자의 선단부와 상기 삽입측 가장자리 사이에는 어떠한 단자도 배치되지 않는 것을 특징으로 하는 메모리 카드.
  6. 제 4 항에 있어서,
    상기 삽입측 가장자리로부터 상기 카드 디텍션 단자의 선단부 사이의 거리는 상기 삽입측 가장자리로부터 상기 제 2 전원 단자의 선단부 사이의 거리와 비교하여 동일하거나 더 짧은 것을 특징으로 하는 메모리 카드.
  7. 제 4 항에 있어서,
    상기 삽입측 가장자리로부터 상기 카드 디텍션 단자의 후단부까지의 거리는 상기 삽입측 가장자리로부터 상기 제 2 전원 단자의 후단부까지의 거리와 비교하여 동일하거나 더 긴 것을 특징으로 하는 메모리 카드.
  8. 제 1 항에 있어서,
    상기 제 1 전압은 상기 제 2 전압보다 큰 것을 특징으로 하는 메모리 카드.
  9. 2 쌍의 대향하는 가장자리들을 갖는 기판;
    상기 기판의 삽입측 가장자리(edge)에 인접하여 배열되고 제 1 전원 단자, 제 1 접지 단자를 포함하는 복수의 제 1 열 단자들;
    상기 제 1 열 단자들보다 상기 삽입측 가장자리로부터 이격되어 배열되고 제 2 전원 단자, 제 1 데이터 단자들을 포함하는 복수의 제 2 열 단자들;
    상기 제 2 열 단자들보다 상기 삽입측 가장자리로부터 이격되어 배열되고 제 2 데이터 단자들을 포함하는 복수의 제 3 열 단자들; 및
    상기 기판 상에 배치되는 비휘발성 메모리 소자 및 메모리 컨트롤러;
    를 포함하고,
    상기 제 1 전원 단자는 상기 비휘발성 메모리 소자에 제 1 전압의 전원을 공급하도록 구성되고,
    상기 제 2 전원 단자는 상기 메모리 컨트롤러에 제 2 전압의 전원을 공급하도록 구성되고,
    상기 제 1 전압은 상기 제 2 전압과 상이한 것을 특징으로 하는 메모리 카드.
  10. 제어부;
    데이터를 입력 또는 출력할 수 있는 입출력부;
    데이터를 저장할 수 있는 메모리 장치;
    외부 장치와 데이터를 전송할 수 있는 인터페이스부; 및
    상기 제어부, 상기 입출력부, 상기 메모리 장치 및 상기 인터페이스부를 서로 통신 가능하도록 연결하는 버스;
    를 포함하고,
    상기 메모리 장치는 메모리 카드를 포함하며,
    상기 메모리 카드는 제 1 항의 메모리 카드인 것을 특징으로 하는 전자 시스템.
KR1020150094934A 2014-08-12 2015-07-02 메모리 카드 KR102420587B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/824,061 US10157678B2 (en) 2014-08-12 2015-08-11 Memory card
US15/989,070 US10224110B2 (en) 2014-08-12 2018-05-24 Memory card
US16/215,278 US10347345B2 (en) 2014-08-12 2018-12-10 Memory card
US16/434,914 US10497450B2 (en) 2014-08-12 2019-06-07 Memory card

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140104542 2014-08-12
KR20140104542 2014-08-12

Publications (2)

Publication Number Publication Date
KR20160019854A KR20160019854A (ko) 2016-02-22
KR102420587B1 true KR102420587B1 (ko) 2022-07-14

Family

ID=55445509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150094934A KR102420587B1 (ko) 2014-08-12 2015-07-02 메모리 카드

Country Status (2)

Country Link
US (1) US10497450B2 (ko)
KR (1) KR102420587B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102646895B1 (ko) * 2016-09-29 2024-03-12 삼성전자주식회사 메모리 카드 및 이를 포함하는 스토리지 시스템
CN109948767A (zh) * 2018-02-01 2019-06-28 华为技术有限公司 存储卡和终端
US11461260B2 (en) * 2021-02-19 2022-10-04 Western Digital Technologies, Inc. Memory card operable with multiple host interfaces

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041629A (ja) * 2003-11-04 2007-02-15 Renesas Technology Corp メモリカード及び半導体装置
US20100312965A1 (en) * 2009-06-04 2010-12-09 James Cooke Advanced detection of memory device removal, and methods, devices and connectors
US20110145465A1 (en) * 2009-12-14 2011-06-16 Kabushiki Kaisha Toshiba Semiconductor memory card

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305535B2 (en) * 2003-04-17 2007-12-04 Sandisk Corporation Memory cards including a standard security function
KR101149887B1 (ko) 2004-04-01 2012-06-11 삼성전자주식회사 멀티 채널 메모리 카드 및 그것의 제어 방법
JP4651332B2 (ja) 2004-04-26 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカード
US20050281010A1 (en) 2004-06-18 2005-12-22 Super Talent Electronics, Inc. Contact pad arrangement for integrated SD/MMC system
US7488620B2 (en) 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
JP4843447B2 (ja) 2006-03-31 2011-12-21 株式会社東芝 半導体装置とそれを用いたメモリカード
US20070257116A1 (en) 2006-05-04 2007-11-08 Hsiang-An Hsieh Interface detection method of a multiple mode micro memory card
US20070258220A1 (en) 2006-05-08 2007-11-08 Li-Pai Chen Multiple mode micro memory card
TWI309836B (en) 2006-08-21 2009-05-11 Realtek Semiconductor Corp A memory card reader controller with spread spectrum clock
GB2475362B (en) 2008-09-04 2013-03-27 T Data Systems S Pte Ltd Method and apparatus for wireless digital content management
EP2465040A1 (en) 2009-08-14 2012-06-20 SanDisk IL Ltd. Dual interface card with backward and forward compatibility
US10157678B2 (en) 2014-08-12 2018-12-18 Samsung Electronics Co., Ltd. Memory card

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041629A (ja) * 2003-11-04 2007-02-15 Renesas Technology Corp メモリカード及び半導体装置
US20100312965A1 (en) * 2009-06-04 2010-12-09 James Cooke Advanced detection of memory device removal, and methods, devices and connectors
US20110145465A1 (en) * 2009-12-14 2011-06-16 Kabushiki Kaisha Toshiba Semiconductor memory card

Also Published As

Publication number Publication date
US10497450B2 (en) 2019-12-03
US20190287630A1 (en) 2019-09-19
KR20160019854A (ko) 2016-02-22

Similar Documents

Publication Publication Date Title
US10347345B2 (en) Memory card
US11043247B2 (en) Memory card
KR102168170B1 (ko) 메모리 카드
CN107886149B (zh) 存储器卡以及包括其的存储系统
US10497450B2 (en) Memory card
US10374342B2 (en) Memory card and electronic apparatus including the same
US10998281B2 (en) Semiconductor packages
US9368507B2 (en) Semiconductor structure
US20210103791A1 (en) Card type solid state drive
CN103871980A (zh) 半导体封装件和用于路由封装件的方法
US20220328412A1 (en) Semiconductor packages
US11307637B2 (en) Universal flash storage memory card
US9799411B2 (en) Memory module set having offset memory module units facilitating pin connections to main IC, and semiconductor memory device and system including the same
US11832383B1 (en) Shared vias for differential pair trace routing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right