CN107886149B - 存储器卡以及包括其的存储系统 - Google Patents

存储器卡以及包括其的存储系统 Download PDF

Info

Publication number
CN107886149B
CN107886149B CN201710832443.0A CN201710832443A CN107886149B CN 107886149 B CN107886149 B CN 107886149B CN 201710832443 A CN201710832443 A CN 201710832443A CN 107886149 B CN107886149 B CN 107886149B
Authority
CN
China
Prior art keywords
memory
terminals
protocol
volatile memory
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710832443.0A
Other languages
English (en)
Other versions
CN107886149A (zh
Inventor
李仁宰
金光洙
柳炯宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107886149A publication Critical patent/CN107886149A/zh
Application granted granted Critical
Publication of CN107886149B publication Critical patent/CN107886149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0712—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of triggering distinct operating modes or functions dependent on the strength of an energy or interrogation field in the proximity of the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

提供了一种存储器卡以及包括其的存储系统。存储器卡包括第一组端子和第二组端子、至少一个控制器以及第一非易失性存储器和第二非易失性存储器。第一组端子与基底的插入侧处的边缘相邻，并包括提供第一电压的第一电源端子。第二组端子比第一组端子远地与插入侧处的边缘间隔开，并且包括提供第二电压的第二电源端子。至少一个存储器控制器连接到第一组端子和第二组端子，并且第一非易失性存储器和第二非易失性存储器独立地连接到至少一个控制器。当第一组端子和第二组端子连接到外部主机时，至少一个控制器同时访问第一非易失性存储器和第二非易失性存储器。

Description

存储器卡以及包括其的存储系统
于2016年9月29日提交的发明名称为“存储器卡以及包括其的存储系统(MemoryCards and Storage Systems Including the Same)”的第10-2016-0125247号韩国专利申请通过引用全部包含于此。
技术领域
这里描述的一个或更多个实施例涉及存储器卡以及包括存储器卡的存储系统。
背景技术
存储器装置可以由各种半导体材料制造。示例包括硅、锗、砷化镓和磷化铟。一些存储器装置是易失性存储器装置，而另一些是非易失性存储器装置。易失性存储器装置在断电时会丢失存储的内容。易失性存储器装置的示例包括静态随机存取存储器、动态RAM和同步DRAM。非易失存储器装置在断电时保留存储的内容。非易失存储器装置的示例包括只读存储器、可编程ROM、电可编程ROM、电可擦除和可编程ROM、闪存装置、相变RAM、磁阻RAM、电阻RAM和铁电RAM。
非易失性存储器可以用作计算装置的存储器。例如，非易失性存储器可以用于形成用于计算机的固态驱动器(SSD)、用于移动装置的嵌入式存储器以及从计算机或移动装置可拆卸的可拆卸存储器卡。
发明内容
根据一个或更多个实施例，存储器卡包括：基底，包括两对边缘，每对中的边缘彼此相对布置；第一组端子，与基底的插入侧处的边缘相邻，第一组端子包括提供第一电压的第一电源端子；第二组端子，比第一组端子远地与插入侧处的边缘间隔开，第二组端子包括提供第二电压的第二电源端子；至少一个存储器控制器，连接到第一组端子和第二组端子；至少一个第一非易失性存储器，连接到至少一个存储器控制器；至少一个第二非易失性存储器，其独立于第一非易失性存储器连接到至少一个存储器控制器，其中，当第一组端子和第二组端子连接到外部主机时，至少一个存储器控制器将同时访问第一非易失性存储器和第二非易失性存储器。
根据一个或更多个其它实施例，存储系统包括：主机；插口，电连接到主机；存储器卡，将被插入到插口中，并包括：基底，具有两对边缘，每对中的边缘彼此相对地布置；第一组端子，与基底的插入侧处的边缘相邻，第一组端子包括提供第一电压的第一电源端子；第二组端子，比第一组端子远地与插入侧处的边缘间隔开，第二组端子包括提供第二电压的第二电源端子；至少一个存储器控制器，连接到第一组端子和第二组端子；至少一个第一非易失性存储器，连接到至少一个存储器控制器；至少一个第二非易失性存储器，与第一非易失性存储器独立地连接到至少一个存储器控制器，其中，当第一组端子和第二组端子连接到主机时，至少一个存储器控制器将同时访问第一非易失性存储器和第二非易失性存储器。
根据一个或更多个其它实施例，存储器卡包括：多个连接件；至少一个控制器，当存储器卡上的第一端子和第二端子结合到主机时，至少一个控制器同时访问第一非易失性存储器和第二非易失性存储器，其中，第一非易失性存储器和第二非易失性存储器通过连接件独立地结合到所述至少一个控制器。
附图说明
通过参照附图详细地描述示例性实施例，特征对于本领域技术人员而言将变得明显，在附图中：
图1示出了存储系统的实施例；
图2示出了存储器卡的实施例；
图3示出了图2中的存储器卡的另一视图；
图4示出了包括存储器控制器的实施例；
图5示出了存储器卡的另一视图；
图6示出了存储器控制器和非易失性存储器装置的实施例；
图7示出了非易失性存储器装置的实施例；
图8示出了存储器单元阵列的实施例；
图9示出了包括存储器块的实施例；
图10示出了包括存储器控制器和非易失性存储器装置的实施例；
图11示出了存储器卡的另一实施例；
图12示出了图11中的存储器卡的另一视图；
图13示出了包括存储器控制器和多个非易失性存储器装置的实施例；
图14示出了存储器卡的实施例；
图15示出了存储器卡的实施例；
图16示出了包括存储器卡的系统的实施例；
图17示出了插口的实施例；
图18示出了计算系统的实施例。
具体实施方式
图1示出了可以包括主机装置20和存储装置(或存储器卡)100的存储系统10的实施例。存储系统10可以是例如数据存储系统。主机装置20与存储装置100通信，并且向存储装置100发送信号SIG并且/或者从存储装置100接收信号SIG。主机装置20可以向存储装置100施加控制信号，并从存储装置100接收数据。
存储装置100与主机装置20通信，以基于主机装置20的控制实施操作。存储装置100可以包括一个或更多个非易失性存储器，例如闪存、PRAM、MRAM和/或RRAM。在示例性实施例中，存储装置100可以是连接到主机装置20或者从主机装置20拆卸的可拆卸存储器卡。当存储装置100是可拆卸存储器卡时，存储装置100可以是例如基于至少两个协议与主机装置通信的混合存储器卡。主机装置20可以支持例如符合各种卡接口的各种协议。
图2示出了可以具有两对边缘并且每对的边缘彼此相对地布置的存储器卡100的实施例。边缘可以包括位于存储器卡被插入到插口中的插入侧处的边缘(例如，插入边缘)121、与位于插入侧处的边缘121邻接的第一边缘123和第二边缘125、以及与位于插入侧处的边缘121相对的第三边缘127。因此，插入边缘121和第三边缘127可以提供两对边缘中的一对，第一边缘123和第二边缘125可以形成另一对。位于插入侧处的边缘121和第三边缘127可以基本彼此平行。这里的第一方向指示与插入侧处的边缘121基本垂直的方向。
此外，存储器卡110的基底110可以包括与插入边缘121相邻的第一组端子130以及与第一组端子130间隔开并远离插入边缘121的第二组端子140。
第一组端子130可以包括供应第一电压的第一电源端子(VCC)131、第一数据端子(DAT0与DAT1)135和第一数据端子(DAT2与DAT3)136、至少一个接地端子(VSS)133、时钟端子(CLK)137以及命令端子(CMD)138。第一数据端子135和136可以包括接收数据的一对第一数据输入端子135以及输出数据的一对第一数据输出端子136。
第二组端子140可以包括供应第二电压的第二电源端子(VCCQ)141、第二数据端子(DIN_t与DIN_c)145和第二数据端子(DOUT_t与DOUT_c)146、参考时钟端子(RCLK)147、卡检测端子(C/D)149以及至少一个接地端子(VSS)143。第二数据端子145和146可以包括接收数据的一对第二数据输入端子145以及输出数据的一对第二数据输出端子146。
第一组端子130包括供应第一电压的第一电源端子131。第一电压可以例如近似地在大约3.0V至大约3.5V之间。第一电压可以供应给存储器卡100中的半导体装置之中的以低速操作的半导体装置。例如，第一电压可以被供应给存储器卡100中的至少一个易失性存储器装置。
第二组端子140包括供应第二电压的第二电源端子141。第二电源端子可以例如近似地在大约1.5V至大约2.2V之间。第二电压可以被供应给存储器卡100中的半导体装置之中的以高速操作的半导体装置。例如，第二电压可以被供应给存储器卡100中的至少一个存储器控制器。
因为第一组端子130比第二组端子140更靠近插入侧处的边缘121，所以当存储器卡100被插入时，电力可以在供应给第二组端子140之前被供应给第一组端子130。例如，当存储器卡100被插入时，第一电压的电力在所述卡被完全插入之前经由第一组端子130中的第一电源端子131被供应给非易失性存储器装置。
因此，第一组端子130也可以设置有至少一个接地端子，第一接地端子133也可以在插入期间(与第一电源端子131一起)连接到主机装置，以形成完整的电源和接地电路。通过包括接地端子133与第一电源端子131，整个存储器卡100可以在电源被供应到存储器控制器之前在存储器卡100的插入期间操作，使得可以准备存储器卡100的全部操作。
在一个实施例中，第一电源端子131的前端与插入边缘121之间的距离可以与第一接地端子133的前端和插入边缘121之间的距离基本相同。第一电源端子131在第一方向上的长度可以与第一接地端子133在第一方向上的长度基本相同。
在示例性实施例中，前端可以指示元件的两个端部中的比另一个靠近插入边缘121的端部。后端可以指示元件的两个端部中的比另一个远离插入边缘121的端部。
第一电源端子131的前端与插入边缘121之间(以及第一接地端子133的前端与插入边缘121之间)的距离可以小于第一数据输入端子135和第一数据输出端子136的前端与插入边缘121之间的距离。当存储器卡100被插入插口中时，通过允许第一电源端子131和第一接地端子133中的每个在第一组端子130中的其它端子(诸如第一数据输入端子135和第一数据输出端子136)接触插口引脚之前接触插口引脚，整个存储器卡100可以在相对于主机的信号发送之前被驱动。
第一数据输入端子135和第一数据输出端子136可以彼此间隔开，接地端子置于它们之间。这可以防止另外会由第一数据输入端子135与第一数据输出端子136之间的噪声导致的信号干扰。
一对第一数据输入端子135可以具有基本相同的尺寸，并且一对第一数据输出端子136可以具有基本相同的尺寸。此外，第一数据输入端子135和第一数据输出端子136可以具有基本相同的尺寸。第一数据输入端子135和第一数据输出端子136在第一方向上的长度可以比第一接地端子133在第一方向上的长度小。
第一接地端子133的前端可以比第一数据输入端子135和第一数据输出端子136的前端靠近插入侧处的边缘121。第一接地端子133的后端与插入侧处的边缘121之间的距离可以大于或等于第一数据输入端子135和第一数据输出端子136的后端与插入侧处的边缘121之间的距离。
此外，第一数据输入端子135和第一数据输出端子136在第一方向上的位置范围可以在第一接地端子133在第一方向上的位置范围内。第一数据输入端子135和第一数据输出端子136可以彼此间隔开，第一电源端子131与第一接地端子133置于它们之间。
第二组端子140可以在存储器卡100的中心部分中或者在存储器卡100的中心部分附近。从而可以减少第二组端子140与存储器控制器之间的距离以及第二组端子140与非易失性存储器装置之间的距离，并且可以简化路由。因此，可以实现高操作速度并且可以更容易地促进电路设计。例如，当第二组端子140位于存储器卡100的中心部分中或者位于存储器卡100的中心部分附近时，可以使用穿过基底110的在第二组端子140与第三边缘127之间的区域中的第一表面和第二表面的通孔容易地提供路由。因此，可以减少制造时间和成本。
在一个实施例中，供应给以高速操作的半导体装置的电力可以经由第二电源端子141供应给存储器控制器。因为第二组端子140(包括第二电源端子141)位于存储器卡100的中心部分中或者位于存储器卡100的中心部分附近，所以可以减少电力供应给存储器控制器192所经过的路径。因此，可以能够进行高速操作。不管存储器卡的哪个部分设置有存储器控制器，可以保持存储器控制器与第二电源端子141之间相对小的距离，这可以有利于设计方面的方便。
例如，第二组端子140的中心与存储器卡100的中心之间在第一方向上的距离可以近似地为存储器卡100的在第一方向上的长度L的大约20％或更小。第二组端子140可以在第一方向上具有各种长度。此外，各个端子的前端和后端的位置可以不是规则的。第二组端子140的中心可以由第二数据输入端子145和第二数据输出端子146之中的最靠近位于插入侧处的边缘121的端子的中心来限定。
因此，不管存储器控制器和非易失性存储器装置的位置如何，都可以减小或最小化存储器控制器和非易失性存储器装置与第二数据输入端子145和第二数据输出端子146之间的距离。这可以允许高速操作，并且可以在设计方面提供一定程度的自由度。
一对第二数据输入端子145可以具有基本相同的尺寸，并且一对第二数据输出端子146可以具有基本相同的尺寸。此外，第二数据输入端子145和第二数据输出端子146可以具有基本相同的尺寸。第二数据输入端子145和第二数据输出端子146在第一方向上的长度可以小于第二组140中的接地端子143在第一方向上的长度。
第二组140中的接地端子143的前端可以比第二数据输入端子145和第二数据输出端子146的前端靠近插入侧处的边缘121。第二组140中的接地端子143的后端与插入侧处的边缘121之间的距离可以大于或等于第二数据输入端子145和第二数据输出端子146的后端与插入侧处的边缘121之间的距离。
此外，第二数据输入端子145和第二数据输出端子146在第一方向上的位置范围可以在包括在第二组140中的接地端子143在第一方向上的位置范围内。第二数据输入端子145和第二数据输出端子146可以彼此间隔开，接地端子置于它们之间。接地端子可以防止第二数据输入端子145与第二数据输出端子146之间的信号噪声。
第二组端子140可以包括至少一个接地端子143。第二数据输入端子145可以位于一对接地端子143之间以被屏蔽。第二数据输出端子146也可以位于一对接地端子143之间以被屏蔽。因此，第二数据输入端子145和第二数据输出端子146中的每个可以被一对接地端子143屏蔽，以便于稳定地输入或输出数据。
在一些实施例中，第二数据输入端子145和第二数据输出端子146可以彼此间隔开，接地端子143置于它们之间。第二数据输入端子145和第二数据输出端子146可以位于一对接地端子143之间。因此，第二数据输入端子145被一对接地端子143屏蔽，第二数据输出端子146被一对接地端子143屏蔽，并且第二数据输入端子145和第二数据输出端子146可以具有共同的接地端子。在一个实施例中，第二数据输入端子145和第二数据输出端子146也可以被屏蔽，同时共用接地端子不置于它们之间。
可以屏蔽第二数据输入端子145和第二数据输出端子146的接地端子的示例包括作为接地的端子的卡检测端子149。
第二组端子140中的第二电源端子141和接地端子143的前端可以比第二数据输入端子145和第二数据输出端子146的前端靠近插入边缘121。当存储器卡100插入插口中时，第二组140中的第二电源端子141和接地端子143在第二组端子140的其它端子(诸如第二数据输入端子145和第二数据输出端子146)之前接触插口引脚。因此，可以在相对于主机装置的信号发送之前完成电源和驱动存储器控制器的接地电路。
第二电源端子141的前端与插入侧处的边缘121之间的距离可以与第二组140中的接地端子143的前端与插入侧处的边缘121之间的距离基本相同。第二电源端子141在第一方向的长度可以与第二组140中的接地端子143的长度基本相同。
第二组端子140可以包括参考时钟端子147。为了高速操作，可以减小或最小化参考时钟端子147与存储器控制器之间的距离。存储器控制器的位置可以例如根据存储器卡100的设计而不同。因此，参考时钟端子147可以尽可能靠近存储器卡的中心。在这点上，参考时钟端子147可以比卡检测端子149或第二电源端子141靠近存储器卡100的中心。
此外，在第二组端子140中，第二数据输入端子145和第二数据输出端子146可以彼此间隔开，接地端子143置于它们之间。参考时钟端子147可以与第二数据输入端子145和第二数据输出端子146间隔开，同时接地端子置于它们之间。以这种方式，可以减少或最小化由信号输入和输出引起的噪声的影响，从而能够使存储器卡100的操作更加稳定。
第二组端子140可以包括卡检测端子149。卡检测端子149可以与第二电源端子141相邻。在一个实施例中，卡检测端子149可以在第二组端子140之中最靠近第一边缘123，第二电源端子141可以沿着卡检测端子149的横向方向。因此，可以交换卡检测端子149和第二电源端子141的位置。
卡检测端子149允许主机装置确定存储器卡100的类型。卡检测端子149可以是电连接到接地线的接地的端子。
通过使用接地的端子作为卡检测端子149(而不是数据输入和输出端子)，并且通过允许主机装置从卡检测端子149的位置处的插口端子接收接地信号，以确定卡类型，可以明显增大识别卡类型的准确性。因此，可以降低识别错误。此外，可以省略用于识别卡类型的数据输入和输出处理，从而增大识别速度。
第二电源端子141的前端和卡检测端子149的前端的位置可以彼此不同。例如，如图2中所示，第二电源端子141的前端可以比卡检测端子149的前端靠近插入边缘121。
当用于接触第二组端子140的主机插口引脚平行于水平方向(垂直于第一方向)时，当插入存储器卡100时，第二电源端子141(具有较靠近插入边缘121的前端)在卡检测端子149之前接触插口引脚。因此，可以预先向存储器控制器供应电力，并且可以在主机装置识别存储器卡100的类型之前预先操作存储器卡100。
在一些实施例中，卡检测端子149的前端和插入边缘121之间没有端子。例如，第一组端子130中没有一个端子在卡检测端子149的前端与插入边缘121之间。因此，当插入存储器卡100时，与卡检测端子149对应的插口引脚将不会错误地接触存储器卡100的其它端子。因此，可以防止主机装置识别卡的错误类型的错误。存储器卡100的基底110可以具有例如与通用闪存存储(UFS)存储器卡标准对应的形状。
图3示出了存储器卡100a和一些内部组件的实施例。参照图3，存储器卡100a可以包括第一存储器控制器200a、第二存储器控制器200b、第一非易失性存储器装置300a和第二非易失性存储器装置300b。第一非易失性存储器装置300a和第二非易失性存储器装置300b可以在存储器卡100a中。在一个实施例中，存储器卡100a可以包括两个或更多个第一非易失性存储器装置300a以及两个或更多个第一非易失性存储器装置300b。
第一存储器控制器200a和第二存储器控制器200b可以连接到第二电源端子141，并且可以提供有第二电压。第一非易失性存储器装置300a和第二非易失性存储器装置300b可以连接到第一电源端子131，并且可以供应有第一电压。
第一存储器控制器200a可以连接到第二组端子140，并且可以根据第一协议与主机装置20通信，以访问第一非易失性存储器装置300a。第二存储器控制器200b可以连接到第一组端子130，并且可以根据第二协议与主机装置20通信，以访问第二非易失性存储器装置300b。
第一协议可以是通用闪存(UFS)协议，第二协议可以是安全数字(SD)协议。可以同时执行由第一存储器控制器200a访问第一非易失性存储器装置300a并且由第二存储器控制器200b访问第二非易失性存储器装置300b。因此，当存储器卡100a经由插口电连接到主机装置20时，主机装置20可以识别同时连接的UFS卡和SD卡。
第一非易失性存储器装置300a和第二非易失性存储器装置300b可以是相同种类的非易失性存储器装置或不同种类的非易失性存储器装置。例如，第一非易失性存储器装置300a和第二非易失性存储器装置300b可以是NAND闪存。在一个实施例中，第一非易失性存储器装置300a可以是垂直NAND闪存，第二非易失性存储器装置300b可以是平面闪存或与闪存不同的另一类非易失性存储器。
在示例性实施例中，操作系统(OS)和应用程序可以在第一非易失性存储器装置300a上运行，数据可以使用安全功能存储在第二非易失性存储器装置300b中。
图4示出了包括图3中的存储器卡中的第一存储器控制器和第二存储器控制器的实施例。参照图4，第一存储器控制器200a可以经由接收数据所通过的第一信号路径161连接到第二数据输入端子145，并且可以经由发送数据所通过的第二信号路径162连接到第二数据输出端子146。第一存储器控制器200a可以经由第一信号路径161和第二信号路径162向主机装置20发送数据和/或从主机装置20接收数据。
第二存储器控制器200b可以经由接收数据所通过的第一信号路径171来连接到第一数据输入端子135，并可以经由发送数据所通过的第二信号路径172来连接到第二数据输出端子136。在第一存储器控制器200a可以经由第一信号路径161和第二信号路径162向主机装置20发送数据和/或从主机装置20接收数据的同时，第二存储器控制器200b可以经由第一信号路径171和第二信号路径172向主机装置20发送数据和/或从主机装置20接收数据。
第一信号路径161和第二信号路径162以及第一信号路径171和第二信号路径172可以形成在基底110的第二表面上，所述第二表面可以与基底110的其上形成有第一组端子130和第二组端子140的第一表面相对。
图5示出了图3中的存储器卡的剖视图。参照图5，第一组端子130和第二组端子140可以在基底110的第一表面113上。第一存储器控制器200a、第二存储器控制器200b、第一非易失性存储器装置300a和第二非易失性存储器装置300b可以位于基底110的与第一表面113相对的第二表面115上。位置、尺寸和/或它们之间的相关性在另一个实施例中可以不同。
第一存储器控制器200a可以经由布线在基底110的第一表面113和第二表面115的导线181、或者布线层、或者基底110内部的通孔电连接到第二组端子140。第一存储器控制器200a可以经由导线183电连接到第一非易失性存储器装置300a。
第二存储器控制器200b可以经由布线在基底110的第一表面113和第二表面115的导线191、或者布线层、或者基底110内部的通孔电连接到第一组端子130。第二存储器控制器200b可以经由布线193电连接到第二非易失性存储器装置300b。
图6示出了图3的存储器卡中的第一存储器控制器和第一非易失性存储器装置的实施例。参照图6，第一非易失性存储器装置(NVM1)300a可以基于第一存储器控制器200a的控制来执行读取、写入和擦除操作。第一存储器控制器200a可以基于主机装置20的请求来控制第一非易失性存储器装置300a。第一存储器控制器200a向第一非易失性存储器装置300a发出第一控制信号CTRL1，并与第一非易失性存储器300a交换第一数据DTA1。
第一存储器控制器200a可以包括第一主机接口(第一主机I/F)210、时钟解码器230和处理器220。第一主机接口210可以根据第一协议管理第一存储器控制器200a与主机装置20之间的通信。第一协议可以是UFS协议。第一主机接口210可以通过各种接口协议与支持相同接口协议的主机装置进行接口。示例包括通用串行总线(USB)、多媒体卡(MMC)、外围组件快速互连(PCI-E)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型设备接口(ESDI)和智能驱动电子(IDE)。
主机接口210可以包括链路层211和物理层(PHY)213。链路层211可以根据UFS协议产生输出信号并且可以接收接收信号。链路层211可以包括以下开放系统互连(OSI)层：物理适配器层L1.5、数据链路层部分L2、网络层L3和传输层L4。链路层211可以形成设备管理实体(DEM)。链路层211可以包括移动行业处理器接口(MIPI)Unipro。
物理层213可以根据UFS协议发送输出信号并且可以接收接收信号。物理层213可以包括OSI层的物理层L1。物理层213可以包含MIPI M-PHY。
主机接口210可以包括输出端子TX、输入端子RX和时钟端子RCLK。物理层213可以通过输出端子TX将信号发送到主机装置20。输出端子TX连接到主机装置20的接收焊盘，以形成信道。输出端子TX可以包括第一输出端子DOUT_t和第二输出端子DOUT_c。输出端子TX可以连接到第二组端子140的第二数据输出端子146。
物理层213通过输入端子RX接收施加到主机装置20的信号。输入端子RX连接到主机装置20的输出端子以形成信道。输入端子RX可以包括第一输入端子DIN_t和第二输入端子DIN_c。输入端子RX可以连接到第二组端子140的第二数据输入端子145。
时钟解码器230可以从主机接口210接收参考时钟信号。物理层213向时钟解码器230发送参考时钟信号。时钟解码器230解码参考时钟信号并且存储解码结果。时钟解码器230可以包括模式选择器231和特殊功能寄存器(SFR)233。模式选择器231通过段来分析参考时钟信号。参考时钟信号包括多个段，所述多个段中的每个具有关于多个时钟模式中的一个时钟模式的信息。
SFR 233可以存储由模式选择器231识别的每个段的时钟模式信息。多个段的多条时钟模式信息可以构成命令集。
处理器220可以控制第一存储器控制器200a的全部操作并且可以实施逻辑操作。处理器220可以用固件和微处理器芯片来实现。在一些情况下，处理器220可以用固件来实现，而不需要微处理器芯片。
图7示出了图3的存储器卡中的第一非易失性存储器装置300a的实施例。参照图7，第一非易失性存储器装置300a包括存储器单元阵列310、地址解码器340、页缓冲器电路320、数据输入/输出电路(数据I/O电路)330、控制电路350和电压发生器360。
存储器单元阵列310可以通过串选择线SSL、多条字线WL和接地选择线GSL结合到地址解码器340。存储器单元阵列310可以通过多条位线BL结合到页缓冲器电路320。存储器单元阵列310可以包括结合到字线WL和位线BL的多个存储器单元。
在一些示例性实施例中，存储器单元阵列310可以是以三维结构(或垂直结构)形成在基底上的三维存储器单元阵列。存储器单元阵列310可以包括垂直定向的垂直单元串，使得至少一个存储器单元位于另一个存储器单元之上。下面通过引用包含于此的专利文献描述了三维存储器单元阵列的示例构造：第7,679,133号美国专利；8,553,466号美国专利；8,654,587号美国专利；8,559,235号美国专利；和第2011/0233648号美国专利公开。在一个实施例中，存储器单元阵列310可以是以二维结构(或水平结构)形成在基底上的二维存储器单元阵列。
图8示出了可以包括在方向D1至D3上延伸的多个存储器块BLK1至BLKz的存储器单元阵列310的实施例。在实施例中，存储器块BLK1至BLKz由图7中的地址解码器340选择。例如，地址解码器310可以选择与存储器块BLK1至BLKz之中的块地址对应的存储器块BLK。
图9示出了图8的存储器块中的一个的等效电路的实施例。图9的存储器块BLKi可以以三维结构(或垂直结构)位于基底上。例如，存储器块BLKi中的多个存储器单元串可以在与基底垂直的方向上。
参照图9，存储器块BLKi可以包括结合在位线BL1、BL2和BL3与共源极线CSL之间的存储器单元串NS11至NS33。存储器单元串NS11至NS33中的每个可以包括串选择晶体管SST、多个存储器单元MC1至MC8以及接地选择晶体管GST。在图9中，存储器单元串NS11至NS33中的每个被示为包括八个存储器单元MC1至MC8。在一个实施例中，存储器单元串NS11至NS33中的每个可以包括不同数量的存储器单元。
串选择晶体管SST可以连接到对应的串选择线SSL1至SSL3。存储器单元MC1至MC8可以分别连接到对应的字线WL1至WL8。接地选择晶体管GST可以连接到对应的接地选择线GSL1至GSL3。串选择晶体管SST可以连接到对应的位线BL1、BL2和BL3。接地选择晶体管GST可以连接到共源线CSL。
具有相同高度的字线(例如，WL1)可以被共同地连接。接地选择线GSL1至GSL3和串选择线SSL1至SSL3可以分离。在图9中，存储器块BLKi结合到八条字线WL1至WL8和三条位线BL1至BL3，但是在另一实施例中可以结合到不同数量的字线和/或位线。
返回参照图7，控制电路350可以从第一存储器控制器200a接收命令(信号)CMD和地址(信号)ADDR，并且基于命令信号CMD和地址信号ADDR来控制第一非易失性存储器装置300a的擦除循环、编程循环和读取操作。编程循环可以包括例如编程操作和编程验证操作。擦除循环可以包括例如擦除操作和擦除验证操作。
例如，控制电路350可以基于命令信号CMD产生用于控制电压发生器360的控制信号CTL，并且可以基于地址信号ADDR产生行地址R_ADDR和列地址C_ADDR。控制电路350可以向地址解码器340提供行地址R_ADDR，并向数据输入/输出电路330提供列地址C_ADDR。
地址解码器340可以通过串选择线SSL、多条字线WL和接地选择线GSL结合到存储器单元阵列310。在编程操作或读取操作期间，地址解码器340可以基于行地址R_ADDR将多条字线WL中的一条确定为第一字线(即，所选择的字线)，并且将多条字线WL的除了第一字线之外的剩余字线确定为未选择的字线。
电压发生器360可以基于控制信号CTL产生用于第一非易失性存储器装置300a的操作的字线电压VWL。电压发生器360可以从第一存储器控制器200a接收电力PWR。字线电压VWL可以通过地址解码器340被施加到字线WL。
例如，在擦除操作期间，电压发生器360可以向存储器块的阱施加擦除电压，并且可以向存储器块的所有字线施加接地电压。在擦除验证操作期间，电压发生器360可以向存储器块的所有字线施加擦除验证电压，或者以字线为基础向字线顺序地施加擦除验证电压。
例如，在编程操作期间，电压发生器360可以向第一字线施加编程电压，并可以向未选择的字线施加编程通过电压。此外，在编程验证操作期间，电压发生器360可以向第一字线施加编程验证电压，并且可以向未选择的字线施加验证通过电压。
此外，在读取操作期间，电压发生器360可以向第一字线施加读取电压，并且可以向未选择的字线施加读取通过电压。
页缓冲器电路320可以通过位线BL结合到存储器单元阵列310。页缓冲器电路320可以包括多个页缓冲器。在一些示例性实施例中，一个页缓冲器可以连接到一条位线。在其它示例性实施例中，一个页缓冲器可以连接到两条或更多条位线。页缓冲器电路320可以临时存储被选择的页中将被编程的数据或者从所选择的页读出的数据。
数据输入/输出电路330可以通过数据线DL结合到页缓冲器电路320。在编程操作期间，数据输入/输出电路330可以从第一存储器控制器200a接收第一数据DTA1，并且基于来自控制电路350的列地址C_ADDR向页缓冲器电路320提供第一数据DTA1。在读取操作期间，数据输入/输出电路330可以基于来自控制电路350的列地址C_ADDR向第一存储器控制器200a提供存储在页缓冲器电路320中的第一数据DTA1。
此外，页缓冲器电路320和数据输入/输出电路330从存储器单元阵列310的第一区域读取数据，并将读取数据写入存储器单元阵列310的第二区域。例如，页缓冲器电路320和数据输入/输出电路330可执行复录(copy-back)操作。
图10示出了包括图3的存储器卡中的第二存储器控制器和第二非易失性存储器装置的实施例。参照图10，第二非易失性存储器装置(NVM2)300b可以基于第二存储器控制器200b的控制来执行读取、写入和擦除操作。第二存储器控制器200b基于主机装置20的请求来控制第二非易失性存储器装置300b。第二存储器控制器200b向第二非易失性存储器装置300b发出第二控制信号CTRL2，并与第二非易失性存储器装置300b交换第二数据DTA2。
第二存储器控制器200b可以包括第二主机接口(第二主机I/F)250和处理器260。第二主机接口250可以根据第二协议来管理第二存储器控制器200b和主机装置20之间的通信。第二协议可以是SD协议。
第二主机接口250可以连接到第一组端子130，并且可以包括检测电路253和固件(F/W)251。检测电路253检测从主机装置20输出的命令CMD。检测电路253可以由寄存器来实现。
固件251读取存储在检测电路253中的命令，并产生与读取命令对应的信号给处理器260。处理器260可以控制第一存储器控制器200a的全部操作并且可以实施逻辑操作。
图11示出了存储器卡100b和内部组件的另一实施例。参照图11，存储器卡100b可以包括存储器控制器200c、第一非易失性存储器装置300a和第二非易失性存储器装置300b。存储器卡100b与图3的存储器卡100a的不同之处在于存储器控制器200c代替第一存储器控制器200a和第二存储器控制器200b。
存储器控制器200c可以连接到第二电源端子141，并且可以被供应有第二电压。存储器控制器200c也可以连接到第一非易失性存储器装置300a和第二非易失性存储器装置300b。
存储器控制器200c可以连接到第二组端子140，并且可以根据第一协议与主机装置20通信，以访问第一非易失性存储器装置300a。此外，存储器控制器200c可以连接到第一组端子130，并且可以根据第二协议与主机装置20通信，以在访问第一非易失性存储器装置300a的同时访问第二非易失性存储器装置300b。
图12示出了图11的存储器卡的剖视图的实施例。参照图12，第一组端子130和第二组端子140可以位于基底110的第一表面113上。此外，存储器控制器200c、第一非易失性存储器装置300a和第二非易失性存储器装置300b可以位于基底110的与第一表面113相对的第二表面115上。
存储器控制器200c可以经由导线185电连接到第二组端子140，并且可以经由导线187电连接到第一组端子130。此外，存储器控制器200c可以经由导线195电连接到第一非易失性存储器装置300a，并且可以经由导线197电连接到第二非易失性存储器装置300b。
图13示出了包括图11的存储器卡中的存储器控制器、第一非易失性存储器装置和第二非易失性存储器装置的实施例。参照图13，存储器控制器200c经由第一信道CH1连接到第一非易失性存储器装置300a，向第一非易失性存储器装置300a发出第一控制信号CTRL1，并且经由第一信道CH1与第一非易失性存储器装置300a交换第一数据DTA1。存储器控制器200c经由第二信道CH2连接到第二非易失性存储器装置300b，向第二非易失性存储器装置300b发出第二控制信号CTRL2，并经由第二信道CH2与第二非易失性存储器件300b交换第二数据DTA2。
存储器控制器200c包括第一主机接口(主机I/F1)270、第二主机接口(主机I/F2)280和处理器290。第一主机接口270可以根据UFS协议来管理存储器控制器200c与主机装置20之间的通信。第二主机接口280可以根据SD协议来管理存储器控制器200c与主机装置20之间的通信。第一主机接口270可以连接到第二组端子140，并且第二主机接口280可以连接到第一组端子130。
处理器290可以控制存储器控制器200c的全部操作，并且可以实施逻辑操作。
图14示出了图1中的存储器卡100c和内部组件的另一实施例。参照图14，存储器卡100c可以具有两对边缘，其中，每对边缘彼此相对地布置。边缘可以包括在存储器卡100c插入到插口中的插入侧处的边缘122(例如，插入边缘)、与位于插入侧处的边缘122相邻的第一边缘124和第二边缘126、以及与位于插入侧处的边缘122相对的第三边缘128。因此，插入边缘122和第三边缘128可以提供两对边缘中的一对，第一边缘124和第二边缘126可以形成另一对。位于插入侧处的边缘122和第三边缘128可以基本上彼此平行。
此外，存储器卡100c的基底110c可以包括与插入边缘122相邻的第一组端子130和离插入边缘122较远的与第一组端子130间隔开的第二组端子140。
存储器卡100c可以包括位于基底110c的第二表面上的第一存储器控制器200a、第二存储器控制器200b、第一非易失性存储器装置300a和第二非易失性存储器装置300b。第二表面与基底110c的其上设置有第一组端子130和第二组端子140的第一表面相对。除了基底100c的形状之外，图14的存储器卡100c可以与图3中的存储器卡100a基本相同。存储器卡100c的基底110c可以具有与例如SD存储器卡标准对应的形状。
图15示出了图1中的存储器卡100d和内部组件的另一实施例。参照图15，存储器卡100d可以包括存储器控制器200d、第一非易失性存储器装置300a和第二非易失性存储器装置300b。存储器卡100d与图14的存储器卡100c不同之处在于存储器控制器200d代替第一存储器控制器200a和第二存储器控制器200b。
图16示出了使用一个或更多个根据上述实施例的任意一种或组合的存储器卡的系统500的实施例。参照图16，系统500包括插口520、表示上述存储器卡100a、100b、100c和100d中的一种的存储器卡100、卡接口控制器530和主机装置(主机)600。存储器卡100能够可插入到插口520中，并与插口520接触。插口520可以电连接到存储器卡100的第一组端子130和第二组端子140。卡接口控制器530可以经由插口520控制与存储器卡100的数据交换。卡接口控制器530也可以用于将数据存储在存储器卡100中。主机装置600可以控制卡接口控制器530。
主机装置600可以支持各种卡接口。主机装置600可以包括至少第一卡接口(CARDI/F1)610和第二卡接口(CARDI/F2)620。第一卡接口610经由插口520和卡接口控制器530连接到存储器卡100，并根据第二协议与存储器卡100通信。第二卡接口620经由插口520和卡接口控制器530连接到存储器卡100，并根据第一协议与存储器卡100通信。因此，主机装置600可以同时根据第一协议和第二协议与存储器卡100通信。在一个实施例中，第一卡接口610可以是SD卡接口，第二卡接口620可以是UFS卡接口。
图17示出了存储器卡100将被插入到其中的插口520的实施例。插口520可以包括与存储器卡100的第一组端子130对应的第一组插口引脚521和与存储器卡100的第二组端子140对应的第二组插口引脚522。插口520还可以包括容纳第一组插口引脚521和第二组插口引脚522的壳体525。存储器卡100可以通过插入到壳体525中以接触第一组插口引脚521和第二组插口引脚522来操作。
如参照图16所述，插口520可以电连接到卡接口控制器530，卡接口控制器530向第一组插口引脚521和第二组插口引脚522输入或输出电力、信号和/或数据。第一组插口引脚521可以经由第一信道527连接到卡接口控制器530。第二组插口引脚522可以经由第二信道528连接到卡接口控制器530。
在第一组插口引脚521和第二组插口引脚522之中可以存在允许基于与存储器卡100对应的预定端子来识别插入的存储器卡100的类型的插口引脚。
图18示出了采用存储器卡的上述实施例中的一个或更多个的计算系统700的实施例。参照图18，计算系统700包括CPU(或微处理器)710、RAM720、用户接口730、诸如基带芯片组的调制解调器760、卡接口740和存储器卡750。元件710、720、730、740和760与系统总线705电连接。卡接口740和存储器卡750可以形成存储装置。存储器卡750可以使用存储器卡100a、100b、100c和100d中的一个，并且卡接口740可以包括如参照图17所描述的至少第一卡接口和第二卡接口。当存储器卡750插入到卡接口740中并且存储器卡750电连接到CPU710时，CPU 710可以将存储器卡750识别为两个不同的存储器卡。
当计算系统700是移动装置时，电池可以为计算系统700供电。在一个实施例中，计算系统700可以包括应用芯片组、相机图像处理器(CIS)和/或移动DRAM。
根据上述实施例中的一个或更多个，可以使用各种封装类型或封装构造来封装存储装置或存储系统装置。这里描述的实施例可以应用于包括或结合到存储器卡的各种电子装置。示例包括移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字电视、机顶盒、便携式游戏控制台、导航系统等。
这里描述的方法、工艺和/或操作可以由将被计算机、处理器、控制器或其它信号处理装置执行的代码或指令来执行。计算机、处理器、控制器或其它信号处理装置可以是这里描述的那些或者除了这里描述的元件之外的那些。因为详细地描述了形成方法(或计算机，处理器，控制器或其它信号处理装置的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其它信号处理装置转换成用于执行这里描述的方法的专用处理器。
所公开的实施例的处理器、解码器、选择器、控制单元、接口和其它信号处理或信号控制特征可以以例如可以包括硬件、软件或两者的逻辑来实现。当至少部分地以硬件实现时，处理器、解码器、选择器、控制单元、接口和其它信号处理或信号控制特征可以是例如各种集成电路中的任何一种，集成电路包括但不限于应用-专用集成电路、现场可编程门阵列、逻辑栅极的组合、片上系统、微处理器或其它类型的处理或控制电路。
当至少部分地以软件实现时，处理器、解码器、选择器、控制单元、接口和其它信号处理或信号控制特征可以包括例如用于存储由例如计算机、处理器、微处理器、控制器或其它信号处理装置执行的代码或指令的存储器或其它存储装置。计算机、处理器、微处理器、控制器或其它信号处理装置可以是这里所描述的那些或除了在此描述的元件之外的那些。因为详细地描述了形成方法(或计算机，处理器，控制器或其它信号处理装置的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其它信号处理装置转换成用于执行这里描述的方法的专用处理器。
这里已经公开了示例实施例，尽管采用了特定术语，但是它们被使用并且将仅以通用和描述性意义来被解释，而不是为了限制的目的。在一些情况下，除非另有指示，否则自提交本申请之日起的本领域普通技术人员所明显的，结合具体实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件结合使用。因此，本领域技术人员将理解的是，在不脱离权利要求中阐述的本发明的精神和范围的情况下，可以对形式和细节进行各种变化。

Claims (20)

1.一种存储器卡，所述存储器卡包括：
基底，包括两对边缘，每对中的边缘彼此相对地布置；
第一组端子，与基底的插入侧处的边缘相邻，第一组端子包括提供第一电压的第一电源端子；
第二组端子，比第一组端子远地与插入侧处的边缘间隔开，第二组端子包括提供第二电压的第二电源端子；
至少一个存储器控制器，连接到第一组端子和第二组端子；
至少一个第一非易失性存储器，连接到所述至少一个存储器控制器；以及
至少一个第二非易失性存储器，与所述至少一个第一非易失性存储器独立地连接到所述至少一个存储器控制器，
其中，所述至少一个存储器控制器包括：
第一主机接口，根据第一协议与外部主机通信，
第二主机接口，根据与第一协议不同的第二协议与外部主机通信，第一主机接口和第二主机接口将同时通信，
其中，当第一组端子和第二组端子连接到外部主机时，所述至少一个存储器控制器将分别通过第一主机接口和第二主机接口同时访问所述至少一个第一非易失性存储器和所述至少一个第二非易失性存储器。
2.根据权利要求1所述的存储器卡，其中：
第一组端子和第二组端子位于基底的第一表面中，
所述至少一个存储器控制器、所述至少一个第一非易失性存储器和所述至少一个第二非易失性存储器位于基底的第二表面中，
第一表面与第二表面相对。
3.根据权利要求1所述的存储器卡，其中，所述至少一个存储器控制器包括：
第一存储器控制器，连接到第二电源端子和所述至少一个第一非易失性存储器；以及
第二存储器控制器，连接到第二电源端子和所述至少一个第二非易失性存储器，其中，所述至少一个第一非易失性存储器和所述至少一个第二非易失性存储器连接到第一电源端子。
4.根据权利要求3所述的存储器卡，其中：
第一存储器控制器包括第一主机接口，以根据第一协议执行与主机通信，
第二存储器控制器包括第二主机接口，以根据与第一协议不同的第二协议执行与主机通信。
5.根据权利要求4所述的存储器卡，其中：
第一协议是通用闪存协议，
第二协议是安全数字协议。
6.根据权利要求1所述的存储器卡，其中：
所述至少一个存储器控制器包括连接到第二电源端子、所述至少一个第一非易失性存储器和所述至少一个第二非易失性存储器的存储器控制器。
7.根据权利要求6所述的存储器卡，其中：
第一协议是通用闪存协议，
第二协议是安全数字协议。
8.根据权利要求1所述的存储器卡，其中，所述至少一个第一非易失性存储器和所述至少一个第二非易失性存储器是相同类型的非易失性存储器。
9.根据权利要求1所述的存储器卡，其中，所述至少一个第一非易失性存储器和所述至少一个第二非易失性存储器为不同种类的非易失性存储器。
10.根据权利要求1所述的存储器卡，其中：
第一组端子包括一对第一数据输入端子和一对第一数据输出端子，
第二组端子包括一对第二数据输入端子和一对第二数据输出端子，
所述一对第一数据输入端子将向所述至少一个第二非易失性存储器提供第一输入数据，所述一对第一数据输出端子将向预定的目标提供来自所述至少一个第二非易失性存储器的第一输出数据，
所述一对第二数据输入端子将向所述至少一个第一非易失性存储器提供第二输入数据，所述一对第二输出端子用于向预定的目标提供来自所述至少一个第一非易失性存储器的第二输出数据。
11.根据权利要求10所述的存储器卡，其中：
第一数据输入端子和第一数据输出端子彼此间隔开，第一接地端子位于第一数据输入端子与第一数据输出端子之间，
第二数据输入端子和第二数据输出端子彼此间隔开，第二接地端子位于第二数据输入端子与第二数据输出端子之间。
12.根据权利要求1所述的存储器卡，其中，基底具有根据通用闪存存储器卡标准的形状，或者根据安全数字存储器卡标准的形状。
13.一种存储系统，所述存储系统包括：
主机；
插口，电连接到主机；
存储器卡，将被插入到插口中，并包括：
基底，具有两对边缘，每对中的边缘彼此相对地布置；
第一组端子，与基底的插入侧处的边缘相邻，第一组端子包括提供第一电压的第一电源端子；
第二组端子，比第一组端子远地与插入侧处的边缘间隔开，第二组端子包括提供第二电压的第二电源端子；
至少一个存储器控制器，连接到第一组端子和第二组端子；
至少一个第一非易失性存储器，连接到所述至少一个存储器控制器；以及
至少一个第二非易失性存储器，与所述至少一个第一非易失性存储器独立地连接到所述至少一个存储器控制器，
其中，所述至少一个存储器控制器包括：
第一主机接口，根据第一协议与主机通信，
第二主机接口，根据与第一协议不同的第二协议与主机通信，第一主机接口和第二主机接口将同时通信，
其中，当第一组端子和第二组端子连接到主机时，所述至少一个存储器控制器将分别通过第一主机接口和第二主机接口同时访问所述至少一个第一非易失性存储器和所述至少一个第二非易失性存储器。
14.根据权利要求13所述的存储系统，其中，主机将把存储器卡识别为两个不同的卡。
15.根据权利要求13所述的存储系统，其中：
插口包括连接到第一组端子的第一组插口引脚和连接到第二组端子的第二组插口引脚，
所述主机包括：
第一卡接口，根据第二协议经由第一组插口引脚与所述至少一个存储器控制器通信；
第二卡接口，根据与第二协议不同的第一协议经由第二组插口引脚与所述至少一个存储器控制器通信，
第一卡接口是安全数字卡接口，
第二卡接口是通用闪存卡接口，
主机将存储器卡识别为相应的通用闪存卡和相应的安全数字卡。
16.一种存储器卡，所述存储器卡包括：
多个连接件；
至少一个控制器，包括：
第一主机接口，根据第一协议与主机通信，
第二主机接口，根据与第一协议不同的第二协议与主机通信，第一主机接口和第二主机接口将同时通信，
其中，当所述存储器卡上的第一端子和第二端子结合到主机时，所述至少一个控制器将分别通过第一主机接口和第二主机接口同时访问第一非易失性存储器和第二非易失性存储器，其中，第一非易失性存储器和第二非易失性存储器通过所述多个连接件独立地结合到所述至少一个控制器。
17.根据权利要求16所述的存储器卡，其中：
第一端子与存储器卡的插入侧处的边缘相邻，第一端子包括提供第一电压的第一电源端子，以及
第二端子比第一端子远地与插入侧处的边缘间隔开，第二端子包括提供第二电压的第二电源端子。
18.根据权利要求17所述的存储器卡，其中，所述至少一个控制器包括：
第一存储器控制器，结合到第二电源端子和第一非易失性存储器；
第二存储器控制器，结合到第二电源端子和第二非易失性存储器，其中，第一非易失性存储器和第二非易失性存储器结合到第一电源端子。
19.根据权利要求18所述的存储器卡，其中：
第一存储器控制器包括第一主机接口，以根据第一协议与主机通信，
第二存储器控制器包括第二主机接口，以根据与第一协议不同的第二协议与主机通信。
20.根据权利要求19所述的存储器卡，其中：
第一协议是通用闪存协议，
第二协议是安全数字协议。
CN201710832443.0A 2016-09-29 2017-09-15 存储器卡以及包括其的存储系统 Active CN107886149B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0125247 2016-09-29
KR1020160125247A KR102646895B1 (ko) 2016-09-29 2016-09-29 메모리 카드 및 이를 포함하는 스토리지 시스템

Publications (2)

Publication Number Publication Date
CN107886149A CN107886149A (zh) 2018-04-06
CN107886149B true CN107886149B (zh) 2021-12-07

Family

ID=61685384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710832443.0A Active CN107886149B (zh) 2016-09-29 2017-09-15 存储器卡以及包括其的存储系统

Country Status (3)

Country Link
US (1) US10241723B2 (zh)
KR (1) KR102646895B1 (zh)
CN (1) CN107886149B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444234B1 (ko) * 2018-01-03 2022-09-16 삼성전자주식회사 메모리 카드 및 전자 시스템
CN111404564B (zh) * 2018-02-01 2021-09-14 华为技术有限公司 一种电子设备
CN109948767A (zh) * 2018-02-01 2019-06-28 华为技术有限公司 存储卡和终端
TWI828605B (zh) * 2018-04-23 2024-01-01 日商鎧俠股份有限公司 半導體記憶體裝置
JP7292864B2 (ja) * 2018-04-23 2023-06-19 キオクシア株式会社 半導体記憶装置
CN111428839A (zh) * 2018-12-20 2020-07-17 华为技术有限公司 一种存储卡、连接器以及功能卡的识别方法
TWI709859B (zh) 2019-01-18 2020-11-11 慧榮科技股份有限公司 安全數位卡之方法、快閃記憶體控制器以及電子裝置
US10949106B2 (en) 2019-01-18 2021-03-16 Silicon Motion Inc. Initialization methods and associated controller, memory device and host
US11043488B2 (en) * 2019-01-24 2021-06-22 Western Digital Technologies, Inc. High voltage protection for high-speed data interface
US10999929B2 (en) * 2019-05-29 2021-05-04 Quanta Computer Inc. Expansion card interfaces for high-frequency signals and methods of making the same
US11308380B1 (en) * 2021-02-24 2022-04-19 Innogrit Technologies Co., Ltd. Removable non-volatile storage card

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256828A (zh) * 2007-02-08 2008-09-03 三星电子株式会社 具有非易失性存储器数据传输能力的集成电路存储器系统
CN104700894A (zh) * 2013-12-06 2015-06-10 三星电子株式会社 存储卡和与存储卡通信的接口电路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003281485A (ja) * 2002-03-26 2003-10-03 Toshiba Corp メモリカード及びメモリカードのデータ記録方法
US7114015B2 (en) * 2003-09-03 2006-09-26 Seagate Technology Llc Memory card having first modular component with host interface wherein the first modular is replaceable with a second modular component having second host interface
TW200527314A (en) 2004-02-13 2005-08-16 Incomm Technologies Co Ltd Portable memory device having multiple transmission interface
US7487265B2 (en) 2004-04-16 2009-02-03 Sandisk Corporation Memory card with two standard sets of contacts and a hinged contact covering mechanism
KR100725981B1 (ko) 2005-08-01 2007-06-08 삼성전자주식회사 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법
US7834276B2 (en) 2005-12-16 2010-11-16 Unitech Printed Circuit Board Corp. Structure for connecting a USB communication interface in a flash memory card by the height difference of a rigid flexible board
US7364468B2 (en) 2006-05-16 2008-04-29 Stone Technology International Co., Ltd. Dual-interface converter of miniature memory card
TW200802124A (en) 2006-06-02 2008-01-01 Stone Technology Internat Co Ltd Memory card integrated with communication serial interface
KR100875978B1 (ko) 2007-02-06 2008-12-26 삼성전자주식회사 메모리 카드 및 그것을 포함한 메모리 시스템
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101353345B1 (ko) * 2007-12-24 2014-01-17 삼성전자주식회사 메모리카드
WO2011018677A1 (en) 2009-08-14 2011-02-17 Sandisk Il Ltd. Dual interface card with backward and forward compatibility
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
CN102214315A (zh) * 2010-04-12 2011-10-12 智多星电子科技有限公司 用于差分数据传输的快闪存储卡
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101703106B1 (ko) * 2011-01-04 2017-02-06 삼성전자주식회사 부분-이레이즈 동작을 수행할 수 있는 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 장치들
JP2014049172A (ja) * 2012-09-04 2014-03-17 Toshiba Corp 半導体メモリ及びメモリシステム
KR102149665B1 (ko) * 2014-07-31 2020-09-01 삼성전자주식회사 스토리지 장치, 메모리 카드, 및 스토리지 장치의 통신 방법
US10157678B2 (en) * 2014-08-12 2018-12-18 Samsung Electronics Co., Ltd. Memory card
KR102420587B1 (ko) * 2014-08-12 2022-07-14 삼성전자주식회사 메모리 카드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256828A (zh) * 2007-02-08 2008-09-03 三星电子株式会社 具有非易失性存储器数据传输能力的集成电路存储器系统
CN104700894A (zh) * 2013-12-06 2015-06-10 三星电子株式会社 存储卡和与存储卡通信的接口电路

Also Published As

Publication number Publication date
CN107886149A (zh) 2018-04-06
US10241723B2 (en) 2019-03-26
KR20180035333A (ko) 2018-04-06
KR102646895B1 (ko) 2024-03-12
US20180088865A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107886149B (zh) 存储器卡以及包括其的存储系统
US20220277777A1 (en) Interconnections for 3d memory
KR102227819B1 (ko) 3-차원 메모리 어레이를 위한 잉여 어레이 독립 nand
US8913433B2 (en) Nonvolatile memory devices, read methods thereof and memory systems including the nonvolatile memory devices
US10236065B2 (en) Nonvolatile memory device including multi-plane structure
KR102542979B1 (ko) 데이터 저장 장치 및 이의 동작 방법
CN106611616B (zh) 非易失性存储器件
US10726924B2 (en) Semiconductor memory device
CN109256167B (zh) 半导体存储器装置及其操作方法
US10424352B2 (en) Memory system and method for operating the same
US9619156B2 (en) Storage device, memory card, and communicating method of storage device
CN112863578A (zh) 便携式存储设备以及操作便携式存储设备的方法
CN109785888B (zh) 存储器装置
CN108694980A (zh) 数据存储装置及其操作方法
CN105280213A (zh) 半导体存储器件及其操作方法
CN113539337A (zh) 半导体存储器设备和操作半导体存储器设备的方法
KR20170103428A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
CN112863577A (zh) 便携式存储设备以及操作便携式存储设备的方法
US20160155509A1 (en) Memory string and semiconductor device including the same
US20190155700A1 (en) Memory system and method of operating the same
US11809737B2 (en) Storage device for performing high-speed link startup and storage system including the same
CN115734619A (zh) 使用晶片到晶片键合的三维（3d）存储装置
CN109584937B (zh) 非易失性存储器装置、其操作方法及其数据存储装置
US20210397368A1 (en) Storage device for high speed link startup and storage system including the same
CN114596888A (zh) 存储器设备、存储器系统和存储器系统的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant