JP2007041629A - メモリカード及び半導体装置 - Google Patents

Abstract

【課題】 非接触インタフェース未対応のメモリカードの端子配列や端子の形状に対する変更を最小限に抑えて非接触インタフェース用のアンテナ接続機能を設ける。
【解決手段】 メモリカードが有する２個の前記アンテナ接続端子（Ｃ６Ａ：ＬＡ、Ｃ６Ｂ：ＬＢ）は１個の前記電位供給端子の大きさを最大とする領域に２分割されて離間配置されたスプリット端子とされる。２個のアンテナ接続端子の大きさは１個の前記電位供給端子の大きさを最大とするから、非接触インタフェース非対応のメモリカードに対して１個の前記電位供給端子の大きさの端子の領域を割くことによって前記２個のアンテナ接続端子を設けて、非接触インタフェース対応のメモリカードとされる。よって、非接触インタフェース非対応のメモリカードの端子領域から外れずに非接触インタフェース対応のメモリカードの端子領域を形成することができる。
【選択図】 図４

Description

本発明は、メモリカードに代表されるカードデバイス若しくは半導体装置における非接触インタフェース技術、更には非接触インタフェースのためのアンテナ接続技術に関し、例えば、カードコントローラ及び不揮発性メモリと共にＩＣカード用マイクロコンピュータを搭載するメモリカードの非接触インタフェースに適用して有効な技術に関する。

特許文献１にはＭＭＣ（マルチメディアカード：登録商標）規格との互換性を維持しながらマルチバンクやマルチファンクションを実現するために、マルチメディアカード規格に準拠のメモリカードにＳＩＭ（Subscriber Identity Module）を搭載してセキュリティの強化を図るようにした技術が記載される。

特許文献２には、フラッシュメモリチップとセキュリティー処理を実行するＩＣカードチップと、外部からの指示に従ってそれらを制御するコントローラチップを実装した記憶装置について記載がある。

また非特許文献１はマルチメディアカードの規格が記載される。

国際公開ＷＯ０１／８４４８０号パンフレット

特開平２００３−９１７０４号公報 The MultiMedia Card System Specification Version 3.3

本発明者は、カードコントローラ及び不揮発性メモリと共にＩＣカード用マイクロコンピュータを搭載するメモリカードの非接触インタフェース、特に非接触インタフェースに用いるアンテナの接続端子について検討した。これによれば、メモリカードにアンテナ接続端子を増設したり、既存端子をアンテナ接続端子と兼用したりする場合に、非接触インタフェース対応メモリカードを既存メモリカード用カードホストに挿入した場合にアンテナの接続端子にアンテナ以外が接続することによる不都合、非接触インタフェース用カードホストに既存メモリカードを挿入した場合にアンテナがアンテナとは無関係の端子に接続することによる不都合を考慮することの必要性が本発明者によって見出された。

本発明の目的は、非接触インタフェース非対応のメモリカードの端子配列や端子の形状に対する変更を最小限に抑えて非接触インタフェース用のアンテナ接続機能を有する半導体装置を提供することにある。

本発明の別の目的は、非接触インタフェース非対応メモリカード用のカードホストに挿入した場合にアンテナの接続端子にアンテナ以外が接続することによる不都合のないメモリカードを提供することにある。

本発明の更に別の目的は、非接触インタフェース用のカードホストに非接触インタフェース非対応のメモリカードを挿入した場合にアンテナがアンテナとは無関係の端子に接続することによる不都合のないメモリカードを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

〔１〕不揮発性メモリ、前記不揮発性メモリに対するデータの読み出しとデータの格納を行なうカードコントローラ、及び暗号処理を行なうＩＣカード用マイクロコンピュータを有するメモリカードは、前記メモリカードの一辺に沿って端子列が形成され、前記端子列は、２個の電位供給端子（Ｃ４：Ｖｃｃ、Ｃ３：Ｖｓｓ）、データ端子、コマンド端子、クロック端子及び２個のアンテナ接続端子（Ｃ６Ａ：ＬＡ、Ｃ６Ｂ：ＬＢ）を有し、２個の前記アンテナ接続端子は１個の前記電位供給端子の大きさを最大とする領域に２分割されて離間配置されたスプリット端子とされる。前記ＩＣカード用マイクロコンピュータは前記アンテナ接続用端子に接続されるアンテナを通してデータの入出力を行なう。

前記２個のアンテナ接続端子の大きさは１個の前記電位供給端子の大きさを最大とするから、非接触インタフェース非対応のメモリカードに対して１個の前記電位供給端子の大きさの端子の領域を割くことによって前記２個のアンテナ接続端子を設けて、非接触インタフェース対応のメモリカードとされる。よって、非接触インタフェース非対応のメモリカードの端子領域から外れずに非接触インタフェース対応のメモリカードの端子領域を形成することができる。

本発明の望ましい形態では、前記２個のアンテナ接続端子が形成される個所は、アンテナによるデータ入出力機能を備えていない非接触インタフェース非対応のメモリカードにおける接地電位供給端子が形成される領域（Ｃ６：Ｖｓｓ）に対応される。非接触インタフェース対応の本発明に係るメモリカードを、非接触インタフェース未対応メモリカード用のカードホストに挿入した場合に、アンテナ接続端子には接地電位が接続することになる。接地電位には交流成分、即ち信号成分が無いので、メモリカードの動作上問題ない。逆にアンテナ接続端子によって回路の接地電位に高周波成分が重畳されても電位が大きく変動することは無い。よって、非接触インタフェース非対応メモリカード用のカードホストに挿入した場合にアンテナの接続端子にアンテナ以外が接続することによる不都合はない。また、非接触インタフェース用のカードホストに非接触インタフェース非対応のメモリカードを挿入した場合にカードホストのアンテナが非接触インタフェース非対応メモリカードの接地電位供給端子に接続してアンテナがショートするが、アンテナによる起電力は小さく、且つ、アンテナの出力インピーダンスも大きいから、アンテナショートによる不都合は生じない。

アンテナ接続端子から回路の接地電位に直流成分が重畳されるのを確実に抑止し、信号成分の伝達を妨げないようにすることを考慮すれば、前記アンテナ接続端子には、高周波信号を分離するＡＣ結合用の容量素子（Ｃａｃ）が接続されたフィルタ回路を有することが望ましい。

〔２〕不揮発性メモリ、前記不揮発性メモリに対するデータの読み出しとデータの格納を行なうカードコントローラ、及び暗号処理を行なうＩＣカード用マイクロコンピュータを有するメモリカードは、前記メモリカードの一辺に沿って端子列が形成され、前記端子列は、３個の電位供給端子（Ｃ４Ａ：Ｖｃｃ、Ｃ４Ｂ：Ｖｃｃ−ｉｃ、Ｃ３：Ｖｓｓ）、データ端子、コマンド端子及びクロック端子を有し、前記３個の電位供給端子は、前記不揮発性メモリ、カードコントローラ及びＩＣカード用マイクロコンピュータに回路の接地電位を供給する接地電位端子（Ｃ３：Ｖｓｓ）、前記不揮発性メモリ及びカードコントローラに電源電位(第１電位)を供給する第１電位供給端子（Ｃ４Ａ：Ｖｃｃ）、前記ＩＣカード用マイクロコンピュータに電源電位(第３電位)を供給する第２電位供給位端子（Ｃ４Ｂ：Ｖｃｃ−ｉｃ）とされる。前記第１電位供給端子及び第２の電位供給端子は１個の前記接電位端子の大きさを最大とする領域に２分割されて離間配置されたスプリット端子とされる。

前記第１電位供給端子及び第２電位供給端子の２個の端子の大きさは１個の前記接地電位供給端子の大きさを最大とするから、ＩＣカード用マイクロコンピュータに対する個別パワーオンリセット非対応のメモリカードに対して１個の前記接地電位供給端子の大きさの端子の領域を割くことによって前記２個の第１電位供給端子及び第２電位供給端子を設けて、ＩＣカード用マイクロコンピュータに対する個別パワーオンリセット対応のメモリカードとされる。よって、ＩＣカード用マイクロコンピュータに対する個別パワーオンリセット非対応のメモリカードの端子領域から外れずにＩＣカード用マイクロコンピュータに対する個別パワーオンリセット対応のメモリカードの端子領域を形成することができる。

本発明の望ましい形態では、前記２個の第１電位供給端子及び第２の電位供給端子が形成される個所は、ＩＣカード用マイクロコンピュータに対する個別パワーオンリセット非対応のメモリカードにおける電源電位供給端子（Ｃ４：Ｖｃｃ）が形成される領域に対応される。ＩＣカード用マイクロコンピュータに対する個別パワーオンリセット対応の本発明に係るメモリカードを、ＩＣカード用マイクロコンピュータに対する個別パワーオンリセット非対応メモリカード用のカードホストに挿入した場合に、第１電位供給端子と第２電位供給端子はカードホスト側でショートするので、個別パワーオンリセットはできないが、その他は動作上問題ない。また、ＩＣカード用マイクロコンピュータに対する個別パワーオンリセット対応のカードホストにＩＣカード用マイクロコンピュータに対する個別パワーオンリセット非対応のメモリカードを挿入した場合にカードホスト側の第１電位供給端子向け電源供給端子(第１電源端子)と第２電位供給端子向け電源供給端子(第２電源端子)がショートする。ショートした状態で第２電源端子が接地電位に導通されてパワーオンリセットされると、回路の接地電位と第１電位間がショートすることになって不都合であり、このショートを抑制するにはカードホスト側において、第２電位供給端子への電源経路には高抵抗（１６）を介して選択的に接地電位に導通させるパワーオンリセットスイッチ（１７）を配置するのがよい。若しくは、カードホスト側で第１電位を供給した後、第１電位を第２電位供給端子への電源経路において検出した場合は、第２電源供給端子への電源経路を遮断するようにしてもよい。

〔３〕上記とは別の観点による非接触インタフェース対応のメモリカードは、カードコントローラと、前記カードコントローラに接続された不揮発性メモリと、ＩＣカード用マイクロコンピュータとを有し、電源供給端子として第１電位供給端子と第２電位供給端子とを夫々１個づつ有し、前記カードコントローラに動作を指示するコマンドを供給するためのコマンド端子と、データ入出力に用いられるデータ端子と、クロック信号の入力に用いられるクロック端子と、２個のアンテナ接続用端子と、を有する。前記ＩＣカード用マイクロコンピュータは前記アンテナ接続用端子に接続されるアンテナからデータの入出力を行なう。

上記とは別の観点による非接触インタフェース及びＩＣカード用マイクロコンピュータに対する個別パワーオンリセット対応のメモリカードは、カードコントローラと、前記カードコントローラに接続された不揮発性メモリと、ＩＣカード用マイクロコンピュータと、を有し、前記カードコントローラ及び不揮発性メモリへ第１電位を供給する第１電位供給端子と第２電位を供給する第２電位供給端子とを夫々１個づつ有し、前記ＩＣカード用マイクロコンピュータに第３電位を供給する第３電位供給端子を１個有し、前記カードコントローラに動作を指示するコマンドを供給するためのコマンド端子と、データ入出力に用いられるデータ端子と、クロック信号の入力に用いられるクロック端子と、２個のアンテナ接続用端子（Ｃ６Ａ：ＬＡ、Ｃ６Ｂ：ＬＢ）と、を有する。ＩＣカード用マイクロコンピュータは前記アンテナ接続用端子に接続されるアンテナからデータの入出力を行なう。

上記本発明の具体的な形態として、２個の前記アンテナ接続用端子は、相互に隣接して配置され、２個の前記アンテナ接続用端子間の距離は、一方のアンテナ接続用端子とそれに隣接する他の端子との間の距離よりも狭く構成される。

上記本発明の具体的な形態として、２個の前記アンテナ接続用端子の面積は、他の端子の面積よりも小さく構成される。

上記本発明の具体的な形態として、２個の前記アンテナ接続用端子は第１方向に第１の幅を有し、第１方向に直交する第２方向に第２の幅を有し、他の端子は第１方向に第１の幅と同じ又はそれより広い幅を有し、第２方向に第２の幅よりも広い幅を有する。

上記本発明の具体的な形態として、前記メモリカードの第１の辺に沿って第１の端子列を有し、前記第１の端子列に対し前記第１の辺に対向する第２の辺寄りに第２の端子列を有し、前記２個のアンテナ接続用端子は前記第１の端子列に配置される。

上記とは更に別の観点による非接触インタフェース及びＩＣカード用マイクロコンピュータに対する個別パワーオンリセット対応のメモリカードは、カードコントローラと、前記カードコントローラに接続された不揮発性メモリと、ＩＣカード用マイクロコンピュータと、を有し、前記カードコントローラ及び不揮発性メモリへ第１電位を供給する第１電位供給端子と第２電位を供給する第２電位供給端子とを夫々１個づつ有し、前記ＩＣカード用マイクロコンピュータに第３電位を供給する第３電位供給端子を１個有し、前記カードコントローラに動作指示を行なうためのコマンド入力と、該コマンドに対する応答を出力するためのコマンド端子と、前記不揮発性メモリに格納され又は格納するためのデータの入出力と、不揮発性メモリへのアクセス先を指定するアドレスの入力とを行なうためのデータ端子と、前記ＩＣカード用マイクロコンピュータのデータ入出力に用いられるアンテナを接続するための２個のアンテナ接続用端子（Ｃ６Ａ：ＬＡ、Ｃ６Ｂ：ＬＢ）と、を有する。前記不揮発性メモリにアクセスを行なっていない状態で前記ＩＣカード用マイクロコンピュータに前記アンテナを介してデータの入出力を行う場合、前記第２電位供給端子と前記第３電位供給端子とから夫々の電位が供給される。

前記ＩＣカード用マイクロコンピュータに前記アンテナを介してデータの入出力を行う場合、前記第２電位供給端子と前記第３電位供給端子とから電位が供給されていないことを検出した場合、前記アンテナから供給される電力により動作するようにしてもよい。

〔４〕更に別の観点による本発明は、外部装置に接続可能にされる半導体装置であって、前記外部装置は前記半導体装置との接続を行なうための複数の端子を有し、前記複数の端子は第１機能に用いられる端子を少なくとも２個有し、前記半導体装置は前記外部装置の有する複数の端子との接続を行なうための複数の端子を有し、前記外部装置の第１機能に用いられる端子の内１個の端子に対応する前記半導体装置の端子（Ｃ６：Ｖｓｓ）の個所には、非接触通信に用いるためのアンテナを接続するための端子（Ｃ６Ａ：ＬＡ、Ｃ６Ｂ：ＬＢ）を複数個有する。前記第１機能に用いられる少なくとも２個の端子は、例えば同じ電位の供給が行なわれる電位供給端子である。

更に別の観点による本発明は、外部装置に接続可能にされる半導体装置であって、前記外部装置は前記半導体装置との接続を行なうための複数の端子を有し、前記複数の端子は第１機能に用いられる端子を複数個有し、前記半導体装置は前記外部装置の有する複数の端子との接続を行なうための複数の端子を有し、第１動作状態において前記第１機能に用いられる複数の端子（Ｃ８：ＤＡＴ１、Ｃ９：ＤＡＴ２、…）は第１機能に用いられ、第２動作状態において前記第１機能に用いられる複数の端子の内少なくとも２個の端子（Ｃ８：ＤＡＴ１、Ｃ９：ＤＡＴ２）は非接触通信に用いるためのアンテナを接続するために用いられる。前記第１機能に用いられる複数の端子は、例えばそれぞれ異なるビット位置のデータを入出力するために用いられるデータ入出力端子である。

更に別の観点による本発明は、外部装置に接続可能にされる半導体装置であって、前記外部装置は前記半導体装置との接続を行なうための複数の端子を有し、前記複数の端子は第１機能に用いられる端子を複数個と、第２機能に用いられる端子と有し、前記半導体装置は前記外部装置の有する複数の端子との接続を行なうための複数の端子を有し、第１動作状態において前記第１機能に用いられる複数の端子は第１機能に用いられ、第２機能に用いられる端子は前記第２機能に用いられ、第２動作状態において前記第１機能に用いられる複数の端子の内少なくとも１個（Ｃ６：Ｖｓｓ）と前記第２機能に用いられる端子（Ｃ７）は非接触通信に用いるためのアンテナを接続するために用いられる。前記第１機能に用いられる複数の端子は、例えば同じ電位の供給が行なわれる電位供給端子であり、前記第２機能に用いられる端子はデータの入出力端子である。

上記発明の具体的な形態として、前記非接触通信に用いられるアンテナを接続するために用いられる端子には、ＡＣ結合用の容量素子が接続されている。

また、前記第１動作状態はデータの格納動作又は読み出し動作であり、データを格納する不揮発性メモリと、前記不揮発性メモリに対するデータの格納動作及び読み出し動作の制御を行なうためのコントローラとを有する。

また、前記第２動作状態は暗号処理を含む動作であり、第１動作状態での動作制御を行なうための第１コントローラと、第２動作状態での暗号処理を行なう第２コントローラとを有する。

また、前記第１動作状態はデータの格納動作又は読み出し動作であり、前記第２動作状態はデータの暗号化処理を含む動作であり、第１動作状態での動作制御と第２動作状態での暗号処理を行なうためのコントローラと、データの格納を行なう不揮発性メモリとを有する。

〔５〕更に別の観点による本発明は、接触通信機能と非接触通信機能とを共に有する半導体装置が接続される処理装置であって、前記半導体装置の接触通信機能に用いられる端子に接続される複数の端子を有し、前記複数の端子の内の少なくとも２本の端子を、前記半導体装置の非接触通信機能時のデータの入出力を行なうアンテナへの接続に切り換える切り換え機能を有する。

また、接触通信機能と非接触通信機能とを共に有する半導体装置が接続される処理装置であって、前記半導体装置の接触通信機能に用いられる端子に接続される複数の端子を有し、第１動作状態において、前記複数の端子は前記半導体装置の接触通信機能におけるデータの入出力と電源供給に用いられ、第２動作状態において、前記複数の端子の内の２個の端子は、前記半導体装置の非接触通信機能においてデータの入出力を行なうアンテナへ接続の切り換えが行なわれる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

非接触インタフェース非対応のメモリカードの端子配列や端子の形状に対する変更を最小限に抑えて非接触インタフェース用のアンテナ接続機能を有する半導体装置を実現することができる。

非接触インタフェース非対応メモリカード用のカードホストに挿入した場合にアンテナの接続端子にアンテナ以外が接続することによる不都合のないメモリカードを実現することができる。

非接触インタフェース用のカードホストに非接触インタフェース非対応のメモリカードを挿入した場合にアンテナがアンテナとは無関係の端子に接続することによる不都合のないメモリカードを実現することができる。

図１には本発明に係る半導体装置の一例であるマルチメディアカード規格に準拠したメモリカードのブロックダイアグラムが示される。同図に示されるメモリカード１は、例えば、情報記憶機能、そして暗号化・復号処理及び認証処理などを伴うセキュリティー機能などの、マルチファンクションを提供する。セキュリティー機能は例えばクレジットカードによる決済や交通機関における課金等に利用される。

メモリカード１は、複数個の外部端子が形成された配線基板に、カードコントローラ２と、前記カードコントローラ２に内部バス５で接続された電気的に書き換え可能な不揮発性記憶装置例えばフラッシュメモリ３と、前記カードコントローラ２に内部バス６で接続されたセキュリティコントローラとしてのＩＣ（インテグレーテッド・サーキット）カード用マイクロコンピュータ（ＩＣカードマイコンとも称する）４が搭載される。特に制限されないが、前記カードコントローラ２、フラッシュメモリ３、及びＩＣカードマイコン４は夫々個別の半導体集積回路チップで構成されている。図１において前記複数の外部端子はカードコントローラ２等に接続する外部端子列７、ＩＣカードマイコン４等に接続する外部端子列８、及び電源供給用の外部端子列９に大別される。ＩＣカード用マイコン４への電源電位の供給を他と独立させてＩＣカードマイコン４を個別にパワーオンリセット可能にする場合には、例えばＩＣカード用マイコン４への電源端子Ｖｃｃ−ｉｃと他の回路ブロックへの電源端子Ｖｃｃとを個別化してよい。

カードコントローラ２は、マルチメディアカード規格準拠のメモリカードとしての外部インタフェース機能、フラッシュメモリをその仕様に応じてファイルメモリとしてアクセスするメモリインタフェース機能、そしてメモリカードコマンド等を用いてＩＣカードマイコンとインタフェースするＩＣカードマイコンインタフェース機能を持つ。

フラッシュメモリ３は、特に図示はしないが、電気的に消去及び書き込み可能な不揮発性メモリセルトランジスタ（フラッシュメモリセルとも記す）を有する。フラッシュメモリセルは、特に図示はしないが、フローティングゲートを有する所謂スタックドゲート構造、或いはＯＮＯ（オキサイド・ナイトライド・オキサイド）ゲート絶縁膜を備えたメモリトランジスタ部と選択トランジスタ部から成る所謂スプリットゲート構造を有する。前記フラッシュメモリセルは、前記フローティングゲート等に電子が注入されると閾値電圧が上昇し、また、前記フローティングゲート等から電子を引き抜くと閾値電圧が低下する。前記フラッシュメモリセルは、データ読み出しのためのワード線電圧に対する閾値電圧の高低に応じた情報を記憶することになる。フラッシュメモリ３は、カードコントローラ２の制御によって、フラッシュメモリセルに記憶された情報の読み出し、フラッシュメモリセルに対する情報の格納（例えば書込み）、及びフラッシュメモリセルの記憶情報の初期化（例えば消去）が可能にされる。

ＩＣカードマイコン４は、特に図示はしないがＣＰＵとその動作プログラム及び認証に利用する制御情報など保有する不揮発性メモリを備え、その動作プログラムに従って認証処理や暗号化・復号処理等を行う。ＩＣカードマイコン４には、それ単独で外部と接触インタフェースを行なうもの、或いは非接触インタフェースを行なうもの、または双方のインタフェースが可能なデュアルインタフェースを行なうものを採用することができる。接触インタフェースは、例えば１ビットのデータ入出力端子Ｉ／Ｏ−ｉｃ、クロック端子ＣＬＫ−ｉｃ、リセット端子ＲＥＳ−ｉｃを用いたシリアル通信で行われる。非接触インタフェースは端子ＴＭＬ１，ＴＭＬ２に接続するアンテナを用いた高周波通信で行われる。非接触インタフェースで動作をする場合、ＩＣカードマイコン４はアンテナ端子（ＬＡ，ＬＢ）に接続されるアンテナから電力を供給されて動作をし、またはカードコントローラ若しくはＶｃｃ−ｉｃから動作電源を供給されるようにしてもよい。

図２にはメモリカードの動作モード及びカードンタフェース仕様に応じた前記端子列の端子機能が例示される。図２にはＣ１〜Ｃ１３までの合計１７種類の端子の機能が定義されている。図において、ＲＳＶはＭＭＣモードにおけるリザーブ端子を意味し、ＳＰＩモードではチップセレクト端子とされる。ＣＭＤはコマンド入力及びコマンドに対する応答出力の端子、Ｖｓｓは回路の接地電位が供給される接地端子、Ｖｃｃは電源電位が供給される電源端子、ＣＬＫはメモリカードのクロック端子、ＤＡＴ０〜ＤＡＴ７はデータ入出力端子、ＲＥＳ−ｉｃはＩＣカードマイコンのリセット端子、ＣＬＫ−ｉｃはＩＣカードマイコンのクロック端子、Ｖｃｃ−ｉｃはＩＣカードマイコンの電源端子、ＬＡ，ＬＢはアンテナ接続端子、ＮＣは非接続（ノン・コネクト）端子を意味する。

《プリミティブなメモリカード端子配列》
図２のＡにおける１３ｐｉｎのときの定義は、マルチメディアカード規格に準拠した８ビット並列データ入出力可能なプリミティブなメモリカードにおける端子機能とされる。この時の実際の外部端子のレイアウトは図３に例示される。同図のパッケージはフルサイズに対して大凡半分のサイズのリデュースドサイズになっている。このプリミティブな端子配列は前記ＩＣカードマイコン４に対する非接触インタフェース非対応になっており、接触インタフェースも内部バス６経由でカードコントローラ２を介して行なう。

《アンテナ接続用スプリット端子》
図２のＢの定義はマルチメディアカード規格に準拠した８ビット並列データ入出力及び非接触インタフェース可能なＩＣカードマイコン搭載のメモリカードにおける端子機能とされる。この時の実際の外部端子のレイアウトは図４に例示される。同図のパッケージサイズは同じくリデュースドサイズとされる。

図２のＡ（図３）との相違点はＣ６の接地端子Ｖｓｓに代えてＣ６Ａ，Ｃ６Ｂの２個のアンテナ接続端子ＬＡ，ＬＢを採用している点である。図２のＡにおけるプリミティブなメモリカードの端子機能では規格上、余裕を見て元々Ｃ３とＣ６の２端子を接地端子Ｖｓｓに割当てているので、Ｃ６を廃止しても接地電位の供給機能には支障ない。Ｃ６Ａ，Ｃ６Ｂは端子列８に含まれる。Ｃ３，Ｃ４は端子列９に含まれ、その他は端子列７に含まれる。

図４のＣ６Ａ，Ｃ６Ｂの２個のアンテナ接続端子ＬＡ，ＬＢは、図４では廃止されたところの図３のＣ６の１個の接地端子Ｃ６の位置に対応して形成される。即ち、図４に示されるように、Ｃ６Ａ，Ｃ６Ｂの２個のアンテナ接続端子ＬＡ，ＬＢはＣ６の１個の接地端子Ｖｓｓの大きさを最大とする領域に２分割されて離間配置されたスプリット端子とされる。

図５には図２のＢの定義によるメモリカードの外部インタフェース機能がブロックダイアグラムで示される。ＩＣカードマイコン４は前記アンテナ接続用端子ＬＡ，ＬＢに接続される外部アンテナ１１と同調コンデンサ１２を通して、非接触インタフェースでデータの入出力が可能とされる。カードコントローラ２はデータ端子Ｄ０〜Ｄ７を介して並列８ビットでデータの入出力が可能とされる。尚、図２のＢで定義された外部インタフェース機能を有するメモリカードにおいてＩＣカードマイコン４を単独でリセットするにはスリープ命令等を実行しなければならない。ＩＣカードマイコン４を単独でパワーオンリセットすることはできない。

アンテナ接続用のスプリット端子の大きさ、即ち前記Ｃ６Ａ，Ｃ６Ｂの２個のアンテナ接続端子ＬＡ，ＬＢの大きさは、１個の前記Ｃ６の接地端子Ｖｓｓの大きさを最大とするから、非接触インタフェース非対応の図３の端子配列のメモリカードに対してＣ６の１個の接地端子Ｖｓｓの大きさの端子領域を割くことによって、図４の端子配列のように２個のアンテナ接続端子ＬＡ，ＬＢを有する、非接触インタフェース対応のメモリカード１とすることができる。よって、非接触インタフェース非対応の図３のメモリカードの端子領域から外れずに非接触インタフェース対応のメモリカードに必要なアンテナ接続領域を形成することができる。

前記２個のアンテナ接続端子ＬＡ，ＬＢが形成される個所は、アンテナによるデータ入出力機能を備えていない非接触インタフェース非対応のメモリカードにおける接地電位供給端子Ｖｓｓが形成されるＣ６の領域に対応される。図４の端子配列を有する非接触インタフェース対応のメモリカードを、図３の外部端子配列のような非接触インタフェース非対応のメモリカード用のカードホストに挿入した場合に、アンテナ接続端子ＬＡ，ＬＢはカードホスト内で接地電位供給ピンに接続することになる。接地電位には交流成分、即ち信号成分が無いので、メモリカードの動作上問題はない。逆にアンテナ接続端子ＬＡ，ＬＢによって接地電位に高周波成分が重畳されても電位が大きく変動することは無い。よって、図３の外部端子配列のような非接触インタフェース非対応のメモリカード用カードホストに、図４の端子配列を有するメモリカード１を挿入した場合にアンテナ接続端子ＬＡ，ＬＢにカードホスト側の他のピンが接続することによる不都合はない。また、非接触インタフェース用のカードホストに非接触インタフェース非対応のメモリカードを挿入した場合にカードホストのアンテナ接続ピンが非接触インタフェース非対応メモリカードのＣ６の接地端子ピンに接続してアンテナがショートするが、アンテナによる起電力は小さく、且つ、アンテナの出力インピーダンスも大きいから、アンテナショートによる不都合は生じない。

アンテナ接続端子ＬＡ，ＬＢから従来のカードホストの接地電位に直流成分が重畳されるのを確実に抑止し、また、アンテナからの信号成分の伝達を妨げないようにすることを考慮すれば、図５に例示されるように、前記アンテナ接続端子ＬＡ，ＬＢには、ＡＣ結合用の容量素子Ｃａｃを介してＩＣカードマイコン４に接続することが望ましい。

図２のＣの定義はマルチメディアカード規格に準拠した４ビット並列データ入出力並びに非接触及び接触インタフェース共に可能なＩＣカードマイコン搭載のメモリカードにおける端子機能とされる。この時の実際の外部端子のレイアウトは図４と同じである。図２のＢの定義との相違点は、カードコントローラＣ６による外部データインタフェース端子をＣ７〜Ｃ９，Ｃ１の４ビットのデータ端子ＤＡＴ０〜ＤＡＴ４とし、ＩＣカードマイコン４による接触インタフェース端子としてＣ１０のリセット端子ＲＥＳ−ｉｃ、Ｃ１１のクロック入力端子ＣＬＫ−ｉｃ、Ｃ１２のＩＣカード専用電源端子Ｖｃｃ−ｉｃ、及びデータシリアル入出力端子Ｉ／Ｏ−ｉｃを採用している点である。図６には図２のＣの定義によるメモリカードの外部インタフェース機能がブロックダイアグラムで示される。ＩＣカードマイコン４に専用の電源端子Ｖｃｃ−ｉｃが割当てられているので、ＩＣカードマイコン４を単独でパワーオンリセット可能である。Ｃ６Ａ，Ｃ６Ｂのアンテナ接続用スプリット端子ＬＡ，ＬＢによる作用効果は図５と同様であるからその詳細な説明は省略する。

図２のＤの定義はマルチメディアカード規格に準拠した１ビットデータ入出力並びに非接触インタフェース共に可能なＩＣカードマイコン搭載のメモリカードにおける端子機能とされる。この時の実際の外部端子のレイアウトは図７に示される。同図のパッケージサイズは同じくリデュースドサイズとされる。図２のＢの定義との相違点は、カードコントローラＣ６による外部データインタフェース端子をＣ７の１ビットのデータ端子ＤＡＴとしたことである。図８には図２のＤの定義によるメモリカードの外部インタフェース機能がブロックダイアグラムで示される。ＩＣカードマイコン４の単独パワーオンリセットはできない。Ｃ６Ａ，Ｃ６Ｂのアンテナ接続用スプリット端子ＬＡ，ＬＢによる作用効果は図５の場合と同様であるからその詳細な説明は省略する。

図２のＥの定義はマルチメディアカード規格に準拠した４ビット並列データ入出力並びに非接触及び接触インタフェース共に可能なＩＣカードマイコン搭載のメモリカードにおける端子機能とされる。この時の実際の外部端子のレイアウトは図９とされる。図２のＤの定義との相違点は、カードコントローラＣ６による外部データインタフェース端子をＣ７、Ｃ１０，Ｃ１３，Ｃ１の４ビットのデータ端子ＤＡＴ０〜ＤＡＴ４とし、ＩＣカードマイコン４による接触インタフェース端子としてＣ１１のクロック入力端子ＣＬＫ−ｉｃ、Ｃ１２のデータシリアル入出力端子Ｉ／Ｏ−ｉｃを採用している点である。ＩＣカードマイコン４に対するリセットはカードコントローラ２からのコマンドに基づいてリセット命令等を実行することによって行なう必要がある。図１０には図２のＥの定義によるメモリカードの外部インタフェース機能がブロックダイアグラムで示される。Ｃ６Ａ，Ｃ６Ｂのアンテナ接続用スプリット端子ＬＡ，ＬＢによる作用効果は図５と同様であるからその詳細な説明は省略する。

《電源用スプリット端子》
図２のＦの定義は、マルチメディアカード規格に準拠した４ビット並列データ入出力並びに接触及び非接触インタフェース可能なＩＣカードマイコン搭載のメモリカードにおいて、アンテナ接続端子ＬＡ，ＬＢの他に、電源供給用端子Ｖｃｃ，Ｖｃｃ−ｉｃにもスプリット端子を採用した端子機能が示される。この時の実際の外部端子のレイアウトは図１１に例示される。同図のパッケージサイズは同じくリデュースドサイズとされる。図１２には図２のＦの定義によるメモリカードの外部インタフェース機能がブロックダイアグラムで示される。

図２のＥの定義との相違点はＣ４の電源端子Ｖｃｃに代えてＣ４Ａ，Ｃ４Ｂの２個の電源端子Ｖｃｃ，Ｖｃｃ−ｉｃを採用している点である。Ｃ４の電源端子Ｖｃｃに対する電源用スプリット端子Ｃ４Ａ，Ｃ４Ｂの関係は、前記接地端子Ｖｓｓに対するアンテナ接続用のスプリット端子ＬＡ，ＬＢの関係に対応する。即ち、図１１のＣ４Ａ，Ｃ４Ｂの２個の電源端子Ｖｃｃ，Ｖｃｃ−ｉｃは、図１１では廃止されたところの図９のＣ４の１個の電源端子Ｖｃｃの位置に対応して形成される。要するに、図１１に示されるように、Ｃ４Ａ，Ｃ４Ｂの２個の電源端子Ｖｃｃ，Ｖｃｃ−ｉｃはＣ４の１個の電源端子Ｖｃｃの大きさを最大とする領域に２分割されて離間配置されたスプリット端子とされる。

前記Ｃ４Ａの電源端子Ｖｃｃ及びＣ４Ｂの電源端子Ｖｃｃ−ｉｃの２個の端子の大きさはＣ４の１個の電源端子Ｖｃｃの大きさを最大とするから、ＩＣカードマイコンに対する個別パワーオンリセット非対応のメモリカードに対してＣ４の１個の電源端子端子Ｖｃｃの大きさの端子の領域を割くことによって前記Ｃ４Ａ，Ｃ４Ｂの２個の電源端子Ｖｃｃ，Ｖｃｃ−ｉｃを設けることにより、ＩＣカードマイコンに対する個別パワーオンリセット対応のメモリカードを実現することができる。よって、ＩＣカードマイコンに対する個別パワーオンリセット非対応のメモリカードの端子領域から外れずにＩＣカード用マイクロコンピュータに対する個別パワーオンリセット対応のメモリカードの端子領域を形成することができる。

前記Ｃ４Ａ，Ｃ４Ｂの２個の電源端子Ｖｃｃ，Ｖｃｃ−ｉｃが形成される個所は、ＩＣカードマイコンに対する個別パワーオンリセット非対応のメモリカードにおけるＣ４の電源端子Ｖｃｃが形成される領域に対応される。ＩＣカードマイコンに対する個別パワーオンリセット対応の図２のＦの態様に係るメモリカードを、ＩＣカードマイコンに対する個別パワーオンリセット非対応メモリカード用のカードホストに挿入した場合に、Ｃ４ＡのＶｃｃとＣ４ＢのＶｃｃ−ｉｃはカードホスト側でショートするので、個別パワーオンリセットはできないが、その他は動作上問題ない。もしメモリカードへの供給電源Ｖｃｃの電位レベルがＩＣカードマイコンへの供給電源Ｖｃｃ−ｉｃの電位レベルと異なる場合、ＩＣカードマイコンにおいて電圧変換回路を有しておくことで、個別パワーオンリセット非対応メモリカード用のカードホストに個別パワーオンリセット対応のメモリカードを挿入した場合であってもＩＣカードマイコンは正常に動作することが可能となる。また、ＩＣカードマイコンに対する個別パワーオンリセット対応のカードホストにＩＣカードマイコンに対する個別パワーオンリセット非対応のメモリカードを挿入した場合にカードホスト側で、Ｃ４Ａの電源端子Ｖｃｃ向け電源とＣ４Ｂの電源端子Ｖｃｃ−ｉｃ向け電源がショートする。ショートした状態でＣ４Ｂの電源端子が接地電位Ｖｓｓに導通されてパワーオンリセットされると、回路の接地電位と電源との間がショートすることになって不都合であり、このショートを抑制するには、図１３に例示されるように、カードホスト１５側において、ＩＣカードマイコン用の電源端子Ｖｃｃ−ｉｃへの電源経路には高抵抗１６を介して選択的に接地電位Ｖｓｓに導通させるパワーオンリセットスイッチ１７を配置するのがよい。若しくは、カードホスト側でＣ４Ａ端子にＶｃｃを供給した後、ＩＣカードマイコン用の電源端子Ｖｃｃ−ｉｃへの電源経路においてＶｃｃを検出した場合は、第２電源供給端子への電源経路を遮断するようにしてもよい。 図１４には図２のＦのインタフェース定義においてＣ４の電源端子Ｖｃｃを、Ｃ４Ａ，Ｃ４Ｂの電源スプリット端子Ｖｃｃ，Ｖｃｃ−ｉｃとしたときの端子配列が例示される。図１５には図１４の端子配列に対応するメモリカードの外部インタフェース機能がブロックダイアグラムで示される。

上記アンテナ接続用スプリット端子及び電源用スプリット端子を設けたメモリカードの説明ではパッケージをリデュースドサイズとしたが、図１６に代表されるフルサイズのパッケージにも同じように適用することができる。

《アンテナ接続用の端子兼用化》
アンテナ接続用スプリット端子に代えて、図３のプリミティブな端子配列をそのまま利用し、Ｃ６の端子を一方のアンテナ接続端子ＬＡ、Ｃ８の端子を他方のアンテナ接続端子ＬＢに割当てることも可能である。この場合には、対応カードホストは、当該メモリカードが挿入されたとき、カードコントローラによる外部インタフェースを、図２のＤ，Ｅ，Ｆの何れかの態様で行なうようにすればよい。図２のＡ，Ｂ，Ｃの対応でインタフェースを行なうカードホストの場合には、当該メモリカードの挿入を検出したとき、Ｃ８の端子をデータ入出力からアンテナ接続機能に切り換えるようにすればよい。

また、図１７の７ピン形態のプリミティブな端子配列においては、Ｃ６の端子を一方のアンテナ接続端子ＬＡ、Ｃ１の端子を他方のアンテナ接続端子ＬＢに割当てることが可能である。この場合には、対応カードホストは、当該メモリカードが挿入されたとき、当該メモリカードをＭＭＣモードで動作させればよい。ＭＭＣモードにおいてＣ１の端子はリザーブ端子ＲＳＶとされるからである。

また、アンテナ接続用スプリット端子に代えて、図３のプリミティブな端子配列におけるＣ８の端子を一方のアンテナ接続端子ＬＡ、Ｃ９の端子を他方のアンテナ接続端子ＬＢに割当てることも可能である。この場合には、対応カードホストは、当該メモリカードが挿入されたとき、Ｃ７，Ｃ８の端子をデータ入出力からアンテナ接続機能に切り換えるようにすればよい。

アンテナ接続用に既存端子を兼用化する場合には、何れにしてもカードホストはそのようなメモリカードの挿入を検出するための検出処理機能を備えることが必要である。例えば、カード認識処理で、そのようなメモリカードはＣ７の端子を利用して当該メモリカード種別を示す識別コードを出力し、カードホストはその識別コードを受けて端子兼用化メモリカードの装着を検出すればよい。またカードホストは、Ｃ８等のアンテナ接続用端子として共用する端子について、本来のデータ入出力とアンテナ接続とのどちらとして動作させるかをメモリカードに指示するためのコマンドを発行するようにしてもよい。例えば、メモリカードの規格上ユーザコマンド若しくは未定義コマンドとされるコマンドが存在し、そのようなコマンドを発行して端子の機能を切り替えるようにすることで、通常動作時はＣ８等の端子は本来のデータ入出力端子として機能し、ＩＣカードマイコンの非接触通信時にのみアンテナ端子として機能させることができるようになる。

以下に前記カードコントローラ２及びＩＣカードマイコン４についての詳細を構成を説明する。図１８には前記カードコントローラ２の詳細が例示される。カードコントローラ２はホストインタフェース回路２０、マイクロコンピュータ２１、フラッシュコントローラ２２、バッファコントローラ２３、バッファメモリ２４、及びインタフェース部２５から成る。バッファメモリ２４はＤＲＡＭ（Dynamic Random Access memory）又はＳＲＡＭ（Static Random Access Memory）等から成る。インタフェース部２５にはＩＣカードマイコン４が接続される。マイクロコンピュータ２１はＣＰＵ（中央処理装置）２７、ＣＰＵ２７の動作プログラムを保有するプログラムメモリ（ＰＧＭ）２８、及びＣＰＵ２７のワーク領域に利用されるワークメモリ（ＷＲＡＭ）２９などによって構成される。前記ＭＭＣ仕様に対応するインタフェース制御態様の制御プログラムはＰＧＭ２８が保有する。

ホストインタフェース回路２０はメモリカードイニシャライズコマンドを発行すると、割込みによってマイクロコンピュータ２１にＭＭＣインタフェース制御態様の制御プログラムを実行可能にする。マイクロコンピュータ２１はその制御プログラムを実行する事によってホストインタフェース回路２０による外部インタフェース動作を制御し、フラッシュコントローラ２２によるフラッシュメモリ３に対するアクセス（書き込み、消去、及び読み出し動作）とデータ管理を制御し、バッファコントローラ２３によるメモリカード固有のデータフォーマットとメモリに対する共通のデータフォーマットとの間のフォーマット変換を制御する。

バッファメモリ２４には、フラッシュメモリ３から読み出されたデータ又はフラッシュメモリ３に書き込まれるデータが一時的に保持される。フラッシュコントローラ２２はフラッシュメモリ３をハードディスク互換のファイルメモリとして動作させ、データをセクタ単位で管理する。

図１９には前記ＩＣカードマイコン４の詳細が例示される。ＩＣカードマイコン４は、ＣＰＵ３１、ワークＲＡＭとしてのＲＡＭ（ランダム・アクセス・メモリ）３２、タイマ３３、ＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ）３４、コプロセッサユニット３５、マスクＲＯＭ（リード・オンリ・メモリ）３６、システムコントロールロジック３７、入出力ポート（Ｉ／Ｏポート）４３、データバス３９、アドレスバス４０及びＲＦ部４１を有する。

前記マスクＲＯＭ３６はＣＰＵ３１の動作プログラム（暗号化プログラム、復号プログラム、インタフェース制御プログラム等）及びデータを格納するのに利用される。前記ＲＡＭ３２はＣＰＵ３１のワーク領域又はデータの一時記憶領域とされ、例えばＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）若しくはＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）から成る。Ｉ／Ｏポート３８にＩＣカードコマンドが供給されると、システムコントロールロジック３７がこれをデコードし、当該コマンドの実行に必要な処理プログラムをＣＰＵ３１に実行させる。即ち、ＣＰＵ３１は、システムコントロールロジック３７から指示されるアドレスでマスクＲＯＭ３６をアクセスして命令をフェッチし、フェッチした命令をデコードし、デコード結果に基づいてオペランドフェッチやデータ演算を行う。コプロセッサユニット３５はＣＰＵ３１の制御に従ってＲＳＡや楕円曲線暗号演算における剰余演算処理などを行う。Ｉ／Ｏポート３８は１ビットの入出力端子Ｉ／Ｏを有し、データの入出力と外部割り込み信号の入力に兼用される。Ｉ／Ｏポート３８はデータバス３９に結合され、データバス３９には前記ＣＰＵ３１、ＲＡＭ３２、タイマ３３、ＥＥＰＲＯＭ３４、及びコプロセッサユニット３５等が接続される。システムコントロールロジック３７はＩＣカードマイコン４の動作モードの制御及び割り込み制御を行い、更に暗号鍵の生成に利用する乱数発生ロジック等を有する。ＩＣカードマイコン４はリセット信号ＲＥＳによってリセット動作が指示されると、内部が初期化され、ＣＰＵ４１はマスクＲＯＭ３６のプログラムの先頭番地から命令実行を開始する。ＩＣカードマイコン９はクロック信号ＣＬＫに同期動作される。

前記ＥＥＰＲＯＭ３４は、電気的に消去処理及び書込み処理が可能にされ、個人を特定するために用いられるＩＤ情報や認証証明書などのデータを格納する領域として用いられる。ＥＥＰＲＰＭ３４に代えてフラッシュメモリ或は強誘電体メモリなどを採用してもよい。同図ではＩＣカードマイコン４は外部とのインタフェースに外部接続端子を用いる接触インタフェースと、アンテナを用いる非接触インタフェースの一方または双方をサポートする。非接触インタフェースを行うためのＲＦ部４１はチップのアンテナ端子ＴＭＬ１，ＴＭＬ２を有する。アンテナを経由してＲＦ部４１より電力が供給されたり、あるいはシステムコントロールロジック３７により内部バスを経由して非接触インタフェースが選択されると、ＲＦ部４１は前記アンテナが所定の電磁波（例えば高周波の変動磁束やマイクロ波）を横切ることによって生ずる誘導起電力を動作電源として動作電源を発生し、該所定の電波の周波数に対応して生ずる誘導電流を基にした内部クロック信号ＣＬＫ、該所定の電波に重なって受け渡されるデータをＲＦ部４１で分離した内部データ、さらにリセット信号ＲＥＳ、の夫々を生成し、アンテナから非接触で情報の入出力を行なう。ＩＣカードマイコン４の内部において、非接触インタフェースを介して動作するＲＦ部４１は、接触インタフェースを介して動作するＩＣカード動作用のＣＰＵ３１などとは独立した小規模の回路で構成するのが好ましい。ＲＦ部４１として、その内部に非接触カード動作に必要な回路、例えば非接触カード用プロセッサ、当該プロセッサの制御プログラム領域及びワーク領域に用いられるメモリ、そしてＲＦ送受信及び電源回路部が設けられる。このようにＲＦ部４１はプロセッサ機能とその制御プログラムというように独立した小規模の回路で構成されるため、例えば接触端子を介しての電源供給が得られない環境においても、外部からの誘導起電力によって回路を動作させることが容易となる。また、ＲＦ部４１は内部のデータバス３９及びアドレスバス４０を経由することにより、非接触インタフェース部分と接触インタフェース部分との間でデータを入出力することも可能である。

メモリカード１におけるセキュリティー処理を説明する。例えばフラッシュメモリ３のセキュア領域にはユーザ識別情報が格納されている。コンテンツデータをダウンロードするときはユーザ識別情報を秘密鍵として暗号化されたライセンス情報を一緒にダウンロードする。コンテンツデータを復号するための復号キーはライセンス情報に含まれ、ライセンス情報はユーザ識別情報を復号キーに用いて復号される。これによってコンテンツデータに対する著作権保護を行う。係るセキュリティー処理はマイクロコンピュータ２１によるプログラム制御で行なわれる。

ＩＣカードマイコン４によるセキュリティー処理について説明する。例えばＩＣカードマイコン４は電子決済サービスなどに利用可能なＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済み機能を実現している。ＥＥＰＲＯＭ３４には所定の認証証明書を保有し、ホストから認証要求が有ったときはその認証証明書を送り、これに対して認証を得ることを条件に、後続の通信処理が可能にされる。このようなセキュリティー処理の動作プログラムはマスクＲＯＭ３６が保有する。ＩＣカードマイコン４による認証処理はＩＣカードマイコン４内部に閉じた環境で行うのがセキュリティーの観点より望ましい。この点で、ＩＣカードマイコン４の電源だけを投入してアンテナ端子ＬＡ，ＬＢなどを介して外部インタフェースを行なう意義がある。用途上又は技術的にセキュリティー上の問題がない場合にはカードコントローラ２経由でセキュリティー処理を行うことは差し支えない。

例えば上述の如くＩＣカードマイコン４が電子決済サービスなどに利用可能なＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済みである場合、キャッシュカード、クレジットカード或いは定期券などのカードホルダにメモリカード１を挿入し、非接触インタフェースを用いてそれらカード機能を実現することが可能になる。

ＩＣカードマイコン４は電子決済などレベルの高いセキュリティー処理に利用されることを考慮すると、ＩＣカードマイコン４の異常な状態に対して全ての内部状態を初期化するパワーオンリセットはカードコントローラ２等に比べて頻繁に行われる可能性が高い。これを考慮すると、ＩＣカードマイコン４に専用の電源供給端子Ｖｃｃ−ｉｃを設ければ、メモリカード１全体をリセットすること無くＩＣカードマイコン４単独で自由にパワーオンリセット可能になる。これにより、セキュリティーを保証しつつメモリカード１の使い勝手を向上させることができる。またメモリカード１をホスト装置に挿入している状態であれば、ＩＣカードマイコン４が非接触インターフェースを用いて通信を行う場合であっても、誘導起電力により得られる動作電力よりも安定した電源をＶｃｃ−ｉｃから得ることができ、より微弱な電波状態であってもメモリカード単体で非接触インタフェースを用いた通信を行うことが可能となる。

図２０乃至図２９に、図２のＢの定義によるメモリカード１の外形図を示す。図２０は斜視図、図２１は正面図、図２２は右側面図、図２３は左側面図、図２４は平面図、図２５は底面図、図２６は背面図、図２７は図２１に示すＡ−Ａ’での断面図、図２８は図２１に示すＢ−Ｂ’での断面図、図２９は各部の名称を示す参考図である。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、本発明はＭＭＣ規格のメモリカードだけでなくその他の規格に準拠するマルチファンクション形態のメモリカードに広く適用することができる。従って、外部接続端子の機能、配列、数などは適宜変更可能である。また不揮発性メモリはフラッシュメモリに限定されず、強誘電体メモリなど、その他記憶形式のメモリであってよい。ＩＣカードマイコンはＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済み機能を実現しているセキュリティーコントローラに限定されない。単なる暗号化・復号を行ない暗号化した通信が可能なマイクロコンピュータであってもよい。

また、図５、図６、図８、図１０、図１２及び図１５のブロックダイアグラムは専らメモリカードの外部インタフェース機能を示すことを主眼に描かれたものであり、各外部信号端子はカードコントローラ２又はＩＣカードマイコン４の何れかに専用化されて接続されるているように図示されているが、実際には一つのメモリカードで外部インタフェースについて数種類のインタフェース態様、例えば図２のＢの端子態様とＣの態様から一つを選択可能なものもあり、そのようなメモリカードの場合には、例えば、Ｃ１０〜Ｃ１３の端子はカードコントローラ２とＩＣカードマイコン４の双方に接続可能されていている。

本発明に係る半導体装置の一例であるマルチメディアカード規格に準拠したメモリカードのブロックダイアグラムである。 メモリカードの動作モード及びカードンタフェース仕様に応じた端子列の端子機能を例示する説明図である。 図２のＡにおける１３ｐｉｎの定義に対応する実際の外部端子のレイアウトを例示する平面図である。 図２のＢにおける８ビット並列データ入出力及び非接触インタフェース可能なＩＣカードマイコン搭載のメモリカードに対応する実際の外部端子のレイアウトを例示する平面図である。 図２のＢの定義によるメモリカードの外部インタフェース機能を示すブロックダイアグラムである。 図２のＣの定義によるメモリカードの外部インタフェース機能を示すブロックダイアグラムである。 図２のＤの定義におけるはマルチメディアカード規格に準拠した１ビットデータ入出力並びに非接触インタフェース共に可能なＩＣカードマイコン搭載のメモリカードの実際の外部端子のレイアウトを示す平面図である。 図２のＤの定義によるメモリカードの外部インタフェース機能を示すブロックダイアグラムである。 図２のＥの定義における４ビット並列データ入出力並びに非接触及び接触インタフェース共に可能なＩＣカードマイコン搭載のメモリカードの実際の外部端子のレイアウトを示す平面図である。 図２のＥの定義によるメモリカードの外部インタフェース機能を示すブロックダイアグラムである。 図２のＦの定義におけるアンテナ接続端子の他に電源供給用端子Ｖｃｃ，Ｖｃｃ−ｉｃにもスプリット端子を採用した端子機能を備えたメモリカードの実際の外部端子のレイアウトを示す平面図である。 図２のＦの定義によるメモリカードの外部インタフェース機能を示すブロックダイアグラムである。 電源スプリット端子においてＩＣカードマイコンのパワーオンリセット時に回路の接地電位と電源との間のショートショートを緩和もしくは抑制するための基本構成を例示する回路図である。 図２のＢのインタフェース定義においてＣ４の電源端子を、電源スプリット端子Ｖｃｃ，Ｖｃｃ−ｉｃとしたときの端子配列を例示する平面図である。 図１４の端子配列に対応するメモリカードの外部インタフェース機能を示すブロックダイアグラムである。 フルサイズパッケージでアンテナ接続用スプリット端子及び電源用スプリット端子を設けたメモリカードの端子配列を示す平面図である。 ７ピン形態のプリミティブな端子配列においてＣ６の端子を一方のアンテナ接続端子、Ｃ１の端子を他方のアンテナ接続端子に割当て可能にしたメモリカードの端子配列を示す平面図である。 カードコントローラの詳細を例示するブロックダイアグラムである。 ＩＣカードマイコンの詳細を例示するブロックダイアグラムである。 図２のＢの定義によるメモリカード１の外形図を示す斜視図である。 図２のＢの定義によるメモリカード１の外形図を示す正面図である。 図２のＢの定義によるメモリカード１の外形図を示す右側面図である。 図２のＢの定義によるメモリカード１の外形図を示す左側面図である。 図２のＢの定義によるメモリカード１の外形図を示す平面図である。 図２のＢの定義によるメモリカード１の外形図を示す底面図である。 図２のＢの定義によるメモリカード１の外形図を示す背面図である。 図２１に示すＡ−Ａ‘での断面図である。 図２１に示すＢ−Ｂ’での断面図である。 図２６の背面図の端子の名称を示す参考図である。

符号の説明

１ メモリカード
２ カードコントローラ
３ フラッシュメモリ
４ ＩＣカードマイコン
７〜９ 端子列
１１ アンテナ
ＬＡ，ＬＢ アンテナ接続端子
Ｖｃｃ−ｉｃ ＩＣカードマイコン用電源端子
Ｖｃｃ 電源端子
Ｖｓｓ 接地端子
１６ 抵抗
１７ スイッチ
Ｃａｃ ＡＣ結合容量

Claims (25)

1. 不揮発性メモリ、前記不揮発性メモリに対するデータの読み出しとデータの格納を行なうカードコントローラ、及び暗号処理を行なうＩＣカード用マイクロコンピュータを有するメモリカードであって、
   前記メモリカードの一辺に沿って端子列が形成され、
   前記端子列は、２個の電位供給端子、データ端子、クロック端子及び２個のアンテナ接続端子を有し、
   ２個の前記アンテナ接続端子は１個の前記電位供給端子の大きさを最大とする領域に２分割されて離間配置されたスプリット端子とされ、
   前記ＩＣカード用マイクロコンピュータは前記アンテナ接続用端子に接続されるアンテナを通してデータの入出力を行なうことを特徴とするメモリカード。
2. 前記２個のアンテナ接続端子が形成される個所は、アンテナによるデータ入出力機能を備えていない非接触インタフェース非対応のメモリカードにおける接地電位供給端子が形成される領域に対応されることを特徴とする請求項１記載のメモリカード。
3. 前記アンテナ接続端子には、高周波信号を分離するＡＣ結合用の容量素子が接続されたフィルタ回路を有することを特徴とする請求項１又は２記載のメモリカード。
4. 不揮発性メモリ、前記不揮発性メモリに対するデータの読み出しとデータの格納を行なうカードコントローラ、及び暗号処理を行なうＩＣカード用マイクロコンピュータを有するメモリカードであって、
   前記メモリカードの一辺に沿って端子列が形成され、
   前記端子列は、３個の電位供給端子、データ端子及びクロック端子を有し、
   前記３個の電位供給端子は、前記不揮発性メモリ、カードコントローラ及びＩＣカード用マイクロコンピュータに回路の接地電位を供給する接地電位供給端子、前記不揮発性メモリ及びカードコントローラに電源電位を供給する第１電位供給端子、及び前記ＩＣカード用マイクロコンピュータに電源電位を供給する第２電位供給端子とされ、
   前記第１電位供給端子及び第２電位供給端子は１個の前記接電位端子の大きさを最大とする領域に２分割されて離間配置されたスプリット端子とされることを特徴とするメモリカード。
5. 前記２個の第１電位供給端子及び第２の電位供給端子が形成される個所は、ＩＣカード用マイクロコンピュータに対する個別パワーオンリセット非対応のメモリカードにおける電源電位供給端子が形成される領域に対応されることを特徴とする請求項４記載のメモリカード。
6. カードコントローラと、前記カードコントローラに接続された不揮発性メモリと、ＩＣカード用マイクロコンピュータと、を有し、
   電源供給端子として第１電位供給端子と第２電位供給端子とを夫々１個づつ有し、
   前記カードコントローラに動作を指示または状態を確認するコマンドを供給するためのコマンド端子と、
   データ入出力に用いられるデータ端子と、
   クロック信号の入力に用いられるクロック端子と、
   ２個のアンテナ接続用端子と、を有し、
   ＩＣカード用マイクロコンピュータは前記アンテナ接続用端子に接続されるアンテナからデータの入出力を行なうことを特徴とするメモリカード。
7. カードコントローラと、前記カードコントローラに接続された不揮発性メモリと、ＩＣカード用マイクロコンピュータと、を有し、
   前記カードコントローラ及び不揮発性メモリへ第１電位を供給する第１電位供給端子と第２電位を供給する第２電位供給端子とを夫々１個づつ有し、
   前記ＩＣカード用マイクロコンピュータに第３電位を供給する第３電位供給端子を１個有し、
   前記カードコントローラに動作を指示するコマンドを供給するためのコマンド端子と、
   データ入出力に用いられるデータ端子と、
   クロック信号の入力に用いられるクロック端子と、
   ２個のアンテナ接続用端子と、を有し、
   ＩＣカード用マイクロコンピュータは前記アンテナ接続用端子に接続されるアンテナからデータの入出力を行なうことを特徴とするメモリカード。
8. ２個の前記アンテナ接続用端子は、相互に隣接して配置され、
   ２個の前記アンテナ接続用端子間の距離は、一方のアンテナ接続用端子とそれに隣接する他の端子との間の距離よりも狭く構成されることを特徴とする請求項６又は７記載のメモリカード。
9. ２個の前記アンテナ接続用端子の面積は、他の端子の面積よりも小さく構成されることを特徴とする請求項６又は７記載のメモリカード。
10. ２個の前記アンテナ接続用端子は第１方向に第１の幅を有し、第１方向に直交する第２方向に第２の幅を有し、
    他の端子は第１方向に第１の幅と同じ又はそれより広い幅を有し、第２方向に第２の幅よりも広い幅を有することを特徴とする請求項６又は７記載のメモリカード。
11. 前記メモリカードの第１の辺に沿って第１の端子列を有し、
    前記第１の端子列に対し前記第１の辺に対向する第２の辺寄りに第２の端子列を有し、
    前記２個のアンテナ接続用端子は前記第１の端子列に配置されることを特徴とする請求項６乃至１０の何れか１項記載のメモリカード。
12. カードコントローラと、前記カードコントローラに接続された不揮発性メモリと、ＩＣカード用マイクロコンピュータと、を有し、
    前記カードコントローラ及び不揮発性メモリへ第１電位を供給する第１電位供給端子と第２電位を供給する第２電位供給端子とを夫々１個づつ有し、
    前記ＩＣカード用マイクロコンピュータに第３電位を供給する第３電位供給端子を１個有し、
    前記カードコントローラに動作指示を行なうためのコマンド入力と、該コマンドに対する応答を出力するためのコマンド端子と、
    前記不揮発性メモリに格納され又は格納するためのデータの入出力と、不揮発性メモリへのアクセス先を指定するアドレスの入力とを行なうためのデータ端子と、
    前記ＩＣカード用マイクロコンピュータのデータ入出力に用いられるアンテナを接続するための２個のアンテナ接続用端子と、を有し、
    前記不揮発性メモリにアクセスを行なっていない状態で前記ＩＣカード用マイクロコンピュータに前記アンテナを介してデータの入出力を行う場合、前記第２電位供給端子と前記第３電位供給端子とから夫々の電位が供給されることを特徴とするメモリカード。
13. 外部装置に接続可能にされる半導体装置であって、
    前記外部装置は前記半導体装置との接続を行なうための複数の端子を有し、
    前記複数の端子は第１機能に用いられる端子を少なくとも２個有し、
    前記半導体装置は前記外部装置の有する複数の端子との接続を行なうための複数の端子を有し、
    前記外部装置の第１機能に用いられる端子の内１個の端子に対応する前記半導体装置の端子の個所には、非接触通信に用いるためのアンテナを接続するための端子を複数個有することを特徴とする半導体装置。
14. 外部装置に接続可能にされる半導体装置であって、
    前記外部装置は前記半導体装置との接続を行なうための複数の端子を有し、
    前記複数の端子は第１機能に用いられる端子を複数個有し、
    前記半導体装置は前記外部装置の有する複数の端子との接続を行なうための複数の端子を有し、
    第１動作状態において前記第１機能に用いられる複数の端子は第１機能に用いられ、
    第２動作状態において前記第１機能に用いられる複数の端子の内少なくとも２個の端子は非接触通信に用いるためのアンテナを接続するために用いられることを特徴とする半導体装置。
15. 外部装置に接続可能にされる半導体装置であって、
    前記外部装置は前記半導体装置との接続を行なうための複数の端子を有し、
    前記複数の端子は第１機能に用いられる端子を複数個と、第２機能に用いられる端子と有し、
    前記半導体装置は前記外部装置の有する複数の端子との接続を行なうための複数の端子を有し、
    第１動作状態において前記第１機能に用いられる複数の端子は第１機能に用いられ、第２機能に用いられる端子は前記第２機能に用いられ、
    第２動作状態において前記第１機能に用いられる複数の端子の内少なくとも１個と前記第２機能に用いられる端子は非接触通信に用いるためのアンテナを接続するために用いられることを特徴とする半導体装置。
16. 前記第１機能に用いられる少なくとも２個の端子は、同じ電位の供給が行なわれる電位供給端子であることを特徴とする請求項１３記載の半導体装置。
17. 前記第１機能に用いられる複数の端子は、それぞれ異なるビット位置のデータを入出力するために用いられるデータ入出力端子であることを特徴とする請求項１４記載の半導体装置。
18. 前記第１機能に用いられる複数の端子は、同じ電位の供給が行なわれる電位供給端子であり、前記第２機能に用いられる端子はデータの入出力端子であることを特徴とする請求項１５記載の半導体装置。
19. 前記非接触通信に用いられるアンテナを接続するために用いられる端子には、高周波信号を分離するＡＣ結合用の容量素子が接続されたフィルタ回路を有していることを特徴とする請求項１３乃至１８の何れか１項記載の半導体装置。
20. 前記第１動作状態はデータの格納動作又は読み出し動作であり、データを格納する不揮発性メモリと、前記不揮発性メモリに対するデータの格納動作及び読み出し動作の制御を行なうためのコントローラとを有することを特徴とする請求項１４又は１５記載の半導体装置。
21. 前記第２動作状態は暗号処理を含む動作であり、第１動作状態での動作制御を行なうための第１コントローラと、第２動作状態での暗号処理を行なう第２コントローラとを有することを特徴とする請求項１４又は１５記載の半導体装置。
22. 前記第１動作状態はデータの格納動作又は読み出し動作であり、前記第２動作状態はデータの暗号化処理を含む動作であり、第１動作状態での動作制御と第２動作状態での暗号処理を行なうためのコントローラと、データの格納を行なう不揮発性メモリとを有することを特徴とする請求項１４又は１５記載の半導体装置。
23. 接触通信機能と非接触通信機能とを共に有する半導体装置が接続される処理装置であって、
    前記半導体装置の接触通信機能に用いられる端子に接続される複数の端子を有し、
    前記複数の端子の内の少なくとも２本の端子を、前記半導体装置の非接触通信機能時のデータの入出力を行なうアンテナへの接続に切り換える切り換え機能を有することを特徴とする処理装置。
24. 接触通信機能と非接触通信機能とを共に有する半導体装置が接続される処理装置であって、
    前記半導体装置の接触通信機能に用いられる端子に接続される複数の端子を有し、
    第１動作状態において、前記複数の端子は前記半導体装置の接触通信機能におけるデータの入出力と電源供給に用いられ、
    第２動作状態において、前記複数の端子の内の２個の端子は、前記半導体装置の非接触通信機能においてデータの入出力を行なうアンテナへ接続の切り換えが行なわれることを特徴とする処理装置。
25. 前記ＩＣカード用マイクロコンピュータに前記アンテナを介してデータの入出力を行う場合、前記第２電位供給端子と前記第３電位供給端子とから電位が供給されていないことを検出した場合、前記アンテナから供給される電力により動作することを特徴とする請求項１２記載のメモリカード。
    

Images