JP2010086550A - 半導体カードデバイス - Google Patents

半導体カードデバイス Download PDF

Info

Publication number
JP2010086550A
JP2010086550A JP2009287383A JP2009287383A JP2010086550A JP 2010086550 A JP2010086550 A JP 2010086550A JP 2009287383 A JP2009287383 A JP 2009287383A JP 2009287383 A JP2009287383 A JP 2009287383A JP 2010086550 A JP2010086550 A JP 2010086550A
Authority
JP
Japan
Prior art keywords
card
terminal
mfmc
interface
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009287383A
Other languages
English (en)
Inventor
Hirotaka Nishizawa
裕孝 西澤
Akira Higuchi
顕 樋口
Kenji Osawa
賢治 大沢
Junichiro Osako
潤一郎 大迫
Tamaki Wada
環 和田
Michiaki Sugiyama
道昭 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2009287383A priority Critical patent/JP2010086550A/ja
Publication of JP2010086550A publication Critical patent/JP2010086550A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】半導体カードデバイスのソケットを薄型化する。
【解決手段】本発明に係る半導体カードデバイスおいて、外部接続端子を露出させて全体をパッケージに封止するとき、前記パッケージの厚さ方向に、ソケットに係止される段差部を少なくとも２個所形成しておく。パッケージは一括モールドもしくはＭＡＰ（モールド・アレイ・パッケージ）形態で形成され、段差部も一括モールドで一体形成される。ソケットは、パッケージの厚さよりも薄い段差部を係止するから、ソケットの厚さを最小限に抑えることが容易になる。
【選択図】図５６

Description

本発明は、メモリカードの数種類の規格に対応したりセキュリティー処理をサポートしたりすることが可能な多機能メモリカードのようなマルチファンクションカードデバイスに関する。
通信携帯端末、ＰＤＡ（personal data assistant）、ＰＣ（Personal Computer）等で利用可能なメモリカードには数種類の規格が存在する。例えばＭＭＣ（MultiMediaCard）、ＨＳＭＭＣ（High Speed Multi Media Card）、ＲＳＭＭＣ（Reduced Size Multi Media Card）、ＳＤカード、メモリスティック、メモリスティックＰｒｏ等の仕様が存在する。それら名称は夫々登録商標若しくはトレードマークであることをここで付記する。夫々の仕様についてはデータビット数、カード認識プロトコル、バス制御方法、データフォーマットなどに相違が有る。
国際公開ＷＯ０１／８４４８０号パンフレットにはＭＭＣとの互換性を維持しながらマルチバンクやマルチファンクションを実現するために、ＭＭＣにＳＩＭ（Subscriber Identity Module）を搭載してセキュリティの強化を図るようにした技術が記載される。
特開平２００３−３０６１３号公報には複数のコントローラチップを備え、各コントローラチップに対応したインタフェースモードをサポートし、モード切替えを可能にした記憶装置について記載がある。
特開平２００３−９１７０４号公報には、フラッシュメモリチップとセキュリティー処理を実行するＩＣカードチップと、外部からの指示に従ってそれらを制御するコントローラチップを実装した記憶装置について記載がある。
国際公開ＷＯ０１／８４４８０号パンフレット 特開平２００３−３０６１３号公報 特開平２００３−９１７０４号公報
本発明者はメモリカードの数種類の規格に対応したりセキュリティー処理をサポートしたりすることが可能なマルチファンクションカードデバイスについて検討した。これによれば、対応する規格が３種類以上になると端子の部分的な共通化と個別化により信頼性の保証と物理的規模の増大を抑えるという多面的な考慮を必要とすることが明らかにされた。また、セキュリティー処理についてもセキュリティーコントローラ単独でインタフェースを行ったり、メモリカードインタフェースを利用する場合も想定され、種々のインタフェースの可能性に対応できることが必要になる。更に、インタフェースも接触インタフェースだけでなくトランス結合等による非接触インタフェースも普及され、インタフェースの信頼性確保の観点より、アンテナ特性の向上やＥＭＩ（Electro magnetic interference）対策も考慮することが必要になる。また、ＩＣ（Integrated circuit）カード等で採用されている非接触インタフェースではその動作電源はトランス結合による電磁誘導によって発生する起電力（誘導起電力）で得ている。これと同様に誘導起電力によって動作電源を得なければならない場合のあることを考慮すると、特に常時オン状態又はオフ状態にされるモード選択スイッチやパワースイッチ等に対してもスイッチ状態の維持に電力消費を要しない、というような低消費電力について考慮することの優位性を認識した。
本発明の目的は、メモリカードの数種類の規格に対応したりセキュリティー処理をサポートしたりすることが可能なマルチファンクションカードデバイス等に対する上記検討事項を解決するための手段を提供することにある。
本発明の上記並びにその他の目的と新規な特徴は本明細書の以下の記述と添付図面から明らかにされるであろう。
〔１〕《カード規格に対する汎用性》
マルチファンクションカードデバイスは、外部接続端子が形成された配線基板に複数個の半導体チップが実装され、一の半導体チップは前記外部接続端子に接続されたインタフェースコントローラを構成し、他の半導体チップは前記インタフェースコントローラに接続されたメモリを構成する。前記インタフェースコントローラは複数のインタフェース制御態様を有し、外部からの指示に従った制御態様、あるいは内部であらかじめ決定された設定に従って外部インタフェース動作とメモリインタフェース動作を制御する。外部接続端子は前記インタフェース制御態様毎に個別化された個別端子と、前記インタフェース制御態様毎に共通化された共通端子を有する。前記共通端子にはクロック入力端子、電源端子及び接地端子を含む。前記個別端子にはデータ端子を含む。
数種類のインタフェース制御態様に対し外部接続端子の部分的な共通化と個別化によりインタフェースの信頼性の保証と物理的規模の増大を抑えるという両面を満足させることができる。
多機能化の促進にあたって、前記インタフェースコントローラと同一又は別の半導体チップで構成されたセキュリティーコントローラを更に有する。前記セキュリティーコントローラは前記インタフェースコントローラ及び外部接続端子に接続される。前記個別端子には前記セキュリティーコントローラの専用端子を更に含む。セキュリティーコントローラ単独インタフェースによるセキュリティー処理も保証できる。例えばセキュリティーコントローラが所謂ＩＣカードマイコンの場合に従来のＩＣカードと同じようにマルチファンクションカードデバイスを機能させることが可能になる。
具体的な形態として、前記セキュリティーコントローラの専用端子としてクロック端子、データ入出力端子、リセット端子、電源端子及び接地端子を有する。前記専用端子に対する信号状態によって外部のカードホストはセキュリティーコントローラを単独で認識可能になる。
〔２〕《セキュリティー処理》
具体的な形態として、前記セキュリティーコントローラは前記外部端子の信号状態又はインタフェースコントローラから与えられる動作コマンドに従ってセキュリティー処理を行う。これにより、セキュリティーコントローラを単独で機能させることを保証しつつ、メモリカードインタフェースを利用してメモリと共に機能させることが可能になる。
具体的な形態として、内部アンテナを更に有し、前記セキュリティーコントローラは前記アンテナを用いて非接触インタフェース可能である。非接触型のＩＣカードと同様にトランス結合による誘導起電力を動作電源として単独で機能させることが可能になる。これは、マルチファンクションカードデバイスをカードホストから取り外し、或いはカードホストの電源遮断時に利用する場合に有意義である。
具体的な形態として、外部アンテナを接続可能な外部アンテナ接続端子と、前記内部アンテナに代えて外部アンテナ接続端子を前記セキュリティーコントローラに選択的に接続可能なスイッチ回路とを更に有する。外部アンテナを用意することにより、内部アンテナに比べて特性の優れたアンテナの利用が可能になる。
前記スイッチ回路は、対応する接続端子間に介在され電気的に変更可能な閾値電圧に応じて経路の遮断又は導通を制御可能な不揮発性記憶素子と、前記不揮発性記憶素子の選択端子から見た閾値電圧を第１状態として前記経路を遮断し、その閾値電圧を第２状態として前記経路を導通させる制御回路とを有する。前記閾値電圧の第２状態において前記選択端子は回路の接地電圧に接続される。これにより、経路を導通させるオン状態のスイッチ状態の維持に電力消費を要しない。
不揮発性記憶素子の閾値電圧を変更するときの高電圧印加を考慮すると、前記不揮発性記憶素子を挟んで直列に一対の分離用スイッチを配置してもよい。前記分離用スイッチはその選択端子が回路の接地電圧に接続されることによってオン状態にされる。前記制御回路は不揮発性記憶素子の閾値電圧を変更するとき前記分離用スイッチをオフ状態に制御する。これにより、経路に接続する回路を全て高耐圧にすることを要しない。
前記不揮発性記憶素子は、例えば、バイポーラトランジスタ部と、バイポーラトランジスタ部のベース・コレクタ間にドレイン・ソースが接続された不揮発性ＭＯＳトランジスタ部とから成り、不揮発性ＭＯＳトランジスタ部はソース・ドレイン間のチャネル上に絶縁膜を介して電荷蓄積領域が形成され、この電荷蓄積領域に蓄積される電荷に応じて閾値電圧が可変にされる。
〔３〕《セキュリティーコントローラのパワーオンリセット》
セキュリティーコントローラに対するリセットを考慮すると、セキュリティー処理を行う性質上、異常状態に対して全ての内部状態を初期化するパワーオンリセットはインタフェースコントローラ等に比べて頻繁に行われる可能性が高い。
前記個別端子として、前記セキュリティーコントローラに専用の外部電源端子を有すれば、マルチファンクションカードデバイス全体をリセットすること無くセキュリティーコントローラ単独でパワーオンリセット可能になり、使い勝手を向上させることができる。
また、前記外部接続端子として前記セキュリティーコントローラとインタフェースコントローラに共通の外部電源端子を有し、前記共通外部電源端子からセキュリティーコントローラの電源端子に至る電源経路にはインタフェースコントローラの制御によって電源供給を遮断可能な電源スイッチを有してもよい。これによってもセキュリティーコントローラ単独でパワーオンリセット可能になる。
また、前記外部接続端子として前記セキュリティーコントローラとインタフェースコントローラに共通の外部電源端子を有し、前記セキュリティーコントローラは前記インタフェースコントローラからパワーオンリセットが指示されるリセット信号の入力端子を有する。これによってもキュリティーコントローラ単独でパワーオンリセット可能になる。
また、前記外部接続端子は外部電源端子を有し、前記インタフェースコントローラは前記外部電源端子から動作電源が供給され、前記セキュリティーコントローラは前記動作電源を利用して生成した電源、例えば降圧電源を動作電源とし、前記セキュリティーコントローラは前記インタフェースコントローラからパワーオンリセットが指示されるリセット信号の入力端子を有する。これによってもキュリティーコントローラ単独でパワーオンリセット可能になる。特に、セキュリティーコントローラとインタフェースコントローラが別チップで形成され動作電源電圧が相違する場合に有効である。
〔４〕《グランドパターンによるアンテナ特性劣化防止》
本発明の具体的な形態として、上記マルチファンクションカードデバイスがアンテナを有し、前記セキュリティーコントローラを構成する半導体チップが前記アンテナに接続されて非接触インタフェース可能にされる場合に、前記配線基板は回路の接地電位が印加されるグランドパターンとして、複数個に分割され且つ閉路を形成せずに接続された分割グランドパターンを有することが望ましい。大きなグランドパターンの表面で、変動磁束によって生ずる渦電流損を低減でき、アンテナ特性の劣化を防止若しくは緩和することができる。
〔５〕《アンテナ性能の向上》
本発明の具体的な形態として、上記マルチファンクションカードデバイスがアンテナを有し、前記セキュリティーコントローラを構成する半導体チップがアンテナに接続されて非接触インタフェース可能にされる場合に、前記アンテナは半導体チップの外側領域に配置され、半導体チップはフェライトプレート上にスタックされていることが望ましい。強磁性体であるフェライトプレートは透磁率が大きいから磁束はフェライトプレートを貫通せずにそれに沿った経路を採ろうとする。したがって、フェライトプレートの外周部にアンテナが配置されているのでアンテナ近傍に大きな磁束を得ることが可能になり、これによってアンテナのインダクタンス性能、即ちここではアンテナ性能の向上に資することができる。更に、半導体チップはフェライトプレート上に重ねられているから半導体チップに磁束が透過するのを緩和することができ、半導体チップに不所望な渦電流もしくは誘導起電力が発生して誤動作を生ずる虞を未然に防止することが可能になる。
前記フェライトプレートは、フェライトチップ、塗布されたフェライトペースト、又は貼り付けられたフェライトフィルム等である。本明細書でフェライトとはＭＯ・Ｆｅ２Ｏ３に代表される強磁性酸化物を総称する。
スペースファクタの点より半導体チップの外周部にアンテナを配置する必要性がなければ、換言すれば、比較的大きな配線基板を利用することができるのであれば、アンテナを半導体チップの側方に配置すればよい。この場合にも、アンテナ性能の向上という観点より、前記アンテナの中央部にフェライトプレートを配置するのが望ましい。
このとき、磁束による半導体チップの誤動作防止の観点より、アンテナの側方に配置された半導体チップを金属キャップ又はフェライトキャップで覆うことが望ましい。
前記アンテナは、例えば配線基板に形成されたコイルパターン又は配線基板上に配置された巻線コイルである。コストの点では配線基板上のコイルパターンの方が優れる。トランス結合による非接触インタフェースの点では、コイルパターンは複数層であることが望ましい。
前記アンテナは誘電体アンテナチップであってもよい。アンテナ特性という点で前記誘電体アンテナチップはフェライトプレートにスタックするのが望ましい。このとき、前記半導体チップはフェライトプレート上に誘電体アンテナチップのスタック面とは反対面にスタックすればよい。
〔６〕《ＥＭＩ対策》
本発明に係るマルチファンクションカードデバイスの具体的な形態として、アンテナを前記外部接続端子を露出させて全体がキャップで覆われているとき、前記キャップには、フェライト混入キャップ又は金属キャップを採用するのがよい。前記キャップがＥＭＩ（Electro Magnetic Interference）対策となる。
本発明に係るマルチファンクションカードデバイスの具体的な形態として、アンテナを有し、前記セキュリティーコントローラを構成する半導体チップがアンテナに接続されて非接触インタフェース可能にされ、前記外部接続端子を露出させて全体がケーシングで覆われているとき、前記アンテナを半導体チップの外側領域（例えば外周領域）に形成し、半導体チップをフェライトプレート上にスタックし、アンテナによる受信面とは反対側に、電磁シールドを設けることが望ましい。電磁シールドによってＥＭＩ対策、即ち電磁的な妨害と障害の発生の抑制が施される。ここでは便宜上ＥＭＩをＥＭＳ（Electro Magnetic Susceptibility:電磁波の感受性）をも含めて考えている。
前記電磁シールドは、例えばケーシングのフェライト混入層、ケーシングの金属混入層、ケーシングに塗布したフェライト混入塗料の塗布面、ケーシングに塗布した金属混入塗料の塗布面、又はケーシングに貼りつけた金属蒸着ラベルである。前記ケーシングはキャップ又は樹脂モールドである。
〔７〕《同調用外付けコンデンサ》
アンテナの接続端子間には外付けした同調用コンデンサを有することが望ましい。アンテナに接続される高周波部の入力容量は比較的大きな製造ばらつきを持つからである。前記同調用コンデンサは、チップコンデンサ、バリキャップコンデンサ又は不揮発性ＭＯＳ容量などで構成すればよい。
〔８〕《ソケットの薄型化とデバイスの逆差し防止》
本発明に係るマルチファンクションカードデバイスおいて、外部接続端子を露出させて全体をパッケージに封止するとき、前記パッケージの厚さ方向に、ソケットに係止される段差部を少なくとも２個所形成しておく。パッケージは一括モールドもしくはＭＡＰ（モールド・アレイ・パッケージ）形態で形成され、段差部も一括モールドで一体形成される。ソケットは、パッケージの厚さよりも薄い段差部を係止するから、ソケットの厚さを最小限に抑えることが容易になる。
前記２個所の段差部を非対象とすれば、パッケージに上下又は左右縁辺を逆方向に向けてソケットを装着する事態を抑止することができる。これにより、ソケットの端子とパッケージの端子が非対応端子同士電気的に接触して回路や端子が劣化または破壊する事態を防止することができる。
ソケットの端子とパッケージの端子が非対応端子同士電気的に接触して回路や端子が劣化または破壊する事態を防止するという観点に立てば、前記パッケージの外に露出される外部接続端子をパッケージの中心に対して非線対称にしてもよい。また、前記パッケージの外に露出される外部接続端子を複数列に並列し、前記複数列をパッケージの段差部に対して偏らせておいてもよい。或いは、前記パッケージの外に露出される外部接続端子を複数列に並列し、前記複数列には並列方向に対して相互に偏りを持たせるようにしてもよい。
マルチファンクションカードデバイスの薄型化という観点によれば、配線基板又はフェライトプレート上にスタックされる複数の半導体チップは表面積が小さいほど薄く形成され、薄い半導体チップほど上層に配置されるのがよい。
〔９〕《テスト容易化》
本発明に係るマルチファンクションカードデバイスに対するテスト容易化の観点より、外部接続端子を露出させて全体がパッケージに封止されているとき、前記パッケージの外に露出される外部接続端子として、カードソケットの端子に接続される第１外部端子の他に、前記複数の第１外部端子に夫々接続され且つ前記第１外部端子よりもピッチと表面積の大きな複数のテスト端子を配置するのがよい。
テスト端子の配置を効率化するには、前記複数の第１外部端子は離間して複数列に配置し、複数列の間の領域全体に前記複数の第２外部端子を配置するのがよい。
〔１０〕（不揮発性スイッチ）
不揮発性スイッチの観点による本発明は、半導体集積回路に、回路の動作電源を選択的に遮断可能なパワースイッチ回路を有する。前記パワースイッチ回路は、動作電源の伝達経路に介在され電気的に閾値電圧が変更可能にされた不揮発性記憶素子と、前記不揮発性記憶素子の選択端子から見た閾値電圧を第１状態として前記伝達経路を遮断し、その閾値電圧を第２状態として前記伝達経路を導通させる制御回路を有する。前記閾値電圧の第２状態において前記選択端子は回路の接地電圧に接続される。これにより、経路を導通させるオン状態のスイッチ状態の維持に電力消費を要しない。
不揮発性記憶素子の閾値電圧を変更するときの高電圧印加を考慮すると、前記不揮発性記憶素子を挟んで直列に一対の分離用スイッチを配置してもよい。前記分離用スイッチはその選択端子が回路の接地電圧などの固定電位に接続されることによってオン状態にされる。前記制御回路は不揮発性記憶素子の閾値電圧を変更するとき前記分離用スイッチをオフ状態に制御する。経路に接続する回路を全て高耐圧にすることを要しない。
不揮発性スイッチの別の観点による半導体集積回路は、回路間を選択的に遮断可能なスイッチ回路を有する。前記スイッチ回路に前記パワースイッチ回路と同様の構成を採用することにより、経路を導通させるオン状態のスイッチ状態の維持に電力消費を要しない。
〔１１〕上記グランドパターンによるアンテナ特性劣化防止、アンテナ性能の向上、ＥＭＩ対策、ソケットの薄型化とデバイスの逆差し等に係る夫々の技術的事項は、マルチファンクションカードデバイスだけでなく、配線基板、配線基板に実装された半導体チップ、及び半導体チップに接続されたアンテナを有する半導体カードデバイス、更には、一面に外部接続端子を露出させた配線基板と、配線基板に実装された半導体チップと、半導体チップに接続されたアンテナと、配線基板の一面を露出させて前記配線基板、半導体チップ及びアンテナを覆うキャップとを有する半導体デバイス、配線基板に実装された半導体チップがパッケージに封止された半導体カードデバイスなどにも適用することができる。
本願において開示される発明のうち代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、メモリカードの数種類の規格に対応したりセキュリティー処理をサポートしたりすることが可能なマルチファンクションカードデバイス等に対する上記検討事項を解決するための手段を提供することができる。
第１図は本発明の一例に係るＭＦＭＣを適用した携帯電話機などの通信携帯端末装置の概略説明図である。 第２図はＭＦＭＣの構成を例示するブロック図である。 第３図はＭＦＭＣの外部端子の一例を示す説明図である。 第４図はＭＦＭＣでＳＤカード又はＭＭＣのインタフェース機能を実現するとき有効とされる外部接続端子と対応するＳＤカードの端子を例示する説明図である。 第５図はＭＦＭＣでＨＳＭＭＣのインタフェース機能を実現するとき有効とされる外部接続端子と対応するＨＳＭＭＣカードの端子を例示する説明図である。 第６図はＭＦＭＣでメモリスティックのインタフェース機能を実現するとき有効とされる外部接続端子と対応するメモリスティックの端子を例示する説明図である。 第７図はＭＦＭＣでＩＣカードマイコンの接触インタフェース機能を実現するとき有効とされる外部接続端子と対応するＩＣカードマイコンの端子を例示する説明図である。 第８図はＭＦＭＣでＩＣカードマイコンの接触及び非接触インタフェース機能を実現するとき有効とされる外部接続端子と対応するＩＣカードマイコンの端子を例示する説明図である。 第９図はＭＦＭＣによるインタフェース機能の認識手順を示すフローチャートである。 第１０図はインタフェースコントローラの詳細を例示するブロック図である。 第１１図はＩＣカードマイコンの詳細を例示するブロック図である。 第１２図はＭＦＭＣに対する幾つか用途を示す説明図である。 第１３図はＩＣカードマイコン１１に対するパワーオンリセット機構の第１の例を示すブロック図である。 第１４図はＩＣカードマイコン１１に対するパワーオンリセット機構の第２の例を示すブロック図である。 第１５図はＩＣカードマイコン１１に対するパワーオンリセット機構の第３の例を示すブロック図である。 第１６図はＩＣカードマイコン１１に対するパワーオンリセット機構の第４の例を示すブロック図である。 第１７図は内部アンテナとその同調コンデンサを例示する回路図である。 第１８図は不揮発性ＭＯＳ容量として利用されるフラッシュメモリセルトランジスタの縦断面図である。 第１９図は外部アンテナを内部アンテナから切り離し可能に接続した例を示す回路図である。 第２０図は経路切替え用の不揮発性のスイッチを例示する回路図である。 第２１図は不揮発性記憶素子を挟んで分離用スイッチＭＯＳトランジスタを配置した不揮発性スイッチを例示する回路図である。 第２２図はＮＶＣＢＴ構造の経路選択用スイッチの内部等価回路図である。 第２３図は第２２図に示されるスイッチ回路の素子構造を示す縦断面図である。 第２４図は第２２図に対してゲートバイアス抵抗を追加した回路図である。 第２５図はＮＶＣＢＴ構造に代表される不揮発性記憶素子を回路のパワースイッチに適用した例を示すブロック図である。 第２６図は不揮発性記憶素子を用いたスイッチ回路と制御回路をＩＣカードマイコンとインタフェースコントローラとの選択的な切り離しに適用した場合のブロック図である。 第２７図はＭＦＭＣの平面構造を例示する平面図である。 第２８図は第２７図のＭＦＭＣの側面構造を例示する側面断面図である。 第２９図はＭＦＭＣの別の側面構造を例示する側面断面図である。 第３０図はＭＦＭＣの別の平面構造を例示する透過平面図である。 第３１図は第３０図のＭＦＭＣの側面構造を例示する側面図である。 第３２図はＭＦＭＣの更に別の側面構造を例示する側面断面図である。 第３３図はＭＦＭＣの更に別の平面構造を例示する平面図である。 第３４図は第３３図の平面構造に対応するＭＦＭＣの側面構造を例示する側面断面図である。 第３５図は更に別のＭＦＭＣの側面構造を例示する側面断面図である。 第３６図は更に別のＭＦＭＣの側面構造を例示する側面断面図である。 第３７図は誘電体アンテナチップを用いたＭＦＭＣの側面断面図である。 第３８図はＲＳＭＭＣパッケージを適用したＭＦＭＣの外観斜視図である。 第３９図はスタンダードＭＭＣパッケージを適用したＭＦＭＣの外観斜視図である。 第４０図はスタンダードＭＭＣパッケージ構造においてキャップ内側に内部アンテナを設けた例を示す斜視図である。 第４１図は第４０図のキャップに組み込まれたＭＦＭＣの構造を示す側面断面図である。 第４２図は第４０図のキャップにフェライトプレートと一緒に組み込まれたＭＦＭＣを示す側面断面図である。 第４３図は配線基板に分割グランドパターンを形成したＭＦＭＣの構造を例示する側面断面図である。 第４４図は第４３図の側面断面構造を示す断面図である。 第４５図はフェライト粒子を混入したキャップで電磁シールドを行う構造を例示する側面断面図である。 第４６図は金属製キャップで電磁シールドを行う構造を例示する側面断面図である。 第４７図は金属又はフェライト入りのモールドキャップで電磁シールドを行う構造を例示する側面断面図である。 第４８図はラベルによる電磁シールドを行う構造を例示する側面断面図である。 第４９図はラベルによる電磁シールドを行う別の構造を例示する側面断面図である。 第５０図はラベルによる電磁シールドを行う更に別の構造を例示する側面断面図である。 第５１図は第４８図の形式で電磁シールドラベルの貼り付けを行ったスタンダードＭＭＣパッケージ構造のＭＦＭＣを示す斜視図である。 第５２図は第５０図の形式で電磁シールドラベルの貼り付けを行ったＨＳＭＭＣパッケージ構造のＭＦＭＣを示す斜視図である。 第５３図は第４９図の形式で電磁シールドラベルの貼り付けを行ったＲＳＭＭＣパッケージ構造のＭＦＭＣを示す斜視図である。 第５４図は封止樹脂にソケットの弾性爪に係止される段差部を形成した縦断面構造を示す断面図である。 第５５図は封止樹脂に段差部を設けていない比較例の構造を示す断面図である。 第５６図は段差部を非対象にした構造を例示する斜視図である。 第５７図はソケットに第５６図のＭＦＭＣを装着した状態を示す斜視図である。 第５８図はＭＦＭＣの外部接続端子をパッケージの中心に対して非線対称にする構造を例示する側面図である。 第５９図は第５８図の構造においてＭＦＭＣを左右逆向きでソケットに挿入するときの状態を示す側面図である。 第６０図は左右をずらした端子配列の具体例として第３図の端子構成に対応する端子配列を示す平面図である。 第６１図は逆差し防止の端子配列として外部接続端子を複数列に並列し複数列には並列方向に対して相互に偏りを持たせる端子配列を例示する平面図である。 第６２図は段差部に対する偏りと端子配列の配列方向の偏りの双方を採用した端子配列を示す平面図である。 第６３図は封止樹脂に対し端子を端子配列方向一方向に全体的にずらして偏りをもらせる構成を示す平面図である。 第６４図は逆差し防止の段差部に対する別のアンバランス形状を例示する斜視図である。 第６５図は逆差し防止の段差部に対する更に別のアンバランス形状を例示する斜視図である。 第６６図はＭＦＭＣにおけるテスト端子の配列状態を例示する説明図である。 第６７図は段差部を有するマイクロＭＭＣパッケージ構造のＭＦＭＣを一括モールドで製造するのに利用する配線基板の正面図である。 第６８図は第６７図の配線基板にチップをスタックしてワイヤボンディングした状態を示す正面図である。 第６９図は金型のキャビティにチップをスタックした配線基板を配置した状態を示す正面断面図である。 第７０図は第６９図のキャビティーに封止樹脂を注入した状態を示す正面断面図である。 第７１図は封止樹脂及び配線基板をダイシングする様子を示す正面断面図である。 第７２図は個片化されたＭＦＭＣを示す正面断面図である。 第７３図は経路切替え用の不揮発性のスイッチとして第２２図のＮＶＣＢＴ構造を採用した場合を例示する回路図である。
《通信携帯端末装置》
第１図には本発明の一例に係るマルチファンクションメモリカードを適用した携帯電話機などの通信携帯端末装置の概略が示される。通信携帯端末装置１は例えばシステム全体の制御を行うマイクロプロセッサ（ＭＰＵ）２と、移動体通信のために変調及び復調などのベースバンド処理を行うベースバンド処理部（ＢＢ）３、規定の高周波による送受信を行う高周波部（ＲＦｃｌ）４、及びマルチファンクションメモリカード（ＭＦＭＣ）５を有する。ＭＦＭＣ５は通信携帯端末装置１の図示を省略するカードスロットに着脱可能にされる。ＭＰＵ２はＭＦＭＣ５にとってカードホストとして位置付けられる。
ＭＦＭＣ５は、例えば、メモリストレージに対する記憶機能、メモリストレージに対するマルチメモリインタフェース機能、コンテンツデータの暗号化・復号処理やユーザ認証などのセキュリティー処理機能、非接触インタフェース機能等を有する。以下、それら機能とそれに附帯する技術にいて詳述する。
《カード規格に対する汎用性》
第２図にはＭＦＭＣ５の構成が例示される。ＭＦＭＣ５は、複数個の外部接続端子１３Ａ，１３Ｂが形成された配線基板に複数個の半導体チップが実装され、一の半導体チップは前記外部接続端子１３Ａに接続されたインタフェースコントローラ１０を構成し、他の半導体チップは前記インタフェースコントローラ１０に接続された１個または複数個のメモリ１２を構成する。更に、前記インタフェースコントローラ１０と別の半導体チップで構成されたセキュリティーコントローラとしてのＩＣカードマイコン１１を有する。前記ＩＣカードマイコン１は前記インタフェースコントローラ１０及び外部接続端子１３Ｂに接続される。特に図示はしないが前記ＩＣカードマイコン１１は前記インタフェースコントローラ１０と同一半導体チップで構成してもよい。
前記インタフェースコントローラ１０は複数のインタフェース制御態様を有し、外部からの指示に従った制御態様で外部インタフェース動作とメモリ２に対するメモリインタフェース動作を制御する。ＭＦＭＣ５が有するインタフェース制御態様は、特に制限されないが、ＭＭＣ、ＨＳ−ＭＭＣ、ＳＤカード、メモリスティックの各メモリカードインタフェース態様とされる。前記各メモリカードインタフェース態様は各単体メモリカードのインタフェース仕様に準拠する。例えば、インタフェースコントローラ１０はそれらメモリカードのインタフェース仕様をサポートするメモカードコントローラの機能をプログラム制御によって（一部はハードワイヤードロジックや、ＲＯＭメモリへの書き込みなどによって）実現する。従って、特定のメモリカードインタフェース仕様をサポートしたくなければ、それに対する制御プログラムを保有しなければよい。或いは不揮発性制御ビットなどによって動作不可能にされていればよい。後から、ネットワークを介するダウンロード等によってインタフェースコントローラ１０に制御プログラムを追加することによって所要のメモリカードインタフェース仕様を後からサポートしたりすることも可能である。ネットワーク経由で取得したライセンス情報などによって所定の制御プログラムの実行を禁止すれば、所定のメモリカードインタフェース仕様を後から使用不能にすることもできる。前記インタフェースコントローラ１０の機能は、外部接続端子を介して外部とやりとりするコマンドやバスの状態に応ずるメモリカードインタフェース制御態様の認識、認識したメモリカードインタフェース制御態様に応ずるバス幅の切替え、認識したメモリカードインタフェース制御態様に応ずるデータフォーマット変換、パワーオンリセット機能、ＩＣカードマイコン１１とのインタフェース制御、メモリ１２とのインタフェース制御、及び電源電圧変換等とされる。
外部接続端子１３ＢはＩＣカードマイコン１１の専用端子とされる。前記ＩＣカードマイコン１１は前記外部端子１３Ｂの信号状態又はインタフェースコントローラ１０から与えられる動作コマンドに従ってセキュリティー処理を行う。更に前記ＩＣカードマイコン１１はトランス結合などによる非接触インタフェース機能を介してセキュリティー処理を行うことも可能である。ＩＣカードマイコン１１の外部端子、信号プロトコル、コマンドなどは例えばＩＳＯ／ＩＥＣ７８１６規格に準拠している。
第３図にはＭＦＭＣ５の外部端子１３Ａ，１３Ｂの一例が示される。外部端子１３Ａ，１３Ｂとして＃１〜＃２０の外部接続端子を有する。ＤＡＴＡ２はデータ端子、ＣＤ／ＤＡＴ３はカードディテクト／データ端子、ＣＭＤはコマンド入力端子、Ｖｃｃは電源端子、ＣＬＫはクロック入力端子、ＤＡＴ０はデータ端子、Ｖｓｓは回路の接地端子、Ｉ／Ｏ−ｉｃはＩＣカードマイコン専用入出力端子、ＬＡ，ＬＢは外部アンテナ接続端子、ＤＡＴ４／Ｄ３−ｍｓはデータ端子、ＩＮＳ−ｍｓは挿抜検出用端子、ＤＡＴ５／Ｄ２−ｍｓはデータ端子、ＤＡＴ６／ＳＤＩＯ／Ｄ０はデータ端子、ＤＡＴ７／Ｄ１−ｍｓはデータ端子、ＢＳ−ｍｓはバスステータス端子、Ｖｃｃ−ｉｃはＩＣカードマイコン専用電源端子、ＣＬＫ−ｉｃはＩＣカードマイコン専用クロック入力端子等とされる。端子名に付されたサフィックス−ｉｃはＩＣカードマイコン用端子であることを意味し、サフィックス−ｍｓはメモリスティック用端子であることを意味する。
第４図にはＭＦＭＣ５でＳＤカード又はＭＭＣのインタフェース機能を実現するとき有効とされる外部接続端子と対応するＳＤカードの端子が例示される。ここではＳＤモード又はＭＭＣモードの場合が示され、ＳＤモードの場合データ入出力を１ビットのデータ端子ＤＡＴ０または４ビットのデータ端子ＤＡＴ０〜ＤＡＴ３で行ない、コマンド入力をコマンド端子ＣＭＤで行う。ＭＭＣモードの場合はデータ入出力はデータ端子ＤＡＴ０の１ビットで行なわれ、コマンド入力をコマンド端子ＣＭＤで行ない、端子ＣＤ／ＤＡＴ３はノンコネクトにされる。ＳＰＩモードの場合はＭＭＣとＳＤカードの区別は無く、端子ＣＤ／ＤＡＴ３がチップ選択端子、端子ＣＭＤがデータ入力及びコマンド入力端子とされ、端子ＤＡＴ０がデータ出力及びコマンド応答出力端子として利用される。
第５図にはＭＦＭＣ５でＨＳＭＭＣのインタフェース機能を実現するとき有効とされる外部接続端子と対応するＨＳＭＭＣカードの端子が例示される。データ入出力は１ビットのデータ端子ＤＡＴ０、または４ビットのデータ端子ＤＡＴ０〜ＤＡＴ３、または８ビットのデータ端子ＤＡＴ０〜ＤＡＴ７で行ない、コマンド入力をコマンド端子ＣＭＤで行う。ＨＳＭＭＣはＭＭＣモードに対して並列データ入出力ビット数を増やした拡張仕様として位置付けられる。尚、ＳＤカード、ＭＭＣ及びＨＳＭＭＣのデータバスはオープンドレインバスのようなプルアップ系バスとされる。
第６図にはＭＦＭＣ５でメモリスティックＰｒｏのインタフェース機能を実現するとき有効とされる外部接続端子と対応するメモリスティックＰｒｏの端子が例示される。データ入出力及びコマンド入力等は４ビットのデータ端子Ｄ０−ｍｓ〜Ｄ３−ｍｓで行なう。メモリスティックＰｒｏのバスはプルダウン系バスとされる。ＭＦＭＣ５の内部において、データ端子ＤＡＴ４／Ｄ３−ｍｓ、ＤＡＴ５／Ｄ２−ｍｓ、ＤＡＴ６／ＳＤＩＯ／Ｄ０−ｍｓ、ＤＡＴ７／Ｄ１−ｍｓは３ステート出力バッファに接続しているので、第５図及び第６図に示されるように、それら端子はプルアップ系バス仕様とプルダウン系バス仕様の双方に対応可能である。また、１ビットバス仕様であるメモリスティックのインタフェース機構の実現について、端子共用可能である。
第７図にはＩＣカードマイコンの接触インタフェース機能を実現するとき有効とされる外部接続端子と対応するＩＣカードマイコンの端子が例示される。回路の接地端子Ｖｓｓを除いてＩＣカードマイコン専用端子が利用される。ＩＣカードマイコンはパワーオンリセットとシステムリセットを有し、前者は電源端子Ｖｃｃ−ｉｃに対する電源投入、後者はリセット信号／ＲＥＳのローレベルにより指示される。前者はＩＣカードマイコンの一部のレジスタ等に対してデータ保持を行ってもよい。例えばシステムの無応答、ハングアップなどに対する強制リセットを実現するために、完全に初期化を行う場合にはパワーオンリセットが必要になる。データ及びコマンドの入出力は１ビットのデータ端子Ｉ／Ｏを用いて行う。
第８図にはＩＣカードマイコンの接触インタフェース及び非接触インタフェース機能を実現するとき有効とされる外部接続端子と対応するＩＣカードマイコンの端子が例示される。第７図に比べてアンテナ端子ＬＡ，ＬＢが増えている。アンテナ端子ＬＡ，ＬＢには選択的に外部アンテナが接続される。その他の端子は第７図と同じである。
第３図乃至第６図の例に従えば、外部接続端子１３ＡはＭＦＭＣ５のインタフェース制御態様毎に個別化された個別端子と、インタフェース制御態様毎に共通化された共通端子に分類される。前記共通端子にはクロック入力端子ＣＬＫ／ＳＣＬＫ−ｍｓ、電源端子Ｖｃｃ及び接地端子Ｖｓｓを含む。前記個別端子として、例えばメモリスティック用のデータ端子Ｄ１−ｍｓ，Ｄ０−ｍｓ，Ｄ２−ｍｓ，Ｄ３−ｍｓ及びバスステータスＢＳ−ｍｓとＭＭＣ／ＳＤカード用のデータ端子ＤＡＴ０〜ＤＡＴ３とコマンド端子ＣＭＤとがある。
数種類のインタフェース制御態様に対し外部接続端子の部分的な共通化と個別化によりインタフェースの信頼性の保証と物理的規模の増大を抑えるという両面を満足させることができる。
第７図及び第８図の例に従えば、前記ＩＣカードマイコン用の端子Ｉ／Ｏ−ｉｃ，ＣＬＫ−ｉｃ，ＲＥＳ−ｉｃ，Ｖｃｃ−ｉｃ，ＬＡ，ＬＢは他の端子と完全に個別化される。セキュリティー処理についてはＩＣカードマイコン１１単独でインタフェースを行うことを保証できる。更に、ＩＣカードマイコン１１用の前記専用端子に対する信号状態によって外部のカードホストとしてのＭＰＵ２はＩＣカードマイコン１１を単独で認識可能になる。
カードホストとしてのＭＰＵ２は自らがサポートするメモリカードの仕様に合わせてメモリカードの認識や初期化を行い、その仕様に有った体系のコマンドを用いてメモリカードをアクセスしようとする。ＭＦＭＣ５は、ＭＰＵ２からの指示に対し、どのメモリカードインタフェース仕様でインタフェース動作すべきかを認識しなければならない。第９図にはそのインタフェース制御態様の認識シーケンスが例示される。
端末装置1に挿入されたＭＦＭＣ５に動作電源が投入されると（Ｓ１）、カードコントローラ１０、ＩＣカードマイコン１１、及びメモリ１２はパワーオンリセットされて、初期化される（Ｓ２）。その後、ＭＦＭＣ５はスタンバイ状態にされＭＰＵ２からの指示を待つ（Ｓ３）。このスタンバイ状態においてＭＦＭＣ５の外部端子１３Ａ、１３Ｂの入力端子、又は入出力端子は例えばシステムに最低限必要な端子が入力可能な状態にされ、ＭＰＵ２からの出力を受けてその要求を判定することが可能にされる。具体的には、第１に、ＩＣカードマイコン１１の直接インタフェースに割当てられる入出力端子Ｉ／Ｏ−ｉｃに対するＩＣカードコマンドの入力を待つ。第２に、ＳＤカード及びＭＭＣのメモリカード系のインタフェースに割当てられるデータ端子ＤＡＴ０〜ＤＡＴ７の範囲に対するイニシャライズコマンドの入力を待つ。第３にメモリスティックのカード挿抜検出に割当てられる端子ＩＮＳ−ｍｓに対する接地電位の供給を待つ。尚、メモリスティックにおいて端子ＩＮＳ−ｍｓは内部で回路の接地端子に接続され、カードホスト側では端子ＩＮＳ−ｍｓの接続経路をプルアップし、当該経路のレベル低下を検出することによってメモリスティックの挿入を検出する。ＭＦＭＣ５は端子ＩＮＳ−ｍｓに外部からプルアップ抵抗への電流が流れるのを検出することによってメモリスティックのインタフェース制御態様が要求されていると判定する。
ＭＰＵ２から前記ＩＣカードコマンドの発行、メモリカードモード設定のためのイニシャライズコマンド（メモリカードイニシャライズコマンド）の発行、又は端子ＩＮＳ−ｍｓへの電流供給があると、ＭＦＭＣ５は夫々に応じたインタフェース制御態様を認識し（Ｓ４）、必要に応じてＭＰＵ２に応答を代えし、所要のインタフェース動作を行う（Ｓ５）。
例えばＭＭＳやＳＤカード系のメモリカードイニシャライズコマンドが発行された場合、ステップＳ４の処理では、ＭＦＭＣ５はイニシャライズコマンドとして順次供給されるコマンドを解読すると共に解読結果に対する応答をＭＰＵ２に返す処理を数回繰返して、ＭＰＵ２が要求するメモリカードの種別がＳＤカード、ＭＭＣ、ＨＳＭＭＣの何れであるかを認識し、また、その認識結果をＭＰＵ２に返す。カード認識が確立した後はＭＭＣモード、ＳＤモード、ＳＰＩモード等に応じたアドレス割当てなどのメモリカードイニシャライズ処理を行う。これによってＭＦＭＣ５はＳＤカード、ＭＭＣ、又はＨＳＭＭＣのインタフェース制御態様を実現する制御プログラムを実行可能状態にされ、その後のアクセスコマンドに応答してインタフェース動作とメモリ動作を行う。
例えば端子ＩＮＳ−ｍｓへの電流供給を検出すると、ＭＦＭＣ５はメモリスティックのインタフェース制御態様を実現する制御プログラムを実行可能状態にされ、その後のアクセスコマンドに応答してインタフェース動作とメモリ動作を行う。
例えば、端子Ｉ／Ｏ−ｉｃにＩＣカードコマンドが発行されると、ＩＣカードマイコンはそのコマンドに応答するセキュリティー処理などを実行する。特に制限されないが、ＭＦＭＣ５がＩＣカードマイコンとして動作するとき、ＩＣカードマイコン１１とインタフェースコントローラ１０との接続は分離される。或いは外部接続端子１３Ａとインタフェースコントローラ１０との接続が分離される。この分離制御はセキュリティー処理の安全性を考慮するものであり、ＩＣカードマイコン１１が行ない、ＩＣカードコマンドによってその分離状態は解消可能にされる。
前者については各種メモリカードの仕様と同じ手法で認識すればよい。例えばＭＭＣ／ＳＤカードとして認識する場合にはカードホストとしてのＭＰＵ２はカードディテクト端子ＣＤの状態を制御することによってＭＦＭＣ５に必要なインタフェース仕様を認識させればよい。メモリスティックの場合には挿抜検出用端子ＩＮＳ−ｍｓを用いればよい。
ＩＣカードマイコン１１の非接触インタフェースが動作可能であれば端子Ｉ／Ｏ−ｉｃと同じく当該非接触インタフェース経由で送られてくるＩＣカードコマンドに対して上記同様に対処すればよい。接触インタフェースと非接触インタフェースの双方をサポートする場合に、ＩＣカードマイコンは所定のＩＣカードコマンドや、動作優先順位判定によって何れか一方のインタフェース機能を動作禁止に設定することも可能にされる。
第１０図にはインタフェースコントローラ１０の詳細が例示される。前記メモリ１２は例えば電気的に消去及び書き込み可能な不揮発性メモリであるフラッシュメモリによって構成される。前記メモリ１２は、特に図示はしないが、電気的に消去及び書き込み可能な不揮発性メモリセルトランジスタ（フラッシュメモリセルとも記す）を有する。フラッシュメモリセルは、特に図示はしないが、フローティングゲートを有する所謂スタクドゲート構造、或いはＯＮＯ（オキサイド・ナイトライド・オキサイド）ゲート絶縁膜を備えたメモリトランジスタ部と選択トランジスタ部から成る所謂スプリットゲート構造を有する。前記フラッシュメモリセルは、前記フローティングゲート等に電子が注入されると閾値電圧が上昇し、また、前記フローティングゲート等から電子を引き抜くと閾値電圧が低下する。前記フラッシュメモリセルは、データ読み出しのためのワード線電圧に対する閾値電圧の高低に応じた情報を記憶することになる。特に制限されないが、本明細書においてメモリセルトランジスタの閾値電圧が低い状態を消去状態、高い状態を書き込み状態と称する。
インタフェースコントローラ１０はホストインタフェース回路２０、マイクロコンピュータ２１、フラッシュコントローラ２２、バッファコントローラ２３、バッファメモリ２４、及びＩＣカード用インタフェース回路２５から成る。バッファメモリ２４はＤＲＡＭ（Dynamic Random Access memory）又はＳＲＡＭ（Static Random Access Memory）等から成る。ＩＣカード用インタフェース回路２５にはＩＣカードマイコン１１が接続される。マイクロコンピュータ２１はＣＰＵ（中央処理装置）２７、ＣＰＵ２７の動作プログラムを保有するプログラムメモリ（ＰＧＭ）２８、及びＣＰＵ２７のワーク領域に利用されるワークメモリ（ＷＲＡＭ）２９などによって構成される。前記ＳＤカード、ＭＭＣ、ＨＳＭＭＣ、メモリスティックに対応するインタフェース制御態様の制御プログラムはＰＧＭ２８が保有する。
ホストインタフェース回路１０は第９図で説明した前記メモリカードイニシャライズコマンドの発行、又は端子ＩＮＳ−ｍｓへの電流供給を検出すると、割込みによってマイクロコンピュータ２１に対応するインタフェース制御態様の制御プログラムを実行可能にする。マイクロコンピュータ２１はその制御プログラムを実行する事によってホストインタフェース回路１０による外部インタフェース動作を制御し、フラッシュコントローラ２２によるメモリ１２に対するアクセス（書き込み、消去、及び読み出し動作）とデータ管理を制御し、バッファコントローラ２３によるメモリカード固有のデータフォーマットとメモリに対する共通のデータフォーマットとの間のフォーマット変換を制御する。
バッファメモリ２４には、メモリ１２から読み出されたデータ又はメモリ１２に書き込まれるデータが一時的に保持される。フラッシュコントローラ２２はメモリ１２をハードディスク互換のファイルメモリとして動作させ、データをセクタ単位で管理する。
ＩＣカード用インタフェース回路２５はインタフェースコントローラ１０が所要のメモリカードインタフェース制御態様で制御されるとき、ＭＵＰ２からのＩＣカードコマンドに従ってＩＣカードマイコン１１を動作させるとき必要なデータ及び制御信号の変換を行う。尚、前記フラッシュコントローラ２２は図示を省略するＥＣＣ回路を備え、メモリへのデータ格納に際してＥＣＣコードを付加し、読み出しデータに対してＥＣＣコードによる選れエラー検出・訂正処理を行う。
第１１図にはＩＣカードマイコン１１の詳細が例示される。ＩＣカードマイコン１１は、ＣＰＵ３２、ワークＲＡＭとしてのＲＡＭ（ランダム・アクセス・メモリ）３４、タイマ３５、ＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ）３６、コプロセッサユニット３７、マスクＲＯＭ（リード・オンリ・メモリ）４０、システムコントロールロジック４１、入出力ポート（Ｉ／Ｏポート）４２、データバス４３、アドレスバス４４及びＲＦ部４５を有する。
前記マスクＲＯＭ４０はＣＰＵ３２の動作プログラム（暗号化プログラム、復号プログラム、インタフェース制御プログラム等）及びデータを格納するのに利用される。前記ＲＡＭ３４はＣＰＵ３２のワーク領域又はデータの一時記憶領域とされ、例えばＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）若しくはＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）から成る。Ｉ／Ｏポート４２にＩＣカードコマンドが供給されると、システムコントロールロジック４１がこれをデコードし、当該コマンドの実行に必要な処理プログラムをＣＰＵ３２に実行させる。即ち、ＣＰＵ３２は、システムコントロールロジック４１から指示されるアドレスでマスクＲＯＭ４０をアクセスして命令をフェッチし、フェッチした命令をデコードし、デコード結果に基づいてオペランドフェッチやデータ演算を行う。コプロセッサユニット３７はＣＰＵ３２の制御に従ってＲＳＡや楕円曲線暗号演算における剰余演算処理などを行う。Ｉ／Ｏポート４２は１ビットの入出力端子Ｉ／Ｏを有し、データの入出力と外部割り込み信号の入力に兼用される。Ｉ／Ｏポート４２はデータバス４３に結合され、データバス４３には前記ＣＰＵ３２、ＲＡＭ３４、タイマ３５、ＥＥＰＲＯＭ３６、及びコプロセッサユニット３７等が接続される。システムコントロールロジック３１はＩＣカードマイコン１１の動作モードの制御及び割り込み制御を行い、更に暗号鍵の生成に利用する乱数発生ロジック等を有する。ＩＣカードマイコン１１はリセット信号／ＲＥＳによってリセット動作が指示されると、内部が初期化され、ＣＰＵ２はＥＥＰＲＯＭ６のプログラムの先頭番地から命令実行を開始する。ＩＣカードマイコン１１はクロック信号ＣＬＫに同期動作される。
前記ＥＥＰＲＯＭ３６は、電気的に消去処理及び書込み処理が可能にされ、個人を特定するために用いられるＩＤ情報や認証証明書などのデータを格納する領域として用いられる。ＥＥＰＲＰＭ３６に代えてフラッシュメモリ或は強誘電体メモリなどを採用してもよい。ＩＣカードマイコン１１は外部とのインタフェースに外部接続端子を用いる接触インタフェースと、アンテナを用いる非接触インタフェースの双方をサポートする。非接触インタフェースを行うためのＲＦ部４５はチップのアンテナ端子ＴＭＬ１，ＴＭＬ２を有する。アンテナを経由してＲＦ部より電力が供給されたり、あるいはシステムコントロールロジック４１により内部バスを経由して非接触インタフェースが選択されると、ＲＦ部４５は前記アンテナが所定の電磁波（例えば高周波の変動磁束やマイクロ波）を横切ることによって生ずる誘導起電力を動作電源として電源電圧Ｖｃｃを出力し、該所定の電波の周波数に対応して生ずる誘導電流を基にした内部クロック信号ＣＫ、該所定の電波に重なって受け渡されるデータをＲＦ部１５で分離した内部データ、さらにリセット信号／ＲＥＳ、の夫々を生成し、アンテナから非接触で情報の入出力を行なう。ＩＣカードマイコン１１の内部において、非接触インタフェースを介して動作するＲＦ部４５は、接触インタフェースを介して動作するＩＣカード動作用のＣＰＵ３２などとは独立した小規模の回路で構成するのが好ましい。ＲＦ部４５として、その内部に非接触カード動作に必要な回路、例えば非接触カード用プロセッサ、当該プロセッサの制御プログラム領域及びワーク領域に用いられるメモリ、そしてＲＦ送受信及び電源回路部が設けられる。このようにＲＦ部４５はプロセッサ機能とその制御プログラムというように独立した小規模の回路で構成されるため、例えば接触端子を介しての電源供給が得られない環境においても、外部からの誘導起電力によって回路を動作させることが容易となる。また、ＲＦ部４５は内部のデータバス、アドレスバスを経由することにより、非接触カードと接触カードとの間でデータを入出力することも可能である。
第１２図には前記ＭＦＭＣ５に対する幾つか用途が示される。先ずＭＦＭＣ５をメモリカードとして動作させる場合について説明する。通信形態端末装置１は所定のメモリカード仕様にしたがってメモリカードをアクセス可能な機能を有している。例えば、通信携帯端末装置１はＭＭＣを利用するためのライセンスを得ているとする。これに従ってＭＰＵ２はＭＭＣの仕様にしたがってＭＭＣをアクセスする機能を有している。通信携帯端末装置１のカードソケットにＭＦＭＣ５を装着して電源を投入すると、ＭＰＵ２はＭＭＣ規定のイニシャライズコマンドをＭＦＭＣ５に発行し、それに対する応答を待ってカードを認識し、初期化を行う。ＭＦＭＣ５はＭＭＣのイニシャライズコマンドが発行されたことを受けてＭＭＣインタフェース制御態様の制御プログラムを実行可能にされる。これにより、ＭＦＭＣ５はＭＭＣとして動作され、コンテンツデータなどをメモリ１２に取り込んだりする。メモリ１２に格納されるデータの形式はＭＦＭＣ５固有のデータフォーマットにされている。
通信携帯端末装置１の機種を変更する時はＭＦＭＣ５を取り外して、新機種の通信携帯端末装置１に装着すればよい。例えば、新機種の通信携帯端末装置１はメモリスティックを利用するためのライセンスを得ているとする。これに従って新機種の通信携帯端末装置１に内蔵されたＭＰＵ２はメモリスティックの装着を検出するための信号をカード５の端子ＩＮＳ−ｍｓに向けて出力し、これによってＭＦＭＣ５はメモリスティックインタフェース制御態様の制御プログラムを実行可能にされ、メモリスティック準拠のカードインタフェースで動作する。これにより、ＭＦＭＣ５は、先にＭＭＣ動作でメモリに取り込んだコンテンツデータなどをメモリスティック動作で別の端末装置１に読み出して利用可能になる。このようにカードホストの機種変更に対して汎用性をもって対応することが可能になる。
また、ＭＦＭＣ５は、ＰＣＭＣＩＡアダプタ、ＵＳＢアダプタ、ブルートゥースアダプタなどによりカードインタフェースを変更して使用することもできる。更に、外付けの非接触アンテナを接続することにより従来のＲＦ−ＩＣカードのように使用することも可能である。
《セキュリティー処理》
ＭＦＭＣ５におけるセキュリティー処理について動作説明を行う。例えばメモリ１２のセキュア領域にはユーザ識別情報が格納されている。コンテンツデータをダウンロードするときはユーザ識別情報を秘密鍵として暗号化されたライセンス情報を一緒にダウンロードする。コンテンツデータを復号するための復号キーはライセンス情報に含まれ、ライセンス情報はユーザ識別情報を復号キーに用いて復号される。これによってコンテンツデータに対する著作権保護を行う。係るセキュリティー処理はマイクロコンピュータ２１によるプログラム制御で行なわれる。
ＩＣカードマイコン１１によるセキュリティー処理について説明する。例えばＩＣカードマイコン１１は電子決済サービスなどに利用可能なＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済み機能を実現している。ＥＥＰＲＯＭ６には所定の認証証明書を保有し、ホストから認証要求が有ったときはその認証証明書を送り、これに対して認証を得ることを条件に、後続の通信処理が可能にされる。このようなセキュリティー処理の動作プログラムはマスクＲＯＭが４０が保有する。ＩＣカードマイコン１１による認証処理はＩＣカードマイコン１１内部に閉じた環境で行うのがセキュリティーの観点より望ましい。この点で、ＩＣカードマイコン１１に専用の外部接続端子１３Ｂを割当てる意義がある。用途上又は技術的にセキュリティー上の問題がない場合にはインタフェースコントローラ１０経由でセキュリティー処理を行うことは差し支えない。また、ＭＦＭＣ５の製造後、製品出荷までの過程において、外部接続端子１３Ｂを介して、ＩＣカードマイコン１１に各種アプリケーションソフト、カード発行処理を容易に書き込むことができる。
例えば上述の如くＩＣカードマイコン１１が電子決済サービスなどに利用可能なＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済みである場合、第１２図に例示されるように、キャッシュカード、クレジットカード或いは定期券などのカードホルダにＭＦＭＣ５を挿入し、非接触インタフェースを用いてそれらカード機能を実現することが可能になる。
《ＩＣカードマイコンのパワーオンリセット》
ＩＣカードマイコン１１は電子決済などレベルの高いセキュリティー処理に利用されることを考慮すると、ＩＣカードマイコン１１の異常な状態に対して全ての内部状態を初期化するパワーオンリセットはインタフェースコントローラ１０等に比べて頻繁に行われる可能性が高い。これを考慮すると、第１３図に概略が示されるように、ＩＣカードマイコン１１には第７図及び第８図で説明した専用の外部電源端子Ｖｃｃ−ｉｃを有設けているので、ＭＦＭＣ５全体をリセットすること無くＩＣカードマイコン５単独で自由にパワーオンリセット可能になる。これにより、セキュリティーを保証しつつＭＦＭＣ５の勝手を向上させることができる。
第１４図乃至第１６図にはＩＣカードマイコン１１に対する単独パワーオンリセットを可能にする別の幾つかの例が示される。
第１４図では、外部接続端子として前記ＩＣカードマイコン１１とインタフェースコントローラ１０に共通の外部電源端子Ｖｃｃを有し、前記共通外部電源端子ＶｃｃからＩＣカードマイコン１１の電源端子５０に至る電源経路５１にはインタフェースコントローラ１０の制御によって電源供給を遮断可能な電源スイッチ５２を有している。
第１５図では、前記外部接続端子として前記ＩＣカードマイコン１１とインタフェースコントローラ１０に共通の外部電源端子Ｖｃｃを有し、前記ＩＣカードマイコン１１は前記インタフェースコントローラ１０からパワーオンリセットが指示されるリセット信号ｒｅｓの入力端子５３を有する。これによってもＩＣカードマイコン単独でパワーオンリセット可能になる。
第１６図では、前記インタフェースコントローラ１０は前記外部電源端子Ｖｃｃから動作電源が供給され、前記ＩＣカードマイコン１１は前記動作電源を降圧回路、レギュレータなどの電源回路５４を介して電圧変更されたりまたはバイパスされた電源を動作電源とし、前記ＩＣカードマイコン１１は前記インタフェースコントローラ１０からパワーオンリセットが指示されるリセット信号ｒｅｓの入力端子５３を有する。これによってもＩＣカードマイコン１１単独でパワーオンリセット可能になる。特に、ＩＣカードマイコン１１とインタフェースコントローラ１０が別チップで形成され動作電源電圧が相違する場合に有効である。
《非接触インタフェースのアンテナ》
前記ＩＣカードマイコン１１が有するＲＦ部４５のアンテナ端子ＴＭＬ１，ＴＭＬ２から見た入力容量は最大で大凡２０％の製造ばらつきが有する。同調周波数にばらつきを生じないように、第１７図に例示されるように、ＭＦＭＣ５に内蔵された内蔵アンテナ５５と共振する同調コンデンサ５６が配置されている。前記同調用コンデンサ５６は、チップコンデンサ、バリキャップコンデンサ又は不揮発性ＭＯＳ容量などで構成すればよい。不揮発性ＭＯＳ容量は例えば第１８図に例示されるように電気的に書換え可能なフラッシュメモリセルトランジスタ５８を利用すればよい。フラッシュメモリセルトランジスタ５８は、ウェル領域ＷＦにソース領域ＳＦとドレイン領域ＤＦが形成され、その間のチャネル領域ＣＦ上に、ゲート酸化膜、フローティンググゲートＦＧ、絶縁膜、及びコントロールゲートＣＧが積層されて構成される。フローティングゲートＦＧに代えてシリコン窒化膜などの電荷トラップ膜を採用する構造であってもよい。フラッシュメモリセルトランジスタ５８は、例えばコントロールゲート電圧ＶＧ＝１２Ｖ、ドレイン電圧ＶＤ＝５．５Ｖ、ソース電圧ＶＳ＝０Ｖでドレインからフローティングゲートへのホットエレクトロン注入によって書き込み状態にされ、例えばコントロールゲート電圧ＶＧ＝０Ｖ、ドレイン電圧ＶＤ＝開放（open）、ソース電圧ＶＳ＝１２ＶでフローティングゲートＦＧから電子のトンネル放出によって消去状態にされる。不揮発性ＭＯＳ容量は一方の蓄積電極をコントロールゲートＣＧ、他方の蓄積電極をウェル領域とする。消去状態と書き込み状態ではチャネルに形成される空乏層の大きさが相違され、これによって両端子間の容量値に相違を生ずる。消去と書き込みの度合に応じた閾値電圧の変化に伴った可変容量を構成することができる。不揮発性メモリセルトランジスタであるから一度設定した消去・書き込み状態は自立的に維持される。不揮発性メモリセルトランジスタ５８を複数直列に接続することにより、不揮発性ＭＯＳ容量の耐圧を確保することが可能となる。
ＩＣカードマイコン１１が内部アンテナ５５を用いて非接触インタフェース可能であることにより、ＭＦＭＣ５は非接触型のＩＣカードと同様にトランス結合による誘導起電力を動作電源として単独で機能させることが可能である。ＭＦＭＣ５をカードホストから取り外し、或いはカードホストの電源遮断時に利用する場合に有意義である。
第１９図には外部アンテナを内部アンテナから切り離し可能に接続した例が示される。前記内部アンテナ５５に代えて外部アンテナ接続端子ＬＡ，ＬＢを前記ＩＣカードマイコン１１のアンテナ端子ＴＭＬ１，ＴＭＬ２に選択的に接続可能なスイッチ回路６２を採用する。接続端子ＬＡ，ＬＢには外部アンテナ６０が接続され、更に同調コンデンサ６１が接続される。外部アンテナ６０を用意することにより、内部アンテナに比べて送受信感度などの特性の優れたアンテナの利用が可能になる。
外部アンテナ６０を用いた場合、そこから流入する高周波信号が内部アンテナ５５に流れると、ＭＦＭＣ５を組み込んだ機器内部で内蔵アンテナ５５より高周波信号が放出される。要するに、ＭＦＭＣ５を搭載した機器に対し内部アンテナ５５が高周波ノイズ発生源になる虞がある。このとき、外部アンテナ６０の使用時に内部アンテナ５５を切り離し可能とすることにより、そのような不所望な高周波ノイズを生ずる虞を解消することができる。
また、通信携帯端末１などの機器よりＭＦＭＣ５を取り出したとき、ＩＣカードマイコン１１に内部アンテナ５５を接続する状態に切り替えておくことにより、ＭＦＭＣ５単独で非接触ＩＣカードとして自立した機能を使用することができる。使用方法によってはカードへの給電を必要とせずバッテリー無しで動作する。
前記スイッチ回路６２はスイッチ６３とその制御回路６４から成る。スイッチ６３は第２０図に例示されるように、対応する接続端子間に介在され電気的に閾値電圧が変更されることにより経路の遮断又は導通を制御可能な不揮発性記憶素子６５によって構成される。不揮発性記憶素子６５は前記フラッシュメモリセルトランジスタ５８によって構成すればよい。制御回路６４は、前記不揮発性記憶素子６５の選択端子（ゲート）から見た閾値電圧を第１状態例えば書き込み状態として前記経路を遮断し、その閾値電圧を第２状態例えば消去状態として前記経路を導通させる。前記閾値電圧の第２状態において前記選択端子は回路の接地電圧に接続される。要するに過消去状態、換言すればデプレション型とする。これにより、経路を導通させるオン状態のスイッチ状態の維持に電力消費を要しない。制御回路６４に対する書き込み・消去動作の指示は例えばインタフェースコントローラ１０が与える。制御回路６４は書き込み・消去動作の指示に従って不揮発性記憶素子６５に対する動作手順を制御する。
不揮発性記憶素子６５の閾値電圧を変更するときの高電圧印加を考慮すると、第２１図に例示されるように、前記不揮発性記憶素子６５を挟んで直列に一対の分離用スイッチＭＯＳトランジスタ６６を配置してもよい。前記分離用スイッチＭＯＳトランジスタ６６はその選択端子が回路の接地電圧Ｖｓｓに接続されることによってオン状態にされる。要するデプレション型のＭＯＳトランジスタとされる。前記制御回路６４は不揮発性記憶素子６５の閾値電圧を変更するとき前記分離用スイッチＭＯＳトランジスタ６６をオフ状態に制御する。このとき分離用スイッチＭＯＳトランジスタ６６のゲート電圧は負電圧にされる。前記分離用スイッチＭＯＳトランジスタ６６を採用することにより、当該トランジスタが介在される経路に接続する回路を全て高耐圧にすることを要しない。
第２２図及び第２３図には不揮発性記憶素子６５の別の例が示される。第２２図は回路構成を示し、第２３図はトランジスタの縦断面構造を示す。同図に示される不揮発性記憶素子６５は高耐圧不揮発性トランジスタ素子構造（NVCBT:Non-Volatile Channel Bipolar Transistor）とされ、ゲートＴｇｔ、アノードＴａｎ及びカソードＴｃａを有する。即ち、前記不揮発性記憶素子６５は、バイポーラトランジスタ部７０と、バイポーラトランジスタ部７０のベース・コレクタ間にドレイン・ソースが接続された不揮発性ＭＯＳトランジスタ部７１とから成り、不揮発性ＭＯＳトランジスタ部７１はソース・ドレイン間のチャネル上に絶縁膜を介して電荷蓄積領域が形成され、この電荷蓄積領域に蓄積される電荷に応じて閾値電圧が可変にされる。電荷蓄積領域は例えばフローティングゲートにより構成され、その上に絶縁膜を介してコントロールゲートが形成されている。このＮＶＣＢＴ構造を有する不揮発性記憶素子６５は、不揮発性ＭＯＳトランジスタ部７１の耐圧がバイポーラトランジスタ部の耐圧より低くて済む。
前記ＮＶＣＢＴ構造を有する不揮発性記憶素子６５の動作を説明する。ＮＶＣＢＴ構造を有する不揮発性記憶素子６５はフローティングゲートに電子が蓄積していない状況のとき不揮発性ＭＯＳトランジスタ部７１は消去状態、特にデプレション状態になるようにされる。先ず導通状態について説明する。前記不揮発性ＭＯＳトランジスタ部７１の消去状態において、コントロールゲートの印加電圧Ｖｇが不揮発性ＭＯＳトランジスタ部７１のスレッショールド電圧Ｖｔｈより大きく、不揮発性ＭＯＳトランジスタ部７１のソースとドレイン間に反転層が形成されていると、バイポーラトランジスタ部７０のベースに電子が注入され、ベース電流が流れ、バイポーラトランジスタ部７０がオン状態になる。デプレッションモードなのでコントロールゲート電圧Ｖｇをカソードと同電位の接地電圧にしてもオン状態を維持する。コントロールゲート電圧は、少なくともフローティングゲートにホットエレクトロンが注入されない程度のバイアス状態（前記接地電圧印加状態）を満足すればよい。
消去状態においてコントロールゲートの電圧を充分高くすれば、ソースからフローティングゲートにホットエレクトロンが注入され、閾値電圧が高くされる。
次に遮断状態について説明する。フローティングゲートに電子が注入された書き込み状態では閾値電圧が高くされる。書き込み状態において、コントロールゲートの印加電圧Ｖｇが閾値電圧よりも低い場合、ソース・ドレイン間にチャネル反転層が形成されないのでバイポーラトランジスタ部７０へ電子が注入されず、そのベース電流が流れないので、バイポーラトランジスタ部７０における正電位のアノードと負電位のカソード間は遮断状態になる。たとえば、コントロールゲート印加電圧Ｖｇをカソードと同電位の接地状態にしてもオフ状態を維持する。コントロールゲート電位は、少なくともフローティングゲートの蓄積電子が引き抜かれない条件（前記接地電圧印加状態）を満足すればよい。
書き込み状態のとき、コントロールゲート電圧ＶｇをＭＯＳトランジスタ部７１のソース、ドレイン、ｐウェル領域（第２２図のコレクタの領域)に対して充分負電位とすることにより、ＦＮ(Fowler Nordheim)電流によりフローティングゲートの蓄積電子を引き抜いて消去状態にすることができる。これによりＭＯＳトランジスタ部７１はエンハンスモードからデプレッションモードに変化できる。
第２４図に例示されるように、ゲートＴｇｔとカソードＴｃａをバイアス抵抗を介在させて接続することにより、消去状態でオン、書き込み状態でオフのスイッチ状態を、不揮発性ＭＯＳトランジスタ部７１のチャンネル領域形成の有無、要する書き込み・消去だけで良好に維持記憶することが容易になる。
ＮＶＣＢＴ構造に代表される不揮発性記憶素子６５は第２０図で説明した経路切替え回路にも利用できる。例えば第７３図に示されるように、正負交流を流す事ができるようにするために、ＭＯＳトランスファゲートと同じように２個のＮＶＣＢＴ構造の不揮発性記憶素子６５で１個のスイッチとし、互いに一方のＮＶＣＢＴ構造の不揮発性記憶素子６５のアノードＴａｎを他方のＮＶＣＢＴ構造の不揮発性記憶素子６５のカソードＴｃａに接続して構成される。そのようなスイッチの一つは端子ＬＡ（ＬＢ）と端子ＴＭＬ１（ＴＭＬ２）との選択的な接続に用いられ、もう一つのスイッチは端子ＴＭＬ１（ＴＭＬ２）とアンテナ５５との選択的な接続に用いられる。ＮＶＣＢＴ構造の不揮発性記憶素子６５に対するプログラム制御は制御回路６４がゲートＴｇｔを介して行う。
ＮＶＣＢＴ構造に代表される不揮発性記憶素子６５はアンテナスイッチだけでなく回路のパワースイッチにも用いることができる。例えば第２５図に例示されるように、所定の回路６６の電源端子Ｖｃｃ側に不揮発性記憶素子６５と制御回路６４を配置する。要するに、ＮＶＣＢＴ構造の不揮発性記憶素子６５のアノードＴａｎ（エミッタ）を電源端子Ｖｃｃ側に接続する。制御回路６４には動作イネーブル信号ＥＮと書き込み・消去の指示信号ＥＷが供給される。前記回路６６は例えばＲＦ部４５とされる。非接触インタフェースを使用しないときＲＦ部４５に対する動作電源の供給を完全に遮断することができる。
また、第２６図に例示されるように、不揮発性記憶素子６５を用いたスイッチ回路６３と制御回路６４はＩＣカードマイコン１１とインタフェースコントローラ１０との選択的な切り離しなどにも利用可能である。このとき制御回路６４に対する動作指示はＩＣカードマイコン１１またはインタフェースコントローラー１０のどちらかが行う。高度なセキュリティーレベルで認証処理等を行うとき、ＩＣカードマイコン１１は他の回路と切り離すことが望ましいとする場合を想定する。このとき、ＩＣカードマイコン１１は専用外部端子１３Ｂを用いてインタフェースされる。必要に応じてＩＣカードマイコン１１はスイッチ回路６３を接続することによりインタフェースコントローラ１０を介してメモリ１２を利用することも可能にされる。
ＮＶＣＢＴ構造に代表される不揮発性記憶素子６５をＩＣカードマイコンの選択的切り離し、内部アンテナと外部アンテナの切り替え、パワースイッチ等として用いることにより、従来のＭＯＳスイッチのようなオン／オフ制御で必要となる定常的な外部印加電圧・電力が不要となり、低消費電力に資することができる。第２５図に示されるような不揮発性記憶素子６５と制御回路６４から成る回路、或いは第１９図に例示されるスイッチ回路６３と制御回路６４から成る回路を、待機電力の非常に小さい半導体スイッチモジュールとして位置付けることも可能である。特に図示はしないが、そのような半導体スイッチモジュールは電力系回路における待機電力小のスイッチモジュールとして利用することも可能である。特にＮＶＣＢＴ構造の高耐圧に鑑みれば電力系スイッチモジュールの用途は好適である。
《アンテナ特性の向上》
第２７図にはＭＦＭＣ５の平面構造が例示される。配線基板８０の一表面にはその外周部に沿って前記内部アンテナ５５を構成する配線コイルパターン８１が周回形成され、その内側に多数のボンディングパッド８２が周回配置されている。ボンディングパッド８２の内側にはフェライトプレートの一例であるフェライトチップ８４が配置され、これに例えば２個の半導体チップ８５，８６がスタックされている。配線基板のボンディングパッド８２は半導体チップ８５，８６の対応するボンディングパッド８８とボンディングワイヤ９０で接続される。この例では一つの半導体チップ８６がインタフェースコントローラ１０とＩＣカードマイコン１１を実現する。
第２８図には第２７図の平面構造に対応するＭＦＭＣ５の側面構造が例示される。スタックされた配線基板８０とフェライトチップ８４、フェライトチップ８４と半導体チップ８５、半導体チップ８５，８６相互は夫々接着剤９１、９２で結合される。配線基板８０は例えば多層配線基板で構成され、その裏面にはボンディングパッド８２に接続するコネクタ端子（若しくは半田接続端子）９３が形成される。コネクタ端子９３は前記外部接続電極１３Ａ，１３Ｂの一例とされる。配線基板８０の表面はその全体が樹脂９５で封止されている。要するにケーシングは樹脂モールドで形成された封止樹脂９５とされる。第２７図及び第２８図に示されるパッケージ構成はマイクロＭＭＣパッケージと称する。
強磁性体であるフェライトは透磁率が大きいから磁束はフェライトチップ８４を貫通せずにそれに沿った経路を採ろうとする。したがって、フェライトチップ８４の外周部にコイルパターン８１で構成される内部アンテナ５５が配置されているので、アンテナ５５近傍に大きな磁束を得ることが可能になり、これによってアンテナ５５のインダクタンス性能、即ちここではアンテナ性能の向上に資することができる。更に、半導体チップ８５，８６はフェライトチップ８４上に重ねられているから半導体チップ８５，８６に磁束が透過するのを緩和することができ、半導体チップ８５，８６に不所望な渦電流もしくは誘導起電力が発生して誤動作を生ずる虞を未然に防止することが可能になる。
第２９図にはＭＦＭＣ５の別の側面構造が例示される。ここではフェライトチップに代えてフェライトプレートとしてのフェライト粉末入り接着剤９６を用いた。この接着剤９６を用いて、配線基板８０と半導体チップ８５を結合している。これによってもフェライトチップ８４同様の作用効果を得る。
前記フェライトプレートは、フェライトチップ８４、フェライト粉末入り接着剤９６等の塗布されたフェライトペーストに限定されず。貼りつけられたフェライトフィルム等であってもよい。フェライトとはＭＯ・Ｆｅ２Ｏ３に代表される強磁性酸化物を総称するから、所謂フェライト以外の強磁性酸化物であってもよい。
第３０図にはＭＦＭＣ５の別の平面構造が例示される。第３１図には第３０図の平面構造に対応するＭＦＭＣ５の側面構造が例示される。内部アンテナ５５を構成する配線コイルパターン９８は配線基板９７内の多層配線パターンを用いて形成される。その内部には３個の半導体チップ１００，１０１，１０２が実装され、インタフェースコントローラ１０、ＩＣカードマイコン１１、メモリ１２が夫々別々の半導体チップ１００，１０１，１０２から成る。フェライトチップ１０３に対する半導体チップ１００，１０１，１０２のスタック構造、ボンディング構造等、その他の構成は第２７図と基本的に同じである。配線基板９７上の半導体チップ１００，１０１，１０２等は全体的に樹脂９５で封止されてから、外部接続端子を構成するコネクタ端子９３を露出させて全体がキャップ１０５で覆われている。キャップ１０５がケーシングを構成している。キャップ１０５と樹脂９５との間は図示しない接着材を介して接着されている。第３０図の構成は第２７図よりも全体的に大きくされている。第３０図及び第３１図に示されるパッケージ構成はＲＳＭＭＣパッケージと称される。第３８図にはＲＳＭＭＣパッケージを適用したＭＦＭＣ５の外観が斜視図にて例示される。
第３２図にはＭＦＭＣ５の更に別の側面構造が例示される。ここでは第３０図のフェライトチップ１０３に代えてフェライト粉末入り接着剤９６をフェライトプレートとして用いた。この接着剤９６を用いて、配線基板９７と半導体チップ１０２を結合している。
ＭＦＭＣ５の配線基板９７上において、半導体チップを積層して配置したことにより、配線コイルパターン９８とそれぞれの半導体チップとの距離を確保することが容易になる。それぞれの半導体チップと配線コイルパターン９８との距離を確保したことにより、半導体チップへの電磁界による影響が無視できる程度にまで低減できる場合には、強磁性の材料を含まないダイボンディング用接着材などによりそれぞれの半導体チップを配線基板９７上に接着することも可能である。
第３３図にはＭＦＭＣ５の更に別の平面構造が例示される。第３４図には第３３図の平面構造に対応するＭＦＭＣ５の側面構造が例示される。スペースファクタの点より上述の如く半導体チップ１００，１０１，１０２の外周部に内部アンテナ５５を配置する必要性がなければ、比較的大きな配線基板１０９の一部に内部アンテナ５５を構成する配線コイルパターン１０７を形成し、その側方に半導体チップ１００，１０１，１０２を配置すればよい。要するにこの例では第３０図の場合よりも大きなキャップ１０８でケーシングを構成している。この場合にも、アンテナ性能の向上という観点より、前記内部アンテナ５５を構成する配線コイルパターン１０７の中央部にフェライトチップ１１０を配置するのが望ましい。第３３図及び第３４図に示されるパッケージ構成はスタンダードＭＭＣパッケージと称される。第３９図にはスタンダードＭＭＣパッケージを適用したＭＦＭＣ５の外観が斜視図にて例示される。
第３５図には更に別のＭＦＭＣ５の側面構造が例示される。第３４図との相違点は前記内部アンテナ５５を構成する配線コイルパターン１０７の外形よりも大きなフェライトチップ１１０を設けた点であり、スペースが許す限り大きな幅のフェライトチップ１１０を用いた方がアンテナ効率の向上に寄与する。また、第３５図に示す構造は、フェライトチップ１１０が樹脂９５で覆われず接着剤９５Ｂにて配線基板１０９に固定される。このように、樹脂９５がフェライトチップ１１０を覆わない構造とすることにより、樹脂９５を形成する工程の後に、フェライトチップ１１０を配線基板１０９上に搭載することが可能になるとともに、フェライトチップ１１０を樹脂９５の内部に封止した場合に比較して、より厚いフェライトチップ１１０を搭載することが容易となりアンテナ効率の向上に寄与することができる。
第３６図には更に別のＭＦＭＣ５の側面構造が例示される。磁束による半導体チップ１００，１０１，１０２の誤動作防止の観点より、前記内部アンテナ５５を構成する配線コイルパターン１０７の側方に配置された半導体チップ１００，１０１，１０２を金属又はフェライトを含む内部キャップ１１２で更に覆うとよい。図３６においては、配線基板１０９とキャップ１０８とが接着材９５Ｂを介して接着されている。
前記内部アンテナ５５のインダクタは、例えば配線基板に形成されたコイルパターン８１，９８，１０７によって形成される。前記インダクタは、巻き線コイルによって形成することも可能である。
前記コイルパターン８１，９８，１０７を、各半導体チップ１００，１０１，１０２に接続されるボンディングパッド８２あるいはその他の配線と同層の配線パターンによって形成した場合には、例えば巻き線コイルによってインダクタを形成した場合に比較して、コストを削減できるとともに、装置の薄型化を達成するのも容易となる。また、配線コイルパターン９８，１０７のように、複数層の配線を利用してコイルパターンを形成することにより、トランス結合による非接触インタフェースの効率を向上することが容易となる。
また、例えばＥＴＣ車載器や専用狭帯域通信用途向けなどの５．８ギガヘルツ（ＧＨｚ）のよな高周波を用いる場合には、前記アンテナ５５を誘電体セラミックス等から成る誘電体アンテナチップに代えてもよい。アンテナ特性という点で前記誘電体アンテナチップはフェライトプレートにスタックするのが望ましい。例えば、第３７図例示されるように、誘電体アンテナチップ１１３の上にフェライトチップ９４を重ねる。前記半導体チップ８６，８５はフェライトチップ９４上にスタックすればよい。フェライトチップ９４はフェライト粉入り接着剤やフェライトフィルムなど他のフェライトプレートに変更可能である。
前記内部アンテナ５５は配線基板に設ける構造に限定されず、例えば、前記キャップ１０５，１０８に設けてもよい。例えば第４０図に例示されるスタンダードＭＭＣパッケージ構造において、キャップ１０８の内側に内部アンテナ５５を構成するコイル１１５を形成する。第４１図に例示されるように、コイル１１５の上に封止樹脂９５の領域を重ねて、コネクタ端子９３を外部に露出させる。キャップ１０５をフェライト粉混入の樹脂製とすれば、上記同様にアンテナ効率が向上し、半導体チップの誤動作防止にも役立つ。アンテナ効率の向上、半導体チップの誤動作防止という観点から、第４２図に例示されるように、コイル１１５と封止樹脂９５の領域との間に、フェライトチップ、フェライトフィルム若しくはフェライトラベル等のフェライトプレート１１６を挿入すると尚良い。この場合キャップ１０５は単なる樹脂で良い。第４０図乃至第４２図の構成はその他のパッケージ構造にも適用可能である。
第４１図および第４２図において、キャップ１０５に形成されたコイル１１５とＩＣカードマイコン１１のアンテナ端子ＴＭＬ１／ＴＭＬ２とは、配線基板９７上に形成された配線９７Ａを介してコイルパターン１１５と接続している。配線９７Ａとコイルパターン１１５とは、例えばＡｇペーストなど導電性接着材９７Ｂなどを介して電気的に接続していればよい。
キャップ１０５にコイル１１５を形成することにより、コイル１１５と各半導体チップとの距離を確保することが容易となる。コイル１１５と各半導体チップとの距離を確保することは、渦電流損を低減してコイル１１５の特性を確保する上でも、半導体チップに不所望な渦電流もしくは誘導起電力が発生して誤動作を生ずる虞を未然に防止する上でも有効である。
《渦電流損によるアンテナ特性劣化防止》
複合配線基板に代表される多層配線基板には接地電位に導通される比較的大きなグランドパターンが形成される。このグランドパターンを磁束が通過すると渦電流損を生じ、アンテナ特性が劣化する。この観点より、第４３図に例示されるように、前記配線基板は単一のグランドパターンに代え、複数個に分割され且つ閉路を形成せずに接続された分割グランドパターン１１８ａ〜１１８ｉを有する。分割グランドパターン１１８ａは接地電圧を受けるボンディングパッドＶｓｓに接続され、他の分割グランドパターン１１８ｂ、１１８ｃに直列的に接続される。同様に、分割グランドパターン１１８ｄは接地電圧を受けるボンディングパッドＶｓｓに接続され、他の分割グランドパターン１１８ｅ、１１８ｆに直列的に接続される。分割グランドパターン１１８ｇは接地電圧を受けるボンディングパッドＶｓｓに接続され、他の分割グランドパターン１１８ｈ、１１８ｉに直列的に接続される。第４４図には第４３図の側面断面構造が図示される。分割グランドパターン１１８ａ〜１１８ｉは多層配線基板の下層側に形成されている。これにより、グランドパターンの表面で生ずる渦電流損によるアンテナ特性の劣化を緩和することができる。分割グランドパターン構造はマイクロＭＭＣパッケージ構造だけでなくＲＳＭＭＣや、スタンダードＭＭＣパッケージ構造などの場合も当然適用可能である。
《ＥＭＩ対策》
ＥＭＩ対策、即ち、外部への電磁的な妨害と外部からの電磁波による障害発生の抑制について説明する。
先ず、キャップによる電磁シールドを説明する。第４５図では磁束を遮蔽すると言う観点より、キャップ１０８に、フェライト粒子を混入した構造、表面にフェライト粒子を塗布した構造、又は表面にフェライト塗料を塗布した構造を採用する。それら樹脂製キャップ１０８は電磁シールドになる。キャップ１０８の開口部には配線基板のコネクタ端子９３が露出される。この構造ではアンテナによる受信面が開口部に面するようになっている。キャップによる磁束遮蔽構造はスタンダードＭＭＣパッケージ構造以外のパッケージ構造にも適用可能である。
渦電流損によって磁束の影響を緩和するという観点に立つと、第４６図に例示されるように、キャップ１０５を金属製とし、表面に絶縁皮膜を施した構造を採用すれば良い。金属製キャップ１０５は電磁シールドに成る。金属キャップ１０５による渦電流損構造はＲＳＭＭＣパッケージ構造以外のパッケージ構造にも適用可能である。
第４７図では金属又はフェライト入りのモールドキャップ構造を採用する。即ち、キャップ１０５は、その芯部分に金属又はフェライト１２１が入っており、全体を樹脂１２０でモールドして絶縁し所定形状に整形されている。当該モールドキャップ１０５は電磁シールドになる。この構造はＲＳＭＭＣパッケージ構造以外のパッケージ構造にも適用可能である。また、前記金属またはフェライト１２１は、全体を樹脂１２０でモールドしなくてもよい。特に、ＲＳＭＭＣのラベル面となる部分の金属またはフェライト１２１を樹脂１２０で覆わない構造とすると、モールドキャップ１０５の樹脂９５を覆う部分の厚さを薄くすることができる。モールドキャップ１０５の樹脂を覆う部分９５を薄くすると、樹脂９５の容積を大きくすることができ、大容量のメモリを搭載する上で有利である。
次にラベルによる電磁シールドを説明する。電磁シールドラベル１２２の貼り付けは、第４８図及び第４９図で代表されるようなキャプ１０８、１０５、第５０図で代表されるような配線基板１０９、或いはマイクロＭＭＣパッケージ構造における封止樹脂の表面に対して行えばよい。電磁シールドラベル１２２の貼り付け位置は、電波の入力面若しくは受信面とは反対の面である。第５０図の場合に受信面は配線基板１０９とは反対側とされる。第４８図及び第４９図の場合に受信面は配線基板１０９，９７の側とされる。第５１図は第４８図の形式で電磁シールドラベル１２２の貼り付けを行ったスタンダードＭＭＣパッケージ構造のＭＦＭＣ５を斜視図で示す。第５２図は第５０図の形式で電磁シールドラベル１２２の貼り付けを行ったＨＳＭＭＣパッケージ構造のＭＦＭＣ５を斜視図で示す。第５３図は第４９図の形式で電磁シールドラベル１２２の貼り付けを行ったＲＳＭＭＣパッケージ構造のＭＦＭＣ５を斜視図で示す。
電磁シールドラベル１２２は、例えばフェライト粒子を塗布、印刷又は接着したラベル、アルミニウムなどの金属蒸着マットラベル、アルミニウムや銅或いは方向性ケイ素鋼板又は強磁材料などを金属ベースとした金属板ラベル等とされる。
上記キャップやラベルを用いた電磁シールドによって電磁的な妨害と外部への電磁的障害発生を抑制若しくは緩和することができる。このような電磁シールド技術は、非接触ＩＣカード機能を有さないメモリカードへも応用することが可能である。
《薄型化、逆差し防止》
ソケットの薄型化とソケットに対する逆差し防止について説明する。第５６図にはＭＦＭＣ５をソケット１３０に装着する前の状態を示し、第５７図にはＭＦＭＣ５をソケット１３０に装着した状態を示する。第５８図及び第５９図は第５６図のＡ−Ａ’断面を示し、第５４図は第５７図のＢ−Ｂ’断面を示す。
ここではマイクロＭＭＣパッケージ構造を一例に説明する。マイクロＭＭＣパッケージ構造において、パッケージ即ち封止樹脂９５は一括モールドもしくはＭＡＰ（モールド・アレイ・パッケージ）形態で形成される。このとき封止樹脂９５には、第５４図、第５６図及び第５７図に例示されるように、その厚さ方向に、ソケット１３０の弾性爪１３１，１３２に係止される段差部１３３，１３４を形成しておく。段差部１３３，１３４の形成は一括モールド時に、封止金型のキャビティ内面に凸部を設けることによって、封止樹脂９５の切断分離位置に沿って溝を予め形成し、その後前記溝に沿って個々にデバイスを切断分離することによって出来上がる。結果として段差部１３３，１３４は封止樹脂９５の平行な縁辺部に形成されることになる。封止樹脂９５の厚さは第２８図で説明した半導体チップ８５，８６及びボンディングワイヤ９０を封止するのに必要な厚さによって規定される。段差部１３３，１３４は封止樹脂９５の両端部分に形成され半導体チップ８５，８６等のスタック部分からずれているので問題ない。１３６、１３７はＭＦＭＣ５のコネクタ端子９３に接触する片持ち弾性端子である。
ここで、第６７図乃至第７１図を参照して上記段差部を有するマイクロＭＭＣパッケージ構造のＭＦＭＣ５の製造方法につおいてを説明する。
先ず、第６７図に例示されるように配線基板８０Ａを用意する。ここで用意する配線基板８０Ａには１個のＭＦＭＣ５に必要な配線パタンやパッド電極等が複数ユニット形成されている。次に、第６８図に例示されるように、配線基板上８０Ａの各ユニットの配線パターンにチップ８４，８５，８６を搭載し、チップ８４，８５，８６のパッドを対応するボンディングパッド８２にボンディングワイヤ９０で接続する。そして、上金型１５０と下金型１５１で構成される封止金型のキャビティー内にチップ８４，８５，８６が搭載された配線基板８０Ａを配置する（第６９図参照）。キャビティー内には樹脂１５２が注入され、これによって封止樹脂が形成される（第７０図参照）。金型１５０，１５１を取り外した後、封止樹脂１５２及び配線基板８０Ａをダイシングブレード１５３によって切断し、ＭＦＭＣ５が個片化され（第７１図参照）、段差部１３３，１３４が形成されたＭＦＭＣ５が完成する。
ソケット１３０の弾性爪１３１，１３２は封止樹脂９５の厚さよりも薄い段差部１３３，１３４を係止するから、ソケット１３０の厚さＨ１を最小限に抑えることが容易になる。比較例として挙げる第５５図のように封止樹脂に段差部を設けない場合には弾性爪の位置が高くなり、その分ソケットの厚さＨ２が大きくなる。
第５６図に例示されるように前記２個所の段差部１３３，１３４は非対象にされる。例えば、一方の段差部１３４は均一に形成され、他方の段差部１３３は途中で段差が形成が止められている。対応する弾性爪１３１にはその突起１３３Ａを係止する凹陥部１３１Ａが形成される。これにより、ソケット１３０に左右縁辺を逆方向に向けてＭＦＭＣ５が装着される事態の発生を抑止することができる。要するに、ソケット１３０に対するＭＦＭＣ５の逆差しを防止することができる。ソケット１３０に対してＭＦＭＣ５は第５７図に示される向きだけで搭載可能にされる。これにより、ソケット１３０の端子１３６，１３７とＭＦＭＣ５の端子９３が非対応端子同士電気的に接触して回路や端子が破壊する事態を防止することができる。
ソケット１３０の端子１３６，１３７とＭＦＭＣ５の端子９３が非対応端子同士電気的に接触して回路や端子が破壊する事態を防止するという観点に立てば、前記外部接続端子９３をパッケージとしての封止樹脂９５の中心に対して非線対称にするのが効果的である。例えば第５８図に例示するように封止樹脂９５の外に露出される外部接続端子９３を複数列に並列し、前記複数列を封止樹脂９５の段差部１３３，１３４に対して偏らせる。第６０図には左右をずらした端子９３の配列の具体例として第３図の端子構成に対応する端子配列が例示される。第５８図の向きでソケットにＭＦＭＣ５を挿入すれば対応端子が正常に接続する。第５９図のようにそれとは左右逆向きでソケットにＭＦＭＣ５を挿入しても、端子１３，１３７と端子９３は電気的に接触しない。上記端子配列に偏りを持たせる手段は、段差部１３３，１３４を非対称にする手段と共に、或いはそれに代えて採用することが可能である。
上記逆差し防止の端子配列は、第６１図のように外部接続端子９３を複数列に並列し、前記複数列には並列方向に対して相互に偏りを持たせるようにしてもよい。端子間ピッチがＰのとき、例えば偏りをＰ／２とすればよい。端子９３それ自体の幅は第３図に比べて狭くなる。更に第６２図に例示されるように段差部１３３，１３４に対する偏りと端子配列の配列方向の偏りの双方を採用しても良い。また、第６３図に例示されるように、封止樹脂９５に対し端子を端子配列方向一方向に全体的にずらして偏りをもたせる。ずれは端子ピッチＰの半分Ｐ／２とすればよい。また、上記逆差し防止の段差部１３３，１３４の形状は第６４図又は第６５図に示されるアンバランス形状であってもよい。
また、ソケットを、プラスチック成型用の成型金型を用いて製造する場合には、第５６図に示すように、弾性爪１３１，１３２の位置と外部接続端子９３との位置が平面図上で異なる位置に配置するようにソケットを設計することにより、成型金型の構造をより単純にすることが容易になり、ソケットの生産性を向上することができる。
ＭＦＭＣ５の薄型化という観点によれば、配線基板又はフェライトプレート上にスタックされる複数の半導体チップに対して、表面積が小さいほど薄く形成し、薄い半導体チップほど上層に配置すればよい。表面積が小さいほど曲げモーメントによる応力・歪み状態は小さくて済むからである。例えば第２８図において相対的に厚くて大きな半導体チップ８５を下に、相対的に薄くて小さい半導体チップ８６を上に重ねる。特にこの方法を採用すれば、フェライトプレートを厚くすることが容易になる。フェライトプレートを厚くすることは、磁気抵抗を低減するうえで有効である。
《テスト容易化》
第６６図に例示されるように、ＭＦＭＣ５に対するテスト容易化の観点より、外部接続端子を露出させて全体がパッケージに封止されているとき、前記パッケージの外に露出される外部接続端子として、カードソケットの端子に接続される第１外部端子９３の他に、前記複数の第１外部端子９３に夫々接続され且つ前記第１外部端子９３よりもピッチと表面積の大きな複数のテスト端子９３Ｔを配置するのがよい。ピッチと表面積の大きな複数のテスト端子９３Ｔを用いることにより、多数のＭＦＭＣ５に対して垂直方向からテストプローブを接触させる操作が容易になる。テスト端子９３Ｔの配置を効率化するには、前記複数の第１外部端子９３は離間して複数列に配置し、複数列の間の領域全体に前記複数の第２外部端子９３Ｔを配置するのがよい。
以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、マルチファンクションカードデバイスはＩＣカードマイコンのようなセキュリティーコントローラを有しないデバイスであってもよい。また、マルチファンクションカードデバイス若しくは半導体カードデバイスの配線基板は多層配線基板に限定されず所謂リードフレームであってもよい。また、渦電流損によるアンテナ特性劣化防止、インダクタンス性能向上、ＥＭＩ対策、ソケットに対する半導体カードデバイスの逆差し防止、半導体カードデバイス用ソケットの薄型化、及びテスト容易化に係る発明はマルチファンクションカードデバイスに適用する場合に限定されず、モデムカード、ＬＡＮカード等その他の半導体カードデバイスにも広く適用することができる。
本発明は、カードコントローラ、フラッシュメモリ及びＩＣカードマイコンを搭載したマルチファンクションメモリカードはもとより、その他の複合機能カード、通信カード、Ｉ／Ｏカード、及びメモリカードなどに広く適用することができる。

Claims (6)

  1. 配線基板に実装された半導体チップがパッケージに封止された半導体カードデバイスであって、前記パッケージの厚さ方向に、ソケットに係止される段差部が少なくとも２個所形成されていることを特徴とする半導体カードデバイス。
  2. 前記パッケージはモールド・アレイ・パッケージ形態で形成されたパッケージであることを特徴とする請求項１記載の半導体カードデバイス。
  3. 前記２個所の段差部は非対象であることを特徴とする請求項１記載の半導体カードデバイス。
  4. 前記パッケージの外に露出される外部接続端子はパッケージの中心に対して非線対称であることを特徴とする請求項１記載の半導体カードデバイス。
  5. 前記パッケージの外に露出される外部接続端子は複数列に並列され、前記複数列はパッケージの段差部に対して偏りを有していることを特徴とする請求項４記載の半導体カードデバイス。
  6. 前記パッケージの外に露出される外部接続端子は複数列に並列され、前記複数列は並列方向に対して相互に偏りを有していることを特徴とする請求項４記載の半導体カードデバイス。
JP2009287383A 2009-12-18 2009-12-18 半導体カードデバイス Pending JP2010086550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009287383A JP2010086550A (ja) 2009-12-18 2009-12-18 半導体カードデバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009287383A JP2010086550A (ja) 2009-12-18 2009-12-18 半導体カードデバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005503380A Division JP4447553B2 (ja) 2003-07-03 2003-07-03 マルチファンクションカードデバイス

Publications (1)

Publication Number Publication Date
JP2010086550A true JP2010086550A (ja) 2010-04-15

Family

ID=42250359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009287383A Pending JP2010086550A (ja) 2009-12-18 2009-12-18 半導体カードデバイス

Country Status (1)

Country Link
JP (1) JP2010086550A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170355A (ja) * 2014-03-10 2015-09-28 株式会社東芝 無線アンテナを備える半導体記憶装置
JP2017146989A (ja) * 2014-01-14 2017-08-24 東芝メモリ株式会社 半導体記憶装置
JP2019087634A (ja) * 2017-11-07 2019-06-06 株式会社ユピテル シール部材、カード、およびシステム等

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639586A (ja) * 1986-06-30 1988-01-16 株式会社東芝 メモリカ−ド
JPH0292693A (ja) * 1988-09-30 1990-04-03 Nippon Chemicon Corp カードケースの構造
EP0702460A2 (en) * 1994-09-16 1996-03-20 Matsushita Electric Industrial Co., Ltd. A coupling device for plug-in subscriber identity modules
WO2001016864A1 (en) * 1999-08-27 2001-03-08 Itt Manufacturing Enterprises, Inc. Carrier element for an electronic media apparatus
JP2001256466A (ja) * 1997-06-04 2001-09-21 Sony Corp メモリカード装着システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639586A (ja) * 1986-06-30 1988-01-16 株式会社東芝 メモリカ−ド
JPH0292693A (ja) * 1988-09-30 1990-04-03 Nippon Chemicon Corp カードケースの構造
EP0702460A2 (en) * 1994-09-16 1996-03-20 Matsushita Electric Industrial Co., Ltd. A coupling device for plug-in subscriber identity modules
JP2001256466A (ja) * 1997-06-04 2001-09-21 Sony Corp メモリカード装着システム
WO2001016864A1 (en) * 1999-08-27 2001-03-08 Itt Manufacturing Enterprises, Inc. Carrier element for an electronic media apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017146989A (ja) * 2014-01-14 2017-08-24 東芝メモリ株式会社 半導体記憶装置
JP2015170355A (ja) * 2014-03-10 2015-09-28 株式会社東芝 無線アンテナを備える半導体記憶装置
JP2018060551A (ja) * 2014-03-10 2018-04-12 東芝メモリ株式会社 無線アンテナを備える半導体記憶装置
JP2019087634A (ja) * 2017-11-07 2019-06-06 株式会社ユピテル シール部材、カード、およびシステム等
JP2023025006A (ja) * 2017-11-07 2023-02-21 株式会社ユピテル シール部材、カード、およびシステム等
JP7228867B2 (ja) 2017-11-07 2023-02-27 株式会社ユピテル シール部材、カード、およびシステム等
JP7398835B2 (ja) 2017-11-07 2023-12-15 株式会社ユピテル シール部材、カード、およびシステム等

Similar Documents

Publication Publication Date Title
JP4447553B2 (ja) マルチファンクションカードデバイス
JP4412947B2 (ja) メモリカード
US7325746B2 (en) Memory card and semiconductor device
US7296754B2 (en) IC card module
CN101512559A (zh) Ic卡和ic卡用插槽
US20100072284A1 (en) Semiconductor device and adaptor for the same
US20070158440A1 (en) Semiconductor device
JPWO2007141999A1 (ja) 半導体装置
JP2010086550A (ja) 半導体カードデバイス
TWI309386B (ja)
JP4906135B2 (ja) メモリカード
CN101789263A (zh) 多功能卡装置
JP2011175549A (ja) Ｉｃモジュール、及びこのｉｃモジュールを有するｉｃカード
JP4680259B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120315