ここでカード型半導体記憶装置の構成の一例を、図13〜図17を用いて説明する。図13に示すようにカード型半導体記憶装置1Xは、略長方形状に形成された筐体2Xを有する。
この図13に示す筐体2Xの裏面において、その短辺側端部付近には、デジタルスチルカメラ等の電子機器とデータ通信する際に当該電子機器と接続される複数の帯状端子T(1X〜10X)が形成されている。この帯状端子Tは、当該帯状端子Tのそれぞれの長手方向が筐体2Xの長手方向と一致するように、かつ、それぞれが互いに平行になるように間隔があけられて設けられている。
この帯状端子T(1X〜10X)のうち最下端部の第1帯状端子T1Xは、電子機器に接続された際にグランドレベルに接続される。またこの第1帯状端子T1Xの上側に設けられた第2帯状端子T2Xは、電子機器からのバスステート信号(後述する)が入力される。さらにこの第2帯状端子T2Xの上側に順次設けられた第3〜第5帯状端子T(3X〜5X)は、電子機器との間で送受するデータが入出力される。さらにこの第5帯状端子T5Xの上側に設けられた第6帯状端子T6Xは、カード型半導体記憶装置1Xが電子機器に対して正常に装着されたか否かを判断する際に用いられる。
さらにこの第6帯状端子T6Xの上側に設けられた第7帯状端子T7Xは、電子機器との間で送受するデータが入出力される。さらにこの第7帯状端子T7Xの上側に設けられた第8帯状端子T8Xは、電子機器とデータ通信する際に用いるクロック信号が当該電子機器から入力される。さらにこの第8帯状端子T8Xの上側に設けられた第9帯状端子T9Xは、電子機器からの電源供給が行われる際に用いられる。さらにこの第9帯状端子T9Xの上側に設けられた第10帯状端子T10Xは、電子機器に接続された際にグランドレベルに接続される。
一方、このようなカード型半導体記憶装置1Xが装着される例えばデジタルスチルカメラには、図14に示すような、カード型半導体記憶装置1Xが挿入されるためのカード挿入孔100が設けられている。このカード挿入孔100内には、挿入されるカード型半導体記憶装置1Xの帯状端子Tに対応するようにして複数の端子接続部101が設けられている。
このカード挿入孔100に対しては、カード型半導体記憶装置1Xがその短辺側端部から挿入開始され、さらに筐体2Xの長手方向に一致する方向へ差し込まれる。これにより、カード挿入孔100内に設けられた複数の端子接続部101と、これらに対応するカード型半導体記憶装置1Xの帯状端子Tとが接続するようにして、カード型半導体記憶装置1Xがデジタルスチルカメラに装着される。
この結果このデジタルスチルカメラ内の制御部は、例えば撮像処理することにより得られた画像データを、カード挿入孔100内の端子接続部101及びこれに接続した帯状端子Tを順次介して、カード型半導体記憶装置1Xに対して入力することができる。またこのときカード型半導体記憶装置1X内の制御部は、デジタルスチルカメラ側から帯状端子Tを介して入力された画像データを、内部の半導体メモリに記憶させるようになされている。
次に図15及び図16を用いて、デジタルスチルカメラとカード型半導体記憶装置1Xとの接続構成を詳細に説明する。この図15及び図16に示すように、デジタルスチルカメラとカード型半導体記憶装置1Xとは、第1〜第10接続ラインL(1〜10)を介して接続されている。
因みにこの第1接続ラインL1は、カード型半導体記憶装置1Xの第4帯状端子T4Xと、これに対応するデジタルスチルカメラ側の端子接続部101とが接続することにより確立されたものである。また同じようにして、第2、第3及び第4接続ラインL(2〜4)のそれぞれも、カード型半導体記憶装置1Xの第3、第5及び第7帯状端子T(3X、5X、7X)と、これらそれぞれに対応するデジタルスチルカメラ側の端子接続部101とが接続することにより確立されたものである。また同じようにして、第5、第6及び第7接続ラインL(5〜7)のそれぞれも、カード型半導体記憶装置1Xの第2、第8及び第9帯状端子T(2X、8X、9X)と、これらそれぞれに対応するデジタルスチルカメラ側の端子接続部101とが接続することにより確立されたものである。また同じようにして、第8、第9及び第10接続ラインL(8〜10)のそれぞれも、カード型半導体記憶装置1Xの第1、第10及び第6帯状端子T(1X、10X、6X)と、これらそれぞれに対応するデジタルスチルカメラ側の端子接続部101とが接続することにより確立されたものである。
実際上このカード型半導体記憶装置1Xは、各接続ラインL(1〜10)に接続するようにして設けられたインターフェース部200を有し、このインターフェース部200及び各接続ラインLを順次介してデジタルスチルカメラとデータ通信するようになされている。またデジタルスチルカメラも、各接続ラインLに接続するようにして設けられたインターフェース部300を有し、このインターフェース部300及び各接続ラインLを順次介してカード型半導体記憶装置1Xとデータ通信するようになされている。
ここで、デジタルスチルカメラ側のインターフェース部300の構成を説明する。このインターフェース部300においては、第1接続ラインL1に接続するようにして第1入力バッファIB1及び第1出力バッファOB1が設けられている。第1入力バッファIB1は、カード型半導体記憶装置1Xから第1接続ラインL1を介して入力されたデータを、次段に設けられた第1フリップフロップ回路F1に入力する。第1フリップフロップ回路F1は、デジタルスチルカメラ側に設けられたクロック発生器301から供給されるクロック信号の信号立下り時に、第1入力バッファIB1からのデータをラッチすることにより、カード型半導体記憶装置1Xからのデータを取り込むようになされている。一方第1出力バッファOB1は、第2フリップフロップ回路F2に接続されている。この第2フリップフロップ回路F2に対しては、カード型半導体記憶装置1Xに対して送出すべきデータが、前段の所定回路から入力される。この第2フリップフロップ回路F2は、クロック発生器301から供給されるクロック信号の信号立下り時に、この前段の所定回路から入力されるデータをラッチし、これにより当該データを第1出力バッファOB1及び第1接続ラインL1を順次介して、カード型半導体記憶装置1Xへ送出するようになされている。ところでこの第1出力バッファOB1は、デジタルスチルカメラ内の所定回路から供給される第1切換制御信号S1に応じて、第2フリップフロップ回路F2側からのデータをカード型半導体記憶装置1Xに対して出力させるデータ出力可能状態、又は、ハイインピーダンスになることにより当該データの出力を中止するデータ出力中止状態に切り替わるようになされている。
またこのインターフェース部300においては、第2接続ラインL2に接続するようにして第2入力バッファIB2及び第2出力バッファOB2が設けられている。この第2入力バッファIB2は、上述した第1フリップフロップ回路F1と同様に動作する第3フリップフロップ回路F3に接続されている。また第2出力バッファOB2は、上述した第2フリップフロップ回路F2と同様に動作する第4フリップフロップ回路F4に接続されている。ところでこの第2出力バッファOB2は、デジタルスチルカメラ内の所定回路から第1切換制御信号S1ではなく第2切換制御信号S2が供給され、これに応じてデータ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部300においては、第3接続ラインL3に接続するようにして第3入力バッファIB3及び第3出力バッファOB3が設けられている。この第3入力バッファIB3は、上述した第1フリップフロップ回路F1と同様に動作する第5フリップフロップ回路F5に接続されている。また第3出力バッファOB3は、上述した第2フリップフロップ回路F2と同様に動作する第6フリップフロップ回路F6に接続されている。ところでこの第3出力バッファOB3は、デジタルスチルカメラ内の所定回路から供給される第2切換制御信号S2に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部300においては、第4接続ラインL4に接続するようにして第4入力バッファIB4及び第4出力バッファOB4が設けられている。この第4入力バッファIB4は、上述した第1フリップフロップ回路F1と同様に動作する第7フリップフロップ回路F7に接続されている。また第4出力バッファOB4は、上述した第2フリップフロップ回路F2と同様に動作する第8フリップフロップ回路F8に接続されている。ところでこの第4出力バッファOB4は、デジタルスチルカメラ内の所定回路から供給される第2切換制御信号S2に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部300においては、第5接続ラインL5に対して第5出力バッファOB5が接続されており、この第5出力バッファOB5には、第9フリップフロップ回路F9が接続されている。この第9フリップフロップ回路F9は、クロック発生器301により生成されるクロック信号の信号立下り時に、前段の回路から供給されるバスステート信号(後述する)をラッチし、これにより当該バスステート信号を、第5出力バッファOB5及び第5接続ラインL5を順次介して、カード型半導体記憶装置1Xへ入力するようになされている。
さらにこのインターフェース部300においては、クロック発生器301により生成されたクロック信号が、第6出力バッファOB6及び第6接続ラインL6を順次介して、カード型半導体記憶装置1Xに入力される。
続いて、カード型半導体記憶装置1Xのインターフェース部200の構成を説明する。このインターフェース部200においては、第1接続ラインL1に接続するようにして第21入力バッファIB21及び第21出力バッファOB21が設けられている。第21入力バッファIB21は、デジタルスチルカメラから第1接続ラインL1を介して入力されたデータを、次段に設けられた第21及び第22フリップフロップ回路F(21、22)に入力する。因みにこの第21フリップフロップ回路F21は、後述するシリアル転送モード時に利用するものであり、第22フリップフロップ回路F22は、後述するパラレル転送モード時に利用するものである。第21フリップフロップ回路F21は、デジタルスチルカメラのクロック発生器301から第6接続ラインL6及び第26入力バッファIB26を順次介して供給されるクロック信号の信号立ち上り時に、第21入力バッファIB21からのデータをラッチすることにより、デジタルスチルカメラからのデータを取り込むようになされている。また第22フリップフロップ回路F22は、デジタルスチルカメラのクロック発生器301から第6接続ラインL6及び第26入力バッファIB26を順次介して供給されるクロック信号の信号立下り時に、第21入力バッファIB21からのデータをラッチすることにより、デジタルスチルカメラからのデータを取り込むようになされている。一方第21出力バッファOB21は、第23フリップフロップ回路F23に接続されている。この第23フリップフロップ回路F23に対しては、デジタルスチルカメラに対して送出すべきデータが、前段の回路から入力される。この第23フリップフロップ回路F23は、デジタルスチルカメラのクロック発生器301から第6接続ラインL6を介して供給されるクロック信号の信号立下り時に、この前段の回路から入力されるデータをラッチし、これにより当該データを第21出力バッファOB21及び第1接続ラインL1を順次介して、デジタルスチルカメラへ送出するようになされている。ところでこの第21出力バッファOB21は、カード型半導体記憶装置1X内の所定回路から供給される第3切換制御信号S3に応じて、第23フリップフロップ回路F23側からのデータをデジタルスチルカメラに出力させるデータ出力可能状態、又は、ハイインピーダンスになることにより当該データの出力を中止するデータ出力中止状態に切り替わるようになされている。
またこのインターフェース部200においては、第2接続ラインL2に接続するようにして第22入力バッファIB22及び第22出力バッファOB22が設けられている。この第22入力バッファIB22は、上述した第22フリップフロップ回路F22と同様に動作する第24フリップフロップ回路F24に接続されている。また第22出力バッファOB22は、上述した第23フリップフロップ回路F23と同様に動作する第25フリップフロップ回路F25に接続されている。ところでこの第22出力バッファOB22は、カード型半導体記憶装置1X内の所定回路から第3切換制御信号S3ではなく第4切換制御信号S4が供給され、これに応じてデータ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部200においては、第3接続ラインL3に接続するようにして第23入力バッファIB23及び第23出力バッファOB23が設けられている。この第23入力バッファIB23は、上述した第22フリップフロップ回路F22と同様に動作する第26フリップフロップ回路F26に接続されている。また第23出力バッファOB23は、上述した第23フリップフロップ回路F23と同様に動作する第27フリップフロップ回路F27に接続されている。ところでこの第23出力バッファOB23は、デジタルスチルカメラ内の所定回路から供給される第4切換制御信号S4に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部200においては、第4接続ラインL4に接続するようにして第24入力バッファIB24及び第24出力バッファOB24が設けられている。この第24入力バッファIB24は、上述した第22フリップフロップ回路F22と同様に動作する第28フリップフロップ回路F28に接続されている。また第24出力バッファOB24は、上述した第23フリップフロップ回路F23と同様に動作する第29フリップフロップ回路F29に接続されている。ところでこの第24出力バッファOB24は、デジタルスチルカメラ内の所定回路から供給される第4切換制御信号S4に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部200においては、第5接続ラインL5に接続するようにして第25入力バッファIB25が設けられている。第25入力バッファIB25は、デジタルスチルカメラから第5接続ラインL5を介して入力されたバスステート信号を、次段に設けられた第30及び第31フリップフロップ回路F(30、31)に入力する。因みにこの第30フリップフロップ回路F30は、後述するシリアル転送モード時に利用するものであり、第31フリップフロップ回路F31は、後述するパラレル転送モード時に利用するものである。第30フリップフロップ回路F30は、デジタルスチルカメラのクロック発生器301から第6接続ラインL6及び第26入力バッファIB26を順次介して供給されるクロック信号の信号立ち上り時に、第25入力バッファIB25からのバスステート信号をラッチするようになされている。また第31フリップフロップ回路F31は、デジタルスチルカメラのクロック発生器301から第6接続ラインL6及び第26入力バッファIB26を順次介して供給されるクロック信号の信号立下り時に、第25入力バッファIB25からのバスステート信号をラッチするようになされている。
また第7接続ラインL7を介して、デジタルスチルカメラ側からカード型半導体記憶装置1Xに対する電源供給が行われる。因みにこの電源供給における電圧の範囲は、例えば2.7〜3.6[V]に相当する。また第8及び第9接続ラインL(8、9)を介して、デジタルスチルカメラ側のグランドとカード型半導体記憶装置1X側のグランドとが接続される。これによりデジタルスチルカメラ及びカード型半導体記憶装置1Xの双方のグランドレベルが一致するようになされている。
また第10接続ラインL10を介して、デジタルスチルカメラとカード型半導体記憶装置1Xとが正常に接続されているかを検出するための挿抜検出処理が行われる。つまり、デジタルスチルカメラのインターフェース部300においては、第10接続ラインL10の一端に対して接続される線路L50が抵抗を介して所定電位に接続されている(プルアップされている)。そして、デジタルスチルカメラに対してカード型半導体記憶装置1Xが正常に接続されると、第10接続ラインL10の他端はカード型半導体記憶装置1X側のグランドに接続されるので、このときデジタルスチルカメラのインターフェース部300における線路L50の電位がLowになる。これによりデジタルスチルカメラは、当該線路L50の電位がHiである場合、カード型半導体記憶装置1Xが接続されていないと判断し、当該線路L50の電位がLowである場合、カード型半導体記憶装置1Xが正常に接続されていると判断することができる。
ところで、デジタルスチルカメラとカード型半導体記憶装置1Xとの間のデータ通信方法としては2つのモードが用意されている。この2つのモードのうちのひとつは、第1接続ラインL1のみを利用して1ビットのデータ転送を行うシリアル転送モードであり、もうひとつは、第1〜第4接続ラインL(1〜4)を利用して4ビットのデータ転送を行う4ビットパラレル転送モードである。
ここで、シリアル転送モード時のデータ通信処理について説明する。シリアル転送モード時において、デジタルスチルカメラからカード型半導体記憶装置1Xに対してデータが送信される場合、デジタルスチルカメラでは、デジタルスチルカメラ内の所定回路から第1出力バッファOB1に供給される第1切換制御信号S1により、当該第1出力バッファOB1がデータ出力可能状態に遷移すると共に、この所定回路から第2〜第4出力バッファOB(2〜4)に供給される第2切換制御信号S2により、当該第2〜第4出力バッファOB(2〜4)がデータ出力中止状態に遷移する。
この際カード型半導体記憶装置1Xにおいては、カード型半導体記憶装置1X内の所定回路から第21出力バッファOB21に供給される第3切換制御信号S3により、当該第21出力バッファOB21がデータ出力中止状態に遷移すると共に、この所定回路から第22〜第24出力バッファOB(22〜24)に供給される第4切換制御信号S4により、当該第22〜第24出力バッファOB(22〜24)もデータ出力中止状態に遷移する。
これにより、デジタルスチルカメラでは、第2フリップフロップ回路F2から出力されるカード型半導体記憶装置1Xへのデータが、第1出力バッファOB1及び第1接続ラインL1を順次介してカード型半導体記憶装置1Xに対して入力される。このときカード型半導体記憶装置1Xでは、デジタルスチルカメラから第1接続ラインL1を介して入力されたデータが、第21入力バッファIB21を介して第21フリップフロップ回路F21により取り込まれるようになされている。
またシリアル転送モード時において、カード型半導体記憶装置1Xからデジタルスチルカメラに対してデータを送信する場合、デジタルスチルカメラでは、デジタルスチルカメラ内の所定回路から第1出力バッファOB1に供給される第1切換制御信号S1により、当該第1出力バッファOB1がデータ出力中止状態に遷移すると共に、この所定回路から第2〜第4出力バッファOB(2〜4)に供給される第2切換制御信号S2により、当該第2〜第4出力バッファOB(2〜4)もデータ出力中止状態に遷移する。
この際カード型半導体記憶装置1Xにおいては、カード型半導体記憶装置1X内の所定回路から第21出力バッファOB21に供給される第3切換制御信号S3により、当該第21出力バッファOB21がデータ出力可能状態に遷移すると共に、この所定回路から第22〜第24出力バッファOB(22〜24)に供給される第4切換制御信号S4により、当該第22〜第24出力バッファOB(22〜24)がデータ出力中止状態に遷移する。
これにより、カード型半導体記憶装置1Xでは、第23フリップフロップ回路F23から出力されるデジタルスチルカメラへのデータが、第21出力バッファOB21及び第1接続ラインL1を順次介してデジタルスチルカメラに対して入力される。このときデジタルスチルカメラでは、カード型半導体記憶装置1Xから第1接続ラインL1を介して入力されたデータが、第1入力バッファIB1を介して第1フリップフロップ回路F1により取り込まれるようになされている。
以上のようにしてシリアル転送モード時には、第1接続ラインL1のみを利用してデジタルスチルカメラとカード型半導体記憶装置1Xとのデータ通信が行われる。因みにこの場合、クロック発生器301により生成されるクロック信号の最大周波数が20[MHz]になるため、デジタルスチルカメラとカード型半導体記憶装置1Xとの間の最大データ転送速度は20[Mbps]となる。
次に、4ビットパラレル転送モード時のデータ通信処理について説明する。4ビットパラレル転送モード時において、デジタルスチルカメラからカード型半導体記憶装置1Xに対してデータが送信される場合、デジタルスチルカメラでは、デジタルスチルカメラ内の所定回路から第1出力バッファOB1及び第2〜第4出力バッファOB(2〜4)に供給される第1切換制御信号S1及び第2切換制御信号S2により、第1出力バッファOB1及び第2〜第4出力バッファOB(2〜4)がデータ出力可能状態に遷移する。
この際カード型半導体記憶装置1Xにおいては、カード型半導体記憶装置1X内の所定回路から第21出力バッファOB21及び第22〜第24出力バッファOB(22〜24)に供給される第3切換制御信号S3及び第4切換制御信号S4により、第21出力バッファOB21及び第22〜第24出力バッファOB(22〜24)がデータ出力中止状態に遷移する。
これにより、デジタルスチルカメラでは、第2、第4、第6、第8フリップフロップ回路F(2、4、6、8)からそれぞれ出力されるカード型半導体記憶装置1Xへのデータが、第1、第2、第3、第4出力バッファOB(1、2、3、4)及び第1、第2、第3、第4接続ラインL(1、2、3、4)を順次介して、カード型半導体記憶装置1Xに対してそれぞれ入力される。このときカード型半導体記憶装置1Xでは、デジタルスチルカメラから第1、第2、第3、第4接続ラインL(1、2、3、4)を介して入力されたデータが、第21、第22、第23、第24入力バッファIB(21、22、23、24)を介して、第22、第24、第26、第28フリップフロップ回路F(22、24、26、28)により取り込まれるようになされている。
また4ビットパラレル転送モード時において、カード型半導体記憶装置1Xからデジタルスチルカメラに対してデータが送信される場合、デジタルスチルカメラでは、デジタルスチルカメラ内の所定回路から第1出力バッファOB1及び第2〜第4出力バッファOB(2〜4)に供給される第1切換制御信号S1及び第2切換制御信号S2により、第1出力バッファOB1及び第2〜第4出力バッファOB(2〜4)がデータ出力中止状態に遷移する。
この際カード型半導体記憶装置1Xにおいては、カード型半導体記憶装置1X内の所定回路から第21出力バッファOB21及び第22〜第24出力バッファOB(22〜24)に供給される第3切換制御信号S3及び第4切換制御信号S4により、第21出力バッファOB21及び第22〜第24出力バッファOB(22〜24)がデータ出力可能状態に遷移する。
これにより、カード型半導体記憶装置1Xでは、第23、第25、第27、第29フリップフロップ回路F(23、25、27、29)からそれぞれ出力されるデジタルスチルカメラへのデータが、第21、第22、第23、第24出力バッファOB(21、22、23、24)及び第1、第2、第3、第4接続ラインL(1、2、3、4)を順次介して、デジタルスチルカメラに対してそれぞれ入力される。このときデジタルスチルカメラでは、カード型半導体記憶装置1Xから第1、第2、第3、第4接続ラインL(1、2、3、4)を介して入力されたデータが、第1、第2、第3、第4入力バッファIB(1、2、3、4)を介して、第1、第3、第5、第7フリップフロップ回路F(1、3、5、7)により取り込まれるようになされている。
以上のようにして4ビットパラレル転送モード時には、第1〜第4接続ラインL(1〜4)を利用してデジタルスチルカメラとカード型半導体記憶装置1Xとのデータ通信が行われる。因みにこの場合、クロック発生器301により生成されるクロック信号の最大周波数が40[MHz]になるため、デジタルスチルカメラとカード型半導体記憶装置1Xとの間の最大データ転送速度は160[Mbps]となる。
次に図17において、デジタルスチルカメラからカード型半導体記憶装置1Xに対してデータが転送される際のタイムチャートを示す。因みにこれは、例えば、デジタルスチルカメラからのデータがカード型半導体記憶装置1X側に書き込まれるライト時の動作である。
この場合、デジタルスチルカメラからカード型半導体記憶装置1Xに対して入力されるバスステート信号により、デジタルスチルカメラとカード型半導体記憶装置1Xとの間のデータ通信が4つのステートに区切られる(ここではこの4つのステートのそれぞれを図面と対応させて、「バスステートBS0」、「バスステートBS1」、「バスステートBS2」、「バスステートBS3」と示す)。
バスステートBS0は、デジタルスチルカメラとカード型半導体記憶装置1Xとのデータ通信が行われないアイドル状態である。そして続くバスステートBS1に移行する際、カード型半導体記憶装置1Xにおける第3切換制御信号S3及び第4切換制御信号S4が立ち上がることにより、第21出力バッファOB21及び第22〜第24出力バッファOB(22〜24)がデータ出力中止状態に遷移する。さらにこの1クロック後には、デジタルスチルカメラにおける第1切換制御信号S1及び第2切換制御信号S2が立ち下がることにより、第1出力バッファOB1及び第2〜第4出力バッファOB(2〜4)がデータ出力可能状態に遷移する。
このバスステートBS1においては、デジタルスチルカメラからカード型半導体記憶装置1Xに対して所定コマンド(TPC(Transfer Protocol Command))が転送される。この所定コマンドにおいては、例えば、デジタルスチルカメラからカード型半導体記憶装置1Xに対してデータを転送させるようにする旨(ライトする旨)、又は、カード型半導体記憶装置1Xからデジタルスチルカメラに対してデータを転送させるようにする旨(リードする旨)等が示される。
この図17に示す場合、かかる所定コマンドにおいては、デジタルスチルカメラからカード型半導体記憶装置1Xに対してデータを転送させるようにする旨(ライトする旨)が示されている。従って続くバスステートBS2においては、デジタルスチルカメラからカード型半導体記憶装置1Xに対してデータが転送される。
そしてこの後バスステートBS3に移行する際、その1クロック前にデジタルスチルカメラにおける第1切換制御信号S1及び第2切換制御信号S2が立ち上がることにより、第1出力バッファOB1及び第2〜第4出力バッファOB(2〜4)がデータ出力中止状態に遷移する。さらにこの1クロック後には、カード型半導体記憶装置1Xにおける第3切換制御信号S3及び第4切換制御信号S4が立ち下がることにより、第21出力バッファOB21及び第22〜第24出力バッファOB(22〜24)がデータ出力可能状態に遷移する。
このバスステートBS3においては、最初に、カード型半導体記憶装置1Xからデジタルスチルカメラに対してビジー信号(Busy)が送出される。このビジー信号を送出している期間中、カード型半導体記憶装置1Xでは、デジタルスチルカメラから受信したデータに対して誤り訂正符号を付加する等の処理を実行している。そしてこの処理を終了すると、カード型半導体記憶装置1Xは、デジタルスチルカメラに対してレディ信号(Ready)を送出するようになされている。
続いて図18において、カード型半導体記憶装置1Xからデジタルスチルカメラに対してデータが転送される際のタイムチャートを示す。因みにこれは、例えば、カード型半導体記憶装置1X内のデータがデジタルスチルカメラにより読み出されるリード時の動作である。
ここでは、バスステートBS1中の所定コマンドにおいて、カード型半導体記憶装置1Xからデジタルスチルカメラに対してデータを転送させるようにする旨(リードする旨)が示されている。
そしてこの場合、バスステートBS1からバスステートBS2に移行する際に、その1クロック前にデジタルスチルカメラにおける第1切換制御信号S1及び第2切換制御信号S2が立ち上がることにより、第1出力バッファOB1及び第2〜第4出力バッファOB(2〜4)がデータ出力中止状態に遷移する。さらにこの1クロック後には、カード型半導体記憶装置1Xにおける第3切換制御信号S3及び第4切換制御信号S4が立ち下がることにより、第21出力バッファOB21及び第22〜第24出力バッファOB(22〜24)がデータ出力可能状態に遷移する。
このバスステートBS2においては、最初に、カード型半導体記憶装置1Xからデジタルスチルカメラに対してビジー信号(Busy)が送出される。このビジー信号を送出している期間中、カード型半導体記憶装置1Xでは、デジタルスチルカメラに対してデータを送出するための準備処理を実行している。この準備処理を終了するとカード型半導体記憶装置1Xは、デジタルスチルカメラに対してレディ信号(Ready)を送出する。これを受けて続くバスステートBS3に移行すると、カード型半導体記憶装置1Xからデジタルスチルカメラに対するデータの転送が行われるようになされている。
以上に説明したように従来のカード型半導体記憶装置1Xでは、4ビットパラレル転送モードを利用すると、最大160[Mbps]のデータ転送速度により、デジタルスチルカメラとの間でデータ通信することができる。
しかしながら近年、デジタルスチルカメラの高画素化に伴って、デジタルスチルカメラからカード型半導体記憶装置1Xに転送される画像データのデータ量がさらに増加する傾向にある。
このように画像データのデータ量がさらに増加した場合、当該画像データをデジタルスチルカメラからカード型半導体記憶装置1Xへ転送するためのデータ転送時間が長くなってしまう。そしてこのデータ転送時間が長くなってしまうと、デジタルスチルカメラの撮像処理により得られた画像データを、カード型半導体記憶装置1Xに記憶させ終えるまでの時間が長くなってしまうことになる。
ところでこのようなデジタルスチルカメラは、撮像処理することにより得られた画像データをカード型半導体記憶装置1Xに記憶させ終えるまで、次の撮像処理を実行しないようになされている。従ってカード型半導体記憶装置1Xに画像データを記憶させ終えるまでの時間が長くなってしまうと、デジタルスチルカメラの連写性能が低下してしまう問題が生じる。
この問題を回避するためには、デジタルスチルカメラとカード型半導体記憶装置1Xとの間のデータ転送速度を向上させる必要がある。このデータ転送速度を向上させるための一手法としては、データ転送クロック(クロック発生器301により供給されるクロック信号)の周波数を上げることが考えられる。
しかしながら従来のカード型半導体記憶装置1Xでは、このデータ転送クロックが既に40[MHz]に達している。従ってデータ転送クロックの周波数をさらに上げる場合には、カード型半導体記憶装置1Xの伝送路設計を大幅に見直さざる得ない状況が想定され、この場合にはカード型半導体記憶装置1Xのコストがかさんでしまう等の問題が生じてしまう。
本発明は以上の点を考慮してなされたもので、データ転送クロックの周波数を上げることなくデータ転送速度を向上させることができる通信装置、電子機器及び通信システムを提案しようとするものである。
かかる課題を解決するため本発明においては、電子機器と、当該電子機器とデータ通信する通信装置とからなる通信システムにおいて、通信装置は、通信装置の筐体の当該電子機器への装着方向において当該筐体の端部に設けられた端部データ通信端子と、当該装着方向において端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子とを有し、電子機器に接続されるデータ通信端子群と、端部データ通信端子を介してシリアル転送を行うシリアル転送モードと、端部データ通信端子を介してパラレル転送を行う第1のパラレル転送モードと、端部データ通信端子及び中央側データ通信端子の両方を介してパラレル転送を行う第2のパラレル転送モードのうち、どのデータ転送モードに対応しているかを示すデータを記憶する記憶手段とを設け、電子機器は、通信装置の記憶手段に記憶されたデータを、シリアル転送モードによる通信装置とのデータ通信によって読み出す読出手段と、読出手段により読み出したデータに基づいて通信装置が第1のパラレル転送モードに対応しているか否かを判定し、第1のパラレル転送モードに対応していないと判定するとシリアル転送モードによる通信装置とのデータ通信を継続して実行し、第1のパラレル転送モードに対応していると判定すると読出手段により読み出したデータに基づいて通信装置が第2のパラレル転送モードに対応しているか否かを判定し、第2のパラレル転送モードに対応していないと判定すると通信装置の記憶手段に第1のパラレル転送モードによりデータ通信を実行する旨を示すデータを書き込み、第1のパラレル転送モードによる通信装置とのデータ通信を実行し、第2のパラレル転送モードに対応していると判定すると通信装置の記憶手段に第2のパラレル転送モードによりデータ通信を実行する旨を示すデータを書き込み、第2のパラレル転送モードによる通信装置とのデータ通信を実行する通信手段とを備えるようにした。
また本発明においては、通信装置において、筐体の電子機器への装着方向において当該筐体の端部に設けられた端部データ通信端子と、当該装着方向において端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子とを有し、当該電子機器に接続されるデータ通信端子群と、端部データ通信端子を介してシリアル転送を行うシリアル転送モードと、端部データ通信端子を介してパラレル転送を行う第1のパラレル転送モードと、端部データ通信端子及び中央側データ通信端子の両方を介してパラレル転送を行う第2のパラレル転送モードのうち、どのデータ転送モードに対応しているかを示すデータを記憶する記憶手段とを設け、さらに、記憶手段には、記憶手段に記憶されたデータをシリアル転送モードによるデータ通信によって読み出し、当該読み出したデータに基づいて第1のパラレル転送モードに対応しているか否かを判定し、第1のパラレル転送モードに対応していないと判定するとシリアル転送モードによるデータ通信を継続して実行し、第1のパラレル転送モードに対応していると判定すると当該読み出されたデータに基づいて第2のパラレル転送モードに対応しているか否かを判定する電子機器により、第2のパラレル転送モードに対応していないと判定されると第1のパラレル転送モードによりデータ通信を実行する旨を示すデータが書き込まれ、第2のパラレル転送モードに対応していると判定されると第2のパラレル転送モードによりデータ通信を実行する旨を示すデータが書き込まれるようにした。
さらに本発明においては、通信装置とデータ通信する電子機器において、通信装置の記憶手段に記憶された、通信装置の筐体の電子機器への装着方向において当該筐体の端部に設けられた端部データ通信端子を介してシリアル転送を行うシリアル転送モードと、当該端部データ通信端子を介してパラレル転送を行う第1のパラレル転送モードと、当該端部データ通信端子及び当該装着方向において当該端部データ通信端子よりも当該筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子の両方を介してパラレル転送を行う第2のパラレル転送モードのうち、どのデータ転送モードに対応しているかを示すデータを、シリアル転送モードによる通信装置とのデータ通信によって読み出す読出手段と、読出手段により読み出したデータに基づいて通信装置が第1のパラレル転送モードに対応しているか否かを判定し、第1のパラレル転送モードに対応していないと判定するとシリアル転送モードによる通信装置とのデータ通信を継続して実行し、第1のパラレル転送モードに対応していると判定すると読出手段により読み出したデータに基づいて通信装置が第2のパラレル転送モードに対応しているか否かを判定し、第2のパラレル転送モードに対応していないと判定すると通信装置の記憶手段に第1のパラレル転送モードによりデータ通信を実行する旨を示すデータを書き込み、第1のパラレル転送モードによる通信装置とのデータ通信を実行し、第2のパラレル転送モードに対応していると判定すると通信装置の記憶手段に第2のパラレル転送モードによりデータ通信を実行する旨を示すデータを書き込み、第2のパラレル転送モードによる通信装置とのデータ通信を実行する通信手段とを設けるようにした。
このようにこの通信装置においては、筐体の端部に設けられた端部データ通信端子に加えて、端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして中央側データ通信端子を設けるようにした。これにより、端部データ通信端子のみを用いてデータ通信する従来の電子機器とも接続するように当該端部データ通信端子の配設場所を変えないようにしながらデータ通信端子の数を増やすことができる。また、この電子機器においては、通信装置に記憶された、シリアル転送モード、第1のパラレル転送モード、第2のパラレル転送モードのうちどのデータ転送モードに対応しているかを示すデータをもとに、データ転送モードを設定するようにしたことにより、本発明の通信装置だけでなく従来の通信装置とも通信することができる。
本発明によれば、筐体の端部に設けられた端部データ通信端子に加えて、端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして中央側データ通信端子を設けるようにしたことにより、端部データ通信端子のみを用いてデータ通信する従来の電子機器とも接続し得るように当該端部データ通信端子の配設場所を変えないようにしながらデータ通信端子の数を増やすことができる。また、本発明の電子機器は、通信装置に記憶された、シリアル転送モード、第1のパラレル転送モード、第2のパラレル転送モードのうちどのデータ転送モードに対応しているかを示すデータをもとに、データ転送モードを設定するようにしたことにより、本発明の通信装置だけでなく従来の通信装置とも通信することができる。この結果、データ転送クロックの周波数を上げることなくデータ転送速度を向上させることができ、さらに従来の電子機器及び通信装置に対する互換性をも確保することができる。
以下図面について、本発明の一実施の形態を詳述する。
(1)デジタルスチルカメラ及びカード型半導体記憶装置の構成
図1において、10は全体として通信システムを示し、例えば、デジタルスチルカメラ11に設けられたカード挿入孔12に対してカード型半導体記憶装置1が挿入されることにより、カード型半導体記憶装置1がデジタルスチルカメラ11に装着されている状態で、デジタルスチルカメラ11により被写体を撮像するための撮像処理が実行されると、当該撮像処理により得られた画像データが、デジタルスチルカメラ11からカード型半導体記憶装置1に対して転送される。このときカード型半導体記憶装置1は、デジタルスチルカメラ11からの画像データを、内部の半導体メモリに記憶するようになされている。
このカード型半導体記憶装置1は、図2に示すように、略長方形状に形成された筐体2を有する。この図2に示す筐体2の裏面において、その短辺側端部付近には、デジタルスチルカメラ11とデータ通信する際に当該デジタルスチルカメラ11と接続される複数の帯状端子T(1〜14)が形成されている。
これら複数の帯状端子T(1〜14)のうち最下端部に設けられた第1帯状端子T1は、筐体2の短辺側端部から筐体2の中央側に向かって、所定の長さLよりも長くなるように筐体2の長手方向と一致する方向(矢印a)へ延長することにより、帯状に形成されている。この第1帯状端子T1は、デジタルスチルカメラ11に接続された際にグランドレベルに接続される。
この第1帯状端子T1の上側に所定間隔あけて設けられた第2帯状端子T2も、筐体2の短辺側端部から筐体2の中央側に向かって、長さLよりも長くなるように筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。この第2帯状端子T2は、デジタルスチルカメラ11からのバスステート信号が入力される。
またこの第2帯状端子T2の上側に所定間隔あけて設けられた第3帯状端子T3は、筐体2の短辺側端部から筐体2の中央側に向かって、少なくとも長さLを確保するようにして筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。さらにこの第3帯状端子T3よりも筐体2の中央側には、絶縁部2Aを介して、第11帯状端子T11が当該第3帯状端子T3と並ぶようにして設けられている。この第11帯状端子T11も、筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。この第3帯状端子T3及び第11帯状端子T11は、デジタルスチルカメラ11との間で送受するデータが入出力される。
またこの第3帯状端子T3の上側に所定間隔あけて設けられた第4帯状端子T4も、筐体2の短辺側端部から筐体2の中央側に向かって、少なくとも長さLを確保するようにして筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。さらにこの第4帯状端子T4よりも筐体2の中央側には、絶縁部2Bを介して、第12帯状端子T12が当該第4帯状端子T4と並ぶようにして設けられている。この第12帯状端子T12も、筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。この第4帯状端子T4及び第12帯状端子T12は、デジタルスチルカメラ11との間で送受するデータが入出力される。
さらにこの第4帯状端子T4の上側に所定間隔あけて設けられた第5帯状端子T5も、筐体2の短辺側端部から筐体2の中央側に向かって、少なくとも長さLを確保するようにして筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。さらにこの第5帯状端子T5よりも筐体2の中央側には、絶縁部2Cを介して、第13帯状端子T13が当該第5帯状端子T5と並ぶようにして設けられている。この第13帯状端子T13も、筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。この第5帯状端子T5及び第13帯状端子T13は、デジタルスチルカメラ11との間で送受するデータが入出力される。
またこの第5帯状端子T5の上側に所定間隔あけて設けられた第6帯状端子T6は、筐体2の短辺側端部から筐体2の中央側に向かって、長さLよりも長くなるように筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。この第6帯状端子T6は、カード型半導体記憶装置1がデジタルスチルカメラ11に対して正常に装着されたか否かを検出する際に用いられる。
またこの第6帯状端子T6の上側に所定間隔あけて設けられた第7帯状端子T7は、筐体2の短辺側端部から筐体2の中央側に向かって、少なくとも長さLを確保するようにして筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。さらにこの第7帯状端子T7よりも筐体2の中央側には、絶縁部2Dを介して、第14帯状端子T14が当該第7帯状端子T7と並ぶようにして設けられている。この第14帯状端子T14も、筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。この第7帯状端子T7及び第14帯状端子T14は、デジタルスチルカメラ11との間で送受するデータが入出力される。
さらにこの第7帯状端子T7の上側に所定間隔あけて設けられた第8帯状端子T8は、筐体2の短辺側端部から筐体2の中央側に向かって、長さLよりも長くなるように筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。この第8帯状端子T8は、デジタルスチルカメラ11とデータ通信する際に用いるクロック信号が当該デジタルスチルカメラ11から入力される。
またこの第8帯状端子T8の上側に所定間隔あけて設けられた第9帯状端子T9は、筐体2の短辺側端部から筐体2の中央側に向かって、長さLよりも長くなるように筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。この第9帯状端子T9は、デジタルスチルカメラ11からの電源供給が行われる際に用いられる。
またこの第9帯状端子T9の上側に所定間隔あけて設けられた第10帯状端子T10は、筐体2の短辺側端部から筐体2の中央側に向かって、長さLよりも長くなるように筐体2の長手方向と一致する方向aに延長することにより、帯状に形成されている。この第10帯状端子T10は、デジタルスチルカメラ11に接続された際にグランドレベルに接続される。
一方、このようなカード型半導体記憶装置1が挿入されるデジタルスチルカメラ11のカード挿入孔12には、カード型半導体記憶装置1における第1、第2、第6、第8、第9、第10帯状端子T(1、2、6、8、9、10)のそれぞれ対応するようにして、例えば図3に示すような端子接続部P1が複数設けられている。またこのカード挿入孔12には、例えば図4に示すように、カード型半導体記憶装置1における第3、第4、第5、第7帯状端子T(3、4、5、7)のそれぞれ対応するようにして端子接続部P2が複数設けられていると共に、カード型半導体記憶装置1における第11、第12、第13、第14帯状端子T(11、12、13、14)のそれぞれに対応するようにして端子接続部P3が複数設けられている。
このカード挿入孔12に対しては、カード型半導体記憶装置1がその短辺側端部から挿入開始され、さらに筐体2の長手方向に一致する方向aへ差し込まれる。これにより、カード挿入孔12内に設けられた複数の端子接続部Pと、これらに対応するカード型半導体記憶装置1の各帯状端子Tとが接続するようにして、カード型半導体記憶装置1がデジタルスチルカメラ11に装着される。
この結果このデジタルスチルカメラ11内の制御部は、例えば撮像処理することにより得られた画像データを、カード挿入孔12内の端子接続部P及びこれに接触している帯状端子Tを順次介して、カード型半導体記憶装置1に対して入力することができる。またこのときカード型半導体記憶装置1は、デジタルスチルカメラ11から帯状端子Tを介して入力された画像データを、内部の半導体メモリに記憶させるようになされている。
ここで図5を用いて、カード型半導体記憶装置1の回路構成を説明する。すなわちこのカード型半導体記憶装置1は、フラッシュメモリ等の不揮発性メモリからなる半導体メモリ部20と、当該半導体メモリ部20に対してデータの読み出し処理及び書き込み処理を実行するコントローラ部21とを有している。
コントローラ部21において、制御を司るMPU(Micro Processing Unit)22に対しては、後述するIF_MODEレジスタやIF_SETレジスタ等からなるレジスタ部23と、半導体メモリ部20に読み書きされるデータに対して誤り訂正処理等を実行するためのECC(Error Correcting Circuit)部24と、半導体メモリ部20に対して読み書きされるデータが一時蓄積されるデータバッファ部25とが接続される。
データバッファ部25は、所定のバス26を介してシリアルインターフェース部27及びパラレルインターフェース部28と接続される。デジタルスチルカメラ11から入力されたデータは、シリアルインターフェース部27又はパラレルインターフェース部28を介してデータバッファ部25へ入力され、MPU22は、このデータバッファ部25に入力されたデータを、半導体メモリ部20に対して書き込むようになされている。
(2)接続構成
次に図15及び図16との対応部分に同一符号を付して示す図6、図7及び図8を用いて、カード型半導体記憶装置1とデジタルスチルカメラ11との接続構成を詳細に説明する。なおここでは、図15及び図16によって既に説明した部分についてはその説明を省略する。
因みに本実施の形態の場合、カード型半導体記憶装置1側のインターフェース部30に設けられた第21フリップフロップ回路F21及び第30フリップフロップ回路F30は、図5に示したシリアルインターフェース部27に相当する。また、カード型半導体記憶装置1側に設けられた第22〜第29フリップフロップ回路F(22〜29)、第61〜第68フリップフロップ回路F(61〜68)、及び第31フリップフロップ回路F31は、図5に示したパラレルインターフェース部28に相当する。
この場合、デジタルスチルカメラ11とカード型半導体記憶装置1との間でデータを授受するための伝送路として、第1〜第4接続ラインL(1〜4)に加えて第11〜第14接続ラインL(11〜14)が形成される。これにより、デジタルスチルカメラ11とカード型半導体記憶装置1との間で8ビットのデータを同時に送受することが可能となり、かくしてデータ転送クロックの周波数を上げることなくデータ転送速度を向上させることができる。
ここで第11接続ラインL11は、カード型半導体記憶装置1の第12帯状端子T12と、これに対応するデジタルスチルカメラ11側の端子接続部P3とが接続することにより確立されたものである。また同じようにして、第12、第13及び第14接続ラインL(12、13、14)のそれぞれも、カード型半導体記憶装置1の第11、第13及び第14帯状端子T(11、13、14)と、これらそれぞれに対応するデジタルスチルカメラ11側の端子接続部P3とが接続することにより確立されたものである。
デジタルスチルカメラ11側のインターフェース部40においては、第11接続ラインL11に接続するようにして第51入力バッファIB51及び第51出力バッファOB51が設けられている。第51入力バッファIB51は、カード型半導体記憶装置1から第11接続ラインL11を介して入力されたデータを、次段に設けられた第51フリップフロップ回路F51に入力する。第51フリップフロップ回路F51は、デジタルスチルカメラ11側に設けられたクロック発生器301から供給されるクロック信号の信号立下り時に、第51入力バッファIB51からのデータをラッチすることにより、カード型半導体記憶装置1からのデータを取り込むようになされている。一方第51出力バッファOB51は、第52フリップフロップ回路F52に接続されている。この第52フリップフロップ回路F52に対しては、カード型半導体記憶装置1に対して送出すべきデータが、前段の所定回路から入力される。この第52フリップフロップ回路F52は、クロック発生器301から供給されるクロック信号の信号立下り時に、この前段の所定回路から入力されるデータをラッチし、これにより当該データを第51出力バッファOB51及び第11接続ラインL11を順次介して、カード型半導体記憶装置1へ送出するようになされている。ところでこの第51出力バッファOB51は、デジタルスチルカメラ11内の所定回路から供給される第5切換制御信号S5に応じて、第52フリップフロップ回路F52側からのデータをカード型半導体記憶装置1に対して出力させるデータ出力可能状態、又は、ハイインピーダンスになることにより当該データの出力を中止するデータ出力中止状態に切り替わるようになされている。
またこのインターフェース部40においては、第12接続ラインL12に接続するようにして第52入力バッファIB52及び第52出力バッファOB52が設けられている。この第52入力バッファIB52は、上述した第51フリップフロップ回路F51と同様に動作する第53フリップフロップ回路F53に接続されている。また第52出力バッファOB52は、上述した第52フリップフロップ回路F52と同様に動作する第54フリップフロップ回路F54に接続されている。ところでこの第52出力バッファOB52は、デジタルスチルカメラ11内の所定回路から供給される第5切換制御信号S5に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部40においては、第13接続ラインL13に接続するようにして第53入力バッファIB53及び第53出力バッファOB53が設けられている。この第53入力バッファIB53は、上述した第51フリップフロップ回路F51と同様に動作する第55フリップフロップ回路F55に接続されている。また第53出力バッファOB53は、上述した第52フリップフロップ回路F52と同様に動作する第56フリップフロップ回路F56に接続されている。ところでこの第53出力バッファOB53は、デジタルスチルカメラ11内の所定回路から供給される第5切換制御信号S5に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部40においては、第14接続ラインL14に接続するようにして第54入力バッファIB54及び第54出力バッファOB54が設けられている。この第54入力バッファIB54は、上述した第51フリップフロップ回路F51と同様に動作する第57フリップフロップ回路F57に接続されている。また第54出力バッファOB54は、上述した第52フリップフロップ回路F52と同様に動作する第58フリップフロップ回路F58に接続されている。ところでこの第54出力バッファOB54は、デジタルスチルカメラ11内の所定回路から供給される第5切換制御信号S5に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
一方、カード型半導体記憶装置1のインターフェース部30においては、第11接続ラインL11に接続するようにして第61入力バッファIB61及び第61出力バッファOB61が設けられている。第61入力バッファIB61は、デジタルスチルカメラ11から第11接続ラインL11を介して入力されたデータを、次段に設けられた第61フリップフロップ回路F61に入力する。第61フリップフロップ回路F61は、デジタルスチルカメラ11のクロック発生器301から第6接続ラインL6及び第26入力バッファIB26を順次介して供給されるクロック信号の信号立下り時に、第61入力バッファIB61からのデータをラッチすることにより、デジタルスチルカメラ11からのデータを取り込むようになされている。また第61出力バッファOB61は、第62フリップフロップ回路F62に接続されている。この第62フリップフロップ回路F62に対しては、デジタルスチルカメラ11に対して送出すべきデータが、前段の回路から入力される。この第62フリップフロップ回路F62は、デジタルスチルカメラ11のクロック発生器301から第6接続ラインL6を介して供給されるクロック信号の信号立下り時に、この前段の回路から入力されるデータをラッチし、これにより当該データを第61出力バッファOB61及び第11接続ラインL11を順次介して、デジタルスチルカメラ11へ送出するようになされている。ところでこの第61出力バッファOB61は、カード型半導体記憶装置1内の所定回路から供給される第6切換制御信号S6に応じて、第62フリップフロップ回路F62側からのデータをデジタルスチルカメラ11に出力させるデータ出力可能状態、又は、ハイインピーダンスになることにより当該データの出力を中止するデータ出力中止状態に切り替わるようになされている。
またこのインターフェース部30においては、第12接続ラインL12に接続するようにして第62入力バッファIB62及び第62出力バッファOB62が設けられている。この第62入力バッファIB62は、上述した第61フリップフロップ回路F61と同様に動作する第63フリップフロップ回路F63に接続されている。また第62出力バッファOB62は、上述した第62フリップフロップ回路F62と同様に動作する第64フリップフロップ回路F64に接続されている。ところでこの第62出力バッファOB62は、カード型半導体記憶装置1内の所定回路から供給される第6切換制御信号S6に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部30においては、第13接続ラインL13に接続するようにして第63入力バッファIB63及び第63出力バッファOB63が設けられている。この第63入力バッファIB63は、上述した第61フリップフロップ回路F61と同様に動作する第65フリップフロップ回路F65に接続されている。また第63出力バッファOB63は、上述した第62フリップフロップ回路F62と同様に動作する第66フリップフロップ回路F66に接続されている。ところでこの第63出力バッファOB63は、カード型半導体記憶装置1内の所定回路から供給される第6切換制御信号S6に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
さらにこのインターフェース部30においては、第14接続ラインL14に接続するようにして第64入力バッファIB64及び第64出力バッファOB64が設けられている。この第64入力バッファIB64は、上述した第61フリップフロップ回路F61と同様に動作する第67フリップフロップ回路F67に接続されている。また第64出力バッファOB64は、上述した第62フリップフロップ回路F62と同様に動作する第68フリップフロップ回路F68に接続されている。ところでこの第64出力バッファOB64は、カード型半導体記憶装置1内の所定回路から供給される第6切換制御信号S6に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。
ところで本実施の形態の場合、デジタルスチルカメラ11とカード型半導体記憶装置1との間のデータ通信方法としては3つのモードが用意されている。この3つのモードのうちのひとつは、第1接続ラインL1のみを利用して1ビットのデータ転送を行うシリアル転送モードであり、もうひとつは、第1〜第4接続ラインL(1〜4)を利用して4ビットのデータ転送を行う4ビットパラレル転送モードであり、もうひとつは、第1〜第4接続ラインL(1〜4)と第11〜第14接続ラインL(11〜14)とを利用して8ビットのデータ転送を行う8ビットパラレル転送モードである。
なおシリアル転送モード及び4ビットパラレル転送モード時の動作ついては、図15及び図16について説明した動作と同様であるため、ここでは8ビットパラレル転送モード時の動作について詳細に説明する。
すなわち8ビットパラレル転送モード時において、デジタルスチルカメラ11からカード型半導体記憶装置1に対してデータが送信される場合、デジタルスチルカメラ11では、デジタルスチルカメラ11内の所定回路から第1出力バッファOB1、第2〜第4出力バッファOB(2〜4)、及び第51〜第54出力バッファOB(51〜54)に供給される第1切換制御信号S1、第2切換制御信号S2、及び第5切換制御信号S5により、第1出力バッファOB1、第2〜第4出力バッファOB(2〜4)、及び第51〜第54出力バッファOB(51〜54)がデータ出力可能状態に遷移する。
この際カード型半導体記憶装置1においては、カード型半導体記憶装置1内の所定回路から第21出力バッファOB21、第22〜第24出力バッファOB(22〜24)、及び第61〜第64出力バッファOB(61〜64)に供給される第3切換制御信号S3、第4切換制御信号S4、及び第6切換制御信号S6により、第21出力バッファOB21、第22〜第24出力バッファOB(22〜24)、及び第61〜第64出力バッファOB(61〜64)がデータ出力中止状態に遷移する。
これによりデジタルスチルカメラ11では、8つのフリップフロップ回路F(2、4、6、8、52、54、56、58)からそれぞれ出力されるカード型半導体記憶装置1への計8ビットのデータが、対応する出力バッファOB(1、2、3、4、51、52、53、54)及び接続ラインL(1、2、3、4、11、12、13、14)を順次介して、カード型半導体記憶装置1に対してそれぞれ入力される。このときカード型半導体記憶装置1では、デジタルスチルカメラ11から各接続ラインL(1、2、3、4、11、12、13、14)を介して入力された計8ビットのデータが、対応する入力バッファIB(21、22、23、24、61、62、63、64)を介して、各フリップフロップ回路F(22、24、26、28、61、63、65、67)によりそれぞれ取り込まれるようになされている。
また8ビットパラレル転送モード時において、カード型半導体記憶装置1からデジタルスチルカメラ11に対してデータが送信される場合、デジタルスチルカメラ11では、デジタルスチルカメラ11内の所定回路から第1出力バッファOB1、第2〜第4出力バッファOB(2〜4)、及び第51〜第54出力バッファOB(51〜54)に供給される第1切換制御信号S1、第2切換制御信号S2、第5切換制御信号S5により、第1出力バッファOB1、第2〜第4出力バッファOB(2〜4)、及び第51〜第54出力バッファOB(51〜54)がデータ出力中止状態に遷移する。
この際カード型半導体記憶装置1においては、カード型半導体記憶装置1内の所定回路から第21出力バッファOB21、第22〜第24出力バッファOB(22〜24)、及び第61〜第64出力バッファOB(61〜64)に供給される第3切換制御信号S3、第4切換制御信号S4、及び第6切換制御信号S6により、第21出力バッファOB21、第22〜第24出力バッファOB(22〜24)、及び第61〜第64出力バッファOB(61〜64)がデータ出力可能状態に遷移する。
これにより、カード型半導体記憶装置1では、各フリップフロップ回路F(23、25、27、29、62、64、66、68)からそれぞれ出力されるデジタルスチルカメラ11への計8ビットのデータが、対応する出力バッファOB(21、22、23、24、61、62、63、64)及び接続ラインL(1、2、3、4、11、12、13、14)を順次介して、デジタルスチルカメラ11に対して入力される。このときデジタルスチルカメラ11では、カード型半導体記憶装置1から各接続ラインL(1、2、3、4、11、12、13、14)を介して入力された計8ビットのデータが、対応する入力バッファIB(1、2、3、4、51、52、53、54)を介して、各フリップフロップ回路F(1、3、5、7、51、53、55、57)によりそれぞれ取り込まれるようになされている。
以上のようにして8ビットパラレル転送モード時には、第1〜第4接続ラインL(1〜4)と共に第11〜第14接続ラインL(1〜14)を利用して、デジタルスチルカメラ11とカード型半導体記憶装置1との間のデータ送受が行われる。これにより、クロック発生器301により生成されるクロック信号の最大周波数を、従来と同様に40[MHz]とした場合であっても、デジタルスチルカメラ11とカード型半導体記憶装置1との間の最大データ転送速度を、従来の2倍に相当する320[Mbps]にすることができる。
(3)タイムチャート
次に図9及び図10において、8ビットパラレル転送モード時のタイムチャートを示す。
この場合、デジタルスチルカメラ11から第5接続ラインL5を介してカード型半導体記憶装置1に入力されるバスステート信号により、デジタルスチルカメラ11とカード型半導体記憶装置1との間のデータ通信が4つのステートに区切られる(ここではこの4つのステートのそれぞれを図面と対応させて、「バスステートBS0」、「バスステートBS1」、「バスステートBS2」、「バスステートBS3」と示す)。
因みにこの際このバスステート信号は、デジタルスチルカメラ11における第9フリップフロップ回路F9、第5出力バッファOB5、及び第5接続ラインL5を順次介して、カード型半導体記憶装置1に入力される。カード型半導体記憶装置1は、当該入力されたバスステート信号を、第25入力バッファIB25を介して、第31フリップフロップ回路F31により取り込むようになされている。
最初に図9を用いて、デジタルスチルカメラ11からカード型半導体記憶装置1に対してデータが転送される場合を説明する。因みにこれは、例えば、デジタルスチルカメラ11からのデータがカード型半導体記憶装置1側に書き込まれるライト時の動作に相当する。
バスステートBS0は、デジタルスチルカメラ11とカード型半導体記憶装置1とのデータ通信が行われないアイドル状態である。そして続くバスステートBS1に移行する際、カード型半導体記憶装置1における第3切換制御信号S3、第4切換制御信号S4、及び第6切換制御信号S6が立ち上がることにより、第21出力バッファOB21、第22〜第24出力バッファOB(22〜24)、及び第61〜第64出力バッファOB(61〜64)がデータ出力中止状態に遷移する。さらにこの1クロック後には、デジタルスチルカメラ11における第1切換制御信号S1、第2切換制御信号S2、及び第5切換制御信号S5が立ち下がることにより、第1出力バッファOB1、第2〜第4出力バッファOB(2〜4)、及び第51〜第54出力バッファOB(51〜54)がデータ出力可能状態に遷移する。
このバスステートBS1においては、デジタルスチルカメラ11からカード型半導体記憶装置1に対して所定コマンド(TPC(Transfer Protocol Command))が転送される。この所定コマンドにおいては、デジタルスチルカメラ11からカード型半導体記憶装置1に対してデータを転送させるようにする旨(ライトする旨)、又は、カード型半導体記憶装置1からデジタルスチルカメラ11に対してデータを転送させるようにする旨(リードする旨)等が示される。
この図9に示す場合、かかる所定コマンドにおいては、デジタルスチルカメラ11からカード型半導体記憶装置1に対してデータを転送させるようにする旨(ライトする旨)が示されている。従って続くバスステートBS2においては、デジタルスチルカメラ11からカード型半導体記憶装置1に対してデータが転送される。
そしてこの後バスステートBS3に移行する際、その1クロック前にデジタルスチルカメラ11における第1切換制御信号S1、第2切換制御信号S2、及び第5切換制御信号S5が立ち上がることにより、第1出力バッファOB1、第2〜第4出力バッファOB(2〜4)、及び第51〜第54出力バッファOB(51〜54)がデータ出力中止状態に遷移する。さらにこの1クロック後には、カード型半導体記憶装置1における第3切換制御信号S3、第4切換制御信号S4、及び第6切換制御信号S6が立ち下がることにより、第21出力バッファOB21、第22〜第24出力バッファOB(22〜24)、及び第61〜第64出力バッファOB(61〜64)がデータ出力可能状態に遷移する。
このバスステートBS3においては、最初に、カード型半導体記憶装置1からデジタルスチルカメラ11に対してビジー信号(Busy)が送出される。このビジー信号を送出している期間中、カード型半導体記憶装置1では、デジタルスチルカメラ11から受信したデータに対して誤り訂正符号を付加する等の処理を実行している。そしてこの処理を終了すると、カード型半導体記憶装置1は、デジタルスチルカメラ11に対してレディ信号(Ready)を送出するようになされている。
このようにして、デジタルスチルカメラ11からカード型半導体記憶装置1に対してデータが転送される。なお以下では、デジタルスチルカメラ11からカード型半導体記憶装置1に対してデータが転送される際のバスステートBS0〜BS3に相当する部分を、ライトパケットとも呼ぶ。
続いて図10において、カード型半導体記憶装置1からデジタルスチルカメラ11に対してデータが転送される際のタイムチャートを示す。因みにこれは、例えば、カード型半導体記憶装置1内のデータがデジタルスチルカメラ11により読み出されるリード時の動作に相当する。
ここでは、バスステートBS1中の所定コマンドにおいて、カード型半導体記憶装置1からデジタルスチルカメラ11に対してデータを転送させるようにする旨(リードする旨)が示されている。
このため、バスステートBS1からバスステートBS2に移行する際には、その1クロック前にデジタルスチルカメラ11における第1切換制御信号S1、第2切換制御信号S2、及び第5切換制御信号S5が立ち上がることにより、第1出力バッファOB1、第2〜第4出力バッファOB(2〜4)、第51〜第54出力バッファOB(51〜54)がデータ出力中止状態に遷移する。さらにこの1クロック後には、カード型半導体記憶装置1における第3切換制御信号S3、第4切換制御信号S4、第6切換制御信号S6が立ち下がることにより、第21出力バッファOB21、第22〜第24出力バッファOB(22〜24)、第61〜第64出力バッファOB(61〜64)がデータ出力可能状態に遷移する。
このバスステートBS2においては、最初に、カード型半導体記憶装置1からデジタルスチルカメラ11に対してビジー信号(Busy)が送出される。このビジー信号を送出している期間中、カード型半導体記憶装置1では、デジタルスチルカメラ11に対してデータを送出するための準備処理を実行している。この準備処理を終了するとカード型半導体記憶装置1は、デジタルスチルカメラ11に対してレディ信号(Ready)を送出する。これを受けて続くバスステートBS3に移行すると、カード型半導体記憶装置1からデジタルスチルカメラ11に対するデータの転送が行われる。
このようにして、カード型半導体記憶装置1からデジタルスチルカメラ11に対してデータが転送される。なお以下では、カード型半導体記憶装置1からデジタルスチルカメラ11に対してデータが転送される際のバスステートBS0〜BS3に相当する部分を、リードパケットとも呼ぶ。
ところで実際上、デジタルスチルカメラ11の制御部は、カード挿入孔12に対してカード型半導体記憶装置1が差し込まれることにより当該カード型半導体記憶装置1が装着されると、シリアル転送モードによりデータ通信を開始する。次いでデジタルスチルカメラ11の制御部は、カード型半導体記憶装置1内のレジスタ部23に格納されているIF_MODEレジスタ値を読み出す。
そしてデジタルスチルカメラ11の制御部は、当該読み出したIF_MODEレジスタ値を参照することにより、例えば、装着されているカード型半導体記憶装置1が8ビットパラレル転送モードに対応していることを認識すると、当該カード型半導体記憶装置1との間に確立された第1〜第4接続ラインL(1〜4)及び第11〜第14接続ラインL(11〜14)を利用して、8ビットのデータを1度に送受する8ビットパラレル転送モードによりデータ通信するようになされている。
(4)データ転送モード選択処理
ここで図11に示すフローチャートを用いて、データ転送モード選択処理の処理手順RT1を説明する。このデータ転送モード選択処理では、デジタルスチルカメラ11が、3つのデータ転送モード(シリアル転送モード、4ビットパラレル転送モード、8ビットパラレル転送モード)のうちの一を選択し、これにより装着されたカード型半導体記憶装置1とのデータ通信を実行するようになされている。
ステップSP1においてデジタルスチルカメラ11の制御部は、第10接続ラインL10に接続されている線路L50の電位に基づいて、カード挿入孔12に対してカード型半導体記憶装置1が正常に挿入されているか否かを判定する。
このステップSP1で否定結果が得られると、このことは、デジタルスチルカメラ11に対してカード型半導体記憶装置1が正常に装着されていないことを意味しているので、このときデジタルスチルカメラ11の制御部は、カード型半導体記憶装置1が正常に装着されるのを待ち受ける。
これに対してこのステップSP1で肯定結果が得られると、このことは、デジタルスチルカメラ11に対してカード型半導体記憶装置1が正常に装着されていることを意味しているので、このときデジタルスチルカメラ11の制御部は、続くステップSP2へ移る。
ステップSP2においてデジタルスチルカメラ11の制御部は、第7接続ラインL7を介してカード型半導体記憶装置1に対する電源供給を開始し、続くステップSP3に移って、第1接続ラインL1のみを利用するシリアル転送モードにより、カード型半導体記憶装置1とのデータ通信を開始する。
次いでデジタルスチルカメラ11の制御部はステップSP4に移り、カード型半導体記憶装置1のレジスタ部23に格納されているIF_MODEレジスタ値を、第1接続ラインL1を介して読み出す。
そしてデジタルスチルカメラ11の制御部はステップSP5に移り、読み出したIF_MODEレジスタ値が「001」であるか否かを判定する。
このステップSP5で肯定結果が得られると、このことは、例えば、デジタルスチルカメラ11に装着されているカード型半導体記憶装置1が、シリアル転送モードにのみ対応していることを意味しているので、このときデジタルスチルカメラ11の制御部は、ステップSP6に移り、シリアル転送モードによるデータ通信を継続実行する。
これに対してこのステップSP5で否定結果が得られると、このときデジタルスチルカメラ11の制御部は、ステップSP7に移る。そしてデジタルスチルカメラ11の制御部はこのステップSP7において、読み出したIF_MODEレジスタ値が「011」であるか否かを判定する。
このステップSP7で肯定結果が得られると、このことは、例えば、デジタルスチルカメラ11に装着されているカード型半導体記憶装置1が、シリアル転送モードと4ビットパラレル転送モードとに対応していることを意味しているので、このときデジタルスチルカメラ11の制御部は、ステップSP8に移り、上述したライトパケットによりカード型半導体記憶装置1のレジスタ部23に対して例えばIF_SETレジスタ値「01」を書き込む。
因みにこのIF_SETレジスタ値「01」は、デジタルスチルカメラ11とカード型半導体記憶装置1との間で4ビットパラレル転送モードによりデータ通信を実行する旨を示す。これによりカード型半導体記憶装置1は、当該書き込まれたIF_SETレジスタ値「01」に基づいて、デジタルスチルカメラ11と4ビットパラレル転送モードによりデータ通信する旨を認識することができ、その結果自身のインターフェース部30を4ビットパラレル転送モードで動作させるように制御するようになされている。
一方デジタルスチルカメラ11の制御部は次のステップSP9に移り、カード型半導体記憶装置1へのバスステート信号によりバスステートをバスステートBS0にセットし、続いてステップSP10に移り、次のバスステートBS1から4ビットパラレル転送モードによりカード型半導体記憶装置1とのデータ通信を開始する。
ところでかかるステップSP7で否定結果が得られると、このときデジタルスチルカメラ11の制御部は、ステップSP11に移る。そしてデジタルスチルカメラ11の制御部はこのステップSP11において、読み出したIF_MODEレジスタ値が「111」であるか否かを判定する。
このステップSP11で肯定結果が得られると、このことは、例えば、デジタルスチルカメラ11に装着されているカード型半導体記憶装置1が、シリアル転送モードと4ビットパラレル転送モードと8ビットパラレル転送モードとに対応していることを意味しているので、このときデジタルスチルカメラ11の制御部は、ステップSP12に移り、上述したライトパケットによりカード型半導体記憶装置1のレジスタ部23に対して例えばIF_SETレジスタ値「10」を書き込む。
因みにこのIF_SETレジスタ値「10」は、デジタルスチルカメラ11とカード型半導体記憶装置1との間で8ビットパラレル転送モードによりデータ通信を実行する旨を示す。これによりカード型半導体記憶装置1は、当該書き込まれたIF_SETレジスタ値「10」に基づいて、デジタルスチルカメラ11と8ビットパラレル転送モードによりデータ通信する旨を認識することができ、その結果自身のインターフェース部30を8ビットパラレル転送モードで動作させるように制御するようになされている。
一方デジタルスチルカメラ11の制御部は次のステップSP13に移り、カード型半導体記憶装置1へのバスステート信号によりバスステートをバスステートBS0にセットし、続いてステップSP14に移り、次のバスステートBS1から8ビットパラレル転送モードによるデータ通信を開始する。
ところでかかるステップSP11で否定結果が得られると、このときデジタルスチルカメラ11の制御部は、カード型半導体記憶装置1への電源供給を中止して、データ転送モード選択処理手順RT1を終了するようになされている。
(5)動作及び効果
以上の構成において、このカード型半導体記憶装置1には、デジタルスチルカメラ11との間でデータを送受するための端子として、筐体2の端部に設けられた第3、第4、第5、第7帯状端子T(3、4、5、7)に加えて、第11、第12、第13、第14帯状端子T(11、12、13、14)を設けるようにした。
これにより、デジタルスチルカメラ11との間でデータを送受するための端子数を4つから8つに増やすことができ、かくしてデータ転送クロック(クロック発生器301により生成されるクロック信号)の周波数を上げることなくデータ転送速度を向上させることができる。
またこのカード型半導体記憶装置1においては、これら第11、第12、第13、第14帯状端子T(11、12、13、14)を、例えば、既存の帯状端子T(1〜10)のそれぞれの間に割り込ませて設けるようなことはせずに、第3、第4、第5、第7帯状端子T(3、4、5、7)よりも筐体2の中央側に、当該第3、第4、第5、第7帯状端子T(3、4、5、7)のそれぞれと並ぶようにして設けるようにした。これによりこのカード型半導体記憶装置1によれば、従来のカード型半導体記憶装置と同じ形状の筐体2に対し、第3、第4、第5、第7帯状端子T(3、4、5、7)を、従来と配設場所を変更しないようにして設けることができる。またその他の帯状端子についても、従来のカード型半導体記憶装置1と同じ配設場所に設けることができる。
またこのカード型半導体記憶装置1においては、図2に示すように、第3、第4、第5、第7帯状端子T(3、4、5、7)が筐体2の短辺側端部から少なくとも長さLを確保するようにして設けられ、かつ、これらよりも筐体2の中央側に第11、第12、第13、第14帯状端子T(11、12、13、14)が設けられている。ここで、図14に示した従来のデジタルスチルカメラの端子接続部101は、カード型半導体記憶装置1Xの筐体2Xの短辺側端部から長さLまでの範囲内で、各帯状端子Tと接続するようになされている。従って本実施の形態のカード型半導体記憶装置1が、従来のデジタルスチルカメラに装着された場合、当該従来のデジタルスチルカメラの端子接続部101が、第11、第12、第13、第14帯状端子T(11、12、13、14)に接することなく、第3、第4、第5、第7帯状端子T(3、4、5、7)に対して確実に接続される。
この結果このカード型半導体記憶装置1は、シリアル転送モード及び4ビットパラレル転送モードにのみ対応している従来のデジタルスチルカメラのカード挿入孔100に挿入可能であり、また挿入された際には当該従来のデジタルスチルカメラの端子接続部101に対して、第1〜第10帯状端子T(1〜10)が確実に接続される。
このようにしてこのカード型半導体記憶装置1は、筐体2の形状及び端子の配設場所について、従来のカード型半導体記憶装置1Xとの互換性がとられている。
さらにこのカード型半導体記憶装置1においては、デジタルスチルカメラ11とグランドレベルを共通にするための端子(VSS)として、従来のカード型半導体記憶装置1Xと同じ場所に配設された第1及び第10帯状端子T(1、10)を用いており、またデジタルスチルカメラ11からの電源供給を受ける端子(VCC)として、従来のカード型半導体記憶装置1Xと同じ場所に配設された第9帯状端子T9を用いている。また電源供給の電圧範囲を、従来と同様に2.7〜3.6[V]に対応させるようにした。
このようにしてこのカード型半導体記憶装置1は、電源供給について、従来のカード型半導体記憶装置1Xとの互換性がとられている。
さらにこのカード型半導体記憶装置1においては、デジタルスチルカメラ11に対して正常に挿入されたか否かを検出する際に用いる挿抜検出用の端子(INS)として、従来のカード型半導体記憶装置1Xと同じ場所に配設された第6帯状端子T6を用いている。また、この挿抜検出の手法も従来と同様である。
このようにしてこのカード型半導体記憶装置1は、挿抜検出について、従来のカード型半導体記憶装置1Xとの互換性がとられている。
一方かかるデジタルスチルカメラ11は、図11のフローチャートにより説明したように、カード型半導体記憶装置1が正常に装着されると、当該カード型半導体記憶装置1とシリアル転送モードによりデータ通信を開始する。次いでデジタルスチルカメラ11は、当該カード型半導体記憶装置1のレジスタ部23から読み出したIF_MODEレジスタ値が「111」である場合にのみ、当該カード型半導体記憶装置1との間で8ビットパラレル転送モードによりデータ通信を開始し、IF_MODEレジスタ値がそれ以外(「001」や「011」)である場合は、従来から存在するデータ転送モード(「シリアル転送モード」や「4ビットパラレル転送モード」)によりデータ通信するようになされている。
この結果このデジタルスチルカメラ11は、本実施の形態のカード型半導体記憶装置1だけでなく、従来のカード型半導体記憶装置1Xとも確実にデータ通信することができる。
以上の構成によれば、このカード型半導体記憶装置1においては、従来のカード型半導体記憶装置1Xとの互換性を確保しつつ、デジタルスチルカメラ11との間でデータを送受するための端子数を4つから8つに増やすことができる。この結果、データ転送クロックの周波数を上げることなくデータ転送速度を向上させ得るカード型半導体記憶装置1を実現することができる。
なお本実施の形態の場合このカード型半導体記憶装置1は、デジタルスチルカメラ11とシリアル転送モードでデータ通信する場合、第3切換制御信号S3及び第6切換制御信号S6により、第22〜第24出力バッファOB(22〜24)及び第61〜第64出力バッファOB(61〜64)をデータ出力中止状態に遷移させるようになされている。またこの際デジタルスチルカメラ11は、第2切換制御信号S2及び第5切換制御信号S5により、第2〜第4出力バッファOB(2〜4)及び第51〜第54出力バッファOB(51〜54)をデータ出力中止状態に遷移させるようになされている。これによりシリアル転送モード時、第1接続ラインL1以外で余計なデータ送受が行われてしまうことを確実に回避することができ、かくしてカード型半導体記憶装置1が誤作動してしまうことを確実に防止することができる。
また本実施の形態の場合このカード型半導体記憶装置1は、デジタルスチルカメラ11と4ビットパラレル転送モードでデータ通信する場合、第6切換制御信号S6により、第61〜第64出力バッファOB(61〜64)をデータ出力中止状態に遷移させるようになされている。またこの際デジタルスチルカメラ11は、第5切換制御信号S5により、第51〜第54出力バッファOB(51〜54)をデータ出力中止状態に遷移させるようになされている。これにより4ビットパラレル転送モード時、第1〜第4接続ラインL(1〜4)以外で余計なデータ送受が行われてしまうことを確実に回避することができ、かくしてカード型半導体記憶装置1が誤作動してしまうことを確実に防止することができる。
(6)他の実施の形態
なお上述の実施の形態においては、カード型半導体記憶装置1とデータ通信する電子機器として、デジタルスチルカメラ11を適用する場合について述べたが、本発明はこれに限らず、カード型半導体記憶装置1の帯状端子Tを介して当該カード型半導体記憶装置1とデータ通信することができれば、パーソナルコンピュータやPDA(Personal Digital Assistance)や携帯電話機やビデオレコーダ等のこの他種々の電子機器を適用することができる。
また上述の実施の形態においては、電子機器とデータ通信する通信装置として、電子機器(デジタルスチルカメラ11)から受信したデータを内部の半導体メモリに記憶するカード型半導体記憶装置1を適用する場合について述べたが、本発明はこれに限らず、電子機器とデータ通信するための帯状端子Tを有していれば、例えば無線LAN用のカード型通信装置などこの他種々の通信装置を適用することができる。
なお上述の実施の形態においては、デジタルスチルカメラ11との間でデータを送受するための端子として、筐体の端部に設けられていた既存の帯状端子T(1〜10)に加えて、新たに4つの帯状端子T(11〜14)を設ける場合について述べたが、本発明はこれに限らず、従来のデジタルスチルカメラ等と接続し得るように第1〜第10帯状端子T(1〜10)を残すようにすれば、これ以上の帯状端子Tを設けるようにしても良い。例えば、図2との対応部分に同一符号を付して示す図12に示すように、新たに第15〜第18帯状端子T(15〜18)を設けるようにしても良い。また、筐体2の裏面側だけでなく筐体2の表面側に帯状端子Tをさらに設けるようにしても良い。
因みにこの図12に示すカード型半導体記憶装置においては、第2帯状端子T2Yが、筐体2Yの短辺側端部から筐体2Yの中央側に向かって、少なくとも長さLを確保するようにして筐体2Yの長手方向と一致する方向aに延長して形成されている。そしてこの第2帯状端子T2Yよりも筐体2Yの中央側には、絶縁部2Eを介して、第15帯状端子T15が当該第2帯状端子T2Yと並ぶようにして設けられている。また第6、第8、第9帯状端子T(6Y、8Y、9Y)のそれぞれも、筐体2Yの短辺側端部から筐体2Yの中央側に向かって、少なくとも長さLを確保するようにして筐体2Yの長手方向と一致する方向aに延長して形成されている。そして第6、第8、第9帯状端子T(6Y、8Y、9Y)よりも筐体2Yの中央側には、絶縁部2F、2G、2Hを介して、第16、第17、第18帯状端子T(16、17、18)がこれら第6、第8、第9帯状端子T(6Y、8Y、9Y)と並ぶようにしてそれぞれ設けられている。
さらに上述の実施の形態においては、図11のステップSP7で肯定結果が得られた際、デジタルスチルカメラ11とカード型半導体記憶装置1とを、4ビットパラレル転送モードによりデータ通信させる場合について述べたが、本発明はこれに限らず、例えば、シリアル転送モードによりデータ通信させるようにしても良い。またステップSP11で肯定結果が得られた際、デジタルスチルカメラ11とカード型半導体記憶装置1とを、8ビットパラレル転送モードによりデータ通信させる場合について述べたが、本発明はこれに限らず、例えば、シリアル転送モード又は4ビットパラレル転送モードによりデータ通信させるようにしても良い。
さらに上述の実施の形態においては、筐体の端部に設けられた端部データ通信端子として帯状でなる帯状端子T(3、4、5、7)を適用し、また、端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子として帯状でなる帯状端子T(11、12、13、14)を適用する場合について述べたが、本発明はこれに限らず、端部データ通信端子や中央側データ通信端子として、この他種々の形状でなる端子を適用するようにしても良い。
さらに上述の実施の形態においては、電子機器からデータ通信端子群(帯状端子T)を介して受信したデータを記録するメモリとして、フラッシュメモリに相当する半導体メモリ部20を適用する場合について述べたが、本発明はこれに限らず、電子機器からのデータを記憶することができれば、RAM(Random Access Memory)やハードディスクドライブ等の種々の記憶装置を適用するようにしても良い。
さらに上述の実施の形態においては、端部データ通信端子及び中央側データ通信端子の両方を介してデータ通信し得るか否かを示したデータ(IF_MODEレジスタ値)を記憶する記憶手段として、レジスタ部23を適用する場合について述べたが、本発明はこれに限らず、半導体メモリ部20等のこの他種々の記憶装置を適用するようにしても良い。
さらに上述の実施の形態においては、通信装置(カード型半導体記憶装置1)の記憶手段(レジスタ部23)に記憶されるデータ(IF_MODEレジスタ値)を、端部データ通信端子を介して読み出す読出手段として、デジタルスチルカメラ11側の端子接続部P及びインターフェース部40等を適用する場合について述べたが、本発明はこれに限らずこの他種々の構成を適用することができる。
さらに上述の実施の形態においては、通信装置(カード型半導体記憶装置1)が端部データ通信端子及び中央側データ通信端子の両方を介してデータ通信し得ることを認識した場合、当該端部データ通信端子及び当該中央側データ通信端子の両方を介して通信装置とデータ通信する通信手段として、データ転送モード選択処理手順RT1を実行するデジタルスチルカメラの制御部(CPU(Central Processing Unit)等に相当する)を適用する場合について述べたが、本発明はこれに限らずこの他種々の構成を適用することができる。
さらに上述の実施の形態においては、電子機器(デジタルスチルカメラ11)と端部データ通信端子を介してデータを送受する第1のデータ送受部として、第1〜第4接続ラインL(1〜4)に接続される第21〜第29フリップフロップ回路F(21〜29)を適用し、また、電子機器と中央側データ通信端子を介してデータを送受する第2のデータ送受部として、第11〜第14接続ラインに接続される第61〜第68フリップフロップ回路F(61〜68)を適用する場合について述べたが、本発明はこれに限らずこの他種々の構成を適用することができる。また、端部データ通信端子のみを介して電子機器とデータ通信する場合、第2のデータ送受部側からのデータを電子機器に対して出力させないように制御する出力制御手段として、第61〜第64出力バッファOB(61〜64)を適用する場合について述べたが、本発明はこれに限らずこの他種々の構成を適用することができる。
1……カード型半導体記憶装置、2……筐体、10……通信システム、11……デジタルスチルカメラ、12……カード挿入孔、T……帯状端子、P……端子接続部、RT1……データ転送モード選択処理手順。