JP2006048124A - 通信システム、通信装置及び電子機器 - Google Patents

Abstract

【課題】
データ転送クロックの周波数を上げることなくデータ転送速度を向上させることができるようにする。
【解決手段】
カード型半導体記憶装置１おいて、デジタルスチルカメラ１１との間でデータを送受するための端子として、筐体２の端部に設けられた第３、第４、第５、第７帯状端子Ｔ（３、４、５、７）に加えて、第１１、第１２、第１３、第１４帯状端子Ｔ（１１、１２、１３、１４）を設けるようにした。これにより、デジタルスチルカメラ１１との間でデータを送受するための端子数を４つから８つに増やすことができ、かくしてデータ転送クロックの周波数を上げることなくデータ転送速度を向上させることができる。
【選択図】 図２

Description

本発明は通信システム、通信装置及び電子機器に関し、例えば、デジタルスチルカメラ等の電子機器に装着されている際に当該電子機器から送出されるデータを受信し、これを内部の半導体メモリに記憶し得るようになされた半導体記憶装置に適用して好適なものである。

近年この種の半導体記憶装置として、カード型の形状に構成されたカード型半導体記憶装置が普及している。例えばこのカード型半導体記憶装置としては、メモリスティックＰＲＯ（Ｒ）等が広く知られている（特許文献１参照）。

このようなカード型半導体記憶装置は、例えばデジタルスチルカメラに装着されて使用される。この場合このデジタルスチルカメラは、例えばユーザの操作に応じて被写体を撮像する撮像処理を実行すると、当該撮像処理の結果得られた画像データを、装着されているカード型半導体記憶装置に対して送出する。カード型半導体記憶装置は、デジタルスチルカメラから送出される画像データを受信し、これを内部の半導体メモリに記憶するようになされている。
特開２００３−２４２４７０公報

ここでカード型半導体記憶装置の構成の一例を、図１３〜図１７を用いて説明する。図１３に示すようにカード型半導体記憶装置１Ｘは、略長方形状に形成された筐体２Ｘを有する。

この図１３に示す筐体２Ｘの裏面において、その短辺側端部付近には、デジタルスチルカメラ等の電子機器とデータ通信する際に当該電子機器と接続される複数の帯状端子Ｔ（１Ｘ〜１０Ｘ）が形成されている。この帯状端子Ｔは、当該帯状端子Ｔのそれぞれの長手方向が筐体２Ｘの長手方向と一致するように、かつ、それぞれが互いに平行になるように間隔があけられて設けられている。

この帯状端子Ｔ（１Ｘ〜１０Ｘ）のうち最下端部の第１帯状端子Ｔ１Ｘは、電子機器に接続された際にグランドレベルに接続される。またこの第１帯状端子Ｔ１Ｘの上側に設けられた第２帯状端子Ｔ２Ｘは、電子機器からのバスステート信号（後述する）が入力される。さらにこの第２帯状端子Ｔ２Ｘの上側に順次設けられた第３〜第５帯状端子Ｔ（３Ｘ〜５Ｘ）は、電子機器との間で送受するデータが入出力される。さらにこの第５帯状端子Ｔ５Ｘの上側に設けられた第６帯状端子Ｔ６Ｘは、カード型半導体記憶装置１Ｘが電子機器に対して正常に装着されたか否かを判断する際に用いられる。

さらにこの第６帯状端子Ｔ６Ｘの上側に設けられた第７帯状端子Ｔ７Ｘは、電子機器との間で送受するデータが入出力される。さらにこの第７帯状端子Ｔ７Ｘの上側に設けられた第８帯状端子Ｔ８Ｘは、電子機器とデータ通信する際に用いるクロック信号が当該電子機器から入力される。さらにこの第８帯状端子Ｔ８Ｘの上側に設けられた第９帯状端子Ｔ９Ｘは、電子機器からの電源供給が行われる際に用いられる。さらにこの第９帯状端子Ｔ９Ｘの上側に設けられた第１０帯状端子Ｔ１０Ｘは、電子機器に接続された際にグランドレベルに接続される。

一方、このようなカード型半導体記憶装置１Ｘが装着される例えばデジタルスチルカメラには、図１４に示すような、カード型半導体記憶装置１Ｘが挿入されるためのカード挿入孔１００が設けられている。このカード挿入孔１００内には、挿入されるカード型半導体記憶装置１Ｘの帯状端子Ｔに対応するようにして複数の端子接続部１０１が設けられている。

このカード挿入孔１００に対しては、カード型半導体記憶装置１Ｘがその短辺側端部から挿入開始され、さらに筐体２Ｘの長手方向に一致する方向へ差し込まれる。これにより、カード挿入孔１００内に設けられた複数の端子接続部１０１と、これらに対応するカード型半導体記憶装置１Ｘの帯状端子Ｔとが接続するようにして、カード型半導体記憶装置１Ｘがデジタルスチルカメラに装着される。

この結果このデジタルスチルカメラ内の制御部は、例えば撮像処理することにより得られた画像データを、カード挿入孔１００内の端子接続部１０１及びこれに接続した帯状端子Ｔを順次介して、カード型半導体記憶装置１Ｘに対して入力することができる。またこのときカード型半導体記憶装置１Ｘ内の制御部は、デジタルスチルカメラ側から帯状端子Ｔを介して入力された画像データを、内部の半導体メモリに記憶させるようになされている。

次に図１５及び図１６を用いて、デジタルスチルカメラとカード型半導体記憶装置１Ｘとの接続構成を詳細に説明する。この図１５及び図１６に示すように、デジタルスチルカメラとカード型半導体記憶装置１Ｘとは、第１〜第１０接続ラインＬ（１〜１０）を介して接続されている。

因みにこの第１接続ラインＬ１は、カード型半導体記憶装置１Ｘの第４帯状端子Ｔ４Ｘと、これに対応するデジタルスチルカメラ側の端子接続部１０１とが接続することにより確立されたものである。また同じようにして、第２、第３及び第４接続ラインＬ（２〜４）のそれぞれも、カード型半導体記憶装置１Ｘの第３、第５及び第７帯状端子Ｔ（３Ｘ、５Ｘ、７Ｘ）と、これらそれぞれに対応するデジタルスチルカメラ側の端子接続部１０１とが接続することにより確立されたものである。また同じようにして、第５、第６及び第７接続ラインＬ（５〜７）のそれぞれも、カード型半導体記憶装置１Ｘの第２、第８及び第９帯状端子Ｔ（２Ｘ、８Ｘ、９Ｘ）と、これらそれぞれに対応するデジタルスチルカメラ側の端子接続部１０１とが接続することにより確立されたものである。また同じようにして、第８、第９及び第１０接続ラインＬ（８〜１０）のそれぞれも、カード型半導体記憶装置１Ｘの第１、第１０及び第６帯状端子Ｔ（１Ｘ、１０Ｘ、６Ｘ）と、これらそれぞれに対応するデジタルスチルカメラ側の端子接続部１０１とが接続することにより確立されたものである。

実際上このカード型半導体記憶装置１Ｘは、各接続ラインＬ（１〜１０）に接続するようにして設けられたインターフェース部２００を有し、このインターフェース部２００及び各接続ラインＬを順次介してデジタルスチルカメラとデータ通信するようになされている。またデジタルスチルカメラも、各接続ラインＬに接続するようにして設けられたインターフェース部３００を有し、このインターフェース部３００及び各接続ラインＬを順次介してカード型半導体記憶装置１Ｘとデータ通信するようになされている。

ここで、デジタルスチルカメラ側のインターフェース部３００の構成を説明する。このインターフェース部３００においては、第１接続ラインＬ１に接続するようにして第１入力バッファＩＢ１及び第１出力バッファＯＢ１が設けられている。第１入力バッファＩＢ１は、カード型半導体記憶装置１Ｘから第１接続ラインＬ１を介して入力されたデータを、次段に設けられた第１フリップフロップ回路Ｆ１に入力する。第１フリップフロップ回路Ｆ１は、デジタルスチルカメラ側に設けられたクロック発生器３０１から供給されるクロック信号の信号立下り時に、第１入力バッファＩＢ１からのデータをラッチすることにより、カード型半導体記憶装置１Ｘからのデータを取り込むようになされている。一方第１出力バッファＯＢ１は、第２フリップフロップ回路Ｆ２に接続されている。この第２フリップフロップ回路Ｆ２に対しては、カード型半導体記憶装置１Ｘに対して送出すべきデータが、前段の所定回路から入力される。この第２フリップフロップ回路Ｆ２は、クロック発生器３０１から供給されるクロック信号の信号立下り時に、この前段の所定回路から入力されるデータをラッチし、これにより当該データを第１出力バッファＯＢ１及び第１接続ラインＬ１を順次介して、カード型半導体記憶装置１Ｘへ送出するようになされている。ところでこの第１出力バッファＯＢ１は、デジタルスチルカメラ内の所定回路から供給される第１切換制御信号Ｓ１に応じて、第２フリップフロップ回路Ｆ２側からのデータをカード型半導体記憶装置１Ｘに対して出力させるデータ出力可能状態、又は、ハイインピーダンスになることにより当該データの出力を中止するデータ出力中止状態に切り替わるようになされている。

またこのインターフェース部３００においては、第２接続ラインＬ２に接続するようにして第２入力バッファＩＢ２及び第２出力バッファＯＢ２が設けられている。この第２入力バッファＩＢ２は、上述した第１フリップフロップ回路Ｆ１と同様に動作する第３フリップフロップ回路Ｆ３に接続されている。また第２出力バッファＯＢ２は、上述した第２フリップフロップ回路Ｆ２と同様に動作する第４フリップフロップ回路Ｆ４に接続されている。ところでこの第２出力バッファＯＢ２は、デジタルスチルカメラ内の所定回路から第１切換制御信号Ｓ１ではなく第２切換制御信号Ｓ２が供給され、これに応じてデータ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部３００においては、第３接続ラインＬ３に接続するようにして第３入力バッファＩＢ３及び第３出力バッファＯＢ３が設けられている。この第３入力バッファＩＢ３は、上述した第１フリップフロップ回路Ｆ１と同様に動作する第５フリップフロップ回路Ｆ５に接続されている。また第３出力バッファＯＢ３は、上述した第２フリップフロップ回路Ｆ２と同様に動作する第６フリップフロップ回路Ｆ６に接続されている。ところでこの第３出力バッファＯＢ３は、デジタルスチルカメラ内の所定回路から供給される第２切換制御信号Ｓ２に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部３００においては、第４接続ラインＬ４に接続するようにして第４入力バッファＩＢ４及び第４出力バッファＯＢ４が設けられている。この第４入力バッファＩＢ４は、上述した第１フリップフロップ回路Ｆ１と同様に動作する第７フリップフロップ回路Ｆ７に接続されている。また第４出力バッファＯＢ４は、上述した第２フリップフロップ回路Ｆ２と同様に動作する第８フリップフロップ回路Ｆ８に接続されている。ところでこの第４出力バッファＯＢ４は、デジタルスチルカメラ内の所定回路から供給される第２切換制御信号Ｓ２に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部３００においては、第５接続ラインＬ５に対して第５出力バッファＯＢ５が接続されており、この第５出力バッファＯＢ５には、第９フリップフロップ回路Ｆ９が接続されている。この第９フリップフロップ回路Ｆ９は、クロック発生器３０１により生成されるクロック信号の信号立下り時に、前段の回路から供給されるバスステート信号（後述する）をラッチし、これにより当該バスステート信号を、第５出力バッファＯＢ５及び第５接続ラインＬ５を順次介して、カード型半導体記憶装置１Ｘへ入力するようになされている。

さらにこのインターフェース部３００においては、クロック発生器３０１により生成されたクロック信号が、第６出力バッファＯＢ６及び第６接続ラインＬ６を順次介して、カード型半導体記憶装置１Ｘに入力される。

続いて、カード型半導体記憶装置１Ｘのインターフェース部２００の構成を説明する。このインターフェース部２００においては、第１接続ラインＬ１に接続するようにして第２１入力バッファＩＢ２１及び第２１出力バッファＯＢ２１が設けられている。第２１入力バッファＩＢ２１は、デジタルスチルカメラから第１接続ラインＬ１を介して入力されたデータを、次段に設けられた第２１及び第２２フリップフロップ回路Ｆ（２１、２２）に入力する。因みにこの第２１フリップフロップ回路Ｆ２１は、後述するシリアル転送モード時に利用するものであり、第２２フリップフロップ回路Ｆ２２は、後述するパラレル転送モード時に利用するものである。第２１フリップフロップ回路Ｆ２１は、デジタルスチルカメラのクロック発生器３０１から第６接続ラインＬ６及び第２６入力バッファＩＢ２６を順次介して供給されるクロック信号の信号立ち上り時に、第２１入力バッファＩＢ２１からのデータをラッチすることにより、デジタルスチルカメラからのデータを取り込むようになされている。また第２２フリップフロップ回路Ｆ２２は、デジタルスチルカメラのクロック発生器３０１から第６接続ラインＬ６及び第２６入力バッファＩＢ２６を順次介して供給されるクロック信号の信号立下り時に、第２１入力バッファＩＢ２１からのデータをラッチすることにより、デジタルスチルカメラからのデータを取り込むようになされている。一方第２１出力バッファＯＢ２１は、第２３フリップフロップ回路Ｆ２３に接続されている。この第２３フリップフロップ回路Ｆ２３に対しては、デジタルスチルカメラに対して送出すべきデータが、前段の回路から入力される。この第２３フリップフロップ回路Ｆ２３は、デジタルスチルカメラのクロック発生器３０１から第６接続ラインＬ６を介して供給されるクロック信号の信号立下り時に、この前段の回路から入力されるデータをラッチし、これにより当該データを第２１出力バッファＯＢ２１及び第１接続ラインＬ１を順次介して、デジタルスチルカメラへ送出するようになされている。ところでこの第２１出力バッファＯＢ２１は、カード型半導体記憶装置１Ｘ内の所定回路から供給される第３切換制御信号Ｓ３に応じて、第２３フリップフロップ回路Ｆ２３側からのデータをデジタルスチルカメラに出力させるデータ出力可能状態、又は、ハイインピーダンスになることにより当該データの出力を中止するデータ出力中止状態に切り替わるようになされている。

またこのインターフェース部２００においては、第２接続ラインＬ２に接続するようにして第２２入力バッファＩＢ２２及び第２２出力バッファＯＢ２２が設けられている。この第２２入力バッファＩＢ２２は、上述した第２２フリップフロップ回路Ｆ２２と同様に動作する第２４フリップフロップ回路Ｆ２４に接続されている。また第２２出力バッファＯＢ２２は、上述した第２３フリップフロップ回路Ｆ２３と同様に動作する第２５フリップフロップ回路Ｆ２５に接続されている。ところでこの第２２出力バッファＯＢ２２は、カード型半導体記憶装置１Ｘ内の所定回路から第３切換制御信号Ｓ３ではなく第４切換制御信号Ｓ４が供給され、これに応じてデータ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部２００においては、第３接続ラインＬ３に接続するようにして第２３入力バッファＩＢ２３及び第２３出力バッファＯＢ２３が設けられている。この第２３入力バッファＩＢ２３は、上述した第２２フリップフロップ回路Ｆ２２と同様に動作する第２６フリップフロップ回路Ｆ２６に接続されている。また第２３出力バッファＯＢ２３は、上述した第２３フリップフロップ回路Ｆ２３と同様に動作する第２７フリップフロップ回路Ｆ２７に接続されている。ところでこの第２３出力バッファＯＢ２３は、デジタルスチルカメラ内の所定回路から供給される第４切換制御信号Ｓ４に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部２００においては、第４接続ラインＬ４に接続するようにして第２４入力バッファＩＢ２４及び第２４出力バッファＯＢ２４が設けられている。この第２４入力バッファＩＢ２４は、上述した第２２フリップフロップ回路Ｆ２２と同様に動作する第２８フリップフロップ回路Ｆ２８に接続されている。また第２４出力バッファＯＢ２４は、上述した第２３フリップフロップ回路Ｆ２３と同様に動作する第２９フリップフロップ回路Ｆ２９に接続されている。ところでこの第２４出力バッファＯＢ２４は、デジタルスチルカメラ内の所定回路から供給される第４切換制御信号Ｓ４に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部２００においては、第５接続ラインＬ５に接続するようにして第２５入力バッファＩＢ２５が設けられている。第２５入力バッファＩＢ２５は、デジタルスチルカメラから第５接続ラインＬ５を介して入力されたバスステート信号を、次段に設けられた第３０及び第３１フリップフロップ回路Ｆ（３０、３１）に入力する。因みにこの第３０フリップフロップ回路Ｆ３０は、後述するシリアル転送モード時に利用するものであり、第３１フリップフロップ回路Ｆ３１は、後述するパラレル転送モード時に利用するものである。第３０フリップフロップ回路Ｆ３０は、デジタルスチルカメラのクロック発生器３０１から第６接続ラインＬ６及び第２６入力バッファＩＢ２６を順次介して供給されるクロック信号の信号立ち上り時に、第２５入力バッファＩＢ２５からのバスステート信号をラッチするようになされている。また第３１フリップフロップ回路Ｆ３１は、デジタルスチルカメラのクロック発生器３０１から第６接続ラインＬ６及び第２６入力バッファＩＢ２６を順次介して供給されるクロック信号の信号立下り時に、第２５入力バッファＩＢ２５からのバスステート信号をラッチするようになされている。

また第７接続ラインＬ７を介して、デジタルスチルカメラ側からカード型半導体記憶装置１Ｘに対する電源供給が行われる。因みにこの電源供給における電圧の範囲は、例えば２．７〜３．６［Ｖ］に相当する。また第８及び第９接続ラインＬ（８、９）を介して、デジタルスチルカメラ側のグランドとカード型半導体記憶装置１Ｘ側のグランドとが接続される。これによりデジタルスチルカメラ及びカード型半導体記憶装置１Ｘの双方のグランドレベルが一致するようになされている。

また第１０接続ラインＬ１０を介して、デジタルスチルカメラとカード型半導体記憶装置１Ｘとが正常に接続されているかを検出するための挿抜検出処理が行われる。つまり、デジタルスチルカメラのインターフェース部３００においては、第１０接続ラインＬ１０の一端に対して接続される線路Ｌ５０が抵抗を介して所定電位に接続されている（プルアップされている）。そして、デジタルスチルカメラに対してカード型半導体記憶装置１Ｘが正常に接続されると、第１０接続ラインＬ１０の他端はカード型半導体記憶装置１Ｘ側のグランドに接続されるので、このときデジタルスチルカメラのインターフェース部３００における線路Ｌ５０の電位がＬｏｗになる。これによりデジタルスチルカメラは、当該線路Ｌ５０の電位がＨｉである場合、カード型半導体記憶装置１Ｘが接続されていないと判断し、当該線路Ｌ５０の電位がＬｏｗである場合、カード型半導体記憶装置１Ｘが正常に接続されていると判断することができる。

ところで、デジタルスチルカメラとカード型半導体記憶装置１Ｘとの間のデータ通信方法としては２つのモードが用意されている。この２つのモードのうちのひとつは、第１接続ラインＬ１のみを利用して１ビットのデータ転送を行うシリアル転送モードであり、もうひとつは、第１〜第４接続ラインＬ（１〜４）を利用して４ビットのデータ転送を行う４ビットパラレル転送モードである。

ここで、シリアル転送モード時のデータ通信処理について説明する。シリアル転送モード時において、デジタルスチルカメラからカード型半導体記憶装置１Ｘに対してデータが送信される場合、デジタルスチルカメラでは、デジタルスチルカメラ内の所定回路から第１出力バッファＯＢ１に供給される第１切換制御信号Ｓ１により、当該第１出力バッファＯＢ１がデータ出力可能状態に遷移すると共に、この所定回路から第２〜第４出力バッファＯＢ（２〜４）に供給される第２切換制御信号Ｓ２により、当該第２〜第４出力バッファＯＢ（２〜４）がデータ出力中止状態に遷移する。

この際カード型半導体記憶装置１Ｘにおいては、カード型半導体記憶装置１Ｘ内の所定回路から第２１出力バッファＯＢ２１に供給される第３切換制御信号Ｓ３により、当該第２１出力バッファＯＢ２１がデータ出力中止状態に遷移すると共に、この所定回路から第２２〜第２４出力バッファＯＢ（２２〜２４）に供給される第４切換制御信号Ｓ４により、当該第２２〜第２４出力バッファＯＢ（２２〜２４）もデータ出力中止状態に遷移する。

これにより、デジタルスチルカメラでは、第２フリップフロップ回路Ｆ２から出力されるカード型半導体記憶装置１Ｘへのデータが、第１出力バッファＯＢ１及び第１接続ラインＬ１を順次介してカード型半導体記憶装置１Ｘに対して入力される。このときカード型半導体記憶装置１Ｘでは、デジタルスチルカメラから第１接続ラインＬ１を介して入力されたデータが、第２１入力バッファＩＢ２１を介して第２１フリップフロップ回路Ｆ２１により取り込まれるようになされている。

またシリアル転送モード時において、カード型半導体記憶装置１Ｘからデジタルスチルカメラに対してデータを送信する場合、デジタルスチルカメラでは、デジタルスチルカメラ内の所定回路から第１出力バッファＯＢ１に供給される第１切換制御信号Ｓ１により、当該第１出力バッファＯＢ１がデータ出力中止状態に遷移すると共に、この所定回路から第２〜第４出力バッファＯＢ（２〜４）に供給される第２切換制御信号Ｓ２により、当該第２〜第４出力バッファＯＢ（２〜４）もデータ出力中止状態に遷移する。

この際カード型半導体記憶装置１Ｘにおいては、カード型半導体記憶装置１Ｘ内の所定回路から第２１出力バッファＯＢ２１に供給される第３切換制御信号Ｓ３により、当該第２１出力バッファＯＢ２１がデータ出力可能状態に遷移すると共に、この所定回路から第２２〜第２４出力バッファＯＢ（２２〜２４）に供給される第４切換制御信号Ｓ４により、当該第２２〜第２４出力バッファＯＢ（２２〜２４）がデータ出力中止状態に遷移する。

これにより、カード型半導体記憶装置１Ｘでは、第２３フリップフロップ回路Ｆ２３から出力されるデジタルスチルカメラへのデータが、第２１出力バッファＯＢ２１及び第１接続ラインＬ１を順次介してデジタルスチルカメラに対して入力される。このときデジタルスチルカメラでは、カード型半導体記憶装置１Ｘから第１接続ラインＬ１を介して入力されたデータが、第１入力バッファＩＢ１を介して第１フリップフロップ回路Ｆ１により取り込まれるようになされている。

以上のようにしてシリアル転送モード時には、第１接続ラインＬ１のみを利用してデジタルスチルカメラとカード型半導体記憶装置１Ｘとのデータ通信が行われる。因みにこの場合、クロック発生器３０１により生成されるクロック信号の最大周波数が２０［ＭＨｚ］になるため、デジタルスチルカメラとカード型半導体記憶装置１Ｘとの間の最大データ転送速度は２０［Ｍｂｐｓ］となる。

次に、４ビットパラレル転送モード時のデータ通信処理について説明する。４ビットパラレル転送モード時において、デジタルスチルカメラからカード型半導体記憶装置１Ｘに対してデータが送信される場合、デジタルスチルカメラでは、デジタルスチルカメラ内の所定回路から第１出力バッファＯＢ１及び第２〜第４出力バッファＯＢ（２〜４）に供給される第１切換制御信号Ｓ１及び第２切換制御信号Ｓ２により、第１出力バッファＯＢ１及び第２〜第４出力バッファＯＢ（２〜４）がデータ出力可能状態に遷移する。

この際カード型半導体記憶装置１Ｘにおいては、カード型半導体記憶装置１Ｘ内の所定回路から第２１出力バッファＯＢ２１及び第２２〜第２４出力バッファＯＢ（２２〜２４）に供給される第３切換制御信号Ｓ３及び第４切換制御信号Ｓ４により、第２１出力バッファＯＢ２１及び第２２〜第２４出力バッファＯＢ（２２〜２４）がデータ出力中止状態に遷移する。

これにより、デジタルスチルカメラでは、第２、第４、第６、第８フリップフロップ回路Ｆ（２、４、６、８）からそれぞれ出力されるカード型半導体記憶装置１Ｘへのデータが、第１、第２、第３、第４出力バッファＯＢ（１、２、３、４）及び第１、第２、第３、第４接続ラインＬ（１、２、３、４）を順次介して、カード型半導体記憶装置１Ｘに対してそれぞれ入力される。このときカード型半導体記憶装置１Ｘでは、デジタルスチルカメラから第１、第２、第３、第４接続ラインＬ（１、２、３、４）を介して入力されたデータが、第２１、第２２、第２３、第２４入力バッファＩＢ（２１、２２、２３、２４）を介して、第２２、第２４、第２６、第２８フリップフロップ回路Ｆ（２２、２４、２６、２８）により取り込まれるようになされている。

また４ビットパラレル転送モード時において、カード型半導体記憶装置１Ｘからデジタルスチルカメラに対してデータが送信される場合、デジタルスチルカメラでは、デジタルスチルカメラ内の所定回路から第１出力バッファＯＢ１及び第２〜第４出力バッファＯＢ（２〜４）に供給される第１切換制御信号Ｓ１及び第２切換制御信号Ｓ２により、第１出力バッファＯＢ１及び第２〜第４出力バッファＯＢ（２〜４）がデータ出力中止状態に遷移する。

この際カード型半導体記憶装置１Ｘにおいては、カード型半導体記憶装置１Ｘ内の所定回路から第２１出力バッファＯＢ２１及び第２２〜第２４出力バッファＯＢ（２２〜２４）に供給される第３切換制御信号Ｓ３及び第４切換制御信号Ｓ４により、第２１出力バッファＯＢ２１及び第２２〜第２４出力バッファＯＢ（２２〜２４）がデータ出力可能状態に遷移する。

これにより、カード型半導体記憶装置１Ｘでは、第２３、第２５、第２７、第２９フリップフロップ回路Ｆ（２３、２５、２７、２９）からそれぞれ出力されるデジタルスチルカメラへのデータが、第２１、第２２、第２３、第２４出力バッファＯＢ（２１、２２、２３、２４）及び第１、第２、第３、第４接続ラインＬ（１、２、３、４）を順次介して、デジタルスチルカメラに対してそれぞれ入力される。このときデジタルスチルカメラでは、カード型半導体記憶装置１Ｘから第１、第２、第３、第４接続ラインＬ（１、２、３、４）を介して入力されたデータが、第１、第２、第３、第４入力バッファＩＢ（１、２、３、４）を介して、第１、第３、第５、第７フリップフロップ回路Ｆ（１、３、５、７）により取り込まれるようになされている。

以上のようにして４ビットパラレル転送モード時には、第１〜第４接続ラインＬ（１〜４）を利用してデジタルスチルカメラとカード型半導体記憶装置１Ｘとのデータ通信が行われる。因みにこの場合、クロック発生器３０１により生成されるクロック信号の最大周波数が４０［ＭＨｚ］になるため、デジタルスチルカメラとカード型半導体記憶装置１Ｘとの間の最大データ転送速度は１６０［Ｍｂｐｓ］となる。

次に図１７において、デジタルスチルカメラからカード型半導体記憶装置１Ｘに対してデータが転送される際のタイムチャートを示す。因みにこれは、例えば、デジタルスチルカメラからのデータがカード型半導体記憶装置１Ｘ側に書き込まれるライト時の動作である。

この場合、デジタルスチルカメラからカード型半導体記憶装置１Ｘに対して入力されるバスステート信号により、デジタルスチルカメラとカード型半導体記憶装置１Ｘとの間のデータ通信が４つのステートに区切られる（ここではこの４つのステートのそれぞれを図面と対応させて、「バスステートＢＳ０」、「バスステートＢＳ１」、「バスステートＢＳ２」、「バスステートＢＳ３」と示す）。

バスステートＢＳ０は、デジタルスチルカメラとカード型半導体記憶装置１Ｘとのデータ通信が行われないアイドル状態である。そして続くバスステートＢＳ１に移行する際、カード型半導体記憶装置１Ｘにおける第３切換制御信号Ｓ３及び第４切換制御信号Ｓ４が立ち上がることにより、第２１出力バッファＯＢ２１及び第２２〜第２４出力バッファＯＢ（２２〜２４）がデータ出力中止状態に遷移する。さらにこの１クロック後には、デジタルスチルカメラにおける第１切換制御信号Ｓ１及び第２切換制御信号Ｓ２が立ち下がることにより、第１出力バッファＯＢ１及び第２〜第４出力バッファＯＢ（２〜４）がデータ出力可能状態に遷移する。

このバスステートＢＳ１においては、デジタルスチルカメラからカード型半導体記憶装置１Ｘに対して所定コマンド（ＴＰＣ（Transfer Protocol Command））が転送される。この所定コマンドにおいては、例えば、デジタルスチルカメラからカード型半導体記憶装置１Ｘに対してデータを転送させるようにする旨（ライトする旨）、又は、カード型半導体記憶装置１Ｘからデジタルスチルカメラに対してデータを転送させるようにする旨（リードする旨）等が示される。

この図１７に示す場合、かかる所定コマンドにおいては、デジタルスチルカメラからカード型半導体記憶装置１Ｘに対してデータを転送させるようにする旨（ライトする旨）が示されている。従って続くバスステートＢＳ２においては、デジタルスチルカメラからカード型半導体記憶装置１Ｘに対してデータが転送される。

そしてこの後バスステートＢＳ３に移行する際、その１クロック前にデジタルスチルカメラにおける第１切換制御信号Ｓ１及び第２切換制御信号Ｓ２が立ち上がることにより、第１出力バッファＯＢ１及び第２〜第４出力バッファＯＢ（２〜４）がデータ出力中止状態に遷移する。さらにこの１クロック後には、カード型半導体記憶装置１Ｘにおける第３切換制御信号Ｓ３及び第４切換制御信号Ｓ４が立ち下がることにより、第２１出力バッファＯＢ２１及び第２２〜第２４出力バッファＯＢ（２２〜２４）がデータ出力可能状態に遷移する。

このバスステートＢＳ３においては、最初に、カード型半導体記憶装置１Ｘからデジタルスチルカメラに対してビジー信号（Busy）が送出される。このビジー信号を送出している期間中、カード型半導体記憶装置１Ｘでは、デジタルスチルカメラから受信したデータに対して誤り訂正符号を付加する等の処理を実行している。そしてこの処理を終了すると、カード型半導体記憶装置１Ｘは、デジタルスチルカメラに対してレディ信号（Ready）を送出するようになされている。

続いて図１８において、カード型半導体記憶装置１Ｘからデジタルスチルカメラに対してデータが転送される際のタイムチャートを示す。因みにこれは、例えば、カード型半導体記憶装置１Ｘ内のデータがデジタルスチルカメラにより読み出されるリード時の動作である。

ここでは、バスステートＢＳ１中の所定コマンドにおいて、カード型半導体記憶装置１Ｘからデジタルスチルカメラに対してデータを転送させるようにする旨（リードする旨）が示されている。

そしてこの場合、バスステートＢＳ１からバスステートＢＳ２に移行する際に、その１クロック前にデジタルスチルカメラにおける第１切換制御信号Ｓ１及び第２切換制御信号Ｓ２が立ち上がることにより、第１出力バッファＯＢ１及び第２〜第４出力バッファＯＢ（２〜４）がデータ出力中止状態に遷移する。さらにこの１クロック後には、カード型半導体記憶装置１Ｘにおける第３切換制御信号Ｓ３及び第４切換制御信号Ｓ４が立ち下がることにより、第２１出力バッファＯＢ２１及び第２２〜第２４出力バッファＯＢ（２２〜２４）がデータ出力可能状態に遷移する。

このバスステートＢＳ２においては、最初に、カード型半導体記憶装置１Ｘからデジタルスチルカメラに対してビジー信号（Busy）が送出される。このビジー信号を送出している期間中、カード型半導体記憶装置１Ｘでは、デジタルスチルカメラに対してデータを送出するための準備処理を実行している。この準備処理を終了するとカード型半導体記憶装置１Ｘは、デジタルスチルカメラに対してレディ信号（Ready）を送出する。これを受けて続くバスステートＢＳ３に移行すると、カード型半導体記憶装置１Ｘからデジタルスチルカメラに対するデータの転送が行われるようになされている。

以上に説明したように従来のカード型半導体記憶装置１Ｘでは、４ビットパラレル転送モードを利用すると、最大１６０［Ｍｂｐｓ］のデータ転送速度により、デジタルスチルカメラとの間でデータ通信することができる。

しかしながら近年、デジタルスチルカメラの高画素化に伴って、デジタルスチルカメラからカード型半導体記憶装置１Ｘに転送される画像データのデータ量がさらに増加する傾向にある。

このように画像データのデータ量がさらに増加した場合、当該画像データをデジタルスチルカメラからカード型半導体記憶装置１Ｘへ転送するためのデータ転送時間が長くなってしまう。そしてこのデータ転送時間が長くなってしまうと、デジタルスチルカメラの撮像処理により得られた画像データを、カード型半導体記憶装置１Ｘに記憶させ終えるまでの時間が長くなってしまうことになる。

ところでこのようなデジタルスチルカメラは、撮像処理することにより得られた画像データをカード型半導体記憶装置１Ｘに記憶させ終えるまで、次の撮像処理を実行しないようになされている。従ってカード型半導体記憶装置１Ｘに画像データを記憶させ終えるまでの時間が長くなってしまうと、デジタルスチルカメラの連写性能が低下してしまう問題が生じる。

この問題を回避するためには、デジタルスチルカメラとカード型半導体記憶装置１Ｘとの間のデータ転送速度を向上させる必要がある。このデータ転送速度を向上させるための一手法としては、データ転送クロック（クロック発生器３０１により供給されるクロック信号）の周波数を上げることが考えられる。

しかしながら従来のカード型半導体記憶装置１Ｘでは、このデータ転送クロックが既に４０［ＭＨｚ］に達している。従ってデータ転送クロックの周波数をさらに上げる場合には、カード型半導体記憶装置１Ｘの伝送路設計を大幅に見直さざる得ない状況が想定され、この場合にはカード型半導体記憶装置１Ｘのコストがかさんでしまう等の問題が生じてしまう。

本発明は以上の点を考慮してなされたもので、データ転送クロックの周波数を上げることなくデータ転送速度を向上させることができる通信システム、通信装置及び電子機器を提案しようとするものである。

かかる課題を解決するため本発明においては、電子機器と、当該電子機器とデータ通信する通信装置とからなる通信システムにおいて、通信装置は、電子機器に接続されるデータ通信端子群を有し、データ通信端子群は、通信装置の筐体の端部に設けられた端部データ通信端子と、端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子とを備えるようにした。

また本発明においては、通信装置において、データ通信先の電子機器に接続されるデータ通信端子群を設け、データ通信端子群は、筐体の端部に設けられた端部データ通信端子と、端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子とを備えるようにした。

さらに本発明においては、通信装置の筐体の端部に設けられた端部データ通信端子及び端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子からなるデータ通信端子群を介して、通信装置とデータ通信する電子機器において、通信装置の記憶手段に記憶される、端部データ通信端子及び中央側データ通信端子の両方を介してデータ通信し得るか否かを示したデータを、記憶手段から端部データ通信端子を介して読み出す読出手段と、読出手段により読み出したデータに基づいて、通信装置が端部データ通信端子及び中央側データ通信端子の両方を介してデータ通信し得ることを認識した場合、当該端部データ通信端子及び当該中央側データ通信端子の両方を介して通信装置とデータ通信する通信手段とを設けるようにした。

このようにこの通信装置においては、筐体の端部に設けられた端部データ通信端子に加えて、端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして中央側データ通信端子を設けるようにした。これにより、端部データ通信端子のみを用いてデータ通信する従来の電子機器とも接続するように当該端部データ通信端子の配設場所を変えないようにしながらデータ通信端子の数を増やすことができる。

本発明によれば、筐体の端部に設けられた端部データ通信端子に加えて、端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして中央側データ通信端子を設けるようにしたことにより、端部データ通信端子のみを用いてデータ通信する従来の電子機器とも接続し得るように当該端部データ通信端子の配設場所を変えないようにしながらデータ通信端子の数を増やすことができる。この結果、データ転送クロックの周波数を上げることなくデータ転送速度を向上させることができ、さらに従来の電子機器に対する互換性をも確保することができる。

以下図面について、本発明の一実施の形態を詳述する。

（１）デジタルスチルカメラ及びカード型半導体記憶装置の構成
図１において、１０は全体として通信システムを示し、例えば、デジタルスチルカメラ１１に設けられたカード挿入孔１２に対してカード型半導体記憶装置１が挿入されることにより、カード型半導体記憶装置１がデジタルスチルカメラ１１に装着されている状態で、デジタルスチルカメラ１１により被写体を撮像するための撮像処理が実行されると、当該撮像処理により得られた画像データが、デジタルスチルカメラ１１からカード型半導体記憶装置１に対して転送される。このときカード型半導体記憶装置１は、デジタルスチルカメラ１１からの画像データを、内部の半導体メモリに記憶するようになされている。

このカード型半導体記憶装置１は、図２に示すように、略長方形状に形成された筐体２を有する。この図２に示す筐体２の裏面において、その短辺側端部付近には、デジタルスチルカメラ１１とデータ通信する際に当該デジタルスチルカメラ１１と接続される複数の帯状端子Ｔ（１〜１４）が形成されている。

これら複数の帯状端子Ｔ（１〜１４）のうち最下端部に設けられた第１帯状端子Ｔ１は、筐体２の短辺側端部から筐体２の中央側に向かって、所定の長さＬよりも長くなるように筐体２の長手方向と一致する方向（矢印ａ）へ延長することにより、帯状に形成されている。この第１帯状端子Ｔ１は、デジタルスチルカメラ１１に接続された際にグランドレベルに接続される。

この第１帯状端子Ｔ１の上側に所定間隔あけて設けられた第２帯状端子Ｔ２も、筐体２の短辺側端部から筐体２の中央側に向かって、長さＬよりも長くなるように筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。この第２帯状端子Ｔ２は、デジタルスチルカメラ１１からのバスステート信号が入力される。

またこの第２帯状端子Ｔ２の上側に所定間隔あけて設けられた第３帯状端子Ｔ３は、筐体２の短辺側端部から筐体２の中央側に向かって、少なくとも長さＬを確保するようにして筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。さらにこの第３帯状端子Ｔ３よりも筐体２の中央側には、絶縁部２Ａを介して、第１１帯状端子Ｔ１１が当該第３帯状端子Ｔ３と並ぶようにして設けられている。この第１１帯状端子Ｔ１１も、筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。この第３帯状端子Ｔ３及び第１１帯状端子Ｔ１１は、デジタルスチルカメラ１１との間で送受するデータが入出力される。

またこの第３帯状端子Ｔ３の上側に所定間隔あけて設けられた第４帯状端子Ｔ４も、筐体２の短辺側端部から筐体２の中央側に向かって、少なくとも長さＬを確保するようにして筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。さらにこの第４帯状端子Ｔ４よりも筐体２の中央側には、絶縁部２Ｂを介して、第１２帯状端子Ｔ１２が当該第４帯状端子Ｔ４と並ぶようにして設けられている。この第１２帯状端子Ｔ１２も、筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。この第４帯状端子Ｔ４及び第１２帯状端子Ｔ１２は、デジタルスチルカメラ１１との間で送受するデータが入出力される。

さらにこの第４帯状端子Ｔ４の上側に所定間隔あけて設けられた第５帯状端子Ｔ５も、筐体２の短辺側端部から筐体２の中央側に向かって、少なくとも長さＬを確保するようにして筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。さらにこの第５帯状端子Ｔ５よりも筐体２の中央側には、絶縁部２Ｃを介して、第１３帯状端子Ｔ１３が当該第５帯状端子Ｔ５と並ぶようにして設けられている。この第１３帯状端子Ｔ１３も、筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。この第５帯状端子Ｔ５及び第１３帯状端子Ｔ１３は、デジタルスチルカメラ１１との間で送受するデータが入出力される。

またこの第５帯状端子Ｔ５の上側に所定間隔あけて設けられた第６帯状端子Ｔ６は、筐体２の短辺側端部から筐体２の中央側に向かって、長さＬよりも長くなるように筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。この第６帯状端子Ｔ６は、カード型半導体記憶装置１がデジタルスチルカメラ１１に対して正常に装着されたか否かを検出する際に用いられる。

またこの第６帯状端子Ｔ６の上側に所定間隔あけて設けられた第７帯状端子Ｔ７は、筐体２の短辺側端部から筐体２の中央側に向かって、少なくとも長さＬを確保するようにして筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。さらにこの第７帯状端子Ｔ７よりも筐体２の中央側には、絶縁部２Ｄを介して、第１４帯状端子Ｔ１４が当該第７帯状端子Ｔ７と並ぶようにして設けられている。この第１４帯状端子Ｔ１４も、筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。この第７帯状端子Ｔ７及び第１４帯状端子Ｔ１４は、デジタルスチルカメラ１１との間で送受するデータが入出力される。

さらにこの第７帯状端子Ｔ７の上側に所定間隔あけて設けられた第８帯状端子Ｔ８は、筐体２の短辺側端部から筐体２の中央側に向かって、長さＬよりも長くなるように筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。この第８帯状端子Ｔ８は、デジタルスチルカメラ１１とデータ通信する際に用いるクロック信号が当該デジタルスチルカメラ１１から入力される。

またこの第８帯状端子Ｔ８の上側に所定間隔あけて設けられた第９帯状端子Ｔ９は、筐体２の短辺側端部から筐体２の中央側に向かって、長さＬよりも長くなるように筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。この第９帯状端子Ｔ９は、デジタルスチルカメラ１１からの電源供給が行われる際に用いられる。

またこの第９帯状端子Ｔ９の上側に所定間隔あけて設けられた第１０帯状端子Ｔ１０は、筐体２の短辺側端部から筐体２の中央側に向かって、長さＬよりも長くなるように筐体２の長手方向と一致する方向ａに延長することにより、帯状に形成されている。この第１０帯状端子Ｔ１０は、デジタルスチルカメラ１１に接続された際にグランドレベルに接続される。

一方、このようなカード型半導体記憶装置１が挿入されるデジタルスチルカメラ１１のカード挿入孔１２には、カード型半導体記憶装置１における第１、第２、第６、第８、第９、第１０帯状端子Ｔ（１、２、６、８、９、１０）のそれぞれ対応するようにして、例えば図３に示すような端子接続部Ｐ１が複数設けられている。またこのカード挿入孔１２には、例えば図４に示すように、カード型半導体記憶装置１における第３、第４、第５、第７帯状端子Ｔ（３、４、５、７）のそれぞれ対応するようにして端子接続部Ｐ２が複数設けられていると共に、カード型半導体記憶装置１における第１１、第１２、第１３、第１４帯状端子Ｔ（１１、１２、１３、１４）のそれぞれに対応するようにして端子接続部Ｐ３が複数設けられている。

このカード挿入孔１２に対しては、カード型半導体記憶装置１がその短辺側端部から挿入開始され、さらに筐体２の長手方向に一致する方向ａへ差し込まれる。これにより、カード挿入孔１２内に設けられた複数の端子接続部Ｐと、これらに対応するカード型半導体記憶装置１の各帯状端子Ｔとが接続するようにして、カード型半導体記憶装置１がデジタルスチルカメラ１１に装着される。

この結果このデジタルスチルカメラ１１内の制御部は、例えば撮像処理することにより得られた画像データを、カード挿入孔１２内の端子接続部Ｐ及びこれに接触している帯状端子Ｔを順次介して、カード型半導体記憶装置１に対して入力することができる。またこのときカード型半導体記憶装置１は、デジタルスチルカメラ１１から帯状端子Ｔを介して入力された画像データを、内部の半導体メモリに記憶させるようになされている。

ここで図５を用いて、カード型半導体記憶装置１の回路構成を説明する。すなわちこのカード型半導体記憶装置１は、フラッシュメモリ等の不揮発性メモリからなる半導体メモリ部２０と、当該半導体メモリ部２０に対してデータの読み出し処理及び書き込み処理を実行するコントローラ部２１とを有している。

コントローラ部２１において、制御を司るＭＰＵ（Micro Processing Unit）２２に対しては、後述するＩＦ_ＭＯＤＥレジスタやＩＦ_ＳＥＴレジスタ等からなるレジスタ部２３と、半導体メモリ部２０に読み書きされるデータに対して誤り訂正処理等を実行するためのＥＣＣ（Error Correcting Circuit）部２４と、半導体メモリ部２０に対して読み書きされるデータが一時蓄積されるデータバッファ部２５とが接続される。

データバッファ部２５は、所定のバス２６を介してシリアルインターフェース部２７及びパラレルインターフェース部２８と接続される。デジタルスチルカメラ１１から入力されたデータは、シリアルインターフェース部２７又はパラレルインターフェース部２８を介してデータバッファ部２５へ入力され、ＭＰＵ２２は、このデータバッファ部２５に入力されたデータを、半導体メモリ部２０に対して書き込むようになされている。

（２）接続構成
次に図１５及び図１６との対応部分に同一符号を付して示す図６、図７及び図８を用いて、カード型半導体記憶装置１とデジタルスチルカメラ１１との接続構成を詳細に説明する。なおここでは、図１５及び図１６によって既に説明した部分についてはその説明を省略する。

因みに本実施の形態の場合、カード型半導体記憶装置１側のインターフェース部３０に設けられた第２１フリップフロップ回路Ｆ２１及び第３０フリップフロップ回路Ｆ３０は、図５に示したシリアルインターフェース部２７に相当する。また、カード型半導体記憶装置１側に設けられた第２２〜第２９フリップフロップ回路Ｆ（２２〜２９）、第６１〜第６８フリップフロップ回路Ｆ（６１〜６８）、及び第３１フリップフロップ回路Ｆ３１は、図５に示したパラレルインターフェース部２８に相当する。

この場合、デジタルスチルカメラ１１とカード型半導体記憶装置１との間でデータを授受するための伝送路として、第１〜第４接続ラインＬ（１〜４）に加えて第１１〜第１４接続ラインＬ（１１〜１４）が形成される。これにより、デジタルスチルカメラ１１とカード型半導体記憶装置１との間で８ビットのデータを同時に送受することが可能となり、かくしてデータ転送クロックの周波数を上げることなくデータ転送速度を向上させることができる。

ここで第１１接続ラインＬ１１は、カード型半導体記憶装置１の第１２帯状端子Ｔ１２と、これに対応するデジタルスチルカメラ１１側の端子接続部Ｐ３とが接続することにより確立されたものである。また同じようにして、第１２、第１３及び第１４接続ラインＬ（１２、１３、１４）のそれぞれも、カード型半導体記憶装置１の第１１、第１３及び第１４帯状端子Ｔ（１１、１３、１４）と、これらそれぞれに対応するデジタルスチルカメラ１１側の端子接続部Ｐ３とが接続することにより確立されたものである。

デジタルスチルカメラ１１側のインターフェース部４０においては、第１１接続ラインＬ１１に接続するようにして第５１入力バッファＩＢ５１及び第５１出力バッファＯＢ５１が設けられている。第５１入力バッファＩＢ５１は、カード型半導体記憶装置１から第１１接続ラインＬ１１を介して入力されたデータを、次段に設けられた第５１フリップフロップ回路Ｆ５１に入力する。第５１フリップフロップ回路Ｆ５１は、デジタルスチルカメラ１１側に設けられたクロック発生器３０１から供給されるクロック信号の信号立下り時に、第５１入力バッファＩＢ５１からのデータをラッチすることにより、カード型半導体記憶装置１からのデータを取り込むようになされている。一方第５１出力バッファＯＢ５１は、第５２フリップフロップ回路Ｆ５２に接続されている。この第５２フリップフロップ回路Ｆ５２に対しては、カード型半導体記憶装置１に対して送出すべきデータが、前段の所定回路から入力される。この第５２フリップフロップ回路Ｆ５２は、クロック発生器３０１から供給されるクロック信号の信号立下り時に、この前段の所定回路から入力されるデータをラッチし、これにより当該データを第５１出力バッファＯＢ５１及び第１１接続ラインＬ１１を順次介して、カード型半導体記憶装置１へ送出するようになされている。ところでこの第５１出力バッファＯＢ５１は、デジタルスチルカメラ１１内の所定回路から供給される第５切換制御信号Ｓ５に応じて、第５２フリップフロップ回路Ｆ５２側からのデータをカード型半導体記憶装置１に対して出力させるデータ出力可能状態、又は、ハイインピーダンスになることにより当該データの出力を中止するデータ出力中止状態に切り替わるようになされている。

またこのインターフェース部４０においては、第１２接続ラインＬ１２に接続するようにして第５２入力バッファＩＢ５２及び第５２出力バッファＯＢ５２が設けられている。この第５２入力バッファＩＢ５２は、上述した第５１フリップフロップ回路Ｆ５１と同様に動作する第５３フリップフロップ回路Ｆ５３に接続されている。また第５２出力バッファＯＢ５２は、上述した第５２フリップフロップ回路Ｆ５２と同様に動作する第５４フリップフロップ回路Ｆ５４に接続されている。ところでこの第５２出力バッファＯＢ５２は、デジタルスチルカメラ１１内の所定回路から供給される第５切換制御信号Ｓ５に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部４０においては、第１３接続ラインＬ１３に接続するようにして第５３入力バッファＩＢ５３及び第５３出力バッファＯＢ５３が設けられている。この第５３入力バッファＩＢ５３は、上述した第５１フリップフロップ回路Ｆ５１と同様に動作する第５５フリップフロップ回路Ｆ５５に接続されている。また第５３出力バッファＯＢ５３は、上述した第５２フリップフロップ回路Ｆ５２と同様に動作する第５６フリップフロップ回路Ｆ５６に接続されている。ところでこの第５３出力バッファＯＢ５３は、デジタルスチルカメラ１１内の所定回路から供給される第５切換制御信号Ｓ５に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部４０においては、第１４接続ラインＬ１４に接続するようにして第５４入力バッファＩＢ５４及び第５４出力バッファＯＢ５４が設けられている。この第５４入力バッファＩＢ５４は、上述した第５１フリップフロップ回路Ｆ５１と同様に動作する第５７フリップフロップ回路Ｆ５７に接続されている。また第５４出力バッファＯＢ５４は、上述した第５２フリップフロップ回路Ｆ５２と同様に動作する第５８フリップフロップ回路Ｆ５８に接続されている。ところでこの第５４出力バッファＯＢ５４は、デジタルスチルカメラ１１内の所定回路から供給される第５切換制御信号Ｓ５に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

一方、カード型半導体記憶装置１のインターフェース部３０においては、第１１接続ラインＬ１１に接続するようにして第６１入力バッファＩＢ６１及び第６１出力バッファＯＢ６１が設けられている。第６１入力バッファＩＢ６１は、デジタルスチルカメラ１１から第１１接続ラインＬ１１を介して入力されたデータを、次段に設けられた第６１フリップフロップ回路Ｆ６１に入力する。第６１フリップフロップ回路Ｆ６１は、デジタルスチルカメラ１１のクロック発生器３０１から第６接続ラインＬ６及び第２６入力バッファＩＢ２６を順次介して供給されるクロック信号の信号立下り時に、第６１入力バッファＩＢ６１からのデータをラッチすることにより、デジタルスチルカメラ１１からのデータを取り込むようになされている。また第６１出力バッファＯＢ６１は、第６２フリップフロップ回路Ｆ６２に接続されている。この第６２フリップフロップ回路Ｆ６２に対しては、デジタルスチルカメラ１１に対して送出すべきデータが、前段の回路から入力される。この第６２フリップフロップ回路Ｆ６２は、デジタルスチルカメラ１１のクロック発生器３０１から第６接続ラインＬ６を介して供給されるクロック信号の信号立下り時に、この前段の回路から入力されるデータをラッチし、これにより当該データを第６１出力バッファＯＢ６１及び第１１接続ラインＬ１１を順次介して、デジタルスチルカメラ１１へ送出するようになされている。ところでこの第６１出力バッファＯＢ６１は、カード型半導体記憶装置１内の所定回路から供給される第６切換制御信号Ｓ６に応じて、第６２フリップフロップ回路Ｆ６２側からのデータをデジタルスチルカメラ１１に出力させるデータ出力可能状態、又は、ハイインピーダンスになることにより当該データの出力を中止するデータ出力中止状態に切り替わるようになされている。

またこのインターフェース部３０においては、第１２接続ラインＬ１２に接続するようにして第６２入力バッファＩＢ６２及び第６２出力バッファＯＢ６２が設けられている。この第６２入力バッファＩＢ６２は、上述した第６１フリップフロップ回路Ｆ６１と同様に動作する第６３フリップフロップ回路Ｆ６３に接続されている。また第６２出力バッファＯＢ６２は、上述した第６２フリップフロップ回路Ｆ６２と同様に動作する第６４フリップフロップ回路Ｆ６４に接続されている。ところでこの第６２出力バッファＯＢ６２は、カード型半導体記憶装置１内の所定回路から供給される第６切換制御信号Ｓ６に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部３０においては、第１３接続ラインＬ１３に接続するようにして第６３入力バッファＩＢ６３及び第６３出力バッファＯＢ６３が設けられている。この第６３入力バッファＩＢ６３は、上述した第６１フリップフロップ回路Ｆ６１と同様に動作する第６５フリップフロップ回路Ｆ６５に接続されている。また第６３出力バッファＯＢ６３は、上述した第６２フリップフロップ回路Ｆ６２と同様に動作する第６６フリップフロップ回路Ｆ６６に接続されている。ところでこの第６３出力バッファＯＢ６３は、カード型半導体記憶装置１内の所定回路から供給される第６切換制御信号Ｓ６に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

さらにこのインターフェース部３０においては、第１４接続ラインＬ１４に接続するようにして第６４入力バッファＩＢ６４及び第６４出力バッファＯＢ６４が設けられている。この第６４入力バッファＩＢ６４は、上述した第６１フリップフロップ回路Ｆ６１と同様に動作する第６７フリップフロップ回路Ｆ６７に接続されている。また第６４出力バッファＯＢ６４は、上述した第６２フリップフロップ回路Ｆ６２と同様に動作する第６８フリップフロップ回路Ｆ６８に接続されている。ところでこの第６４出力バッファＯＢ６４は、カード型半導体記憶装置１内の所定回路から供給される第６切換制御信号Ｓ６に応じて、データ出力可能状態又はデータ出力中止状態に切り替わるようになされている。

ところで本実施の形態の場合、デジタルスチルカメラ１１とカード型半導体記憶装置１との間のデータ通信方法としては３つのモードが用意されている。この３つのモードのうちのひとつは、第１接続ラインＬ１のみを利用して１ビットのデータ転送を行うシリアル転送モードであり、もうひとつは、第１〜第４接続ラインＬ（１〜４）を利用して４ビットのデータ転送を行う４ビットパラレル転送モードであり、もうひとつは、第１〜第４接続ラインＬ（１〜４）と第１１〜第１４接続ラインＬ（１１〜１４）とを利用して８ビットのデータ転送を行う８ビットパラレル転送モードである。

なおシリアル転送モード及び４ビットパラレル転送モード時の動作ついては、図１５及び図１６について説明した動作と同様であるため、ここでは８ビットパラレル転送モード時の動作について詳細に説明する。

すなわち８ビットパラレル転送モード時において、デジタルスチルカメラ１１からカード型半導体記憶装置１に対してデータが送信される場合、デジタルスチルカメラ１１では、デジタルスチルカメラ１１内の所定回路から第１出力バッファＯＢ１、第２〜第４出力バッファＯＢ（２〜４）、及び第５１〜第５４出力バッファＯＢ（５１〜５４）に供給される第１切換制御信号Ｓ１、第２切換制御信号Ｓ２、及び第５切換制御信号Ｓ５により、第１出力バッファＯＢ１、第２〜第４出力バッファＯＢ（２〜４）、及び第５１〜第５４出力バッファＯＢ（５１〜５４）がデータ出力可能状態に遷移する。

この際カード型半導体記憶装置１においては、カード型半導体記憶装置１内の所定回路から第２１出力バッファＯＢ２１、第２２〜第２４出力バッファＯＢ（２２〜２４）、及び第６１〜第６４出力バッファＯＢ（６１〜６４）に供給される第３切換制御信号Ｓ３、第４切換制御信号Ｓ４、及び第６切換制御信号Ｓ６により、第２１出力バッファＯＢ２１、第２２〜第２４出力バッファＯＢ（２２〜２４）、及び第６１〜第６４出力バッファＯＢ（６１〜６４）がデータ出力中止状態に遷移する。

これによりデジタルスチルカメラ１１では、８つのフリップフロップ回路Ｆ（２、４、６、８、５２、５４、５６、５８）からそれぞれ出力されるカード型半導体記憶装置１への計８ビットのデータが、対応する出力バッファＯＢ（１、２、３、４、５１、５２、５３、５４）及び接続ラインＬ（１、２、３、４、１１、１２、１３、１４）を順次介して、カード型半導体記憶装置１に対してそれぞれ入力される。このときカード型半導体記憶装置１では、デジタルスチルカメラ１１から各接続ラインＬ（１、２、３、４、１１、１２、１３、１４）を介して入力された計８ビットのデータが、対応する入力バッファＩＢ（２１、２２、２３、２４、６１、６２、６３、６４）を介して、各フリップフロップ回路Ｆ（２２、２４、２６、２８、６１、６３、６５、６７）によりそれぞれ取り込まれるようになされている。

また８ビットパラレル転送モード時において、カード型半導体記憶装置１からデジタルスチルカメラ１１に対してデータが送信される場合、デジタルスチルカメラ１１では、デジタルスチルカメラ１１内の所定回路から第１出力バッファＯＢ１、第２〜第４出力バッファＯＢ（２〜４）、及び第５１〜第５４出力バッファＯＢ（５１〜５４）に供給される第１切換制御信号Ｓ１、第２切換制御信号Ｓ２、第５切換制御信号Ｓ５により、第１出力バッファＯＢ１、第２〜第４出力バッファＯＢ（２〜４）、及び第５１〜第５４出力バッファＯＢ（５１〜５４）がデータ出力中止状態に遷移する。

この際カード型半導体記憶装置１においては、カード型半導体記憶装置１内の所定回路から第２１出力バッファＯＢ２１、第２２〜第２４出力バッファＯＢ（２２〜２４）、及び第６１〜第６４出力バッファＯＢ（６１〜６４）に供給される第３切換制御信号Ｓ３、第４切換制御信号Ｓ４、及び第６切換制御信号Ｓ６により、第２１出力バッファＯＢ２１、第２２〜第２４出力バッファＯＢ（２２〜２４）、及び第６１〜第６４出力バッファＯＢ（６１〜６４）がデータ出力可能状態に遷移する。

これにより、カード型半導体記憶装置１では、各フリップフロップ回路Ｆ（２３、２５、２７、２９、６２、６４、６６、６８）からそれぞれ出力されるデジタルスチルカメラ１１への計８ビットのデータが、対応する出力バッファＯＢ（２１、２２、２３、２４、６１、６２、６３、６４）及び接続ラインＬ（１、２、３、４、１１、１２、１３、１４）を順次介して、デジタルスチルカメラ１１に対して入力される。このときデジタルスチルカメラ１１では、カード型半導体記憶装置１から各接続ラインＬ（１、２、３、４、１１、１２、１３、１４）を介して入力された計８ビットのデータが、対応する入力バッファＩＢ（１、２、３、４、５１、５２、５３、５４）を介して、各フリップフロップ回路Ｆ（１、３、５、７、５１、５３、５５、５７）によりそれぞれ取り込まれるようになされている。

以上のようにして８ビットパラレル転送モード時には、第１〜第４接続ラインＬ（１〜４）と共に第１１〜第１４接続ラインＬ（１〜１４）を利用して、デジタルスチルカメラ１１とカード型半導体記憶装置１との間のデータ送受が行われる。これにより、クロック発生器３０１により生成されるクロック信号の最大周波数を、従来と同様に４０［ＭＨｚ］とした場合であっても、デジタルスチルカメラ１１とカード型半導体記憶装置１との間の最大データ転送速度を、従来の２倍に相当する３２０［Ｍｂｐｓ］にすることができる。

（３）タイムチャート
次に図９及び図１０において、８ビットパラレル転送モード時のタイムチャートを示す。

この場合、デジタルスチルカメラ１１から第５接続ラインＬ５を介してカード型半導体記憶装置１に入力されるバスステート信号により、デジタルスチルカメラ１１とカード型半導体記憶装置１との間のデータ通信が４つのステートに区切られる（ここではこの４つのステートのそれぞれを図面と対応させて、「バスステートＢＳ０」、「バスステートＢＳ１」、「バスステートＢＳ２」、「バスステートＢＳ３」と示す）。

因みにこの際このバスステート信号は、デジタルスチルカメラ１１における第９フリップフロップ回路Ｆ９、第５出力バッファＯＢ５、及び第５接続ラインＬ５を順次介して、カード型半導体記憶装置１に入力される。カード型半導体記憶装置１は、当該入力されたバスステート信号を、第２５入力バッファＩＢ２５を介して、第３１フリップフロップ回路Ｆ３１により取り込むようになされている。

最初に図９を用いて、デジタルスチルカメラ１１からカード型半導体記憶装置１に対してデータが転送される場合を説明する。因みにこれは、例えば、デジタルスチルカメラ１１からのデータがカード型半導体記憶装置１側に書き込まれるライト時の動作に相当する。

バスステートＢＳ０は、デジタルスチルカメラ１１とカード型半導体記憶装置１とのデータ通信が行われないアイドル状態である。そして続くバスステートＢＳ１に移行する際、カード型半導体記憶装置１における第３切換制御信号Ｓ３、第４切換制御信号Ｓ４、及び第６切換制御信号Ｓ６が立ち上がることにより、第２１出力バッファＯＢ２１、第２２〜第２４出力バッファＯＢ（２２〜２４）、及び第６１〜第６４出力バッファＯＢ（６１〜６４）がデータ出力中止状態に遷移する。さらにこの１クロック後には、デジタルスチルカメラ１１における第１切換制御信号Ｓ１、第２切換制御信号Ｓ２、及び第５切換制御信号Ｓ５が立ち下がることにより、第１出力バッファＯＢ１、第２〜第４出力バッファＯＢ（２〜４）、及び第５１〜第５４出力バッファＯＢ（５１〜５４）がデータ出力可能状態に遷移する。

このバスステートＢＳ１においては、デジタルスチルカメラ１１からカード型半導体記憶装置１に対して所定コマンド（ＴＰＣ（Transfer Protocol Command））が転送される。この所定コマンドにおいては、デジタルスチルカメラ１１からカード型半導体記憶装置１に対してデータを転送させるようにする旨（ライトする旨）、又は、カード型半導体記憶装置１からデジタルスチルカメラ１１に対してデータを転送させるようにする旨（リードする旨）等が示される。

この図９に示す場合、かかる所定コマンドにおいては、デジタルスチルカメラ１１からカード型半導体記憶装置１に対してデータを転送させるようにする旨（ライトする旨）が示されている。従って続くバスステートＢＳ２においては、デジタルスチルカメラ１１からカード型半導体記憶装置１に対してデータが転送される。

そしてこの後バスステートＢＳ３に移行する際、その１クロック前にデジタルスチルカメラ１１における第１切換制御信号Ｓ１、第２切換制御信号Ｓ２、及び第５切換制御信号Ｓ５が立ち上がることにより、第１出力バッファＯＢ１、第２〜第４出力バッファＯＢ（２〜４）、及び第５１〜第５４出力バッファＯＢ（５１〜５４）がデータ出力中止状態に遷移する。さらにこの１クロック後には、カード型半導体記憶装置１における第３切換制御信号Ｓ３、第４切換制御信号Ｓ４、及び第６切換制御信号Ｓ６が立ち下がることにより、第２１出力バッファＯＢ２１、第２２〜第２４出力バッファＯＢ（２２〜２４）、及び第６１〜第６４出力バッファＯＢ（６１〜６４）がデータ出力可能状態に遷移する。

このバスステートＢＳ３においては、最初に、カード型半導体記憶装置１からデジタルスチルカメラ１１に対してビジー信号（Busy）が送出される。このビジー信号を送出している期間中、カード型半導体記憶装置１では、デジタルスチルカメラ１１から受信したデータに対して誤り訂正符号を付加する等の処理を実行している。そしてこの処理を終了すると、カード型半導体記憶装置１は、デジタルスチルカメラ１１に対してレディ信号（Ready）を送出するようになされている。

このようにして、デジタルスチルカメラ１１からカード型半導体記憶装置１に対してデータが転送される。なお以下では、デジタルスチルカメラ１１からカード型半導体記憶装置１に対してデータが転送される際のバスステートＢＳ０〜ＢＳ３に相当する部分を、ライトパケットとも呼ぶ。

続いて図１０において、カード型半導体記憶装置１からデジタルスチルカメラ１１に対してデータが転送される際のタイムチャートを示す。因みにこれは、例えば、カード型半導体記憶装置１内のデータがデジタルスチルカメラ１１により読み出されるリード時の動作に相当する。

ここでは、バスステートＢＳ１中の所定コマンドにおいて、カード型半導体記憶装置１からデジタルスチルカメラ１１に対してデータを転送させるようにする旨（リードする旨）が示されている。

このため、バスステートＢＳ１からバスステートＢＳ２に移行する際には、その１クロック前にデジタルスチルカメラ１１における第１切換制御信号Ｓ１、第２切換制御信号Ｓ２、及び第５切換制御信号Ｓ５が立ち上がることにより、第１出力バッファＯＢ１、第２〜第４出力バッファＯＢ（２〜４）、第５１〜第５４出力バッファＯＢ（５１〜５４）がデータ出力中止状態に遷移する。さらにこの１クロック後には、カード型半導体記憶装置１における第３切換制御信号Ｓ３、第４切換制御信号Ｓ４、第６切換制御信号Ｓ６が立ち下がることにより、第２１出力バッファＯＢ２１、第２２〜第２４出力バッファＯＢ（２２〜２４）、第６１〜第６４出力バッファＯＢ（６１〜６４）がデータ出力可能状態に遷移する。

このバスステートＢＳ２においては、最初に、カード型半導体記憶装置１からデジタルスチルカメラ１１に対してビジー信号（Busy）が送出される。このビジー信号を送出している期間中、カード型半導体記憶装置１では、デジタルスチルカメラ１１に対してデータを送出するための準備処理を実行している。この準備処理を終了するとカード型半導体記憶装置１は、デジタルスチルカメラ１１に対してレディ信号（Ready）を送出する。これを受けて続くバスステートＢＳ３に移行すると、カード型半導体記憶装置１からデジタルスチルカメラ１１に対するデータの転送が行われる。

このようにして、カード型半導体記憶装置１からデジタルスチルカメラ１１に対してデータが転送される。なお以下では、カード型半導体記憶装置１からデジタルスチルカメラ１１に対してデータが転送される際のバスステートＢＳ０〜ＢＳ３に相当する部分を、リードパケットとも呼ぶ。

ところで実際上、デジタルスチルカメラ１１の制御部は、カード挿入孔１２に対してカード型半導体記憶装置１が差し込まれることにより当該カード型半導体記憶装置１が装着されると、シリアル転送モードによりデータ通信を開始する。次いでデジタルスチルカメラ１１の制御部は、カード型半導体記憶装置１内のレジスタ部２３に格納されているＩＦ_ＭＯＤＥレジスタ値を読み出す。

そしてデジタルスチルカメラ１１の制御部は、当該読み出したＩＦ_ＭＯＤＥレジスタ値を参照することにより、例えば、装着されているカード型半導体記憶装置１が８ビットパラレル転送モードに対応していることを認識すると、当該カード型半導体記憶装置１との間に確立された第１〜第４接続ラインＬ（１〜４）及び第１１〜第１４接続ラインＬ（１１〜１４）を利用して、８ビットのデータを１度に送受する８ビットパラレル転送モードによりデータ通信するようになされている。

（４）データ転送モード選択処理
ここで図１１に示すフローチャートを用いて、データ転送モード選択処理の処理手順ＲＴ１を説明する。このデータ転送モード選択処理では、デジタルスチルカメラ１１が、３つのデータ転送モード（シリアル転送モード、４ビットパラレル転送モード、８ビットパラレル転送モード）のうちの一を選択し、これにより装着されたカード型半導体記憶装置１とのデータ通信を実行するようになされている。

ステップＳＰ１においてデジタルスチルカメラ１１の制御部は、第１０接続ラインＬ１０に接続されている線路Ｌ５０の電位に基づいて、カード挿入孔１２に対してカード型半導体記憶装置１が正常に挿入されているか否かを判定する。

このステップＳＰ１で否定結果が得られると、このことは、デジタルスチルカメラ１１に対してカード型半導体記憶装置１が正常に装着されていないことを意味しているので、このときデジタルスチルカメラ１１の制御部は、カード型半導体記憶装置１が正常に装着されるのを待ち受ける。

これに対してこのステップＳＰ１で肯定結果が得られると、このことは、デジタルスチルカメラ１１に対してカード型半導体記憶装置１が正常に装着されていることを意味しているので、このときデジタルスチルカメラ１１の制御部は、続くステップＳＰ２へ移る。

ステップＳＰ２においてデジタルスチルカメラ１１の制御部は、第７接続ラインＬ７を介してカード型半導体記憶装置１に対する電源供給を開始し、続くステップＳＰ３に移って、第１接続ラインＬ１のみを利用するシリアル転送モードにより、カード型半導体記憶装置１とのデータ通信を開始する。

次いでデジタルスチルカメラ１１の制御部はステップＳＰ４に移り、カード型半導体記憶装置１のレジスタ部２３に格納されているＩＦ_ＭＯＤＥレジスタ値を、第１接続ラインＬ１を介して読み出す。

そしてデジタルスチルカメラ１１の制御部はステップＳＰ５に移り、読み出したＩＦ_ＭＯＤＥレジスタ値が「００１」であるか否かを判定する。

このステップＳＰ５で肯定結果が得られると、このことは、例えば、デジタルスチルカメラ１１に装着されているカード型半導体記憶装置１が、シリアル転送モードにのみ対応していることを意味しているので、このときデジタルスチルカメラ１１の制御部は、ステップＳＰ６に移り、シリアル転送モードによるデータ通信を継続実行する。

これに対してこのステップＳＰ５で否定結果が得られると、このときデジタルスチルカメラ１１の制御部は、ステップＳＰ７に移る。そしてデジタルスチルカメラ１１の制御部はこのステップＳＰ７において、読み出したＩＦ_ＭＯＤＥレジスタ値が「０１１」であるか否かを判定する。

このステップＳＰ７で肯定結果が得られると、このことは、例えば、デジタルスチルカメラ１１に装着されているカード型半導体記憶装置１が、シリアル転送モードと４ビットパラレル転送モードとに対応していることを意味しているので、このときデジタルスチルカメラ１１の制御部は、ステップＳＰ８に移り、上述したライトパケットによりカード型半導体記憶装置１のレジスタ部２３に対して例えばＩＦ_ＳＥＴレジスタ値「０１」を書き込む。

因みにこのＩＦ_ＳＥＴレジスタ値「０１」は、デジタルスチルカメラ１１とカード型半導体記憶装置１との間で４ビットパラレル転送モードによりデータ通信を実行する旨を示す。これによりカード型半導体記憶装置１は、当該書き込まれたＩＦ_ＳＥＴレジスタ値「０１」に基づいて、デジタルスチルカメラ１１と４ビットパラレル転送モードによりデータ通信する旨を認識することができ、その結果自身のインターフェース部３０を４ビットパラレル転送モードで動作させるように制御するようになされている。

一方デジタルスチルカメラ１１の制御部は次のステップＳＰ９に移り、カード型半導体記憶装置１へのバスステート信号によりバスステートをバスステートＢＳ０にセットし、続いてステップＳＰ１０に移り、次のバスステートＢＳ１から４ビットパラレル転送モードによりカード型半導体記憶装置１とのデータ通信を開始する。

ところでかかるステップＳＰ７で否定結果が得られると、このときデジタルスチルカメラ１１の制御部は、ステップＳＰ１１に移る。そしてデジタルスチルカメラ１１の制御部はこのステップＳＰ１１において、読み出したＩＦ_ＭＯＤＥレジスタ値が「１１１」であるか否かを判定する。

このステップＳＰ１１で肯定結果が得られると、このことは、例えば、デジタルスチルカメラ１１に装着されているカード型半導体記憶装置１が、シリアル転送モードと４ビットパラレル転送モードと８ビットパラレル転送モードとに対応していることを意味しているので、このときデジタルスチルカメラ１１の制御部は、ステップＳＰ１２に移り、上述したライトパケットによりカード型半導体記憶装置１のレジスタ部２３に対して例えばＩＦ_ＳＥＴレジスタ値「１０」を書き込む。

因みにこのＩＦ_ＳＥＴレジスタ値「１０」は、デジタルスチルカメラ１１とカード型半導体記憶装置１との間で８ビットパラレル転送モードによりデータ通信を実行する旨を示す。これによりカード型半導体記憶装置１は、当該書き込まれたＩＦ_ＳＥＴレジスタ値「１０」に基づいて、デジタルスチルカメラ１１と８ビットパラレル転送モードによりデータ通信する旨を認識することができ、その結果自身のインターフェース部３０を８ビットパラレル転送モードで動作させるように制御するようになされている。

一方デジタルスチルカメラ１１の制御部は次のステップＳＰ１３に移り、カード型半導体記憶装置１へのバスステート信号によりバスステートをバスステートＢＳ０にセットし、続いてステップＳＰ１４に移り、次のバスステートＢＳ１から８ビットパラレル転送モードによるデータ通信を開始する。

ところでかかるステップＳＰ１１で否定結果が得られると、このときデジタルスチルカメラ１１の制御部は、カード型半導体記憶装置１への電源供給を中止して、データ転送モード選択処理手順ＲＴ１を終了するようになされている。

（５）動作及び効果
以上の構成において、このカード型半導体記憶装置１には、デジタルスチルカメラ１１との間でデータを送受するための端子として、筐体２の端部に設けられた第３、第４、第５、第７帯状端子Ｔ（３、４、５、７）に加えて、第１１、第１２、第１３、第１４帯状端子Ｔ（１１、１２、１３、１４）を設けるようにした。

これにより、デジタルスチルカメラ１１との間でデータを送受するための端子数を４つから８つに増やすことができ、かくしてデータ転送クロック（クロック発生器３０１により生成されるクロック信号）の周波数を上げることなくデータ転送速度を向上させることができる。

またこのカード型半導体記憶装置１においては、これら第１１、第１２、第１３、第１４帯状端子Ｔ（１１、１２、１３、１４）を、例えば、既存の帯状端子Ｔ（１〜１０）のそれぞれの間に割り込ませて設けるようなことはせずに、第３、第４、第５、第７帯状端子Ｔ（３、４、５、７）よりも筐体２の中央側に、当該第３、第４、第５、第７帯状端子Ｔ（３、４、５、７）のそれぞれと並ぶようにして設けるようにした。これによりこのカード型半導体記憶装置１によれば、従来のカード型半導体記憶装置と同じ形状の筐体２に対し、第３、第４、第５、第７帯状端子Ｔ（３、４、５、７）を、従来と配設場所を変更しないようにして設けることができる。またその他の帯状端子についても、従来のカード型半導体記憶装置１と同じ配設場所に設けることができる。

またこのカード型半導体記憶装置１においては、図２に示すように、第３、第４、第５、第７帯状端子Ｔ（３、４、５、７）が筐体２の短辺側端部から少なくとも長さＬを確保するようにして設けられ、かつ、これらよりも筐体２の中央側に第１１、第１２、第１３、第１４帯状端子Ｔ（１１、１２、１３、１４）が設けられている。ここで、図１４に示した従来のデジタルスチルカメラの端子接続部１０１は、カード型半導体記憶装置１Ｘの筐体２Ｘの短辺側端部から長さＬまでの範囲内で、各帯状端子Ｔと接続するようになされている。従って本実施の形態のカード型半導体記憶装置１が、従来のデジタルスチルカメラに装着された場合、当該従来のデジタルスチルカメラの端子接続部１０１が、第１１、第１２、第１３、第１４帯状端子Ｔ（１１、１２、１３、１４）に接することなく、第３、第４、第５、第７帯状端子Ｔ（３、４、５、７）に対して確実に接続される。

この結果このカード型半導体記憶装置１は、シリアル転送モード及び４ビットパラレル転送モードにのみ対応している従来のデジタルスチルカメラのカード挿入孔１００に挿入可能であり、また挿入された際には当該従来のデジタルスチルカメラの端子接続部１０１に対して、第１〜第１０帯状端子Ｔ（１〜１０）が確実に接続される。

このようにしてこのカード型半導体記憶装置１は、筐体２の形状及び端子の配設場所について、従来のカード型半導体記憶装置１Ｘとの互換性がとられている。

さらにこのカード型半導体記憶装置１においては、デジタルスチルカメラ１１とグランドレベルを共通にするための端子（ＶＳＳ）として、従来のカード型半導体記憶装置１Ｘと同じ場所に配設された第１及び第１０帯状端子Ｔ（１、１０）を用いており、またデジタルスチルカメラ１１からの電源供給を受ける端子（ＶＣＣ）として、従来のカード型半導体記憶装置１Ｘと同じ場所に配設された第９帯状端子Ｔ９を用いている。また電源供給の電圧範囲を、従来と同様に２．７〜３．６［Ｖ］に対応させるようにした。

このようにしてこのカード型半導体記憶装置１は、電源供給について、従来のカード型半導体記憶装置１Ｘとの互換性がとられている。

さらにこのカード型半導体記憶装置１においては、デジタルスチルカメラ１１に対して正常に挿入されたか否かを検出する際に用いる挿抜検出用の端子（ＩＮＳ）として、従来のカード型半導体記憶装置１Ｘと同じ場所に配設された第６帯状端子Ｔ６を用いている。また、この挿抜検出の手法も従来と同様である。

このようにしてこのカード型半導体記憶装置１は、挿抜検出について、従来のカード型半導体記憶装置１Ｘとの互換性がとられている。

一方かかるデジタルスチルカメラ１１は、図１１のフローチャートにより説明したように、カード型半導体記憶装置１が正常に装着されると、当該カード型半導体記憶装置１とシリアル転送モードによりデータ通信を開始する。次いでデジタルスチルカメラ１１は、当該カード型半導体記憶装置１のレジスタ部２３から読み出したＩＦ_ＭＯＤＥレジスタ値が「１１１」である場合にのみ、当該カード型半導体記憶装置１との間で８ビットパラレル転送モードによりデータ通信を開始し、ＩＦ_ＭＯＤＥレジスタ値がそれ以外（「００１」や「０１１」）である場合は、従来から存在するデータ転送モード（「シリアル転送モード」や「４ビットパラレル転送モード」）によりデータ通信するようになされている。

この結果このデジタルスチルカメラ１１は、本実施の形態のカード型半導体記憶装置１だけでなく、従来のカード型半導体記憶装置１Ｘとも確実にデータ通信することができる。

以上の構成によれば、このカード型半導体記憶装置１においては、従来のカード型半導体記憶装置１Ｘとの互換性を確保しつつ、デジタルスチルカメラ１１との間でデータを送受するための端子数を４つから８つに増やすことができる。この結果、データ転送クロックの周波数を上げることなくデータ転送速度を向上させ得るカード型半導体記憶装置１を実現することができる。

なお本実施の形態の場合このカード型半導体記憶装置１は、デジタルスチルカメラ１１とシリアル転送モードでデータ通信する場合、第３切換制御信号Ｓ３及び第６切換制御信号Ｓ６により、第２２〜第２４出力バッファＯＢ（２２〜２４）及び第６１〜第６４出力バッファＯＢ（６１〜６４）をデータ出力中止状態に遷移させるようになされている。またこの際デジタルスチルカメラ１１は、第２切換制御信号Ｓ２及び第５切換制御信号Ｓ５により、第２〜第４出力バッファＯＢ（２〜４）及び第５１〜第５４出力バッファＯＢ（５１〜５４）をデータ出力中止状態に遷移させるようになされている。これによりシリアル転送モード時、第１接続ラインＬ１以外で余計なデータ送受が行われてしまうことを確実に回避することができ、かくしてカード型半導体記憶装置１が誤作動してしまうことを確実に防止することができる。

また本実施の形態の場合このカード型半導体記憶装置１は、デジタルスチルカメラ１１と４ビットパラレル転送モードでデータ通信する場合、第６切換制御信号Ｓ６により、第６１〜第６４出力バッファＯＢ（６１〜６４）をデータ出力中止状態に遷移させるようになされている。またこの際デジタルスチルカメラ１１は、第５切換制御信号Ｓ５により、第５１〜第５４出力バッファＯＢ（５１〜５４）をデータ出力中止状態に遷移させるようになされている。これにより４ビットパラレル転送モード時、第１〜第４接続ラインＬ（１〜４）以外で余計なデータ送受が行われてしまうことを確実に回避することができ、かくしてカード型半導体記憶装置１が誤作動してしまうことを確実に防止することができる。

（６）他の実施の形態
なお上述の実施の形態においては、カード型半導体記憶装置１とデータ通信する電子機器として、デジタルスチルカメラ１１を適用する場合について述べたが、本発明はこれに限らず、カード型半導体記憶装置１の帯状端子Ｔを介して当該カード型半導体記憶装置１とデータ通信することができれば、パーソナルコンピュータやＰＤＡ（Personal Digital Assistance）や携帯電話機やビデオレコーダ等のこの他種々の電子機器を適用することができる。

また上述の実施の形態においては、電子機器とデータ通信する通信装置として、電子機器（デジタルスチルカメラ１１）から受信したデータを内部の半導体メモリに記憶するカード型半導体記憶装置１を適用する場合について述べたが、本発明はこれに限らず、電子機器とデータ通信するための帯状端子Ｔを有していれば、例えば無線ＬＡＮ用のカード型通信装置などこの他種々の通信装置を適用することができる。

なお上述の実施の形態においては、デジタルスチルカメラ１１との間でデータを送受するための端子として、筐体の端部に設けられていた既存の帯状端子Ｔ（１〜１０）に加えて、新たに４つの帯状端子Ｔ（１１〜１４）を設ける場合について述べたが、本発明はこれに限らず、従来のデジタルスチルカメラ等と接続し得るように第１〜第１０帯状端子Ｔ（１〜１０）を残すようにすれば、これ以上の帯状端子Ｔを設けるようにしても良い。例えば、図２との対応部分に同一符号を付して示す図１２に示すように、新たに第１５〜第１８帯状端子Ｔ（１５〜１８）を設けるようにしても良い。また、筐体２の裏面側だけでなく筐体２の表面側に帯状端子Ｔをさらに設けるようにしても良い。

因みにこの図１２に示すカード型半導体記憶装置においては、第２帯状端子Ｔ２Ｙが、筐体２Ｙの短辺側端部から筐体２Ｙの中央側に向かって、少なくとも長さＬを確保するようにして筐体２Ｙの長手方向と一致する方向ａに延長して形成されている。そしてこの第２帯状端子Ｔ２Ｙよりも筐体２Ｙの中央側には、絶縁部２Ｅを介して、第１５帯状端子Ｔ１５が当該第２帯状端子Ｔ２Ｙと並ぶようにして設けられている。また第６、第８、第９帯状端子Ｔ（６Ｙ、８Ｙ、９Ｙ）のそれぞれも、筐体２Ｙの短辺側端部から筐体２Ｙの中央側に向かって、少なくとも長さＬを確保するようにして筐体２Ｙの長手方向と一致する方向ａに延長して形成されている。そして第６、第８、第９帯状端子Ｔ（６Ｙ、８Ｙ、９Ｙ）よりも筐体２Ｙの中央側には、絶縁部２Ｆ、２Ｇ、２Ｈを介して、第１６、第１７、第１８帯状端子Ｔ（１６、１７、１８）がこれら第６、第８、第９帯状端子Ｔ（６Ｙ、８Ｙ、９Ｙ）と並ぶようにしてそれぞれ設けられている。

さらに上述の実施の形態においては、図１１のステップＳＰ７で肯定結果が得られた際、デジタルスチルカメラ１１とカード型半導体記憶装置１とを、４ビットパラレル転送モードによりデータ通信させる場合について述べたが、本発明はこれに限らず、例えば、シリアル転送モードによりデータ通信させるようにしても良い。またステップＳＰ１１で肯定結果が得られた際、デジタルスチルカメラ１１とカード型半導体記憶装置１とを、８ビットパラレル転送モードによりデータ通信させる場合について述べたが、本発明はこれに限らず、例えば、シリアル転送モード又は４ビットパラレル転送モードによりデータ通信させるようにしても良い。

さらに上述の実施の形態においては、筐体の端部に設けられた端部データ通信端子として帯状でなる帯状端子Ｔ（３、４、５、７）を適用し、また、端部データ通信端子よりも筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子として帯状でなる帯状端子Ｔ（１１、１２、１３、１４）を適用する場合について述べたが、本発明はこれに限らず、端部データ通信端子や中央側データ通信端子として、この他種々の形状でなる端子を適用するようにしても良い。

さらに上述の実施の形態においては、電子機器からデータ通信端子群（帯状端子Ｔ）を介して受信したデータを記録するメモリとして、フラッシュメモリに相当する半導体メモリ部２０を適用する場合について述べたが、本発明はこれに限らず、電子機器からのデータを記憶することができれば、ＲＡＭ（Random Access Memory）やハードディスクドライブ等の種々の記憶装置を適用するようにしても良い。

さらに上述の実施の形態においては、端部データ通信端子及び中央側データ通信端子の両方を介してデータ通信し得るか否かを示したデータ（ＩＦ_ＭＯＤＥレジスタ値）を記憶する記憶手段として、レジスタ部２３を適用する場合について述べたが、本発明はこれに限らず、半導体メモリ部２０等のこの他種々の記憶装置を適用するようにしても良い。

さらに上述の実施の形態においては、通信装置（カード型半導体記憶装置１）の記憶手段（レジスタ部２３）に記憶されるデータ（ＩＦ_ＭＯＤＥレジスタ値）を、端部データ通信端子を介して読み出す読出手段として、デジタルスチルカメラ１１側の端子接続部Ｐ及びインターフェース部４０等を適用する場合について述べたが、本発明はこれに限らずこの他種々の構成を適用することができる。

さらに上述の実施の形態においては、通信装置（カード型半導体記憶装置１）が端部データ通信端子及び中央側データ通信端子の両方を介してデータ通信し得ることを認識した場合、当該端部データ通信端子及び当該中央側データ通信端子の両方を介して通信装置とデータ通信する通信手段として、データ転送モード選択処理手順ＲＴ１を実行するデジタルスチルカメラの制御部（ＣＰＵ（Central Processing Unit）等に相当する）を適用する場合について述べたが、本発明はこれに限らずこの他種々の構成を適用することができる。

さらに上述の実施の形態においては、電子機器（デジタルスチルカメラ１１）と端部データ通信端子を介してデータを送受する第１のデータ送受部として、第１〜第４接続ラインＬ（１〜４）に接続される第２１〜第２９フリップフロップ回路Ｆ（２１〜２９）を適用し、また、電子機器と中央側データ通信端子を介してデータを送受する第２のデータ送受部として、第１１〜第１４接続ラインに接続される第６１〜第６８フリップフロップ回路Ｆ（６１〜６８）を適用する場合について述べたが、本発明はこれに限らずこの他種々の構成を適用することができる。また、端部データ通信端子のみを介して電子機器とデータ通信する場合、第２のデータ送受部側からのデータを電子機器に対して出力させないように制御する出力制御手段として、第６１〜第６４出力バッファＯＢ（６１〜６４）を適用する場合について述べたが、本発明はこれに限らずこの他種々の構成を適用することができる。

本発明は、電子機器に装着されている際に当該電子機器から送出されるデータを受信し、これを内部の半導体メモリに記憶し得るようになされた半導体記憶装置等に利用することができる。

本実施の形態における通信システムの全体構成を示す略線図である。 カード型半導体記憶装置の構成を示す略線図である。 カード型半導体記憶装置がカード挿入孔に挿入されて装着された様子（１）を示す略線図である。 カード型半導体記憶装置がカード挿入孔に挿入されて装着された様子（２）を示す略線図である。 カード型半導体記憶装置の回路構成を示す略線図である。 デジタルスチルカメラとカード型半導体記憶装置との接続構成（１）を示す略線図である。 デジタルスチルカメラとカード型半導体記憶装置との接続構成（２）を示す略線図である。 デジタルスチルカメラとカード型半導体記憶装置との接続構成（３）を示す略線図である。 ライト時のタイムチャート（１）である。 リード時のタイムチャート（１）である。 データ転送モード選択処理手順を示すフローチャートである。 他の実施の形態を示す略線図である。 従来のカード型半導体記憶装置の構成を示す略線図である。 カード型半導体記憶装置がカード挿入孔に挿入されて装着された様子（３）を示す略線図である。 デジタルスチルカメラとカード型半導体記憶装置との接続構成（４）を示す略線図である。 デジタルスチルカメラとカード型半導体記憶装置との接続構成（５）を示す略線図である。 ライト時のタイムチャート（２）である。 リード時のタイムチャート（２）である。

符号の説明

１……カード型半導体記憶装置、２……筐体、１０……通信システム、１１……デジタルスチルカメラ、１２……カード挿入孔、Ｔ……帯状端子、Ｐ……端子接続部、ＲＴ１……データ転送モード選択処理手順。

Claims (9)

1. 電子機器と、当該電子機器とデータ通信する通信装置とからなる通信システムであって、
   上記通信装置は、
   上記電子機器に接続されるデータ通信端子群を有し、
   上記データ通信端子群は、
   上記通信装置の筐体の端部に設けられた端部データ通信端子と、
   上記端部データ通信端子よりも上記筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子と
   を具えることを特徴とする通信システム。
2. 上記通信装置は、
   上記電子機器から上記データ通信端子群を介して受信したデータを記憶するメモリを具える
   ことを特徴とする請求項１に記載の通信システム。
3. 上記通信装置は、
   上記端部データ通信端子及び上記中央側データ通信端子の両方を介してデータ通信し得るか否かを示したデータを記憶する記憶手段
   を具え、
   上記電子機器は、
   上記通信装置の上記記憶手段に記憶される上記データを、上記端部データ通信端子を介して読み出す読出手段と、
   上記読出手段により読み出した上記データに基づいて、上記通信装置が上記端部データ通信端子及び上記中央側データ通信端子の両方を介してデータ通信し得ることを認識した場合、当該端部データ通信端子及び当該中央側データ通信端子の両方を介して上記通信装置とデータ通信する通信手段と
   を具えることを特徴とする請求項１に記載の通信システム。
4. 上記通信装置は、
   上記電子機器と上記端部データ通信端子を介してデータを送受する第１のデータ送受部と、
   上記電子機器と上記中央側データ通信端子を介してデータを送受する第２のデータ送受部と
   上記端部データ通信端子のみを介して上記電子機器とデータ通信する場合、上記第２のデータ送受部側からのデータを上記電子機器に対して出力させないように制御する出力制御手段と
   を具えることを特徴とする請求項１に記載の通信システム。
5. データ通信先の電子機器に接続されるデータ通信端子群を有し、
   上記データ通信端子群は、
   筐体の端部に設けられた端部データ通信端子と、
   上記端部データ通信端子よりも上記筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子と
   を具えることを特徴とする通信装置。
6. 上記電子機器から上記データ通信端子群を介して受信したデータを記憶するメモリを具える
   ことを特徴とする請求項５に記載の通信装置。
7. 上記通信装置は、
   上記電子機器により上記端部データ通信端子を介して読み出されるデータであって、上記端部データ通信端子及び上記中央側データ通信端子の両方を介してデータ通信し得るか否かを示した上記データを記憶する記憶手段を具える
   ことを特徴とする請求項５に記載の通信装置。
8. 上記電子機器と上記端部データ通信端子を介してデータを送受する第１のデータ送受部と、
   上記電子機器と上記中央側データ通信端子を介してデータを送受する第２のデータ送受部と
   上記端部データ通信端子のみを介して上記電子機器とデータ通信する場合、上記第２のデータ送受部側からのデータを上記電子機器に対して出力させないように制御する出力制御手段と
   を具えることを特徴とする請求項５に記載の通信装置。
9. 通信装置の筐体の端部に設けられた端部データ通信端子及び上記端部データ通信端子よりも上記筐体の中央側に当該端部データ通信端子と並ぶようにして設けられた中央側データ通信端子からなるデータ通信端子群を介して、上記通信装置とデータ通信する電子機器であって、
   上記通信装置の記憶手段に記憶される、上記端部データ通信端子及び上記中央側データ通信端子の両方を介してデータ通信し得るか否かを示したデータを、上記記憶手段から上記端部データ通信端子を介して読み出す読出手段と、
   上記読出手段により読み出した上記データに基づいて、上記通信装置が上記端部データ通信端子及び上記中央側データ通信端子の両方を介してデータ通信し得ることを認識した場合、当該端部データ通信端子及び当該中央側データ通信端子の両方を介して上記通信装置とデータ通信する通信手段と
   を具えることを特徴とする電子機器。
   

Images