TWI476779B - 無關於在串列互連中的混合裝置類型而產生識別碼之系統、設備及方法 - Google Patents

無關於在串列互連中的混合裝置類型而產生識別碼之系統、設備及方法 Download PDF

Info

Publication number
TWI476779B
TWI476779B TW096146278A TW96146278A TWI476779B TW I476779 B TWI476779 B TW I476779B TW 096146278 A TW096146278 A TW 096146278A TW 96146278 A TW96146278 A TW 96146278A TW I476779 B TWI476779 B TW I476779B
Authority
TW
Taiwan
Prior art keywords
serial
devices
output
decision
receiving
Prior art date
Application number
TW096146278A
Other languages
English (en)
Other versions
TW200836210A (en
Inventor
Hong Beom Pyeon
Hakjune Oh
Jin-Ki Kim
Shuji Sumi
Original Assignee
Conversant Intellectual Property Man Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Man Inc filed Critical Conversant Intellectual Property Man Inc
Publication of TW200836210A publication Critical patent/TW200836210A/zh
Application granted granted Critical
Publication of TWI476779B publication Critical patent/TWI476779B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Information Transfer Systems (AREA)

Description

無關於在串列互連中的混合裝置類型而產生識別碼之系統、設備及方法 相關申請案的交互參照
本案主張2006年12月6日申請之美國臨時專利案No.60/868,773、2007年2月13日申請之美國臨時專利案No.60/889,572、以及2007年3月28日申請之專利案No.11/692,452的優先權。
本發明一般關於半導體裝置系統。本發明尤其關於於混合類型之串列互連裝置產生裝置識別碼之設備及方法。
目前電子裝備使用半導體裝置，例如記憶體裝置以及處理裝置。例如，行動電子產品，例如數位相機、可攜數位助理、可攜影音播放器、行動終端，都持續需求大量儲存記憶體，尤其是大幅增加容量及速度功能的非揮發性記憶體。因為資料被保存於缺乏電力中，藉此延伸電池壽命，故非揮發性記憶體以及硬碟機受歡迎。
儘管現存的記憶體裝置操作於可充分符合許多消費電子裝備的速度，但是該等記憶體裝置可能不符合於未來電子產品及其它產品，其想要高資料速度。例如，一行動多媒體裝置，其紀錄高解析度動畫，可能需求程式通量優於目前記憶體技術的一記憶體模組。雖然這樣一解決方案看似淺顯易懂，這樣高頻率下訊號品質是個問題，使得在記 憶體的操作頻率上設定一實際的限制。該記憶體使用一組並列輸入/輸出(I/O)接腳與其它組件通訊，其接腳數量決定於該想要組態。該I/O接腳接收命令指令並輸入資料並提供輸出資料。這是一般熟知的並列介面。高速度操作可能導致有害的通訊效應，例如串音、訊號失真及訊號衰減，其等降低訊號品質。
為了實現系統板上更高密度以及更快的操作，有兩個設計技術可行：多點下傳以及串列互連組態。這些設計技術可能被用於克服，決定硬碟及記憶體系統間記憶體互換的成本及操作效率的密度爭議。然而，相對於該記憶體的串列互連，多點下傳組態有其缺點。例如，如果各個接腳的負載效應，使得該多點下傳記憶體系統的數量增加，則因為電線的電阻器－電容器負載及該記憶體裝置的接腳電容導致的多點下傳連接，使得延遲時間亦會增加以至於多點下傳的整體效能降低。一串列連接可能提供一串列互連組態，藉由串列互連以有效控制命令位元、位址位元、及資料位元。在串列互連組態中，各個裝置藉由一裝置識別碼或一裝置位址加以識別。
依照本發明之一觀點，有提供一系統，其包含：一單一處理器可輸出一串列輸出訊號及接收一串列輸出訊號；以及一混合類型的第一至第N裝置的串列互連組態，N係一大於一的整數。各該等裝置具有一串列輸入連接及一串 列輸出連接。各該等裝置可決定一裝置類型(DT)，並提供該DT及一裝置識別碼(ID)的合併。該等裝置之其一的串列輸入連接，係耦接至該訊號處理器或一前一裝置的串列輸出連接。該等裝置之其一的串列輸出連接，係耦接至一下一裝置的串列輸入連接或該訊號處理器。來自該訊號處理器的提供至該第一裝置之串列輸入連接的串列訊號，係修改或非修改，經由該N個裝置加以傳播。該傳播的串列輸入訊號，係從該第N裝置的串列輸出連接而輸出，以作為由該訊號處理器所接收的串列輸出訊號。
例如，各該等裝置包含：一接收器，用以接收經由該裝置的串列輸入連接所提供的一ID及一DT；一決定器，用以決定來自該接收DT的該裝置的DT；一輸出ID提供器，用於反應於一決定結果以輸出一ID；一資訊提供器，用以提供該接收DT及該輸出ID的合併；以及一裝置類型提供器，用於提供相關於該裝置的裝置類型資訊以作為一參考DT。
有益地，該輸出ID提供器包含：一計算器，用以基於該接收ID及一預定值，以執行一計算，以產生一計算ID；以及一選擇器，用於反應該決定結果，以選擇該接收ID或該計算ID，該選擇的ID係由該ID提供器加以輸出。
例如，該決定器包含一比較器，其用於比較該接收DT與該參考DT，以提供該決定結果。一選擇器可反應於該決定結果，以選擇該接收ID或該計算ID。該選擇的ID 係輸出至該資訊提供器。
有益地，該DT及ID係作為一封包以發送。例如，該封包包含一ID產生命令。一封包解譯器可解譯該ID產生命令及該接收DT。
該資訊提供器更可包含一合併器，其用以合併該ID產生命令、該DT、及該ID；以及一封包輸出提供器，其用以提供該合併的命令、DT、及ID，以作為一封包。依照本發明的另一觀點，有提供一用於指定一裝置識別碼的方法，該裝置識別碼係用於串列互連組態中的混合類型的複數裝置，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接。該方法包含：經由該第一裝置的串列輸入連接，以接收一裝置識別碼(ID)；執行一第一決定，其係是否該裝置的DT包含對應於一包含所有裝置類型的預定資料，以提供一第一決定結果；以及一第二決定結果，其係該裝置的DT反應於該接收DT，以提供一第二決定結果；以及反應於該第一及第二決定結果，以輸出一裝置ID。
例如，該執行的步驟包含：執行該第一決定，是否該裝置的接收DT匹配一預定資料；以及執行該第二決定，其係是否該接收DT匹配一相關於該裝置的參考DT。該第一決定的步驟包含：提供一預定值作為該預定資料，其對應於任何該等裝置的類型。執行該第二決定的步驟包含：程式化地提供該參考DT。
有益地，該第一決定係藉由一用於解碼該接收DT的解碼器加以執行，以於該預定資料被偵測之時產生該第一決定結果。該第二決定係藉由一用於比較該接收DT與該提供參考DT的比較器加以執行，以提供一第二決定結果。另一方案，該第一決定係藉由另一用於比較該接收DT與預定資料的比較器加以執行，以作出是否該預定資料係包含在該接收ID的一決定。
依照本發明之更進一步的觀點，有提供一用以指定一裝置識別碼於一第一裝置的設備，該第一裝置在一串列互連組態中耦接至一第二裝置，該第一裝置具有一串列輸入連接，其耦接至在串列互連組態中之一前一裝置的串列輸出連接。該第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接，該等裝置係不同類型。該等裝置包含：一接收器，用以經由該裝置的串列輸入連接，以接收一ID及一裝置類型(DT)；一決定器，用以執行：一第一決定，其係是否該裝置的DT包含對應於一包含所有裝置類型的預定資料，以提供第一決定結果；及一第二決定，其係該裝置的DT基於該接收DT，以提供一第二決定結果；以及一輸出ID提供器，用於反應於該第一及第二決定結果，以輸出一裝置識別碼(ID)。
例如，該輸出ID提供器包含；一計算器，用以執行該接收ID與一預定值的計算；及一選擇器，用於依據該決定結果，以選擇該接收ID或該計算ID，該選擇的ID係經由該裝置的輸出連接加以輸出。
該等設備更可包含一裝置類型提供器，用以提供該裝置的裝置類型資訊(DTI)。例如，該決定器包含：一第一比較器，用以比較該接收DT與該預設值，以提供該第一決定結果；及一第二比較器，用以比較該接收DT與該提供DTI，以提供該第二決定結果。
依據本發明甚至更進一步的觀點，有提供一系統，其包含在串列互連組態中的混合類型的複數裝置，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接。至少該等裝置之其一包含：一接收器，用於經由該裝置的串列輸入連接，以接收一裝置識別碼(ID)及一裝置類型(DT)；一決定器，用以基於該接收DT或基於是否該裝置的DT包含對應於一包含所有裝置類型的預定資料，而決定該裝置的DT；以及一輸出ID提供器，用於反應該決定結果，以輸出一ID。
依據本發明甚至更進一步的觀點，有提供一種用以指定一裝置識別碼的方法，該裝置識別碼用於在串列互連組態中的混合類型的複數裝置，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接。該方法包含：提供一裝置類型(DT)至一裝置；保存該提供DT於該裝置；決定是否該DT匹配一相關於該裝置的參考DT；決定是否該裝置的DT包含一對應於包含所有裝置類型的預定資料；輸出一裝置識別碼(ID)至串列 互連組態中的裝置的其一，經由該裝置的串列輸入連接；及於提供該ID的裝置中，反應於該裝置的決定結果，以實行一ID指定。
依據本發明甚至更進一步的觀點，有提供一種用於指定一裝置識別碼的方法，該裝置識別碼相關於混合類型的N個裝置的串列互連組態，N為大於一的整數，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接。該方法包含：決定一裝置類型(DT)於各該等裝置；提供一串列輸入訊號至該串列互連組態的第一裝置，該串列輸入訊號係修改或非修改，經由該N個裝置傳播；以及反應於從該第N裝置提供至該訊號處理器的串列輸出訊號，以辨識一最後裝置識別碼(ID)。
例如，該辨識的步驟包含：反應於該辨識的最後ID，以執行該等裝置的數量的辨識。
依據本發明甚至更進一步的觀點，有提供一種用於混合類型的N個裝置的串列互連組態的方法，N為大於一的整數，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接。各該等裝置決定一裝置類型(DT)，以及提供該DT及一裝置識別碼(ID)的合併。該方法包含：提供一串列輸入訊號至該串列互連組態的第一裝置，該串列輸入訊號係修改或非修改，經由該N個裝置傳播；且接收一提供自該第N裝置的串列輸 出訊號。
例如，該接收的步驟包含：辨識一包含在該傳播之串列輸入訊號的ID號碼，該串列輸入訊號來自第N裝置的串列輸出連接。
有益地，該提供的步驟包含：將一唯一DT連同一包含在該串列輸入訊號中的初始ID號碼，提供至該串列互連組態的第一裝置，該唯一DT匹配任何該等裝置的類型，該傳播的串列輸入訊號包含一ID號碼，其反應於一決定結果以被該裝置修改。該辨識的步驟包含：從該第N裝置接收該包含ID號碼的傳播的串列輸出訊號及該唯一DT；以及基於該接收的ID號碼，以辨識在該串列互連組態中的該等裝置的數量。
該提供步驟更可包含：提供一ID產生命令；及合併該ID產生命令、該初始ID號碼、及該唯一DT。有益地，該DT及ID作為一封包而發送。
依據本發明甚至更進一步的觀點，有提供一機械可讀媒體以儲存命令與指令，其在執行之時，使一處理器執行從在一串列互連中的混合類型的N個裝置的最後裝置，接收一輸出訊號的方法，N為大於一的整數，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接。各該等裝置決定一裝置類型(DT)，以及提供該DT及一裝置識別碼(ID)的合併。該方法包含：提供一串列輸入訊號至該串列互連組態的第一裝置，該 串列輸入訊號係修改或非修改，經由該N個裝置傳播；且接收一提供自該第N裝置的串列輸出訊號。
依據本發明甚至更進一步的觀點，有提供一機械可讀媒體以儲存命令與指令，其在執行之時，使一處理器執行指定一裝置識別碼(ID)給在一串列互連組態中的混合類型的複數裝置的方法，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接。該方法係適用於至少該等裝置之其一。該方法包含：經由該第一裝置的串列輸入連接，以接收一ID及一裝置類型(DT)；執行：一第一決定，其係該裝置的DT是否包含對應於一包含所有裝置類型的預定資料，以提供一第一決定結果；以及一第二決定，其係該裝置的DT反應於該接收DT，以提供一第二決定結果；以及輸出一裝置ID，其反應於該第一及第二決定結果。
依照一實施例，有提供複數的混合類型的記憶體裝置，其等係串列互連。該等裝置係，例如，隨機存取記憶體以及快閃記憶體。各裝置具有在其裝置類型上的裝置類型資訊。一ID產生命令、一特定裝置類型(DT)、及一裝置識別碼(ID)，係藉由一記憶體控制器提供至一裝置，其決定該給予DT是否匹配該裝置的DT。如果兩者之間有一匹配，則一ID的加法被執行於該裝置，以產生一ID。如果是非DT匹配，則沒有加法被執行於該裝置(即，該ID產生被省略或旁路)。該加過ID(該產生ID)或該給 予ID(該非計算ID)，係被選擇，且該選擇ID連同該給予DT，係被發送至該串列互連組態中的下一裝置。此種一裝置類型匹配決定以及ID產生或旁路，係被執行在該串列互連組態中的所有裝置。關於提供至該等互連裝置的裝置類型、ID，係串列地產生。包含該DT、該ID、及一ID產生命令的該串列輸入(SI)，係以一封包基準被發送至下一裝置。該裝置控制器可反應於接收自該最後裝置的ID，以辨識一DT的總數量。在一案例，其中“不在乎”DT被提供至該等互連裝置，ID係串列地產生，而該等互連裝置的總數量係無關於DT的不同而被辨識。
依照一實施例，有提供用於混合類型的串列互連的記憶體裝置，且依據該等裝置類型的一ID產生或省略功能。該等裝置可為隨機存取記憶體，例如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、磁阻式隨機存取記憶體(MRAM)，以及快閃記憶體，例如NAND－、NOR－、及AND－類型。
藉由回顧下列本發明之特定實施例的敘述以及其附圖，本發明的其它觀點以及特徵，將顯明於此技術領域具有通常知識者。
在以下本發明的實施方法中，參考是針對形成此處的一部分的關聯圖式製作，且該部分係藉由說明本發明可實踐之實施例來顯示。這些實施例說明充分詳細，可讓熟知 習知技術者實踐本發明，以及可理解其它實施例可被利用，且在不違背本發明的領域，其邏輯上、電學上及其它方面的改變可被實行。因此，該下列的實施方式並不作為一限制觀點，以及本發明的範圍被定義於該附加的申請專利範圍。
一般來說，本發明提供用於在串列互連裝置中產生裝置識別碼的裝置以及方法。
一些記憶體副系統以串列介面使用多個記憶體裝置，例如複數的快閃記憶體裝置。在此，命令字串可被給予於所有該等裝置，甚至該命令僅可被該等裝置之一執行。為了選出該命令執行於其上的該裝置，該命令字串可包含一裝置識別碼(ID)或可識別該命令針對的記憶體裝置之一裝置位址。接收該命令字串的各個裝置，比較包含於該命令字串中的ID與相關於該裝置的一ID。如果該兩者匹配，則該裝置認定該命令針對於該裝置並執行該命令。
上述描述的安排需要指定一ID給各個裝置。可用於指定一ID給一裝置的一技術，係將一內部唯一的ID硬線於該裝置中。然而，此辦法的一缺點是如果大量的裝置被使用，則該ID的尺寸勢必很大以確保各個裝置可包含一唯一的ID。管理一大尺寸的ID可能增加顯著的複雜性於該裝置，而增加生產該裝置的成本。此外，回收相關於該等裝置的不再使用的ID更增加此方案的複雜性
指定ID給該等裝置的另一辦法需要外部地硬線一ID給各個裝置。在此，藉由硬線多個裝置上的接腳至特定狀 態以指定一ID給該裝置，該ID可被指定。該裝置讀取該等接腳狀態並從該讀取狀態指定其ID。然而，此辦法的一缺點是需要外部接腳以指定ID給各個裝置。此可增加複雜性，例如保存該等記憶體裝置的印刷電路板(PCBs)。此辦法的另一缺點是需要將接腳用於ID的指定。此可消耗可用於其他更好用途的珍貴資源。此外，比起如果不將接腳用於指定ID，將接腳用於ID的指定需要用於該裝置之更大的接腳指定表(footprint)。
至少一些本發明的實施例克服至少一些這些短處。至少一些範例實施例自動指定一ID給一裝置，例如在串列互連組態中，係於不需要裝置的特殊內部或是外部硬線之方式中。依照敘述於此的該技術之一個觀點，一輸入訊號被傳送至在包含使用輸入的多個裝置的配置(例如：一串列互連組態)中之一第一裝置，該輸入亦被用於輸入其它資訊(例如：資料，命令，控制訊號)至該第一裝置中。一產生器反應於該輸入訊號以產生一ID。一傳送器藉由該第一裝置的串列輸出，將相關於該ID的輸出訊號傳送至一第二裝置。該串列輸出亦可被第一裝置用於輸出其它資訊(例如：訊號，資料)至該組態中的另一裝置。
在描述於此的該技術的一實施例中，於混合類型的記憶體裝置的一串列互連組態的一裝置中，一寫入ID操作被啟動，導致該裝置產生一ID。第一裝置藉由獲取一或多個該第一裝置的輸入的狀態，以接收裝置類型(DT)上的資訊及第一值。如果該接收DT匹配該第一裝置的裝置 類型，則從該第一值產生一ID，該產生可能包含將該第一值置入相關於該裝置的儲存器中(例如：一ID暫存器)。該第一裝置從該獲取狀態產生第二值。該第一裝置，經由在串列互連組態中的該第一裝置至一第二裝置的輸出，以輸出第二值。該第二裝置輸入該第一裝置所輸出之值，並重複此一過程以產生ID。
現在本發明的實施例，將連同一個封包基準下的ID產生，一併說明。其中在ID產生操作期間，一ID產生命令經由該等串列互連裝置被串列傳輸。一裝置反應於時脈，於該處的串列輸入，接收串列封包基準的命令，並解譯這些命令以作ID產生。封包基準的ID產生，揭露於2006年9月29日申請的美國專利案11/529,293，其標題為“用於串列互連裝置的封包基準的ID產生”，其內容藉由參考，整個合併於此。用於混合類型之記憶體裝置的之串列互連組態的ID產生之詳述，其揭露於2007年1月31日申請之美國臨時專利案N0.60/887,401，亦藉由參考將內容整個合併於此。
第1圖顯示，本發明的實施例所實施的，包含串列互連組態中之混合類型之複數(N)裝置的系統以及一記憶體控制器。在此特定範例中，N為16且16個裝置被串列互連。該等裝置的類型係為混合，且包含於該串列互連組態中的該等記憶體裝置係為任何記憶體的類型，例如隨機存取記憶體及快閃記憶體。例如，該等隨機存取記憶體為DRAM、SRAM及MRAM，且該等快閃記憶體為NAND－類 型、NOR－類型、AND－類型及其它類型的快閃記憶體。在顯示於第1圖的此特定範例中，裝置1、3、5、12及16為NAND快閃記憶體；裝置2、4及11為NOR快閃記憶體；裝置6、10及13為DRAM裝置。一訊號處理器，例如一記憶體控制器110，被連接於該串列互連組態中的該第一及最後裝置。該記憶體控制器110從其訊號輸出連接(SOC)，發送一串列輸入SI至裝置1，120－1，且於其訊號輸入連接(SIC)，接收來自裝置16，120－16，的一串列輸出SO。
顯示於第1圖中的該串列互連組態，僅包含NAND及NOR快閃裝置及DRAM、SRAM、及MRAM等裝置。那些習知技術，可理解如顯示於第1圖中的串列互連組態可包含任何其它類型的記憶體裝置。
該作為SI以輸入至各裝置的串列輸入埠(SIP)的資料，包含各種用於系統操作的資訊。在該系統的普通遭作模式下，該SI包含預計裝置(例如：裝置3)所要處理的資料且其處理過的資料被作為串列輸出資料，從該裝置的串列輸出埠(SOP)連接以輸出。由於該串列互連組態的天性，一用於接收該串列資料的預計裝置，必須被識別以用於資料處理。這樣一個識別碼被作為一ID，以附加於該串列資料。例如，該用於裝置3，120－3，的ID，由該記憶體控制器110所提供。該ID的大小取決於該系統的需要。然後，裝置3自其SOP連接，提供一串列輸出SO3，該SO3作為SI4且被提供至裝置4。相似地，裝置120－ 4提供一串列輸出SO4，以作為至裝置5的該SI5。如此，各個裝置經由其SIP連接，以接收來自前一裝置的串列輸入資料，且經由其SOP連接，以提供串列輸出資料至下一裝置。在該系統的於普通操作模式之前的ID產生模式中，ID係被產生且被指定於相關的複數裝置。
下列敘述將提供該ID產生操作及用於執行該ID產生功能設備及系統的詳情。
第2A圖顯示第1圖的該系統的部分的詳情。參照第2A圖，該串列互連組態的部分，包含裝置1~5(120－1~120－5)，其中分別包含有記憶體220－1~220－5。各個該等記憶體220－1、220－3、及220－5為NAND－類型快閃記憶體。各個該等記憶體220－2及220－4為NOR－類型快閃記憶體。例如，一用以執行此種不同類型或混合類型串列互連之安排的系統，可要求僅有特定類型(例如：NAND快閃記憶體裝置)被指定ID。另一方案，該系統可要求所有裝置均被指定ID，但所有相同類型的裝置須於一連續順序下被給予ID。為了達成這些敘述於上的執行ID產生之系統中的要求，裝置1~5(120－1~120－5)分別被給予裝置控制器230－1~230－5。該裝置控制器所執行的功能之一，係依據該裝置類型而指定一ID。
各個該串列互連裝置，除了其記憶體及裝置類型之外，具有一相似的構造。各該等裝置包含一SIP連接、一SOP連接、一晶片選擇輸入(/CS)、一時脈輸入(CLK)及一重設輸入(RST)。該記憶體控制器提供一組訊號 213，其包含在晶片選擇/SCS、串列輸入SI、時脈SCLK、重設STST及其他控制上的資訊以及資料資訊(未顯示)。在第2A圖中顯示的特別範例中，該晶片選擇訊號/SCS、該時脈訊號SCLK及該重設訊號SRST通常地被給予至所有串列互連的裝置。
來自該記憶體控制器110的SOC之該串列輸入SI，其作為串列輸入SI1送至裝置1，120－1，的SIP連接。裝置1從其SOP連接，將一串列輸出SO1，輸出至一下一裝置(即裝置2，120－2)。該記憶體控制器110以其SIC，從該最後裝置(即裝置16)的SOP連接，以接收一串列輸出SO。每個該等裝置執行相似的功能，因此該串列輸入SI經由該等互連裝置，作經過或沒被修改的傳播。送至各個裝置的串列輸入，或來自各個裝置的串列輸出，作為輸入及輸出封包而被分別地傳送。
第2B圖顯示一裝置120－i，其代表第2A圖中的該等裝置120－1~120－5的任一個，之詳情。參照第2B圖，該裝置120－i包含一記憶體220－i及一連接於該處的裝置控制器230－i。該裝置控制器230－i包含一裝置操作控制器260、一ID產生器234及一ID暫存器231。該裝置操作控制器260接收該串列輸入訊號SIi、該晶片選擇訊號/SCS、該時脈訊號SCLK及該重設訊號SRST並執行控制及資料處理的該等功能。該串列輸入訊號SIi被給予自一前一裝置120－(i－1)或該記憶體控制器110。給予至該裝置120－i之SIP連接的SIi包含該等命令及其它訊號資料 。在此範例中，該等命令包含一p－位元(例如，p為8)的ID產生命令IDGC。該SIi亦包含一裝置類型DTsi及裝置識別碼IDii上的資訊。該串列輸入SI包含其它命令(未顯示)。該裝置操作控制器260將一串列輸入資訊訊號236，其包含該DTsi及該IDii及一DT決定控制訊號221，提供至ID產生器234，其可執行DT匹配決定及ID產生。該ID產生器234決定一接收裝置類型是否匹配一預設裝置類型。該接收裝置類型係為包含於該串列輸入SIi中的該裝置類型DTsi。該預設裝置類型係為一參考DT，DTref，其相關於該裝置120－i。在該範例中，該參考DT，DTref，由該裝置120－i的記憶體機構(顯示)所提供。該ID產生器234依據該接收ID，IDii，產生一ID，IDj，以反應該決定結果，而生成一用於ID指定的ID。該ID產生器234將一包含該IDj的串列輸出ID訊號281及一包含該DTsi的串列輸出DT訊號287，提供至該裝置操作控制器260。
該ID產生器234生成的ID，被經由該裝置操作控制器260輸出至下一裝置120－(i＋1)。該ID產生器234將一ID訊號235及一DT匹配訊號249，提供至該ID暫存器231。該ID訊號235包含一被指定至該目前裝置230－i的ID。在此特定範例中，該指定的ID等同於該接收ID，IDii。
第2C圖顯示第2B圖的裝置操作控制器260的詳情。參照第2B及2C圖，該裝置控制器260包含一串列封包解 譯器261，其接收一具有該串列輸入訊號SIi及該時脈訊號SCLK的封包。該串列封包解譯器包含一用以保存接收封包的暫時暫存器(未顯示)，及一用以解譯該保存封包位元的解譯器(未顯示)。該串列封包解譯器輸出一封包解譯訊號262，其包含SIi內的資訊或資料。在該ID產生模式，一輸入封包包含該ID產生命令IDGC、該裝置類型DTsi、該裝置識別碼IDii及其它。一控制器/處理器263接收該封包解譯訊號262、該晶片選擇訊號/SCS、該時序訊號SCLK及重設訊號SRST及其它。該控制器/處理器263提供該串列輸入資訊訊號236及該DT決定控制訊號221至該ID產生器234。該控制器/處理器263亦提供一ID寫入致能訊號233及一內部重設訊號238至該ID暫存器231。該控制器/處理器263存取該記憶體220－i及提供一處理資料訊號225至一選擇器256。
反應於該封包解譯訊號262，該控制器/處理器263提供一包含ID產生命令IDGC的編碼的命令訊號227至一資料合併器267，且提供一資料選擇訊號223至該選擇器256。該IDGC係p－位元串列資料。該資料合併器267接收來自該ID產生器234的該時脈訊號SCLK、該包含n－位元ID的串列輸出ID訊號281、及該包含m－位元DT的串列輸出DT訊號。該資料合併器267合併該ID產生命令IDGC、該裝置類型DTsi及該ID，IDj。包含一合併的IDGC－DT－JI的一資料合併訊號269，藉由該資料合併器，被給予至選擇器256。該選擇器256亦接收該處理資料訊 號225，該資料處理訊號225係由該控制器/處理器263存取該120－i的記憶體220－i所提供。反應於該資料選擇訊號223，該選擇器256選擇該合併的IDGC－DT－ID及該處理資料的其一。一選擇的資料經由一緩衝器258，被提供至該下一裝置120－(i＋1)。
在普通模式中，一輸入封包具有被擷取、處理的資料、位址及其它。因此，該控制器/處理器263具有用於保存該資料及位址的暫時暫存器。此種暫存器於ID產生模式中並不操作，該等暫存器亦未顯示於圖示中，且無其等操作之詳情敘述於此。
第2D圖顯示第2B圖的該ID產生器234的詳情。參照第2A~2D圖，該ID產生器234包含一由非揮發性記憶體建構的可一次程式化(OTP)元件的裝置類型號碼儲存器/提供器442。該OTP元件儲存一裝置類型號碼作為裝置類型參考(DTref)，其在該ID產生之前被程式化。第1表顯示在串列化位元組編碼中裝置類型定義的範例。
如第1表(＊ )顯示，一所有位元係為“1”的裝置類型，係不使用作為一參考DT。如此的一位元結構係預先定義作為“不在乎”裝置類型加以使用。稍後將參照第7A~7B圖，以說明一“不在乎”值的實施及使用。
那些有習知技術的，將理解第1表中的該等裝置類型的定義可被改變及各多裝置類型可被加入。
該ID產生器234亦包含一串列輸入緩衝器437，其接收一對應於該裝置類型(DT)，DTsi的值。該裝置類型(DT)係為一m－位元的號碼(例如：八位元)。該接 收的SIi訊號包含一對應於一ID，IDii，的值，該值是一n－位元(例如：八位元)的號碼。該時脈訊號SCLK被給予至一輸入ID暫存器440及一裝置類型(DT)時脈產生器441，其反應於該時脈訊號SCLK，在內部產生一DT暫存器時脈訊號，以提供該DT暫存器時脈訊號至一輸入DT暫存器439。輸入ID暫存器440及該輸入DT暫存器439係各為一串列轉並列暫存器，其反應於該時脈以暫存該輸入串列資料於該處。該輸入ID暫存器440及該輸入DT暫存器作為暫時暫存器而運作，以保存輸入的IDii及DTsi。該m－位元的DTsi係反應於該DT暫存器時脈訊號，而串列地移入該輸入DT暫存器439且保存於該處。該n－位元IDii係反應於該時脈訊號SCLK，而串列第移入該輸入ID暫存器且保存於該處。
分別地保存在該輸入DT暫存器439及該輸入ID暫存器440中的該m－位元DTsi及該n－位元IDii，係作為一m－位元DT訊號445及該n－位元的ID訊號235以分別地並列輸出。該ID訊號235被給予至一選擇器452及一加法器450，其提供一具有＋1運算值的計算訊號451。該DT訊號445被給予至一具有一m－位元比較器(未顯示)的DT匹配偵測器446。該DT匹配偵測器446從該DT號碼儲存器/處理器442，接收一包含在參考DT訊號443中的m－位元DT號碼，DTref。在決定時脈Tdti中，反應於該DT決定控制訊號221，該DT匹配偵測器446的比較器，比較該接收的DTsi與該參考DT，DTref，以提供該DT匹 配訊號249。如果該DTsi及該DTref係完全相同，則該DT匹配訊號249將變成“高”，以指示該兩DT類型號碼，DTsi及DTref之間有一匹配。否則，該DT匹配訊號249將變成“低”，以指示該接收的DTsi指明的裝置類型係相異於該目前裝置120一i(即，非匹配)。當一裝置類型匹配發生時，該DT匹配偵測器446輸出該“高”DT匹配訊號具有一脈衝寬度。該DT匹配訊號249反應於該DT決定控制訊號221的後緣及下降端而發送“低”。一DT決定控制訊號221的時脈期間Tm被選擇作為，在該Tm期間，該＋1運算被完成且該加法結果被發送至一輸出ID暫存器(一並列轉串列暫存器)454。
該加法器450加“1”至該IDii，藉此在該串列互連組態的順序的ID中，產生該包含一ID，IDii＋1的計算訊號451，以用於另一裝置。當該選擇的順序的ID號碼係為從低至高的連續整數之時，該加法器450提供一用於ID產生的適當功能。
另一方案，該順序的ID號碼係可為任何其它的號碼順序，提供將該加法器450用一替代的運算子作替換，可使該順序成為可行。例如，該加法器450可用一從該ID，IDii，減“1”的減法器作替換，藉此使得一由高至低的連續整數的順序成為可行。其將參照第15圖，詳述於後。
該選擇器452依照該DT匹配訊號249，選擇該兩輸入之一(實質上“加過”(或修改)ID，IDii＋1“及”非加過“(或非修改)ID，IDii”)。如果該DT匹配訊號249為“ 高”(相當於DTsi及DTref間的一匹配)，則該選擇器452將選擇輸入“1”，其從該加法器450接收該“加過的IDii＋1”的計算訊號451。如果該DT匹配訊號249為“低”(相當於DTsi及DTref間的一相異)，則該選擇器452將選擇輸入“0”，其從該輸入ID暫存器440接收該“非加過IDii”的ID訊號235。由該選擇器452所選擇的n位元輸出訊號，被給予至該輸出ID暫存器，其反應於一致能訊號(未顯示)，在該時脈期間Tm屆滿之前，立刻被致能以暫存該選擇的n－位元ID資料(IDj)於該處。該輸出ID暫存器454以串列方式輸出該暫存的資料，以作為被給予至該資料合併器267的串列輸出ID訊號281。
該包含m－位元裝置類型DTsi的DT訊號445，被從該輸入DT暫存器439給予至一輸出DT暫存器456(一並列轉串列暫存器)，其反應於該時脈訊號SCLK而提供該串列輸出DT訊號287至該資料合併器267。該資料合併器267合併該p－位元IDGC、該m－位元DT，DTsi、及該n－位元ID，IDj，其等皆為串列資料。該合併的資料訊號(該資料合併訊號269)被從該資料合併器267給予至該選擇器256。該選擇器256亦接收處理資料訊號225，其由該控制器/處理器263存取該裝置120－i的記憶體220－i而加以提供。反應於該資料選擇訊號223，該選擇器256選擇包含該IDGC－DT－ID的資料合併訊號269及該處理資料訊號225之其一。當該資料選擇訊號223為“高”(ID產生模式)，則該選擇器256選擇該給予至其“1”輸入的資 料合併訊號269。當該資料選擇訊號223為“低”(普通操作模式)，則該選擇器256選擇該給予至其“0”輸入的處理資料訊號225。一來自選擇器256的選擇訊號，被經由該串列輸出緩衝器258輸出至該串列互連組態中的下一裝置120－(i＋1)。因此，在ID產生模式中，經由該裝置120－i的SOP連接所輸出該串列輸出SOi，包含該p位元的ID產生命令IDGC、該m位元的裝置類型DTsi、及該n位元的輸出IDo。該串列輸出SOi被提供至該下一裝置120－(i＋1)。
可注意該前述的選擇器452，被顯示用於選擇一IDii的單一位元或一IDii＋1的單一位元。因此，有n個一樣的選擇器，以用於選擇該n－位元計算訊號451或該n－位元ID訊號235，且反應於該DT匹配訊號249而輸出該選擇的n－位元訊號。
該ID產生器234將該具有該n－位元ID，IDii，的ID訊號235，提供至ID暫存器231。反應於該來自裝置操作控制器260的ID寫入致能訊號233，該ID暫存器暫存或鎖存該接收的ID，IDii，以用於該目前裝置120－I。該暫存的ID被保存直至電力關閉。該ID暫存器231係初始地重設至零狀態，且因此如果ID鎖存發生，則該ID暫存器231將保存該零狀態。
參照第2A圖，例如該上述ID產生過程係藉由位於裝置120－1之裝置1的控制器230－1加以完成。裝置120－1係一NAND快閃記憶體。該裝置控制器230－1輸出該結果 ID至裝置2，120－2，其為一NOR快閃記憶體。該位於裝置120－2的裝置控制器230－2可執行與該裝置1的裝置控制器230－1相同的操作，且發送該結果ID至裝置3，120－3。該過程係重複於在該串列互連組態中的所有裝置，直到該ID被傳播通過所有裝置。
第3A圖顯示具有一省略或旁路功能的ID產生過程，該省略或旁路功能藉由第2B圖的ID產生器234加以執行。參照第3A圖，一記憶體控制器發送一ID產生命令IDGC、一裝置類型，DTsi、一初始IDO及其它(步驟311)。現在，考慮到一裝置DVi，其代表任何在串列互連組態中的該等裝置，該裝置DVi執行一裝置類型匹配決定、一裝置產生或一省略、及一ID指定。該裝置DVi接收該ID產生命令IDGC、該裝置類型DTsi及該IDii(步驟312)。
例如，裝置1的該操作被考慮。一裝置次序參數“i”係決定為1(步驟312)。然後，該操作於一目前裝置DVi(例如裝置1)開始(步驟313)。該DT匹配決定的該等操作、該ID產生或省略、及該ID指定被執行於該裝置DVi(步驟314)。隨著該步驟314之該等操作的完成，該DT決定及ID產生操作於該裝置DVi結束(步驟315)。如果該裝置DVi不是該最後裝置(即，裝置B)(步驟316的NO)，一被給予的裝置DVi將成為下一裝置DV(i＋1)(即，該裝置參數增加至“i＝i＋1”)。在此案例中，該來自該目前裝置DVi的串列輸出SOi係為該下一裝置 DV(i＋1)的串列輸入SI(步驟317)。於該下一裝置DV(ii1)，步驟313~315的過程係重複。如此一過程係重複直到該最後裝置完成該過程(步驟316的YES)，在該串列互連組態中的所有裝置執行該裝置類型匹配決定、該ID產生或省略、及該ID指定的該等操作。在該等操作被執行於該最後裝置(步驟316的YES)之後，該等普通模式操作將藉由該記憶體控制器的控制而加以執行(步驟318)。
於步驟314，該DT匹配決定及ID指定操作被執行。然後該被給予裝置(或目前裝置)DVi，發送一該ID產生命令IDGC、該裝置類型DTsi及該輸出IDoi的合併至該下一裝置DV(i＋1)。如果該從該目前裝置DVi接收該合併資料的下一裝置DV(i＋1)為該記憶體控制器110，則該目前裝置DVi將被決定為在該串列互連組態中的最後裝置。(步驟316的YES)。此係決定於該記憶體控制器110是否接收到該在合併資料中的IDGC。然後，該記憶體控制器110從該接收的合併資料，認定所有裝置的DT匹配決定及ID指定的該等操作之完成。
在步驟314，如果該接收DTsi及該裝置DVi的一裝置類型(即，一參考裝置類型DTref)之間有一裝置類型匹配，則一用於該目前裝置的ID指定及一用於另一裝置的ID產生將被執行。如果非匹配，則ID指定及ID產生將都不執行。步驟314的該DT匹配決定及該ID指定的該等操作的詳情將顯示於第3B圖中。
參照第2D、3A及3B圖，在此範例中，一裝置DVi係被給予，然後DT匹配決定及ID指定過程的該等操作開始於目前裝置DVi(步驟313)。該裝置DVi(例如：裝置2)從一前一裝置DV(i－1)接收一輸入ID，IDii，且該接收ID，IDii，被保存在該輸入ID暫存器440中。用於該裝置類型匹配決定的該裝置類型DTsi，亦被接收且被保存在該輸入DT暫存器439中(步驟321)。然後，該保存DTsi係藉由該DT匹配偵測器446的該比較器，與該參考DT，DTrefi作比較，以決定該DTsi及該DTref之間是否有一匹配(步驟322)。如果該DTsi匹配該DTrefi(步驟322的YES)，則該DT匹配訊號249將為“高”以指示一新ID的產生及該ID的指定係被執行(步驟323)。反應於該為“高”的DT匹配訊號，該包含於該ID訊號235中的n－位元IDii係暫存或鎖存在已被ID寫入致能訊號233所致能的該ID暫存器231中。因此，該接收ID，IDii，係作為一ID以指定至該目前裝置DVi(步驟324)。完成步驟324，隨即該ID號碼或值就被藉由加法器450作“＋1”操作的修改(步驟325)，且該修改或計算ID藉由該選擇器452以作選擇，以作為一新ID，IDj。
如果該DTsi及該DTref的值不匹配(步驟322的NO)，則該DT匹配訊號249將為“低”。此訊號指示該目前裝置DVi不鎖存該接收ID號碼，IDii，亦無加法操作(即，無修改)。因此，該接收ID，IDii被該選擇器452選擇，保持不變以作為一新ID，IDj(步驟327)。
在如此的一新ID的決定(步驟325或327)之後，該新ID，IDj，被從該選擇器452給予至該輸出ID暫存器454。反應於該時脈訊號SCLK，來自ID暫存器454的該串列ID被提供以作為新ID，IDj，且被包含於送至該資料合併器267的該輸出ID訊號281中。藉由該資料合併器267，該IDj係與該讀取自該輸出DT暫存器456的串列DTsi加以合併，且更與該ID產生命令IDGC合併。該IDj係為該目前裝置DVi的一輸出ID，IDoi。IDGC，DTsi及IDoi的該組合的合併係被發送至該串列互連組態的下一裝置DV(i＋1)(步驟326)。
第4A圖顯示第2A圖的該串列互連組態中的該等裝置，其中該ID產生係由該NAND快閃裝置加以執行。第4B圖顯示第4A圖的該等NAND快閃裝置的ID產生所使用的單一時脈。該SIP上的該資料包含該命令、DT、及該等ID位元。該等ID位元係被給予以作為裝置1，120－1，的該SIP的串列輸入SI1。該被給予至該SIP連接的串列輸入資料係藉由裝置1的裝置控制器230－1加以處理，且該處理的資料經由該SOP連接，被作為該串列輸出SO1上的串列輸出資料加以輸出。該串列輸出SO1係作為鄰近裝置2的該串列輸入SI2。如此，一裝置的該串列輸出，係提供至一下一裝置以作為該串列輸入。
參照第2A~2D、3A、3B、4A及4B圖，該記憶體控制器110使該晶片選擇訊號/SCS於時脈T1成為“低”。立即地發送，該記憶體控制器110發送該重設訊號SRST至 所有裝置，使得各個裝置的ID暫存器231反應於該裝置操作控制器260所提供的內部重設訊號238而被重設。該ID暫存器231保存該重設狀態(例如，‘000’)直到一指定ID被暫存於該處。然後該記憶體控制器110提供該包含一p－位元ID產生命令，IDGC、一m－位元裝置類型DT，DTsi、及一n－位元識別碼ID(初始ID0)的串列輸入SI至裝置1，120－1。在該範例中，該初始ID，ID0，係一3－位元號碼‘000’。然後，裝置1，120－1，執行該裝置類型匹配決定、該ID產生或省略、及該ID指定等操作。
在顯示於第4A圖中的範例中，藉由該記憶體控制器110所發送的該裝置類型DTsi係一用於該NAND快閃裝置的DTnd，及其DT號碼係如第1表所顯示的‘00h’。於裝置1、3、及5(120－1、120－3、及120－5)中的該裝置匹配訊號249變為“高”，分別是在決定時脈Tdt1、Tdt2、及Tdt5之時。然而，該DT匹配訊號249於裝置2及4中沒有變為“高”。因此，裝置2及4(即，NOR快閃裝置)提供非“高”匹配訊號。反應於該“高”DT匹配訊號249，裝置1、3、及5分別將‘000’、‘001’、‘010’的該等ID，鎖存或暫存於該ID暫存器231中，且藉由該等加法器450的＋1操作，以產生新ID。
在第3B圖中所顯示的該ID產生方法中，此為另一方案，可反轉步驟324及325，其中該“新”ID號碼(從該“＋1”操作而來)被鎖存或暫存在目前裝置的一ID暫存器中。結果，一該裝置的指定ID係為該“新”ID號碼，以取 代來自該目前裝置的接收號碼。如此一替代方案，將參照第14圖，稍後描述。該替代方案中，一記憶體控制器可被組態，以依據在普通模式操作中的產生於各個裝置的用於該裝置位址辨識的該等ID，來定址該串列互連組態中的該等記憶體裝置。
當該串列互連組態中的各裝置都完成第3B圖顯示的該過程，則所有具有一匹配DT號碼的裝置都產生一ID(步驟325)，及所有其他裝置抑制產生一ID(步驟327)。為了產生用於這些其它裝置的ID，該過程可被重複於所有裝置中，其中該裝置類型DTsi可被以另一值取代，該值匹配該一些或全部的該其它裝置的該裝置類型號碼。
例如，具有該裝置類型DTnd匹配一NAND快閃裝置的一第一過程，可被完成於所有裝置之中，因此在該串列互連組態中的各NAND快閃裝置中指定一ID。然後，具有該裝置類型DTnr匹配一NOR快閃裝置的一第二過程，可被完成於所有裝置之中，因此在該串列互連組態中的各NOR快閃裝置中指定一ID。該過程更可被重複用於該串列互連組態中的其它裝置類型(例如：用於DRAM裝置，SRAM裝置)。結果，該串列互連組態中的各裝置可藉由指定該裝置的ID及DT，而以後續的值及命令，作唯一地識別。
在一案例中，其中該DT號碼儲存器/提供器442的儲存的參考裝置類型DTref，被選擇用於該NAND快閃裝置，該裝置類型DT係“00h”(請看第1表)。在第3A及3B 圖顯示的該過程的步驟322中，裝置1、3、及5(120－1、120－3、及120－5)決定該DTsi“匹配”該儲存的DTref(該肯定的決定)，且因此在步驟325，該＋1操作被執行以產生一修正ID。裝置2及4(120－2及120－4)係為NOR裝置，於其中，該DT(“01h”)不匹配該選擇DT(步驟322的該否定決定)，且因此，無＋1操作被執行(步驟327)。於該等“非匹配”裝置中，無ID暫存(即，無ID鎖存)被執行，且因此該重設“零狀態”被維持在該等ID暫存器中。其造成的鎖存或暫存ID即產生或旁路的ID係顯示於第2表中。
在第2表中，“000＊＊ ”係為該重設狀態，而非一鎖存ID。如果不同值或號碼被用於該鎖存狀態，則該所存或暫存初始ID(“000”)將可與該重設狀態區別。
第5A圖顯示第2A圖中顯示的該串列互連組態中的該等裝置，其中該NOR快閃裝置執行該ID產生。第5B圖係為第5A圖中的該串列互連狀態中的ID產生的時脈圖 。
參照第2A~2D、3A、3B、5A及5B圖，裝置1~5(120－1~120－5)個別包含該裝置控制器230－1~230－5。各裝置控制器提供該DT匹配決定、該ID產生或省略、及該ID指定。該等第5A圖的該串列互連裝置的該等操作係相似於第4A圖中的該等操作。第5A圖描寫藉由該等串列互連裝置所執行的該等操作，其中該DT號碼儲存器/提供器442的儲存的DT被選擇用於該NOR快閃裝置，DTnr，其號碼或編碼如第1表中所示，係為‘01h’。
在裝置2及4(120－2及120－4)(NOR快閃裝置)中的該DT匹配訊號249，分別於決定時脈Tdt2及Tdt4之時變成“高”。反應於該“高”裝置類型匹配訊號，裝置2及4鎖存或暫存該等ID‘000’及‘100’於該ID暫存器231中，且使用＋1操作以產生新ID。然而，在裝置1、3、及5中的該DT匹配訊號249並沒有變成“高”。
在一案例，其中藉由該記憶體控制器110發送的該裝置類型DTsi係該用於該NOR快閃裝置的DTnr，該DTsi匹配該DT號碼儲存器/提供器442為該NOR快閃裝置所選擇以作為該參考DTref而儲存的DT號碼(即，第1表中顯示的“01h”)。在第3B圖中顯示的該過程中，於決定步驟322，裝置2及4(120－2及120－4)決定該DTsi“匹配”該儲存的DTref，結果該＋1操作藉由該加法器450被執行以產生一用於另一裝置的新ID(步驟325)。然而，在裝置1、3、及5(120－1、120－3及120－5)的NAND快 閃記憶體中，該DTSi(“00h”)並不匹配該儲存的DTref(步驟322的該否定決定)，結果並無＋1操作被執行(即，ID產生的省略或旁路(步驟327))。第3表顯示該結果鎖存或暫存ID以及產生或生略ID。在第3表中，“000＊＊ ”係該重設狀態。
如果N個(例如：16個)裝置係串列互連，該第N裝置提供SON(SO)至該記憶體控制器。一該等封包位元的一般位元結構係為‘‘封包開始＋ID產生命令IDGC＋DT＋ID＋封包結束”。在顯示於第4A圖的該範例中，該串列輸入的該等封包介藉由(ID係為“MSB(最高有效位元)→LSB(最低有效位元)”)而被給予：SI1：封包包含該ID0＝封包開始＋IDGC＋DT＋‘000’＋封包結束SI2：封包包含該ID1＝封包開始＋IDGC＋DT＋‘001’＋封包結束SI3：lbid SI4：封包包含該ID2＝封包開始＋IDGC＋DT＋‘010’＋封包結束SI5：lbid SO5：封包包含該ID3＝封包開始＋IDGC＋DT＋‘011’＋封包結束
如此，該串列輸入及輸出的該封包位元組態係為一封包開始、命令(IDGC)、DT(裝置類型值)、ID值、及封包結束(非必須)。這些資訊位元被需要於該等封包中。取決於該系統需求，其它資訊位元亦可被包含於該封包中。取決於該系統需求，在該封包中的資訊的位元數亦可變更。例如，各個封包開始及結束都包含四個位元。取決於該系統需求及記憶體操作模式，該命令可包含任何位元述。該DT包含，例如，代表該裝置類型值的八個位元。該ID包含，例如，代表該ID值得八個位元。該等封包位元藉由該串列封包解譯器261被解譯，且該解譯的封包位元的資訊藉由該控制器/處理器263被分析。
參照第1圖，在案例(1)中，該記憶體控制器110提供一NAND快閃裝置的裝置類型DTnd，以作為伴隨一初始ID，ID0的DTsi，如同第6A圖所顯示，只有裝置1、3、5、12、及16根據該輸入ID以執行該ID產生，而其它裝置省略或旁路ID產生。在案例(2)中，該裝置類型DTsi係一NOR快閃裝置的裝置類型DTnr，如同第6B圖所顯示，只有裝置2、4、及11根據該輸入ID以執行該ID產生，而其它裝置省略或旁路ID產生。在案例(3 )中，該裝置類型DTsi係一DRAM的裝置類型DTdm，如同第6C圖所顯示，只有裝置6、10、及13根據該輸入ID以執行該ID產生，而其它裝置省略或旁路ID產生。在案例(4)中，該裝置類型DTsi係一SRAM的裝置類型DTsm，如同第6D圖所顯示，只有裝置7、9、及15根據該輸入ID以執行該ID產生，而其它裝置省略或旁路ID產生。在案例(5)中，該裝置類型DTsi係一MRAM的裝置類型DTmm，如同第6E圖所顯示，只有裝置8、及14根據該輸入ID以執行該ID產生，而其它裝置省略或旁路ID產生。在案例(6)中，該裝置類型DTsi係一AND快閃裝置的裝置類型DTad，其與任一該N個裝置都無任何匹配，如第6F圖所顯示，在該等串列互連裝置中並無ID被產生。而且，如果另一DTsi的類型被發送至該等串列互連裝置，該DTsi將與任一該等裝置都無任何匹配，結果既無ID產生亦無ID指定將被執行。
第4表將該輸入ID，IDi、及各該等裝置的該輸出(產生或省略)ID，IDo，總結於在裝置類型的該等案例中：(1)NAND快閃裝置(DTnd)，(2)NOR快閃裝置(DTnr)，(3)DRAM(DTdm)，(4)SRAM(DTsm)，(5)MRAM(DTmm)。
當該DTsi匹配該特定裝置的該DT之時，根據該＋1操作的該ID產生係被執行，且該預先計算的ID被鎖存作為該裝置中的ID。在第4表中，藉由該等特定裝置所產生的該等ID係被以粗體字表示。
來自藉由該ID產生器234，以及該ID暫存器231中的鎖存或暫存ID所執行的該等結果，係被顯示在第5表中。
第7A圖顯示應用於如第1圖所顯示的該等串列互連的記憶體的一ID產生器的另一範例。顯示於第7A圖中的一ID產生器271，係相似於該第2D圖的ID產生器234。該等與第2D圖相同或對應的元件及構件，係以相同數字表示。該ID產生器271的一DT匹配偵測器390，係異於該ID產生器234的DT匹配偵測器446。該DT匹配偵測器390提供一“不在乎”決定，其亦屬於裝置類型匹配決定。
參照第7A圖，一裝置類型號碼儲存器/提供器447，係一可一次程式化(OTP)記憶體或可程式化記憶體，其 可儲存一裝置類型號碼或值，以作為在執行該ID產生過程之前就已被程式化至該裝置的一裝置類型參考(DTref)。該裝置類型號碼儲存器/提供器447，提供一包含該m－位元的參考DT，DTref，的參考DT訊號448至該DT匹配偵測器390。該偵測器亦接收該來自該輸入DT暫存器439的包含該m－位元DTsi的DT訊號445。該DT決定控制訊號221被提供至該DT匹配偵測器390，因此該決定時間Tdti及其啟動期間Tm係藉由該DT決定控制訊號221加以定義。
第7B圖顯示第7A圖的該DT匹配偵測器390的詳情。參照第7B圖，該DT匹配偵測器390包含一m－位元的DT匹配器461及一m－位元的DT解碼器471。該DT匹配器461接收該參考DT訊號448、該DT訊號445、及該DT決定控制訊號221，且輸出一比較結果訊號465至OR閘479。該DT解碼器471接收該DT訊號445且輸出一1－位元解碼訊號475至該OR閘479，其依序提供該DT匹配訊號249。
可注意，該DT比較器461被顯示以比較DTsi及DTref的m－位元資料。因此，有m個複製的比較器反應於該DT決定控制訊號221，以比較該DTs及DTref資料間是否有一匹配，且輸出該1－位元的決定結果資料。
第7C圖顯示第7B圖的該DT解碼器471的詳情。參照第7C圖，該DT解碼器471包含m個輸入AND閘及一個輸出AND閘。該m個輸入AND閘，各具有兩個邏輯輸 入。該輸出AND閘具有m個邏輯輸入。包含在該DT訊號445中的該m－位元的該裝置類型DTsi，Bdtsi－1~Bdtsi－m，分別被給予AND閘481－1~481－m的該等邏輯輸入之其一。AND閘481－1~481－m的該等其它的邏輯輸入，共同地接收邏輯“1”訊號(例如，該等其它邏輯輸入被“拉起”)。來自AND閘491－1~481－m的該等邏輯輸出訊號被提供至該輸出AND閘483，以提供該解碼訊號475。藉由被顯示於第8圖中的第7A圖的該ID產生器271，以執行該ID產生。
參照第1、7A~7C、及8圖，該ID產生命令IDGC及該裝置類型(DT)，DTsi，藉由該記憶體控制器110被加以提供(步驟341)。該記憶體110發送一初始ID，IDO，作為用於該ID產生的該SI格式。在該範例中，“DVi”代表一用以執行裝置類型匹配及ID產生的該等操作的指定裝置。首先考慮要指定裝置1，一裝置參數“i”係被決定為“1”(步驟342)。然後，操作開始於一目前裝置DVi中，且裝置類型匹配及ID產生的該等操作被執行於該裝置DVi。
該目前裝置DVi的ID產生器271，接收該IDGC、該DT，DTsi、及該ID，IDii(步驟343)。然後該DTsi被解碼。該“不在乎”之資訊被明確地指定。在此特定範例中，該“不在乎”資訊的該等位元係m－位元(例如：8位元)的“1”。在一案例中，該“不在乎”DT沒有被解碼自該接收DTsi(步驟343的NO)，該DTsi被與一參考裝置類型 DTref作比較(步驟345)。如果DTsi匹配該DTref，則該接收IDii將被增加以產生一新ID，IDj(步驟346)。如果在步驟345中係非匹配，則該接收ID，IDii，將維持不變以作為一新ID，IDj(步驟347)。因此，在步驟347，該ID產生被省略或旁路。在步驟346或347之後，該新IDj被與DTsi及該IDGC加以合併。該IDj係目前裝置DVi的一輸出ID，IDoi。該合併的IDGC－DT－ID資料係被藉由該目前裝置DVi，發送至一下一裝置DV(i＋1)(步驟348)。
如果該目前裝置DVi不是該串列互連組態的最後裝置(即，該第N裝置)(步驟349的NO)，則該下一裝置DV(i＋1)變成裝置DVi，且該裝置ID，IDii，被接收於該處(步驟350)。於該下一裝置，該ID被接收以作為該IDii，且該ID產生被重複。如果該目前裝置DVi係該串列互連組態的最後裝置(即，裝置N(＝16))(步驟349的YES)，則該ID產生及省略操作結束。於步驟349之該決定步驟，反應於該IDGC而被執行。於步驟348，該目前裝置DVi發送該合併的IDGC－DT－ID至該下一裝置DV(i＋1)。如果自該目前裝置DVi接收該合併的資料的該下一裝置DV(i＋1)係該記憶體控制器110，則該目前裝置DVi將被決定做為該串列互連組態中的最後裝置(步驟349的YES)。此係決定於該記憶體是否接收到該合併的資料中的該IDGC。
在一案例中，其中該接收DTsi係該“不在乎”編碼 DTdc(步驟344的YES)，裝置類型決定步驟345係不執行(即，省略)，且一新ID，IDj總是被產生用於一下一裝置DV(i＋1)(步驟346)。如此一省略功能藉由該DT匹配偵測器390被執行。當該“不在乎”DTdc的m位元(Bdtsi－1~Bdtsi－m)係“111－－－11”之時，該DT解碼器471的該等AND閘481－1~481－m的所有邏輯輸出係“1”，且因此，該1位元解碼訊號475係“1”，其被給予該OR閘479。當該DT匹配訊號249變成“高”及該選擇器452執行該“＋1ID”選擇及該ID指定亦被執行(步驟346)。
在該ID產生操作中，裝置1接收該初始ID，IDi，作為一輸入ID，且裝置1輸出IDo1作為輸出ID。下一裝置2接收IDo1，且輸出IDo2。相似地，各該等其它裝置從前一裝置接收一輸入ID，且輸出一提供至該下一裝置的輸出ID。
參照第7A及7B圖，包含在該SI中的該DTsi被給予至該輸入DT暫存器439，其依序提供該m－位元平行的DTsi至該DT必較器461及該DT匹配解碼器390的DT解碼器471。該DT解碼器471接收該包含在該DT訊號445中的m－位元裝置類型DTsi，並將其解碼。只有當該DTsi係一預設位元資料(例如，所有位元均為“1”)，則該解碼訊號475變成“高”。該m－位元的參考裝置類型DTref亦藉由該裝置類型號碼儲存器/提供器447，被提供至該DT比較器461。反應於該DT決定控制訊號221，該DT比較器461比較該m－位元DTsi與該m－位元DTref。
在一案例中，其中該DTsi係該“不在乎”裝置類型，該DTsi不匹配該DTref，導致該來自DT比較器461的比較結果訊號465變為“低”。同步地，該“不在乎”DTsi藉由該DT解碼器471被解碼，導致該來自DT解碼器471的1－位元解碼訊號475在時脈期間Tm的期間變成“高”。因此，該來自OR閘479的DT匹配訊號249變成“高”，且該選擇器452選擇該具有一＋1值的計算訊號451。這些操作在第8圖的步驟346中被描述。
在一案例中，其中該DTsi不是該“不在乎”裝置類型DTdc，該來自DT解碼器471的解碼訊號475係‘‘低”。再者，如果該DTsi不匹配該DTref，則反應於該DT決定控制訊號221，該來自DT比較器461的比較結果訊號465將變為“低”。如果該DTsi匹配該DTref，則在時脈期間Tm的期間，該比較結果訊號465將變成“高”，結果該DT匹配訊號249變成“高”，且該“＋1”操作被該選擇器452所選擇。這些操作在第8圖的步驟344~347中被描述。因此，第8圖中顯示的過程能夠產生連續的ID以用於所有裝置，無關於在該串列互連組態中的裝置類型。
當該DTsi係不在乎DT，DTdc之時，所有該等裝置1~16產生ID，無關於該裝置類型。如此藉由所有裝置加以實施的一ID產生過程，被顯示在第9A圖中。該等裝置的串列輸入及輸出及該DT匹配訊號係顯示在第9B圖中。
當該DT匹配訊號249，因為來自該DT比較器461的 匹配決定或該DT解碼器471，而變為“高”之時，反應於該“高”訊號及該ID寫入致能訊號433，該用於目前裝置的裝置類型IDii被暫存在該ID暫存器231中。
第6表顯示該等在所有裝置中的鎖存ID或藉由所有裝置產生的產生ID。
其亦只為特定類型的裝置產生連續ID。該特定類型即為該裝置類型DTsi與該參考裝置類型DTref匹配之時的類型。
第10圖顯示，包含於第1圖的該記憶體控制器110 中的控制器/處理器操作的一範例結構。參照第10圖，一控制器/處理器操作510包含一操作/處理控制器512，其用於提供該時脈訊號SCLK至一ID辨識器514。該操作/處理控制器512提供一包含裝置類型DTsi－k的裝置類型(DT)訊號516至一資料編譯器518。該ID辨識器514接收該ID訊號，其包含來自該串列互連組態的最後裝置(即，裝置16)的該IDo16－k。該ID辨識器514提供一包含該ID，IDo16－k，的ID訊號521至該資料編譯器518。該資料編譯器518提供來自該提供的DTsi－k及IDo16－k的編譯資料給一記憶體524。該記憶體儲存編譯資料以作為一包含該等裝置類型及該等上一ID的表。在此，k係重複的DT辨識的一操作重複參數，且其為從1至M的變數，M係大於1的一整數。
第11A圖顯示一藉由該第1圖的裝置所執行之ID產生方法。第11B圖顯示部分的第11A圖中所顯示之方法。在該範例方法中，該ID產生係藉由第7A圖中所顯示的ID產生器加以執行。第12圖顯示第1圖中顯示的該等裝置中所實施的通訊協定之另一範例。
參照第1、7A、10、11A、11B、及12圖，該操作重複參數k被指定一值為1(步驟351)。該記憶體控制器110(該操作控制器/處理器510)將一ID產生命令IDGC、一裝置類型DT，DTsi－k、及一初始ID，ID0k，作為一封包以發送至裝置1(步驟352)。該ID產生或省略操作發生在所有裝置(步驟353)。如果關於另一裝置類型 DTsi的另一ID產生係需要(步驟354的YES)，藉由一新的重複參數k(k＝k＋1)(步驟355)，步驟352~353將被重複。如果沒有另外的ID產生被要求(步驟354的NO)，則該操作將被移至該普通操作模式(步驟356)。
於步驟353，一裝置DVi被指定為i＝1(步驟371)。然後該第i裝置(該目前裝置)DVi開始該ID產生過程(步驟372)。該裝置DVi(例如，裝置2)從一前一裝置DV(i－1)(例如，裝置1)，接收一裝置ID，IDii，且該接收ID被保存在該輸入ID暫存器440中(步驟373)。然後，該裝置類型匹配決定發生。於該裝置DVi，該ID產生器271的DT時脈產生器441，反應於該時脈訊號SCLK而產生該DT暫存器時脈，且該接收的DTsi－k被轉移至該輸入DT暫存器439中。該裝置類型DTsi－k係保存在該目前裝置DVi的輸入DT暫存器439。該DT比較器461比較該保存的DTsi－k與該相關於目前裝置的參考DT，DTrefi(步驟374)。如果DTsi－k及DTrefi之間的該等值或號碼匹配(步驟374的YES)，則將提供一該DTsi－k及該DTrefi之間的匹配指示(步驟375)。因此，該DT匹配訊號249將成為“高”。此訊號指示該目前裝置，儲存該接收裝置ID，IDii，(步驟376)，藉此指定或建立用於該目前裝置的裝置ID，DVi。步驟376之後，該ID號碼或值被藉由一“＋1”操作加以修改(步驟377)，導致一新ID，IDj。
如果DTsi－k及DTrefi的該等值不匹配(步驟374的 NO)，則將無DT匹配指示，因此該DT匹配訊號249將成為“低”。該DT匹配訊號249指示該目前訊號，不儲存該ID亦不實施一ID修正(步驟378)。
步驟377或378之後，該新ID，IDj，被轉換成一串列輸出訊號(步驟379)，用以發送至該串列互連組態中的下一裝置DV(i＋1)(例如，裝置3)。結果，該下一裝置DV(i＋1)接收該ID號碼，IDii。基於步驟379的完成，於該裝置DVi的ID產生過程結束(步驟380)。如果該裝置DVi不是最後裝置(即，裝置N)(步驟381的NO)，則一下一裝置DV(i＋1)將被給予(步驟382)，且該步驟372~380的過程將被重複於裝置DV(i＋1)中。該ID產生及/或省略操作結束於所有裝置之後，(步驟381的YES)，該操作控制器/處理器510的ID辨識器514，辨識自該最後裝置(即，裝置N)所接收的該IDo16－k，且於同時接收該IDGC及該DTsi－k(步驟383)並移至步驟354。
來自該接收的IDo16－k，該提供裝置類型的該等裝置的號碼DTsi－k被藉由該資料編譯器518加以辨識(步驟383)。該ID產生及該最後裝置辨識的此等操作，被操照該係1~M的操作重複參數k(即，DTsi1至DTsiM)，加以重複。基於來自該操作/處理控制器512的該DTsi－k及來自該ID辨識器514的IDo16－k的接收，該資料編譯器518編譯關於該裝置類型DTsi－k、該最後ID、及該具有裝置類型DTsi－k的裝置號碼的資料。該編譯的資料被儲存 在該記憶體524中作為一表。在該範例中，用於該裝置類型匹配搜尋的裝置類型DTsi，係用於NAND快閃裝置的DTnd、用於NOR快閃裝置的DTnr、用於DRAM裝置的DTdm、用於SRAM的DTsm、用於MRAM的DTmm、及該用於每個類型記憶體裝置的“不在乎”。藉由該資料編譯器518給予的資料，係儲存在該記憶體524中。第7表顯示編譯的資料。
如顯示在第7表中，該記憶體控制器可由該最後ID，IDo16，以辨識關於該特定DT的裝置的數量。
第7A圖的該DT匹配解碼器390，包含該僅當該DTsi所有位元皆為“1”時偵測的DT解碼器471，該DT解碼器471可以一用以偵測被預定為“不在乎”裝置類型DTdc的資料或資訊的m－位元比較器，加以取代。
第13A圖顯示第7A圖中顯示的DT匹配偵測器另一範例。顯示在第13A圖中的DT匹配偵測器530，係相似於該第7B圖中的DT匹配偵測器390。一差異係該DT匹配偵測器530包含一DT比較器531，以取代該DT解碼器471。該DT比較器531係相似於該m－位元DT比較器461。
參照第13A圖，該DT比較器531係亦為一m－位元的比較器。該DT比較器531接收該包含該m－位元並列的DTsi的DT訊號445、一包含來自編碼源(未顯示)的“不在乎”裝置類型DTdc的“不在乎”編碼訊號533、及該DT決定控制訊號。該DT比較器531輸出一比較結果訊號535至該OR閘479。
藉由第7A圖的包含該DT匹配偵測器530的該ID產生器271所執行的該ID產生，係顯示在第13B圖中。該顯示在第13B圖中的ID產生過程，係相似於顯示於第8圖中的。一差異係該顯示於第13B圖中的該過程，其包含“不在乎”決定步驟(步驟394)，用以取代該第8圖的“不在乎”解碼步驟。
參照第1、7A、13A、及13B圖，該目前裝置的ID產生器271接收該IDGC、該DT，DTsi、及該ID，IDii(步驟343)。然後，該DTsi被與一“不在乎”裝置類型DTdc，藉由該DT比較器531作比較(步驟394)。在一案例中，該DTsi係非“不在乎”，該接收DTsi係與一參考裝置類型DTref作比較(步驟345)。如果該DTsi匹配該 DTref，則該接收ID將被增加以產生一新ID，IDj(步驟346)。如果步驟394中有一非匹配，則該接收ID，IDii，將被維持以作為一新IDj(步驟347)。因此，於步驟347，該ID產生被省略或旁路。步驟346或347之後，該新ID係藉由該裝置DVi的ID產生器，輸出至下一裝置DV(i＋1)(步驟348)。
在一案例中，其中該接收DTsi係該“不在乎”編碼DTdc，則裝置類型決定步驟345係不執行且一新ID總是產生以用於下一裝置DV(i＋1)(步驟346)。
如果該DT比較器531被使用，則該“不在乎”編碼可被藉由任何位元組合來作定義。在一案例中，其中ID被產生且偵測無關於該串列互連組態中的裝置類型的裝置的總數量，一記憶控制器可發送這樣的串列輸入格式的作為裝置類型DTsi一預定編碼。
在敘述於上的該等範例中，在一裝置的該ID暫存器231中的鎖存ID，係該於先產生在該裝置中的ID，其中該裝置類型DT匹配該處的參照裝置類型DTref。因此，該目前裝置的指定ID，係藉由另一裝置的該ID產生器234產生，且藉由該目前裝置接收的ID。
另一方案，一裝置於產生ID被發送至下一裝置之前或同步，鎖存該產生ID於該處。在此範例中，一裝置的該儲存或指定ID係當該裝置類型DT匹配該處的參考裝置類型DTref之時，藉由該裝置產生的ID。此一範例顯示在第14圖中。第14途中顯示的一ID產生器，係相似於第 2D及7A圖的ID產生器234及271。一差異係在第14圖的ID產生器273中，該藉由該加法器450的加過ID(IDii＋1)被提供至該ID暫存器231以用於暫存或鎖存，以取代來自該輸入ID暫存器440的該非計算(非修改)ID。在此範例中，該指定ID係藉由該裝置所產生的，而非藉由該前一裝置或其它裝置所產生的。因此，該等裝置中的鎖存或暫存ID係不同於顯示在第2及3表中的。參照第14圖，一DT匹配偵測器541係相似於第2D圖的該DT匹配偵測器446或第7A圖的該DT匹配偵測器390。一裝置類型號碼儲存器/提供器542提供一包含參考DTref的參考DT訊號543。該DT匹配偵測器541的比較器，將該接收DTsi與該參考DTref或該參考DTref與該“不在乎”裝置類型DTdc作比較，以偵測一裝置類型匹配。反應於該DT匹配決定，該DT匹配訊號被提供。
第4及5表顯示該鎖存或暫存ID及該產生或旁路ID，其等ID係在第2A圖及第14圖的ID產生器所顯示的該串列互連組態的該等裝置之中。在該等案例中，其中藉由該記憶體控制器所提供的該等裝置類型，係該分別用於NAND及NOR快閃裝置的該DTnd及DTnr。在表8及9中，‘000＊＊ ’係該重設狀態而非一鎖存ID。
在一案例中，其中顯示在第14圖中的該ID產生器被用於該等裝置，該鎖存ID係相異。第10表顯示該等在所有裝置中的鎖存ID及該等藉由所有裝置產生的ID。
第15顯示該ID產生的另一範例。參照第15圖，一ID產生器275係相似於第2D圖及第7A圖的該ID產生器234及271。一相異係該ID產生器275包含一減法器550，以取代加法器。一DT匹配偵測器545係相似於該第2D圖的DT匹配偵測器446或該7A圖的DT匹配偵測器390。一裝置類型號碼儲存器/提供器546係提供一包含一參考DTref的參考DT訊號547。該DT偵測器545的比較器，將該接收DTsi與該參考DTref或該參考Dtref與該“不在乎”裝置類型DTdc作比較，以偵測一裝置類型匹配。反應於該DT匹配決定，該DT匹配訊號249被提供。該減 法器550，自該接收IDi減一且該被減的ID將被提供作為一包含在減法輸出訊號551中的新ID，IDj。如果該接收DTsi匹配該參考DTref，則由高自低的連續ID，藉由該ID產生器275被產生。如果該提供自一記憶體控制器的初始ID號碼係Q(一整數)，則ID將以由(Q－1)至低的連續號碼的方式，藉由該等裝置被產生。在一案例中，Q係16，則該產生ID號碼係由15至0。第11表顯示該在所有裝置中的鎖存ID及藉由所有裝置產生的ID，其中該“不在乎”裝置類型DTdc結由該記憶體控制器110被提供。
第15圖的該減法器550及第2D圖的該加法器450，各執行一算術操作用以計算一ID，使該新產生的ID用於另一裝置。該算術操作可藉由增加或減少一或藉由增加或減少任何號碼或值，加以達成。該增加或減少一係一用於ID修正的範例。
第16圖顯示該ID產生器的另一範例。顯示在第16圖中的ID產生器277，係相似於該第15圖的ID產生器275。一相異係該ID產生器277提供一減過ID，IDii至該ID暫存器231，其該ID係依據該DT匹配訊號而鎖存或暫存。
參照第16圖，一DT匹配偵測器552係相似於第2D圖的該DT匹配偵測器446或第7A圖的該DT匹配偵測器390。一裝置類型號碼儲存器/提供器553，提供一包含一參考DTref的參考DT訊號554。該DT匹配偵測器552的比較器，將該接收DTsi與該參考DTref或該參考DTref與該“不在乎”裝置類型DTdc作比較，以偵測一裝置類型匹配。反應於該DT匹配決定，該DT匹配訊號249被提供。第12表顯示在所有裝置中的該等鎖存ID及藉由所有裝置產生的該等ID，其中該“不在乎”裝置類型DTdc被提供。
第17A圖顯示一機械可讀媒體，其儲存可用於第1圖的該等裝置120－1~120－16的命令及指令。參照第1、2B、及17A圖，一包含指令編碼572的電腦可讀媒體571(例如，非揮發性記憶體)，被提供至一讀取器573，其依序讀取該指令編碼572。該所讀取的編碼被提供至一記憶體574且儲存於該處。如果該記憶體574係包含在該裝置120－i中，其裝置操作控制器260可執行該儲存在該記憶體裝置中的編碼，並執行該由該指令編碼572定義的功能。在一案例中，其中該指令編碼572定義稍早敘述的該DT匹配決定及該ID產生的該等方法，該裝置操作控制器 260可實行該等命令及指令以執行該等方法。
第17B圖顯示一機械可讀媒體，其儲存可用於第1圖的該記憶體控制器110的命令及指令。參照第1、10、及17B圖，一包含指令編碼577的電腦可讀媒體576(例如，非揮發性記憶體)，被提供至一讀取器578。該讀取器578讀取該等指令編碼577，且該等讀取的編碼被提供至一記憶體579且儲存於該處。如果該記憶體579係包含在該記憶體控制器110中，其操作控制/處理器510可處理儲存在該記憶體579中的該等編碼，並執行該由該指令編碼577定義的功能。在一案例中，其中該包含在該電腦可讀媒體576的指令編碼577定義稍早敘述的提供該IDGC、ID、及DT以及接收該SO且辨識該IDGC、ID、及ID的該等方法，該控制器/處理器510可實行該等命令及指令以執行該等方法。
該目前發明係可應用於一再串列互連組態中包含複數裝置的系統，以於每個裝置產生一ID。該等裝置採用一用於雙鍵結的ID產生邏輯之範例。例如，串列輸入SI0及SI1被給予至一裝置的串列輸入埠連結SIP0及SIP1，且串列輸出SO0及SO1自該裝置的串列輸出埠連接SOP0及SOP1被提供。該串列輸入SI0、SI1及該串列輸出SO0、SO1的發送係被分別控制。任何串列輸入接腳及一控制接腳可具有相同功能。一ID產生邏輯亦可能用於多重鍵結，集中複數具有多重埠的裝置係互連。
該等上述的實施例可藉由一單一資料速率(SDR)介 面或一雙倍資料速率(DDR)介面，加以操作。
在上述該等範例中，儲存在該等裝置120－i的ID暫存器231中，且在一封包內發送的該ID的位元結構，係“MSB→LSB”。包含在封包內的其它資料(例如，“封包開始”、“IDGC”、‘‘DT”、“封包結束”)的各自的位元結構，亦為“MSB→LSB”。另一方案，包含在封包內的各個資料的位元結構可為“LSB→MSB”，且“LSB→MSB”可被儲存在該ID暫存器231中。
在上述的該等範例中，該ID產生命令IDGC、該裝置類型DT、及該裝置識別碼ID係作為一封包被發送。那些此領域的習知技術者，可藉由不是作為一封包的其它方法，例如，作為一群組，來實施以發送該IDGC、DT、及ID上的資料。
在上述該等實施例中，使用該啟動“高”訊號而加以描述的操作，係基於簡單化之目的。根據設計喜好，任何區塊的電路可被設計以執行該基於“低”啟動訊號的操作。
在敘述於上的該等實施例中，該等裝置元件及電路，如顯示在該等圖中，被相互連接，係基於簡單化。在本發明對於設備、裝置、元件、電路等的實施應用中，可藉由其他用於設備操作的裝置、元件、電路等被間接的彼此連接。因此，在實際組態中，該等電路元件及裝置被直接或間接的彼此耦合或連接。
該等描述於上的實施例，係針對包含記憶體裝置的系統。該敘述於上的技術可被應用於包含其它半導體裝置的 系統。該等其它半導體裝置，例如資料處理裝置，其根據其上的特性或類型的預定資料或資訊而可被區分。此等系統可被包含在電子裝備或產品中。
對於那些習知技術者，該ID產生器或生產器該控制器該處理器及其他裝置元件及該等記憶體控制器可藉由硬體或軟體加以達成，其係很明顯。
本發明的該等上述的實施例係僅作為範例。由那些習知技術者的有效於該特定實施例的修改、改變、變化，並不偏離本發明範疇者，其亦獨自地定義於附加於此的申請專利範圍。
120－i‧‧‧裝置i
220－i‧‧‧記憶體
230－i‧‧‧裝置控制器i
481－i‧‧‧AND閘
110‧‧‧記憶體控制器
231‧‧‧ID暫存器
234‧‧‧ID產生器
256‧‧‧選擇器
258‧‧‧串列輸出緩衝器
260‧‧‧裝置操作控制器
260‧‧‧裝置操作控制器
261‧‧‧串列封包解譯器
263‧‧‧控制器/處理器
267‧‧‧資料合併器
271‧‧‧ID產生器
273‧‧‧ID產生器
275‧‧‧ID產生器
277‧‧‧ID產生器
390‧‧‧DT匹配偵測器
437‧‧‧串列輸入緩衝器
439‧‧‧輸入DT暫存器
440‧‧‧輸入ID暫存器
441‧‧‧DT時脈產生器
442‧‧‧裝置類型號碼儲存器/處理器
446‧‧‧DT匹配偵測器
447‧‧‧裝置類型號碼儲存器/處理器
450‧‧‧加法器
452‧‧‧選擇器
454‧‧‧輸出ID暫存器
456‧‧‧輸出DT暫存器
461‧‧‧DT比較器
471‧‧‧DT解碼器
479‧‧‧OR閘
510‧‧‧操作控制器/處理器
512‧‧‧操作/處理控制器
514‧‧‧ID辨識器
518‧‧‧資料編譯器
524‧‧‧記憶體
531‧‧‧DT比較器
541‧‧‧DT匹配偵測器
542‧‧‧裝置類型號碼儲存器/處理器
545‧‧‧DT匹配偵測器
546‧‧‧裝置類型號碼儲存器/處理器
550‧‧‧減法器
552‧‧‧DT匹配偵測器
553‧‧‧裝置類型號碼儲存器/處理器
571‧‧‧電腦可讀媒體
572‧‧‧指令編碼
573‧‧‧讀取器
574‧‧‧記憶體
576‧‧‧電腦可讀媒體
577‧‧‧指令編碼
578‧‧‧讀取器
579‧‧‧記憶體
本發明的實施例將僅於範例之範圍，參照附圖在此描述，其中：第1圖係說明，應用本發明實施例之包含串列互連組態中之複數裝置之系統的方塊圖；第2A圖係說明，包含顯示於第1圖之串列互連組態中之複數裝置之部分之系統的方塊圖；第2B圖係說明，顯示於第2A圖之該等裝置之其一的方塊圖；第2C圖係說明，顯示於第2B圖之裝置操作控制器之一範例的方塊圖；第2D圖係說明，顯示於第2B圖之ID產生器之一範例的方塊圖； 第3A圖係，第2A圖的串列互連組態所執行之操作的流程圖；第3B圖係，顯示於第3A圖之部分操作的流程圖；第4A圖係說明，顯示於第2A圖之串列互連組態之複數裝置的方塊圖，其中NAND快閃裝置執行一ID產生；第4B圖係，第4A圖之串列互連組態中之ID產生的時脈圖；第5A圖係說明，顯示於第2A圖之串列互連組態之複數裝置的方塊圖，其中NOR快閃裝置執行一ID產生；第5B圖係，第5A圖之串列互連組態中之ID產生的時脈圖；第6A圖係說明，顯示於第1圖之該等裝置中所實行的通訊協定的概要圖，其中NAND裝置產生ID；第6B圖係說明，顯示於第1圖之該等裝置中所實行的通訊協定的概要圖，其中NOR裝置產生ID；第6C圖係說明，顯示於第1圖之該等裝置中所實行的通訊協定的概要圖，其中DRAM裝置產生ID；第6D圖係說明，顯示於第1圖之該等裝置中所實行的通訊協定的概要圖，其中SRAM裝置產生ID；第6E圖係說明，顯示於第1圖之該等裝置中所實行的通訊協定的概要圖，其中MRAM裝置產生ID；第6F圖係說明，顯示於第1圖之該等裝置中所實行的通訊協定的概要圖，其中無裝置產生ID； 第7A圖係說明，顯示於第1圖之串列地互連之該等裝置所應用之ID產生器之另一範例的方塊圖；第7B圖係說明，顯示於第7A圖之DT匹配偵測器的方塊圖；第7C圖係說明，顯示於第7B圖之DT解碼器的方塊圖；第8圖係說明，應用於顯示於第1圖之裝置的使用顯示於第7A圖之ID產生器的ID產生方法的流程圖；第9A圖係說明，顯示於第1圖之該等裝置所實行之通訊協定的概要圖；第9B圖係說明，串列互連組態中之ID產生的時脈圖，其中所有該等裝置產生ID；第10圖係，第一圖之記憶體控制器之一範例的方塊圖；第11A圖係說明，顯示於第1圖之該等裝置所執行之ID產生的流程圖；第11B圖係，顯示於第11A圖之ID產生方法之部分的流程圖；第12圖係說明，顯示於第1圖知該等裝置所實行之通訊協定的概要圖；第13A圖係說明，顯示於第7A圖之DT匹配偵測器之另一範例的方塊圖；第13B圖係說明，應用於顯示於第1圖之裝置的使用顯示於第13A圖之ID產生器的ID產生方法的流程圖； 第14圖係說明，該ID產生器之另一範例的方塊圖，其中一修正ID被暫存；第15圖係說明，該ID產生器之另一範例的方塊圖，其中一減過ID被產生；第16圖係說明，該ID產生器之另一範例的方塊圖，其中一減過ID被暫存；第17A圖係說明，儲存第1圖之裝置所使用之命令及指令之機械可讀媒體的方塊圖；第17B圖係說明，儲存第1圖之記憶體控制器所使用之命令及指令之機械可讀媒體的方塊圖。
110‧‧‧記憶體控制器

Claims (57)

  1. 一種用於產生識別碼的系統，包含：可輸出一串列輸入訊號及接收一串列輸出訊號的一訊號處理器；以及混合類型的第一至第N裝置的一串列互連組態，N係大於一之一整數，該等裝置各具有一串列輸入連接及一串列輸出連接，該等裝置係各可決定一裝置類型(DT)及提供該DT與一裝置識別碼(ID)的一合併，該等裝置其一的該串列輸入連接，被耦接至該訊號處理器或一前一裝置的該串列輸出連接，該等裝置其一的該串列輸出連接，被耦接至一下一裝置的該串列輸入連接或該訊號處理器，從該訊號處理器提供至該第一裝置的串列輸入連接的該串列輸入訊號係修改或非修改，經由該N個裝置傳播，該傳播的串列輸入訊號自該第N裝置的串列輸出連接加以輸出，作為該訊號處理器所接收的串列輸出訊號。
  2. 如申請專利範圍第1項之系統，其中該等裝置各包含：一接收器，用以接收經由該裝置的串列輸入連接所提供的一ID及一DT；一決定器，用以由該接收DT決定該裝置之DT；一輸出ID提供器，用以反應於一決定結果，而輸出一ID；以及一資訊提供器，用以提供該接收DT及該輸出ID的一 合併。
  3. 如申請專利範圍第2項之系統，其中該輸出ID提供器包含：一計算器，用以依據該接收ID及一預設值執行一計算，以產生一計算ID。
  4. 如申請專利範圍第3項之系統，其中該等裝置各另包含：一裝置類型提供器，用以提供相關於該裝置的裝置類型資訊(DTI)，以作為一參考DT。
  5. 如申請專利範圍第4項之系統，其中該決定器包含：一比較器，用以比較該接收DT與該參考DT，以提供該決定結果。
  6. 如申請專利範圍第5項之系統，其中該輸出ID提供器另包含：一選擇器，用以反應於該決定結果，而選擇該接收ID或該計算ID，該選擇ID自該ID提供器輸出。
  7. 如申請專利範圍第6項之系統，其中該接收器包含：一暫存器：用以以串列方式，暫存該接收ID及DT；及用以以並列方式，輸出各該暫存ID及DT，該DT以並列方式提供至該比較器，該ID以並列方式提供至該計算器。
  8. 如申請專利範圍第7項之系統，其中該裝置類型提供器包含：一DTI儲存器，其可：保存該裝置的類型上的DTI；及提供該DTI，作為用於該決定的該參考DT。
  9. 如申請專利範圍第1項之系統，其中該訊號處理器包含：一串列輸出接收器，用以從該第N裝置接收該串列輸出訊號。
  10. 如申請專利範圍第9項之系統，其中該串列輸出接收器包含：一辨識器，用以辨識包含於來自該第N裝置的該串列輸出訊號中的ID號碼，從相關於該訊號處理器提供的一特定DT的辨識ID號碼，以辨識該等裝置的號碼。
  11. 如申請專利範圍第2項之系統，其中該DT及ID被作為一封包以發送。
  12. 如申請專利範圍第11項之系統，其中：該封包包含一ID產生命令；該決定器包含一封包解譯器，其用以解譯該ID產生命令及該接收DT。
  13. 如申請專利範圍第12項之系統，其中該資訊提供器包含：一合併器，用以合併該ID產生命令、該DT及該ID；以及 一封包輸出提供器，用以提供作為一封包的該合併的命令、DT及ID。
  14. 一種用以指定一裝置識別碼給一串列互連組態中混合類型之複數裝置的方法，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接，該方法適用於該等裝置的至少一個，該方法包含：經由該第一裝置的串列輸入連接，接收一裝置識別碼(ID)及一裝置類型(DT)；執行：一第一決定，其決定該裝置的DT是否包含對應於包含所有裝置類型之一的預定資料，以提供一第一決定結果；一第二決定，其反應於該接收DT而決定該裝置的DT而決定該裝置的DT，以提供一第二決定結果；及輸出一ID，其反應於該第一及第二決定結果。
  15. 如申請專利範圍第14項之方法，其中該執行的步驟包含：執行該第一決定，決定該裝置的接收DT是否匹配該預定資料；以及執行該第二決定，決定該接收DT是否匹配一指定給該裝置的參考DT。
  16. 如申請專利範圍第15項之方法，其中：執行該第一決定的步驟包含： 提供一預定值作為該預定資料，其對應於該等裝置的任一類型；及執行該第二決定的步驟包含：可程式化地提供該參考DT。
  17. 一種用於指定一裝置識別碼於一第一裝置的設備，該第一裝置耦接至一串列互連組態中的一第二裝置，該第一裝置具有一串列輸入連接，其耦接至該串列互連組態中的前一裝置的串列輸出連接，該第二裝置具有一串列輸入連接，其耦接至該第一裝置的一串列輸出連接，該等裝置係不同類型，該設備包含：一接收器，用於接收一裝置識別碼(ID)及一裝置類型(DT)，其等經由該裝置的串列輸入連接加以提供；一決定器，用以執行：一第一決定，其決定該裝置的DT是否包含對應於包含所有裝置類型之一的預定資料，以提供一第一決定結果；一第二決定，其基於該接收DT而決定該裝置的DT，以提供第二決定結果；及一輸出ID提供器，用以反應於該第一及第二決定結果而輸出一ID。
  18. 如申請專利範圍第17項之設備，其中該輸出ID提供器包含：一計算器，用於執行該接收ID與一預定值的計算。
  19. 如申請專利範圍第18項之設備，更包含： 一裝置類型提供器，用以提供該裝置的裝置類型資訊(DTI)。
  20. 如申請專利範圍第19項之設備，其中該決定器包含：一第一裝置類型決定器，用於決定該預定資料是否包含在該接收DT中，以提供該第一決定結果；以及一第二裝置類型決定器，用於決定該DTI是否包含在該接收DT中，以提供該第二決定結果。
  21. 如申請專利範圍第20項之設備，其中該輸出ID提供器更包含：一選擇器，用於依據該等決定結果，選擇該接收ID或該計算ID，該選擇的ID係經由該裝置的輸出連接加以輸出。
  22. 如申請專利範圍第21項之設備，其中該接收器包含：一暫存器：用於以串列方式，暫存該接收ID及DT；以及用於以並列方式，輸出各個該暫存ID及DT，該並列方式的DT係提供至比較器，該並列方式的ID係提供至該計算器。
  23. 如申請專利範圍第22項之設備，其中該決定器另包含；一DTI儲存器，其可：保存該裝置的類型上的DTI；及 提供該DTI，以用於該第二決定。
  24. 如申請專利範圍第20項之設備，其中：該第一裝置類型決定器包含一解碼器，其用於在該預定資料被偵測之時，解碼該接收DT以提供該第一決定結果：以及該第二裝置類型決定器包含一比較器，其用於比較該接收DT與該提供DTI，以提供該第二決定結果。
  25. 如申請專利範圍第20項之設備，其中：該第一裝置類型決定器包含一第一比較器，其用於比較該接收DT與該預定資料，以提供該第一決定結果；以及該第二裝置類型比較器包含一第二比較器，其用於比較該接收DT與該提供DTI，以提供該第二決定結果。
  26. 一種用於產生識別碼的系統，其包含一串列互連組態中的混合類型的複數裝置，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的一串列輸出連接，該等裝置的至少之一包含：一接收器，用於接收一裝置識別碼(ID)及一裝置類型(DT)，其等經由該裝置的串列輸入連接被提供；一決定器，用於依據該接收DT或該裝置的DT是否包含對應於包含所有裝置類型之一的預定資料，以決定該裝置的DT；以及一輸出ID提供器，用於反應該決定結果而輸出一 ID。
  27. 如申請專利範圍第26項之系統，其中該輸出ID提供器包含：一計算器，用於依據該接收ID及一預定值，執行該ID的計算；以及一傳遞運算子，用於傳遞該接收ID，其中，該ID指定器係反應於該決定結果，而提供該計算ID或該接收ID。
  28. 如申請專利範圍第27項之系統，其中該等裝置之其一另包含：一裝置資訊提供器，用於提供該裝置的DT資訊(DTI)。
  29. 如申請專利範圍第28項之系統，其中該決定器包含：一比較器，用於比較該接收DT與該提供DTI，以提供該決定結果。
  30. 如申請專利範圍第29項之系統，其中該輸出ID提供器另包含：一選擇器，用於反應來自該比較器的決定結果，以選擇該計算ID或該接收ID，該選擇的ID係經由該裝置的輸出連接加以輸出。
  31. 如申請專利範圍第30項之系統，其中該接收器包含：一保存器，用以保存該接收ID及DT，該保存的ID 及DT係分別提供至該計算器及該比較器。
  32. 如申請專利範圍第31項之系統，其中該保存器包含：一第一串列轉並列保存器，用於以串列方式保存該接收ID，並以並列方式輸出該ID；及一第二串列轉並列保存器，用於以串列方式保存該接收DT，並以並列方式輸出該DT。
  33. 如申請專利範圍第32項之系統，其中該輸出ID提供器更包含：一並列轉串列保存器，用於以並列方式保存該選擇的ID，並將其以串列的方式輸出。
  34. 如申請專利範圍第33項之系統，其中該裝置資訊提供器包含：一資訊儲存器，用於儲存該複數裝置的類型上的DTI，該DTI係以並列方式提供至該比較器。
  35. 如申請專利範圍第34項之系統，其中：該串列互連組態中的該等複數裝置包含不同類型的裝置；且該資訊儲存器包含一儲存器，其可：儲存該等不同類型裝置的DTI；及提供該DTI之其一，其對應於該等裝置的被選擇之其一。
  36. 如申請專利範圍第35項之系統，其中該等不同類型裝置包含超過一種類型的隨機存取記憶體及快閃記憶 體。
  37. 如申請專利範圍第36項之系統，其中該等裝置之其一另包含：一ID保存器，用於反應該決定結果而保存該接收ID。
  38. 一種用於指定一裝置識別碼的方法，該裝置識別碼係指定於一串列互連組態中的混合類型的複數裝置，一第一裝置具有一串列輸入連接，其耦接至一前一裝置的串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接，該方法包含：提供一裝置類型(DT)至該裝置；保存該提供DT於該裝置；決定該DT是否匹配一相關於該裝置的參考DT；決定該裝置的DT是否包含對應於包含所有裝置類型之一的預定資料；輸出一裝置識別碼(ID)至該串列互連組態中的該等裝置之其一，其經由該裝置的串列輸入連接；且於該裝置，其中該ID被提供，反應於該裝置中的該決定結果而實行ID指定。
  39. 如申請專利範圍第38項之方法，其中該提供的步驟包含：藉由從一裝置串列地發送DT至最後裝置，以提供該DT至該等裝置。
  40. 如申請專利範圍第39項之方法，其中： 該保存的步驟係於提供該DT的步驟之後執行；該決定DT匹配的步驟係於所有裝置中的實行步驟之前執行；且於各該等裝置，該實行的步驟係基於該前一決定結果而執行。
  41. 如申請專利範圍第40項之方法，其中：該保存的步驟係於提供該DT的步驟之後執行；該決定DT匹配的步驟係基於該提供與保存的DT，於各該等裝置執行；以及該實行的步驟係反應於該決定結果，於各該等裝置執行。
  42. 如申請專利範圍第41項之方法，其中，於其中提供該ID的該裝置，該實行的步驟包含：基於該提供的ID及一預定值，以執行該ID的計算；以及不修改並傳遞該提供ID。
  43. 如申請專利範圍第42項之方法，其中，於其中提供該ID的該裝置，該實行的步驟更包含：輸出該計算ID，以用於下一裝置；以及輸出該非修改ID，以用於該裝置。
  44. 如申請專利範圍第43項之方法，另包含：調整一輸出，用以避免接收及提供的步驟之間的重疊。
  45. 如申請專利範圍第38項之方法，其中： 該決定該DT是否匹配該參考DT的步驟，包含：解碼該接收DT，以於該預定資料被偵測時，提供第一決定；以及該決定該裝置的DT是否包含該預定資料的步驟，包含：比較該接收DT與該提供DTI，以提供第二決定結果。
  46. 如申請專利範圍第38項之方法，其中：該決定該DT是否匹配該參考DT的步驟，包含：比較該接收DT與該預定資料，以提供第一決定結果；以及該決定該裝置的DT是否包含該預定資料的步驟，包含：比較該接收DT與該提供DTI，以提供第二決定結果。
  47. 一種使用於混合類型的N個裝置的一串列互連組態中的方法，N係一大於一的整數，一第一裝置具有一串列連接，其耦接至前一裝置的一串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的一串列輸出連接，各該等裝置決定一裝置類型(DT)及提供該DT及一裝置識別碼(ID)的一合併；該方法包含：提供一串列輸入訊號至該串列互連組態的第一裝置，該串列輸入訊號係修改或非修改，經由該N個裝置傳播；以及 接收一提供自該第N裝置的串列輸出訊號。
  48. 如申請專利範圍第47項之方法，其中該接收的步驟包含：辨識一ID號碼，其包含在來自該第N裝置的串列輸出連接的傳播的串列輸入訊號。
  49. 如申請專利範圍第48項之方法，其中：該提供的步驟包含：將一唯一DT連同一包含在該串列輸入訊號中的初始ID號碼，提供至該串列互連組態的第一裝置，該唯一DT匹配該等裝置的任何類型，該包含一ID號碼的傳播的串列輸入訊號，反應於一決定結果以藉由該裝置而修改；以及該識別的步驟包含：從該第N裝置，接收包含該ID號碼的該傳播的串列輸入訊號連同該唯一DT；以及基於該接收ID號碼，以識別在該串列互連組態中的該等裝置的數量。
  50. 如申請專利範圍第49項之方法，其中該提供的步驟另包含：提供一ID產生命令；以及合併該ID產生命令、該初始ID號碼、及該唯一DT。
  51. 如申請專利範圍第50項之方法，其中該DT及ID係作為一封包以發送。
  52. 一種儲存命令及指令的機械可讀媒體，其於執行之時，使得一處理器執行一方法，該方法係從串列互連組態的混合類型的N個裝置的最後裝置，接收一輸出訊息，N係一大於一的整數，第一裝置具有一串列輸入連接，其耦接至前一裝置的一串列輸出連接，第二裝置具有一串列輸入連接，其耦接至該第一裝置的串列輸出連接，各該等裝置決定一裝置類型(DT)，且提供該DT及一裝置識別碼(ID)的合併，該方法包含：提供一串列輸入訊號至該串列互連組態的第一裝置，該串列輸入訊號係修改或非修改，經由該N個裝置傳播；以及接收一提供自該第N裝置的串列輸出訊號。
  53. 如申請專利範圍第52項之機械可讀媒體，其中該方法另包含：提供一ID產生命令；提供一唯一DT連同一初始ID號碼、及包含在該串列輸入訊號的ID產生命令，至該串列互連組態的第一裝置，該唯一DT匹配該等裝置的任何類型，該傳播的串列輸入訊號包含一反應於一決定結果而藉由該裝置修改的ID號碼；接收該傳播的串列輸出訊號，其包含來自該第N裝置的ID號碼；以及基於該接收的ID號碼，以辨識該串列互連組態中的該等裝置的數量。
  54. 如申請專利範圍第53項之機械可讀媒體，其中該方法另包含：合併該ID產生命令、該初始ID號碼、及該唯一DT的資料；提供該包含該串列輸入訊號的合併資料；及將該包含該合併資料的串列輸入訊號作為一封包，提供至該串列互連組態的第一裝置。
  55. 一種儲存命令及指令的機械可讀媒體，其於執行之時，使得一處理器執行一方法，該方法係指定一裝置識別碼(ID)，以用於串列互連組態中的混合類型的複數裝置，一第一裝置(DVi)具有一串列輸入連接，其耦接至前一裝置的一串列輸出連接，一第二裝置具有一串列輸入連接，其耦接至該第一裝置的一串列輸出連接，該方法適用於該等裝置的至少之一，該方法包含：經由該第一裝置的串列輸入連接，接收一ID及一裝置類型(DT)；執行：一第一決定，決定該裝置的DT是否包含對應於包含所有裝置類型之一的預定資料；以及一第二決定，反應於該接收DT而決定該裝置的DT；及反應於該第一及第二決定結果，而輸出一裝置ID。
  56. 如申請專利範圍第55項之機械可讀媒體，其中該執行的步驟包含： 執行該第一決定，決定該裝置的接收DT是否匹配該預定資料；以及執行該第二決定，決定該接收DT是否匹配一指定至該裝置的參考DT。
  57. 如申請專利範圍第56項之機械可讀媒體，其中該方法更包含：接收一ID產生命令；合併該接收的ID產生命令、該接收DT、及該輸出ID，以提供合併的資料；以及提供該包含合併的資料並作為一封包的串列輸出訊號。
TW096146278A 2006-12-06 2007-12-05 無關於在串列互連中的混合裝置類型而產生識別碼之系統、設備及方法 TWI476779B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US86877306P 2006-12-06 2006-12-06
US88957207P 2007-02-13 2007-02-13
US11/692,446 US7853727B2 (en) 2006-12-06 2007-03-28 Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection

Publications (2)

Publication Number Publication Date
TW200836210A TW200836210A (en) 2008-09-01
TWI476779B true TWI476779B (zh) 2015-03-11

Family

ID=39685719

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096146278A TWI476779B (zh) 2006-12-06 2007-12-05 無關於在串列互連中的混合裝置類型而產生識別碼之系統、設備及方法

Country Status (2)

Country Link
US (2) US7853727B2 (zh)
TW (1) TWI476779B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331361B2 (en) * 2006-12-06 2012-12-11 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
CN101617371B (zh) 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US8122202B2 (en) 2007-02-16 2012-02-21 Peter Gillingham Reduced pin count interface
US8131913B2 (en) 2008-02-04 2012-03-06 Mosaid Technologies Incorporated Selective broadcasting of data in series connected devices
US8713697B2 (en) 2008-07-09 2014-04-29 Lennox Manufacturing, Inc. Apparatus and method for storing event information for an HVAC system
US7957173B2 (en) 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8527096B2 (en) 2008-10-24 2013-09-03 Lennox Industries Inc. Programmable controller and a user interface for same
US8463443B2 (en) 2008-10-27 2013-06-11 Lennox Industries, Inc. Memory recovery scheme and data structure in a heating, ventilation and air conditioning network
US8661165B2 (en) * 2008-10-27 2014-02-25 Lennox Industries, Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US9678486B2 (en) 2008-10-27 2017-06-13 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8762666B2 (en) 2008-10-27 2014-06-24 Lennox Industries, Inc. Backup and restoration of operation control data in a heating, ventilation and air conditioning network
US8295981B2 (en) 2008-10-27 2012-10-23 Lennox Industries Inc. Device commissioning in a heating, ventilation and air conditioning network
US9432208B2 (en) 2008-10-27 2016-08-30 Lennox Industries Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US8548630B2 (en) 2008-10-27 2013-10-01 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US8798796B2 (en) 2008-10-27 2014-08-05 Lennox Industries Inc. General control techniques in a heating, ventilation and air conditioning network
US8874815B2 (en) 2008-10-27 2014-10-28 Lennox Industries, Inc. Communication protocol system and method for a distributed architecture heating, ventilation and air conditioning network
US8442693B2 (en) 2008-10-27 2013-05-14 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8694164B2 (en) 2008-10-27 2014-04-08 Lennox Industries, Inc. Interactive user guidance interface for a heating, ventilation and air conditioning system
US8433446B2 (en) 2008-10-27 2013-04-30 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US9651925B2 (en) 2008-10-27 2017-05-16 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US8788100B2 (en) 2008-10-27 2014-07-22 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US8744629B2 (en) 2008-10-27 2014-06-03 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8615326B2 (en) 2008-10-27 2013-12-24 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8437877B2 (en) 2008-10-27 2013-05-07 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8725298B2 (en) 2008-10-27 2014-05-13 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and conditioning network
US9325517B2 (en) 2008-10-27 2016-04-26 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8452456B2 (en) 2008-10-27 2013-05-28 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8802981B2 (en) 2008-10-27 2014-08-12 Lennox Industries Inc. Flush wall mount thermostat and in-set mounting plate for a heating, ventilation and air conditioning system
US8655490B2 (en) 2008-10-27 2014-02-18 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8892797B2 (en) 2008-10-27 2014-11-18 Lennox Industries Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8543243B2 (en) 2008-10-27 2013-09-24 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8437878B2 (en) 2008-10-27 2013-05-07 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US9632490B2 (en) 2008-10-27 2017-04-25 Lennox Industries Inc. System and method for zoning a distributed architecture heating, ventilation and air conditioning network
US8452906B2 (en) 2008-10-27 2013-05-28 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8564400B2 (en) 2008-10-27 2013-10-22 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8655491B2 (en) 2008-10-27 2014-02-18 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8855825B2 (en) 2008-10-27 2014-10-07 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8600558B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8774210B2 (en) 2008-10-27 2014-07-08 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8600559B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. Method of controlling equipment in a heating, ventilation and air conditioning network
US8463442B2 (en) 2008-10-27 2013-06-11 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8977794B2 (en) 2008-10-27 2015-03-10 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8560125B2 (en) 2008-10-27 2013-10-15 Lennox Industries Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8994539B2 (en) 2008-10-27 2015-03-31 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US8549209B2 (en) 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US8504789B2 (en) 2009-06-29 2013-08-06 Mosaid Technologies Incorporated Bridging device having a frequency configurable clock domain
US8478917B2 (en) * 2010-09-22 2013-07-02 Microsoft Corporation Automatic addressing protocol for a shared bus
US9479344B2 (en) * 2011-09-16 2016-10-25 Telecommunication Systems, Inc. Anonymous voice conversation
CN107209718B (zh) * 2015-03-11 2021-11-19 拉姆伯斯公司 高性能非易失性存储器模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US20040039854A1 (en) * 1998-03-02 2004-02-26 Lexar Media, Inc. Flash memory card with enhanced operating mode detection and user-friendly interfacing system
US20040148482A1 (en) * 2003-01-13 2004-07-29 Grundy Kevin P. Memory chain
US6928501B2 (en) * 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174536A (en) * 1977-01-21 1979-11-13 Massachusetts Institute Of Technology Digital communications controller with firmware control
US4360870A (en) * 1980-07-30 1982-11-23 International Business Machines Corporation Programmable I/O device identification
US4617566A (en) * 1983-12-15 1986-10-14 Teleplex Corporation Addressable-port, daisy chain telemetry system with self-test capability
DE3586523T2 (de) * 1984-10-17 1993-01-07 Fujitsu Ltd Halbleiterspeicheranordnung mit einer seriellen dateneingangs- und ausgangsschaltung.
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
WO1990010903A1 (en) * 1989-03-15 1990-09-20 Oki Electric Industry Co., Ltd. Serial data receiving circuit
US5126808A (en) * 1989-10-23 1992-06-30 Advanced Micro Devices, Inc. Flash EEPROM array with paged erase architecture
US5175819A (en) * 1990-03-28 1992-12-29 Integrated Device Technology, Inc. Cascadable parallel to serial converter using tap shift registers and data shift registers while receiving input data from FIFO buffer
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5204669A (en) * 1990-08-30 1993-04-20 Datacard Corporation Automatic station identification where function modules automatically initialize
US5357621A (en) * 1990-09-04 1994-10-18 Hewlett-Packard Company Serial architecture for memory module control
GB2249460B (en) * 1990-09-19 1994-06-29 Intel Corp Network providing common access to dissimilar hardware interfaces
US5319598A (en) * 1990-12-10 1994-06-07 Hughes Aircraft Company Nonvolatile serially programmable devices
US5249270A (en) * 1991-03-29 1993-09-28 Echelon Corporation Development system protocol
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
KR950000761B1 (ko) * 1992-01-15 1995-01-28 삼성전자 주식회사 직렬 입력신호의 동기회로
JP3088180B2 (ja) * 1992-03-26 2000-09-18 日本電気アイシーマイコンシステム株式会社 シリアル入力インタフェース回路
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JPH06275069A (ja) * 1993-03-20 1994-09-30 Hitachi Ltd シリアルメモリ
US5365484A (en) * 1993-08-23 1994-11-15 Advanced Micro Devices, Inc. Independent array grounds for flash EEPROM array with paged erase architechture
JPH0793219A (ja) * 1993-09-20 1995-04-07 Olympus Optical Co Ltd 情報処理装置
US5602780A (en) * 1993-10-20 1997-02-11 Texas Instruments Incorporated Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US5452259A (en) * 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5596724A (en) * 1994-02-04 1997-01-21 Advanced Micro Devices Input/output data port with a parallel and serial interface
DE4429433C1 (de) * 1994-08-19 1995-10-26 Siemens Ag Adreßzuordnungsverfahren
US5473566A (en) * 1994-09-12 1995-12-05 Cirrus Logic, Inc. Memory architecture and devices, systems and methods utilizing the same
KR0142367B1 (ko) * 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
US5835935A (en) * 1995-09-13 1998-11-10 Lexar Media, Inc. Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory
JP3693721B2 (ja) 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
TW307869B (en) * 1995-12-20 1997-06-11 Toshiba Co Ltd Semiconductor memory
KR100211760B1 (ko) * 1995-12-28 1999-08-02 윤종용 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
US6567904B1 (en) * 1995-12-29 2003-05-20 Intel Corporation Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
KR0170723B1 (ko) * 1995-12-29 1999-03-30 김광호 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
US5828899A (en) * 1996-01-04 1998-10-27 Compaq Computer Corporation System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port
JPH09231740A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体記憶装置
US5809070A (en) 1996-02-27 1998-09-15 Flat Connections, Inc. High speed data communications using multiple low speed modems
US5941974A (en) 1996-11-29 1999-08-24 Motorola, Inc. Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits
KR100243335B1 (ko) 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
KR100272037B1 (ko) 1997-02-27 2000-12-01 니시무로 타이죠 불휘발성 반도체 기억 장치
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
GB2329792A (en) * 1997-08-20 1999-03-31 Nokia Telecommunications Oy Identification signals enable a transceiver module to correctly configure itself to an attached functional module
JPH1166841A (ja) 1997-08-22 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
KR100240873B1 (ko) 1997-08-26 2000-01-15 윤종용 송수신 겸용의 레지스터를 갖는 직렬인터페이스장치
JP4039532B2 (ja) 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US5937425A (en) 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
US6148364A (en) 1997-12-30 2000-11-14 Netlogic Microsystems, Inc. Method and apparatus for cascading content addressable memory devices
US6002638A (en) 1998-01-20 1999-12-14 Microchip Technology Incorporated Memory device having a switchable clock output and method therefor
US6453365B1 (en) * 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
US6085290A (en) 1998-03-10 2000-07-04 Nexabit Networks, Llc Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM)
US6144576A (en) * 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US5995417A (en) 1998-10-20 1999-11-30 Advanced Micro Devices, Inc. Scheme for page erase and erase verify in a non-volatile memory array
JP4601737B2 (ja) * 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ
JP2000149564A (ja) 1998-10-30 2000-05-30 Mitsubishi Electric Corp 半導体記憶装置
US6304921B1 (en) * 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
KR100284742B1 (ko) 1998-12-28 2001-04-02 윤종용 입출력 센스앰프의 개수가 최소화된 메모리장치
US6680904B1 (en) 1999-12-27 2004-01-20 Orckit Communications Ltd. Bi-directional chaining of network access ports
US20050160218A1 (en) 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6442098B1 (en) 2000-02-08 2002-08-27 Alliance Semiconductor High performance multi-bank compact synchronous DRAM architecture
AU2001243463A1 (en) 2000-03-10 2001-09-24 Arc International Plc Memory interface and method of interfacing between functional entities
US6816933B1 (en) 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6535948B1 (en) 2000-05-31 2003-03-18 Agere Systems Inc. Serial interface unit
US6317350B1 (en) 2000-06-16 2001-11-13 Netlogic Microsystems, Inc. Hierarchical depth cascading of content addressable memory devices
US6754807B1 (en) * 2000-08-31 2004-06-22 Stmicroelectronics, Inc. System and method for managing vertical dependencies in a digital signal processor
US6317352B1 (en) 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6853557B1 (en) 2000-09-20 2005-02-08 Rambus, Inc. Multi-channel memory architecture
US6658509B1 (en) * 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
FR2816751A1 (fr) 2000-11-15 2002-05-17 St Microelectronics Sa Memoire flash effacable par page
US6718432B1 (en) 2001-03-22 2004-04-06 Netlogic Microsystems, Inc. Method and apparatus for transparent cascading of multiple content addressable memory devices
US6732221B2 (en) 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
KR100413762B1 (ko) 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
JP2003022224A (ja) * 2001-07-09 2003-01-24 Fujitsu Ltd ネットワークを介して相互接続された複数の機器の連携動作の制御
US6763426B1 (en) 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
JP4204226B2 (ja) 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
US7073022B2 (en) * 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
US7062601B2 (en) 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
KR100499686B1 (ko) 2002-07-23 2005-07-07 주식회사 디지털웨이 메모리 확장 가능한 휴대용 플래쉬 메모리 장치
CA2396632A1 (en) 2002-07-31 2004-01-31 Mosaid Technologies Incorporated Cam diamond cascade architecture
KR100487539B1 (ko) 2002-09-02 2005-05-03 삼성전자주식회사 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치
US7032039B2 (en) 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
DE60229649D1 (de) 2002-11-28 2008-12-11 St Microelectronics Srl Nichtflüchtige Speicheranordnungsarchitektur, zum Beispiel vom Flash-Typ mit einer seriellen Übertragungsschnittstelle
KR100493884B1 (ko) 2003-01-09 2005-06-10 삼성전자주식회사 시리얼 플래시 메모리에서의 현지 실행을 위한 제어 장치및 그 방법, 이를 이용한 플래시 메모리 칩
US20040199721A1 (en) 2003-03-12 2004-10-07 Power Data Communication Co., Ltd. Multi-transmission interface memory card
US7043630B1 (en) * 2003-04-28 2006-05-09 Altera Corporation Techniques for actively configuring programmable circuits using external memory
JP4156986B2 (ja) 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
US7133991B2 (en) 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
JP4628684B2 (ja) 2004-02-16 2011-02-09 三菱電機株式会社 データ送受信装置及び電子証明書発行方法
JP4697924B2 (ja) 2004-06-07 2011-06-08 キヤノン株式会社 データ転送方法
KR100705221B1 (ko) 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
US6950325B1 (en) 2004-10-07 2005-09-27 Winbond Electronics Corporation Cascade-connected ROM
US20070165457A1 (en) 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
WO2008090409A2 (en) 2006-10-04 2008-07-31 Marvell Technology Japan Y.K. Flash memory control interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US20040039854A1 (en) * 1998-03-02 2004-02-26 Lexar Media, Inc. Flash memory card with enhanced operating mode detection and user-friendly interfacing system
US6928501B2 (en) * 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US20040148482A1 (en) * 2003-01-13 2004-07-29 Grundy Kevin P. Memory chain

Also Published As

Publication number Publication date
US20110016236A1 (en) 2011-01-20
US8195839B2 (en) 2012-06-05
US20080192649A1 (en) 2008-08-14
TW200836210A (en) 2008-09-01
US7853727B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
TWI476779B (zh) 無關於在串列互連中的混合裝置類型而產生識別碼之系統、設備及方法
TWI486776B (zh) 於混合類型之串列互連裝置產生裝置識別碼之設備及方法
US7796462B2 (en) Data flow control in multiple independent port
US8819377B2 (en) System and method of operating memory devices of mixed type
US8984249B2 (en) ID generation apparatus and method for serially interconnected devices
EP2251872B1 (en) Selective broadcasting of data in series connected devices
US8335868B2 (en) Apparatus and method for establishing device identifiers for serially interconnected devices
US8549250B2 (en) Apparatus and method for producing IDs for interconnected devices of mixed type
US8626958B2 (en) Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
WO2007134444A1 (en) Apparatus and method for establishing device identifiers for serially interconnected devices
CA2667904C (en) Apparatus and method for capturing serial input data
WO2008067665A1 (en) Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection
TWI442236B (zh) 串聯連接裝置之資料的選擇性廣播

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees