TWI486776B - 於混合類型之串列互連裝置產生裝置識別碼之設備及方法 - Google Patents

於混合類型之串列互連裝置產生裝置識別碼之設備及方法 Download PDF

Info

Publication number
TWI486776B
TWI486776B TW096146276A TW96146276A TWI486776B TW I486776 B TWI486776 B TW I486776B TW 096146276 A TW096146276 A TW 096146276A TW 96146276 A TW96146276 A TW 96146276A TW I486776 B TWI486776 B TW I486776B
Authority
TW
Taiwan
Prior art keywords
receiving
serial
output
devices
providing
Prior art date
Application number
TW096146276A
Other languages
English (en)
Other versions
TW200834318A (en
Inventor
Hong Beom Pyeon
Hakjune Oh
Jin-Ki Kim
Shuji Sumi
Original Assignee
Novachips Canada Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novachips Canada Inc filed Critical Novachips Canada Inc
Publication of TW200834318A publication Critical patent/TW200834318A/zh
Application granted granted Critical
Publication of TWI486776B publication Critical patent/TWI486776B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Read Only Memory (AREA)

Description

於混合類型之串列互連裝置產生裝置識別碼之設備及方法 相關申請案的交互參照
本案主張2006年12月6日申請之美國臨時專利案No.60/868,773、2007年1月31日申請之美國臨時專利案No.60/887,401、以及2007年3月28日申請之專利案No.11/692,452的優先權。
本發明一般關於半導體裝置系統。本發明尤其關於於混合類型之串列互連裝置產生裝置識別碼之設備及方法。
目前電子裝備使用半導體裝置，例如記憶體裝置以及處理裝置。例如，行動電子產品，例如數位相機、可攜數位助理、可攜影音播放器、行動終端，都持續需求大量儲存記憶體，尤其是大幅增加容量及速度功能的非揮發性記憶體。因為資料被保存於缺乏電力中，藉此延伸電池壽命，故非揮發性記憶體以及硬碟機受歡迎。
儘管現存的記憶體裝置操作於可充分符合大多數消費電子裝備的速度，但是該等記憶體裝置可能不符合於未來電子產品及其它產品，其想要高資料速度。例如，一行動多媒體裝置，其紀錄高解析度動畫，可能需求程式通量優於目前記憶體技術的一記憶體模組。雖然這樣一解決方案看似淺顯易懂，這樣高頻率下訊號品質是個問題，使得在記憶體的操作頻率上設定一實際的限制。該記憶體使用一組並列輸入/輸出(I/O)接腳與其它組件通訊，其接腳數量決定於該想要組態。該I/O接腳接收命令指令並輸入資料並提供輸出資料。這是一般熟知的並列介面。高速度操作可能導致有害的通訊效應，例如串音、訊號失真及訊號衰減，其等降低訊號品質。
為了實現系統板上更高密度以及更快的操作，有兩個設計技術可行：多點下傳以及串列互連組態。這些設計技術可能被用於克服，決定硬碟及記憶體系統間記憶體互換的成本及操作效率的密度爭議。然而，相對於該記憶體的串列互連，多點下傳組態有其缺點。例如，如果各個接腳的負載效應，使得該多點下傳記憶體系統的數量增加，則因為電線的電阻器－電容器負載及該記憶體裝置的接腳電容導致的多點下傳連接，使得延遲時間亦會增加以至於多點下傳的整體效能降低。一串列連接可能提供一串列互連組態，藉由串列互連以有效控制命令位元、位址位元、及資料位元。在串列互連組態中，各個裝置藉由一裝置識別碼或一裝置位址加以識別。
依照一本發明的觀點，有提供產生用於一裝置之裝置識別碼(ID)的方法，包含：接收一裝置類型(DT)以及一輸入ID；反應該接收DT以決定一裝置的DT；依照一決定結果輸出一輸出ID；以及提供該輸出ID連同該接收DT至另一裝置，該裝置以及該另一裝置彼此互連。
例如，該決定步驟提供相關於該裝置的裝置類型資訊(DTI)。該接收DT與該提供的DTI比較，以提供該決定結果。
有益地依據該接收ID執行一計算，並輸出一修改(或計算)ID。反應該決定結果，該修改ID或非修改ID被選擇。該被選擇ID合併該接收DT。該合併ID以及DT提供給互連於該裝置的另一裝置。
該合併DT以及ID更可合併一ID產生命令。該合併命令、該DT、及該ID在一封包基準下被傳送給該另一裝置。
依照本發明的另一觀點，有提供用於一裝置的一種設備，包含：一接收器，用以接收一裝置類型(DT)及一裝置識別碼(ID)；一決定器，用以從該接收DT決定該裝置的DT；一ID提供器，用以依據該決定結果輸出一ID；以及一輸出提供器，用以提供該輸出ID連同該接收DT至另一裝置。
例如，在該決定器中，該裝置的裝置類型資訊(DTI)被提供，且該接收DT與該提供DTI比較。由DT匹配檢測器執行該比較，該DT匹配檢測器檢測該接收DT及該提供DTI間的匹配。當該接收DT及該提供DTI匹配時，提供一匹配決定結果。當非匹配時，則提供非匹配結果。
該ID提供器有益地包含一算術運算器，該算術運算器依據該接收ID及值1執行一ID的運算。反應於一匹配或非匹配的決定結果，該計算ID或一非計算(即該接收ID)被選為該新ID。
該ID提供器可將該提供的新ID連同該接收DT輸出給互連於該裝置的另一裝置。該裝置以及該等其它裝置為複數的混合類型的串列互連裝置。
例如，該ID連同DT可合併於ID產生命令。該合併ID、DT、及ID產生命令可提供在一封包內，以傳送至該另一裝置。
依照一本發明更進一步的觀點，有提供一種用以指定在第一裝置之一裝置識別碼的設備，該第一裝置於混合類型之串列互連組態中耦接至一第二裝置，該第一裝置有一串列輸入連接，耦接於該串列互連組態中之一前裝置的一串列輸出連接，該第二裝置有一串列輸入連接，耦接於該第一裝置的一串列輸出連接。該等設備包含：一接收器，用以接收一裝置識別碼(ID)及一裝置類型(DT)，該ID及DT經由該裝置的串列輸入連接加以提供；一決定器，用以從該接收DT決定該裝置的DT；一ID提供器，用以依照一決定結果輸出一ID；以及一輸出提供器，用以提供該輸出ID連同該接收DT至另一裝置。
依照一本發明更進一步的觀點，有提供一種指定一裝置識別碼(ID)給串列互連組態中之複數混合類型裝置之一裝置的方法，一第一裝置有一串列輸入連接，耦接至一前裝置的串列輸出連接，一第二裝置有一串列輸入連接，耦接於該第一裝置的串列輸出連接，該方法可適用於至少一該等裝置，該方法包含：經由該裝置的串列輸入連接，接收一輸入ID及一裝置類型(DT)；從該接收DT，決定該裝置的該DT；反應一決定結果，輸出一輸出ID；以及提供該接收DT及該輸出ID的合併。
依照本發明還有一更進一步的觀點，有提供一種指定一裝置識別碼(ID)給串列互連組態中之混合類型的複數裝置之方法，一第一裝置有一串列輸入連接，耦接至一前裝置的串列輸出連接，一第二裝置有一串列輸入連接，耦接至該第一裝置的串列輸出連接，該方法包含：經由該串列輸入連接，接收一裝置類型(DT)及一輸入ID；保存該接收DT於一裝置；決定該接收DT是否匹配相關於該裝置的一參考DT；反應一決定結果，取得一計算ID或一非計算ID；合併該接收DT及該計算或非計算ID；經由該裝置的該串列輸出連接，提供該合併DT及ID；以及反應該裝置的該決定結果，執行一ID指定。
依照一實施例，有提供串列互連的混合類型之複數裝置。該等裝置，例如隨機存取記憶體以及快閃記憶體。於其裝置類型上，各個裝置有裝置類型資訊。一記憶體控制器提供一ID產生命令，一特定裝置類型(DT)及一裝置識別碼(ID)給一裝置，該裝置決定該被提供DT是否匹配該裝置的DT。如果它們之間有匹配，則一ID的加法被執行於該裝置中以產生一ID。如果沒有匹配，則沒有加法被執行於該裝置中(即該ID產生被省略或旁路)。該加法過的ID(該產生ID)及該給予ID(該非計算ID)之其一被選擇且該被選擇ID連同該給予DT被傳送至該串列互連組態中的下一裝置。如此一裝置類型匹配決定以及ID產生或省略，被執行於該串列互連組態的所有裝置中。該產生ID、提供DT及ID產生命令被合併，且該合併資料被作為一封包以傳送。
依照一實施例，於混合類型的複數串列互連裝置，依照該裝置類型有提供一附帶省略功能的ID產生。該裝置類型號碼，該ID號碼以及該ID產生命令的合併作為一封包被傳送。該等裝置可包含隨機存取記憶體，例如DRAMs、SRAMs、MRAMs以及快閃記憶體例如NAND－、NOR－、及AND－類型。
藉由檢視下列本發明的特定具體實施例的敘述以及連同的圖式，對於那些熟知習知技術者，本發明的其它觀點以及特徵將變得明顯。
在以下本發明的實施方法中，參考是針對此處的一部分的關聯圖式製作，且該部分係藉由說明本發明可實踐之實施例來顯示。這些實施例說明充分詳細，可讓熟知習知技術者實踐本發明，以及可理解其它實施例可被利用，且在不違背本發明的領域，其邏輯上、電學上及其它方面的改變可被實行。因此，該下列的實施方式並不作為一限制觀點，以及本發明的範圍被定義於該附加的申請專利範圍。
一般來說，本發明提供用於在串列互連裝置中產生裝置識別碼的裝置以及方法。
一些記憶體副系統以串列介面使用多個記憶體裝置，例如複數的快閃記憶體裝置。在此，命令字串可被給予於所有該等裝置，甚至該命令僅可被該等裝置之一執行。為了選出該命令執行於其上的該裝置，該命令字串可包含一裝置識別碼(ID)或可識別該命令針對的記憶體裝置之一裝置位址。接收該命令字串的各個裝置，比較包含於該命令字串中的ID與相關於該裝置的一ID。如果該兩者匹配，則該裝置認定該命令針對於該裝置並執行該命令。
上述描述的安排需要指定一ID給各個裝置。可用於指定一ID給一裝置的一技術，係將一內部唯一的ID硬線於該裝置中。然而，此辦法的一缺點是如果大量的裝置被使用，則該ID的尺寸勢必很大以確保各個裝置可包含一唯一的ID。管理一大尺寸的ID可能增加顯著的複雜性於該裝置，而增加生產該裝置的成本。此外，回收相關於該等裝置的不再使用的ID更增加此方案的複雜性
指定ID給該等裝置的另一辦法需要外部地硬線一ID給各個裝置。在此，藉由硬線多個裝置上的接腳至特定狀態以指定一ID給該裝置，該ID可被指定。該裝置讀取該等接腳狀態並從該讀取狀態指定其ID。然而，此辦法的一缺點是需要外部接腳以指定ID給各個裝置。此可增加複雜性，例如保存該等記憶體裝置的印刷電路板(PCBs)。此辦法的另一缺點是需要將接腳用於ID的指定。此可消耗可用於其他更好用途的珍貴資源。此外，比起如果不將接腳用於指定ID，將接腳用於ID的指定需要用於該裝置之更大的接腳指定表(footprint)。
至少一些本發明的實施例克服至少一些這些短處。至少一些範例實施例自動指定一ID給一裝置，例如在串列互連組態中，係於不需要裝置的特殊內部或是外部硬線之方式中。依照敘述於此的該技術之一個觀點，一輸入訊號被傳送至在包含使用輸入的多個裝置的配置(例如：一串列互連組態)中之一第一裝置，該輸入亦被用於輸入其它資訊(例如：資料，命令，控制訊號)至該第一裝置中。一產生器反應於該輸入訊號以產生一ID。一傳送器藉由該第一裝置的串列輸出，將相關於該ID的輸出訊號傳送至一第二裝置。該串列輸出亦可被第一裝置用於輸出其它資訊(例如：訊號，資料)至該組態中的另一裝置。
在描述於此的該技術的一實施例中，於混合類型的記憶體裝置的一串列互連組態的一裝置中，一寫入ID操作被啟動，導致該裝置產生一ID。第一裝置藉由獲取一或多個該第一裝置的輸入的狀態，以接收裝置類型(DT)上的資訊及第一值。如果該接收DT匹配該第一裝置的裝置類型，則從該第一值產生一ID，該產生可能包含將該第一值置入相關於該裝置的儲存器中(例如：一ID暫存器)。該第一裝置從該獲取狀態產生第二值。該第一裝置，經由在串列互連組態中的該第一裝置至一第二裝置的輸出，以輸出第二值。該第二裝置輸入該第一裝置所輸出之值，並重複此一過程以產生ID。
現在本發明的實施例，將連同一個封包基準下的ID產生，一併說明。其中在ID產生操作期間，一ID產生命令經由該等串列互連裝置被串列傳輸。一裝置反應於時脈，於該處的串列輸入，接收串列封包基準的命令，並解譯這些命令以作ID產生。封包基準的ID產生揭露於2006年9月29日申請的美國專利案11/529,293，其標題為”用於串列互連裝置的封包基準的ID產生”。
第1圖顯示一系統，包含本發明的實施例所應用的採用串列互連組態的複數記憶體裝置。該串列互連組態包含複數的串列連接的單埠裝置，該等裝置具有用於多種資訊或資料的輸入以及輸出。在此範例中，四個記憶體裝置1,2,3及4(120－1，120－2，120－3，120－4)係串列互連。120－1~120－4的各個裝置都具有相似構造。各個裝置都包含一串列輸入埠(SIP)連接，一串列輸出埠(SOP)連接，一晶片選擇輸入(/CS)以及一時脈輸入(CLK)。一記憶體控制器111提供一組包含晶片選擇/SCS、串列輸入SI、時脈SCLK及時脈控制的訊號113，以及提供至該等裝置的控制及資料資訊。該等記憶體裝置可以單一資料速率(SDR)介面或是雙倍資料速率(DDR)介面來操作。
第2A圖顯示用於複數記憶體裝置的SDR操作的相關計時序列。第2A圖顯示在一埠內的操作。參照第1圖以及第2A圖，該操作係為傳送至該等裝置120－1~120－4的資訊可被擷取於該等裝置的給予該等CLK輸入的時脈訊號SCLK的不同時序。在該SDR實行的一例中，藉由其SIP連接，給予該等裝置之一的資訊，可被擷取於該時脈訊號SCLK的上升邊緣。在該SDR操作中，該晶片選擇訊號/SCS通常被連接以於同一時間致能所有裝置，使得該第一裝置的資料可藉由序列互連組態而傳輸。另一方案，在該SDR操作中，藉由其SIP連接給予該裝置的資訊可被及擷取於該時脈訊號SCLK的下降邊緣。
第2B圖顯示用於複數記憶體裝置的DDR操作的相關計時序列。第2B圖顯示在一埠內的操作。在該DDR操作中，該時脈訊號SCLK的上升邊緣以及下降邊緣，兩者都可被用於擷取給予該SIP連接的資訊。
在顯示於第2A圖及第2B圖的例子中，該晶片選擇訊號/SCS通常被提供給所有該等裝置以於同一時間致能它們，使得可反應於該時脈訊號SCLK；在該串列互連組態中，給予該第一裝置的輸入資料可被傳播至該最後裝置，該資料可被該等裝置修改或不修改。
在顯示於第1圖的詳細例子中，該系統採用SDR方式，及下列說明將基於該SDR操作。
第3圖顯示訊號以及封包經由顯示於第1圖的該等裝置120－1~120－4而傳播。參照第1圖以及第3圖，該晶片選擇訊號/SCS首先被確立以便選定該等裝置。該記憶體控制器111發送資料及/或資訊至該串列互連組態中的該等裝置。在該串列輸入SI中的資料及/或資訊，作為封包經由該等互連裝置傳播，該資料及/或資訊被各個該等裝置修改或不修改。該傳播使得資訊可在該資訊達到同時序並進入裝置1之後，於一個時脈循環從裝置1，120－1，的SOP連接至裝置2，120－2，的SIP連接。此過程為在該串列互連組態中的後繼的該等裝置而重複。在該例子中，該串列輸入SI1作為一封包至裝置1，該SI1為記憶體控制器111所給予，其包含複數的命令CMD、裝置類型DTsi上的資料或資訊、及一起始ID數或值，即ID0。裝置1輸出複數命令CMD、裝置類型上的資料DTsi、及從該起始ID0而來的一修改或非修改的ID，即ID1，在一個封包基準下作為串列輸出SO1。該串列輸出SO1係為給予裝置2的串列輸入SI2。裝置2可執行裝置1的ID產生的相同功能。類似地，該等後繼裝置可執行相同的ID產生功能。
第4圖顯示一裝置120－i，其代表圖1的該等裝置120－1~120－4的任一個。參照第1圖及第4圖，該裝置120－i包含一裝置控制器130及可為任何類型記憶體的一記憶體140，例如：隨機存取記憶體或快閃記憶體。例如該隨機存取記憶體可為動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、磁阻式隨機存取記憶體(MRAM)、以及NAND－類型、NOR－類型、AND－類型及其它類型的快閃記憶體。
該裝置120－i具有該SIP連接、該SOP連接、該/CS輸入以及該CLK輸入。該SIP連接被用於發送資訊(例如：命令、位址及資料資訊)進入該裝置120－i。該SOP連接被用於從該裝置120－i輸出資訊。該CLK輸入接收該時脈訊號SCLK。該/CS輸入接收該晶片選擇訊號/SCS，其可同時致能所有裝置的操作。該裝置控制器藉由反應該等輸入訊號(例如：SI、SCLK)而存取該記憶體140以執行多種控制及過程功能，並提供串列輸出資料至下一裝置120－(i＋1)。
該SIP及SOP連接被連接於裝置之間，使得於串列互連組態中，前一裝置120－(i－1)的SOP連接耦接至目前裝置120－i的SIP連接。例如，裝置1，120－1，的SOP連接，耦接至裝置2，120－2，的SIP連接。四個裝置，120－1~120－4，各個裝置的CLK輸入都由該記憶體控制器111給予該時脈訊號SCLK。該時脈訊號SCLK經由共用鏈分配至所有裝置。該時脈訊號SCLK被用來擷取資訊輸入至該裝置120－i的各種內含的暫存器。該/CS輸入被耦接至共用鏈，使得該晶片選擇訊號/SCS可被所有裝置，120－1~120－4，同時確立，而/CS必然地選擇了裝置。如上所述，在串列互連組態中，目前裝置120－i的SIP及SOP被耦接於前一裝置120－(i－1)的SOP連接及下一裝置120－(i＋1)的SIP連接。
第5A圖顯示根據本發明的實施例之串列互連組態中的複數記憶體裝置。參照第5A圖，一記憶體控制器151提供一組訊號至裝置1~4，其等具有參考裝置類型DTref1~DTref4作為各自的裝置類型資訊(DTI)。其等各自的裝置類型可相同或相異於他者。該等訊號包含被給予裝置1的一訊號輸入SI，其包含命令CMD、裝置類型DTsi及起始ID，ID0。
第5B圖顯示實施於第5A圖顯示的該等裝置中的一通訊協定。參照第5A圖及第5B圖，該記憶體控制器151將命令CMD、裝置類型DTsi及起始ID0作為一封包發送至裝置1。該命令CMD包含一ID產生命令IDGC(例如：八位元)。裝置1決定其裝置類型是否匹配該接收的裝置類型，DTsi，並輸出反應於裝置類型匹配結果而修改或非修改的輸出ID，IDo1。該CMD、DTsi及IDo1被作為串列輸出送至可執行與裝置1相同功能的裝置2。各個裝置可相似地執行相同功能，該等功能為DT匹配決定及反應於來自顯示於第5C圖的前一裝置之串列輸入的ID產生。
參照第5A圖~第5C圖，目前裝置DVi自前一裝置DV(i－1)(或是如果該裝置DVi為第一裝置，則自記憶體控制器151)接收命令、裝置類型資訊DTsi及ID資訊，IDii(步驟171)。該裝置類型DTsi是源自該記憶體裝置151提供的裝置類型資訊，其用於在串列互連組態中的裝置類型匹配決定及傳播。於裝置DVi，該接收的DTsi與相關於該裝置DVi的參考裝置類型DTrefi進行比較(步驟172)。在範例中，該參考DT，DTrefi，由該裝置DVi的記憶體機構(未顯示)所提供。如果該接收的DTsi匹配該參考DTrefi，則該接收的ID、IDii加一，使得修改ID(或a＋1ID)被產生以作為新ID，IDj(步驟173)。如果DTsi及DTrefi之間沒有匹配(步驟172的No)，則該接收的ID、IDii維持不變並作為新ID，IDj(步驟174)。因此，於步驟174，該ID產生被省略或旁路。於步驟173或174之後，該新IDj作為輸出ID，IDoi，其合併於該接收的DTsi及該命令CMD(步驟175)。該合併CMD－DTsi－IDoi作為的SOi被從DVi給予下一裝置DV(i＋1)(步驟176)，及該ID產生結束於裝置DVi(步驟177)。該裝置DV(i＋1)接收該IDoi連同該DTsi作為的SIi，反應於該SIi所包含的命令、DTsi及IDi，執行裝置類型匹配決定及ID產生操作。因此這樣的裝置匹配決定及ID產生的操作被執行於所有裝置1~4。
第6A圖顯示依照本發明實施的實施例的具有於串列互連組態中的複數裝置及一記憶體控制器之一系統。該等裝置類型係為混合，及包含於該互連組態中的該等記憶體裝置係為任何類型的記憶體，例如，隨機存取記憶體(例如：DRAMs、SRAMs、MRAMs)及快閃記憶體(例如：NAND－類型、NOR－類型、其它類型)。於顯示於第6A圖的特定範例中，該串列互連組態包含五個混合類型的記憶體裝置，其中三個為NAND快閃裝置，及兩個為NOR快閃裝置。參照第6A圖，五個裝置1~5(401－1~401－5)係互連，並包含記憶體420－1~420－5於其中。各個記憶體420－1、420－3及420－5係為NAND快閃記憶體，各個記憶體420－2及420－4係為NAND快閃記憶體。例如一系統實施如此不同型態的安排或實施可能只需要一種特定類型(例如：NAND快閃裝置)的混合裝置串列互連，被指定ID。另一方案，該系統可能需要所有裝置被指定ID，但是所有相同類型的裝置於一連續順序下被指定ID。為了符合如前述的在一系統中實施ID產生之需要，裝置1~5，410－1~410－5與裝置控制器430－1~430－5一同被個別地提供。被該裝置控制器執行的功能之一為依據該裝置類型指定一ID。一記憶體控制器211提供一組訊號213，包含於該晶片選擇/SCS、串列輸入SI、時脈SCLK、重置RST上的資訊及其他控制及資料資訊。在顯示於第6A圖的特定範例中，該晶片選擇訊號/SCS、該時脈訊號SCLK及重置訊號共同地被給予所有裝置。該串列輸入SI1被給提供至裝置1，410－1及裝置一輸出一串列輸出SO1給下一裝置，即裝置2，410－2。各個該等裝置執行類似功能，因此該串列輸入SI經由該等互連裝置，經修改或非修改而被傳播。來自各個裝置的該串列輸入SI及該串列輸出SO被作成封包而傳輸。
顯示在第6A圖中的該串列互連組態僅包含NAND及NOR快閃裝置。值得注意的是該互連組態可包含其它類型的記憶體裝置，例如AND－類型、DRAM、SRAM裝置。
第6B圖顯示一裝置410－i，其代表顯示於第6A圖中的該等裝置410－1~410－5。參照第5B圖，該裝置410－i包含連接於該處的一記憶體420－i及一裝置控制器430－i。該裝置控制器430－i包含一裝置操作控制器460、一ID產生器434及一ID暫存器431。該裝置操作控制器460接收該晶片顯則訊號/SCS、該串列輸入訊號SIi及重置訊號RST，並執行控制及資料處理的該等功能。被給予該SIP連接的該串列輸入訊號SIi，包含該等命令及其它訊號資料。例如該等命令包含p位元(例如：p可為八)的ID產生命令IDGC。該SIi訊號包含一裝置類型DTsi及一裝置識別碼(ID)IDii。該串列輸入SI包含其它命令，但沒有顯示出來。反應於該ID產生命令IDGC，該裝置操作控制器460提供一DT決定控制訊號421至一決定接收裝置類型是否匹配一預設裝置類型的ID產生器434。該接收裝置類型DTsi包含於該串列輸入SIi中。該預設裝置類型係一參考DT，DTref，其相關於該裝置410－i。例如該參考DT，DTref係為該裝置410－i的儲存機構(未顯示)所提供。該ID產生器434依據該接收ID，IDii，產生一ID，IDj，以反應於該決定結果而產生一用於ID指定的ID。該產生ID係經由該裝置操作控制器460輸出至下一裝置410－(i＋1)。
第6C圖顯示第6B圖所顯示的裝置操作控制器460的詳細。參照第6B圖及第6C圖，該裝置操作控制器460包含一封包解譯器461，其接收該串列輸入訊號SIi及時脈訊號SCLK。該封包解譯器461解譯該等命令及資料資訊，並提供一解譯命令訊號462至一控制器/處理器463，其接收該晶片選擇訊號/CSC、該時脈訊號SCLK及該重置訊號RST。該控制器/處理器463提供該DT決定控制訊號421至該ID產生器434，並提供一ID寫入致能訊號433及一內部重置訊號438至該ID暫存器431。該控制器/處理器463存取該記憶體420－i並提供一處理資料訊號425至一選擇器456。
反應於該解譯命令訊號462，該控制器/處理器463提供一包含ID產生命令IDGC的編碼之命令訊號427至一資料合併器467，並提供一資料選擇訊號423至該選擇器456。該IDGC為p－位元串列資料。該控制器/處理器463從該ID產生器434，接收該時脈訊號SCLK，一包含n－位元ID的串列輸出ID訊號481，及一包含該m－位元DT串列輸出DT訊號487。該資料合併器467合併該ID產生命令IDGC、該裝置類型DTsi、及該ID,IDj，並提供一包含一合併的IDGC－DT－ID的資料合併訊號469至該選擇器456。該選擇器456亦接收，藉由該控制器/處理器463存取該裝置410－i的該記憶體420(NAND或NOR快閃記憶體)，而提供的該處理資料訊號425。反應於該控制器/處理器463所提供的該資料選擇訊號423，該選擇器456選擇該合併的IDGC－DT－ID與該處理資料之其一。一選擇資料藉由一緩衝器被提供至下一裝置420－(i＋1)。
第6D圖顯示第6B圖所顯示的ID產生器434的詳細。參照第6A圖~第6D圖，該ID產生器434包含一裝置類型號碼儲存器/提供器442，其屬於藉由非揮發性記憶體組態的可程式化一次(OTP)的元件。該OTP元件儲存一裝置類型號碼作為裝置類型參考(DTref)，其餘ID產生前就已程式化於該裝置中。第1表顯示一個在連續位元碼中定義裝置類型的範例。
第1表中該等裝置類型的指示碼可被改變。更多裝置類型可被添加。
該ID產生器434亦包含一串列輸入緩衝器437，用以經由該裝置410－i的SIP連接，接收該串列輸入SIi。該接收的SIi訊號包含對應於一裝置類型(DT)的值，DTsi，其為m－位元(例如，八位元)的一號碼。該接收的SIi亦包含對應於一ID的值，IDii，其為n－位元(例如，八位元)的一號碼。該時脈訊號SCLK被給予至一輸入ID暫存器440及一裝置類型(DT)時脈產生器441，其反應於該時脈訊號SCLK，內部地產生一DT暫存器時脈訊號，並將該訊號提供至一輸入DT暫存器439。各個該輸入暫存器440及輸入DT暫存器439係為一串列轉並列暫存器，其反應於該輸入時脈，以暫存該串列輸入資料於其中。。該m－位元DTsi係反應於該DT暫存器時脈訊號串列地移入該輸入DT暫存器439且保存於該處。該n－位元IDii係反應於該時脈訊號SCLK串列地移入該輸入ID暫存器440且保存於該處。
被分別保存於該輸入DT暫存器439及該輸入ID暫存器440中的該m－位元DTsi及該n－位元IDii被作為m－位元DT訊號445及n－位元ID訊號435，分別並列輸出。該ID訊號435被給予一選擇器452及一加法器450，其提供一具有a＋1操作值的計算訊號451。該DT訊號445被給予一m－位元的DT比較器448，其亦接收一m－位元的號碼，DTref，該號碼包含於來自該DT號碼儲存器/提供器442的參考DT訊號443。於一決定時間Tdti，該DT比較器448反應於該DT決定控制訊號421，比較該接收DTsi與該參考DT，DTref，以提供一DT匹配訊號449。如果該DTsi與該DTref一致，則該DT匹配訊號449變為”高”，指出該裝置類型DTsi及DTref兩號碼間有一匹配。反則，該DT匹配訊號449將變為”低”，指出該接收DTsi指定的裝置類型，其異於目前裝置410－i的裝置類型(即，非匹配)。當一裝置類型匹配發生，該DT比較器448輸出的該”高”DT匹配訊號具有一脈寬Tm。該時間間隔Tm被選擇，其間該＋1操作完成且該加法結果發送至一輸出ID暫存器(並列轉序列暫存器)454。反應於該DT決定控制訊號421的後緣及下降區間，該DT匹配訊號449發送”低”。在串列互連組態下連續的ID中，該加法器450加”1”至該IDii，因此產生該計算訊號451，其包含一ID，IDii＋1，給另一裝置。當該選擇的連續的ID號碼為從低到高的連續整數之時，該加法器450提供一適當功能用於ID產生。
另一方案，該連續的ID號碼可為任何號碼次序，假如，該加法器450被致能該次序的的另一操作器所取代。例如，該加法器450可被一從該ID，IDii，減”1”的減法器取代，致能從高到低的連續整數的次序。此法將參照第11圖，被稍後敘述。
該選擇器452依據該DT匹配訊號449，選擇該兩輸入(實際上”加或(修改)ID，IDii＋1”及”非加(或非修改)ID，IDii”)之一。如果該DT匹配訊號449為”高”(對應於DTsi及DTref之間有一匹配)，則該選擇器452將選擇輸入”1”，即從該加法器450接受該”加過的IDii＋1”的計算訊號451。如果該DT匹配訊號為”低”(對應於DTsi及DTref之間有一差異)，則選擇器452將選擇”0”，即從該輸入ID暫存器440接收該”非加過的IDii”的ID訊號435。來自該選擇器452的該選擇的n－位元的輸出訊號被給予至輸出ID暫存器454，其反應於一致能訊號(非顯示)，在該時間間隔Tm耗盡之前，立刻被致能以暫存該選擇的n－位元的ID資料(IDj)於該處。該輸出ID暫存器454以串列方式輸出該暫存資料，以作為被給予至該資料合併器467的串列輸出ID訊號481。
該包含該m－位元裝置類型DTsi的DT訊號445被從該輸入DT暫存器439給予至一輸出DT暫存器485(並列轉串列暫存器)，其反應於該時脈訊號SCLK，提供該串列輸出DT訊號487至該資料合併器467。該資料合併器467合併該p－位元IDGC、該m－位元DT、DTsi、及n－位元ID、IDo，將其所有合併為串列資料。該合併資料訊號(該資料合併訊號469)自該資料合併器467被給予該選擇器456。該選擇器456亦接收存取該裝置410－i的記憶體420－i(NAND或NOR快閃記憶體)的控制器/處理器463所提供的處理資料訊號425。反應於該資料選擇訊號423，該選擇器456選擇包含IDCG－DT－ID的該資料合併訊號469與該處理資料訊號425之其一。當該資料選擇訊號423為”高”(一ID產生模式)，則該選擇器456選擇給予其”1”輸入的該資料合併訊號469。當該資料選擇訊號423為”低”(該普通模式)，則該選擇器456選擇給予其”0”輸入的該處理資料訊號425。一來自該選擇器456的選擇訊號被經由該串列輸出緩衝器458輸出至串列互連組態中的下一裝置410－(i＋1)。因此，於該ID產生模式中，經由該裝置410－i的SOP連接輸出的該串列輸出SOi包含該ID產生命令IDGC、該裝置類型DTsi、及該輸出IDoi。該SOi被提供給該下一裝置410－(i＋1)。
注意的是該上述提及的選擇器452，被顯示用於選擇一IDii的單一位元或IDii＋1的單一位元。因此，有n個複製的選擇器反應於該DT匹配訊號449，以選擇該n－位元計算訊號451或該n－位元ID訊號435，且輸出該選擇的n－位元訊號。
該ID產生器434提供包含該n－位元ID、IDii的該ID訊號435至該ID暫存器431。反應於來自該裝置操作控制器460的該ID寫入致能訊號433及該DT匹配訊號449，該ID暫存器431為目前裝置410－i暫存或鎖存該接收ID、IDii。該暫存的ID被留存直到電源關閉。如果沒有ID鎖存發生，則該ID暫存器431將保存該零狀態。
參照第6A圖，例如，上述ID產生的處理由位於裝置410－1的裝置1的控制器430－1所完成，該裝置410－1為NAND快閃記憶體裝置。該裝置控制器430－1輸出該結果ID至裝置2，410－2，其為一NOR快閃記憶體裝置。該位於裝置410－2的裝置控制器430執行該裝置1的控制器430－1的操作的一類似操作，發送該結果ID至裝置3，410－3。此處理被重複於在串列互連組態中的所有裝置410－1~410－5，直到該ID經由所有裝置被傳播。
第7A圖顯示一ID產生方法，具有第6D圖的ID產生器所執行的省略或旁路功能。參照第7A圖，一裝置DVi接收一ID產生命令IDGC，一裝置類型DT及ID(步驟511)。於此範例中，”DVi”代表一被指定的裝置用以執行裝置類型匹配決定及ID指定等操作。首先考慮裝置1的操作，一裝置參數”i”被決定為”1”(步驟512)。然後，操作開始於一目前裝置DVi(步驟513)。DT匹配決定及ID指定等操作被執行於該裝置DVi(步驟514)。依據步驟514的該等操作的完成，該DT決定與ID產生操作中只於該裝置DVi(步驟515)。如果該裝置DVi不是該最後裝置(步驟516的NO)，一被指定的DVi將成為下一裝置DV(i＋1)(即該裝置參數I增加為”i＝i＋1”)。於此範例中，來自該目前裝置DVi的串列輸出SOi係為該下一裝置DV(i＋1)的串列輸入SI(步驟517)。於下一個裝置中，步驟513~515的操作被執行。如此一處理被重複直到該最後裝置完成該處理(步驟516的YES)，及該串列互連組態中的所有裝置1~5執行該裝置類型匹配決定及該ID指定等操作。在所有操作都被執行於該最後裝置(步驟516的YES)，後續的操作都在普通操作模式(步驟518)被執行。在該等圖中顯示的特殊範例中，假設當該串列互連組態中的最後裝置完成DT決定及ID指定等操作並移至普通模式時，該記憶體控制器211(顯示於第6A圖中)係為察覺。於步驟514中，如果該接收DT及該裝置DVi的裝置類型之間有一裝置類型匹配，則用於另一裝置的一ID指定及一ID指定及一ID產生將被執行。執行於步驟514的DT匹配決定及ID指定的操作詳細被顯示於第7B圖中。
例如，參照第6C、6D、7A及7B圖，指定一裝置DVi，然後DT匹配決定及ID指定處理等操作，開始於該目前裝置DVi(步驟513)。該裝置DVi(例如，裝置2)，從前一裝置DV(i－1)接收一ID，IDii，及該接收ID被留存在該輸入ID暫存其440中。用於該裝置類型匹配決定的裝置類型DTsi亦被接收且留存在該輸入DT暫存器439(步驟521)。然後就由該DT比較器448比較該留存DTsi與該參考DT，DTrefi，兩者之間是否有一匹配(步驟522)。如果DTsi及DTrefi之間有一匹配(步驟522的YES)，則該DT比較訊號449為”高”以指示一新ID的產生及該ID指定(步驟523)。反應於該DT匹配訊號449為”高”，該包含於ID訊號435的n－位元IDii被暫存或鎖存於該被ID寫入致能訊號433致能的ID暫存器431之中。因此，該接收ID，IDii，被制定給該目前裝置DVi作為一ID(步驟524)。基於步驟524的完成，然後該ID號碼或值被該加法器450用a”＋1”操作給修改，且該修改或計算ID被選擇器452給選擇，導致一新ID，IDj(＝IDii＋1)。
如果該DTsi及該DTref的值不匹配(步驟522的NO)，則該DT匹配訊號449將為”low”。該訊號指示該裝置不要鎖存該接收ID號碼，IDii，亦無加法操作。因此，該接收ID，IDii，被該選擇器452選擇，且保存作為一新ID，IDj(＝IDii)(步驟527)。
如此一新ID被決定之後(步驟525或527)，該新ID，IDj，被從該選擇器452給予該輸出ID暫存器454。從ID暫存器讀取的該串列ID，被提供作為一包含於輸出訊號481中的輸出IDoi至該資料合併器467。該IDoi係藉由該資料合併器467與該讀取自該輸出DT暫存器485的串列DTsi合併，更與該ID產生命令IDGC合併。該IDGC、DTsi及IDoi的組合合併被發送至該串列互連組態中的下一裝置DV(i＋1)(步驟526)。
第8A圖顯示第6A圖的串列互連裝置中的複數裝置，其中該等NAND記憶體的ID產生被執行。第8B圖顯示第8A圖的該等NAND記憶體裝置用於ID產生的訊號時序。
參照第8A圖及第8D圖，該SIP連接上的資料包含該命令、DT及被給予至裝置1，410－1的輸入埠(SIP)的複數ID位元。該送至SIP連接的串列輸入資料被處理，及處理資料被作成串列輸出資料，從該SOP連接輸出。由於該串列互連組態的天性，一用於接收串列資料的預備裝置需被識別以用於資料處理。如此一識別碼被附加至該串列資料作為一ID。該用於第一裝置，410－1，的ID藉由一記憶體控制器，例如第6A圖顯示的該記憶體控制器211，加以提供。例如，該用於第一裝置的ID可為”00h”。該ID的大小取決於該系統的需求及連接於該組態中的該等裝置的數量。然後，裝置410－1從其SOP連接，提供一串列輸出SO1，該SO1被給予裝置2，410－2。相似地，裝置410－2提供一串列輸出SO2至裝置3，410－3。如此一來，各個裝置從其SIP連接，接收串列輸入資料並提供一串列輸出SO至其鄰近裝置。
參照第6A~6D圖，第7A、7B、8A及8B圖，該記憶體控制器211於時間T1，使得該晶片選擇訊號/CSC為”低”。然後立刻地，該記憶體控制器211發送該重設訊號RST至所有裝置，因此反應於由該裝置操作控制器460提供的內部重設訊號438，各個裝置的ID暫存器431被重設。該ID暫存器431留存該重設狀態(例如，”000”)直到一指定ID被暫存或鎖存於該處。然後，該記憶體控制器211提供該串列輸入SI至裝置1，410－1，該串列輸入SI包含一p－位元ID產生命令IDGC、一m－位元裝置類型DT，DTsi、及一n－位元識別碼ID(初始ID0)。於此範例中，該初始ID，ID0，為三－位元碼’000’。然後，裝置1，410－1，執行裝置類型匹配決定及ID指定的該等操作。
於顯示於第8A圖的範例中，該DT為用於NAND快閃裝置的DTnd，且該DT號碼或編碼為顯示於第1表的”00h”。裝置1、3、5(410－1、410－3、410－5)中的該等DT匹配訊號449，個別於決定時間Tdt1、Tdt3、Tdt5變成”高”。然而，裝置2及裝置4的該等DT匹配訊號449並不變成”高”。因此裝置2及裝置4(NOR快閃裝置)，提供非”高”匹配訊號。反應於該”高”的DT匹配訊號449，裝置1、3、5個別鎖存或暫存該等’000’、’100’、’010’的ID，並個別以＋1操作以產生新ID。
在第7B圖所顯示的ID產生方法中，可替換地，步驟524及525可被反轉，其中該”新”ID號碼(來自該”＋1”操作)被鎖存或暫存於一ID暫存器。結果，給該裝置的指定ID為”新”ID號碼。如此，一記憶體控制器可被組態以依照於各個裝置產生的該等ID，來定址該串列互連組態中的該等記憶體裝置。這將被稍後描述，參照第10圖。
當該串列互連組態中的各個裝置，完成該處理，得到一匹配DT號碼的所有裝置均已產生ID(步驟525)，及所有其他裝置均已重複該產生ID(步驟527)。為了產生用於這些其它裝置的ID，該程序為了所有裝置被重複，其中該裝置類型DTsi被用一值取代，該值匹配該等其它裝置的一些或全部的裝置類型碼。例如，一第一處理，該DTnd匹配一NAND快閃裝置，可被完成於所有裝置，因此指定一ID於該串列互連組態中的各個NAND快閃裝置。然後，一第二處理，該DTnd匹配一NOR快閃裝置，可被完成於所以裝置，因此指定一ID於該串列互連組態中個各個NOR快閃裝置。該處理更可被重複用於該串列互連組態中的其它類型裝置(例如：DRAM，SRAM，MRAM)。結果，該串列互連組態中的各個裝置可藉由指明其裝置的ID及DT，於後續命令中被獨一地識別。
在一案例中，其中該DT號碼儲存器/提供器442的儲存參考裝置類型DTref被選擇用於該NAND快閃記憶體，該裝置類型DT為”00h”(參照第1表)。在顯示於第7A及7B圖中的該處理中，於步驟522，裝置1、3、5(410－1、410－3、410－5)決定該DTsi”匹配”該儲存DTref(該肯定決定)，且因此，於步驟525，該＋1操作被執行以產生一下一ID。在裝置2及4中(410－2、410－4)，其等為NOR快閃記憶體，該DT(“01h”)不匹配該選擇的儲存DT(步驟522的該否定決定)，且因此，無＋1操作被執行(步驟527)。在該”非匹配”裝置，無ID暫存(及無ID鎖存)被執行，且因此該重設”零狀態”被維持在該ID暫存器中。該結果的鎖存或暫存ID及產生或旁路ID被顯示於第2表。
第2表中，”000＊ ”為該重設狀態，並非一鎖存ID。如果一不同值或號碼被用於該重設狀態，該鎖存或暫存初始值(“000”)將可區分自該重設狀態。
第9A圖顯示該顯示於第6A圖中的串列互連組態中的複數裝置，其中該等NOR記憶體裝置的ID產生被執行。第9B圖為第9A圖的串列互連組態中的ID產生之一時序表。
參照第6A~6D、7A、7B、9A及9B圖，五個裝置410－1~410－5的各個裝置都包含可提供ID產生的省略功能之該裝置控制器430。第9A圖的該等串列互連裝置，使用該被選擇用於NOR快閃記憶體的DT號碼儲存器/提供器442的儲存DT，DTnr，以執行操作。該DTnr的號碼或編碼為顯示於第1表的’01h’。
裝置2及4(410－2、410－4)(NOR快閃記憶體裝置)中的該DT匹配訊號449，分別於時序Tdt2及Tdt4之時變成”高”。反應於該”高”裝置類型匹配，裝置2及4鎖存或暫存該等ID’000’及’100’，並使用＋1操作以產生新ID。然而，裝置1、3、5的該DT匹配訊號並不變成”高”。
在一案例中，該儲存DT號碼儲存器/提供器442的該儲存DT被選擇用於NOR快閃記憶體，該DT為”01h”(見第1表)。在顯示於第7B圖中的處理中，於步驟522，裝置2及4(410－2及410－4)決定該DTsi”匹配”該儲存DTref且因此，該＋1操作被執行以用於產生該下一ID(步驟525)。在裝置1、3、5(410－1、410－3、410－5)中，其等為NAND記憶體，該儲存DT，DTsi(“00h”)不匹配該選擇儲存DTref(步驟522的否定決定)且因此，無＋1操作被執行(步驟527)。該鎖存或暫存結果ID及該產生或旁路ID顯示於第3表中。在第3表中，”000＊ ”為該重設狀態。
在上述的範例中，一裝置的ID暫存器431中的鎖存ID為裝置類型DT匹配該參考裝置類型DTref的前裝置中事先產生的ID。因此，該給目前裝置的指定ID係另一裝置的ID產生器434所產生的ID，請被該目前裝置所接收。
另一方案，一裝置鎖存產生於該處的一ID，該鎖存動作發生於該產生ID發送至下一裝置的稍早或同時。在此範例中，該給一裝置的指定ID，係該裝置在該處的裝置類型DT匹配該參考裝置類型DTref時，所產生的ID。第10圖中顯示如此一範例。顯示於第10圖中的一ID產生器，係相似於第6D圖中的ID產生器。其區別在於，在第10圖的ID產生器541中，該由加法器450加過的ID(IDii＋1)，係被提供至該ID暫存器431以用於暫存或鎖存，以取代來自該輸入暫存器440的該非計算(非修正)ID。在此範例中，該指定ID為該裝置自己產生，而非該上一裝置或其它裝置所產生。因此，該該等裝置中的鎖存或暫存ID，係不同於顯示於第2表及第3表中的ID。
第4表及第5表顯示第6A圖中的該等串列互連組態中的裝置，使用第10圖的ID產生器，形成的該等鎖存或暫存ID及產生或旁路ID。在此等範例中，提供自記憶體控制器的裝置類型係分別為用於NAND及NOR快閃記憶體的DTnd及DTnr。在第4及5表中，”000＊ ”為該重設狀態，而非鎖存ID。
一封包位元的通用位元結構，係為”封包開始＋ID產生命令＋DT＋ID＋封包結束”。在第8A圖中顯示的範例中，該等串列輸入的封包被給予如下(ID係為’MSB－>LSB’)：SI1：封包係包含該ID0＝封包開始＋IDGC＋DT＋’000’＋封包結束SI1：封包係包含該ID1＝封包開始＋IDGC＋DT＋’001’＋封包結束SI3：同上SI1：封包係包含該ID2＝封包開始＋IDGC＋DT＋’010’＋封包結束SI1：封包係包含該ID3＝封包開始＋IDGC＋DT＋’011’＋封包結束
如此，該串列輸入的位元組態係為一封包開始、命令、DT(裝置類型值)、ID值(幾個位元)、及封包結束(非必要的)。這些資訊位元是該封包中所必要的。其它資訊位元可依照系統需求，而包含在封包內。該封包內資訊的位元數量可依照系統需求而改變。例如，該封包開始及結束，各包含四個位元。該命令依照系統需求及記憶體操作模式，而包含任何位元數量。該DT包含，例如，八個位元以代表該裝置類型值。該ID包含，例如八個位元以代表ID值。
第11圖顯示該ID產生器的另一範例。第11圖中顯示的一ID產生器545係類似於第6D圖顯示的ID產生器。其不同在於該ID產生器545有一減法器550，以取代第6D圖中的加法器450。該減法器550執行該從該接收ID，IDii，減一的減法，以提供包含一減過的n－位元的ID，IDii－1，的計算訊號551至該選擇器452。使用如此的減法，由高至低的連續ID被產生。如果記憶體控制器提供的一起始ID號碼為Q(一整數)，ID將藉由包含該減法器550的裝置，以從Q至低的連續號碼產生。第11圖中的各該等減法器550及第6D圖中的加法器450執行一算術運算，用以計算一新產生的ID用於另一裝置。該算術運算可被以累計增加或減少一或任何其它號碼而達成。
第12圖顯示在本發明的實施例中，所實施的串列互連組態中不同類型的複數裝置。於此範例中，五個裝置被互連。參照第12圖，裝置590－1~590－5分別為一DRAM裝置、一SRAM裝置、一MRAM裝置、一NOR快閃記憶體裝置、及一NAND快閃記憶體裝置。於此案例中，提供自一記憶體控制器591的該裝置類型DTsi，係為用於DRAMs的DTdm、只有該DRAM裝置產生ID且鎖存該ID於該處。第6表顯示第12圖所顯示的串列互連組態中的混合類型的該等裝置中的鎖存及暫存ID及產生或旁路ID。
相似地，在該記憶體控制器591所提供的裝置類型DTsi為用於SRAM的DTsm，則只有該SRAM裝置產生ID及鎖存ID於該處。第7表顯示該鎖存或暫存ID及該產生或旁路ID。
在該等案例中，該記憶體控制器591提供的裝置類型DTsi為用於MRAMs的DTmm、用於NOR快閃記憶體的DTnd、及用於NAND快閃記憶體的DTnd，則只有MRAM裝置、NOR快閃記憶體裝置、及NAND快閃記憶體裝置，分別產生ID及鎖存ID於該處。第8~10表顯示該等案例中的該鎖存或暫存ID及該產生或旁路ID。
在第6~10表中，係為該重設狀態及其並非鎖存起始ID。如果一不同值或號碼被用作該重設狀態，則該鎖存或暫存起始ID(“000”)將可區別自該重設狀態。
第13A圖顯示第6B圖所顯示的該裝置操作控制器460的另一範例。參照第13A圖，該裝置操作控制器包含一具有延遲元件(例如：一或多個D－類型正反器611)的潛伏調整器471，該延遲元件提供一恆常的潛伏。包含該合併IDGC－DT－ID的資料合併訊號469被提供至該潛伏調整器471，其反應於該時脈訊號SCLK，以執行該合併IDGC－DT－ID的訊號潛伏調整。一來自該潛伏調整器471的包含該IDGC－DT－ID的輸出訊號473，有該調整過的潛伏，且被提供至該選擇器456。反應於該資料選擇訊號423，該選擇器456選擇該合併IDGC－DT－ID與該處理過資料之其一。該被選擇的資料，透過該緩衝器458，被提供至下一裝置410－(i＋1)。由於該延遲的潛伏，介於目前裝置410－i及下一裝置410－(i＋1)之間的該ID產生處理並不會重疊。介於兩個串列輸入(例如SI1及SI2)的一封包，被調整以致於不重疊。藉由該潛伏調整器471所調整的時間段Tlt，顯示於第13B圖中。依據該調整過的潛伏，具有該IDGC、該DT及該ID的一輸出，在一封包基準下，由一裝置提供至下一裝置。該包含於該串列互連組態下的兩個相鄰裝置，確保了足夠的時間邊距，以執行該封包基準的命令解譯，及該裝置類型匹配決定與ID產生的功能。
第14圖顯示該串列互連組態下的複數裝置，該等裝置進行操作，以在每個採用雙鏈結的ID產生邏輯的範例之裝置中產生ID。該等記憶體裝置的連接異於第6A圖所示的連接。第14圖顯示一個範例，其說明如何藉由串列互連組態的雙鏈結，來產生ID。在此範例中，串列輸入SI0及SI1經由串列輸入埠連接SIP0及SIP1，以取得串列輸入SI0及SI1，且從串列輸出埠連接SOP0及SOP1，以提供串列輸出SO0及SO1。該等串列輸入SI0、SI1及該等串列輸出SO0、SO1的發送係分別控制。任何串列輸入接腳及一控制接腳可具有相同機能。ID產生邏輯亦可能用於多重鏈結，其中複數系統具有多個互連的埠。
如上所述，該等實施例使用SDR進行操作。該系統及互連裝置可使用如第2B圖所示的DDR進行操作。
如上述複數範例，儲存於裝置410－i的ID暫存器431及發送於一封包內的該位元結構，均為”MSB(最高效位元→LSB(最低效位元)”。包含於該封包內的各個其它資料的位元結構(例如：”封包開始”、”IDGC”、”DT”、”封包結束”)亦為”MSB→LSB”。另一方案，包含於該封包內的各個資料的位元結構，可為”LSB→MSB”，且”LSB→MSB”的ID位元可儲存於該ID暫存器431中。
上述實施例有許多變化應用。第1圖中的裝置120－1~120－4的組態包含一串列互連(例如：輸入SIP及輸出SOP)及傳統的多點下傳連接(例如：SCLK及/SCS)。因此，該組態可相關於串列互連及多點下傳等組態的混合，其中採用雙方優點。另一方案，敘述於此的複數技術的實施例可實施於裝置之間的串列、並列、多點下傳或其它連接，及其等之混合使用。
在上述實施例中，依據該啟動的”高”訊號而執行之操作，僅是為了簡化說明。該等電路亦可根據參考設計，而設計為依據”低”啟動訊號而執行操作。如之前所提及，亦可應用串列輸入位元串控制於該串列快閃記憶體或產品。
在上述實施例中，為了簡化說明，該裝置元件及電路可如該等圖中顯示地互相連接。在本發明的實際運用中，其設備、裝置、元件、電路等可直接相互連結。該等裝置、元件、電路等亦可透過裝置、元件、電路等，間接相互連結，以符合設備操作的需要。因此在實際組態中，該電路元件及裝置係為直接連接或間接耦接於彼此。
上述的該等實施例係直接關於包含記憶體裝置的系統。敘述於上的技術亦可應用於包含其它半導體裝置(例如資料處理裝置)的系統，該資料處理裝置係可依據其等之特性或類型的預設資料或資訊而分別。如此系統可包含在電子裝備或產品中。
依據那些該領域中的習知技術，顯而易見地，ID產生器或發生器、該控制器、該處理器及其他裝置元件及該裝置控制器可藉由硬體或軟體達成。
本發明的該等前述的實施例僅欲作為範例。藉由不離開本發明的範疇下的技術，特定的實施例可影響其修改、變更及變化應用，該等技術獨自地定義於附加於此處之申請專利範圍。
111‧‧‧記憶體控制器
171‧‧‧步驟
172‧‧‧步驟
173‧‧‧步驟
174‧‧‧步驟
175‧‧‧步驟
176‧‧‧步驟
177‧‧‧步驟
120-i‧‧‧裝置i
130‧‧‧裝置控制器
140‧‧‧記憶體
151‧‧‧記憶體控制器
211‧‧‧記憶體控制器
410-i‧‧‧裝置i
420-i‧‧‧記憶體i
430-i‧‧‧記憶體控制器i
431‧‧‧ID暫存器
434‧‧‧ID產生器
439‧‧‧輸入DT暫存器
440‧‧‧輸入ID暫存器
441‧‧‧DT時脈產生器
442‧‧‧裝置類型號碼儲存器/提供器
448‧‧‧DT比較器
450‧‧‧加法器
454‧‧‧輸出ID暫存器
456‧‧‧選擇器
458‧‧‧緩衝器
460‧‧‧裝置操作控制器
461‧‧‧封包解譯器
463‧‧‧控制器/處理器
467‧‧‧資料合併器
471‧‧‧潛伏調整器
485‧‧‧輸出DT暫存器
511‧‧‧步驟
512‧‧‧步驟
513‧‧‧步驟
514‧‧‧步驟
515‧‧‧步驟
516‧‧‧步驟
517‧‧‧步驟
518‧‧‧步驟
521‧‧‧步驟
522‧‧‧步驟
523‧‧‧步驟
524‧‧‧步驟
525‧‧‧步驟
526‧‧‧步驟
541‧‧‧ID產生器
545‧‧‧ID產生器
550‧‧‧減法器
590-i‧‧‧裝置i
591‧‧‧記憶體控制器
本發明的實施例現在將敘述，僅藉由例子的方式，關於該等附加圖式，其中：第1圖是一方塊圖，用以說明包含一串列互連組態中之複數記憶體裝置的一記憶體系統，本發明的實施例應用該串列互連組態；第2A圖是關於記憶體裝置之單一資料速率的時序圖；第2B圖是關於記憶體裝置之雙倍資料速率的時序圖；第3圖是一時序圖，用以說明藉由第1圖顯示的該互連裝置傳播的訊號以及封包；第4圖是一方塊圖，用以說明第1圖的該等裝置之一；第5A圖是一方塊圖，用以說明一串列互連組態中之複數的記憶體裝置，本發明的實施例應用該串列互連組態；第5B圖是一簡圖，用以說明實施於第5A圖顯示之該等裝置中的一通訊協定；第5C圖是關於執行於各個第5B圖顯示之該等裝置之一ID指定方法的流程圖，；第6A圖是一方塊圖，用以說明包含一串列互連組態中之混合類型之複數記憶體裝置的一記憶體系統，本發明的實施例實施該串列互連組態；第6B圖是一方塊圖，用以說明第6A圖的該等裝置之一；第6C圖是一方塊圖，用以說明第6B圖的一裝置操作控制器的例子；第6D圖是一方塊圖，用以說明第6B圖的一ID產生器的例子；第7A圖是關於第6A圖的該串列互連組態執行之操作的流程圖；第7B圖是關於第7A圖顯示之操作之部分的流程圖；第8A圖是一方塊圖，用以說明第6A圖顯示的該串列互連組態中的複數裝置，NAND記憶體裝置的該ID產生執行於該等裝置中；第8B圖是關於第8A圖該串列互連組態中之ID產生的時序圖；第9A圖是一方塊圖，用以說明第6A圖顯示的該串列互連組態中的複數裝置，NOR記憶體裝置的該ID產生執行於該等裝置中；第9B圖是關於第9A圖該串列互連組態中之ID產生的時序圖；第10圖是一方塊圖，用以說明ID產生的另一例子，其中一產生的ID被佔有；第11圖是一方塊圖，用以說明ID產生的另一例子，其有一減法器用於ID產生；第12圖是一方塊圖，用以說明一串列互連組態中之混合類型之複數裝置，本發明的實施例實施該串列互連組態；第13A圖是一方塊圖，用以說明第6B圖的裝置操作控制器的另一例子；第13B圖是一時序圖，關於該ID產生有第13A圖顯示的該裝置操作控制器所完成之一潛伏調整；以及第14圖是一方塊圖，用以說明串列互連組態中的複數裝置操作在雙連接下操作以產生一ID。
111‧‧‧記憶體控制器
113‧‧‧訊號
120-1‧‧‧裝置1
120-2‧‧‧裝置2
120-3‧‧‧裝置3
120-4‧‧‧裝置4

Claims (50)

  1. 一種由一具有裝置類型資訊(DTI)之半導體記憶體裝置產生裝置識別碼(ID)的方法，包含：在該半導體記憶體裝置處，接收一裝置類型(DT)連同一輸入ID；比較該裝置的該DTI及該接收DT，以提供一比較結果；依照該比較結果，輸出一輸出ID；以及提供該輸出ID連同該接收DT至另一半導體記憶體裝置，該等半導體記憶體裝置彼此互連。
  2. 如申請專利範圍第1項之方法，其中該輸出包含：根據該接收ID，執行一計算，以提供一修改ID。
  3. 如申請專利範圍第2項之方法，其中該輸出更包含：反應該比較結果，選擇該修改ID及一非修改ID之一，該非修改ID係為該接收ID，藉此輸出一選擇ID作為該輸出ID。
  4. 如申請專利範圍第3項之方法，其中該提供包含：合併該選擇ID及該接收DT，該合併的ID及DT被提供至該另一半導體記憶體裝置。
  5. 如申請專利範圍第4項之方法，更包含：傳送在一封包內之該合併的ID及DT。
  6. 如申請專利範圍第5項之方法，其中該接收包含：接收在一封包內之該DT及該輸入ID。
  7. 如申請專利範圍第6項之方法，其中：該合併包含合併一ID產生命令、該選擇ID、及該接收DT；該傳送包含傳送在一封包內之該合併的命令、DT、及ID；以及該接收包含接收在一封包內之一ID產生命令、該DT、及該輸入ID。
  8. 如申請專利範圍第2項之方法，其中該執行包含：加一預定值至該接收ID，以提供該修改ID。
  9. 如申請專利範圍第2項之方法，其中該執行包含：將自該接收ID減去一預定值，以提供該修改ID。
  10. 一種用於一具有裝置類型資訊(DTI)之半導體記憶體裝置之設備，包含：一接收器，用以接收一裝置類型(DT)及一裝置識別碼(ID)；一比較器，用以比較該裝置的該DTI及該接收DT，以提供一比較結果；一ID提供器，用以依照該比較結果，輸出一ID；以及一輸出提供器，用以提供該輸出ID連同該接收DT至另一半導體記憶體裝置。
  11. 如申請專利範圍第10項之設備，更包含：一裝置類型提供器，用以提供相關於該半導體記憶體裝置的該DTI。
  12. 如申請專利範圍第11項之設備，其中該ID提供器包含：一算術運算器，用以以一預設值執行該接收ID的一計算或非計算，以提供一計算ID或一非計算ID作為該輸出ID。
  13. 如申請專利範圍第12項之設備，其中該比較器包含：一DT匹配檢測器，用以檢測於該接收DT及該提供DTI間之一匹配，藉此當其間有一匹配時，提供一匹配決定結果，反應該匹配決定結果，該計算ID被選為該輸出ID，以及反應一非匹配決定結果，該非計算ID被選為該輸出ID。
  14. 如申請專利範圍第12項之設備，其中該算術運算器包含：一計算器，用以以該預設值計算該接收ID。
  15. 如申請專利範圍第14項之設備，其中該計算器包含：一加法器，用以加一至該接收ID。
  16. 如申請專利範圍第14項之設備，其中該計算器包含：一減法器，用以自該接收ID減一。
  17. 如申請專利範圍第12項之設備，其中該輸出提供 器包含：一ID裝置類型提供器，用以輸出該輸出ID連同該接收DT至另一半導體記憶體裝置，該半導體記憶體裝置及該另一半導體記憶體裝置彼此互連。
  18. 如申請專利範圍第17項之設備，其中：該輸出ID及該DT被以並列方式提供；以及該輸出提供器包含第一及第二保存器，該第一保存器暫存該並列ID並以串列方式輸出該ID，該第二保存器暫存該並列DT並以串列方式輸出該DT。
  19. 如申請專利範圍第18項之設備，其中該輸出提供器更包含：一串列資料合併器，用以合併該串列ID及DT，以提供一合併串列ID及DT作為該ID連同該接收DT。
  20. 如申請專利範圍第19項之設備，其中：該半導體記憶體裝置為複數混合類型的半導體記憶體裝置之一，該等半導體記憶體裝置被串列互連。
  21. 如申請專利範圍第19項之設備，其中該串列資料合併器包含：一資料處理器，用以將一ID產生命令、該DT、及該ID合併在一封包內，該封包被傳送至該另一半導體記憶體裝置。
  22. 如申請專利範圍第20項之設備，其中該接收器包 含：一封包接收器，用以接收在一封包內之一ID產生命令、該DT、及該輸入ID。
  23. 一種在一裝置內用以指定一裝置識別碼給該裝置的裝置控制器，該裝置為以串列互連組態連接的複數個裝置之一，該複數個裝置為混合類型，該複數個裝置之各者有一串列輸入連接，耦接於該串列互連組態中之一先前裝置的一串列輸出連接，且一串列輸出連接耦接於該串列互連組態中之隨後的裝置的串列輸入連接，該裝置控制器包含：一接收器，用以接收該裝置識別碼(ID)及一裝置類型(DT)，該接收ID及該接收DT經由該裝置的該串列輸入連接加以提供；一決定器，用以考量該接收DT來決定該裝置之該DT，以提供一決定結果；一ID提供器，用以依照該決定結果，輸出一輸出ID：以及一輸出提供器，用以提供該輸出ID連同該接收DT至該隨後的裝置。
  24. 如申請專利範圍第23項之裝置控制器，其中該ID提供器包含：一算術運算器，用以以該接收ID及一預設值執行算術運算，以產生一產生ID。
  25. 如申請專利範圍第24項之裝置控制器，更包含： 一裝置類型提供器，用以提供相關於該裝置的裝置類型資訊(DTI)。
  26. 如申請專利範圍第25項之裝置控制器，其中該決定器包含：一比較器，用以比較該接收DT及該提供DTI，以提供該決定結果。
  27. 如申請專利範圍第26項之裝置控制器，其中該ID提供器更包含：一選擇器，用以反應該決定結果，選擇該接收ID或該產生ID，該選擇ID被提供作為該輸出ID。
  28. 如申請專利範圍第27項之裝置控制器，其中該接收器包含：一串列轉並列保存器用於：以串列方式，接收該接收ID及該接收DT，及以並列方式，輸出該接收ID及該接收DT之各者，該接收ID被提供至該算術運算器及該選擇器。
  29. 如申請專利範圍第28項之裝置控制器，其中該裝置類型提供器包含：一儲存器，用以基於該裝置的類型儲存該DTI並提供該DTI用於該決定。
  30. 如申請專利範圍第29項之裝置控制器，其中該輸出提供器包含：一合併器，用以合併該接收DT及該選擇ID；以及 一裝置類型ID提供器，用以輸出該合併的DT及ID。
  31. 如申請專利範圍第30項之裝置控制器，其中該合併器包含：一並列轉串列保存器用以：以並列方式，接收該接收DT及該接收ID；以及以串列方式，輸出該並列的DT及ID：以及一輸出合併器，用以合併該串列輸出的DT及ID，該合併的DT及ID經由該裝置的串列輸出連接加以提供。
  32. 如申請專利範圍第30項之裝置控制器，其中該合併器包含：一資料合併器，用以合併一ID產生命令、該選擇ID、及該接收DT。
  33. 如申請專利範圍第24項之裝置控制器，其中該算術運算器包含：一加法器，用以將該預設值加至該接收ID。
  34. 如申請專利範圍第24項之裝置控制器，其中該算術運算器包含：一減法器，用以自該接收ID減去該預設值。
  35. 一種指定一裝置識別碼(ID)給一裝置的方法，該裝置為以串列互連組態連接之複數個裝置之一，該複數個裝置為混合類型，該複數個裝置之各者有一串列輸入連接，耦接於一先前裝置的一串列輸出連接，且一串列輸出連接耦接於該串列互連組態中之一隨後的裝置之一串列輸 入連接，該方法包含：經由該裝置的該串列輸入連接，接收一輸入ID及一接收裝置類型(DT)；考量該接收DT來決定該裝置之該DT，以提供一決定結果；反應該決定結果，輸出一輸出ID；以及提供該接收DT及該輸出ID的合併作為一串列輸出。
  36. 如申請專利範圍第35項之方法，其中該決定包含：匹配決定該接收DT是否匹配相關於該裝置的一參考DT。
  37. 如申請專利範圍第36項之方法，更包含：提供相關於該裝置的裝置類型資訊(DTI)作為該參考DT。
  38. 如申請專利範圍第37項之方法，其中該匹配決定包含：比較該接收DT及該提供DTI，以提供該決定結果。
  39. 如申請專利範圍第38項之方法，其中該輸出包含：以一預設值，執行該接收ID的算術計算，以提供一計算ID。
  40. 如申請專利範圍第39項之方法，其中該輸出更包含： 反應該決定結果，選擇該接收ID及該計算ID之一，該選擇ID經由該裝置的該串列輸出連接被輸出作為該輸出ID。
  41. 如申請專利範圍第40項之方法，其中該提供該接收DT及該輸出ID之合併包含：合併該接收DT及該選擇ID：以及輸出該合併的DT及ID至該隨後的裝置。
  42. 如申請專利範圍第39項之方法，更包含：指定該計算ID用於該裝置的暫存。
  43. 如申請專利範圍第39項之方法，更包含：指定該接收ID用於該裝置的暫存。
  44. 如申請專利範圍第35項之方法，其中該提供該接收DT及該輸出ID之合併包含：以串列方式，合併該接收DT及該輸出ID，以提供一合併的串列DT及ID，該合併的串列DT及ID經由該裝置的該串列輸出連接被提供。
  45. 如申請專利範圍第44項之方法，更包含：合併一ID產生命令、該接收DT、及該輸出ID；以及傳送在一封包內之該合併命令、DT、及ID至該隨後的裝置。
  46. 如申請專利範圍第35項之方法，其中該接收包含：接收在一封包內之一ID產生命令、該接收DT、及該 輸入ID。
  47. 一種指定一裝置識別碼(ID)給一裝置的方法，該裝置為以串列互連組態連接之複數個裝置之一，該複數個裝置為混合類型，該複數個裝置之各者有一串列輸入連接，耦接於一先前裝置的一串列輸出連接，且一串列輸出連接耦接於該串列互連組態中之一隨後的裝置之一串列輸入連接，該方法包含：經由該串列輸入連接，接收一裝置類型(DT)及一輸入ID；保存該接收DT於該裝置；決定該接收DT是否匹配相關於該裝置的一參考DT，以提供一決定結果；反應該決定結果，取得一計算ID或一非計算ID之其中一者；合併該接收DT及該計算ID或該非計算ID之該其中一者；經由該裝置的該串列輸出連接，提供該合併的DT及ID；以及反應該決定結果，在該裝置執行一ID指定。
  48. 如申請專利範圍第47項之方法，其中該提供該合併的DT及ID包含：以串列方式經由該串列輸出連接，提供該合併的ID及DT至該隨後的裝置。
  49. 如申請專利範圍第48項之方法，更包含： 提供在一封包內之一ID產生命令、及該合併的DT及ID至該隨後的裝置。
  50. 如申請專利範圍第47項之方法，更包含：調整一輸出潛伏，用以避免在接收及提供之該等步驟間的重疊。
TW096146276A 2006-12-06 2007-12-05 於混合類型之串列互連裝置產生裝置識別碼之設備及方法 TWI486776B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US86877306P 2006-12-06 2006-12-06
US88740107P 2007-01-31 2007-01-31
US11/692,452 US8331361B2 (en) 2006-12-06 2007-03-28 Apparatus and method for producing device identifiers for serially interconnected devices of mixed type

Publications (2)

Publication Number Publication Date
TW200834318A TW200834318A (en) 2008-08-16
TWI486776B true TWI486776B (zh) 2015-06-01

Family

ID=39667896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096146276A TWI486776B (zh) 2006-12-06 2007-12-05 於混合類型之串列互連裝置產生裝置識別碼之設備及方法

Country Status (2)

Country Link
US (2) US8331361B2 (zh)
TW (1) TWI486776B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8700818B2 (en) 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
US8122202B2 (en) 2007-02-16 2012-02-21 Peter Gillingham Reduced pin count interface
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US7894294B2 (en) * 2008-01-23 2011-02-22 Mosaid Technologies Incorporated Operational mode control in serial-connected memory based on identifier
US8131913B2 (en) 2008-02-04 2012-03-06 Mosaid Technologies Incorporated Selective broadcasting of data in series connected devices
US8713697B2 (en) 2008-07-09 2014-04-29 Lennox Manufacturing, Inc. Apparatus and method for storing event information for an HVAC system
US8527096B2 (en) 2008-10-24 2013-09-03 Lennox Industries Inc. Programmable controller and a user interface for same
US9651925B2 (en) 2008-10-27 2017-05-16 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US8802981B2 (en) 2008-10-27 2014-08-12 Lennox Industries Inc. Flush wall mount thermostat and in-set mounting plate for a heating, ventilation and air conditioning system
US8725298B2 (en) 2008-10-27 2014-05-13 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and conditioning network
US8548630B2 (en) 2008-10-27 2013-10-01 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US8433446B2 (en) 2008-10-27 2013-04-30 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US8774210B2 (en) 2008-10-27 2014-07-08 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8655490B2 (en) 2008-10-27 2014-02-18 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US9678486B2 (en) 2008-10-27 2017-06-13 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8437878B2 (en) 2008-10-27 2013-05-07 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8452906B2 (en) * 2008-10-27 2013-05-28 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US9432208B2 (en) 2008-10-27 2016-08-30 Lennox Industries Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US8874815B2 (en) 2008-10-27 2014-10-28 Lennox Industries, Inc. Communication protocol system and method for a distributed architecture heating, ventilation and air conditioning network
US8798796B2 (en) 2008-10-27 2014-08-05 Lennox Industries Inc. General control techniques in a heating, ventilation and air conditioning network
US8655491B2 (en) 2008-10-27 2014-02-18 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8600559B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. Method of controlling equipment in a heating, ventilation and air conditioning network
US8463442B2 (en) 2008-10-27 2013-06-11 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8762666B2 (en) 2008-10-27 2014-06-24 Lennox Industries, Inc. Backup and restoration of operation control data in a heating, ventilation and air conditioning network
US8437877B2 (en) 2008-10-27 2013-05-07 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8600558B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8463443B2 (en) 2008-10-27 2013-06-11 Lennox Industries, Inc. Memory recovery scheme and data structure in a heating, ventilation and air conditioning network
US8543243B2 (en) 2008-10-27 2013-09-24 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8977794B2 (en) 2008-10-27 2015-03-10 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8442693B2 (en) 2008-10-27 2013-05-14 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8452456B2 (en) 2008-10-27 2013-05-28 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US9632490B2 (en) 2008-10-27 2017-04-25 Lennox Industries Inc. System and method for zoning a distributed architecture heating, ventilation and air conditioning network
US8892797B2 (en) 2008-10-27 2014-11-18 Lennox Industries Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8788100B2 (en) 2008-10-27 2014-07-22 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US8661165B2 (en) * 2008-10-27 2014-02-25 Lennox Industries, Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US8855825B2 (en) 2008-10-27 2014-10-07 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8295981B2 (en) 2008-10-27 2012-10-23 Lennox Industries Inc. Device commissioning in a heating, ventilation and air conditioning network
US9325517B2 (en) 2008-10-27 2016-04-26 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8994539B2 (en) 2008-10-27 2015-03-31 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US8615326B2 (en) 2008-10-27 2013-12-24 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8694164B2 (en) 2008-10-27 2014-04-08 Lennox Industries, Inc. Interactive user guidance interface for a heating, ventilation and air conditioning system
US8560125B2 (en) 2008-10-27 2013-10-15 Lennox Industries Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8564400B2 (en) 2008-10-27 2013-10-22 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8744629B2 (en) 2008-10-27 2014-06-03 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US20100153633A1 (en) * 2008-12-11 2010-06-17 Magic Technologies, Inc. PC architecture using fast NV RAM in main memory
CN101751338B (zh) * 2008-12-15 2012-03-07 中芯国际集成电路制造(上海)有限公司 数据存取控制装置及数据存取方法
WO2011061796A1 (ja) * 2009-11-18 2011-05-26 株式会社アドバンテスト 受信装置、試験装置、受信方法、および試験方法
US8463948B1 (en) * 2011-07-01 2013-06-11 Intel Corporation Method, apparatus and system for determining an identifier of a volume of memory
US20130094271A1 (en) * 2011-08-22 2013-04-18 Mosaid Technologies Incorporated Connection of multiple semiconductor memory devices with chip enable function
EP2665231B1 (en) * 2012-05-16 2017-07-05 Alcatel Lucent A method and computer program products for routing a data unit
KR200483218Y1 (ko) 2015-06-19 2017-04-17 이태환 압력기밀용기 및 압력기밀도어

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809013A (en) * 1996-02-09 1998-09-15 Interactive Technologies, Inc. Message packet management in a wireless security system
US5828899A (en) * 1996-01-04 1998-10-27 Compaq Computer Corporation System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port
US20030088655A1 (en) * 2001-11-02 2003-05-08 Leigh Kevin B. Remote management system for multiple servers
TW200535845A (en) * 2004-04-30 2005-11-01 Taiwan Semiconductor Mfg Standby mode sram design for power reduction
TWI267855B (en) * 2004-09-25 2006-12-01 Samsung Electronics Co Ltd System and method for controlling the access and refresh of a memory

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174536A (en) * 1977-01-21 1979-11-13 Massachusetts Institute Of Technology Digital communications controller with firmware control
US4360870A (en) * 1980-07-30 1982-11-23 International Business Machines Corporation Programmable I/O device identification
US4617566A (en) * 1983-12-15 1986-10-14 Teleplex Corporation Addressable-port, daisy chain telemetry system with self-test capability
EP0179605B1 (en) * 1984-10-17 1992-08-19 Fujitsu Limited Semiconductor memory device having a serial data input circuit and a serial data output circuit
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
EP0417314B1 (en) * 1989-03-15 1997-06-04 Oki Electric Industry Company, Limited Serial in to parallel out converting circuit
US5126808A (en) * 1989-10-23 1992-06-30 Advanced Micro Devices, Inc. Flash EEPROM array with paged erase architecture
US5175819A (en) * 1990-03-28 1992-12-29 Integrated Device Technology, Inc. Cascadable parallel to serial converter using tap shift registers and data shift registers while receiving input data from FIFO buffer
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5204669A (en) * 1990-08-30 1993-04-20 Datacard Corporation Automatic station identification where function modules automatically initialize
US5357621A (en) * 1990-09-04 1994-10-18 Hewlett-Packard Company Serial architecture for memory module control
GB2249460B (en) * 1990-09-19 1994-06-29 Intel Corp Network providing common access to dissimilar hardware interfaces
US5319598A (en) * 1990-12-10 1994-06-07 Hughes Aircraft Company Nonvolatile serially programmable devices
US5249270A (en) * 1991-03-29 1993-09-28 Echelon Corporation Development system protocol
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
KR950000761B1 (ko) * 1992-01-15 1995-01-28 삼성전자 주식회사 직렬 입력신호의 동기회로
JP3088180B2 (ja) * 1992-03-26 2000-09-18 日本電気アイシーマイコンシステム株式会社 シリアル入力インタフェース回路
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JPH06275069A (ja) * 1993-03-20 1994-09-30 Hitachi Ltd シリアルメモリ
US5365484A (en) * 1993-08-23 1994-11-15 Advanced Micro Devices, Inc. Independent array grounds for flash EEPROM array with paged erase architechture
JPH0793219A (ja) * 1993-09-20 1995-04-07 Olympus Optical Co Ltd 情報処理装置
US5602780A (en) * 1993-10-20 1997-02-11 Texas Instruments Incorporated Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US5452259A (en) * 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5596724A (en) * 1994-02-04 1997-01-21 Advanced Micro Devices Input/output data port with a parallel and serial interface
DE4429433C1 (de) * 1994-08-19 1995-10-26 Siemens Ag Adreßzuordnungsverfahren
US5473566A (en) * 1994-09-12 1995-12-05 Cirrus Logic, Inc. Memory architecture and devices, systems and methods utilizing the same
KR0142367B1 (ko) * 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5835935A (en) * 1995-09-13 1998-11-10 Lexar Media, Inc. Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory
JP3693721B2 (ja) * 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
TW307869B (en) * 1995-12-20 1997-06-11 Toshiba Co Ltd Semiconductor memory
KR100211760B1 (ko) * 1995-12-28 1999-08-02 윤종용 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
KR0170723B1 (ko) * 1995-12-29 1999-03-30 김광호 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
US6567904B1 (en) * 1995-12-29 2003-05-20 Intel Corporation Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
JPH09231740A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体記憶装置
US5809070A (en) * 1996-02-27 1998-09-15 Flat Connections, Inc. High speed data communications using multiple low speed modems
US5941974A (en) * 1996-11-29 1999-08-24 Motorola, Inc. Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits
KR100243335B1 (ko) * 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
KR100272037B1 (ko) * 1997-02-27 2000-12-01 니시무로 타이죠 불휘발성 반도체 기억 장치
JP3045985B2 (ja) * 1997-08-07 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 接続確立方法、通信方法、状態変化伝達方法、状態変化実行方法、無線装置、無線デバイス、及びコンピュータ
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
GB2329792A (en) * 1997-08-20 1999-03-31 Nokia Telecommunications Oy Identification signals enable a transceiver module to correctly configure itself to an attached functional module
JPH1166841A (ja) * 1997-08-22 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
KR100240873B1 (ko) 1997-08-26 2000-01-15 윤종용 송수신 겸용의 레지스터를 갖는 직렬인터페이스장치
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
US6148364A (en) * 1997-12-30 2000-11-14 Netlogic Microsystems, Inc. Method and apparatus for cascading content addressable memory devices
US6002638A (en) * 1998-01-20 1999-12-14 Microchip Technology Incorporated Memory device having a switchable clock output and method therefor
US6453365B1 (en) * 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
WO1999045460A2 (en) 1998-03-02 1999-09-10 Lexar Media, Inc. Flash memory card with enhanced operating mode detection and user-friendly interfacing system
US6085290A (en) * 1998-03-10 2000-07-04 Nexabit Networks, Llc Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM)
US6144576A (en) * 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US5995417A (en) * 1998-10-20 1999-11-30 Advanced Micro Devices, Inc. Scheme for page erase and erase verify in a non-volatile memory array
JP4601737B2 (ja) * 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ
JP2000149564A (ja) 1998-10-30 2000-05-30 Mitsubishi Electric Corp 半導体記憶装置
US6304921B1 (en) * 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
KR100284742B1 (ko) * 1998-12-28 2001-04-02 윤종용 입출력 센스앰프의 개수가 최소화된 메모리장치
US6567023B1 (en) * 1999-09-17 2003-05-20 Kabushiki Kaisha Toshiba Analog to digital to analog converter for multi-valued current data using internal binary voltage
US6680904B1 (en) 1999-12-27 2004-01-20 Orckit Communications Ltd. Bi-directional chaining of network access ports
US20050160218A1 (en) 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6442098B1 (en) 2000-02-08 2002-08-27 Alliance Semiconductor High performance multi-bank compact synchronous DRAM architecture
WO2001069411A2 (en) 2000-03-10 2001-09-20 Arc International Plc Memory interface and method of interfacing between functional entities
US6816933B1 (en) 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6535948B1 (en) 2000-05-31 2003-03-18 Agere Systems Inc. Serial interface unit
US6317350B1 (en) * 2000-06-16 2001-11-13 Netlogic Microsystems, Inc. Hierarchical depth cascading of content addressable memory devices
US6754807B1 (en) * 2000-08-31 2004-06-22 Stmicroelectronics, Inc. System and method for managing vertical dependencies in a digital signal processor
US6317352B1 (en) * 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6853557B1 (en) 2000-09-20 2005-02-08 Rambus, Inc. Multi-channel memory architecture
US6658509B1 (en) * 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
FR2816751A1 (fr) 2000-11-15 2002-05-17 St Microelectronics Sa Memoire flash effacable par page
US6718432B1 (en) * 2001-03-22 2004-04-06 Netlogic Microsystems, Inc. Method and apparatus for transparent cascading of multiple content addressable memory devices
US6732221B2 (en) 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
KR100413762B1 (ko) 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
US6928501B2 (en) * 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6763426B1 (en) 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
JP4204226B2 (ja) * 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
US6799235B2 (en) * 2002-01-02 2004-09-28 Intel Corporation Daisy chain latency reduction
US7299303B2 (en) * 2002-01-16 2007-11-20 Microsoft Corporation System and method for pendant bus for serially chaining multiple portable pendant peripherals
KR100440969B1 (ko) * 2002-05-23 2004-07-21 삼성전자주식회사 네트워킹 방법 및 그 장치
US7073022B2 (en) * 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
US6891471B2 (en) * 2002-06-06 2005-05-10 Pui Hang Yuen Expandable object tracking system and devices
US7062601B2 (en) 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
KR100499686B1 (ko) 2002-07-23 2005-07-07 주식회사 디지털웨이 메모리 확장 가능한 휴대용 플래쉬 메모리 장치
CA2396632A1 (en) 2002-07-31 2004-01-31 Mosaid Technologies Incorporated Cam diamond cascade architecture
KR100487539B1 (ko) 2002-09-02 2005-05-03 삼성전자주식회사 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치
US7032039B2 (en) 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
EP1424635B1 (en) 2002-11-28 2008-10-29 STMicroelectronics S.r.l. Non volatile memory device architecture, for instance a flash kind, having a serial communication interface
KR100493884B1 (ko) 2003-01-09 2005-06-10 삼성전자주식회사 시리얼 플래시 메모리에서의 현지 실행을 위한 제어 장치및 그 방법, 이를 이용한 플래시 메모리 칩
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US20040199721A1 (en) 2003-03-12 2004-10-07 Power Data Communication Co., Ltd. Multi-transmission interface memory card
US7043630B1 (en) * 2003-04-28 2006-05-09 Altera Corporation Techniques for actively configuring programmable circuits using external memory
JP4156986B2 (ja) 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
US7133991B2 (en) 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
JP4628684B2 (ja) 2004-02-16 2011-02-09 三菱電機株式会社 データ送受信装置及び電子証明書発行方法
JP4697924B2 (ja) 2004-06-07 2011-06-08 キヤノン株式会社 データ転送方法
KR100705221B1 (ko) 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
US6950325B1 (en) 2004-10-07 2005-09-27 Winbond Electronics Corporation Cascade-connected ROM
EP1703382A1 (en) * 2005-03-16 2006-09-20 Sun Microsystems, Inc. Method for loading applications to a mobile device
US20070165457A1 (en) * 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US7496777B2 (en) * 2005-10-12 2009-02-24 Sun Microsystems, Inc. Power throttling in a memory system
US8364861B2 (en) * 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US7545664B2 (en) * 2006-07-26 2009-06-09 International Business Machines Corporation Memory system having self timed daisy chained memory chips
US8700818B2 (en) * 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
JP2010506284A (ja) * 2006-10-04 2010-02-25 マーベル ワールド トレード リミテッド フラッシュメモリ制御インターフェース
US7853727B2 (en) * 2006-12-06 2010-12-14 Mosaid Technologies Incorporated Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828899A (en) * 1996-01-04 1998-10-27 Compaq Computer Corporation System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port
US5809013A (en) * 1996-02-09 1998-09-15 Interactive Technologies, Inc. Message packet management in a wireless security system
US20030088655A1 (en) * 2001-11-02 2003-05-08 Leigh Kevin B. Remote management system for multiple servers
TW200535845A (en) * 2004-04-30 2005-11-01 Taiwan Semiconductor Mfg Standby mode sram design for power reduction
TWI267855B (en) * 2004-09-25 2006-12-01 Samsung Electronics Co Ltd System and method for controlling the access and refresh of a memory

Also Published As

Publication number Publication date
US8331361B2 (en) 2012-12-11
US20080181214A1 (en) 2008-07-31
US8694692B2 (en) 2014-04-08
US20110032932A2 (en) 2011-02-10
US20130067118A1 (en) 2013-03-14
TW200834318A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
TWI486776B (zh) 於混合類型之串列互連裝置產生裝置識別碼之設備及方法
TWI476779B (zh) 無關於在串列互連中的混合裝置類型而產生識別碼之系統、設備及方法
CA2671184C (en) Id generation apparatus and method for serially interconnected devices
US8819377B2 (en) System and method of operating memory devices of mixed type
US8335868B2 (en) Apparatus and method for establishing device identifiers for serially interconnected devices
US20070234071A1 (en) Asynchronous ID generation
KR101443002B1 (ko) 직렬로 상호접속된 장치에 대해 장치 식별자를 확립하는 기기 및 방법
US8549250B2 (en) Apparatus and method for producing IDs for interconnected devices of mixed type
US8626958B2 (en) Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
WO2008067650A1 (en) Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
WO2008067665A1 (en) Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees