CN101751338B - 数据存取控制装置及数据存取方法 - Google Patents

数据存取控制装置及数据存取方法 Download PDF

Info

Publication number
CN101751338B
CN101751338B CN2008102046201A CN200810204620A CN101751338B CN 101751338 B CN101751338 B CN 101751338B CN 2008102046201 A CN2008102046201 A CN 2008102046201A CN 200810204620 A CN200810204620 A CN 200810204620A CN 101751338 B CN101751338 B CN 101751338B
Authority
CN
China
Prior art keywords
flash memory
data
access
flash
authentication code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102046201A
Other languages
English (en)
Other versions
CN101751338A (zh
Inventor
戴颉
萧健群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102046201A priority Critical patent/CN101751338B/zh
Priority to US12/362,390 priority patent/US20100153622A1/en
Publication of CN101751338A publication Critical patent/CN101751338A/zh
Application granted granted Critical
Publication of CN101751338B publication Critical patent/CN101751338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1012—Design facilitation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种数据存取控制装置及数据存取方法，其中数据存取控制装置包括：存储有闪存存取用信息的闪存配置寄存单元；闪存控制单元，根据闪存配置寄存单元中所存储的存取用信息产生用于所述闪存所属区块和页面的存取操作的控制信号；以及受所述闪存控制单元控制的暂存器控制单元，产生执行数据用于暂存的控制信号。相对现有技术，本技术方案通过数据存取控制装置来执行闪存存取操作，减轻中央处理单元的负担，提高运行速度，并通过存储有至少一种类型的闪存的存取用信息来增加闪存数据存取控制的通用性。

Description

数据存取控制装置及数据存取方法
技术领域
本发明涉及一种数据存取控制装置及数据存取方法。
背景技术
闪存广泛应用于电子计算机或消费类电子产品中，例如随身碟、MP3播放器。然而现有的闪存在进行数据存取时需借由数据存取控制电路加以控制。图1所示为典型的现有闪存数据存取控制电路，其中，该控制电路1包括一闪存控制接口10、暂存器12、微处理器14、直接内存存取单元16，该闪存控制接口10连接闪存F，以传输闪存F存取所需的数据或指令，该微处理器14为负责控制闪存F的数据存取的中枢，该直接内存存取单元16提供闪存F数据存取所需的直接存取控制。
上述现有的控制电路1中，在数据存取过程中，该暂存器12需经由微处理器14及直接内存存取单元16的路径，与该闪存F连接，造成数据存取的时间延迟。一般，闪存的运作需通过软件程序来执行，在应用软件程序控制时，首先需要将程序中的高级语言代码转换为微处理器14可直接读取的机器代码，代码转换需要占用时间，使得微处理器14在计算及执行各个指令时需要占用资源空间及时间，这样在闪存运作中需要占用一定的时间。
又，对于执行的软件程序而言，其一般仅支持与之对应的一种类型或型号的闪存，而不能应用于其他类型或型号的闪存。所以当电子装置因故障或升级换代需要更换其他类型或型号的闪存时，为使得该更换后的闪存能正常运作，需要重新更新对应的软件程序，如此为开发出多种的软件程序造成设计周期的冗长及其成本的提高，同时也相对造成应用上的操作繁琐。
发明内容
本发明解决的问题是，如何数据存取进行控制，解决现有技术中数据存取速度较慢的问题。
为解决上述问题，本发明一方面提供一种数据存取控制装置，包括闪存配置寄存单元，存储有至少一种类型的闪存的标识代码及其对应的闪存的地址信息、指令信息和存取页面容量；闪存控制单元，用于提供闪存数据的存取控制，能根据闪存配置寄存单元中所存储的与标识代码对应的地址信息和指令信息产生用于对闪存所属区块和页面进行存取操作的控制信号至所述闪存；受所述闪存控制单元控制的暂存器控制单元，用于根据所述闪存控制单元的数据存取的控制信号产生执行数据暂存的控制信号至暂存器，通过所述暂存器将闪存中进行数据存取操作的数据予以暂存。
可选地，所述数据存取控制装置还包括耦接至闪存配置寄存单元的状态使能单元，用于根据闪存的标识代码及其对应的类型将中央处理单元的时钟信号作相应的降频处理以与所述闪存中的时钟信号频率相匹配。
可选地，所述闪存配置寄存单元所存储的闪存的地址信息在执行数据存取过程中予以更新。
可选地，所述地址信息包括块地址信息和页面地址信息中的至少一个。
可选地，所述闪存配置寄存单元、状态使能单元、闪存控制单元以及暂存器控制单元整合成单一的集成电路。
可选地，所述闪存的标识代码及其对应的存取页面容量一一对应，且所述标识代码占用一位数据。
可选地，所述指令信息包括读取闪存标识代码、读取数据、写入数据、复制数据、删除数据中的至少一个。
本发明另一方面提供一种数据存取方法，包括：闪存控制单元读取闪存的标识代码，至闪存配置寄存单元中获取与所述标识代码对应的闪存的地址信息、指令信息和存取页面容量；在闪存进行数据存取时，闪存控制单元产生进行数据存取操作的控制信号至所述闪存，暂存器控制单元根据所述控制信号产生执行数据暂存的控制信号至暂存器，通过所述暂存器将闪存中进行数据存取操作的数据予以暂存。
可选地，所述数据存取方法在执行数据存取操作前还包括状态使能单元根据闪存的标识代码及其对应的类型将中央处理单元的时钟信号作相应的降频处理以与所述闪存中的时钟信号频率相匹配的步骤。
可选地，在执行数据存取操作过程中还包括将闪存配置寄存单元所存储的闪存的地址信息予以更新的步骤。
可选地，所述地址信息包括块地址信息和页面地址信息中的至少一个。
可选地，所述闪存的标识代码及其对应的存取页面容量一一对应，且所述标识代码占用一位数据。
可选地，所述指令信息包括读取闪存标识代码、读取数据、写入数据、复制数据、删除数据中的至少一个。
与现有技术相比，本技术方案有数据存取控制装置来执行闪存中数据的存取操作，这样在数据存取可以基本在没有中央处理单元参与的情形下进行，减轻中央处理单元的负担，相对提高运行速度；另外，所述数据存取控制装置存储有多种类型闪存的存取信息，可根据侦测到的闪存的类型调取与闪存类型对应的存取信息并进行相应的存取操作，增加闪存数据存取控制的通用性。
附图说明
图1是现有技术中一种数据存取控制装置的系统结构图；
图2是本发明实施方式中数据存取控制装置的系统结构图；
图3是本发明实施方式中数据存取方法的流程图。
具体实施方式
本发明的实施方式提供一种数据存取控制装置及数据存取方法，通过数据存取控制装置来控制闪存进行数据的存取操作，可以使得闪存的数据存取操作可在没有中央处理单元参与的情形下进行，减轻中央处理单元的负担，并最终相对提高数据存取的运行速度。
下面结合附图和较佳实施例对本发明具体实施方式做详细的说明。
图2为本发明实施方式中数据存取控制装置的系统结构图。如图2所示，所述数据存取控制装置20分别耦接于中央处理单元22、闪存24以及暂存器26。数据存取控制装置20包括闪存配置寄存单元200、状态使能单元202、闪存控制单元204以及暂存器控制单元206，其中，状态使能单元202与闪存配置寄存单元200耦接，闪存配置寄存单元200、状态使能单元202和暂存器控制单元206均耦接至闪存控制单元204。所述闪存24可以包括NOR类型或NAND类型。所述暂存器26可以是例如随机存取存储器(RAM)或者直接内存存取器(DMA)。
需说明的是，所述系统结构图仅仅是个示例图，实际上系统结构图进一步可包括其他例如电性连接或数据转换的其他线路或接口，在此予以省略。
需说明的是，所述数据存取控制装置提供数据存取的执行装置，在具体实现时，所述数据存取控制装置可以装配于计算机、服务器、移动手持终端(例如手机、个人数字助理)等具有数据处理能力的电子处理设备。所述闪存既可以是内置于电子处理设备中的，也可以通过例如扩展接口插置。另外，数据存取控制装置20中的闪存配置寄存单元200、状态使能单元202、闪存控制单元204以及暂存器控制单元206可以整合成单一的集成电路，但并不以此为限，只要能实现其效能，所述的各部件也可为单独分立的元器件。
以下对所述各部件进行详细描述。
闪存配置寄存单元200存储有至少一种类型的闪存的标识代码及其对应的闪存的地址信息、指令信息和存取页面容量。在本实施例中，所述地址信息包括块地址信息和页面地址信息中的至少一个，当执行完一次数据存取操作后，闪存配置寄存单元200中的存储的闪存的信息，例如块地址信息或页面地址信息因执行数据存取产生的变化情形而能即时予以更新。而且，所述指令信息包括读取闪存标识代码、读取数据、写入数据、复制数据、删除数据中的至少一个。
值得注意的是，闪存配置寄存单元200所存储的闪存的类型并不仅限于一种。较佳地，当存储有多种类型时，每一种类型都具有其对应的地址信息、指令信息以及存取页面容量。特别地，对于存取页面容量，具体的，所述用于标识闪存类型的标识代码及其对应的存取页面容量可例如为一一对应的表单形式。例如，以NAND型闪存为例，2Gb(NAND128或NAND256等)以下容量的NAND型闪存绝大多数是(512+16)字节的页面容量，而2Gb以上容量的NAND型闪存则为(2048+64)字节的页面容量。再有，所述标识代码可以占用一位数据，在数据存取控制装置20启动时，通过闪存控制单元204读取所配置的闪存的标识代码即可获取所述闪存的类型，以对应地进行闪存的初始化配置。如此，将多种类型的闪存的存取信息均可通过闪存配置寄存单元200予以存储，当在使用时更换不同类型的闪存时(例如插置不同类型的闪存卡时)，闪存控制单元204根据闪存配置寄存单元200中更新后的闪存的类型，获取与其对应的存取信息，并据此控制更新后的闪存进行数据存取操作，相比于每一类型的闪存需配置控制软件的现有技术，大大增强了闪存应用的通用性。
状态使能单元202用于当闪存控制单元204配合闪存配置寄存单元200完成闪存的初始化配置后，根据闪存24的标识代码及其对应的类型将中央处理单元22的时钟信号作相应的降频处理，这样，就使得降频后的信号频率能与闪存24或者暂存器26中的时钟信号频率相匹配，增加存取动作(例如写入、读取)的脉冲宽度，提高数据存取操作的速度。
闪存控制单元204用于提供闪存数据的存取控制。具体来讲，包括读取闪存24的标识代码，在闪存配置寄存单元200中获取与标识代码对应的存取页面容量并待状态使能单元202将中央处理单元22的时钟信号作相应的降频处理后，根据闪存配置寄存单元200中所存储的与标识代码对应的地址信息和指令信息产生用于对闪存24所属区块和页面进行存取操作的控制信号至闪存24。在本实施例中，闪存控制单元204为控制闪存24进行存取操作的主要部件，控制闪存24进行存取操作的指令信息均由其产生并发出。所述指令信息包括读取闪存标识代码、读取数据、写入数据、复制数据、删除数据中的至少一个。
暂存器控制单元206受闪存控制单元204控制，根据所述闪存控制单元的数据存取的控制信号产生执行数据暂存的控制信号至暂存器26，以令暂存器26在数据存取过程中将闪存24中进行数据存取操作的数据予以暂存。实际上，这里的数据既包括需读取的闪存24中所存储的数据，也包括来自例如外部存储器或硬盘中的欲写入闪存24中予以存储的数据。通过暂存器控制单元206及其对应的暂存器26作为中介，可提高闪存进行数据存取的速度，因该数据暂存的技术为本领域技术人员所熟知，故在此并不再赘述。
如图3所示，根据本发明的一个实施例显示的数据存取方法，并同时参阅图2，所述数据存取方法包括以下步骤：
在步骤S300中，数据存取控制装置20中的闪存控制单元204读取闪存24的标识代码，并至闪存配置寄存单元200中获取所存储的与所述标识代码对应的闪存24的地址信息、指令信息和存取页面容量。通过上述步骤，当通过读取所配置的闪存24的标识代码即可获取闪存24的各种存取信息，以对应地完成闪存24的初始化配置，为后续闪存24的存取操作作好准备。接着，执行步骤S302。
在步骤S302中，状态使能单元202根据闪存24的标识代码及其对应的类型将中央处理单元22的时钟信号作相应的降频处理。具体来讲，一般，中央处理单元的时钟频率要远大于闪存24或者暂存器26的时钟信号频率，而根据闪存24的标识代码及其对应的类型将中央处理单元22的时钟信号作相应的降频处理，可使得降频后的信号频率能与闪存24或者暂存器26中的时钟信号频率相匹配，增加存取动作(例如写入、读取)的脉冲宽度，提高数据存取操作的速度。接着，执行步骤S304。
在步骤S304中，在闪存24进行数据存取时，由闪存控制单元204产生进行数据存取操作的控制信号至闪存24、并由暂存器控制单元206根据所述闪存控制单元的数据存取的控制信号产生执行数据暂存的控制信号至暂存器26，通过二者的配合来实现闪存24中数据的存取。在本实施例中，所述数据的存取包括读取闪存标识代码、读取数据、写入数据、复制数据、删除数据中的至少一个。在实际应用中，根据闪存的数据存取规则，写入区块中的数据需按照页面的次序来顺序写入，数据是以页面为基本单位进行写入；而当数据要被删除时，则需以区块为基本单位同时作删除。其中，在数据执行存取操作时，暂存器26便是作为数据存取过程中的暂存空间用于暂存需读取或写入的数据。通过暂存器控制单元206及其对应的暂存器26作为中介，可提高闪存24进行数据存取的速度，因该部分数据暂存和存取的技术为本领域技术人员所熟知，故在此并不再赘述。接着，执行步骤S306。
在步骤S306中，校验闪存24的运行状态并将有关的区块和页面的地址信息予以更新后保存在闪存配置寄存单元。在本实施例中，校验闪存24的运行状态是指当执行完一次或多次存取操作后检验闪存24以确定该(些)存取操作是否有效，例如根据指令信息是否已完成从闪存读取出数据、将数据写入闪存、或删除闪存中的数据等操作。所述运行状态可具体包括操作完成、部分成功或者失败等，对应于具体的运行状态，闪存24中的区块和页面的地址信息会相应变更，并在闪存配置寄存单元200予以保存以更新之前的地址信息，所述地址信息的变更不仅可表明闪存24的已使用空间及其可使用空间，更可作为下一次闪存存取操作的存取地址的依据。
实际上，在本实施例中，数据存取控制装置20的运行可以是由中央处理单元22启动的。例如，当中央处理单元22侦测到外置的闪存卡插置于电脑时，即可启动数据存取控制装置20。
综上所述，本技术方案提供数据存取控制装置来执行闪存中数据的存取操作，闪存存取控制装置包括闪存配置寄存单元、状态使能单元、闪存控制单元以及暂存器控制单元，通过所述硬件架构下的数据存取控制装置，使得数据存取可以基本在没有中央处理单元参与的情形下进行，减轻中央处理单元的负担，相对现有技术中通过中央处理单元及闪存控制软件来进行数据存取操作，提高了数据存取的运行速度。
另外，本技术方案提供的数据存取控制装置具有存储有多种类型闪存的存取信息的闪存配置寄存单元，可根据侦测到的闪存的类型调取与闪存类型对应的存取信息并进行相应的存取操作，相比于每一类型的闪存需配置控制软件使得控制软件随着闪存的更换而对应更换的现有技术，增加闪存数据存取控制的通用性，可达到缩短设计周期、降低成本及简化操作的目的。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种数据存取控制装置，其特征在于，分别耦接于中央处理单元、闪存以及暂存器，包括：
闪存配置寄存单元，存储有至少一种类型的闪存的标识代码及其对应的闪存的地址信息、指令信息和存取页面容量，其中，所述地址信息包括块地址信息和页面地址信息中的至少一个，所述块地址信息或页面地址信息基于执行完一次数据存取操作后闪存的运行状态而发生变更；
闪存控制单元，用于提供闪存数据的存取控制，能根据闪存配置寄存单元中所存储的与标识代码对应的地址信息和指令信息产生用于对闪存所属区块和页面进行存取操作的控制信号至所述闪存；
受所述闪存控制单元控制的暂存器控制单元，用于根据所述控制信号产生执行数据暂存的控制信号至暂存器，通过所述暂存器将闪存中进行数据存取操作的数据予以暂存。
2.根据权利要求1所述的数据存取控制装置，其特征在于，还包括状态使能单元，用于根据闪存的标识代码及其对应的类型将中央处理单元的时钟信号作相应的降频处理以与所述闪存中的时钟信号频率相匹配。
3.根据权利要求2所述的数据存取控制装置，其特征在于，所述闪存配置寄存单元、状态使能单元、闪存控制单元以及暂存器控制单元整合成单一的集成电路。
4.根据权利要求1所述的数据存取控制装置，其特征在于，所述闪存的标识代码及其对应的存取页面容量一一对应，且所述标识代码占用一位数据。
5.根据权利要求1所述的数据存取控制装置，其特征在于，所述指令信息包括读取闪存标识代码、读取数据、写入数据、复制数据、删除数据中的至少一个。
6.一种应用于权利要求1所述的数据存取控制装置的数据存取方法，其特征在于，所述方法包括：
闪存控制单元读取闪存的标识代码，至闪存配置寄存单元中获取与所述标识代码对应的闪存的地址信息、指令信息和存取页面容量；
在闪存进行数据存取时，闪存控制单元产生进行数据存取操作的控制信号至所述闪存，暂存器控制单元根据所述控制信号产生执行数据暂存的控制信号至暂存器，通过所述暂存器将闪存中进行数据存取操作的数据予以暂存；
在执行完一次数据存取操作后，基于闪存的运行状态，将闪存配置寄存单元所存储的闪存的块地址信息或页面地址信息予以更新。
7.根据权利要求6所述的数据存取方法，其特征在于，在执行数据存取操作前还包括状态使能单元根据闪存的标识代码及其对应的类型将中央处理单元的时钟信号作相应的降频处理以与所述闪存中的时钟信号频率相匹配的步骤。
8.根据权利要求6所述的数据存取方法，其特征在于，所述闪存的标识代码及其对应的存取页面容量一一对应，且所述标识代码占用一位数据。
9.根据权利要求6所述的数据存取方法，其特征在于，所述指令信息包括读取闪存标识代码、读取数据、写入数据、复制数据、删除数据中的至少一个。
CN2008102046201A 2008-12-15 2008-12-15 数据存取控制装置及数据存取方法 Active CN101751338B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008102046201A CN101751338B (zh) 2008-12-15 2008-12-15 数据存取控制装置及数据存取方法
US12/362,390 US20100153622A1 (en) 2008-12-15 2009-01-29 Data Access Controller and Data Accessing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102046201A CN101751338B (zh) 2008-12-15 2008-12-15 数据存取控制装置及数据存取方法

Publications (2)

Publication Number Publication Date
CN101751338A CN101751338A (zh) 2010-06-23
CN101751338B true CN101751338B (zh) 2012-03-07

Family

ID=42241932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102046201A Active CN101751338B (zh) 2008-12-15 2008-12-15 数据存取控制装置及数据存取方法

Country Status (2)

Country Link
US (1) US20100153622A1 (zh)
CN (1) CN101751338B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130282962A1 (en) * 2012-04-20 2013-10-24 SMART Storage Systems, Inc. Storage control system with flash configuration and method of operation thereof
CN106776412B (zh) * 2016-12-21 2018-07-03 广州炒米信息科技有限公司 接口兼容电路
CN206370051U (zh) * 2016-12-21 2017-08-01 广州炒米信息科技有限公司 接口兼容电路
US10816397B2 (en) * 2017-06-05 2020-10-27 Osram Sylvania Inc. Device and system for measuring flicker
CN109444570B (zh) * 2018-09-18 2021-01-01 中国人民解放军第五七一九工厂 一种基于存储器的电子产品故障诊断模块及方法
CN112817532A (zh) * 2021-01-27 2021-05-18 杭州爱科科技股份有限公司 数据处理方法、装置及计算机存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000580A (zh) * 2006-12-30 2007-07-18 北京中星微电子有限公司 Nand闪存信息提取方法和nand闪存自动识别方法
CN101256536A (zh) * 2007-03-01 2008-09-03 创惟科技股份有限公司 闪存地址转换层系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570845B2 (ja) * 1988-05-27 1997-01-16 セイコーエプソン株式会社 情報処理装置
US7702831B2 (en) * 2000-01-06 2010-04-20 Super Talent Electronics, Inc. Flash memory controller for electronic data flash card
US7676640B2 (en) * 2000-01-06 2010-03-09 Super Talent Electronics, Inc. Flash memory controller controlling various flash memory cells
KR101085406B1 (ko) * 2004-02-16 2011-11-21 삼성전자주식회사 불 휘발성 메모리를 제어하기 위한 컨트롤러
TW200532561A (en) * 2004-03-16 2005-10-01 Hon Hai Prec Ind Co Ltd A system and method for adjusting the CPU frequency
WO2006101123A1 (ja) * 2005-03-23 2006-09-28 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶装置及び不揮発性記憶装置の制御情報のロード方法
KR100746036B1 (ko) * 2006-02-23 2007-08-06 삼성전자주식회사 플래시 메모리를 제어하는 장치 및 방법
US8331361B2 (en) * 2006-12-06 2012-12-11 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000580A (zh) * 2006-12-30 2007-07-18 北京中星微电子有限公司 Nand闪存信息提取方法和nand闪存自动识别方法
CN101256536A (zh) * 2007-03-01 2008-09-03 创惟科技股份有限公司 闪存地址转换层系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2008-9942A 2008.01.17

Also Published As

Publication number Publication date
CN101751338A (zh) 2010-06-23
US20100153622A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
EP1769331B1 (en) Storage device and host apparatus
CN103136116B (zh) 存储器存储系统及其中控装置、管理方法与断电恢复方法
CN101751338B (zh) 数据存取控制装置及数据存取方法
TWI454906B (zh) 資料讀取方法、快閃記憶體控制器與儲存系統
JP4901285B2 (ja) 読み出し性能を向上させることができるメモリカード
CN101266829B (zh) 存储卡、包含存储卡的存储系统及存储卡的操作方法
KR100816761B1 (ko) 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법
CN111459844B (zh) 数据储存装置及用于存取逻辑至物理地址映射表的方法
CN101241752B (zh) 存储卡和包含所述存储卡的存储系统
CN100520735C (zh) 存储器空间管理方法及其相关系统
TWI472927B (zh) 資料串分派與傳送方法、記憶體控制器與記憶體儲存裝置
TWI698749B (zh) 資料儲存裝置與資料處理方法
CN105094691A (zh) 一种数据操作的方法、设备和系统
CN110109851A (zh) 具有主机和存储器控制器的电子系统及其操作方法
CN107943710B (zh) 存储器管理方法及使用所述方法的存储控制器
CN114063893A (zh) 数据储存装置与数据处理方法
CN101025711B (zh) 控制闪存的设备和方法
CN110174995A (zh) 存储器控制器及其操作方法
CN110069427B (zh) 存储器控制器以及存储器控制器的操作方法
US20050223144A1 (en) Information terminal and data transfer method for information terminal
CN109445686B (zh) 一种存储磁盘以及存取数据的方法
CN104424124A (zh) 内存装置、电子设备和用于控制内存装置的方法
CN102375698B (zh) 数据串分派与传送方法、存储器控制器与存储器储存装置
US20040186949A1 (en) XIP system and method for serial memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant