CN115933967A - 具有多个输入/输出接口的存储器装置 - Google Patents
具有多个输入/输出接口的存储器装置 Download PDFInfo
- Publication number
- CN115933967A CN115933967A CN202211025667.8A CN202211025667A CN115933967A CN 115933967 A CN115933967 A CN 115933967A CN 202211025667 A CN202211025667 A CN 202211025667A CN 115933967 A CN115933967 A CN 115933967A
- Authority
- CN
- China
- Prior art keywords
- memory
- interface
- plane
- group
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Multimedia (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
本申请涉及一种具有多个输入/输出接口的存储器装置。一种存储器装置包含:第一平面群组,其包括第一平面;第二平面群组,其包括第二平面;第一输入/输出I/O接口,其被配置成访问所述第一平面群组;以及第二I/O接口,其被配置成访问所述第二平面群组。所述存储器装置进一步包含经由第一信道以操作方式耦合到所述第一I/O接口且经由第二信道以操作方式耦合到所述第二I/O接口的控制器。所述控制器可经由所述第一信道向所述第一I/O接口发射执行与所述第一平面相关联的第一存储器存取操作的第一命令。所述控制器可经由所述第二信道向所述第二I/O接口发射执行与所述第二平面相关联的第二存储器存取操作的第二命令。
Description
技术领域
本公开的实施例大体上涉及存储器子系统,且更确切地说涉及具有多个输入/输出接口的存储器装置。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可以例如是非易失性存储器装置和易失性存储器装置。一般来说,主机系统可以利用存储器子系统在存储器装置处存储数据以及从存储器装置检索数据。
发明内容
本公开的一实施例提供一种存储器装置,所述存储器装置包括:第一平面群组,其包括第一平面;第二平面群组,其包括第二平面;第一输入/输出(I/O)接口,其被配置成访问所述第一平面群组;第二I/O接口,其被配置成访问所述第二平面群组;以及控制器,其经由第一信道以操作方式耦合到所述第一I/O接口且经由第二信道以操作方式耦合到所述第二I/O接口,所述控制器执行包括以下的操作:经由所述第一信道向所述第一I/O接口发射执行与所述第一平面相关联的第一存储器存取操作的第一命令;以及经由所述第二信道向所述第二I/O接口发射执行与所述第二平面相关联的第二存储器存取操作的第二命令。
本公开的另一实施例提供一种存储器子系统,所述存储器子系统包括:第一存储器装置,其包括第一平面群组、第二平面群组、第一I/O接口和第二I/O接口;以及控制逻辑,其经由第一信道以操作方式与所述第一I/O接口耦合且经由第二信道以操作方式与所述第二I/O接口耦合,以执行包括以下的操作:经由所述第一信道向所述第一I/O接口发射执行与所述第一平面群组相关联的第一存储器存取操作的第一命令;以及经由所述第二信道向所述第二I/O接口发射执行与所述第二平面群组相关联的第二存储器存取操作的第二命令。
本公开的又一实施例提供一种存储器装置,所述存储器装置包括:第一平面群组,其包括第一组平面;第二平面群组,其包括第二组平面;第一I/O接口,其被配置成访问所述第一平面群组;以及第二I/O接口,其被配置成访问所述第二平面群组。
附图说明
根据下文给出的详细描述和本公开的各个实施例的附图,将更充分地理解本公开。
图1示出根据本公开的一些实施例包含存储器子系统的实例计算系统。
图2是根据本公开的一些实施例与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
图3是根据本公开的实施例包含具有多个输入/输出(I/O)接口的一或多个存储器裸片的实例存储器装置的示意性图示,所述输入/输出(I/O)接口被配置成访问存储器装置的多个平面群组。
图4是根据本公开的实施例包含在多信道模式中操作的多个I/O接口的实例存储器装置的示意性图示。
图5是根据本公开的实施例包含多路复用器电路和在多信道模式中操作的多个I/O接口的实例存储器装置的示意性图示。
图6是根据本公开的实施例包含多个存储器装置(例如,多个存储器裸片)和可配置成在单信道模式中操作的多个I/O接口的实例存储器子系统的示意性图示。
图7是根据本公开的一或多个实施例管理具有多个I/O接口的存储器装置的实例方法的流程图,所述多个I/O接口被配置成访问存储器装置的多个平面群组以执行存储器存取操作。
图8是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的方面是针对一种包含具有多个输入/输出接口的存储器装置的存储器子系统。存储器子系统可以是存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说,主机系统可利用包含一或多个组件(例如,存储数据的存储器装置)的存储器子系统。主机系统可提供待存储在存储器子系统处的数据,且可请求待从存储器子系统检索的数据。
存储器子系统可包含高密度非易失性存储器装置,其中当没有电力供应到存储器装置时期望保持数据。非易失性存储器装置的一个实例是“与非”(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个存储器裸片的封装。每一存储器裸片可以由一或多个平面组成。对于一些类型的非易失性存储器装置(例如,NAND装置),每一平面由物理块的集合组成。每一块由页的集合组成。每一页由存储器单元(“单元”)的集合组成。单元为存储信息的电子电路。取决于单元类型,单元可以存储二进制信息的一或多个位,且具有与正存储的位数目相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或这些值的组合表示。
主机系统可起始与存储器装置的所述一或多个存储器裸片的存储器阵列相关联的存储器存取操作(例如,编程操作、读取操作、擦除操作)。存储器装置包含串行输入/输出(I/O)接口,其包含通过一或多个通信信道(例如,一或多个开放NAND快闪接口工作组(ONFI)信道)以操作方式耦合到本地介质控制器的一系列I/O衬垫。所述衬垫用于提供串行高频输入数据流以供经由输入数据总线将数据发射到存储器阵列。
每一信道(例如,8位信道、16位信道)将与基本存储器存取操作相关联的命令和数据(例如,包含地址以识别存储器装置的目标存储器平面)发射到与目标存储器装置相关联的I/O接口。在某些系统中,每一存储器装置经由单个I/O接口(即,每一存储器装置具有用于与控制器通信的其自身的I/O接口)和单个信道(例如,单个信道在控制器与每一存储器装置的相应I/O接口之间延伸)与控制器通信。
存储器装置的I/O接口包含一组I/O引脚,其被配置成处理本地介质控制器和存储器子系统的一或多个存储器裸片的存储器平面群组之间的通信。在某些布置中,每一存储器裸片经由相应I/O接口(例如,每一存储器裸片具有其自身的I/O接口)的I/O引脚与本地介质控制器通信。举例来说,对于包含单个存储器装置(例如,单个存储器裸片)的存储器子系统,存储器裸片的所有平面(例如,一组8个平面)由单个I/O接口经由单个通信信道访问。I/O接口的各个引脚线接合到存储器裸片的多个平面以实现在存储器裸片的相应平面和本地介质控制器之间发射与存储器存取操作(例如,读取操作、写入操作、擦除操作等)的执行相关的命令和数据。归因于单组I/O引脚的物理布置,引脚和存储器裸片的堆叠的多个平面之间的线接合鉴于物理空间的有限可用性而交错。
存储器子系统可被配置成低密度系统(例如,具有一个存储器裸片)或高密度系统(例如,具有多个存储器裸片),其被配置成处理具有不同带宽要求的多种不同负载。举例来说,典型的低密度存储器子系统可包含经由单个信道和单个I/O接口(例如,单组I/O引脚)以通信方式耦合到本地介质控制器的单个存储器裸片。在此类型的单个I/O接口系统中,为了增加带宽,增加发射速度(例如,采用2×发射速度)。然而,较高发射速率的使用需要在I/O接口中使用高速I/O电路,这可能会增加存储器装置的成本。
在其它例子中,采用较宽信道来增加本地介质控制器和存储器裸片之间的通信的带宽。举例来说,16位信道或接合在一起的两个8位信道可用于增加带宽。然而,这需要增加信道大小或额外接合多个信道。
此外,典型的存储器子系统包含在存储器裸片层级处配置的其它命令引脚(例如,芯片启用(CE)引脚、写入保护(WP)引脚、就绪-忙碌(RB)引脚等)。相应地,这些存储器裸片层级命令引脚连同每一I/O接口一起提供以实现控制器和每一相应存储器裸片之间的每信道通信。对于一些典型的高密度系统,这可能导致放置大量引脚,从而浪费存储器子系统内的物理空间。
本公开的方面通过实施包含多个I/O接口的存储器装置来解决以上和其它缺陷。在一个实施例中,提供包含例如第一I/O接口和第二I/O接口的多个I/O接口以实现存储器平面(例如,存储器平面1到存储器平面N)和本地介质控制器之间的通信。存储器子系统包含与多个I/O接口相关联的相应信道,例如本地介质控制器和第一I/O接口之间的第一信道,以及本地介质控制器和第二I/O接口之间的第二信道。在一实施例中,存储器装置(例如,存储器裸片)可包含各自包含存储器装置的平面的群组或集合的多个平面群组。举例来说,8平面存储器装置可包括包含平面0、平面1、平面2和平面3的第一平面群组,以及包含平面4、平面5、平面6和平面7的第二平面群组。
在一实施例中,包含多个I/O接口的存储器装置(也称为多接口存储器装置)可在多信道模式(例如,也称为“双信道模式”或“第一模式”)中操作,其中激活或启用信道中的每一个(例如,第一信道和第二信道)。在一实施例中,在双信道模式中的操作期间,第一信道(信道1)被配置成访问存储器装置的第一平面群组(例如,具有两个平面群组的8平面存储器装置的平面0、平面1、平面2和平面3),且第二信道(信道2)被配置成访问存储器装置的第二平面群组(例如,8平面存储器装置的平面4、平面5、平面6和平面7)。有利的是,多个信道(例如,信道1和信道2)可延伸到同一存储器装置,因为存储器装置包含多个I/O接口,从而增加带宽,而不必增加发射速率。在此方面,两个平面群组可彼此独立地操作,使得存储器存取操作(例如,读取、编程、擦除操作)可相对于独立平面群组的平面同时处理。在一实施例中,多信道模式可以在具有受益于具有多个信道和多个I/O接口的单个存储器装置的低密度系统中使用。
在一实施例中,存储器装置可在单信道模式(也称为“第二模式”)中操作,其中激活一个信道且解除激活或停用所述一或多个其它信道)。在此实施例中,在一个信道模式中的操作期间,被激活的信道被配置成处理控制器和存储器装置的所有平面群组(例如,多平面存储器装置的第一平面群组和第二平面群组)之间的通信。在此实施例中,实现跨平面群组访问,使得被激活的I/O接口访问多个平面群组。
在一实施例中,在停用一或多个I/O接口的情况下,可经由被激活的单个I/O接口访问多个平面群组。举例来说,单信道模式可以在包含具有多个存储器装置(例如,多个存储器裸片的堆叠布置(例如,每存储器装置8个存储器裸片、16个存储器裸片))的存储器子系统的高密度系统中使用,以优化系统的带宽,而不需要I/O扩展器或额外的中间缓冲器。
有利的是,相比于典型的单个I/O接口配置,根据本公开的存储器装置的多个I/O接口实现带宽增加以及针对低密度和高密度存储器装置两者的可配置操作。在此方面,本公开的多接口存储器装置可用于服务于具有单个存储器裸片的高带宽系统(例如,256GB到2TB)。此外,多接口存储器装置可经扩展以包含任何数目的信道和I/O接口(例如,具有四个信道、八个信道等的存储器装置)。通过以下方式来实现额外益处:具有拥有布置于并排配置中的多个I/O接口的存储器装置以使一个平面群组能够线接合到第一I/O接口且第二平面群组能够线接合到邻近的第二I/O接口,借此避免需要使单个接口和所有平面群组之间的线接合交错。此外,在一实施例中,可通过建立由多个I/O接口和相关联存储器裸片共享的一或多个共同命令引脚(例如,CE引脚、WP引脚、RB引脚等)来实现命令引脚减少。
图1示出根据本公开的一些实施例包含存储器子系统110的实例计算系统100。存储器子系统110可包含介质,例如一或多个非易失性存储器装置(例如,存储器装置140)、一或多个易失性存储器装置(例如,一或多个存储器装置130),或其组合。存储器子系统110可为存储装置、存储器模块,或存储装置和存储器模块的混合。
存储器装置130可为非易失性存储器装置。非易失性存储器装置的一个实例是“与非”(NAND)存储器装置。非易失性存储器装置是一或多个裸片或逻辑单元(LUN)的封装。因此,每一存储器装置130可以是裸片(或LUN)或可以是包含芯片上的多个裸片(或LUN)的多裸片封装,例如裸片的集成电路封装。每一存储器裸片可包含一或多个平面。对于一些类型的非易失性存储器装置(例如,NAND存储器),每一平面包含物理块的集合。每一块包含页的集合。每一页包含存储器单元(“单元”)的集合。单元为存储信息的电子电路。取决于单元类型,单元可以存储二进制信息的一或多个位,且具有与正存储的位数目相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或这些值的组合表示。
存储器子系统110可为存储装置、存储器模块,或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡,以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM),和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置,例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如,飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如,交通工具、工业设备或联网商业装置中包含的嵌入式计算机),或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中,主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用,“耦合到......”或“与......耦合”通常是指组件之间的连接,其可以是间接通信连接或直接通信连接(例如,不具有中间组件),无论有线或无线,包含例如电连接、光学连接、磁性连接等连接。
主机系统120可包含处理器芯片组以及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如,NVDIMM控制器),和存储协议控制器(例如,PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110以例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如,支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过物理主机接口(例如,PCIe总线)与主机系统120耦合时,主机系统120可进一步利用NVM高速(NVMe)接口来访问组件(例如,所述一或多个存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1示出存储器子系统110作为实例。一般来说,主机系统120可经由同一通信连接、多个单独的通信连接和/或通信连接的组合来访问多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如,存储器装置140)可以是(但不限于)随机存取存储器(RAM),例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如,存储器装置130)的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器,例如三维交叉点(“3D交叉点”)存储器装置,其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外,与许多基于快闪的存储器对比,交叉点非易失性存储器可执行就地写入操作,其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含(例如)二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元,例如单层级单元(SLC),可存储每单元一个位。其它类型的存储器单元,例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)可存储每单元多个位。在一些实施例中,存储器装置130中的每一个可包含一或多个存储器单元阵列,例如SLC、MLC、TLC、QLC,或这些的任何组合。在一些实施例中,特定存储器装置可包含存储器单元的SLC部分以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为可以指代用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如,NAND),页可被分组以形成块。
尽管描述例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如,2DNAND、3D NAND)等非易失性存储器组件,但存储器装置130可基于任何其它类型的非易失性存储器,例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、“或非”(NOR)快闪存储器和电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见,控制器115)可与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据之类的操作以及其它此类操作。存储器子系统控制器115可包含例如一或多个集成电路和/或离散组件、缓冲存储器或其组合等硬件。硬件可包含具有用以执行本文中所描述的操作的专用(即,硬译码)逻辑的数字电路系统。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等),或其它合适的处理器。
存储器子系统控制器115可以是处理装置,其包含被配置成执行存储在本地存储器119中的指令的一或多个处理器(例如,处理器117)。在所示出的实例中,存储器子系统控制器115的本地存储器119包含嵌入式存储器,其被配置成存储指令用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程,包含处理存储器子系统110与主机系统120之间的通信。
在一些实施例中,本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已示出为包含存储器子系统控制器115,但在本公开的另一实施例中,存储器子系统110不包含存储器子系统控制器115,而是可依赖于外部控制(例如,由外部主机或由与存储器子系统分开的处理器或控制器提供)。
一般来说,存储器子系统控制器115可从主机系统120接收命令或操作,且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130的所要存取。存储器子系统控制器115可以负责其它操作,例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作,以及与存储器装置130相关联的逻辑地址(例如,逻辑块地址(LBA)、名字空间)与物理地址(例如,物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换为访问存储器装置130的命令指令,以及将与存储器装置130相关联的响应转换为针对主机系统120的信息。
存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中,存储器子系统110可包含高速缓存或缓冲器(例如,DRAM)和地址电路系统(例如,行解码器和列解码器),其可从存储器子系统控制器115接收地址且解码所述地址来访问存储器装置130。
在一些实施例中,存储器装置130包含本地介质控制器135,其结合存储器子系统控制器115操作以在存储器装置130的一或多个存储器单元上执行操作。外部控制器(例如,存储器子系统控制器115)可在外部管理存储器装置130(例如,对存储器装置130执行介质管理操作)。在一些实施例中,存储器子系统110是受管理存储器装置,其包含具有存储器裸片上的控制逻辑(例如,本地介质控制器135)的原始存储器装置和用于相同存储器装置封装内的介质管理的控制器(例如,存储器子系统控制器115)。受管理存储器装置的实例是受管理NAND(MNAND)装置。
在一个实施例中,存储器子系统110包含存储器接口组件113。存储器接口组件113负责处理存储器子系统控制器115与存储器子系统110的存储器装置(例如,存储器装置130)的交互。举例来说,存储器接口组件113可将与从主机系统120接收的请求相对应的存储器存取命令发送到存储器装置130,所述存储器存取命令例如编程命令、读取命令或其它命令。此外,存储器接口组件113可从存储器装置130接收数据,例如响应于读取命令或成功地执行编程命令的确认而检索的数据。举例来说,存储器子系统控制器115可包含处理器117(处理装置),其被配置成执行存储在本地存储器119中以用于执行本文中所描述的操作的指令。
在一实施例中,每一存储器装置130(例如,存储器裸片)包含被配置成在本地介质控制器135和存储器阵列之间发射通信的多个信道和I/O接口137。在一实施例中,多个I/O接口137包含被配置成访问存储器装置130的平面群组1的第一I/O接口和被配置成访问存储器装置130的平面群组2的第二I/O接口。如图1中所示出,多个信道提供在存储器装置130和控制器之间延伸的通信路径。
在一实施例中,本地介质控制器135包含被配置成管理与多个I/O接口137相关联的模式的I/O接口模式管理器136。在一实施例中,I/O接口模式管理器136可配置存储器装置130以在多信道模式(即,双信道模式或第一模式)中或单信道模式(即,第二模式)中操作。在多信道模式中,激活多个信道和相应I/O接口。在包含两个信道和两个I/O接口的实例中,第一I/O接口被配置成访问平面群组1(例如,8平面存储器裸片的平面0、1、2和3),且第二I/O接口被配置成访问平面群组2(例如,8平面存储器裸片的平面4、5、6和7)。
在一实施例中,I/O接口模式管理器136可配置存储器装置130以在单信道(或第二模式)中操作,其中激活多个I/O接口137的第一I/O接口,且停用多个I/O接口137的一或多个其它I/O接口。在此实施例中,已激活的I/O接口和相关联信道用于将通信发射到存储器装置130的多个平面群组。举例来说,在此实施例中,多个I/O接口137的已激活的第一I/O接口访问平面群组1到平面群组N(例如,其中对于具有两个平面群组的实例存储器装置,N=2,每一平面群组包含8平面存储器裸片的四个平面)。下文相对于图3-7更详细地描述I/O接口模式管理器136、多个I/O接口137、多个信道和多个可配置模式(例如,双信道模式和单信道模式)的方面。
图2是根据一实施例呈所述一或多个存储器装置130的形式的第一设备与呈存储器子系统(例如,图1的存储器子系统110)的存储器子系统控制器115的形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话等。存储器子系统控制器115(例如,存储器装置130外部的控制器)可以是存储器控制器或其它外部主机装置。根据实施例,存储器子系统110可具有多个存储器装置130(例如,多个存储器裸片),其中每一存储器装置130包含存储器平面群组1-N。
每一存储器装置130包含以行和列逻辑上布置的存储器单元阵列204。逻辑行的存储器单元通常连接到同一存取线(例如,字线),而逻辑列的存储器单元通常选择性地连接到同一数据线(例如,位线)。单个存取线可与一个以上逻辑行的存储器单元相关联,且单个数据线可与一个以上逻辑列相关联。存储器单元阵列204的至少一部分的存储器单元(图2中未展示)能够被编程为至少两个目标数据状态中的一个。
提供行解码电路系统208和列解码电路系统210以对地址信号进行解码。接收地址信号且对其进行解码以访问存储器单元阵列204。每一存储器装置130还包含输入/输出(I/O)控制电路系统212以管理命令、地址和数据到每一存储器装置130的输入以及数据和状态信息从每一存储器装置130的输出。根据实施例,I/O控制接口212包含多个I/O接口以管理本地介质控制器135和包含存储器单元阵列204的相应存储器裸片之间的通信。地址寄存器214与I/O控制电路系统212和行解码电路系统208及列解码电路系统210通信以在解码之前锁存地址信号。命令寄存器224与多个I/O接口212和本地介质控制器135通信以锁存传入命令。
控制器(例如,每一存储器装置130内部的本地介质控制器135)响应于所述命令控制对存储器单元阵列204的访问,且生成外部存储器子系统控制器115的状态信息,即,本地介质控制器135被配置成在存储器单元阵列204上执行存取操作(例如,读取操作、编程操作和/或擦除操作)。本地介质控制器135与行解码电路系统208和列解码电路系统210通信,以响应于地址而控制行解码电路系统208和列解码电路系统210。在一个实施例中,本地介质控制器135包含可结合存储器装置130的I/O接口模式管理器136和I/O接口212的操作和功能执行的指令,如本文所描述。
根据本公开的实施例,本地介质控制器135经由相应信道与多个I/O接口212通信(例如,每一I/O接口与提供与本地介质控制器135的通信路径的信道相关联)。在一实施例中,本地介质控制器135包含I/O接口模式管理器136以管理每一存储器装置130的操作模式。在一实施例中,I/O接口模式管理器136可配置(例如,通过使用命令)存储器装置130以在多信道模式(例如,具有各自具有相应信道的两个I/O接口的存储器装置的双信道模式)或单信道模式中操作。在一实例中,在双信道模式中,激活I/O接口212的第一I/O接口和第二I/O接口。在一实施例中,激活第一I/O接口以访问存储器裸片的第一平面群组,且激活第二I/O接口以访问存储器裸片的第二平面群组。
在一实施例中,在单信道模式中,激活I/O接口212中的I/O接口中的一个(例如,第一I/O接口),且停用剩余的一或多个I/O接口(例如,双信道配置中的第二I/O接口)。在一实施例中,在单信道模式中,存储器装置130的每一存储器裸片经由单个信道和单个已激活的I/O接口与本地介质控制器135通信。举例来说,如下文参看图6更详细描述,对于包含两个存储器裸片(例如,第一存储器裸片和第二存储器裸片)的存储器子系统,在单信道模式中,通过I/O接口1(即,已激活或启用的I/O接口)和第一信道访问第一存储器裸片的所有平面群组(例如,平面群组1和平面群组2)。在此实例中,通过I/O接口1(即,已激活或启用的I/O接口)和第二信道访问第二存储器裸片的所有平面群组(例如,平面群组1和平面群组2)。
本地介质控制器135还与高速缓冲寄存器218通信。高速缓冲寄存器218锁存如由本地介质控制器135引导的传入或传出数据以在存储器单元阵列204正忙于分别写入或读取其它数据的同时暂时存储数据。在编程操作(例如,写入操作)期间,可将数据从高速缓冲寄存器218传递到数据寄存器220以用于传递到存储器单元阵列204;接着可将新数据从I/O控制电路系统212锁存在高速缓冲寄存器218中。在读取操作期间,数据可从高速缓冲寄存器218传递到I/O控制电路系统212以供输出到存储器子系统控制器115;接着可将新数据从数据寄存器220传递到高速缓冲寄存器218。高速缓冲寄存器218和/或数据寄存器220可形成存储器装置130的页缓冲器(例如,可形成其一部分)。页缓冲器可进一步包含感测装置(图2中未展示),以例如通过感测连接到存储器单元阵列204的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器222可与I/O控制电路系统212和本地存储器控制器135通信以锁存状态信息以供输出到存储器子系统控制器115。
每一存储器装置130经由控制链路232从本地介质控制器135接收存储器子系统控制器115处的控制信号。举例来说,控制信号可包含芯片启用信号CE#、命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WE#、读取启用信号RE#和写入保护信号WP#。取决于每一存储器装置130的性质,可进一步经由控制链路232接收额外或替代的控制信号(未图示)。在一个实施例中,每一存储器装置130经由多路复用输入/输出(I/O)总线234从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据),且经由I/O总线234将数据输出到存储器子系统控制器115。
举例来说,可在I/O控制电路系统212处经由I/O总线234的输入/输出(I/O)引脚[7:0]接收命令,且可接着将命令写入到命令寄存器224中。可在I/O控制电路系统212处经由I/O总线234的输入/输出(I/O)引脚[7:0]接收地址并且接着可将所述地址写入到地址寄存器214。可在I/O控制接口212中的一或多个处经由8位装置的输入/输出(I/O)引脚[7:0]或16位装置的输入/输出(I/O)引脚[15:0]接收数据,且接着可将所述数据写入到高速缓冲寄存器218中。随后可将数据写入到数据寄存器220中以用于编程存储器单元阵列204。
在实施例中,可省略高速缓冲寄存器218,且可将数据直接写入到数据寄存器220中。还可在用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]上输出数据。尽管可参考I/O引脚,但其可包含实现通过外部装置(例如,存储器子系统控制器115)电连接到存储器装置130的任何导电节点,例如常用的导电衬垫或导电凸块。
所属领域的技术人员应了解,可提供额外的电路系统和信号并且已简化图2的每一存储器装置130。应认识到,参考图2所描述的各种块组件的功能性可不必分到集成电路装置的不同组件或组件部分。举例来说,集成电路装置的单个组件或组件部分可适于执行图2的一个以上块组件的功能性。或者,可组合集成电路装置的一或多个组件或组件部分以执行图2的单个块组件的功能性。此外,尽管根据各种信号的接收和输出的流行惯例而描述特定I/O引脚,但应注意,可在各种实施例中使用I/O引脚(或其它I/O节点结构)的其它组合或其它数目个I/O引脚(或其它I/O节点结构)。
图3是具有拥有可通过多个I/O接口(例如,I/O接口1和I/O接口2)访问的多个平面群组(例如,平面群组1和平面群组2)的存储器装置330的实例存储器子系统的示意性图示。在一实施例中,控制器335可配置存储器装置以在第一模式中操作,其中I/O接口1和I/O接口2两者均被激活或启用。在此实施例中,命令和数据经由信道1向I/O接口1发射,且命令和数据经由信道1向I/O接口2发射。
在一实施例中,在第一模式(即,双信道模式)中操作的I/O接口1被配置成访问平面群组1(例如,8平面存储器裸片的平面0、1、2和3),且I/O接口2被配置成访问平面群组2(例如,8平面存储器裸片的平面4、5、6和7)。在一实施例中,可维持每一I/O接口的默认关联(例如,默认配置可指示I/O接口1访问平面群组1,且I/O接口2访问平面群组2),如下文参看图4更详细描述。有利的是,多个I/O接口(例如,I/O接口1和I/O接口2)使多个信道(例如,信道1和信道2)能够延伸到单个存储器装置330(例如,单个存储器裸片)。此使得带宽增加,而不会增加信道的大小(例如,信道1和信道2可为8位ONFI信道),且不会增加经由信道发射的通信的发射速度。
在一实施例中,相应I/O接口(例如,I/O接口1和I/O接口2)可访问所有平面群组。举例来说,I/O接口1和2两者可被配置成访问平面群组1和平面群组2两者。在此方面,在一实施例中,两个I/O接口可被配置成同时访问同一平面群组中的多个平面(例如,I/O接口1可访问平面群组1的平面0,且I/O接口2可同时访问平面群组1的平面3)。有利的是,使两个I/O接口能够同时访问同一平面群组改进了存储器装置的随机读取性能。
在一实施例中,控制器335可包含用以确定在将通信发送到存储器裸片时使用哪一信道或I/O接口的逻辑。举例来说,控制器335可具有读取平面群组1的平面2的第一命令。在此实例中,控制器335确定,I/O接口1被配置为用于在双信道模式中操作时访问平面群组1的默认接口。在此实例中,控制器335可确定,I/O接口1正忙碌(例如,正使用I/O接口1在平面群组1的平面0上执行进行中的写入命令)。响应于此确定,控制器335可经由信道2将命令发射到I/O接口2以相对于平面2执行读取命令。
在一实施例中,存储器装置330可包含多路复用器电路(即,MUX),其被配置成使多个I/O接口能够选择性地访问多个平面群组中的平面,如下文参看图5更详细描述。在此实施例中,多路复用器可用于使得能够通过I/O接口和信道中的任一个访问任一平面群组中的目标平面。在一实施例中,多路复用器允许从每一I/O接口到平面群组中的一或多个的通信。
在一实施例中,存储器装置330可配置于第一模式(例如,多信道模式)或第二模式(例如,单信道模式)中。在一实施例中,控制器335可响应于检测到某一条件或因素而动态地从一个模式改变到另一模式。举例来说,响应于检测到存储器装置在低功率模式中操作,控制器335可从多信道模式切换到单信道模式。
在一实施例中,可通过包含可由多个I/O接口共享的共同引脚(例如,裸片层级命令引脚,例如CE引脚、WP引脚、RB引脚等)来实现另一优点。在此实施例中,鉴于使用多个I/O接口共同的引脚,可减少引脚的总数目,借此节省存储器装置内的空间。
在一实施例中,如图3中示意性地展示,多个I/O接口可物理上并排布置。在并排布置中,I/O组的各个引脚可线接合到所述一或多个存储器裸片的相应平面,而不必使线接合交错。有利的是,避免线接合交错降低生产存储器装置的复杂性,且进一步实现物理空间的节省。
图4示出实施例,其中包含单个存储器装置430(例如,单个存储器裸片)的低密度存储器子系统被配置成在双信道模式中操作。在此实例中,单个8平面存储器装置包含两个平面群组:包含平面0、1、2和3的平面群组1;以及包含平面4、5、6和7的平面群组2。如所展示,在此实例中,激活I/O接口1和I/O接口2。在一实施例中,可借助于来自控制器435的命令激活(或解除激活)I/O接口。在一实施例中,可通过微调命令或通路接合来激活或解除激活I/O接口。
在所展示的实例中,I/O接口1被配置成访问平面群组1,且I/O接口2被配置成访问平面群组2。如所示出,可使用多个I/O接口(例如,I/O接口1和I/O接口2)经由多个信道(例如,信道1和信道2)访问单个存储器装置。
图5示出包含多路复用器电路540以使I/O接口中的每一个能够访问多个平面群组中的平面的存储器裸片538。如所示出,存储器裸片530(例如,存储器裸片)的多路复用器540使I/O接口1在激活时能够访问平面群组1的平面和平面群组2的平面。类似地,多路复用器可用于使I/O接口2在激活时能够访问平面群组1的平面和平面群组2的平面。
图6示出被配置成在单信道模式(即,第二模式)中操作的存储器子系统(例如,包含两个存储器裸片的高密度存储器系统)的实施例。在单信道模式中,每一存储器裸片(例如,存储器裸片1和存储器裸片2)通过单个信道和已激活的I/O接口以通信方式连接到控制器。在所展示的实例中,激活I/O接口1,且解除激活I/O接口2(例如,借助于控制器命令、微调命令或通路接合)。如所展示,激活存储器裸片1的I/O接口1和存储器裸片2的I/O接口1,同时解除激活每一存储器裸片的I/O接口2。在一实施例中,针对存储器裸片1的通信经由信道1发射,且针对存储器裸片2的通信经由信道2发射。在此实施例中,已激活的I/O接口1访问存储器裸片1的平面群组1和平面群组2。类似地,在此实施例中,存储器裸片2的已激活的I/O接口1访问平面群组1和平面群组2。在一实施例中,控制器635可配置I/O接口中的任一个以使用命令(例如,控制器命令或微调命令)或通路接合来解除激活或激活。
图7是根据本公开的一或多个实施例在存储器装置上执行存储器存取操作的实例方法的流程图,所述存储器装置具有与访问存储器装置的多个平面群组相关联的多个I/O接口。方法700可由处理逻辑执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令),或其组合。在一些实施例中,方法700由图1的本地介质控制器135和多个I/O接口137执行。虽然以特定序列或次序展示,但是除非另有指定,否则可修改过程的次序。因此,应理解,所说明的实施例仅为实例,且所说明的过程可以不同次序执行,且一些过程可并行地执行。另外,可以在各种实施例中省略一或多个过程。因此,并非在每个实施例中需要所有的过程。其它过程流程是可能的。
在操作710处,发射命令。举例来说,处理逻辑(例如,本地介质控制器135)可经由第一信道向存储器装置的第一I/O接口发射执行与存储器装置的第一平面群组中的第一平面相关联的第一存储器存取操作的第一命令。在一实施例中,存储器装置具有第一平面群组,其包含含有第一平面的存储器平面的集合。在一实施例中,第一I/O接口经激活和配置(例如,在默认配置中)以与执行与第一平面群组的存储器单元相关的存储器存取操作相关联而访问第一平面群组。在一实施例中,第一存储器存取操作可以是与第一平面群组的存储器平面(例如,第一平面)的一或多个存储器单元相关联的读取操作、写入操作或擦除操作。
在操作720处,访问存储器平面。举例来说,处理逻辑可使用第一I/O接口访问第一平面群组的第一平面以执行第一存储器存取操作。在一实施例中,第一I/O接口被配置成访问第一平面群组中的平面。举例来说,如图4中所展示,第一平面群组可包含使用存储器装置430的I/O接口1访问(如由双箭头线表示)的平面群组1。在此实例中,第一平面可包含平面群组1的平面0、平面1、平面2或平面3。
在操作730处,发射命令。举例来说,处理逻辑可经由第二信道向存储器裸片的第二I/O接口发射执行与存储器裸片的第一平面群组中的第二平面相关联的第二存储器存取操作的第二命令。在一实施例中,存储器装置具有第二平面群组,其包含含有第二平面的存储器平面的集合(例如,图4中的平面群组2的平面4、5、6或7)。在一实施例中,第二I/O接口经激活和配置(例如,在默认配置中)以与执行与第二平面群组的存储器单元相关的存储器存取操作相关联而访问第二平面群组。在一实施例中,第二存储器存取操作可以是与第二平面群组的存储器平面(例如,第二平面)的一或多个存储器单元相关联的读取操作、写入操作或擦除操作。
在操作740处,访问存储器平面。举例来说,处理逻辑可使用第二I/O接口访问第二平面群组的第二平面以执行第二存储器存取操作。在一实施例中,第二I/O接口被配置成访问第二平面群组中的平面。举例来说,如图4中所展示,第二平面群组可包含使用存储器裸片438的I/O接口2访问(如由双箭头线表示)的平面群组2。在此实例中,第二平面可包含平面群组2的平面4、平面5、平面6或平面7。在一实施例中,由于多个I/O接口和相关联平面群组访问,第一存储器存取操作和第二存储器存取操作可同时执行。
在一实施例中,存储器装置可包含多路复用器电路。在此实施例中,在完成第二存储器存取操作的执行之后,执行与第一平面群组的第三平面相关联的第三存储器存取操作的第三命令可发射到第二I/O接口。在一实施例中,尽管第二I/O接口的默认配置是访问第二平面群组,但多路复用器电路可使得能够通过第二I/O接口访问作为第一平面群组的部分的第三平面。在此实例中,如图5所示,因为第一I/O接口正忙于执行第一存储器存取操作,所以第三命令可由处理逻辑发射到第二I/O接口,且多路复用器电路可允许第二I/O接口访问第一平面群组以执行第三存储器存取操作。在一实施例中,通过第一I/O接口对第一平面群组的访问以及通过第二I/O接口对第二平面群组的访问可同时执行。
在一实施例中,响应于满足某一条件,处理逻辑可从上文描述的双信道模式切换到单信道模式。在此实施例中,处理逻辑通过解除激活第一I/O接口或第二I/O接口中的一个而转变到单信道模式。举例来说,处理逻辑可解除激活第二I/O接口,使得命令经由第一信道发射到第一I/O接口。在此实施例中,第一I/O接口可访问存储器装置的第一平面群组和第二平面群组。在一实施例中,所述条件可包含例如存储器装置在低功率模式中操作。
图8示出计算机系统800的实例机器,所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中,计算机系统800可对应于主机系统(例如,图1的主机系统120),所述主机系统包含、耦合到或利用存储器子系统(例如,图1的存储器子系统110)或可用于执行控制器的操作(例如,执行操作系统以执行指令826来执行对应于与由图1的I/O接口模式管理器136管理的多个I/O接口136相关联的双信道模式和单信道模式的操作)。在替代实施例中,机器可连接(例如,联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础架构或环境中的服务器或客户端机器在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器,或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外,尽管说明单个机器,但还应认为术语“机器”包含机器的任何集合,所述机器个别地或联合地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多种。
实例计算机系统800包含处理装置802、主存储器804(例如,只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取存储器(DRAM))、静态存储器806(例如,快闪存储器、静态随机存取存储器(SRAM)等),以及数据存储系统818,其经由总线830彼此通信。
处理装置802表示一或多个通用处理装置,例如微处理器、中央处理单元等。更确切地说,处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器,或实施其它指令集的处理器,或实施指令集的组合的处理器。处理装置802也可为一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置802被配置成执行用于执行本文中所论述的操作和步骤的指令826。计算机系统800可进一步包含用以经由网络820通信的网络接口装置808。
数据存储系统818可包含机器可读存储介质824(也称为计算机可读介质,例如非暂时性计算机可读介质),其上存储有一或多个指令集826或体现本文中所描述的任何一或多种方法或功能的软件。指令826还可在其由计算机系统800执行期间完全或至少部分地驻留在主存储器804内和/或处理装置802内,主存储器804和处理装置802也构成机器可读存储介质。机器可读存储介质824、数据存储系统818和/或主存储器804可对应于图1的存储器子系统110。
在一个实施例中,指令826包含实施对应于图1的多个I/O接口137和I/O接口模式管理器136的功能性的指令)。虽然机器可读存储介质624在实例实施例中展示为单个介质,但术语“机器可读存储介质”应被认为包含存储所述一或多个指令集的单个介质或多个介质。术语“机器可读存储介质”还应被认为包含能够存储或编码供机器执行的指令集且致使机器执行本公开的方法中的任何一种或多种的任何介质。术语“机器可读存储介质”应相应地被理解为包含(但不限于)固态存储器、光学介质和磁性介质。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在这里并且通常被认为是引起所要结果的操作的自洽序列。操作为要求对物理量进行物理操纵的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操纵的电或磁信号的形式。主要出于常见使用的原因,有时将此些信号称为位、值、要素、符号、字符、项、数字等已证实是方便的。
然而,应牢记,所有这些和类似术语应与适当物理量相关联,且仅是应用于这些量的方便的标签。本公开可涉及将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操纵和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本发明还涉及用于执行本文中的操作的设备。此设备可以出于既定目的而专门构造,或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储介质中,例如(但不限于)任何类型的盘(包含软盘、光盘、CD-ROM和磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡,或适合于存储电子指令的任何类型的介质,它们各自耦合到计算机系统总线。
本文中呈现的算法和显示并不与任何特定计算机或其它设备在本质上相关。各种通用系统可根据本文中的教示与程序一起使用,或可证明构造更专用的设备来执行所述方法是方便的。将如下文描述中所阐述的那样呈现各种这些系统的结构。另外,不参考任何特定编程语言来描述本公开。应了解,可使用多种编程语言来实施本文中所描述的本公开的教示。
本公开可以提供为计算机程序产品或软件,其可以包含在其上存储有指令的机器可读介质,所述指令可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读介质包含用于以机器(例如,计算机)可读的形式存储信息的任何机制。在一些实施例中,机器可读(例如,计算机可读)介质包含机器(例如,计算机)可读存储介质,例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、快闪存储器组件等。
在前述说明书中,已参考本公开的特定实例实施例描述了本公开的实施例。将显而易见的是,可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开作出各种修改。因此,说明书和图式应在说明性意义上而非限制性意义上看待。
Claims (20)
1.一种存储器装置,其包括:
第一平面群组,其包括第一平面;
第二平面群组,其包括第二平面;
第一输入/输出I/O接口,其被配置成访问所述第一平面群组;
第二I/O接口,其被配置成访问所述第二平面群组;以及
控制器,其经由第一信道以操作方式耦合到所述第一I/O接口且经由第二信道以操作方式耦合到所述第二I/O接口,所述控制器执行包括以下的操作:
经由所述第一信道向所述第一I/O接口发射执行与所述第一平面相关联的第一存储器存取操作的第一命令;以及
经由所述第二信道向所述第二I/O接口发射执行与所述第二平面相关联的第二存储器存取操作的第二命令。
2.根据权利要求1所述的存储器装置,其中所述第一I/O接口执行对所述第一平面群组的所述第一平面的第一访问以执行所述第一存储器存取操作,且其中所述第二I/O接口执行对所述第二平面群组的所述第二平面的第二访问以执行所述第二存储器存取操作。
3.根据权利要求2所述的存储器装置,其中通过所述第一I/O接口对所述第一平面群组的所述第一访问和通过所述第二I/O接口对所述第二平面群组的第二访问同时执行。
4.根据权利要求1所述的存储器装置,其中通过来自所述控制器的第三命令、微调命令或通路接合中的至少一个解除激活所述第二I/O接口。
5.根据权利要求4所述的存储器装置,其中所述控制器将执行进一步包括以下的操作:经由所述第一信道向所述第一I/O接口发射执行与所述第二平面群组的第三平面相关联的第三存储器存取操作的第四命令。
6.根据权利要求5所述的存储器装置,其中所述第一I/O接口执行对所述第二平面群组的所述第三平面的第三访问。
7.根据权利要求1所述的存储器装置,其进一步包括多路复用器电路以使所述第一I/O接口能够访问所述第二平面群组且使所述第二I/O接口能够访问所述第一平面群组。
8.根据权利要求1所述的存储器装置,其进一步包括至少第三平面群组和第四平面群组。
9.根据权利要求8所述的存储器装置,其中激活所述第一I/O接口且解除激活所述第二I/O接口,且其中所述控制器经由所述第二信道向所述第一I/O接口发射访问所述第三平面群组和所述第四平面群组的命令。
10.一种存储器子系统,其包括:
第一存储器装置,其包括第一平面群组、第二平面群组、第一I/O接口和第二I/O接口;以及
控制逻辑,其经由第一信道以操作方式与所述第一I/O接口耦合且经由第二信道以操作方式与所述第二I/O接口耦合,以执行包括以下的操作:
经由所述第一信道向所述第一I/O接口发射执行与所述第一平面群组相关联的
第一存储器存取操作的第一命令;以及
经由所述第二信道向所述第二I/O接口发射执行与所述第二平面群组相关联的
第二存储器存取操作的第二命令。
11.根据权利要求10所述的存储器子系统,所述操作包括:
激活所述第一I/O接口;以及
激活所述第二I/O接口。
12.根据权利要求11所述的存储器子系统,所述操作包括:
解除激活所述第二I/O接口,其中所述第一I/O接口访问所述第一平面群组和所述第二平面群组以执行一或多个存储器存取操作。
13.根据权利要求10所述的存储器子系统,其进一步包括包含第三平面群组和第四平面群组的第二存储器装置。
14.根据权利要求13所述的存储器子系统,其中所述控制逻辑经由所述第一信道向所述第一I/O接口发射与所述第一存储器装置的所述第一平面群组和所述第二平面群组相关联的一或多个第一命令。
15.根据权利要求14所述的存储器子系统,其中所述控制逻辑经由所述第二信道向所述第一I/O接口发射与所述第二存储器装置的所述第三平面群组和所述第四平面群组相关联的一或多个第二命令。
16.一种存储器装置,其包括:
第一平面群组,其包括第一组平面;
第二平面群组,其包括第二组平面;
第一I/O接口,其被配置成访问所述第一平面群组;以及
第二I/O接口,其被配置成访问所述第二平面群组。
17.根据权利要求16所述的存储器装置,其中所述存储器装置被配置成在第一模式中操作,其中激活所述第一I/O接口和所述第二I/O接口。
18.根据权利要求17所述的存储器装置,其中所述存储器装置被配置成在第二模式中操作,其中解除激活所述第一I/O接口或所述第二I/O接口中的一个。
19.根据权利要求16所述的存储器装置,其进一步包括多路复用器电路以使所述第一I/O接口能够访问所述第二平面群组且使所述第二I/O接口能够访问所述第一平面群组。
20.根据权利要求16所述的存储器装置,其中所述第一I/O接口经由第一信道从控制器接收与待在所述第一平面群组的第一平面上执行的第一存储器存取操作相关联的第一命令,且其中所述第二I/O接口经由第二信道从所述控制器接收与待在所述第二平面群组的第二平面上执行的第二存储器存取操作相关联的第二命令。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163237924P | 2021-08-27 | 2021-08-27 | |
US63/237,924 | 2021-08-27 | ||
US17/672,026 US20230068580A1 (en) | 2021-08-27 | 2022-02-15 | Memory device with multiple input/output interfaces |
US17/672,026 | 2022-02-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115933967A true CN115933967A (zh) | 2023-04-07 |
Family
ID=85175592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211025667.8A Pending CN115933967A (zh) | 2021-08-27 | 2022-08-25 | 具有多个输入/输出接口的存储器装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230068580A1 (zh) |
CN (1) | CN115933967A (zh) |
DE (1) | DE102022003129A1 (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11237956B2 (en) * | 2007-08-13 | 2022-02-01 | Digital Kiva, Inc. | Apparatus and system for object-based storage solid-state device |
JP5259755B2 (ja) * | 2011-02-25 | 2013-08-07 | 株式会社東芝 | マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 |
US8626994B2 (en) * | 2011-11-30 | 2014-01-07 | Apple Inc. | Systems and methods for improved communications in a nonvolatile memory system |
US20150006814A1 (en) * | 2013-06-28 | 2015-01-01 | Western Digital Technologies, Inc. | Dynamic raid controller power management |
EP3370152B1 (en) * | 2017-03-02 | 2019-12-25 | INTEL Corporation | Integrated error checking and correction (ecc) in memory devices with fixed bandwidth interfaces |
US10140222B1 (en) * | 2017-07-06 | 2018-11-27 | Micron Technology, Inc. | Interface components |
EP3811218A4 (en) * | 2018-05-11 | 2022-03-09 | Rambus Inc. | EFFICIENT STORAGE OF INFORMATION FROM ERROR CORRECTION CODES |
US11004477B2 (en) * | 2018-07-31 | 2021-05-11 | Micron Technology, Inc. | Bank and channel structure of stacked semiconductor device |
KR20220021772A (ko) * | 2020-08-14 | 2022-02-22 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이에 포함된 메모리 장치의 동작 방법 |
-
2022
- 2022-02-15 US US17/672,026 patent/US20230068580A1/en active Pending
- 2022-08-25 CN CN202211025667.8A patent/CN115933967A/zh active Pending
- 2022-08-26 DE DE102022003129.9A patent/DE102022003129A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230068580A1 (en) | 2023-03-02 |
DE102022003129A1 (de) | 2023-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11662939B2 (en) | Checking status of multiple memory dies in a memory sub-system | |
CN112805676B (zh) | 基于数据总线模式对读取操作和写入操作的调度 | |
US11726690B2 (en) | Independent parallel plane access in a multi-plane memory device | |
US11573703B2 (en) | Capacity expansion for memory sub-system controllers having at least I/O expander circuit to limit impedance loads | |
US11934325B2 (en) | Memory device interface communicating with set of data bursts corresponding to memory dies via dedicated portions for command processing | |
US11681467B2 (en) | Checking status of multiple memory dies in a memory sub-system | |
US12019550B2 (en) | Concurrent page cache resource access in a multi-plane memory device | |
US11726716B2 (en) | Internal commands for access operations | |
US11699491B2 (en) | Double interleaved programming of a memory device in a memory sub-system | |
WO2021179163A1 (en) | Methods, systems and readable storage mediums for managing queues of amemory sub-system | |
US20230068580A1 (en) | Memory device with multiple input/output interfaces | |
US20240069738A1 (en) | Accessing memory devices via switchable channels | |
US11693597B2 (en) | Managing package switching based on switching parameters | |
US20230367723A1 (en) | Data burst queue management | |
US20230058232A1 (en) | Partition command queues for a memory device | |
CN115705853A (zh) | 存储器装置中的独立平面架构 | |
CN117916705A (zh) | 存储器子系统的有源输入/输出扩展器的串行接口 | |
CN117055804A (zh) | 数据突发队列管理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |