JPH0991236A - Ｉｃカード処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数種類のＩＣカードに対応するＩＣカード
処理装置を提供する。 【解決手段】 まず、ＣＰＵ２００の動作が初期化され
ると（ステップＳ１０）、通常モードに遷移する（ステ
ップＳ１１）。次に、リセット端子RESをハイレベルに
すると（ステップＳ１２）、メインプログラムＭＰをＲ
ＡＭに転送し、これを実行する。ここで、端子Vppの電
圧が１２Ｖであるか否かが判定され（ステップＳ１
３）、端子Vppの電圧が５Ｖであるならば、ステップＳ
１４に進み、ユーザプログラムモードに遷移する。一
方、１２Ｖの場合には、端子P90〜P94がハイレベルか否
かをそれぞれ検出し、その検出結果に応じたプログラム
ＩＰ１〜ＩＰ５を選択し、これを実行する。この後、転
送したプグラムＩＰ１〜ＩＰ５を実行する（ステップＳ
１６）。こうして、デイップスイッチＤＳＷの設定によ
って、ＩＣカード４の種類に対応したプログラムを実行
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＩＣカード処理
装置に関するものであり、特に、複数種類のＩＣカード
に所定のデータを書き込みまたは読み出すのに好適であ
る。

【０００２】

【従来の技術】ＩＣカードは、内部に半導体メモリを有
し、そこに大量の情報を記憶できるため、用途に応じた
カードが各種開発されている。このＩＣカードに用いる
クロック信号は、そこに用いられる半導体メモリによっ
て異なるため、ＩＣカードの種類に依存する。また、リ
セット信号、通信プロトコル（同期式、非同期式等）や
コマンド（クラス、コード、パラメータ等）は、ＩＣカ
ードの種類毎に相違するのが通常である。

【０００３】このため、ＩＣカードリーダライタは、Ｉ
Ｃカードの種類に対応して専用のもがそれぞれ開発され
ている。一般に、ＩＣカードリーダライタは、全体動作
を制御するＣＰＵを備えており、その制御プログラム
は、ＰＲＯＭ等のメモリに格納されているか、マスクＲ
ＯＭとしてＣＰＵの内部に格納されている。

【０００４】

【発明が解決しようとする課題】ところで、ＩＣカード
の利用分野は急速に拡大されつつある。これに伴い、特
殊な用途のみならず、オープンシステムの中でＩＣカー
ドを利用したいという要求が高まっている。しかし、従
来のＩＣカードリーダライタは、一種類のＩＣカードに
のみ対応していたので、他の種類のＩＣカードには対応
できなかった。

【０００５】また、従来のＩＣカードリーダライタにあ
っては、制御プログラムを変更するには、ＰＲＯＭ等の
メモリを差し替えるか、マスクＲＯＭを交換するのにＣ
ＰＵを交換しなければならなかった。このため、ＩＣカ
ードにバージョンアップが生じたり、また、ＩＣカード
システムに変更が生ずると、ＩＣカードリーダライタを
回収して差替・交換作業を行うか、ＩＣカードリーダラ
イタの設置場所に作業者が出向いて差替・交換作業を行
う必要があり、不便であった。

【０００６】本発明は上述した事情に鑑がみてなされた
ものであり、各種のＩＣカードに対応してデータの書込
読出を行うことができ、また、制御プログラムの書換可
能なＩＣカード処理装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するため
請求項１に記載のこの発明にあっては、各ＩＣカードに
対して複数のインターフェースプログラムで動作するＩ
Ｃカード処理装置において、前記各ＩＣカードに接続さ
れ、データの読み出しまたは書き込みを行うインターフ
ェース手段と、前記インターフェース手段を動作させる
複数のインタフェースプログラムをそれぞれ格納する記
憶領域に分割された記憶手段と、前記各ＩＣカードの種
類に応じて、前記記憶手段に記憶された前記インタフェ
ースプログラムを選択する選択手段と、選択されたイン
タフェースプログラムに基づいて、前記インターフェー
ス手段を制御する制御手段とを備えることを特徴とす
る。

【０００８】また、請求項２に記載のこの発明にあって
は、前記記憶手段から選択すべき前記インタフェースプ
ログラムを特定するスイッチ回路を備え、前記選択手段
は、前記スイッチ回路の設定に応じて所定のインタフェ
ースプログラムを選択することを特徴とする。

【０００９】また、請求項３に記載のこの発明にあって
は、前記ＩＣカードから読み出される識別情報を検出す
る検出手段を備え、前記選択手段は、前記検出手段の検
出結果に応じて所定のインタフェースプログラムを読み
出すことを特徴とする。

【００１０】また、請求項４に記載のこの発明にあって
は、前記記憶手段の分割された記憶領域毎に前記インタ
フェースプログラムを書き換える書換手段を備え、前記
インタフェースプログラムの一部または全部を書き換え
ることを特徴とする。

【００１１】

【発明の実施の形態】Ａ．第１実施形態 １．実施形態の構成 以下、図面を参照してこの発明の実施形態の構成につい
て説明する。図１はこの発明に係るＩＣカードリーダラ
イタが適用されるＩＣカードシステムの一実施形態のブ
ロック図である。図１において、１はパーソナルコンピ
ュータであり、通信回線を介して図示せぬホストコンピ
ュータと接続されている。２はＩＦＤ回路であり、パー
ソナルコンピュータ１と接続され、パーソナルコンピュ
ータ１から送信される制御プログラムＳＰを受信し、こ
の制御プログラムＳＰに基づいて、データの書込読出を
行う。３はＲ／Ｗユニットであり、ＩＣカード４からデ
ータを読み出し、また、データの書き込む。ＡはＩＣカ
ードリーダライタであり、上記したパーソナルコンピュ
ータ１、ＩＦＤ回路２およびＲ／Ｗユニット３から構成
される。

【００１２】次に、パーソナルコンピュータ１は、以下
の部分により構成される。１０は上位装置通信手段であ
り、ホストコンピュータとのインタフェースであり、制
御プログラムＳＰの受信や各種のデータ通信を行う。ま
た、１１はプログラム送信手段であり、ＩＦＤ回路２に
対して、制御プログラムＳＰをＲＳ２３２Ｃの形式で送
信する。また、１２はキーボードで構成されるキーデー
タ入力手段であり、これにより、操作指示が入力され
る。また、１３はＩＣカードデータ処理手段であり、Ｉ
Ｃカード４に格納すべきデータを暗号化し、またＩＣカ
ード４から読み出したデータを復号化する。

【００１３】また、ＩＦＤ回路２は以下の部分により構
成される。２０は制御手段であり、ＩＦＤ回路２の動作
全体を制御する。２１はプログラム受信手段であり、パ
ーソナルコンピュータ１から送信される制御プログラム
ＳＰを受信する。２２はプログラム書換手段であり、制
御プログラムＳＰの一部または全部の書換を行う。２３
はフラッシュメモリであり、ここに制御プログラムＳＰ
が格納される。２４はプログラム切替手段であり、ＩＣ
カード４の種類に応じて制御プログラムＳＰを切り替え
る。２５はＲＡＭであり、制御プログラムＳＰの一部を
格納する。

【００１４】ここで、フラッシュメモリ２３に格納され
る制御プログラムＳＰについて、図２を用いて説明す
る。図２はフラッシュメモリ２３のメモリマップであ
る。同図示すように制御プログラムＳＰは、メインプロ
グラムＭＰ、ＲＡＭ転送プログラムＲＰ、書換プログラ
ムＫＰおよびＩＣカードインターフェースプログラムＩ
Ｐ１〜ＩＰ５から構成される。第１ブロックＢ１にはメ
インプログラムＭＰが格納される。このメインプログラ
ムＭＰは、ＩＣカード４の種類に対応して、ＩＦＤ回路
２をデータ読出・書込可能な状態にすると共に、所定の
場合に書換プログラムＫＰを実行する。第２ブロックＢ
２にはＲＡＭ転送プログラムＲＰと書換プログラムＫＰ
が格納される。ＲＡＭ転送プログラムＲＰは、書換プロ
グラムＫＰをＲＡＭ２５に転送するためのプログラムで
ある。一方、書換プログラムＫＰは、第３〜第７ブロッ
クＢ３〜Ｂ７に格納されているプログラムを書き換える
ためのプログラムである。

【００１５】また、第３〜第７ブロックＢ３〜Ｂ７に
は、ＩＣカード４の種類に対応したＩＣカードインター
フェースプログラムＩＰ１〜ＩＰ５がそれぞれ格納され
る。この例にあっては、ＩＣカードインターフェースプ
ログラムＩＰ１，ＩＰ２は、ＩＳＯに準拠したＴ＝１タ
イプ，Ｔ＝０タイプのＩＣカードにそれぞれ対応し、ま
た、ＩＣカードインターフェースプログラムＩＰ３は海
外で使用されているＴ＝１４タイプのＩＣカードに対応
する。また、ＩＣカードインターフェースプログラムＩ
Ｐ４は特別仕様のシステムに用いられるＩＣカードに対
応し、ＩＣカードインターフェースプログラムＩＰ５は
シリアルメモリタイプのＩＣカードに対応する（タイプ
０）。Ｔ＝１タイプ，Ｔ＝０タイプ，Ｔ＝１４タイプお
よびタイプ０の通信フォーマットは、図３（Ａ）〜
（Ｄ）に示すようにクロック周波数、コマンド、レスポ
ンスが相違するが、上記したＩＣカードインターフェー
スプログラムＩＰ１〜ＩＰ３を適宜切り替えて使用すれ
ば、所定のＩＣカードに対応することができる。なお、
第１，第２ブロックＢ１，Ｂ２に格納されたプログラム
は、動作処理の基本プログラムであるため、固定である
が、第３〜第７ブロックＢ３〜Ｂ７に格納されたプログ
ラムは、対象とするＩＣカードを変更できるように、書
換可能である。

【００１６】次に、ＩＦＤ回路２の具体的な構成を図４
を参照して説明する。図４はＩＦＤ回路の回路図であ
る。同図において、２００はＣＰＵであり、上記した制
御手段２０、プログラム書換手段２２、フラッシュメモ
リ２３、プログラム切替手段２４およびＲＡＭ２５とし
て機能する。この例では、ＣＰＵ２００にＨ８／５３８
Ｆ（日立製作所）を用いている。

【００１７】ＣＰＵ２００において、XTAL,EXTALはクロ
ック入力端子であり、そこには9.8304ＭＨｚで発振する
水晶振動子２０１が接続される。また、MD0,MD1,MD2
は、動作モード端子であり、これらの接続状態によっ
て、ＣＰＵ２００の動作モードが設定される。例えば、
動作モード端子MD0,MD1,MD2に５Ｖが供給される場合に
は、通常モードとして動作する。通常モードにあって
は、ＲＡＭ２５に格納されているプログラムを実行した
り、フラッシュメモリ２３に格納されているプログラム
の一部を書き換える。一方、動作モード端子MD0,MD1に
５Ｖが供給されると共に動作モード端子MD2に１２Ｖが
供給される場合には、ブートモードとして動作する。ブ
ートモードでは、ＣＰＵ２００の内部にあるフラッシュ
メモリ２３に格納されているプログラムが全て消去さ
れ、プログラムの書込が再度行われる。

【００１８】また、Vppは、フラッシュメモリ２３の消
去用電源供給端子であり、リセット出力端子を兼ねる。
RESは、リセット端子であり、そこにローレベルが供給
されるとＣＰＵ２００の動作は初期化される。なお、端
子Vppに１２Ｖが供給されると、フラッシュメモリコン
トロールレジスタの第７ビットにフラッグが発生するよ
う構成されている。

【００１９】また、P61〜P64は第６ポートの入出力端
子、P71〜P77は第７ポートの入出力端子、P90〜P97は第
９ポートの入出力端子であり、PA0は第Ａポートの入出
力端子である。このうち、端子P72,P73,P76,P77は、イ
ンターフェス手段２１０（MAX232）に接続されており、
コネクタ２１１を介してパーソナルコンピュータ１とデ
ータの交換を行う。具体的には、端子P72はシリアルデ
ータを送信し、端子P73はシリアルデータを受信し、端
子P76,P77はクロック信号を入出力する。なお、インタ
ーフェス手段２１０はシリアルデータとＲＳ２３２Ｃ形
式データとを相互に変換するものであり、上記したプロ
グラム受信手段２１として機能する。

【００２０】また、端子P61〜P64,P74,P75,PA0は、Ｒ／
Ｗユニット３の各端子と接続される。すなわち、端子P6
1はリセット端子RESETと、端子P74,P75はデータの入出
力を行うデータ入出力端子I/Oと、端子P62は電源端子Vc
cと、端子P63はカード入力信号を出力する端子CIと、端
子P64はカード出力信号を入力する端子COと、端子PA0は
クロック信号を入力する端子CLKと接続される。

【００２１】また、端子P90〜P94は、デイップスイッチ
DSWと接続され、このデイップスイッチDSWの設定によっ
て、ＩＣカード４の種類がＣＰＵ２００に入力される。

【００２２】２．実施形態の動作 以下、図面を参照してこの発明の実施形態の動作につい
て説明する。この実施形態の動作は、ホストコンピュー
タからの制御プログラム配信動作、ブートモード動作、
実行動作、書換動作に大別される。以下、場合を分かち
説明する。

【００２３】２−１ ホストコンピュータからの制御プ
ログラム配信動作 図１において、ホストコンピュータから、制御プログラ
ムＳＰが通信回線を介してパーソナルコンピュータ１中
の上位装置通信手段１０に供給されると、上位装置通信
手段１０は制御プログラムＳＰをメモリ１４に一旦格納
する。

【００２４】２−２ブートモード動作 ブートモードでは、ＣＰＵ２００を制御する制御プログ
ラムＳＰを初期書込する。以下、図５を参照してブート
モード動作を説明する。

【００２５】まず、スイッチＳＷ３をＯＮ状態にしてリ
セット端子RESをローレベルにすると（ステップＳ
１）、ＣＰＵ２００の動作が初期化される。そして、ス
イッチＳＷ１，ＳＷ２をＯＮ状態にすると（ステップＳ
２）、動作モード端子MD2と端子Vppには１２Ｖが供給さ
れる。この後、スイッチＳＷ３をＯＦＦ状態にしてリセ
ット端子RESをハイレベルにすると（ステップＳ３）、
ＣＰＵ２００は、ブートモドに遷移し、フラッシュメモ
リ２３への書込データを受け付ける状態となる。

【００２６】次に、ステップＳ４に進み、パーソナルコ
ンピュータ１から制御プログラムＳＰがプログラム送信
手段１１（図１参照）を用いて送信されると、これがコ
ネクタ２１１とインターフェス手段２１０とを介してＣ
ＰＵ２００に供給され、その内部にあるフラッシュメモ
リ２３の各ブロックＢ１〜Ｂ７に制御プログラムＳＰが
書き込まれる。

【００２７】こうして、フラッシュメモリ２３には、第
１ブロックＢ１にメインプログラムＭＰが、第２ブロッ
クＢ２にＲＡＭ転送プログラムＲＰおよび書換プログラ
ムＫＰが、第３〜第７ブロックＢ３〜Ｂ７にＩＣカード
インターフェースプログラムＩＰ１〜ＩＰ５がそれぞれ
書き込まれる。

【００２８】２−３ 実行動作 実行動作とは、ＩＣカード４の種類に対応して、ＩＣカ
ードリーダライタＡをデータ読出・書込可能な状態にす
ることをいう。以下、図６を参照しつつ、実行動作を説
明する。

【００２９】まず、スイッチＳＷ３をＯＮ状態にする
と、リセット端子RESがローレベルとなり（ステップＳ
１０）、ＣＰＵ２００の動作が初期化される。そして、
スイッチＳＷ１をＯＦＦ状態にすると（ステップＳ１
１）、動作モード端子MD2の電圧は５Ｖとなり、ＣＰＵ
２００は通常モードに遷移する。この後、リセット端子
RESをハイレベルにすると（ステップＳ１２）、ＣＰＵ
２００は、フラッシュメモリ２３に格納されているメイ
ンプログラムＭＰをＲＡＭ２５に転送し、これを実行す
る。

【００３０】メインプログラムＭＰの実行が開始する
と、まず、端子Vppの電圧が１２Ｖであるか否かが判定
される（ステップＳ１３）。具体的には、フラッシュメ
モリコントロールレジスタの第７ビットにフラッグが存
在するか否かによって、端子Vppに１２Ｖが供給されて
いるか否かが判定される。ここで、スイッチＳＷ２がＯ
ＦＦ状態であるならば、端子Vppの電圧は５Ｖとなり、
ステップＳ１３で「ＮＯ」と判定され、ステップＳ１４
に進む。

【００３１】ステップＳ１４では、端子P90〜P94がハイ
レベルか否かをそれぞれ検出し、その検出結果に応じ
て、フラッシュメモリ２３に格納されているＩＣカード
インターフェースプログラムＩＰ１〜ＩＰ５を選択す
る。具体的には、端子P90がハイレベルであれば、ＩＣ
カードインターフェースプログラムＩＰ１を、端子P91
がハイレベルであれば、ＩＣカードインターフェースプ
ログラムＩＰ２を、端子P92がハイレベルであれば、Ｉ
ＣカードインターフェースプログラムＩＰ３を、端子P9
3がハイレベルであれば、ＩＣカードインターフェース
プログラムＩＰ４を、端子P94がハイレベルであれば、
ＩＣカードインターフェースプログラムＩＰ５をそれぞ
れ選択する。この後、選択されたＩＣカードインターフ
ェースプログラムＩＰ１〜ＩＰ５が実行される（ステッ
プＳ１５）。端子P90〜P94は、デイップスイッチＤＳＷ
に接続されているため、デイップスイッチＤＳＷを適宜
選択することにより、ＩＣカード４の種類に対応したプ
ログラムを実行することができる。なお、ＩＣカードイ
ンターフェースプログラムＩＰ１〜ＩＰ５はＲＡＭ２５
に読み出されることはないから、たとえ、ＩＣリーダラ
イタＡが盗難されたとしても、ＣＰＵ２００の端子から
ＩＣカードインターフェースプログラムＩＰ１〜ＩＰ５
を読み出すことはできず、高いセキュリテイを実現でき
る。

【００３２】一方、スイッチＳＷ２がＯＮ状態であるな
らば、端子Vppの電圧が１２Ｖとなり、ステップＳ１３
で「ＹＥＳ」と判定され、ステップＳ１６に進んで、ユ
ーザープログラムモードに遷移する。ユーザープログラ
ムモードとは、フラッシュメモリ２３に格納されている
ＩＣカードインターフェースプログラムＩＰ１〜ＩＰ５
の一部または全部を書き換えるモードである。なお、ユ
ーザープログラムモードの動作の詳細については、書換
動作の項目で説明する。

【００３３】このユーザープログラムモードを実行し
（ステップＳ１６）、その後、上記したステップＳ１４
に進むと、デイップスイッチＤＳＷの選択に応じて、変
更されたプログラムを実行することができる。

【００３４】２−４書換動作 書換動作は、ユーザープログラムモードで行われる。図
７はユーザープログラムモードのフローチャートであ
る。同図において、まず、フラッシュメモリ２３に格納
されているＲＡＭ転送プログラムＲＰを用いて、第２ブ
ロックＢ２に格納されている書換プログラムＫＰをＲＡ
Ｍ２５に転送する（ステップＳ２０）。この転送が終了
すると、ＣＰＵ２００は書換プログラムＫＰを実行する
（Ｓ２１）。

【００３５】まず、パーソナルコンピュータ１が、新た
なＩＣカードインターフェースプログラムＩＰＱを送信
すると、これを受信してＲＡＭ２５に一旦格納する（ス
テップＳ２２）。この例にあっては、通信フォーマット
にモトローラＳフォーマットを用いる。このモトローラ
Ｓフォーマットでは、送信の際に付加したアドレスよっ
て、通信データがフラッシュメモリ２３上のいずれのブ
ロックに格納されるかが決定される。

【００３６】このため、ステップＳ２３では前記アドレ
スを参照して、消去すべきブロックを決定し、当該ブロ
ックを消去する。この後、ＲＡＭ２５から当該ブロック
にＩＣカードインターフェースプログラムＩＰＱを転送
し、その書込を行う（ステップＳ２４）。書込終了後、
ＩＣカードインターフェースプログラムＩＰＱのベリフ
ァイを行う（ステップＳ２５）。ただし、ＲＡＭ２５の
容量には制限があるので、上記ステップＳ２２〜Ｓ２５
の処理は、所定バイト単位で行われる。このため、ステ
ップＳ２６では、ＩＣカードインターフェースプログラ
ムＩＰＱについて全処理が終了したか否かを判定する。
未処理である場合には、「ＮＯ」と判定され、ステップ
Ｓ２２からステップＳ２５までの処理を繰り返す。そし
て、全処理が終了すると、「ＹＥＳ」と判定され、ステ
ップＳ２７に進んで、スイッチＳＷ２をＯＦＦ状態にす
る。これにより、端子Vppが５Ｖとなり、書換動作が終
了する。この後、上述したステップＳ１４に進み、所定
の処理が行われる。

【００３７】Ｂ．第２実施形態 第２実施形態の構成は、端子P90〜P94に接続されるデイ
ップスイッチＤＳＷが省略される点を除けば第１実施形
態と同様である。この第２実施形態においては、デイッ
プスイッチＤＳＷによるＩＣカードインターフェースプ
ログラムＩＰ１〜ＩＰ５の切替を、パーソナルコンピュ
ータ１からの制御コマンドによって行う。以下、この実
施形態の動作を図８を参照して説明する。

【００３８】まず、ＩＦＤ回路２が、パーソナルコンピ
ュータ１からコマンドを受信すると（ステップＳ３
０）、このコマンドがＲ／Ｗコマンドであるか否かを判
定する（ステップＳ３１）。Ｒ／Ｗコマンドは、ＩＣカ
ード４に対する書込読出動作を制御するためのコマンド
である。受信したコマンドがＲ／Ｗコマンドであるなら
ば、「ＹＥＳ」と判定され、ステップＳ３２に進み、そ
のコマンドが「．Ｒ＊」であるか否かを判定する（ステ
ップＳ３２）。ここで、「．Ｒ＊」は、フラッシュメモ
リ２３の第３〜第７ブロックＢ３〜Ｂ７に格納されてい
るＩＣカードインタフェースプログラムＩＰ１〜ＩＰ５
のいずれを適用するかを指示するコマンドである。ま
た、「＊」は、適用すべきプログラムが格納されている
ブロックを指示しており、具体的には、「＊＝１」であ
る場合には第３ブロックＢ３に、「＊＝２」である場合
には第４ブロックＢ４に、「＊＝３」である場合には第
５ブロックＢ５に、「＊＝４」である場合には第６ブロ
ックＢ６に、「＊＝５」である場合には第７ブロックＢ
７に、格納されているプログラムを適用することを指示
している。上記したコマンドの処理は、ソフトリセット
処理と呼ばれる。

【００３９】ステップＳ３２において、「ＹＥＳ」と判
定されると、ステップＳ３３に進んでソフトリセット処
理が行われる。この処理にあっては、コマンド「．Ｒ
＊」で特定されるブロックに格納されているＩＣカード
インタフェースプログラムＩＰ１〜ＩＰ５を選択し、こ
れを実行する。これにより、ＩＣカード４の種類に対応
して、データ書込・読出が準備される。

【００４０】一方、ステップＳ３２において、「ＮＯ」
と判定されると、ステップＳ３４に進んで、ＩＣカード
４に対してデータ読出・書込を行う。この場合は、既に
ステップＳ３３において、適用すべきＩＣカードインタ
フェースプログラムＩＰ１〜ＩＰ５が特定されている場
合である。また、ステップＳ３１において、パーソナル
コンピュータ１から受信したコマンドがＲ／Ｗコマンド
でない場合には、「ＮＯ」と判定され、ステップＳ３５
に進んで、ＩＣカードコマンドに基づく制御が行われ
る。このＩＣカードコマンドは、ＩＣカード４から読み
出したコマンドである。

【００４１】こうして、ステップＳ３３〜ステップＳ３
５の処理が終了すると、その処理結果をパーソナルコン
ピュータ１に対して出力する（ステップＳ３６）。これ
を受けてパーソナルコンピュータ１は、新たな指示をＩ
ＦＤ回路２に対して出力するか、処理を終了するかを判
断する。新たな指示を出す場合にはステップＳ３０に戻
り、ステップＳ３０〜ステップＳ３６の処理を繰り返
す。

【００４２】例えば、Ｔ＝０タイプのＩＣカード４が、
Ｒ／Ｗユニット３に挿入され、これに対してデータ書込
を行う場合にあっては、「．Ｒ２」なるコマンドをパー
ソナルコンピュータ１から受信すると（ステップＳ３
０）、第３ブロックＢ３に格納されているＩＣカードイ
ンターフェースプログラムＩＰ２を選択し、これを実行
する（ステップＳ３３）。これにより、ＩＣカード４に
対するデータ書込・読出動作の準備が整う。この後、パ
ーソナルコンピュータ１から所定のデータを受信する
と、Ｒ／Ｗコマンドがあると判定し（ステップＳ３
２）、ＩＣカードインターフェースプログラムＩＰ２を
用いてデータの書き込みを行う。このように、第２実施
形態にあっては、ソフト処理によって、ＩＣカード４の
種類に応じたデータ書込・読出を行うことができる。

【００４３】３．変形例 本発明は上述した実施形態に限定されるものでなく、例
えば以下のように種々の変形が可能である。

【００４４】上記第１実施形態において、ブートモー
ド時の書き込みは、パーソナルコンピュータ１から制御
プログラムＳＰを受信して書き込んでいたが、ＲＯＭラ
イタを用いて書き込んでも良い。

【００４５】上記第２実施形態において、ＩＣカード
４の種類の判別は、ＩＣカード４から出力されるＡＴＲ
情報をパーソナルコンピュータ１に送信し、パーソナル
コンピュータ１でＡＴＲ情報を解析し、ＩＣカード４の
種類を判別しても良い。また、ＩＦＤ回路２中のＣＰＵ
２００において、ＡＴＲ情報からＩＣカード４の種類を
判別しても良い。このＡＴＲ情報は、ＩＣカード４の種
別を指示しており、また、ＡＴＲ情報が得られるタイミ
ングは、その種類に応じて相違する。例えば、一のＩＣ
カードにあっては、図８に示すようにリセット信号ＲＳ
Ｔの立ち下がり直後から３２ワードがＡＴＲ情報であ
る。一方、他のＩＣカードにあっては、図９に示すよう
に電源電圧Ｖｃｃが供給され、所定期間経過後、ＡＴＲ
情報が得られる。したがって、ＡＴＲ情報の解析にあっ
ては、ＡＴＲ情報自体およびＡＴＲ情報が得られるタイ
ミングに基づいてＩＣカード４の種別を特定すれば良
い。

【００４６】上記第１，第２実施形態において、第７
ブロックＢ７を小ブロックに分割して、そこに複数のＩ
Ｃカードインターフェースプログラムを格納しても良
い。

【００４７】上記第１，第２実施形態において、ＩＣ
カードインターフェースプログラムの書換を行う際に
は、書換の認証を条件としても良い。認証の方法として
は、例えば、認証用のＩＣカードを用い、そのＩＣカー
ドとＩＣカードリーダライタとの間で、相互に認証する
方法を適用すれば良い。

【００４８】

【発明の効果】以上説明したように、請求項１〜４に記
載した発明によれば、ＩＣカードに対するデータの読み
書きは、ＩＣカードの種類に応じて選択されたインタフ
ェースプログラムが実行されるので、各種のＩＣカード
に対応することができる。また、請求項２に記載した発
明によれば、スイッチ回路によりＩＣカードの種類を選
択できる。一方、請求項３に記載した発明によれば、識
別情報を用いるから、ＩＣカードの種類を自動判別する
こともできる。さらに、請求項４に記載した発明によれ
ば、新たなＩＣカードが開発された場合にも、記憶手段
に記憶されているインタフェースプログラムを書き換え
ることができる。

【図面の簡単な説明】

【図１】 この発明の一実施形態のブロック図である。

【図２】 同実施形態におけるフラッシュメモリのメモ
リマップである。

【図３】 同実施形態における各ＩＣカードの通信フォ
ーマットを示す説明図である。

【図４】 同実施形態に用いられるＩＦＤ回路の回路図
である。

【図５】 同実施形態におけるブートモード動作を説明
するためのフローチャートである。

【図６】 同実施形態における実行動作を説明するため
のフローチャートである。

【図７】 同実施形態におけるユーザープログラムモー
ドのフローチャートである。

【図８】 この発明の他の実施形態を説明するためのフ
ローチャートである。

【図９】 一のＩＣカードに対応したＡＴＲ情報のタイ
ミングチャートである。

【図１０】 他のＩＣカードに対応したＡＴＲ情報のタ
イミングチャートである。

【符号の説明】

１ パーソナルコンピュータ（検出手段） ４ ＩＣカード ３ Ｒ／Ｗユニット（インターフェース手段） ２２ プログラム書換手段（書換手段） ２３ フラッシュメモリ（記憶手段） ２００ ＣＰＵ（選択手段，制御手段，書換手段，検出
手段） ＤＳＷ デイップスイッチ（スイッチ回路） ＩＰ１〜ＩＰ５ ＩＣカードインターフェースプログラ
ム（インターフェースプログラム）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 各ＩＣカードに対して複数のインターフ
   ェースプログラムで動作するＩＣカード処理装置におい
   て、 前記各ＩＣカードに接続され、データの読み出しまたは
   書き込みを行うインターフェース手段と、 前記インターフェース手段を動作させる複数のインタフ
   ェースプログラムをそれぞれ格納する記憶領域に分割さ
   れた記憶手段と、 前記各ＩＣカードの種類に応じて、前記記憶手段に記憶
   された前記インタフェースプログラムを選択する選択手
   段と、 選択されたインタフェースプログラムに基づいて、前記
   インターフェース手段を制御する制御手段とを備えるこ
   とを特徴とするＩＣカード処理装置。
2. 【請求項２】 前記記憶手段から選択すべき前記インタ
   フェースプログラムを特定するスイッチ回路を備え、 前記選択手段は、前記スイッチ回路の設定に応じて所定
   のインタフェースプログラムを選択することを特徴とす
   る請求項１に記載のＩＣカード処理装置。
3. 【請求項３】 前記ＩＣカードから読み出される識別情
   報を検出する検出手段を備え、 前記選択手段は、前記検出手段の検出結果に応じて所定
   のインタフェースプログラムを読み出すことを特徴とす
   る請求項１に記載のＩＣカード処理装置。
4. 【請求項４】 前記記憶手段の分割された記憶領域毎に
   前記インタフェースプログラムを書き換える書換手段を
   備え、前記インタフェースプログラムの一部または全部
   を書き換えることを特徴とする請求項１乃至３のいずれ
   か１項に記載したＩＣカード処理装置。