JPH09102020A

JPH09102020A - Ｉｃカード端末

Info

Publication number: JPH09102020A
Application number: JP7257999A
Authority: JP
Inventors: Seiji Hirano; 誠治平野; Shuichi Matsumura; 秀一松村; Akiyuki Yura; 彰之由良
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1995-10-04
Filing date: 1995-10-04
Publication date: 1997-04-15

Abstract

(57)【要約】【課題】セキュリティが高く、処理プログラムの変更
が容易なＩＣカード端末を提供する。【解決手段】ＩＣカード認証プログラムＮＰの処理が
開始すると、まず、Ｒ／ＷユニットにＩＣカード４が挿
入されているか否かを判定し（Ｓ２２０）、その後、Ｉ
Ｃカード４の活性化をＡＴＲ情報に基づいて検出する
（Ｓ２２１）。ＩＣカード４が認証用カード４´である
ならば、ＩＣカード４の正当性、ＩＣカード端末Ａの正
当性、システムの正当性を確認する（Ｓ２２３〜Ｓ２２
８）。上記認証処理で不当と判定された場合には、エラ
ーフラッグをＲＡＭ２５に格納する（Ｓ２２９）。こう
して、ＩＣカード認証処理が終了すると、ＩＣカード４
をＲ／Ｗユニット３から排出し（Ｓ２３０）、新たなＩ
Ｃカード処理プログラムＩＰＱをローディングする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＩＣカード端末
に関するものであり、特に、セキュリティが高く、また
新たなＩＣカードにも対応できるシステムを構築するの
に好適である。

【０００２】

【従来の技術】ＩＣカードは、内部に半導体メモリを有
し、そこに大量の情報を記憶できしかも携帯に便利であ
ることから、その利用分野は急速に拡大されつつある。
これに伴い、用途に応じたＩＣカードが各種開発されつ
つある。これらのＩＣカードにあっては、そのクロック
周波数や通信プロトコルが相違するのが通常である。し
たがって、新たなＩＣカードが開発されると、従来のＩ
Ｃカード端末では対応できず、その制御プログラムを変
更する必要がある。

【０００３】

【発明が解決しようとする課題】ところで、この制御プ
ログラムは、ＰＲＯＭやＣＰＵ内部のマスクＲＯＭに格
納されているか、あるいは、電話回線等の通信回線を介
してＩＣカード端末内のメモリにローディングされる。

【０００４】しかし、ＰＲＯＭに制御プログラムを格納
したのでは、ＰＲＯＭ自体が盗難された場合、制御プロ
グラムを容易に読み出されてしまう。また、制御プログ
ラムを変更するにはＰＲＯＭやＣＰＵを交換する必要が
あり、不便である。一方、制御プログラムを通信回線を
介して配信する場合にあっては、第３者が通信回線を介
してＩＣカード端末にアクセスする虞がある。このた
め、制御プログラムの偽造、改変等の可能性があり、セ
キュリティが低いという問題があった。

【０００５】本発明は上述した事情に鑑がみてなされた
ものであり、セキュリティが高く、かつ、制御プログラ
ムの変更が容易なＩＣカード端末を提供することを目的
とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
請求項１に記載のこの発明にあっては、データの読出ま
たは書込のうち少なくとも一方をＩＣカードに対して行
うＩＣカード端末において、前記ＩＣカードに対応した
処理プログラムを記憶する不揮発性の記憶手段と、この
処理プログラムを書き換える際、書換の正当性を認証す
る認証手段と、この認証手段によって正当性が認証され
た場合に前記記憶手段に格納されている前記処理プログ
ラムを書き換える書換手段と、前記ＩＣカードに対して
データの読出または書込のうち少なくとも一方を行うイ
ンターフェース手段と、前記処理プログラムに基づい
て、前記インターフェース手段を制御する制御手段とを
備えたことを特徴とする。

【０００７】また、請求項２に記載のこの発明にあって
は、前記認証手段は、認証用ＩＣカードの正当性を認証
することを特徴とする。また、請求項３に記載のこの発
明にあっては、前記認証手段は、認証用ＩＣカードが前
記ＩＣカード端末の正当性を認証した認証情報に基づい
て、書換の正当性を認証することを特徴とする。

【０００８】また、請求項４に記載のこの発明にあって
は、前記認証手段は、暗号関数または復号関数を用い
て、書換の正当性を認証することを特徴とする。また、
請求項５に記載のこの発明にあっては、前記記憶手段、
前記認証手段、前記書換手段、および前記制御手段を有
する演算処理装置を備えたことを特徴とする。

【０００９】

【発明の実施の形態】１．実施形態の構成以下、図面を参照してこの発明の実施形態の構成につい
て説明する。図１はこの発明に係るＩＣカード端末が適
用されるＩＣカードシステムの一実施形態のブロック図
である。図１において、１はパーソナルコンピュータで
あり、通信回線を介して図示せぬホストコンピュータと
接続されている。２はＩＦＤ回路であり、パーソナルコ
ンピュータ１と接続され、パーソナルコンピュータ１か
ら送信される制御プログラムＳＰを受信し、この制御プ
ログラムＳＰに基づいて、データの書込読出を行う。３
はＲ／Ｗユニットであり、ＩＣカード４からデータを読
み出し、また、データの書き込む。ＡはＩＣカード端末
であり、上記したパーソナルコンピュータ１、ＩＦＤ回
路２およびＲ／Ｗユニット３から構成される。なお、４
´は認証用カードであり、プログラムを書き換える際
に、その正当性を認証するために用いられる。

【００１０】次に、パーソナルコンピュータ１は、以下
の部分により構成される。１０は上位装置通信手段であ
り、ホストコンピュータとのインタフェースであり、制
御プログラムＳＰの受信や各種のデータ通信を行う。ま
た、１１はプログラム送信手段であり、ＩＦＤ回路２に
対して、制御プログラムＳＰをＲＳ２３２Ｃの形式で送
信する。また、１２はキーボードで構成されるキーデー
タ入力手段であり、これにより、操作指示が入力され
る。また、１３はＩＣカードデータ処理手段であり、Ｉ
Ｃカード４に格納すべきデータを暗号化し、またＩＣカ
ード４から読み出したデータを復号化する。

【００１１】また、ＩＦＤ回路２は以下の部分により構
成される。２０は制御手段であり、ＩＦＤ回路２の動作
全体を制御する。２１はプログラム受信手段であり、パ
ーソナルコンピュータ１から送信される制御プログラム
ＳＰを受信する。２２はプログラム書換手段であり、制
御プログラムＳＰの一部または全部の書換を行う。２３
はフラッシュメモリであり、書換可能で不揮発性であ
る。フラッシュメモリ２３には、制御プログラムＳＰが
格納される。２４は認証手段であり、制御プログラムＳ
Ｐの一部書換に際して、書換の正当性を認証する。２５
はＲＡＭであり、制御手段２０の作業領域として機能す
る。

【００１２】ここで、フラッシュメモリ２３に格納され
る制御プログラムＳＰについて、図２を用いて説明す
る。図２はフラッシュメモリ２３のメモリマップであ
る。同図示すように制御プログラムＳＰは、メインプロ
グラムＭＰ、ＲＡＭ転送プログラムＲＰ、ＩＣカード処
理プログラムＮＰ、書換プログラムＫＰおよびＩＣカー
ド処理プログラムＩＰから構成される。

【００１３】まず、第１ブロックＢ１にはメインプログ
ラムＭＰが格納される。このメインプログラムＭＰは、
ＩＦＤ回路２をデータ読出・書込可能な状態にすると共
に、所定の場合に書換プログラムＫＰを実行する。

【００１４】また、第２ブロックＢ２には、ＲＡＭ転送
プログラムＲＰ、ＩＣカード認証プログラムＮＰおよび
書換プログラムＫＰが格納される。ＲＡＭ転送プログラ
ムＲＰは、所定のブロックに格納されているプログラム
をＲＡＭ２５に転送するためのプログラムである。ま
た、ＩＣカード認証プログラムＮＰは、ＩＣカードを用
いて、ＩＣカードの正当性、端末の正当性およびシステ
ムの正当性を確認するためのプログラムである。また、
書換プログラムＫＰは、第３ブロックＢ３に格納されて
いるプログラムを書き換えるためのプログラムである。

【００１５】また、第３ブロックＢ３には、ＩＣカード
処理プログラムＩＰが格納される。ＩＣカード処理プロ
グラムは、パーソナルコンピュータ１からのコマンドを
受信し、そのコマンドの処理を行うためのプログラムで
ある。なお、第１，第２ブロックＢ１，Ｂ２に格納され
たプログラムは、動作処理の基本プログラムであるた
め、固定であるが、第３ブロックＢ３に格納されたプロ
グラムは、対象とするＩＣカードのバージョンアップや
システム変更に対応できるように、書換可能である。

【００１６】次に、ＩＦＤ回路２の具体的な構成を図３
を参照して説明する。図３はＩＦＤ回路の回路図であ
る。同図において、２００はＣＰＵであり、上記した制
御手段２０、プログラム書換手段２２、フラッシュメモ
リ２３、認証手段２４およびＲＡＭ２５として機能す
る。この例では、ＣＰＵ２００にＨ８／５３８Ｆ（日立
製作所）を用いている。

【００１７】ＣＰＵ２００において、XTAL,EXTALはクロ
ック入力端子であり、そこには4.9152ＭＨｚで発振する
水晶振動子２０１が接続される。また、MD0,MD1,MD2
は、動作モード端子であり、これらの接続状態によっ
て、ＣＰＵ２００の動作モードが設定される。例えば、
動作モード端子MD0,MD1,MD2に５Ｖが供給される場合に
は、通常モードとして動作する。通常モードにあって
は、ＲＡＭ２５に格納されているプログラムを実行した
り、フラッシュメモリ２３に格納されているプログラム
の一部を書き換える。一方、動作モード端子MD0,MD1に
５Ｖが供給されると共に動作モード端子MD2に１２Ｖが
供給される場合には、ブートモードとして動作する。ブ
ートモードでは、ＣＰＵ２００の内部にあるフラッシュ
メモリ２３に格納されているプログラムが全て消去さ
れ、プログラムの書込が再度行われる。

【００１８】また、Vppは、フラッシュメモリ２３の消
去用電源供給端子であり、リセット出力端子を兼ねる。
RESは、リセット端子であり、そこにローレベルが供給
されるとＣＰＵ２００の動作は初期化される。なお、端
子Vppに１２Ｖが供給されると、フラッシュメモリコン
トロールレジスタの第７ビットにフラッグが発生するよ
う構成されている。

【００１９】また、P60〜P64は第６ポートの入出力端
子、P72〜P77は第７ポートの入出力端子である。このう
ち、端子P72,P73,P76,P77は、インターフェス手段２１
０（MAX232）に接続されており、コネクタ２１１を介し
てパーソナルコンピュータ１とデータの交換を行う。具
体的には、端子P72はシリアルデータを送信し、端子P73
はシリアルデータを受信し、端子P76,P77はクロック信
号を入出力する。なお、インターフェス手段２１０はシ
リアルデータとＲＳ２３２Ｃ形式データとを相互に変換
するものであり、上記したプログラム受信手段２１とし
て機能する。

【００２０】また、端子P60〜P64,P74,P75は、Ｒ／Ｗユ
ニット３の各端子と接続される。すなわち、端子P61は
リセット端子RESETと、端子P74,P75はデータの入出力を
行うデータ入出力端子I/Oと、端子P62は電源端子Vcc
と、端子P63はカード入力信号を出力する端子CIと、端
子P64はカード出力信号を入力する端子COと、端子60は
ＮＡＮＤ回路を介してクロック信号を入力する端子CLK
と接続される。

【００２１】２．実施形態の動作以下、図面を参照してこの発明の実施形態の動作につい
て説明する。この実施形態の動作は、ブートモード動
作、実行動作、書換動作に大別される。以下、場合を分
かち説明する。

【００２２】２−１ブートモード動作ブートモードでは、ＣＰＵ２００を制御する制御プログ
ラムＳＰを初期書込する。以下、図４を参照してブート
モード動作を説明する。

【００２３】まず、スイッチＳＷ３をＯＮ状態にしてリ
セット端子RESをローレベルにすると（ステップＳ
１）、ＣＰＵ２００の動作が初期化される。そして、ス
イッチＳＷ１，ＳＷ２をＯＮ状態にすると（ステップＳ
２）、動作モード端子MD2と端子Vppには１２Ｖが供給さ
れる。この後、スイッチＳＷ３をＯＦＦ状態にしてリセ
ット端子RESをハイレベルにすると（ステップＳ３）、
ＣＰＵ２００は、ブートモードに遷移し、フラッシュメ
モリ２３への書込データを受け付ける状態となる。

【００２４】次に、ステップＳ４に進み、パーソナルコ
ンピュータ１から制御プログラムＳＰがプログラム送信
手段１１（図１参照）を用いて送信されると、これがコ
ネクタ２１１とインターフェス手段２１０とを介してＣ
ＰＵ２００に供給され、その内部にあるフラッシュメモ
リ２３の各ブロックＢ１〜Ｂ３に制御プログラムＳＰが
書き込まれる。

【００２５】こうして、フラッシュメモリ２３には、第
１ブロックＢ１にメインプログラムＭＰが、第２ブロッ
クＢ２にＲＡＭ転送プログラムＲＰ、ＩＣカード認証プ
ログラムＮＰおよび書換プログラムＫＰが、第３ブロッ
クＢ３にＩＣカード処理プログラムＩＰがそれぞれ書き
込まれる。

【００２６】２−２実行動作実行動作では、設定される条件に応じて、ＩＣカード処
理プログラムモードとユーザープログラムモードとを選
択する。ＩＣカード処理プログラムモードではＩＣカー
ド処理プログラムＮＰを実行し、ユーザープログラムモ
ードでは書換プログラムＫＰを実行する。以下、図５を
参照しつつ、実行動作を説明する。

【００２７】まず、スイッチＳＷ３をＯＮ状態にする
と、リセット端子RESがローレベルとなり（ステップＳ
１０）、ＣＰＵ２００の動作が初期化される。そして、
スイッチＳＷ１をＯＦＦ状態にすると（ステップＳ１
１）、動作モード端子MD2の電圧は５Ｖとなり、ＣＰＵ
２００は通常モードに遷移する。この後、リセット端子
RESをハイレベルにすると（ステップＳ１２）、ＣＰＵ
２００は、フラッシュメモリ２３に格納されているメイ
ンプログラムＭＰをＲＡＭ２５に転送し、これを実行す
る。

【００２８】メインプログラムＭＰの処理が開始する
と、まず、端子Vppの電圧が１２Ｖであるか否かが判定
される（ステップＳ１３）。具体的には、フラッシュメ
モリコントロールレジスタの第７ビットにフラッグが存
在するか否かによって、端子Vppに１２Ｖが供給されて
いるか否かが判定される。

【００２９】スイッチＳＷ２がＯＮ状態であるならば、
端子Vppの電圧が１２Ｖとなり、ステップＳ１３で「Ｙ
ＥＳ」と判定され、ステップＳ１４に進んで、ユーザー
プログラムモードに遷移する。ユーザープログラムモー
ドとは、フラッシュメモリ２３に格納されているＩＣカ
ード処理プログラムＩＰを書き換えるモードである。一
方、スイッチＳＷ２がＯＦＦ状態であるならば、端子Vp
pの電圧は５Ｖとなり、ステップＳ１３で「ＮＯ」と判
定され、ステップＳ１５に進んで、ＩＣカード処理モー
ドに遷移する。以下、ユーザープログラムモードとＩＣ
カード処理モードとを場合を分かち詳述する。

【００３０】２−２−１ユーザープログラムモード動
作図６はユーザープログラムモードのフローチャートであ
る。同図において、まず、フラッシュメモリ２３から、
その第２ブロックＢ２に格納されているＩＣカード認証
プログラムＮＰと書換プログラムＫＰとをＲＡＭ２５に
転送する（ステップＳ２０）。この転送が終了すると、
ＣＰＵ２００はＲＡＭ２５に格納されたＩＣカード認証
プログラムＮＰを実行し、その後、書換プログラムＫＰ
を実行する（Ｓ２１）。

【００３１】ステップＳ２２では、ＩＣカード認証プロ
グラムＮＰを実行する。この動作を図７に示すＩＣカー
ド認証プログラムＮＰのフローチャートを用いて説明す
る。ＩＣカード認証プログラムＮＰの処理が開始する
と、まず、Ｒ／ＷユニットにＩＣカード４が挿入されて
いるか否かを判定する（ステップＳ２２０）。具体的に
は、端子P63に供給されるカード入力信号の有無をＣＰ
Ｕ２００で検出する。ここで、ＩＣカード４が挿入され
ていなければ、「ＮＯ」を選択し、ＩＣカード４が挿入
されるまでこの判定を繰り返す。

【００３２】そして、ＩＣカード４が挿入されると、
「ＹＥＳ」を選択して、ＩＣカード４の活性化を検出す
る（ステップＳ２２１）。具体的には、図３に示す端子
60をハイレベルにしてゲートを開きクロック信号を端子
CLKに供給する。また、端子P62から電源を電源端子Vcc
に供給した後、端子P61をハイレベルにしてリセット信
号をリセット端子RESETに供給する。この後、ＩＣカー
ド４の種別を表すＡＴＲ情報がＲ／Ｗユニット３から出
力されると、端子P74,P75に供給されるＡＴＲ情報を検
出する。そして、ＡＴＲ情報が認証用カード４´を表し
ているか否かを判定し（ステップＳ２２２）、ＩＣカー
ド４が認証用カード４´でない場合には、「ＮＯ」を選
択し、ステップＳ２２９に進んで、エラーフラッグをＲ
ＡＭ２５に格納し、ＩＣカード４を排出する（ステップ
Ｓ２３０）。これにより、認証用カード４´を用いなけ
れば、ＩＣカード処理プログラムＩＰの書換を行うこと
ができない。

【００３３】ＩＣカード４が認証用カード４´であるな
らば、「ＹＥＳ」を選択しステップＳ２２３に進み、Ｉ
Ｃカード４の正当性を確認する。この動作シーケンスを
図８を用いて説明する。まず、ＩＣカード端末Ａ内のＣ
ＰＵ２００において、乱数Ａを発生し、これにキーＩＤ
を付加してＩＣカード４に送信する。キーＩＤは、ＩＣ
カード４に格納されている各種のＩＤの中から所定のＩ
Ｄを特定するための情報である。この場合のキーＩＤは
カードＩＤを指示する。

【００３４】この後、ＩＣカード端末Ａ内のＣＰＵ２０
０は、カードＩＤを鍵Ｋ１として用い、乱数Ａを暗号化
して乱数Ｂを生成する。ここで暗号関数をＥとすれば、
乱数Ｂは、次式で表される。Ｂ＝Ｅ（Ａ，Ｋ１）

【００３５】一方、ＩＣカード４にあっては、キーＩＤ
と乱数Ａを受信すると、内部のメモリをアクセスし、キ
ーＩＤに基づいてカードＩＤを読み出す。そして、この
カードＩＤを鍵Ｋ１´として用い、乱数Ａを暗号化して
乱数Ｂ´を生成する。ここで用いられる暗号関数はＥで
あり、ＩＣカード端末Ａ内で用いられる暗号関数と同一
である。乱数Ｂ´は、次式で表される。Ｂ´＝Ｅ（Ａ，Ｋ１´）

【００３６】この後、乱数Ｂ´がＩＣカード４からＩＣ
カード端末Ａに送信されると、ＣＰＵ２００は乱数Ｂと
乱数Ｂ´が一致するか否かを判定する。両者が一致する
のは、同一の暗号関数、同一の鍵を用いて暗号化した場
合であるから、この場合にはＩＣカード４は正当である
と判定される。一方、乱数Ｂと乱数Ｂ´が不一致であれ
ば、ＩＣカード４は不当であると判定される。

【００３７】このようにして、ＩＣカード４の正当性が
ＩＣカード端末Ａによって確認され、図７に示すステッ
プＳ２２４に進む。そして、ＩＣカード４が不当な場合
には、エラーフラッグをＲＡＭ２５に格納し（ステップ
Ｓ２２９）、ＩＣカード４をＲ／Ｗユニット３から排出
する（ステップＳ２３０）。一方、ＩＣカード４が正当
である場合には、ＩＣカード端末Ａの正当性を確認する
（ステップＳ２２５）。この動作シーケンスを図９を用
いて説明する。

【００３８】まず、ＩＣカード端末Ａ内のＣＰＵ２００
が乱数要求を発生し、これをＩＣカード４に送信する
と、ＩＣカード４の内部で乱数Ａを発生し、乱数ＡをＩ
Ｃカード端末Ａに返信する。これを受けたＩＣカード端
末Ａは、端末ＩＤを鍵Ｋ２として用い、乱数Ａを暗号化
して乱数Ｂを生成する。ここで暗号関数をＥとすれば、
乱数Ｂは、次式で表される。Ｂ＝Ｅ（Ａ，Ｋ２）

【００３９】この後、ＣＰＵ２００は、乱数ＢにキーＩ
Ｄを付加してＩＣカード４に送信する。この場合のキー
ＩＤは端末ＩＤを特定する。乱数ＢとキーＩＤをＩＣカ
ード４が受信すると、ＩＣカード４は内部のメモリをア
クセスし、キーＩＤに基づいて端末ＩＤを読み出す。そ
して、この端末ＩＤを鍵Ｋ２´として用い、乱数Ｂを復
号化して乱数Ａ´を生成する。ここで用いられる復号関
数はＤであり、ＩＣカード端末Ａ内で用いられる暗号関
数Ｅと相補的な関係にある。乱数Ａ´は、次式で表され
る。Ａ´＝Ｄ（Ｂ，Ｋ２´）

【００４０】この後、ＩＣカード４は乱数Ａと乱数Ａ´
が一致するか否かを判定する。両者が一致するのは、暗
号関数と復号関数が相補的な関係にあり、同一の鍵を用
いて暗号化・復号化した場合である。この場合にあって
は、ＩＣカード４は、ＩＣカード端末Ａが正当であると
判定し、正常を表すステータスＳＪをＩＣカード端末Ａ
に送信する。一方、乱数Ｂと乱数Ｂ´が不一致であれ
ば、ＩＣカード４は、ＩＣカード端末Ａが不当であると
判定し、異常を表すステータスＳＪをＩＣカード端末Ａ
に送信する。

【００４１】このようにして、ＩＣカード端末Ａの正当
性がＩＣカード４によって確認され、図７に示すステッ
プＳ２２６に進む。ここで、ＣＰＵ２００は、ステータ
スＳＪが正常か否かを判定し、異常あれば「ＮＯ」を選
択して、エラーフラッグをＲＡＭ２５に格納し、ＩＣカ
ード４をＲ／Ｗユニット３から排出する（ステップＳ２
３０）。

【００４２】一方、ステータスＳＪが正常であれば「Ｙ
ＥＳ」を選択し、システムの正当性を確認する（ステッ
プＳ２２８）。具体的には、作業者がキーボードを操作
して暗証番号やシステムキーを入力すると、ＣＰＵ２０
０がその正当性を確認する。暗証番号やシステムキーが
不当であれば「ＮＯ」を選択して、エラーフラッグをＲ
ＡＭ２５に格納し、ＩＣカード４をＲ／Ｗユニット３か
ら排出する（ステップＳ２３０）。一方、暗証番号やシ
ステムキーが正当であれば、認証動作を終了し、ＩＣカ
ード４をＲ／Ｗユニット３から排出する（ステップＳ２
３０）。

【００４３】こうして、ＩＣカード認証処理が終了する
と、図６に示すステップＳ２３に進んで、プログラムの
書換を行うか否かを判定する。具体的には、ＲＡＭ２５
にエラーフラッグが格納されているか否かによって判定
し、エラーフラッグが格納されていれば「ＮＯ」を選択
し、ステップＳ２２に戻る。一方、エラーフラッグが格
納されていなければ「ＹＥＳ」を選択し、ステップＳ２
５に進む。

【００４４】ステップＳ２５では、フラッシュメモリ２
３の第３ブロックＢ３に格納されているＩＣカード処理
プログラムＩＰを消去する。この後、パーソナルコンピ
ュータ１が、新たなＩＣカード処理プログラムＩＰＱを
送信すると、これを受信してＲＡＭ２５に一旦格納する
（ステップＳ２５）。この例にあっては、通信フォーマ
ットにモトローラＳフォーマットを用いる。このモトロ
ーラＳフォーマットでは、送信の際に付加したアドレス
が、通信データを格納すべきフラッシュメモリ２３上の
領域を指示する。

【００４５】この後、ＲＡＭ２５から当該ブロックにＩ
Ｃカード処理プログラムＩＰＱを転送し、その書込を行
う（ステップＳ２６）。書込終了後、ＩＣカード処理プ
ログラムＩＰＱのベリファイを行う（ステップＳ２
７）。ただし、ＲＡＭ２５の容量には制限があるので、
上記ステップＳ２５〜Ｓ２７の処理は、所定バイト単位
で行われる。このため、ステップＳ２８では、ＩＣカー
ド処理プログラムＩＰＱについて全処理が終了したか否
かを判定する。未処理である場合には、「ＮＯ」と判定
され、ステップＳ２５からステップＳ２８までの処理を
繰り返す。そして、全処理が終了すると、「ＹＥＳ」と
判定され、ステップＳ２９に進んで、スイッチＳＷ２を
ＯＦＦ状態にする。これにより、端子Vppが５Ｖとな
り、ステップＳ１４のユーザープログラムモード（図５
参照）が終了し、ＩＣカード処理プログラムが変更され
る。

【００４６】２−２−２ＩＣカード処理モード動作次に、ＩＣカード処理モード動作を図１０を参照しつつ
説明する。図１０はＩＣカード処理モードのフローチャ
ートである。まず、パーソナルコンピュータ１から送信
されるコマンドをＩＦＤ回路２が受信すると（ステップ
Ｓ３０）、そのコマンドに基づいてＩＣカードコマンド
処理を行うか否かを判定する（ステップＳ３１）。具体
的には、コマンドの先頭コードを参照する。この例にあ
っては、先頭コードが２Ｅｈの場合が、ＩＣカードコマ
ンド処理を指示する。したがって、先頭コードが２Ｅｈ
であれば「ＹＥＳ」を選択し、ＩＣカードコマンド処理
を実行する（ステップＳ３２）。

【００４７】ＩＣカードコマンド処理ではＩＣカード４
に対してデータ読出・書込を行う。例えば、受信したコ
マンドがデータ読出を指示する場合にあっては、アプリ
ケーションで使用するファイルをＩＣカード４にアクセ
スして選択し、鍵の照合を行い、この後、データをＩＣ
カード４からデータを読み出す。なお、データ読出に際
して、キーボードからパスワードを入力し、鍵の照合を
行っても良い。

【００４８】また、受信したコマンドがデータ書込を指
示する場合にあっては、アプリケーションで使用するフ
ァイルをＩＣカード４にアクセスして選択し、鍵の照合
を行い、この後、データをＩＣカード４へデータを書き
込む。なお、データ書込に際して、キーボードからパス
ワードを入力し、鍵の照合を行っても良い。

【００４９】一方、コマンドの先頭コードが２Ｅｈでな
く、ＩＣカードコマンド処理を指示しない場合にあって
は、ステップＳ３１で「ＮＯ」と判定され、ステップＳ
３３に進んで、Ｒ／Ｗコマンド処理が実行される。ここ
では、パーソナルコンピュータ１から受信したコマンド
に基づいて、カード排出やカード挿入待等の処理を行
う。

【００５０】こうして、ＩＣカードコマンド処理（ステ
ップＳ３２）またはＲ／Ｗ制御コマンド処理（ステップ
Ｓ３３）が終了すると、その処理結果をパーソナルコン
ピュータ１に対して出力する（ステップＳ３４）。これ
を受けてパーソナルコンピュータ１は、新たな指示をＩ
ＦＤ回路２に対して出力するか、処理を終了するかを判
断する。新たな指示を出す場合にはステップＳ３０に戻
り、ステップＳ３０〜ステップＳ３４の処理を繰り返
す。

【００５１】以上説明したようにこの実施形態によれ
ば、ＣＰＵ２００の内部にあるフラッシュメモリ２３に
ＩＣカード処理プログラムＩＰを格納するので、第３者
はＩＣカード処理プログラムＩＰを容易に読み出すこと
ができない。また、ＩＣカード処理プログラムＩＰは、
書換の正当性を認証した後でなければ、書き換えないの
で、セキュリティを向上させることができる。また、新
たなＩＣカード処理プログラムＩＰＱをホストコンピュ
ータから送信し、オンボード上で書換を行うので、ＰＲ
ＯＭやＣＰＵの交換が不要となり、ＩＣカード処理プロ
グラムＩＰの変更が容易となる。

【００５２】３．変形例本発明は上述した実施形態に限定されるものでなく、例
えば以下のように種々の変形が可能である。

【００５３】上記実施形態において、ブートモード時
の書込は、パーソナルコンピュータ１から制御プログラ
ムＳＰを受信して書き込んでいたが、ＲＯＭライタを用
いて書き込んでも良い。

【００５４】上記実施形態において、ＩＣカード処理
プログラムＩＰの書換には、ＩＣカードの正当性確認
（ステップＳ２２３）、端末の正当性確認（ステップＳ
２２５）およびシステム正当性確認（ステップＳ２２
７）を全て行ったが、このうちのいずれか１つ、また
は、これらを適宜組み合せて行っても良い。また、ＩＣ
カードの正当性確認と端末の正当性確認とを同時に行う
相互認証であっても良い。

【００５５】上記実施形態において、認証処理に用い
る暗号関数・復号関数は（図８，９参照）、例えば、Ｄ
ＥＳ，ＦＥＡＬの他、配送鍵方式の一方式であるＲＳＡ
であっても良い。

【００５６】上記実施形態において、ＩＣカード４
は、マルチアプリケーションに対応するものであっても
良い。すなわち、このＩＣカードは、複数の通信プロト
コルや複数のコマンドコード，パラメータに対応する。
この種のＩＣカードにあっては、ファイル選択と鍵照合
が同一コマンドであり、これを実行した後、データを読
み出すコマンドを実行すれば、所定のデータを読み出せ
るＩＣカードも存在する。このため、上述したＩＣカー
ドコマンド処理において（図１０ステップＳ３２参
照）、コマンドをそのまま送信するようにしても良い。

【００５７】上記実施形態において、新たなＩＣカー
ド処理プログラムＩＰＱを認証用カード４´に格納し、
書換の正当性が認証されたならば、そこからＩＣカード
処理プログラムＩＰＱをＩＣカード端末Ａにローディン
グしても良い。

【００５８】

【発明の効果】以上説明したように、請求項１乃至５に
記載した発明によれば、認証手段で書換の正当性が認証
された場合に処理プログラムを書き換えるので、セキュ
リテイを向上させることができる。特に、請求項５に記
載の発明にあっては、演算処理装置の内部に認証手段と
記憶手段を備えるから、ＩＣカード端末が盗難されて
も、処理プログラムを読み出すことができないため、セ
キュリテイを大幅に向上させることができる。また、処
理プログラムは書換可能であるため、新たなＩＣカード
が開発された場合にも迅速に対応することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態のブロック図である。

【図２】同実施形態におけるフラッシュメモリのメモ
リマップである。

【図３】同実施形態における各ＩＣカードの通信フォ
ーマットを示す説明図である。

【図４】同実施形態に用いられるＩＦＤ回路の回路図
である。

【図５】同実施形態におけるブートモード動作を説明
するためのフローチャートである。

【図６】同実施形態における実行動作を説明するため
のフローチャートである。

【図７】同実施形態におけるＩＣカード認証プログラ
ムのフローチャートである。

【図８】この発明の他の実施形態を説明するためのフ
ローチャートである。

【図９】一のＩＣカードに対応したＡＴＲ情報のタイ
ミングチャートである。

【図１０】他のＩＣカードに対応したＡＴＲ情報のタ
イミングチャートである。

【符号の説明】

４ＩＣカード４´ 認証用カード３Ｒ／Ｗユニット（インターフェース手段）２２プログラム書換手段（書換手段）２３フラッシュメモリ（記憶手段）２４認証手段２００ＣＰＵ（制御手段，書換手段，認証手段，記憶
手段，演算処理装置）ＡＩＣカード端末ＩＰＩＣカード処理プログラム（処理プログラム）ＳＪステータス（認証情報）

Claims

【特許請求の範囲】

【請求項１】データの読出または書込のうち少なくと
も一方をＩＣカードに対して行うＩＣカード端末におい
て、前記ＩＣカードに対応した処理プログラムを記憶する不
揮発性の記憶手段と、この処理プログラムを書き換える際、書換の正当性を認
証する認証手段と、この認証手段によって正当性が認証された場合に前記記
憶手段に格納されている前記処理プログラムを書き換え
る書換手段と、前記ＩＣカードに対してデータの読出または書込のうち
少なくとも一方を行うインターフェース手段と、前記処理プログラムに基づいて、前記インターフェース
手段を制御する制御手段とを備えたことを特徴とするＩ
Ｃカード端末。
【請求項２】前記認証手段は、認証用ＩＣカードの正
当性を認証することを特徴とする請求項１に記載のＩＣ
カード端末。
【請求項３】前記認証手段は、認証用ＩＣカードが前
記ＩＣカード端末の正当性を認証した認証情報に基づい
て、書換の正当性を認証することを特徴とする請求項１
に記載のＩＣカード端末。
【請求項４】前記認証手段は、暗号関数または復号関
数を用いて、書換の正当性を認証することを特徴とする
請求項１乃至３のいずれか１項に記載のＩＣカード端
末。
【請求項５】前記記憶手段、前記認証手段、前記書換
手段、および前記制御手段を有する演算処理装置を備え
たことを特徴とする請求項１乃至４のいずれか１項に記
載のＩＣカード端末。