RU2416819C2 - Способ, компьютерный программный продукт и устройство для соединения с картой памяти - Google Patents
Способ, компьютерный программный продукт и устройство для соединения с картой памяти Download PDFInfo
- Publication number
- RU2416819C2 RU2416819C2 RU2007119309/08A RU2007119309A RU2416819C2 RU 2416819 C2 RU2416819 C2 RU 2416819C2 RU 2007119309/08 A RU2007119309/08 A RU 2007119309/08A RU 2007119309 A RU2007119309 A RU 2007119309A RU 2416819 C2 RU2416819 C2 RU 2416819C2
- Authority
- RU
- Russia
- Prior art keywords
- block
- signal line
- data
- information
- command
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Read Only Memory (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Stored Programmes (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
Изобретение относится к системам и способам соединения со съемными модулями памяти. Техническим результатом является увеличение быстродействия системы. Способ подключения первого блока ко второму блоку через шину, содержащую сигнальную линию, включает: передачу первой информации из первого блока во второй по сигнальной линии во время выполнения команды; управление сигнальной линией со стороны второго блока так, чтобы вызвать изменение ее состояния во время указанного выполнения команды; интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии как имеющего первое смысловое значение и, в ответ, передачу второй информации из первого блока в сигнальную линию во время указанного выполнения команды; управление сигнальной линией со стороны второго блока так, чтобы снова вызвать упомянутое изменение ее состояния во время указанного выполнения команды; и интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии, произошедшего после передачи второй информации в сигнальную линию, как имеющего второе смысловое значение, отличное от первого смыслового значения. 8 н. и 13 з.п. ф-лы, 2 ил.
Description
ОБЛАСТЬ ТЕХНИКИ
Типичные варианты осуществления данного изобретения относятся в основном к съемным модулям памяти, содержащим устройства памяти, и более конкретно к соединениям со съемными модулями памяти, известными, в частности, под названием карт памяти MultiMedia Card (MMC) и карт памяти Secure Digital (SD), но не ограничиваясь ими.
УРОВЕНЬ ТЕХНИКИ
В съемных модулях памяти, таких как MMC, предусмотрена сигнализация о занятости, например, в связи с программированием данных. Сигнал занятости подается из карты MMC в базовое устройство ("хост") и используется в данном случае для указания на то, готов ли буфер к приему следующей порции данных. Команда стирания также использует сигнал занятости, но в этом случае он означает занятость вследствие выполнения стирания. Поскольку обычно, чтобы сохранить число выводов неизменным, имеется только одна линия для сигнала занятости, использование сигнала занятости не является гибким.
Существующее определение сигнала занятости в системе Ассоциации MMC (ММСА) основано на том, что уровни программного обеспечения базового устройства обычно реализованы так, что данные передаются блоками, например блоками по 16 кбайт. Поэтому целесообразно использовать так называемые команды многоблочной записи, когда один блок данных, передаваемых через интерфейс MMC, является только частью блока данных базового устройства, который имеет больший размер (обычно блок MMC имеет размер 512 байт). Когда значением сигнала занятости, в случае передачи данных, является "готовность буфера", базовое устройство может передавать в MMC множество блоков данных размером 512 байт, не опрашивая состояние буферов.
Однако в настоящее время обнаружилась проблема, состоящая в том, что после передачи последнего блока (например, последнего блока размером 512 байт из общего блока в 16 кбайт) базовое устройство должно начать опрос для определения состояния сигнала "готовность программирования", что становится уместным в этот момент, поскольку новых блоков для передачи больше нет. Требование к базовому устройству опрашивать состояние сигнала готовности программирования приводит к неэффективному использованию обрабатывающей мощности базового устройства.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
Типичные варианты осуществления данного изобретения позволяют решить изложенную выше проблему и другие проблемы, а также получить другие преимущества.
Первым аспектом данного изобретения является способ подключения первого блока ко второму блоку через шину, которая содержит сигнальную линию. Способ включает передачу первой информации от первого блока второму по сигнальной линии; управление сигнальной линией со стороны второго блока так, чтобы вызвать изменение ее состояния; интерпретацию изменения состояния сигнальной линии в первом блоке как имеющего первое смысловое значение и, в ответ, передачу второй информации в сигнальную линию из первого блока; управление сигнальной линией со стороны второго блока так, чтобы снова вызвать изменение ее состояния, и интерпретацию первым блоком изменения состояния сигнальной линии, возникающего после подачи второй информации в сигнальную линию, как имеющего второе смысловое значение, отличное от первого.
В качестве второго аспекта данное изобретение представляет компьютерный программный продукт на машиночитаемом носителе, включающий программные инструкции для выполнения операции подключения первого блока ко второму блоку через шину, которая содержит сигнальную линию. Операции включают передачу первой информации из первого блока второму по сигнальной линии; управление сигнальной линией со стороны второго блока так, чтобы вызвать изменение ее состояния; интерпретацию изменения состояния сигнальной линии в первом блоке как имеющего первое смысловое значение и, в ответ, передачу второй информации в сигнальную линию из первого блока; управление сигнальной линией со стороны второго блока так, чтобы снова вызвать изменение состояния, и интерпретацию первым блоком изменения состояния сигнальной линии, возникающего после подачи второй информации в сигнальную линию, как имеющего второе смысловое значение, отличное от первого.
В качестве третьего аспекта данное изобретение представляет устройство для подключения первого блока ко второму блоку через шину, которая содержит сигнальную линию. Устройство в этой реализации изобретения содержит передатчик в первом блоке, соединенный с сигнальной линией, и приемник в первом блоке, соединенный с сигнальной линией. Передатчик приводится в действие для передачи первой, а затем второй информации из первого блока во второй блок по сигнальной линии, а приемник приводится в действие для обнаружения изменения состояния сигнальной линии, вызванного вторым блоком, как после приема первой информации, так и после приема второй информации во втором блоке. Контроллер в первом блоке приводится в действие для интерпретации изменения состояния сигнальной линии как имеющего первое смысловое значение после передачи первой информации и второе смысловое значение, отличное от первого, после передачи второй информации из первого блока второму по сигнальной линии. Первый блок может содержать базовое устройство, второй блок может содержать карту памяти.
В качестве четвертого аспекта данное изобретение представляет устройство для подключения первого блока ко второму блоку через шину, которая содержит сигнальную линию. Устройство в этой реализации изобретения содержит передатчик в первом блоке, соединенный с сигнальной линией, и приемник в первом блоке, соединенный с сигнальной линией. Приемник приводится в действие для приема первой информации, а затем второй информации из второго блока по сигнальной линии, а передатчик приводится в действие для изменения состояния сигнальной линии, идущей ко второму блоку, как после приема первой, так и после приема второй информации. Контроллер в первом блоке вызывает изменение состояния сигнальной линии, имеющее первое смысловое значение после приема первой информации и второе смысловое значение, отличное от первого, после приема второй информации от второго блока по сигнальной линии. Первый блок может содержать карту памяти, второй блок может содержать базовое устройство.
В качестве следующего аспекта данное изобретение представляет способ передачи данных из первого блока второму блоку через шину. Способ включает инициирование n-блочной передачи данных, где n>1; для первых n-1 блоков данных, передаваемых из первого блока во второй, управление сигналом состояния, генерируемым вторым блоком, как сигналом состояния "занятость/готовность буфера" после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных; а для n-го блока данных, передаваемого из первого блока во второй, управление сигналом состояния как сигналом состояния "занятость/готовность программирования" после n-го блока данных для уведомления первого блока вторым блоком о завершении внутреннего программирования, если оно имело место.
В качестве следующего аспекта данное изобретение представляет компьютерный программный продукт на машиночитаемом носителе, включающий программные инструкции для выполнения операции передачи данных из первого блока второму блоку через шину. Операции включают инициирование n-блочной передачи данных, где n>1; для первых n-1 блоков данных, передаваемых из первого блока во второй, управление сигналом состояния, генерируемым вторым блоком, как сигналом состояния "занятость/готовность буфера" после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных; а для n-го блока данных, передаваемого из первого блока во второй, управление сигналом состояния как сигналом состояния "занятость/готовность программирования" после n-го блока данных для уведомления первого блока вторым блоком о завершении внутреннего программирования, если оно имело место.
В качестве еще одного аспекта данное изобретение представляет устройство для передачи данных из первого блока второму блоку через шину. Устройство содержит контроллер для инициирования n-блочной передачи данных, где n>1. Для первых n-1 блоков данных, передаваемых из первого блока во второй, второй блок управляет сигналом состояния как сигналом состояния "занятость/готовность буфера" после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных, а для n-го блока данных, передаваемого из первого блока во второй, второй блок управляет сигналом состояния как сигналом состояния "занятость/готовность программирования" после n-го блока данных для уведомления первого блока вторым блоком о завершении внутреннего программирования, если оно имело место.
В соответствии с другим режимом работы, варианты осуществления данного изобретения включают способ, компьютерный программный продукт и устройство для передачи данных от первого блока второму блоку через шину. Способ включает инициирование n-блочной передачи данных, где n>1; для первых n-1 блоков данных, передаваемых из первого блока во второй, управление сигналом состояния, генерируемым вторым блоком, как сигналом состояния "занятость/готовность буфера" после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных; а после передачи n-го блока данных из первого блока во второй, передачу команды остановки передачи во второй блок и управление сигналом состояния как сигналом состояния "занятость/готовность программирования" для уведомления первого блока вторым блоком о завершении внутреннего программирования, если оно имело место.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
Изложенные выше и другие аспекты типичных вариантов осуществления данного изобретения будут более очевидны из следующего подробного описания изобретения с приложенными чертежами, на которых:
на фиг.1 приведена блок-схема, показывающая первый блок, соединенный со вторым блоком с помощью шины; и
на фиг.2 приведена типичная временная диаграмма сигналов, иллюстрирующая работу данного изобретения.
ПОДРОБНОЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ
На фиг.1 изображен первый блок, например базовое устройство ("хост") 1, соединенное со вторым устройством, например картой 2 памяти (например, типа ММС), посредством шины 3, которая включает сигнал 4 занятости, связанный с линией 5 данных. Также показана линия 6 команд (CMD), через которую базовое устройство 1 посылает команды карте 2, и линия 7 синхросигнала (CLK). Обычно шина 3 может быть совместима с шиной, описанной в документе "The MultiMediaCard, System Specification, Version 3.31, MMCA Technical Committee, 2003", за исключением модификации в соответствии с вариантами осуществления данного изобретения, предоставляющими многофункциональный или многорежимный сигнал 4 занятости. Однако следует принимать во внимание, что варианты осуществления данного изобретения не должны рассматриваться как ограничение изобретения использованием только ММС-совместимых карт, интерфейсов и шин.
Базовое устройство 1 может представлять собой сотовый телефон, цифровую камеру, ПК или любое подходящее устройство, которое может быть приспособлено для использования карты 2 памяти. Базовое устройство 1 содержит передатчик ("драйвер") 1А и приемник 1В, соединенные с сигнальной линией 5 данных, и управляющую логику 1C, соединенную с передатчиком 1А и приемником 1В, которая работает в соответствии с данным изобретением. Карта 2 памяти содержит передатчик ("драйвер") 2А и приемник 2В, соединенные с сигнальной линией 5 данных, и управляющую логику 2С, соединенную с передатчиком 2А и приемником 2В, которая также работает в соответствии с изобретением.
Типичные варианты осуществления данного изобретения обеспечивают изменение смыслового значения сигнала 4 занятости во время выполнения команд. Для случая операции передачи данных ММС это предполагает, что для первых передаваемых блоков данных используется сигнал 4 занятости, который интерпретируется базовым устройством 1 в соответствии с текущим определением (т.е. "занятость/готовность буфера"), но для последнего блока данных сигнал 4 занятости интерпретируется как "занятость/готовность программирования". Следует заметить, что в карте ММС 2 программирование может производиться параллельно с передачей данных. Соответственно, сигнал состояния "занятость/готовность программирования" используется для информирования базового устройства 1 о завершении внутреннего программирования карты 2 памяти.
При использовании типичного варианта осуществления данного изобретения базовое устройство не имеет необходимости опрашивать внутренний сигнал состояния "занятость/готовность программирования" ММС 2, что экономит ресурсы интерфейса базового устройства. Вместо этого базовое устройство 1 может продолжать использовать более эффективный режим работы с прерываниями на основе сигнала занятости для всего процесса передачи данных. Кроме того, использование вариантов осуществления изобретения подразумевает, что потребуется меньше программных таймеров (например, отпадает необходимость в таймерах, отслеживающих операции опроса), что упрощает реализацию. Использование вариантов осуществления данного изобретения также подразумевает, что может быть повышена производительность; что возможна совместимость как сверху вниз, так и снизу вверх; и что возможна эффективная реализация параллельной работы.
Далее описаны два типичных режима работы. Следует понимать, что существует более двух режимов работы, которые можно использовать для осуществления изобретения.
Первый режим работы известен под названием многоблочной записи. Для работы в ММС-совместимом режиме последовательность команд такова:
CMD16 (Set_Block_Length) (задать длину блока);
CMD23 (Set_Block_Count) (задать число блоков); имея эту информацию, карта ММС 2 может определить, какой блок данных является последним; и
CMD24 (Write_Block); запись множества блоков данных.
После этой последовательности команд следует посылка блоков данных по линии 5 данных в ММС 2. Между блоками данных в линию 5 данных подается сигнал занятости. Смысловым значением занятости в этом случае является "занятость/готовность буфера". После того как сигнал занятости снимается (уровень становится высоким), базовое устройство 1 может послать в ММС 2 следующий блок данных. Как было сказано выше, в ходе передачи данных можно одновременно производить программирование данных внутри ММС 2. В соответствии с аспектом данного изобретения, после того, как ММС 2 получит последний блок данных, смысловое значение сигнала 4 занятости меняется на "занятость/готовность программирования". Это означает, что базовому устройству 1 не нужно будет начинать опрос состояния программирования ММС 2, а вместо этого оно может продолжать ожидать прерывания занятости также на этой фазе доступа.
Однако появление прерывания занятости интерпретируется базовым устройством 1 как появление указания на состояние "готовность программирования".
Второй режим работы известен под названием многоблочной записи с открытым завершением. Для ММС-совместимой работы последовательность команд такова:
CMD16 (Set_Block_Length) (задать длину блока);
CMD25 (Write_Multiple_Block) (записать множество блоков);
передача блоков данных в линию данных; и
CMD 12 (Stop_Transmission) (остановить передачу); из этой информации ММС 2 узнает, что был передан последний блок данных.
Между блоками данных в линию 5 данных подается сигнал занятости. Смысловое значение сигнала в этом случае "занятость/готовность буфера". Как только сигнал занятости снимается, базовое устройство 1 может посылать в ММС 2 следующий блок данных. В ходе передачи данных можно одновременно производить программирование данных внутри ММС 2. В соответствии с аспектом данного изобретения, после получения картой ММС 2 команды остановки (CMD12) она снова выставляет сигнал занятости, но в этом случае сигнал 4 занятости снова означает "занятость/готовность программирования".
Следует отметить, что команда CMD 12 может быть послана в ММС 2 в течение нескольких возможных временных интервалов, и это может оказывать влияние на смысловое значение и интерпретацию сигнала 4 занятости.
На фиг.2 приведен пример временной диаграммы сигналов, иллюстрирующей режим работы, при котором команды CMD23 (Set_Block_Count - задать число блоков) и CMD25 (Write_Multiple_Block - записать множество блоков) посылаются по сигнальной линии 6 команд (CMD), при этом показана линия 5 данных, по которой передаются первый и последний блоки данных, и показано использование двухрежимного сигнала 4 занятости (BUSY), который подается картой 2 для индикации одного из состояний "занятость/готовность буфера" и "занятость/готовность программирования".
В альтернативном варианте осуществления изобретения могут использоваться разные сигнальные линии занятости для разных видов индикации состояния (т.е., в данном случае, состояния буфера и состояния программирования). Однако такой подход потребует большего числа физических выводов и не позволит обеспечить обратную совместимость.
В противоположность предшествующим способам использования сигнала 4 занятости, в соответствии с аспектами данного изобретения смысловое значение сигнала 4 занятости может изменяться в пределах одной команды (например, многоблочной записи) и от одного передаваемого блока данных к другому.
В рамках типичного варианта осуществления изобретения базовое устройство 1 может программировать карту ММС 2 для выбора режима работы сигнализации о занятости. Например, при сбросе параметров при выключении питания ММС 2 может по умолчанию перейти к традиционному использованию сигналов занятости, но затем может быть запрограммирована базовым устройством 1 на работу с многорежимным использованием сигнализации занятости (например, "занятость/готовность буфера" и "занятость/готовность программирования"). Альтернативно, в качестве режима работы при включении питания можно задать многорежимное использование сигнализации занятости, после чего базовое устройство 1 может программировать ММС 2 на использование традиционной сигнализации о занятости/готовности.
В одном из аспектов предполагается, что варианты осуществления данного изобретения предусматривают карту 2 памяти, которая включает интерфейс шины для соединения с базовым устройством 1 через шину 3, содержащую сигнальную линию 5 данных. Интерфейс шины включает передатчик 2А, подключенный к сигнальной линии данных, и приемник 2В, также подключенный к сигнальной линии 5 данных. Приемник 2В принимает первую информацию от базового устройства 1 по сигнальной линии 5 данных. Передатчиком 2А управляют для управления изменением состояния (например, переключением сигнала 4 занятости) сигнальной линии 5 данных, идущей к базовому устройству 1. Карта 2 памяти также содержит управляющую логику или контроллер 2С, который соединен с передатчиком 2А и приемником 2В и обеспечивает изменение состояния сигнальной линии 5 данных так, что оно имеет первое значение (т.е. "занятость/готовность буфера") после приема первой информации и второе значение (т.е. "занятость/готовность программирования") после приема второй информации от базового устройства 1 по сигнальной линии 5 данных.
Шина 3 также включает сигнальную линию 6 команд, и контроллер 2С отвечает за прием по меньшей мере одной команды по сигнальной линии 6 команд от базового устройства 1, для изменения состояния сигнальной линии 5 данных так, что оно имеет первое смысловое значение после приема первой информации и второе смысловое значение после приема второй информации от базового устройства 1 по сигнальной линии 5 данных.
Контроллер 2С может в ответ на программирование, получаемое от базового устройства 1, определять смысловое значения изменения состояния сигнальной линии 5 данных так, что после приема первой информации от базового устройства по сигнальной линии данных оно имеет первое значение, а после приема второй информации от базового устройства по сигнальной линии данных - второе значение, или имеет первое значение после приема от базового устройства 1 по сигнальной линии 5 данных первой информации, и также имеет первое значение после приема второй информации от базового устройства 1 по сигнальной линии 5 данных.
В предшествующем описании представлены типичные и не ограничивающие изобретение примеры способа и устройства, в настоящее время рассматриваемые изобретателями как наилучшие варианты осуществления изобретения. Тем не менее, на основе этого описания в сочетании с приложенными чертежами и формулой изобретения специалисты могут предложить очевидные для них модификации и адаптации изобретения.
Например, специалистами может быть предложено использование других аналогичных или эквивалентных протоколов сигнализации и типов модулей. Кроме того, сигнал 4 занятости может иметь более двух смысловых значений в ходе выполнения одной команды передачи данных. Например, при передаче трех блоков данных сигнал 4 занятости может получить первое значение после передачи первого блока данных, второе значение после передачи второго блока данных и третье значение после передачи третьего блока данных. Кроме того, в этом отношении сигнал занятости может быть использован для индикации множества различных состояний во время выполнения многоэтапной команды. Например, можно представить использование многоэтапной команды стирания, с пересылкой адреса (адресов) для стирания по линии команд, где сигнал 4 занятости после приема первых адресов указывает, что можно пересылать следующий адрес (адреса), а после посылки последних адресов для стирания сигнал занятости указывает на состояние стирания.
Однако все подобные и схожие модификации изобретения по-прежнему не будут выходить за рамки вариантов осуществления изобретения.
Кроме того, некоторые из признаков типичных вариантов осуществления данного изобретения можно с успехом использовать без соответствующего использования других признаков. Таким образом, предыдущее описание следует рассматривать исключительно как иллюстрацию принципов и вариантов осуществления изобретения, но не в смысле его ограничения.
Claims (21)
1. Способ подключения первого блока ко второму блоку через шину, содержащую сигнальную линию, включающий:
передачу первой информации из первого блока во второй по сигнальной линии во время выполнения команды;
управление сигнальной линией со стороны второго блока так, чтобы вызвать изменение ее состояния во время указанного выполнения команды;
интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии как имеющего первое смысловое значение и, в ответ, передачу второй информации из первого блока в сигнальную линию во время указанного выполнения команды;
управление сигнальной линией со стороны второго блока так, чтобы снова вызвать упомянутое изменение ее состояния во время указанного выполнения команды; и
интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии, произошедшего после передачи второй информации в сигнальную линию, как имеющего второе смысловое значение, отличное от первого смыслового значения.
передачу первой информации из первого блока во второй по сигнальной линии во время выполнения команды;
управление сигнальной линией со стороны второго блока так, чтобы вызвать изменение ее состояния во время указанного выполнения команды;
интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии как имеющего первое смысловое значение и, в ответ, передачу второй информации из первого блока в сигнальную линию во время указанного выполнения команды;
управление сигнальной линией со стороны второго блока так, чтобы снова вызвать упомянутое изменение ее состояния во время указанного выполнения команды; и
интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии, произошедшего после передачи второй информации в сигнальную линию, как имеющего второе смысловое значение, отличное от первого смыслового значения.
2. Машиночитаемый носитель данных, содержащий программные инструкции для выполнения операции подключения первого блока ко второму блоку через шину, которая содержит сигнальную линию, при этом операции включают:
передачу первой информации из первого блока во второй по сигнальной линии во время выполнения команды;
управление сигнальной линией со стороны второго блока так, чтобы вызвать изменение ее состояния во время указанного выполнения команды;
интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии как имеющего первое смысловое значение и, в ответ, передачу второй информации из первого блока в сигнальную линию во время указанного выполнения команды;
управление сигнальной линией со стороны второго блока так, чтобы снова вызвать упомянутое изменение ее состояния во время указанного выполнения команды; и
интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии, произошедшего после передачи второй информации в сигнальную линию, как имеющего второе смысловое значение, отличное от первого смыслового значения.
передачу первой информации из первого блока во второй по сигнальной линии во время выполнения команды;
управление сигнальной линией со стороны второго блока так, чтобы вызвать изменение ее состояния во время указанного выполнения команды;
интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии как имеющего первое смысловое значение и, в ответ, передачу второй информации из первого блока в сигнальную линию во время указанного выполнения команды;
управление сигнальной линией со стороны второго блока так, чтобы снова вызвать упомянутое изменение ее состояния во время указанного выполнения команды; и
интерпретацию в первом блоке упомянутого изменения состояния сигнальной линии, произошедшего после передачи второй информации в сигнальную линию, как имеющего второе смысловое значение, отличное от первого смыслового значения.
3. Устройство для подключения первого блока ко второму блоку через шину, которая включает сигнальную линию, содержащее:
передатчик в первом блоке, соединенный с сигнальной линией, и приемник в первом блоке, соединенный с сигнальной линией, при этом передатчик предназначен для передачи первой информации, а затем второй информации из первого блока во второй блок по сигнальной линии во время выполнения команды;
указанный приемник предназначен для обнаружения изменения состояния сигнальной линии, вызываемого вторым блоком, как после приема вторым блоком первой информации, так и после приема вторым блоком второй информации; и
контроллер в первом блоке для интерпретации упомянутого изменения состояния сигнальной линии как имеющего первое смысловое значение после передачи первой информации передатчиком во время указанного выполнения команды и имеющего второе смысловое значение, отличное от первого, после передачи второй информации передатчиком из первого блока во второй блок по сигнальной линии во время указанного выполнения команды.
передатчик в первом блоке, соединенный с сигнальной линией, и приемник в первом блоке, соединенный с сигнальной линией, при этом передатчик предназначен для передачи первой информации, а затем второй информации из первого блока во второй блок по сигнальной линии во время выполнения команды;
указанный приемник предназначен для обнаружения изменения состояния сигнальной линии, вызываемого вторым блоком, как после приема вторым блоком первой информации, так и после приема вторым блоком второй информации; и
контроллер в первом блоке для интерпретации упомянутого изменения состояния сигнальной линии как имеющего первое смысловое значение после передачи первой информации передатчиком во время указанного выполнения команды и имеющего второе смысловое значение, отличное от первого, после передачи второй информации передатчиком из первого блока во второй блок по сигнальной линии во время указанного выполнения команды.
4. Устройство по п.3, где указанный первый блок содержит базовое устройство, а указанный второй блок содержит модуль памяти.
5. Устройство для подключения первого блока ко второму блоку через шину, которая включает сигнальную линию, содержащее:
передатчик в первом блоке, соединенный с сигнальной линией, и приемник в первом блоке, соединенный с сигнальной линией, при этом указанный приемник служит для приема первой информации, а затем второй информации от второго блока по сигнальной линии во время выполнения команды, а указанный передатчик служит для управления изменением состояния сигнальной линии, идущей ко второму блоку, как после приема первой информации, так и после приема второй информации, во время указанного выполнения команды; и
контроллер в первом блоке, который вызывает упомянутое изменение состояния сигнальной линии, имеющее первое смысловое значение после приема первой информации во время указанного выполнения команды и второе смысловое значение, отличное от первого, после приема указанной второй информации от второго блока по сигнальной линии во время указанного выполнения команды.
передатчик в первом блоке, соединенный с сигнальной линией, и приемник в первом блоке, соединенный с сигнальной линией, при этом указанный приемник служит для приема первой информации, а затем второй информации от второго блока по сигнальной линии во время выполнения команды, а указанный передатчик служит для управления изменением состояния сигнальной линии, идущей ко второму блоку, как после приема первой информации, так и после приема второй информации, во время указанного выполнения команды; и
контроллер в первом блоке, который вызывает упомянутое изменение состояния сигнальной линии, имеющее первое смысловое значение после приема первой информации во время указанного выполнения команды и второе смысловое значение, отличное от первого, после приема указанной второй информации от второго блока по сигнальной линии во время указанного выполнения команды.
6. Устройство по п.5, в котором указанный первый блок содержит модуль памяти, а указанный второй блок содержит базовое устройство.
7. Способ передачи данных из первого блока во второй блок через шину, включающий:
инициирование n-блочной передачи данных командой многоблочной передачи, где n>1;
для первых n-1 блоков данных, передаваемых из первого блока во второй блок, управление сигналом состояния, генерируемым вторым блоком, как сигналом состояния "занятость/готовность буфера" во время выполнения указанной команды многоблочной передачи после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных; и
для n-го блока данных, передаваемого из первого блока во второй блок, управление указанным сигналом состояния как сигналом состояния "занятость/готовность программирования" во время выполнения указанной команды многоблочной передачи после n-го блока данных для уведомления первого блока вторым блоком о завершении внутреннего программирования, если оно имело место.
инициирование n-блочной передачи данных командой многоблочной передачи, где n>1;
для первых n-1 блоков данных, передаваемых из первого блока во второй блок, управление сигналом состояния, генерируемым вторым блоком, как сигналом состояния "занятость/готовность буфера" во время выполнения указанной команды многоблочной передачи после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных; и
для n-го блока данных, передаваемого из первого блока во второй блок, управление указанным сигналом состояния как сигналом состояния "занятость/готовность программирования" во время выполнения указанной команды многоблочной передачи после n-го блока данных для уведомления первого блока вторым блоком о завершении внутреннего программирования, если оно имело место.
8. Способ по п.7, в котором первый блок содержит базовое устройство, а второй блок содержит модуль памяти.
9. Способ по п.7, в котором первый блок содержит сотовый телефон, а второй блок содержит модуль памяти.
10. Способ по п.7, в котором указанный первый блок принимает указанный сигнал состояния после каждого из n блоков данных в режиме работы, управляемом прерываниями.
11. Машиночитаемый носитель данных, содержащий программные инструкции для выполнения операции передачи данных из первого блока во второй блок через шину, при этом операции включают:
инициализацию n-блочной передачи данных командой многоблочной передачи, где n>1;
для первых n-1 блоков данных, передаваемых из первого блока во второй блок, управление сигналом состояния, генерируемым вторым блоком, как сигналом состояния "занятость/готовность буфера" во время выполнения указанной команды многоблочной передачи после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных; и
для n-го блока данных, передаваемого из первого блока во второй, управление сигналом состояния как сигналом состояния "занятость/готовность программирования" во время выполнения указанной команды многоблочной передачи после n-го блока данных для уведомления первого блока вторым блоком о завершении внутреннего программирования, если оно имело место.
инициализацию n-блочной передачи данных командой многоблочной передачи, где n>1;
для первых n-1 блоков данных, передаваемых из первого блока во второй блок, управление сигналом состояния, генерируемым вторым блоком, как сигналом состояния "занятость/готовность буфера" во время выполнения указанной команды многоблочной передачи после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных; и
для n-го блока данных, передаваемого из первого блока во второй, управление сигналом состояния как сигналом состояния "занятость/готовность программирования" во время выполнения указанной команды многоблочной передачи после n-го блока данных для уведомления первого блока вторым блоком о завершении внутреннего программирования, если оно имело место.
12. Машиночитаемый носитель данных по п.11, где первый блок содержит базовое устройство, а второй блок содержит модуль памяти.
13. Машиночитаемый носитель данных по п.11, где первый блок содержит сотовый телефон, а второй блок содержит модуль памяти.
14. Машиночитаемый носитель данных по п.11, где указанный первый блок принимает указанный сигнал состояния после каждого из n блоков данных в режиме работы, управляемом прерываниями.
15. Устройство для передачи данных из первого блока во второй блок через шину, включающее:
контроллер для инициирования n-блочной передачи данных командой многоблочной передачи, где n>1;
при этом для первых n-1 блоков данных, передаваемых из первого блока во второй блок, указанный второй блок управляет сигналом состояния как сигналом состояния "занятость/готовность буфера" во время выполнения указанной команды многоблочной передачи после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных; и
для n-го блока данных, передаваемого из первого блока во второй блок, указанный второй блок управляет сигналом состояния как сигналом состояния "занятость/готовность программирования" во время выполнения указанной команды многоблочной передачи после n-го блока данных для уведомления первого блока о завершении внутреннего программирования, если оно имело место.
контроллер для инициирования n-блочной передачи данных командой многоблочной передачи, где n>1;
при этом для первых n-1 блоков данных, передаваемых из первого блока во второй блок, указанный второй блок управляет сигналом состояния как сигналом состояния "занятость/готовность буфера" во время выполнения указанной команды многоблочной передачи после каждого из n-1 блоков данных для уведомления первого блока о том, когда он может передавать следующий блок данных; и
для n-го блока данных, передаваемого из первого блока во второй блок, указанный второй блок управляет сигналом состояния как сигналом состояния "занятость/готовность программирования" во время выполнения указанной команды многоблочной передачи после n-го блока данных для уведомления первого блока о завершении внутреннего программирования, если оно имело место.
16. Устройство по п.15, в котором первый блок содержит базовое устройство, а второй блок содержит модуль памяти.
17. Устройство по п.15, в котором первый блок содержит сотовый телефон, а второй блок содержит модуль памяти.
18. Устройство по п.15, в котором указанный первый блок принимает указанный сигнал состояния после каждого из n блоков данных в режиме работы, управляемом прерываниями.
19. Модуль памяти, включающий:
интерфейс шины для соединения с базовым устройством через шину, которая включает сигнальную линию данных, при этом указанный интерфейс шины включает передатчик, соединенный с сигнальной линией данных, и приемник, соединенный с сигнальной линией данных, причем указанный приемник служит для приема первой информации и второй информации от базового устройства по сигнальной линии данных во время выполнения команды; а указанный передатчик служит для управления изменением состояния сигнальной линии данных, идущей к базовому устройству, во время указанного выполнения команды; при этом указанный интерфейс шины также включает контроллер, соединенный с указанными передатчиком и приемником и вызывающий упомянутое изменение состояния сигнальной линии данных, имеющее первое смысловое значение после приема первой информации во время указанного выполнения команды и второе смысловое значение, отличное от первого, после приема второй информации от базового устройства по сигнальной линии данных во время указанного выполнения команды.
интерфейс шины для соединения с базовым устройством через шину, которая включает сигнальную линию данных, при этом указанный интерфейс шины включает передатчик, соединенный с сигнальной линией данных, и приемник, соединенный с сигнальной линией данных, причем указанный приемник служит для приема первой информации и второй информации от базового устройства по сигнальной линии данных во время выполнения команды; а указанный передатчик служит для управления изменением состояния сигнальной линии данных, идущей к базовому устройству, во время указанного выполнения команды; при этом указанный интерфейс шины также включает контроллер, соединенный с указанными передатчиком и приемником и вызывающий упомянутое изменение состояния сигнальной линии данных, имеющее первое смысловое значение после приема первой информации во время указанного выполнения команды и второе смысловое значение, отличное от первого, после приема второй информации от базового устройства по сигнальной линии данных во время указанного выполнения команды.
20. Модуль памяти по п.19, в котором указанный интерфейс шины также включает сигнальную линию команд, и контроллер в ответ на по меньшей мере одну команду многоблочной передачи, инициирующую выполнение этой команды и принимаемую по сигнальной линии команд от базового устройства, вызывает изменение состояния сигнальной линии данных, имеющее первое смысловое значение после приема первой информации и второе смысловое значение после приема второй информации от базового устройства по сигнальной линии данных.
21. Модуль памяти по п.19, в котором указанный контроллер в ответ на программирование со стороны базового устройства определяет смысловое значение изменения состояния сигнальной линии данных как одно из следующего:
первое значение после приема первой информации и второе значение после приема второй информации от базового устройства по сигнальной линии данных, или
первое значение после приема первой информации и также первое значение после приема второй информации от базового устройства по сигнальной линии данных.
первое значение после приема первой информации и второе значение после приема второй информации от базового устройства по сигнальной линии данных, или
первое значение после приема первой информации и также первое значение после приема второй информации от базового устройства по сигнальной линии данных.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62909804P | 2004-11-17 | 2004-11-17 | |
| US60/629,098 | 2004-11-17 | ||
| US11/250,711 US7565469B2 (en) | 2004-11-17 | 2005-10-14 | Multimedia card interface method, computer program product and apparatus |
| US11/250,711 | 2005-10-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2007119309A RU2007119309A (ru) | 2008-12-27 |
| RU2416819C2 true RU2416819C2 (ru) | 2011-04-20 |
Family
ID=36385977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2007119309/08A RU2416819C2 (ru) | 2004-11-17 | 2005-11-03 | Способ, компьютерный программный продукт и устройство для соединения с картой памяти |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US7565469B2 (ru) |
| EP (1) | EP1820110B1 (ru) |
| JP (1) | JP4739349B2 (ru) |
| KR (1) | KR100919159B1 (ru) |
| AT (1) | ATE478386T1 (ru) |
| AU (1) | AU2005305564B2 (ru) |
| BR (1) | BRPI0519042A2 (ru) |
| CA (2) | CA2587681C (ru) |
| DE (1) | DE602005023049D1 (ru) |
| HK (1) | HK1110971A1 (ru) |
| MX (1) | MX2007005812A (ru) |
| RU (1) | RU2416819C2 (ru) |
| WO (1) | WO2006054136A1 (ru) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7565469B2 (en) * | 2004-11-17 | 2009-07-21 | Nokia Corporation | Multimedia card interface method, computer program product and apparatus |
| US20080082750A1 (en) * | 2006-09-28 | 2008-04-03 | Okin Kenneth A | Methods of communicating to, memory modules in a memory channel |
| KR100966374B1 (ko) | 2007-08-27 | 2010-07-01 | 삼성엘이디 주식회사 | 백색 ｌｅｄ를 이용한 면광원 및 이를 구비한 ｌｃｄ백라이트 유닛 |
| JP2009086988A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | メモリカード |
| US8200864B1 (en) * | 2010-03-02 | 2012-06-12 | Amazon Technologies, Inc. | Pre-defined multiblock transfers |
| US8843692B2 (en) * | 2010-04-27 | 2014-09-23 | Conversant Intellectual Property Management Inc. | System of interconnected nonvolatile memories having automatic status packet |
| US9552206B2 (en) * | 2010-11-18 | 2017-01-24 | Texas Instruments Incorporated | Integrated circuit with control node circuitry and processing circuitry |
| US10122889B1 (en) | 2017-05-08 | 2018-11-06 | Bank Of America Corporation | Device for generating a resource distribution document with physical authentication markers |
| TW202314512A (zh) * | 2017-12-28 | 2023-04-01 | 慧榮科技股份有限公司 | 快閃記憶體控制器、安全數位卡、使用於快閃記憶體控制器的方法以及存取安全數位卡的主機 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3134819B2 (ja) | 1997-06-04 | 2001-02-13 | ソニー株式会社 | データ処理装置 |
| US7003593B2 (en) | 1997-12-17 | 2006-02-21 | Src Computers, Inc. | Computer system architecture and memory controller for close-coupling within a hybrid processing system utilizing an adaptive processor interface port |
| US6279114B1 (en) * | 1998-11-04 | 2001-08-21 | Sandisk Corporation | Voltage negotiation in a single host multiple cards system |
| EP1073006A1 (en) * | 1999-07-26 | 2001-01-31 | Molex Incorporated | Chip card ejector system |
| US7243185B2 (en) * | 2004-04-05 | 2007-07-10 | Super Talent Electronics, Inc. | Flash memory system with a high-speed flash controller |
| JP3815936B2 (ja) * | 2000-01-25 | 2006-08-30 | 株式会社ルネサステクノロジ | Ｉｃカード |
| JP3865629B2 (ja) * | 2001-07-09 | 2007-01-10 | 株式会社ルネサステクノロジ | 記憶装置 |
| JP4185680B2 (ja) * | 2001-07-09 | 2008-11-26 | 株式会社ルネサステクノロジ | 記憶装置 |
| WO2003010939A1 (fr) | 2001-07-25 | 2003-02-06 | Sony Corporation | Appareil d'interface |
| JP3839288B2 (ja) | 2001-09-12 | 2006-11-01 | 株式会社ルネサステクノロジ | メモリカード |
| GB0123416D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
| JP2003242470A (ja) * | 2002-02-21 | 2003-08-29 | Sony Corp | 外部接続機器及びホスト機器 |
| US20040064612A1 (en) * | 2002-09-26 | 2004-04-01 | Sandisk Corporation | Method and system for using a memory card protocol inside a bus protocol |
| US6917992B2 (en) * | 2002-09-30 | 2005-07-12 | Intel Corporation | Method and apparatus for efficient command queuing within a serial ATA environment |
| WO2004036440A1 (ja) | 2002-10-16 | 2004-04-29 | Matsushita Electric Industrial Co., Ltd. | Ｉｃカード、データ転送装置、データ転送方法及びデータ転送方法のプログラム |
| US6977656B1 (en) * | 2003-07-28 | 2005-12-20 | Neomagic Corp. | Two-layer display-refresh and video-overlay arbitration of both DRAM and SRAM memories |
| US8429313B2 (en) * | 2004-05-27 | 2013-04-23 | Sandisk Technologies Inc. | Configurable ready/busy control |
| US7466588B2 (en) * | 2004-10-07 | 2008-12-16 | Nokia Corporation | Method for improving programming speed in memory devices |
| US7565469B2 (en) * | 2004-11-17 | 2009-07-21 | Nokia Corporation | Multimedia card interface method, computer program product and apparatus |
-
2005
- 2005-10-14 US US11/250,711 patent/US7565469B2/en active Active
- 2005-11-03 CA CA2587681A patent/CA2587681C/en active Active
- 2005-11-03 CA CA2723056A patent/CA2723056C/en active Active
- 2005-11-03 MX MX2007005812A patent/MX2007005812A/es active IP Right Grant
- 2005-11-03 DE DE602005023049T patent/DE602005023049D1/de active Active
- 2005-11-03 JP JP2007540733A patent/JP4739349B2/ja active Active
- 2005-11-03 KR KR1020077013441A patent/KR100919159B1/ko active IP Right Grant
- 2005-11-03 RU RU2007119309/08A patent/RU2416819C2/ru not_active IP Right Cessation
- 2005-11-03 EP EP05799469A patent/EP1820110B1/en active Active
- 2005-11-03 AU AU2005305564A patent/AU2005305564B2/en active Active
- 2005-11-03 BR BRPI0519042-8A patent/BRPI0519042A2/pt not_active IP Right Cessation
- 2005-11-03 AT AT05799469T patent/ATE478386T1/de not_active IP Right Cessation
- 2005-11-03 WO PCT/IB2005/003279 patent/WO2006054136A1/en active Application Filing
-
2008
- 2008-05-23 HK HK08105728.0A patent/HK1110971A1/xx unknown
Non-Patent Citations (1)
| Title |
|---|
| «The I2C-BUS specification, version 2.1», 01.2000, найденный по ссылке в Интернет (http://www.nxp.com/acrobat_download/literature/9398/39340011.pdf). * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE602005023049D1 (de) | 2010-09-30 |
| HK1110971A1 (en) | 2008-07-25 |
| JP2008521080A (ja) | 2008-06-19 |
| WO2006054136A8 (en) | 2007-08-02 |
| CA2723056A1 (en) | 2006-05-26 |
| MX2007005812A (es) | 2007-07-20 |
| JP4739349B2 (ja) | 2011-08-03 |
| WO2006054136A1 (en) | 2006-05-26 |
| EP1820110A1 (en) | 2007-08-22 |
| AU2005305564B2 (en) | 2010-07-15 |
| CA2723056C (en) | 2014-01-07 |
| US20060103948A1 (en) | 2006-05-18 |
| RU2007119309A (ru) | 2008-12-27 |
| EP1820110B1 (en) | 2010-08-18 |
| BRPI0519042A2 (pt) | 2008-12-23 |
| KR100919159B1 (ko) | 2009-09-28 |
| AU2005305564A1 (en) | 2006-05-26 |
| US7565469B2 (en) | 2009-07-21 |
| CA2587681A1 (en) | 2006-05-26 |
| KR20070086197A (ko) | 2007-08-27 |
| CA2587681C (en) | 2012-01-10 |
| ATE478386T1 (de) | 2010-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2416819C2 (ru) | Способ, компьютерный программный продукт и устройство для соединения с картой памяти | |
| CN106874224B (zh) | 自动搬运且适应器件的多线SPI-Flash控制器 | |
| US6393576B1 (en) | Apparatus and method for communication between integrated circuit connected to each other by a single line | |
| US7162556B2 (en) | Matrix type bus connection system and power reduction method therefor | |
| KR100958850B1 (ko) | 플래시 메모리의 작동을 모니터링하기 위한 디바이스 및방법 | |
| KR102493964B1 (ko) | 스토리지 컨트롤러, 그것을 포함하는 스토리지 장치, 및 스토리지 컨트롤러의 동작 방법 | |
| US7725621B2 (en) | Semiconductor device and data transfer method | |
| JP2008521080A5 (ru) | ||
| CN115858431A (zh) | 数据传输控制方法、控制器及电子设备 | |
| JP2008015876A (ja) | データアクセスシステム、データアクセス装置、データアクセス集積回路及びデータアクセス方法 | |
| JP2000293485A (ja) | 通信インターフェース | |
| US8166228B2 (en) | Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods | |
| CN100527113C (zh) | 多媒体卡接口方法、计算机程序产品和装置 | |
| CN113553000B (zh) | 降低集成电路功耗的方法及其控制电路 | |
| JP3447035B2 (ja) | 試験パターン発生器 | |
| CN114925013A (zh) | 一种基于cpld的i2c信号透传方法、设备及介质 | |
| JP2000267823A (ja) | プリンタ装置 | |
| CN117215490A (zh) | 降低集成电路功耗的方法及其介质接口控制器 | |
| JPS61201565A (ja) | 印字制御方式 | |
| JP2001195298A (ja) | 不揮発メモリ書込方法 | |
| JPH09319696A (ja) | 記憶装置アクセスシステム | |
| CN102508801A (zh) | 主机驱动装置和方法及传输控制装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20171104 |