JP2000267823A - プリンタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 プリンタ装置主導でプリンタ装置の動作状態
をホストに通知することによりスループットの低下を防
止する。 【解決手段】 ＣＰＵ２の制御に基づいてホスト１３に
対して送信すべきインターフェース信号を制御するデー
タ制御回路４と、ホスト１３から送信されたインターフ
ェース信号の変化をＣＰＵ２に通知するとともに、ＣＰ
Ｕ２にてホスト１３から送信されてきたインタフェース
信号に基づいて設定される時間によって、データ制御回
路４にて制御されたインターフェース信号のホスト１３
に対する送信を制御する送信制御回路５とを設け、ホス
ト１３からのデータ送信の要求の有無に関わらず、プリ
ンタ装置１が主導となって、ホスト１３から送信されて
きたインタフェース信号に基づいてプリンタ装置１内に
て設定された時間にてホストに対してインターフェース
信号を送信する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホストとの間にて
インターフェース信号を送受信することによりホストに
対して動作状態を通知するプリンタ装置に関する。

【０００２】

【従来の技術】従来より、プリンタ装置の動作状態をホ
ストに対してリアルタイムに通知するためには、双方向
通信ユーティリティが使用されている。インターフェー
スにはＩＥＥＥ１２８４に準拠した双方向パラレルイン
ターフェースが使用され、プリンタ装置の動作状態等が
数バイトから数千バイトのデータとしてホストとプリン
タ装置間で通信されている。

【０００３】上述した通信方法においては、ホスト主導
によって行われ、ホストから送信されたインターフェー
ス信号の変化に対し、プリンタ装置から送信されるイン
ターフェース信号を特定の時間（０〜３５ｍｓ）内で変
化させながらデータを送信し、該データによってプリン
タ装置の動作状態がホストに通知されている。このと
き、プリンタ装置から送信された複数バイトのデータに
よってプリンタ装置の動作状態がホストに通知されてい
る。

【０００４】ここで、シリアルプリンタにおいては、Ｉ
ＥＥＥ１２８４のニブルモードと呼ばれるインターフェ
ースを用いてホストに対するデータ送信が行われてい
る。この送信方法においては、データの送信用としてイ
ンターフェース信号線４本と、データがセットされたこ
とをホストに通知するためのインターフェース信号線１
本との合計５本のインターフェース信号線が用いられて
プリンタ装置からホストに対してデータの送信が行われ
ているため、プリンタ装置からホストに対して１バイト
（８ビット）のデータを送信する場合、２回に分けてデ
ータが送信される。

【０００５】

【発明が解決しようとする課題】上述したような従来の
ものにおいては、プリンタ装置からホストに対して１バ
イト（８ビット）のデータを送信する場合、２回に分け
てデータが送信されるため、インターフェース信号線５
本の設定を２回行わなければならず、プリンタ装置内の
ＣＰＵにおける負担が大きく、また、複数バイトのデー
タを送信する場合に時間もかかる。

【０００６】ここで、ホストからはプリンタ装置の動作
状態に関係なくプリンタ装置に対して定期的に最新の動
作状態等のデータ送信が要求されるが、ドットシリアル
プリンタにおいては、ホストとの間におけるインターフ
ェース処理よりも印刷処理を優先する必要がある。

【０００７】そのため、印刷動作中においてはホストか
らのインターフェースに対する応答が難しくなり、スル
ープットが低下してしまうという問題点がある。

【０００８】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、プリンタ装
置主導でプリンタ装置の動作状態をホストに通知するこ
とによりスループットの低下を防止することができるプ
リンタ装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明は、ホストとの間にて送受信されるインターフ
ェース信号の処理を行うインターフェース回路と、印刷
動作を制御する印刷制御回路と、前記インターフェース
回路及び前記印刷制御回路を制御するＣＰＵとを有し、
前記ホストとの間にてインタフェース信号を送受信する
ことにより、前記ホストに対して動作状態を通知するプ
リンタ装置において、前記インターフェース回路は、前
記ホストから送信されてきたインタフェース信号に基づ
いて該プリンタ装置内にて設定された時間にて前記ホス
トに対して前記インターフェース信号を送信することを
特徴とする。

【００１０】また、前記インターフェース回路は、前記
ＣＰＵの制御に基づいて前記ホストに対して送信すべき
インターフェース信号を制御するデータ制御回路と、前
記ホストから送信されたインターフェース信号の変化を
前記ＣＰＵに通知するとともに、前記ＣＰＵにて前記ホ
ストから送信されてきたインタフェース信号に基づいて
設定される時間によって、前記データ制御回路にて制御
されたインターフェース信号の前記ホストに対する送信
を制御する送信制御回路とを有することを特徴とする。

【００１１】また、前記データ制御回路は、前記ＣＰＵ
の制御により前記ホストに対して送信されるインターフ
ェース信号が書き込まれる送信バッファと、該送信バッ
ファに書き込まれるインターフェース信号のアドレスを
選択する書込みアドレスセレクタと、前記送信バッファ
に書き込まれたインターフェース信号を前記ホストに対
して送信する際に該インターフェース信号のアドレスを
選択する送信アドレスセレクタとを有することを特徴と
する。

【００１２】また、前記書込みアドレスセレクタと送信
アドレスセレクタとの差分に基づいて前記送信バッファ
内の空き状態を監視するデータ監視回路とを有すること
を特徴とする。

【００１３】また、前記送信制御回路は、前記ホストか
ら送信されたインターフェース信号の変化をイベントと
して検出し、該イベントを前記ＣＰＵ及び前記送信アド
レスセレクタに通知するイベント回路と、該イベント回
路にて前記ホストから送信されたインターフェース信号
の変化が検出された場合に起動し、該インターフェース
信号の変化に対して設定された時間が経過した後にタイ
ムアウト信号を出力するイベントタイマーと、該イベン
トタイマーの起動に基づいて前記送信バッファ内のイン
ターフェース信号を前記ホストに対して送信する送信回
路とを有することを特徴とする。

【００１４】また、前記ホストに送信すべきインターフ
ェース信号を格納しておく記憶手段を有し、該記憶手段
に予め該プリンタ装置の状態を書き込んでおき、該プリ
ンタ装置の状態が変化した場合に、前記ホストからのデ
ータ送信の要求の有無に関わらず、前記記憶手段に書き
込まれた情報を更新しておき、前記ホストからデータ送
信の要求が送られてきた場合に、前記記憶手段に書き込
まれたデータのうち必要なデータのみを前記送信バッフ
ァに書き込むことを特徴とする。

【００１５】また、前記記憶手段に書き込まれたデータ
の前記送信バッファに対する書き込みは、ダイレクトメ
モリアクセスを用いて行うことを特徴とする。

【００１６】（作用）上記のように構成された本発明に
おいては、ホストからのデータ送信の要求の有無に関わ
らず、ホストから送信されてきたインタフェース信号に
基づいてプリンタ装置内にて設定された時間にてホスト
に対してインターフェース信号が送信される。

【００１７】このように、プリンタ装置が主導となっ
て、ホストに対するインターフェース信号の送信が行わ
れるので、プリンタ装置の処理状態に応じて動作状態が
ホストに通知されることとなり、スループットが低下す
ることはない。

【００１８】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００１９】図１は、本発明のプリンタ装置の実施の一
形態を示す図である。

【００２０】本形態は図１に示すように、ホスト１３と
の間にて送受信されるインターフェース信号の処理を行
うインターフェース回路３と、印刷動作を制御する印刷
制御回路１４と、インターフェース回路３及び印刷制御
回路１４を制御するＣＰＵ２とから構成されており、イ
ンターフェース回路３には、ＣＰＵ２の制御に基づいて
ホスト１３に対して送信すべきインターフェース信号を
制御するデータ制御回路４と、ホスト１３から送信され
たインターフェース信号の変化をＣＰＵ２に通知すると
ともに、ＣＰＵ２にてホスト１３から送信されてきたイ
ンタフェース信号に基づいて設定される時間によって、
データ制御回路４にて制御されたインタフェース信号の
ホスト１３に対する送信を制御する送信制御回路５とが
設けられている。

【００２１】また、データ制御回路４は、ＣＰＵ２の制
御によりホスト１３に送信するインターフェース信号と
なる送信データが書き込まれる送信バッファ６と、送信
バッファ６に書き込まれるデータのアドレスを選択する
書込みアドレスセレクタ７と、送信バッファ６に書き込
まれたデータをホスト１３に対して送信する際に該デー
タのアドレスを選択する送信アドレスセレクタ８と、書
込みアドレスセレクタ７と送信アドレスセレクタ８との
差分に基づいて送信バッファ６内の空き状態を監視する
データ監視回路９とから構成されている。

【００２２】また、送信制御回路５は、ホスト１３から
送信されたインターフェース信号の変化をイベントとし
て検出し、該イベントをＣＰＵ２及び送信アドレスセレ
クタ８に通知するイベント回路１２と、イベント回路１
２にてホスト１３から送信されたインターフェース信号
の変化が検出された場合に起動し、該インターフェース
信号の変化に対して０〜３５ｍｓの間で任意に設定され
た時間が経過した後にタイムアウト信号を出力するイベ
ントタイマー１０と、イベントタイマー１０の起動に基
づいて送信バッファ６内のデータをインターフェース信
号としてホスト１３に対して送信する送信回路１１とか
ら構成されている。

【００２３】以下に、上記のように構成されたプリンタ
装置におけるインターフェース信号の送受信動作につい
て説明する。

【００２４】図２は、図１に示したプリンタ装置におけ
るインターフェース信号の送受信動作を説明するための
タイミングチャートである。

【００２５】まず、ｔ１よりも前に、イベント回路１２
においてホスト１３から送信されたインターフェース信
号の変化が検出されると、該変化がイベントとしてＣＰ
Ｕ２に通知される。

【００２６】すると、ＣＰＵ２において、ホスト１３か
ら送信されたＡＵＴＯＦＥＥＤ信号の変化点からプリン
タ装置１のＡＣＫ信号の変化点までの時間がイベントタ
イマー１０に設定されるとともに、レジスタ（不図示）
またはＲＡＭ（不図示）に格納されている送信データが
送信バッファ６に送信バッファ６のバイト数分書き込ま
れる。

【００２７】また、このとき、書込みアドレスセレクタ
７により、複数バイトある送信バッファ６のレジスタの
アドレスが順番に切り替えられる。

【００２８】その後、イベント回路１２において、ホス
ト１３のイベントｔ１の発生が検出されると、イベント
ｔ１の発生がイベントタイマー１０、ＣＰＵ２及び送信
アドレスセレクタ８に通知され、イベントタイマー１０
が起動する。

【００２９】イベントタイマー１０が起動すると、送信
バッファ６に書き込まれたデータのうち、送信アドレス
セレクタ８によって選択される１バイト分のデータが送
信回路１１に取り込まれる。

【００３０】次に、送信回路１１において、取り込まれ
た１バイトのデータが４ビットずつに分割され、ホスト
１３から送信されてきたインターフェース信号に基づい
て設定されたｔ２のタイミングで下位４ビットがインタ
ーフェース信号のＢＵＳＹ、ＰＥ、ＳＥＬＥＣＴ、ＦＡ
ＵＬＴに出力される。

【００３１】その後、イベントタイマー１０に設定され
た時間が経過すると、イベントタイマー１０からタイム
アウト信号が出力される。

【００３２】すると、送信回路１１において、ｔ３のタ
イミングでＡＣＫがＬになるように制御される。

【００３３】次に、イベント回路１２において、ホスト
１３のイベントｔ４の発生が検出されると、イベントｔ
４の発生がイベントタイマー１０及びＣＰＵ２に通知さ
れ、イベントタイマー１０が起動する。

【００３４】次に、送信回路１１において、ホスト１３
から送信されてきたインターフェース信号に基づいて設
定されたｔ５のタイミングで送信データがインターフェ
ース信号として出力される。

【００３５】その後、イベントタイマー１０に設定され
た時間が経過すると、イベントタイマー１０からタイム
アウト信号が出力される。

【００３６】すると、送信回路１１において、ｔ６のタ
イミングでＡＣＫがＨになるように制御される。

【００３７】同様に、イベント回路１２において、ホス
ト１３のイベントｔ７の発生が検出されると、イベント
ｔ７の発生がイベントタイマー１０及びＣＰＵ２に通知
され、イベントタイマー１０が起動する。

【００３８】イベントタイマー１０が起動すると、送信
回路１１に取り込まれている上位４ビットが、ホスト１
３から送信されてきたインターフェース信号に基づいて
設定されたｔ８のタイミングでインターフェース信号の
ＢＵＳＹ、ＰＥ、ＳＥＬＥＣＴ、ＦＡＵＬＴに出力され
る。

【００３９】その後、イベントタイマー１０に設定され
た時間が経過すると、イベントタイマー１０からタイム
アウト信号が出力される。

【００４０】すると、送信回路１１において、ｔ９のタ
イミングでＡＣＫがＬになるように制御される。

【００４１】次に、イベント回路１２において、ホスト
１３のイベントｔ１０の発生が検出されると、イベント
ｔ１０の発生がイベントタイマー１０、ＣＰＵ２及び送
信アドレスセレクタ８に通知され、イベントタイマー１
０が起動する。

【００４２】次に、送信回路１１において、ホスト１３
から送信されてきたインターフェース信号に基づいて設
定されたｔ１１のタイミングで送信データがインターフ
ェース信号として出力される。

【００４３】その後、イベントタイマー１０に設定され
た時間が経過すると、イベントタイマー１０からタイム
アウト信号が出力される。

【００４４】すると、送信回路１１において、ｔ１２の
タイミングでＡＣＫがＨになるように制御される。

【００４５】また、送信アドレスセレクタ８において
は、イベントｔ１０の発生が通知されると、１バイト分
のデータの送信が完了したと判断され、送信バッファ６
内のデータを読み出すためのアドレスが切り替えられ
る。

【００４６】上述したｔ１からｔ１２の動作が送信バイ
ト数分繰り返し行われる。

【００４７】なお、データ監視回路９においては、送信
バッファ６の空き状態が監視されており、ＣＰＵ２が印
刷処理に負担とならないときに空きバイト数の送信デー
タが送信バッファ６に書き込まれる。

【００４８】（他の実施の形態）ホストに送信すべき複
数のバイトデータを格納しておく記憶手段であるレジス
タを設け、該レジスタに予めプリンタ装置の状態を書き
込んでおき、プリンタ装置の状態が変化した場合に、ホ
ストからのデータ送信の要求の有無に関わらず、該レジ
スタに書き込まれた情報を更新しておき、ホストからデ
ータ送信の要求が送られてきた場合に、該レジスタに書
き込まれたデータのうち必要なデータのみをＤＭＡ（ダ
イレクトメモリアクセス）を用いて送信バッファに書き
込む構成とすることも考えられる。

【００４９】これにより、処理速度の向上を図ることが
できるとともに、ＣＰＵ処理の負担が軽減される。

【００５０】

【発明の効果】以上説明したように本発明においては、
ホストからのデータ送信の要求の有無に関わらず、プリ
ンタ装置が主導となって、ホストから送信されてきたイ
ンタフェース信号に基づいてプリンタ装置内にて設定さ
れた時間にてホストに対してインターフェース信号が送
信される構成としたため、プリンタ装置の処理状態に応
じて動作状態がホストに通知されることとなり、スルー
プットの低下を防止することができる。

【図面の簡単な説明】

【図１】本発明のプリンタ装置の実施の一形態を示す図
である。

【図２】図１に示したプリンタ装置におけるインターフ
ェース信号の送受信動作を説明するためのタイミングチ
ャートである。

【符号の説明】

１ プリンタ ２ ＣＰＵ ３ インターフェース回路 ４ データ制御回路 ５ 送信制御回路 ６ 送信バッファ ７ 書込みアドレスセレクタ ８ 送信アドレスセレクタ ９ データ監視回路 １０ イベントタイマー １１ 送信回路 １２ イベント回路 １３ ホスト １４ 印刷制御回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ホストとの間にて送受信されるインター
   フェース信号の処理を行うインターフェース回路と、印
   刷動作を制御する印刷制御回路と、前記インターフェー
   ス回路及び前記印刷制御回路を制御するＣＰＵとを有
   し、前記ホストとの間にてインタフェース信号を送受信
   することにより、前記ホストに対して動作状態を通知す
   るプリンタ装置において、 前記インターフェース回路は、前記ホストから送信され
   てきたインタフェース信号に基づいて該プリンタ装置内
   にて設定された時間にて前記ホストに対して前記インタ
   ーフェース信号を送信することを特徴とするプリンタ装
   置。
2. 【請求項２】 請求項１に記載のプリンタ装置におい
   て、 前記インターフェース回路は、 前記ＣＰＵの制御に基づいて前記ホストに対して送信す
   べきインターフェース信号を制御するデータ制御回路
   と、 前記ホストから送信されたインターフェース信号の変化
   を前記ＣＰＵに通知するとともに、前記ＣＰＵにて前記
   ホストから送信されてきたインタフェース信号に基づい
   て設定される時間によって、前記データ制御回路にて制
   御されたインターフェース信号の前記ホストに対する送
   信を制御する送信制御回路とを有することを特徴とする
   プリンタ装置。
3. 【請求項３】 請求項２に記載のプリンタ装置におい
   て、 前記データ制御回路は、 前記ＣＰＵの制御により前記ホストに対して送信される
   インターフェース信号が書き込まれる送信バッファと、 該送信バッファに書き込まれるインターフェース信号の
   アドレスを選択する書込みアドレスセレクタと、 前記送信バッファに書き込まれたインターフェース信号
   を前記ホストに対して送信する際に該インターフェース
   信号のアドレスを選択する送信アドレスセレクタとを有
   することを特徴とするプリンタ装置。
4. 【請求項４】 請求項３に記載のプリンタ装置におい
   て、 前記データ制御回路は、 前記書込みアドレスセレクタと送信アドレスセレクタと
   の差分に基づいて前記送信バッファ内の空き状態を監視
   するデータ監視回路とを有することを特徴とするプリン
   タ装置。
5. 【請求項５】 請求項３または請求項４に記載のプリン
   タ装置において、 前記送信制御回路は、 前記ホストから送信されたインターフェース信号の変化
   をイベントとして検出し、該イベントを前記ＣＰＵ及び
   前記送信アドレスセレクタに通知するイベント回路と、 該イベント回路にて前記ホストから送信されたインター
   フェース信号の変化が検出された場合に起動し、該イン
   ターフェース信号の変化に対して設定された時間が経過
   した後にタイムアウト信号を出力するイベントタイマー
   と、 該イベントタイマーの起動に基づいて前記送信バッファ
   内のインターフェース信号を前記ホストに対して送信す
   る送信回路とを有することを特徴とするプリンタ装置。
6. 【請求項６】 請求項３乃至５のいずれか１項に記載の
   プリンタ装置において、 前記ホストに送信すべきインターフェース信号を格納し
   ておく記憶手段を有し、 該記憶手段に予め該プリンタ装置の状態を書き込んでお
   き、該プリンタ装置の状態が変化した場合に、前記ホス
   トからのデータ送信の要求の有無に関わらず、前記記憶
   手段に書き込まれた情報を更新しておき、前記ホストか
   らデータ送信の要求が送られてきた場合に、前記記憶手
   段に書き込まれたデータのうち必要なデータのみを前記
   送信バッファに書き込むことを特徴とするプリンタ装
   置。
7. 【請求項７】 請求項６に記載のプリンタ装置におい
   て、 前記記憶手段に書き込まれたデータの前記送信バッファ
   に対する書き込みは、ダイレクトメモリアクセスを用い
   て行うことを特徴とするプリンタ装置。