JP3198251B2

JP3198251B2 - 情報通信端末

Info

Publication number: JP3198251B2
Application number: JP08716396A
Authority: JP
Inventors: 篤志大谷
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-03-15
Filing date: 1996-03-15
Publication date: 2001-08-13
Anticipated expiration: 2016-03-15
Also published as: JPH09252379A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部装置との間で
外部インタフェイス手段を介してデータ通信を行う情報
通信端末に関する。

【０００２】

【従来の技術】一般的に、パーソナルコンピュータ（以
下、パソコンという）などの端末とその周辺機器との間
の接続に用いられるインタフェイスとしては、双方向通
信が可能なＲＳ２３２Ｃ、ＲＳ４２２Ｃなどのシリアル
インタフェイスと、セントロニクスインタフェイスとし
て知られている片方向通信が可能なパラレルインタフェ
イスとがある。

【０００３】従来、これらのインタフェイスを用いてパ
ソコンなどの端末とファクシミリ装置プリンタなどの周
辺機器との間で双方向通信を可能にするために、以下の
方法が行われている。

【０００４】まず、その一つの方法としては、ＲＳ２３
２Ｃ、ＲＳ４２２などのシリアルインタフェイスを用い
る方法がある。

【０００５】また他の一つの方法としては、例えば、パ
ソコンのデータをパラレルインタフェイスの制御によっ
てセントロニクスポートを介して例えばプリンタへ転送
し、プリンタからのデータはパラレルインタフェイスの
制御によってステータスラインを介してパソコンへ送信
するなど、独自のインタフェイス制御仕様によるシリア
ル通信方法がある。

【０００６】さらに他の一つの方法としては、パラレル
ポート、シリアルポートの各ポートを併用し、パソコン
のデータをパラレルインタフェイスの制御によってセン
トロニクスポートを介してプリンタへ転送し、プリンタ
からのデータはシリアルポートを介してパソコンへ送信
する方法がある。

【０００７】

【発明が解決しようとする課題】しかし、上述のＲＳ２
３２Ｃ、ＲＳ４２２などのシリアルインタフェイスを用
いる方法において、シリアルインタフェイスの内のＲＳ
２３２Ｃは、パソコンなどに標準的に搭載されている
が、このＲＳ２３２Ｃでは、通信速度の上限が規格上１
９．２Ｋｂｉｔ／ｓに制限されているから、高速のデー
タ通信に不向きである。これに対し、ＲＳ４２２は高速
のデータ通信可能なインタフェイスであるが、このＲＳ
４２２のパソコンなどへの搭載は一般に標準仕様でな
い。

【０００８】また、パラレルインタフェイスによる双方
向通信方法では、プリンタなどの周辺機器側からのデー
タ転送速度が遅いから、この通信方法を周辺機器のステ
ータス情報の通信に利用することは可能であるが、周辺
機器側から例えば画像データなどの大量のデータをパソ
コンに送信することには実用上無理がある。

【０００９】このパラレルインタフェイスによる双方向
通信を高速化するために、近年、ＩＥＥＥ−Ｐ１２８４
・双方向パラレルポートインタフェイスの規格が勧告化
される状況にあり、パソコン側では、この規格に対応す
る準備が進められているが、この規格に対するプリン
タ、ファクシミリ装置などの周辺機器の対応化などは、
成されていない。

【００１０】本発明の目的は、パーソナルコンピュータ
などの外部装置との間でＩＥＥＥ−Ｐ１２８４の規格に
準拠したパラレルインタフェイスによる高速な双方向通
信を可能とする情報通信端末を提供することにある。

【００１１】

【課題を解決するための手段】請求項１記載の発明は、
外部装置との間でデータ通信を行う情報通信端末におい
て、前記外部装置に対し、ＩＥＥＥ−Ｐ１２８４に規定
の双方向パラレルポートインタフェイス規格に準拠した
ハンドシェイクおよびデータ転送動作を可能とするイン
タフェイスを構成する外部インタフェイス手段と、前記
外部装置との間で構築されるシステムに対する制御を行
う制御手段と、画像などのデータを蓄積するデータ蓄積
手段と、前記外部インタフェイス手段と前記データ蓄積
手段との間におけるデータ転送の終了を前記外部インタ
フェイス手段に通知するデータ転送終了通知手段とを備
えることを特徴とする。

【００１２】請求項２記載の発明は、請求項１記載の情
報通信端末において、前記外部インタフェイス手段は、
前記外部装置に対する送受信データのバッファリングを
行うためのデータバッファ手段と、前記データバッファ
手段における前記外部装置への送信データの有無を監視
するデータバッファ監視手段と、前記データ転送終了手
段から最終データの転送終了通知を受けると、前記デー
タバッファ監視手段の監視結果に応じて前記システムに
対しデータ転送終了を通知する内部データ転送終了手段
とを有することを特徴とする。

【００１３】請求項３記載の発明は、請求項２記載の情
報通信端末において、前記外部インタフェイス手段は、
前記データ転送終了手段から最終データの転送終了通知
を受けると、前記データバッファ監視手段の監視結果に
応じて前記外部装置へ前記インタフェイスを介してデー
タ転送終了を通知する外部データ転送終了手段を有する
ことを特徴とする。

【００１４】請求項４記載の発明は、請求項２または３
記載の情報通信端末において、前記データバッファ監視
手段は、前記データバッファ手段における受信データを
格納する空き領域の有無を前記外部装置への送信データ
の有無とともに監視することを特徴とする。

【００１５】請求項５記載の発明は、請求項２ないし４
のいずれか１つに記載の情報通信端末において、前記外
部インタフェイス手段は、複数のデータ転送モードの中
から設定されたデータ転送モードに対し、そのデータ送
受の制御を行うデータ転送制御手段を有することを特徴
とする。

【００１６】請求項６記載の発明は、請求項５記載の情
報通信端末において、前記各データ転送モードは、バイ
ト単位のデータ転送毎に、応答指示を行うことによって
連続したデータ転送を行うモードと、データ送信時に前
記データバッファ監視手段の監視結果から前記データバ
ッファ手段に送信データが存在すると判定されると、デ
ータ受信時に前記データバッファ監視手段の監視結果か
ら前記データバッファ手段に受信データに対する空き領
域が存在すると判定されると、それぞれ自動的にデータ
の送受を行うモードとからなることを特徴とする。

【００１７】請求項７記載の発明は、請求項５または６
記載の情報通信端末において、前記外部インタフェイス
手段は、前記複数のデータ転送モードの中から所定のデ
ータ転送モードを設定するモード設定手段を有すること
を特徴とする。

【００１８】請求項８記載の発明は、請求項２ないし７
のいずれか１つに記載の情報通信端末において、前記外
部インタフェイス手段は、前記外部装置との間における
データ転送速度を制限するように、前記外部装置との間
のハンドシェイクタイミングを制御するとともに、前記
インタフェイス上の最大データ転送速度を規定する転送
速度規定手段を有することを特徴とする。

【００１９】請求項９記載の発明は、請求項２ないし８
のいずれか１つに記載の情報通信端末において、前記外
部インタフェイス手段は、前記データ蓄積手段と前記デ
ータバッファ手段との間における直接アクセス転送動作
を制御するＤＭＡ制御手段を有することを特徴とする。

【００２０】請求項１０記載の発明は、請求項９記載の
情報通信端末において、前記外部インタフェイス手段
は、前記ＤＭＡ制御手段に対し前記データ蓄積手段と前
記データバッファ手段との間における直接アクセス転送
動作を要求するＤＭＡ要求手段を有することを特徴とす
る。

【００２１】請求項１１記載の発明は、請求項２ないし
９のいずれか１つに記載の情報通信端末において、前記
外部インタフェイス手段は、前記データ転送動作などに
伴う複数の割込み要因によって単一の割込み信号を生成
する割込み信号生成手段と、バス駆動の解除が必要な状
態発生時に強制的にバス解放を行うバス解放手段と、送
受信動作の停止が必要な状態発生時に、強制的に送受信
を停止させる停止手段とを有することを特徴とする。

【００２２】請求項１２記載の発明は、請求項１１記載
の情報通信端末において、前記割込み信号生成手段は、
前記割込み信号によって生じる割込みの最低間隔を規定
するように前記割込み信号の出力を遅延させることを特
徴とする。

【００２３】請求項１３記載の発明は、請求項１１記載
の情報通信端末において、前記割込み信号生成手段は、
前記割込み信号による割込みステータスの構成を段階的
に切り換えることを特徴とする。

【００２４】請求項１４記載の発明は、請求項１１記載
の情報通信端末において、前記割込み信号生成手段は、
前記割込み信号を１度生成すると、再起動トリガ入力ま
で状態を停止状態に保持することを特徴とする。

【００２５】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。

【００２６】図１は本発明の実施の一形態の情報通信端
末を構成するファクシミリ装置の主要部構成を示すブロ
ック図である。

【００２７】ファクシミリ装置は、図１に示すように、
電話回線に接続されている網制御装置（以下、ＮＣＵと
いう）１０５と、外部装置例えばコンピュータ（以下、
パソコンという）とを双方向に通信可能に接続するパラ
レルインタフェイス（以下、パラレルｉ／ｆという）と
を備える。

【００２８】ＮＣＵ１０５は、電話網をデータ通信など
に使用するための回線端末へ接続するなどの電話交換網
の接続制御を行う。

【００２９】ＮＣＵ１０５にはモデム１０６が接続され
ている。モデム１０６は、電話回線を介して相手先ファ
クシミリ装置に送信される送信系からの送信データに対
する変調と、電話回線を介して相手先ファクシミリ装置
から受信される受信系への受信データに対する復調とを
行う。この変調処理および復調処理は、例えばＩＴＵ−
Ｔ勧告Ｖ．８，Ｖ．２１，Ｖ．２７ter，Ｖ．２９，
Ｖ．１７，Ｖ．３４に基づき行われる。この変調、復調
処理の内容は主制御部１０９からシステムバスを介して
与えられる信号によって指示され、この指示された変
調、復調処理によって伝送モードが決定される。

【００３０】パラレルｉ／ｆは、ＩＥＥＥ−Ｐ１２８４
に規定の双方向パラレルポートインタフェイス規格に準
拠したハンドシェイクおよびデータ転送動作を可能とす
るためのインタフェイスからなる。パラレルｉ／ｆは、
ｉ／ｆ出力ステータス信号ＳＴＳＯ−４：０（０−４）
を出力するラインと、ｉ／ｆ入力ステータス信号ＳＴＳ
Ｉ−３：０（０−３）を入力するラインと、ｉ／ｆパラ
レルデータバス（８）とを有する。ｉ／ｆ出力ステータ
ス信号ＳＴＳＯ−４：０、ｉ／ｆ入力ステータス信号Ｓ
ＴＳＩ−３：０の各ステータス信号は、データ転送にお
ける動作モードに応じて入出力される。なお、このデー
タ転送における動作モードについては後述する。

【００３１】パソコンからパラレルｉ／ｆを介して転送
されたデータは、バッファＩＣ１０１に一旦保持された
後にパラレルポート制御部１０２に送出され、パラレル
ポート制御部１０２から送出された送信系からの送信デ
ータはバッファＩＣ１０１に一旦保持された後にパラレ
ルｉ／ｆを介してパソコンに転送される。

【００３２】パラレルポート制御部１０２は、後述す
る、割り込み要求信号ＩＮＴＰＩＦの発生を遅延させる
ための割り込み要求遅延信号クロックＩＮＴＤＣＫに同
期を取りながらバッファＩＣ１０１に対しパラレルｉ／
ｆのｉ／ｆパラレルデータバスの活性を指示するｉ／ｆ
パラレルバスイネーブル信号ＸＰＩＦＥＮと、ｉ／ｆパ
ラレルデータバスの入出力方向を指示するためのバス方
向信号ＰＩＦＤＩＲとをバッファＩＣ１０１に、ＤＭＡ
転送要求信号ＤＭＡＲＥＱ２を後述するＤＭＡ制御部１
０７にそれぞれ出力するとともに、最終の送信データ転
送終了を示す最終データ転送終了信号ＬＡＳＴを入力す
る。

【００３３】送信系は、送信原稿から画像を読み取る読
取り部１０３を有し、受信系は相手先ファクシミリ装置
からの受信データまたはパソコンからの受信データを記
録する記録部１１０を有する。

【００３４】読取り部１０３で読み取られた画像データ
は、相手先ファクシミリ装置またはパソコンへの送信デ
ータとしてＣＯＤＥＣ１０４に与えられる。ＣＯＤＥＣ
１０４は与えられた送信データを符号化し、その符号化
された送信データを画像メモリ１０８に書き込むととも
に、画像メモリ１０８に格納された送信データを読み出
し、復号化する。ＣＯＤＥＣ１０４は、上述の送信デー
タの符号化／復号化とともに、相手先ファクシミリ装置
またはパソコンからの受信データの符号化／復号化を行
う。すなわち画像メモリ１０８には、符号化された送信
データおよび受信データが格納されている。

【００３５】画像メモリ１０８に格納されている送信デ
ータは、設定されたモードに応じて、ＣＯＤＥＣ１０４
による復号化後にシステムバスを介してパラレルポート
制御部１０２またはモデム１０６に送出される。

【００３６】ＣＯＤＥＣ１０４による送受信データの画
像メモリ１０８への読出し、書込制御、画像メモリ１０
８に対するＤＭＡ転送制御、および各部からのＤＭＡ転
送要求に対する主制御部１０９とのバス使用調停は、Ｄ
ＭＡ制御部１０７で行われる。ＤＭＡ制御部１０７によ
るＤＭＡ転送制御および各部からのＤＭＡ転送要求に対
する主制御部１０９とのバス使用調停には、ＤＭＡ転送
要求信号ＤＭＡＲＥＱ１，ＤＭＡＲＥＱ２およびＤＭＡ
転送要求受付信号ＸＤＭＡＡＣＫ１，ＸＤＭＡＡＣＫ２
と、バス使用要求信号ＨＬＤＲＥＱおよびバス使用要求
受付信号ＸＨＬＤＡＣＫとが用いられる。ＤＭＡ転送要
求信号ＤＭＡＲＥＱ１およびＤＭＡ転送要求受付信号Ｘ
ＤＭＡＡＣＫ１はＣＯＤＥＣ１０４とＤＭＡ制御部１０
７との間でやり取りされ、ＤＭＡ転送要求信号ＤＭＡＲ
ＥＱ２およびＤＭＡ転送要求受付信号ＸＤＭＡＡＣＫ２
はパラレルポート制御部１０２とＤＭＡ制御部１０７と
の間でやり取りされる。バス使用要求信号ＨＬＤＲＥＱ
およびバス使用要求受付信号ＸＨＬＤＡＣＫは、主制御
部１０９とＤＭＡ制御部１０７との間でやり取りされ
る。

【００３７】主制御部１０９はシステム全体の制御を行
うとともに、割り込み要求信号ＩＮＴＩＰＦに基づき割
り込みに対する動作切換制御を行う。

【００３８】主制御部１０９にはシステムのモード設定
などの設定操作を行うための指示が操作部１１１から与
えられる。

【００３９】次に、パラレルポート制御部１０２および
動作について説明する。

【００４０】まず、パラレルポート制御部１０２の構成
について図２を参照しながら説明する。図２は図１のフ
ァクシミリ装置におけるパラレルポート制御部の構成を
示すブロック図である。

【００４１】パラレルポート制御部１０２は、図２に示
すように、システムバスに接続されるレジスタ２１０
と、パラレルｉ／ｆに接続されるステータス制御部２０
４およびＤＡＴＡバッファ２０６とを有する。

【００４２】レジスタ２１０は、システムバスを介して
主制御部１０９から指示に応じて送受信データおよびモ
ードを指定し、その指定したモードはモード生成部２０
８に与えられる。モード生成部２０８は、指定された送
受信データおよびモードに基づきパラレルポート制御部
１０２における動作モードを指定するＩＦＭＯＤ信号を
生成する。このＩＦＭＯＤ信号は、具体的には、データ
送受信動作、データ転送に関するパソコンとのハンドシ
ェイクの形式を指定する信号からなり、この信号は、Ｄ
ＭＡ要求制御部２０７、ＴＰＩタイマ２０３、ステータ
ス制御部２０４に与えられる。

【００４３】ステータス制御部２０４は、バッファＩＣ
１０１に出力ステータス信号ＳＴＳＯ−４：０を出力す
るとともに、バッファＩＣ１０１に保持されたｉ／ｆ入
力ステータス信号ＳＴＳＩ−３：０を入力する。

【００４４】ＤＡＴＡバッファ２０６は、ｉ／ｆパラレ
ルデータバスおよびバッファＩＣ１０１を介して送受さ
れるデータＤ０−７を一旦保持する。ＤＡＴＡバッファ
２０６に保持されるデータの読出し、書込は、Ｒ／Ｗ制
御部２０９によって制御されるとともに、ＤＡＴＡバッ
ファ２０６に保持されているデータの転送はＤＭＡ要求
制御部２０７で制御される。

【００４５】Ｒ／Ｗ制御部２０９は、上述のＤＡＴＡバ
ッファ２０６に保持されるデータの読出し、書込に対す
る制御とともに、レジスタ２１０に対する制御を行う。

【００４６】ＤＭＡ要求制御部２０７は、ＤＡＴＡバッ
ファ２０６に保持されているデータの転送制御を、受信
制御部２０１または送信制御部２０２が行うハンドシェ
イクに形式に基づき実行される。

【００４７】受信制御部２０１は、レジスタ２１０から
の指示およびステータス制御部２０４のステータス信号
に基づき受信時のデータ転送に関するハンドシェイクを
行い、送信制御部２０２は、レジスタ２１０からの指示
およびステータス制御部２０４のステータス信号に基づ
き送信時のデータ転送に関するハンドシェイクを行う。

【００４８】ＴＰＩタイマ２０３は、送受信時のタイミ
ング信号を生成する。

【００４９】割り込み発生部２０５は、レジスタ２１０
からの指示、ステータス制御部２０４のステータス信号
などに割り込み信号を出力する。

【００５０】次に、パラレルポート制御部１０２におけ
る動作について図３ないし図１０と表１および表２を参
照しながら説明する。図３は図２のパラレルポート制御
部のCompatibirity におけるデータストローブタイミン
グ設定による応答変化を示すタイミングチャート、図４
は図２のパラレルポート制御部のCompatibirity におけ
るBusy-nAck 応答タイミング制御を示すタイミングチャ
ート、図５は図２のパラレルポート制御部のCompatibir
ity におけるnAck応答中のストローブ信号入力時の応答
を示すタイミングチャート、図６は図２のパラレルポー
ト制御部のNIBLLEモードにおけるデータ転送タイミング
を示すタイミングチャート、図７および図８は図２のパ
ラレルポート制御部のNIBLLE/BYTE モードにおけるデー
タ転送制御を示すフローチャート、図９は図２のパラレ
ルポート制御部のBYTEモードにおけるデータ転送タイミ
ングを示すタイミングチャート、図１０は図２のパラレ
ルポート制御部のECP モードにおけるデータ転送タイミ
ングを示すタイミングチャートである。

【００５１】本実施の形態では、ＩＥＥＥ−Ｐ１２８４
規格に規定されるデータ転送方法の内の以下４つの動作
モードに準拠した動作が可能である。

【００５２】（１）Compatibirity モード（２）NIBLLEモード（３）BYTEモード（４）ECP モード（ECP Fwd ／ECP Rev ）これらの各モードにおける入出力ステータス信号（ステ
ータス信号ＳＴＳＯ−４：０、ステータス信号ＳＴＳＩ
−３：０）の信号名の対応は表１に表し、以下の説明は
各モードにおける信号定義に沿って記述する。

【００５３】

【表１】上述の各モードに対応する動作を行うために、パラレル
ポート制御部１０２の動作モードはレジスタ２１０の設
定に従って、モード生成部２０８が生成するＩＦＭＯＤ
信号によって指定される。パラレルポート制御部１０２
は、ＩＦＭＯＤ信号に基づきデータの送受の切換とデー
タ転送に関するパソコンとのハンドシェイクの形式の切
換とを行う。

【００５４】次に、各モード毎のデータ転送動作につい
て説明する。

【００５５】（Compatibirity モード）レジスタ２１０
に対するモード設定を行うことによって、パラレルポー
ト制御部１０２の動作モードはCompatibirity モードに
なる。

【００５６】Compatibirity モードでは、図３に示すよ
うに、データストローブはｎＳｔｒｏｂｅ信号の変化
（立上り、立下り）によって行われ、そのデータストロ
ーブの実行タイミングとしては、ｎＳｔｒｏｂｅ信号の
立上りまたは立下りにいずれかのタイミングを選択する
ことができる。このタイミングの選択はレジスタ２１０
において行われる。

【００５７】例えば、データストローブの実行タイミン
グとしてｎＳｔｒｏｂｅ信号の立上りを選択すると、図
３（ａ）に示すように、ｎＳｔｒｏｂｅ信号の立上りに
対しＢｕｓｙ信号が応答し、Ｂｕｓｙ信号のレベルは
「Ｈ」レベルになる。Ｂｕｓｙ信号の応答に続いて、ｎ
Ａｃｋ信号が応答し、そのレベルは「Ｌ」レベルにな
る。同様に、データストローブの実行タイミングとして
ｎＳｔｒｏｂｅ信号の立下りを選択すると、図３（ｂ）
に示すように、ｎＳｔｒｏｂｅ信号の立下りに対しＢｕ
ｓｙ信号が応答し、それに続いて、ｎＡｃｋ信号が応答
する。

【００５８】Ｂｕｓｙ信号、ｎＡｃｋ信号のそれぞれの
応答タイミングは、ＴＰＩタイマ２０３で指定される時
間Ｔ１（≧０．５μｓ）と、Ｂｕｓｙ信号、ｎＡｃｋ信
号のそれぞれに割り当てられている４ビットのシフトレ
ジスタの設定とによって決定される。

【００５９】ＴＰＩタイマ２０３の時間Ｔ１と４ビット
のシフトレジスタの設定によるＢｕｓｙ信号、ｎＡｃｋ
信号のそれぞれの応答タイミング制御では、ｎＳｔｒｏ
ｂｅ信号の変化（立上り、立下り）に伴いＴＰＩタイマ
２０３のカウントが開始され、各信号に対するシフトレ
ジスタがＴ１時間毎に１ビットシフトし、最上位のビッ
ト値が出現すると、Ｂｕｓｙ信号、ｎＡｃｋ信号が応答
する。

【００６０】例えば、図４（ａ）に示すように、Ｂｕｓ
ｙ信号に対するシフトレジスタが「１１１０」に、ｎＡ
ｃｋ信号に対するシフトレジスタが「０１００」にそれ
ぞれ設定されると、Ｂｕｓｙ信号に対するシフトレジス
タが「１」のビット値を示す毎にＢｕｓｙ信号はその応
答によって「Ｈ」レベルになり、ｎＡｃｋ信号に対する
シフトレジスタが「１」のビット値を示す毎にｎＡｃｋ
信号はその応答によって「Ｌ」レベルになる。

【００６１】また、他の例として、図４（ｂ）に示すよ
うに、Ｂｕｓｙ信号に対するシフトレジスタが「１１０
０」に、ｎＡｃｋ信号に対するシフトレジスタが「０１
１１」にそれぞれ設定されると、Ｂｕｓｙ信号に対する
シフトレジスタの最上ビット値が「１」になる毎にＢｕ
ｓｙ信号は応答し、ｎＡｃｋ信号に対するシフトレジス
タの最上ビット値が「１」になる毎にｎＡｃｋ信号は応
答する。

【００６２】このＴＰＩタイマ２０３の時間Ｔ１と４ビ
ットのシフトレジスタの設定によるＢｕｓｙ信号、ｎＡ
ｃｋ信号のそれぞれの応答タイミング制御は、データバ
ッファ２０６に空き領域がないときには即時に行われ
ず、Ｂｕｓｙステータスを送出することによって待機状
態の設定が行われ、データバッファ２０６に空き領域が
生じると、実行される。

【００６３】このように、この応答タイミング制御で
は、ｎＳｔｒｏｂｅ信号の変化（立上り、立下り）に伴
いＴＰＩタイマ２０３のカウントが開始されるから、Ｂ
ｕｓｙ信号のレベルＬからＨ変化以降の応答タイミング
はｎＳｔｒｏｂｅ信号の変化によらず、最大の受信レー
トを規定することができる。

【００６４】次に、nAck応答中のストローブ信号に対す
る応答について説明する。

【００６５】ホスト側がｎＡＣＫ信号の監視を行わない
時には、１度目のデータストローブに続くＢｕｓｙ，ｎ
Ａｃｋ信号の応答時にＢｕｓｙ信号が「Ｌ」になると、
ｎＡｃｋ信号の応答中でも、次のストローブパルスが送
出される可能性がある。

【００６６】このストローブパルスに対する応答は、Ｂ
ｕｓｙ，ｎＡｃｋ信号応答タイミングの設定が同じで
も、パラレルポート制御部１０２の設定によって２種類
のタイミングで行われる。

【００６７】その応答タイミングの一方としては、図５
（ａ）に示すように、現在行われているｎＡｃｋ信号の
送出終了後、次のＢｕｓｙ，ｎＡｃｋ信号応答動作の起
動をかけるように設定している。この応答タイミング設
定においては、Ｂｕｓｙ，ｎＡｃｋ信号応答動作タイミ
ングを規定するためのシフトレジスタの内容が図中の
「＊」で示すタイミングで更新され、本例では、データ
受信応答の終了時にレジスタの内容が更新される。

【００６８】これに対し、他方の応答タイミングとして
は、図５（ｂ）に示すように、現在行われているｎＡｃ
ｋ信号応答動作をストローブ信号入力によって直ちに終
了し、次のＢｕｓｙ，ｎＡｃｋ信号応答動作を行うよう
に設定している。この応答タイミング設定においては、
Ｂｕｓｙ，ｎＡｃｋ信号応答動作タイミングを規定する
ためのシフトレジスタの内容が図中の「＊」で示すタイ
ミングで更新され、本例では、データ受信時にレジスタ
の内容が更新される。

【００６９】Compatibirity モードには、データ受信時
の処理モードとして次の２つのモードが存在する。

【００７０】（１）マニュアル応答モードこのモード設定時には、データのストローブをハードウ
ェアによって行い、Ｂｕｓｙ，ｎＡｃｋ信号応答動作を
ソフトウェアによって行う。このソフトウェアによる応
答制御の方法としては、信号変化のタイミング生成をソ
フトウェアが行う方法と、ソフトウェアによる応答開始
トリガーの発行によって、ハードウェアが上述のレジス
タ設定に従った、Ｂｕｓｙ，ｎＡｃｋ信号応答動作を行
う方法とがある。

【００７１】（２）自動応答モードこのモードでは、データのストローブに続くＢｕｓｙ，
ｎＡｃｋ信号応答動作をハードウェアによって自動的に
行い、データバッファ２０６に空きが存在する間は連続
したデータ受信を行う。ソフトウェアによってデータバ
ッファ２０６から有効な受信データの読出しのみを行え
ば、連続受信が可能になる。

【００７２】この自動応答モードにＤＭＡ転送モードを
合わせて使用すれば、ソフトウェアによるＤＭＡ制御部
１０７に対する設定を行うのみで、データ受信をハード
ウェアにより自動的に行うことが可能になる。

【００７３】（NIBLLEモード）次に、NIBLLEモードにつ
いて図６ないし図８を参照しながら説明する。

【００７４】パラレルポート制御部２１０の動作モード
は、レジスタ２１０のモード設定によってNIBLLEモード
になる。

【００７５】NIBLLEモードにおけるデータ送信時のステ
ータス応答タイミングは、図６に示すように、ＴＰＩタ
イマ２０３で指定される時間Ｔｐに応じて決定される。

【００７６】例えば、データバッファ２０６へのデータ
書込後、ホスト側のステータスがアイドリングになる
と、下位ＮＩＢＢＬＥがセットされ、ＴＰＩタイマの指
定時間ＴＰ（≧０．５μｓ）経過後にＰｔｒＣｌｋ信号
レベルは「Ｌ］に設定される。

【００７７】ホストからＨｏｓｔＢｕｓｙ信号の応答が
あると、直ちにＰｔｒＣｌｋ信号レベルは「Ｈ］に設定
される。これと同時に、送出ステータスラインの送出信
号はデータからプリンタステータスに切り替えられる。

【００７８】ホストのＨｏｓｔＢｕｓｙ信号レベルが
「Ｌ」になると、上位ＮＩＢＢＬＥのデータがセットさ
れ、Ｔｐ時間経過後にＰｔｒＣｌｋ信号レベルは「Ｌ」
に設定される。ホストからＨｏｓｔＢｕｓｙ信号の応答
があると、その応答があった時点からＴｐ時間経過後
に、送出ステータスラインの送出信号はデータからプリ
ンタステータスに切り替えられる。

【００７９】複数バイトの送信時には上述の処理が繰り
返され、また、Ｔｐ時間を制御することによって、最大
の受信レートを規定することができる。

【００８０】このように、NIBBLEモードでは、データセ
ットおよびＰｔｒＣｌｋ信号送出動作がハードウェアに
よって自動的に行なわれ、データバッファ２０６に有効
な送信データが存在する期間中においては、連続してデ
ータ送信が行われる。この送信データの連続送信動作
は、ソフトウェアによる送信データの書込動作のみ行な
えば、実行される。また、ＤＭＡ転送モードを併せて使
用すれば、ソフトウェアはＤＭＡ制御部１０７の設定を
行うことのみで、データの送信はハードウェアにより自
動的に行われる。

【００８１】次に、NIBBLEモードにおけるデータ開始時
の処理について図７および図８を参照しながら説明す
る。

【００８２】NIBBLEモードでは、データの送信に先立
ち、送信データの有無を宣言する必要がある。データバ
ッファに有効な送信データが存在すれば、ハードウェア
は送信データ有りと判定する。

【００８３】しかし、NIBBLEモードでは、送出ステータ
スラインをデータラインと共用するために、ソフトウェ
アによるステータスラインの操作やハードウェアによる
送信データ有無の判定が、図６の＊印で示されるデータ
転送の一定のタイミングでステータスとして反映されさ
れるから、データ送信に先立ち送信データ有りの宣言を
するための特別の処理が必要になる。

【００８４】図７を参照するに、まず、パラレルポート
制御１０２のモードがＩｎｔｅｒｒｕｐｕｔモードに設
定される（ステップＳ７０１）。このＩｎｔｅｒｒｕｐ
ｕｔモードでは、送出ステータスラインを任意のタイミ
ングで変化させることができる。

【００８５】次いで、送信データがあるか否かの監視が
行われ（ステップＳ７０２）、送信データがあると、送
信データ有りの宣言がレジスタ２１０に出される（ステ
ップＳ７０３）。その宣言を出す処理以降の処理に代わ
る処理としてステップＳ７１１以降の処理またはステッ
プＳ７２１以降の処理が実行される。このステップＳ７
１１以降の処理およびステップＳ７２１以降の処理につ
いては後述する。

【００８６】送信データ有りの宣言を受けたレジスタ２
１０によって送信ステータスの制御が行われ（ステップ
Ｓ７０４）、パラレルポート制御部１０２のモードがNI
BBLEモードに設定される（ステップＳ７０５）。

【００８７】NIBBLEモード設定後、データバッファ２０
６の空き領域を監視しながら（ステップＳ７０６）、そ
の空き領域に送信データの書込が行われる（ステップＳ
７０７）。データバッファ２０６への書き込まれた送信
データが最終データであるとき（ステップＳ７０８）、
送信データなしの宣言がレジスタ２１０に出される（ス
テップＳ７０９）。この最終データの送信後に、宣言に
基づき自動的に転送データなしのステータスが送出さ
れ、処理は終了する。

【００８８】送信データがあると（ステップＳ７０
２）、図８に示すように、送信データ有りの宣言の送出
（ステップＳ７０３）以降の処理に代わる処理として、
まず、データバッファ２０６に送信データが書き込まれ
る（ステップＳ７１１）。

【００８９】次いで、レジスタ２１０によって送信ステ
ータスの制御が行われ（ステップＳ７１２）、パラレル
ポート制御部１０２のモードがNIBBLEモードに設定され
る（ステップＳ７１３）。

【００９０】NIBBLEモード設定後、データバッファ２０
６の空き領域を監視しながら（ステップＳ７１４）、デ
ータバッファ２０６に有効な送信データが存在するよう
に、その空き領域への送信データの書込が行われる（ス
テップＳ７１５）。この送信データの書込動作によっ
て、連続したデータの送信が可能になるとともに、上述
のステップＳ７０３による宣言の代わりにすることがで
きる。

【００９１】送信データがあると（ステップＳ７０
２）、図８に示すように、送信データ有りの宣言の送出
（ステップＳ７０３）以降の処理に代わる処理として、
まず、ＤＭＡ転送を行うようにレジスタ２１０に指示さ
れる（ステップＳ７２１）。

【００９２】次いで、レジスタ２１０によって送信ステ
ータスの制御が行われ（ステップＳ７２２）、パラレル
ポート制御部１０２のモードがNIBBLEモードに設定され
る（ステップＳ７２３）。

【００９３】NIBBLEモード設定後、データバッファ２０
６の空き領域を監視しながら（ステップＳ７１４）、デ
ータバッファ２０６に有効な送信データが存在するよう
に、その空き領域への送信データの書込が行われる（ス
テップＳ７１５）。

【００９４】このＤＭＡ転送使用時には、ＤＭＡ要求制
御部２０７からのＬＡＳＴ信号が有効になり、かつデー
タバッファ２０６の有効データがなくなると、自動的に
転送データ無しのステータスが送出される。

【００９５】（BYTEモード）次に、BYTEモードについて
図７ないし図９を参照しながら説明する。

【００９６】パラレルポート制御部２１０の動作モード
は、レジスタ２１０のモード設定によってBYTEモードに
なる。

【００９７】BYTEモードにおけるデータ送信時のステー
タス応答タイミングは、図９に示すように、ＴＰＩタイ
マ２０３で指定される時間Ｔｐに応じて決定される。

【００９８】例えば、データバッファ２０６へのデータ
書込後、ホスト側のステータスがアイドリングになる
と、データバスにデータがセットされ、ＴＰＩタイマの
指定時間ＴＰ（≧０．５μｓ）経過後にＰｔｒＣｌｋ信
号レベルは「Ｌ］に設定される。

【００９９】ホストからＨｏｓｔＢｕｓｙ信号の応答か
らＴｐ時間経過後にＰｔｒＣｌｋ信号レベルは「Ｈ］に
設定される。ＨｏｓｔＢｕｓｙ信号レベルが「Ｈ」期間
中、ＰｔｒＣｌｋ信号レベルの「Ｌ」から「Ｈ」への立
上りがあると、１バイトの転送が終了する。複数バイト
を送信するときには、ＨｏｓｔＢｕｓｙ信号レベルが
「Ｌ」になることを待ってデータをセットし、以降同じ
処理を繰り返す。また、Ｔｐ時間を制御することによっ
て、最大の受信レートを規定することができる。なお、
図９中の＊印はデータ転送のタイミングを表す。

【０１００】次に、BYTEモードにおけるデータ開始時の
処理について図７および図８を参照しながら説明する。

【０１０１】BYTEモードでは、データの転送に先立ち、
送信データの有無を宣言する必要があり、データバッフ
ァ２０６に有効な送信データが存在すれば、ハードウェ
アは送信データ有りと判定する。

【０１０２】しかし、ソフトウェアによるステータスラ
インの操作やハードウェアによる送信データ有無の判定
が、図９の＊印で示されるデータ転送の一定のタイミン
グでステータスとして反映されされるから、データ送信
に先立ち送信データ有りの宣言をするための特別の処理
が必要になる。

【０１０３】この特別な処理に伴う設定方法について図
７および図８を参照しながら説明する。

【０１０４】図７を参照するに、まず、パラレルポート
制御１０２のモードがＩｎｔｅｒｒｕｐｕｔモードに設
定される（ステップＳ７０１）。このＩｎｔｅｒｒｕｐ
ｕｔモードでは、送出ステータスラインを任意のタイミ
ングで変化させることができる。

【０１０５】次いで、送信データがあるか否かの監視が
行われ（ステップＳ７０２）、送信データがあると、送
信データ有りの宣言がレジスタ２１０に出される（ステ
ップＳ７０３）。その宣言を出す処理以降の処理に代わ
る処理としてステップＳ７１１以降の処理またはステッ
プＳ７２１以降の処理が実行される。このステップＳ７
１１以降の処理およびステップＳ７２１以降の処理につ
いては後述する。

【０１０６】送信データ有りの宣言を受けたレジスタ２
１０によって送信ステータスの制御が行われ（ステップ
Ｓ７０４）、パラレルポート制御部１０２のモードがBY
TEモードに設定される（ステップＳ７０５）。

【０１０７】BYTEモード設定後、データバッファ２０６
の空き領域を監視しながら（ステップＳ７０６）、その
空き領域に送信データの書込が行われる（ステップＳ７
０７）。データバッファ２０６への書き込まれた送信デ
ータが最終データであるとき（ステップＳ７０８）、送
信データなしの宣言がレジスタ２１０に出される（ステ
ップＳ７０９）。この最終データの送信後に、宣言に基
づき自動的に転送データなしのステータスが送出され、
処理は終了する。

【０１０８】送信データがあると（ステップＳ７０
２）、図８に示すように、送信データ有りの宣言の送出
（ステップＳ７０３）以降の処理に代わる処理として、
まず、データバッファ２０６に送信データが書き込まれ
る（ステップＳ７１１）。

【０１０９】次いで、レジスタ２１０によって送信ステ
ータスの制御が行われ（ステップＳ７１２）、パラレル
ポート制御部１０２のモードがBYTEモードに設定される
（ステップＳ７１３）。

【０１１０】BYTEモード設定後、データバッファ２０６
の空き領域を監視しながら（ステップＳ７１４）、デー
タバッファ２０６に有効な送信データが存在するよう
に、その空き領域への送信データの書込が行われる（ス
テップＳ７１５）。この送信データの書込動作によっ
て、連続したデータの送信が可能になるとともに、上述
のステップＳ７０３による宣言の代わりにすることがで
きる。

【０１１１】送信データがあると（ステップＳ７０
２）、図８に示すように、送信データ有りの宣言の送出
（ステップＳ７０３）以降の処理に代わる処理として、
まず、ＤＭＡ転送を行うようにレジスタ２１０に指示さ
れる（ステップＳ７２１）。

【０１１２】次いで、レジスタ２１０によって送信ステ
ータスの制御が行われ（ステップＳ７２２）、パラレル
ポート制御部１０２のモードがBYTEモードに設定される
（ステップＳ７２３）。

【０１１３】BYTEモード設定後、データバッファ２０６
の空き領域を監視しながら（ステップＳ７１４）、デー
タバッファ２０６に有効な送信データが存在するよう
に、その空き領域への送信データの書込が行われる（ス
テップＳ７１５）。

【０１１４】このＤＭＡ転送使用時には、ＤＭＡ要求制
御部２０７からのＬＡＳＴ信号が有効になり、かつデー
タバッファ２０６の有効データがなくなると、自動的に
転送データ無しのステータスが送出される。

【０１１５】BYTEモードには、データ送信時の処理モー
ドとして次の２つのモードが存在する。

【０１１６】（１）マニュアル応答モードこのモード設定時には、データバッファ２０６へのデー
タ書込後、送信トリガをセットすることによって送信動
作が開始される。ホストのステータス監視とデータのセ
ットおよびＰｔｒＣｌｋ信号操作はハードウェアによっ
て行われれる。なお、ホストのステータス監視とデータ
のセットおよびＰｔｒＣｌｋ信号操作をハードウェアに
代えてソフトウェアによって行うようにすることもでき
る。

【０１１７】（２）自動応答モードこのモードでは、データバッファ２０６へデータを書き
込むことによって、送信動作が開始される。ホストのス
テータス監視とデータのセットおよびＰｔｒＣｌｋ信号
操作はハードウェアによって行われれ、データバッファ
２０６に有効なデータが存在する間は連続してデータ送
信が行われる。この連続送信時、ソフトウェアによるデ
ータバッファ２０６への送信データの書込が行われる。

【０１１８】この自動応答モードにＤＭＡ転送モードを
合わせて使用すれば、ソフトウェアによるＤＭＡ制御部
１０７に対する設定を行うのみで、データ送信はハード
ウェアにより自動的に行うことが可能になる。

【０１１９】（ECP モード）次に、ECP モードについて
図１０を参照しながら説明する。

【０１２０】レジスタ２１０に対するモード設定を行う
ことによって、パラレルポート制御部１０２の動作モー
ドはECP モードになる。

【０１２１】ECP モードには、送信・受信モードの２つ
のモードが定義され、ECP モード設定時には送受信モー
ドのいずれかのモードを選択する必要がある。

【０１２２】（ECP Fwd )…受信 ECP Fwd モードすなわち受信モードにおいては、図１０
（ａ）に示すように、データストローブはホスト側から
のＨｏｓｔＣｌｋ信号の変化（立上り、立下り）に応じ
て行われ、そのデータストローブの実行タイミングとし
ては、ＨｏｓｔＣｌｋ信号の立上りまたは立下りのいず
れかのタイミングを選択することができる。このタイミ
ングの選択はレジスタ２１０において行われる。

【０１２３】これに対し、ＰｔｒＢｕｓｙ信号は、Ｈｏ
ｓｔＣｌｋ信号の変化（立上り、立下り）に関係なく、
ＨｏｓｔＣｌｋ信号の立下りに同期して「Ｈ」になる。

【０１２４】Compatibirity モードと同様に、ＰｔｒＢ
ｕｓｙ信号応答タイミングは、ＴＰＩタイマ２０３で指
定される時間Ｔ１（≧０μｓ）と、Ｂｕｓｙ信号に割り
当てられている４ビットのシフトレジスタの設定とによ
って決定される（Ｔ１×１〜４の範囲）。

【０１２５】このＴＰＩタイマ２０３の時間Ｔ１と４ビ
ットのシフトレジスタの設定による上述のタイミング制
御は、データバッファ２０６に空き領域がないときには
即時に行われず、Ｂｕｓｙステータスを送出することに
よって待機状態の設定が行われ、データバッファ２０６
に空き領域が生じると、実行される。

【０１２６】このように、このようにＰｔｒＢｕｓｙ信
号の応答タイミングを制御することによって、最大の受
信レートを規定することができる。

【０１２７】次に、nAck応答中のストローブ信号に対す
る応答について説明する。

【０１２８】ECP モードには、データ受信時の処理モー
ドとして次の２つのモードが存在する。

【０１２９】（１）マニュアル応答モードこのモード設定時には、ＨｏｓｔＣｌｋ信号の立下りに
同期したＰｔｒＢｕｓｙ信号の「Ｌ」から「Ｈ」へのレ
ベル移行をハードウェアによって行い、以降のＰｔｒＢ
ｕｓｙ信号応答動作をソフトウェアによって行う。この
ソフトウェアによる応答制御の方法としては、信号変化
のタイミング生成をソフトウェアが行う方法と、ソフト
ウェアによる応答開始トリガーの発行によって、ハード
ウェアが上述のレジスタ設定に従った、ＰｔｒＢｕｓｙ
信号応答動作を行う方法とがある。

【０１３０】（２）自動応答モードこのモードでは、データのストローブに続くＰｔｒＢｕ
ｓｙ信号応答動作をハードウェアによって自動的に行
い、データバッファ２０６に空きが存在する間は連続し
たデータ受信を行う。ソフトウェアによってデータバッ
ファ２０６から有効な受信データの読出しのみを行え
ば、連続受信が可能になる。

【０１３１】この自動応答モードにＤＭＡ転送モードを
合わせて使用すれば、ソフトウェアによるＤＭＡ制御部
１０７に対する設定を行うのみで、データ受信をハード
ウェアにより自動的に行うことが可能になる。

【０１３２】（ECP Rev )…送信 ECP Rev すなわち送信モードにおけるデータ送信時のス
テータス応答タイミングは、図１０（ｂ）に示すよう
に、ＴＰＩタイマ２０３で指定される時間Ｔｐに応じて
決定される。

【０１３３】例えば、データバッファ２０６へのデータ
書込後、ホスト側のステータスがアイドリングになる
と、データバスにデータがセットされ、ＴＰＩタイマの
指定時間ＴＰ（≧０μｓ）経過後にＰｔｒＣｌｋ信号レ
ベルは「Ｌ」に設定される。

【０１３４】ＰｔｒＣｌｋ信号レベルの「Ｌ」への設定
から指定時間ＴＰ（≧０μｓ）が経過し、かつホストか
らＨｏｓｔＢｕｓｙ信号の応答があると、ＨｏｓｔＢｕ
ｓｙ信号の「Ｌ」レベルの変化を待ってＰｔｒＣｌｋ信
号レベルは「Ｈ」に設定され、１バイトの転送は終了す
る。

【０１３５】複数バイトの送信時には上述の処理が繰り
返され、また、Ｔｐ時間を制御することによって、最大
の送信レートを規定することができる。

【０１３６】ECP モードには、データ送信時の処理モー
ドとして次の２つのモードが存在する。

【０１３７】（１）マニュアル応答モードこのモード設定時には、データバッファ２０６へのデー
タ書込後、送信トリガをセットすることによって送信動
作が開始される。ホストのステータス監視とデータのセ
ットおよびＰｔｒＣｌｋ信号操作はハードウェアによっ
て行われれる。なお、ホストのステータス監視とデータ
のセットおよびＰｔｒＣｌｋ信号操作をハードウェアに
代えてソフトウェアによって行うようにすることもでき
る。

【０１３８】（２）自動応答モードこのモードでは、データバッファ２０６へデータを書き
込むことによって、送信動作が開始される。ホストのス
テータス監視とデータのセットおよびＰｔｒＣｌｋ信号
操作はハードウェアによって行われれ、データバッファ
２０６に有効なデータが存在する間は連続してデータ送
信が行われる。この連続送信時、ソフトウェアによるデ
ータバッファ２０６への送信データの書込が行われる。

【０１３９】次に、割り込み発生部２０５の構成につい
て図１１および表２を参照しながら説明する。図１１は
図２のパラレルポート制御部に設けられている割り込み
発生部２０５の構成を示すブロック図である。

【０１４０】割り込み発生部２０５は、上述したよう
に、レジスタ２１０からの指示、ステータス制御部２０
４のステータス信号などに割り込み信号を出力する。

【０１４１】割り込み発生部２０５は、図１１に示すよ
うに、割り込み要因の発生を検出する割込要因検出部１
００１を有する。具体的には、割込要因検出部１００１
は、独立した８つの割込要因を入力として、その１つの
信号ＳＴＳ１−７：０を出力する。各割込要因の詳細内
容は表２に表す。

【０１４２】

【表２】各割り込み要因は、後述するように、個別にマスクする
ことが可能であり、そのマスクされた要因は割り込み信
号の生成要求対象とはならないが、ステータスには反映
されるように設定されている。各割込要因は、ステータ
スクリアパルス発生部１００６がＷＲ＊信号に基づき発
生するステータスクリアパルスＣＬＲＰ１＊によってク
リアされるように設定されている。

【０１４３】割込要因検出部１００１の出力ＳＴＳ１−
７：０は、マスク制御部１００４、ステータスバッファ
１００２、ステータスセレクト部１００３にそれぞれ与
えられる。

【０１４４】マスク制御部１００４は、割込要因検出部
１００１における割込要因をマスクするための信号ＭＳ
ＫＩＮＴ−７：０、ステータス出力の切替選択信号ＳＥ
ＬＳＴＳを取り込み、ＭＳＫＩＮＴ−７：０信号、ＳＥ
ＬＳＴＳ信号に基づき割り込み要因のマスクを行うとと
もに、割り込み信号生成を要求する信号ＩＮＴＴＲＧを
出力する。なお、マスクされた割り込み要因は、割り込
み信号生成の要求対象とはならない。

【０１４５】ＩＮＴＴＲＧ信号は、ＷＲ＊信号とともに
割込要求信号発生部１００５に与えられ、割込要求信号
発生部１００５は、ＩＮＴＴＲＧ信号に基づき主制御部
１０５に対する割込要求信号ＩＮＴＰＩＦを生成すると
ともに、ステータスバッファ１００２に対するデータロ
ード信号ＬＤＳＴＳ＊を生成する。割込要求信号ＩＮＴ
ＰＩＦは、ＤＬＹＣＬＫ信号によって遅延されて主制御
部１０５に出力される。

【０１４６】ステータスバッファ１００２は、割込要因
検出部１００１の出力ＳＴＳ１−７：０とともに、デー
タロード信号ＬＤＳＴＳ＊、ステータスクリアパルス発
生部１００６からのステータスクリアパルスＣＬＲＰ２
＊を取り込み、各信号に応じて所定のステータスを示す
ＳＴＳ２−７：０を出力する。

【０１４７】ＳＴＳ２−７：０は、ＳＴＳ１−７：０お
よびＳＥＬＳＴＳ信号とともにステータスセレクト部１
００３に与えられる。ステータスセレクト部１００３
は、ＳＴＳ２−７：０、ＳＴＳ１−７：０およびＳＥＬ
ＳＴＳ信号に基づき、ｉ／ｆパラレルデータバスおよび
バッファＩＣ１０１を介して送受されるデータＤ０−７
を指定するための信号Ｄ−７：０を出力する。

【０１４８】次に、割り込み発生部に動作について説明
する。

【０１４９】割り込み発生部２０５は、上述したよう
に、８つの独立した割り込み要因を入力として、１つの
ＳＴＳ１−７：０信号を出力する。割り込み要因は、パ
ラレルポート制御部１０２のモード設定と連携し、無効
な要因は発生しないように設定されている。送受信の割
り込みは、ＤＭＡ転送と自動／手動受信モードとの設定
に応じて異なった条件で発生する。

【０１５０】手動モードでは、レジスタ２１０の設定に
従いＳＴＳ１−０信号の変化が発生し、自動受信モード
では、１バイト、または２バイトのデータ受信動作の終
了時に割り込みが発生する。ＤＭＡ転送が設定されてい
る場合、割り込みは発生しない。

【０１５１】手動送信設定時には、１、または２バイト
の送信動作終了時に、自動送信設定時には、データバッ
ファ２０６に空きが生じたときに割り込みが発生する。
送信時にＤＭＡ転送の設定がされたときには、ＤＭＡ要
求制御部２０７からの最終データの転送終了を指示する
ＬＡＳＴ信号が「Ｈ」でかつデータバッファ２０６に送
信データがなくなると、割り込みが発生する。送信・Ｄ
ＭＡ転送設定時の割り込みは、画像メモリ１０８からデ
ータバッファ２０６へのデータ転送終了後に、パラレル
ｉ／ｆのデータ転送終了を主制御部１０９に知らせるた
めに用いられる。また、パラレルｉ／ｆを介して通信し
ている送信相手（パソコン）に送信データの有無を通知
する必要があるときには、データバッファ２０６におけ
るデータの有無に関わらず、ＬＡＳＴ信号が「Ｌ」の期
間中、データバッファ２０６に対し送信データの有との
判定がパラレルポート制御部１０２によって行われる。

【０１５２】次に、割り込み発生部２０５における割り
込みモードの変化に伴う割り込み信号（ＩＮＴＰＩＦ信
号）とデータバッファ２０６の内容の更新タイミングに
ついて図１２を参照しながら説明する。図１２は図１１
の割り込み発生部２０５における割り込みモードの変化
に伴う割込要求信号（ＩＮＴＰＩＦ信号）とデータバッ
ファ２０６の内容の更新タイミングを示すタイミングチ
ャートである。図中のステータス１は割込要因検出部１
００１からのステータス出力を、ステータス２はステー
タスバッファ１００２からのステータス出力をそれぞれ
示し、各ステータスに付されている（ｎ）の数字は、ス
テータス内容に対応するものである。具体的には、
（０）はクリア状態を、（１），（２）は割込発生時の
ステータスをぞれぞれ表している。

【０１５３】図１２（ａ）を参照するに、ＳＥＬＳＴＳ
信号が「Ｌ」レベルの状態では、割り込みステータスは
２段構成となり、主制御部１０９から読めるデータはス
テータスバッファ１００２のデータである。割込要因検
出部１００１とステータスバッファ１００２のリセット
タイミングにおいて、割込要因検出部１００１ではＩＮ
ＴＰＩＦ信号生成時に、ステータスバッファ１００２で
は主制御部１０９からの再起動のためのＷＲＩＴＥパル
ス入力時になる。

【０１５４】これに対し、ＳＥＬＳＴＳ信号が「Ｈ」レ
ベルの状態では、図１２（ｂ）に示すように、割り込み
ステータスは１段構成となり、主制御部１０９から読め
るデータはステータスバッファ１００２のデータであ
る。割込要因検出部１００１のリセットタイミングは、
主制御部１０９からの対応するアドレスへのＷＲＩＴＥ
（書き込み）時になる。なお、ＳＥＬＳＴＳ信号が
「Ｈ」レベルの状態であるとき、ステータス２は無効設
定される。

【０１５５】割込要求信号生成部１２０５は、１度割込
要求信号を生成すると、停止状態になり、主制御部１０
９からの対応するアドレスへのＷＲＩＴＥが再起動トリ
ガとなる。

【０１５６】次に、ＤＬＹＣＬＫ信号によって割込要求
信号を遅延させる場合、遅延させない場合の各場合にお
ける割込発生のタイミングについて図１３を参照しなが
ら説明する。図１３はＤＬＹＣＬＫ信号によって割込要
求信号を遅延させる場合、遅延させない場合の各場合に
おける割込発生のタイミングを示すタイミングチャート
である。

【０１５７】割込要求信号発生部１００５の割込要求信
号の遅延出力動作は、ＳＥＬＩＭＯＤ信号（図示せず）
のレベルに応じて選択される。

【０１５８】ＳＥＬＩＭＯＤ信号を「Ｌ」レベルに設定
することによって、割込要求信号の出力を遅延させると
き、図１３（ａ）に示すように、連続して発生する割込
要因に対して、生成される割込要求信号（ＩＮＴＰＩＦ
信号）の間隔は、最小ＤＬＹＣＬＫ信号の１周期にな
る。

【０１５９】これに対し、ＳＥＬＩＭＯＤ信号を「Ｈ」
レベルに設定することによって、割込要求信号の出力を
遅延させるとき、図１３（ｂ）に示すように、連続して
発生する割込要因に対して、再起動トリガ（ＷＲＩＴＥ
パルス）入力直後に、割込要求信号（ＩＮＴＰＩＦ信
号）が生成、出力される。

【０１６０】割込要因である、ＴＥＲＭ、ＩＮＩＴ、Ｅ
ＣＰＲＣＤＦ発生時には、送受信動作は停止され、バス
上の衝突を防ぐために、ＸＰＩＦＥＮ信号を「Ｈ」レベ
ルにすることによってパラレルｉ／ｆのデータバスをハ
イインピーダンス状態にする処理がハードウェアによっ
て自動的に行われる。この処理は、割込要因のマスク状
態によらずに実行され、処理の解除は割込要求信号発生
部１００５に対する再起動トリガの発行によって行われ
る。

【０１６１】次に、データバッファ２０６の構成につい
て図１４を参照しながら説明する。図１４は図２のデー
タバッファの構成を示すブロック図である。

【０１６２】データバッファ２０６は、図１４に示すよ
うに、パラレルｉ／ｆへのデータの入出力の切替を行う
セレクタ１３０１を有する。セレクタ１３０１には、送
信データのバッファリングを行う送信データバッファ
（ＴＸＢ２，ＴＸＢ１）１３０２，１３０３と、受信デ
ータのバッファリングを行う受信データバッファ（ＲＸ
Ｂ２，ＲＸＢ１）１３０４，１３０５とが接続されてい
る。

【０１６３】送信データバッファ１３０３は、２バイト
の容量を有し、データバスに接続されている。送信デー
タバッファ１３０３へのデータの書込は、主制御部１０
７から出力される信号ＷＲ＊で制御される。送信データ
バッファ１３０２は２バイトの容量を有し、送信データ
バッファ１３０３からの送信データの取込みは、信号Ｌ
ＤＴ２によって制御され、送信データバッファ１３０２
に取り込まれた送信データはセレクタ１３０１を介して
パラレルｉ／ｆへ転送される。各送信データバッファ１
３０２，１３０３は、８ビット、１６ビットの両データ
バスに対応可能に構成され、８ビット幅選択時には各送
信データバッファの上位のバイトは無効になる。

【０１６４】受信データバッファ１３０４は、２バイト
の容量を有し、パラレルｉ／ｆからセレクタ１３０１を
介して転送された受信データを取り込む。この受信デー
タの取込みは、信号ＳＴＲＢＨ，ＳＴＲＢＬによって制
御される。受信データバッファ１３０４で受信された受
信データは、受信データバッファ１３０５へ転送され、
この転送は、信号ＬＤＲ２によって制御される。受信デ
ータバッファ１３０５は２バイトの容量を有し、それに
取り込まれた受信データはデータバスへ送出される。各
受信データバッファ１３０４，１３０５は、８ビット、
１６ビットの両データバスに対応可能に構成され、８ビ
ット幅選択時には各受信データバッファの上位のバイト
は無効になる。

【０１６５】次に、データバッファ２０６における送受
信時の動作について説明する。

【０１６６】送信に伴い送信データバッファ１３０３に
データが書き込まれると、送信制御部２０２は送信デー
タバッファ１３０２の空き状態を監視し、送信データバ
ッファ１３０２に空きがあると、ＬＤＴ２信号を生成す
る。このＬＤＴ２信号は送信データバッファ１３０２に
与えられ、送信データバッファ１３０２は送信データバ
ッファ１３０３から送信データを取り込み、その送信デ
ータはセレクタ１３０１を介してパラレルｉ／ｆに転送
される。

【０１６７】ＤＭＡ転送を使用しないモードにおいて
は、このデータのロードに同期にして割り込みが発生
し、ＤＭＡ転送を使用するときには、ＤＭＡ転送要求信
号（ＤＭＡＲＥＱ１）が生成される。送信データバッフ
ァ１３０２の出力は、データバスのビット設定に応じて
セレクタ１３０１を介して所定のバイト数が出力される
ように制御される。具体的には、データバスが１６ビッ
ト幅に設定されているとき、送信データは、下位、上位
のバイトの順に出力され、データバスが８ビット幅に設
定されているとき、送信データの下位のバイトのみがパ
ラレルｉ／ｆ上に転送される。

【０１６８】パラレルｉ／ｆを介して外部からデータ入
力があると、セレクタ１３０１からの出力は、データバ
スのビット設定に応じて所定のバイト数が出力されるよ
うに制御される。具体的には、データバスが１６ビット
幅に設定されているとき、受信データは、下位、上位の
バイトの順に書き込まれ、データバスが８ビット幅に設
定されているとき、受信データは、上位、下位それぞれ
に同一データとして書き込まれる。

【０１６９】受信制御部２０１は、受信データバッファ
１３０５の状態を監視し、それに空きが生じると、ＬＤ
Ｒ２を生成する。受信データバッファ１３０４はＬＤＲ
２信号に基づき受信データを受信データバッファ１３０
５に転送する。ＤＭＡ転送を使用しないモードにおいて
は、このデータのロードに同期にして割り込みが発生
し、ＤＭＡ転送を使用するときには、ＤＭＡ転送要求信
号（ＤＭＡＲＥＱ１）が生成される。受信データバッフ
ァ１３０５のデータが読み出されると、受信制御部２０
１は受信データバッファ１３０５の状態を空き状態であ
ると認識する。

【０１７０】このように、パーソコンなどの外部装置と
の間でＩＥＥＥ−Ｐ１２８４の規格に準拠したパラレル
インタフェイスからなるパラレルｉ／ｆを用いることに
よって、高速な双方向通信を実現することができる。

【０１７１】また、このパラレルｉ／ｆに関わる制御部
がデータ転送に関する大半の制御を行うから、主システ
ムに負荷を掛けることがない。

【０１７２】さらに、画像メモリからデータバッファ２
０６に対するデータの転送終了を主制御部に通知するこ
とによって、ソフトウェアの負荷を増すことなく、デー
タ転送終了の監視を行うことができる。

【０１７３】なお、本実施の形態では、データバスを８
ビット幅に設定したときに、上位バイトを無効にしてい
るが、８ビット幅設定時、各バッファの上位、下位それ
ぞれのバイトを独立させれば、全バッファを有効に使用
することができる。

【０１７４】また、本実施の形態では、最大の転送レー
トを規定するために、パラレルｉ／ｆ上のハンドシェイ
クタイミングを制限しているが、これを内部の転送レー
トの規定に置き換えることも可能である。例えば、ＤＭ
Ａ制御部にプリスケーラーを設け、これにより転送レー
ト制限を行うことによって、パラレルｉ／ｆ上の最大転
送レートを規定することもできる。パラレルｉ／ｆ上の
固定した転送レート規定では、実際の転送時間が、周辺
機器側で規定する１バイト当りの最低転送時間と、ホス
ト側の応答時間とを加えたものになるから、実効転送レ
ートはホスト側の応答速度に応じて遅くなる。これに対
し、システム内部での転送レート規定を行えば、実効転
送レートは想定した最大転送速度に近くなる。

【０１７５】さらに、本実施の形態では、データバッフ
ァ２０６における送受信データバッファを２段構成にし
ているが、これに代えて、通常のメモリ空間と同様の構
成とすることもできる。

【０１７６】さらに、本実施の形態におけるパラレルｉ
／ｆのデータ転送形式に代えて、ＩＥＥＥ−Ｐ１２８４
規格に準拠した他のデータ転送モード、その他の双方向
通信形式を用いても同様の機能を達成することができ
る。

【０１７７】

【発明の効果】以上に説明したように、請求項１記載の
情報通信端末によれば、外部装置に対し、ＩＥＥＥ−Ｐ
１２８４に規定の双方向パラレルポートインタフェイス
規格に準拠したハンドシェイクおよびデータ転送動作を
可能とするインタフェイスを構成する外部インタフェイ
ス手段と、外部装置との間で構築されるシステムに対す
る制御を行う制御手段と、画像などのデータを蓄積する
データ蓄積手段とを設け、外部インタフェイス手段とデ
ータ蓄積手段との間におけるデータ転送の終了を外部イ
ンタフェイス手段に通知するから、パーソナルコンピュ
ータなどの外部装置との間でＩＥＥＥ−Ｐ１２８４の規
格に準拠したパラレルインタフェイスによる高速な双方
向通信を実現することができる。

【０１７８】請求項２記載の情報通信端末によれば、外
部インタフェイス手段に、外部装置に対する送受信デー
タのバッファリングを行うためのデータバッファ手段
と、データバッファ手段における外部装置への送信デー
タの有無を監視するデータバッファ監視手段と、データ
転送終了手段から最終データの転送終了通知を受ける
と、データバッファ監視手段の監視結果に応じてシステ
ムに対しデータ転送終了を通知する内部データ転送終了
手段とが設けられているから、ソフトウェアに掛かる負
荷を増すことなく、データ転送の終了監視を行うことが
できる。

【０１７９】請求項３記載の情報通信端末によれば、外
部インタフェイス手段に、データ転送終了手段から最終
データの転送終了通知を受けると、データバッファ監視
手段の監視結果に応じて外部装置へインタフェイスを介
してデータ転送終了を通知する外部データ転送終了手段
が設けられているから、外部装置へのデータ転送終了通
知を容易に行うことができる。

【０１８０】請求項４記載の情報通信端末によれば、デ
ータバッファ監視手段で、データバッファ手段における
受信データを格納する空き領域の有無を外部装置への送
信データの有無とともに監視するから、送受信の切替え
に伴う割り込み制御を容易にすることができる。

【０１８１】請求項５記載の情報通信端末によれば、外
部インタフェイス手段に、複数のデータ転送モードの中
から設定されたデータ転送モードに対し、そのデータ送
受の制御を行うデータ転送制御手段が設けられているか
ら、データ転送制御に伴う主システム側に掛かる負荷を
小さく抑えることができる。

【０１８２】請求項６記載の情報通信端末によれば、各
データ転送モードとして、バイト単位のデータ転送毎
に、応答指示を行うことによって連続したデータ転送を
行うモードと、データ送信時にデータバッファ監視手段
の監視結果からデータバッファ手段に送信データが存在
すると判定されると、データ受信時にデータバッファ監
視手段の監視結果からデータバッファ手段に受信データ
に対する空き領域が存在すると判定されると、それぞれ
自動的にデータの送受を行うモードとを実行することが
できる。

【０１８３】請求項７記載の情報通信端末によれば、外
部インタフェイス手段に、複数のデータ転送モードの中
から所定のデータ転送モードを設定するモード設定手段
が設けられているから、データ転送モードの設定を容易
に行うことができる。

【０１８４】請求項８記載の情報通信端末によれば、外
部インタフェイス手段に、外部装置との間におけるデー
タ転送速度を制限するように、外部装置との間のハンド
シェイクタイミングを制御するとともに、インタフェイ
ス上の最大データ転送速度を規定する転送速度規定手段
が設けられているから、インタフェイス上の最大データ
転送速度を容易に得ることができる。

【０１８５】請求項９記載の情報通信端末によれば、外
部インタフェイス手段に、データ蓄積手段とデータバッ
ファ手段との間における直接アクセス転送動作を制御す
るＤＭＡ制御手段が設けられているから、ＤＭＡ転送に
よるデータ転送を行うことができる。

【０１８６】請求項１０記載の情報通信端末によれば、
外部インタフェイス手段に、ＤＭＡ制御手段に対しデー
タ蓄積手段とデータバッファ手段との間における直接ア
クセス転送動作を要求するＤＭＡ要求手段が設けられて
いるから、ＤＭＡ転送使用を容易に要求することができ
る。

【０１８７】請求項１１記載の情報通信端末によれば、
外部インタフェイス手段に、データ転送動作などに伴う
複数の割込み要因によって単一の割込み信号を生成する
割込み信号生成手段と、バス駆動の解除が必要な状態発
生時に強制的にバス解放を行うバス解放手段と、送受信
動作の停止が必要な状態発生時に、強制的に送受信を停
止させる停止手段とが設けられているから、複数の割込
み要因に伴う切替制御などの制御を簡単に実現すること
ができる。

【０１８８】請求項１２記載の情報通信端末によれば、
割込み信号生成手段で、割込み信号によって生じる割込
みの最低間隔を規定するように割込み信号の出力を遅延
させるから、割込み要因に伴う切替制御などにおける切
替タイミングを適正に制御することができる。

【０１８９】請求項１３記載の情報通信端末によれば、
割込み信号生成手段で、割込み信号による割込みステー
タスの構成を段階的に切り換えるから、複数の割込み要
因に伴う切替制御などの制御を適正に行うことができ
る。

【０１９０】請求項１４記載の情報通信端末によれば、
割込み信号生成手段で、割込み信号を１度生成すると、
再起動トリガ入力まで状態を停止状態に保持するから、
次の割込み要因による制御への移行を制御することがで
きる。

【図面の簡単な説明】

【図１】本発明の実施の一形態の情報通信端末を構成す
るファクシミリ装置の主要部構成を示すブロック図であ
る。

【図２】図１のファクシミリ装置におけるパラレルポー
ト制御部の構成を示すブロック図である。

【図３】図２のパラレルポート制御部のCompatibirity
におけるデータストローブタイミング設定による応答変
化を示すタイミングチャートである。

【図４】図２のパラレルポート制御部のCompatibirity
におけるBusy-nAck 応答タイミング制御を示すタイミン
グチャートである。

【図５】図２のパラレルポート制御部のCompatibirity
におけるnAck応答中のストローブ信号入力時の応答を示
すタイミングチャートである。

【図６】図２のパラレルポート制御部のNIBLLEモードに
おけるデータ転送タイミングを示すタイミングチャート
である。

【図７】図２のパラレルポート制御部のNIBLLE/BYTE モ
ードにおけるデータ転送制御を示すフローチャートであ
る。

【図８】図２のパラレルポート制御部のNIBLLE/BYTE モ
ードにおけるデータ転送制御を示すフローチャートであ
る。

【図９】図２のパラレルポート制御部のBYTEモードにお
けるデータ転送タイミングを示すタイミングチャートで
ある。

【図１０】図２のパラレルポート制御部のECP モードに
おけるデータ転送タイミングを示すタイミングチャート
である。

【図１１】図２のパラレルポート制御部に設けられてい
る割り込み発生部２０５の構成を示すブロック図であ
る。

【図１２】図１１の割り込み発生部２０５における割り
込みモードの変化に伴う割込要求信号（ＩＮＴＰＩＦ信
号）とデータバッファ２０６の内容の更新タイミングを
示すタイミングチャートである。

【図１３】ＤＬＹＣＬＫ信号によって割込要求信号を遅
延させる場合、遅延させない場合の各場合における割込
発生のタイミングを示すタイミングチャートである。

【図１４】図２のデータバッファの構成を示すブロック
図である。

【符号の説明】

１０２パラレルポート制御部１０７ＤＭＡ制御部１０８画像メモリ２０１受信制御部２０２送信制御部２０３ＴＰＩタイマ２０４ステータス制御部２０５割り込み発生部２０６データバッファ２０７ＤＭＡ要求制御部２０８モード生成部２１０レジスタ１００１割込要因検出部１００２ステータスバッファ１００３ステータスセレクト部１００４マスク制御部１００５割込要求信号発生部１３０２，１３０３送信データバッファ１３０４，１３０５受信データバッファ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/00 - 1/00 108 G06F 3/12

Claims

(57)【特許請求の範囲】

【請求項１】外部装置との間でデータ通信を行う情報
通信端末において、前記外部装置に対し、ＩＥＥＥ−Ｐ
１２８４に規定の双方向パラレルポートインタフェイス
規格に準拠したハンドシェイクおよびデータ転送動作を
可能とするインタフェイスを構成する外部インタフェイ
ス手段と、前記外部装置との間で構築されるシステムに
対する制御を行う制御手段と、画像などのデータを蓄積
するデータ蓄積手段と、前記外部インタフェイス手段と
前記データ蓄積手段との間におけるデータ転送の終了を
前記外部インタフェイス手段に通知するデータ転送終了
通知手段とを備えることを特徴とする情報通信端末。
【請求項２】前記外部インタフェイス手段は、前記外
部装置に対する送受信データのバッファリングを行うた
めのデータバッファ手段と、前記データバッファ手段に
おける前記外部装置への送信データの有無を監視するデ
ータバッファ監視手段と、前記データ転送終了手段から
最終データの転送終了通知を受けると、前記データバッ
ファ監視手段の監視結果に応じて前記システムに対しデ
ータ転送終了を通知する内部データ転送終了手段とを有
することを特徴とする請求項１記載の情報通信端末。
【請求項３】前記外部インタフェイス手段は、前記デ
ータ転送終了手段から最終データの転送終了通知を受け
ると、前記データバッファ監視手段の監視結果に応じて
前記外部装置へ前記インタフェイスを介してデータ転送
終了を通知する外部データ転送終了手段を有することを
特徴とする請求項２記載の情報通信端末。
【請求項４】前記データバッファ監視手段は、前記デ
ータバッファ手段における受信データを格納する空き領
域の有無を前記外部装置への送信データの有無とともに
監視することを特徴とする請求項２または３記載の情報
通信端末。
【請求項５】前記外部インタフェイス手段は、複数の
データ転送モードの中から設定されたデータ転送モード
に対し、そのデータ送受の制御を行うデータ転送制御手
段を有することを特徴とする請求項２ないし４のいずれ
か１つに記載の情報通信端末。
【請求項６】前記各データ転送モードは、バイト単位
のデータ転送毎に、応答指示を行うことによって連続し
たデータ転送を行うモードと、データ送信時に前記デー
タバッファ監視手段の監視結果から前記データバッファ
手段に送信データが存在すると判定されると、データ受
信時に前記データバッファ監視手段の監視結果から前記
データバッファ手段に受信データに対する空き領域が存
在すると判定されると、それぞれ自動的にデータの送受
を行うモードとからなることを特徴とする請求項５記載
の情報通信端末。
【請求項７】前記外部インタフェイス手段は、前記複
数のデータ転送モードの中から所定のデータ転送モード
を設定するモード設定手段を有することを特徴とする請
求項５または６記載の情報通信端末。
【請求項８】前記外部インタフェイス手段は、前記外
部装置との間におけるデータ転送速度を制限するよう
に、前記外部装置との間のハンドシェイクタイミングを
制御するとともに、前記インタフェイス上の最大データ
転送速度を規定する転送速度規定手段を有することを特
徴とする請求項２ないし７のいずれか１つに記載の情報
通信端末。
【請求項９】前記外部インタフェイス手段は、前記デ
ータ蓄積手段と前記データバッファ手段との間における
直接アクセス転送動作を制御するＤＭＡ制御手段を有す
ることを特徴とする請求項２ないし８のいずれか１つに
記載の情報通信端末。
【請求項１０】前記外部インタフェイス手段は、前記
ＤＭＡ制御手段に対し前記データ蓄積手段と前記データ
バッファ手段との間における直接アクセス転送動作を要
求するＤＭＡ要求手段を有することを特徴とする請求項
９記載の情報通信端末。
【請求項１１】前記外部インタフェイス手段は、前記
データ転送動作などに伴う複数の割込み要因によって単
一の割込み信号を生成する割込み信号生成手段と、バス
駆動の解除が必要な状態発生時に強制的にバス解放を行
うバス解放手段と、送受信動作の停止が必要な状態発生
時に、強制的に送受信を停止させる停止手段とを有する
ことを特徴とする請求項２ないし９のいずれか１つに記
載の情報通信端末。
【請求項１２】前記割込み信号生成手段は、前記割込
み信号によって生じる割込みの最低間隔を規定するよう
に前記割込み信号の出力を遅延させることを特徴とする
請求項１１記載の情報通信端末。
【請求項１３】前記割込み信号生成手段は、前記割込
み信号による割込みステータスの構成を段階的に切り換
えることを特徴とする請求項１１記載の情報通信端末。
【請求項１４】前記割込み信号生成手段は、前記割込
み信号を１度生成すると、再起動トリガ入力まで状態を
停止状態に保持することを特徴とする請求項１１記載の
情報通信端末。