JP2800764B2 - データ転送制御方式 - Google Patents

データ転送制御方式

Info

Publication number
JP2800764B2
JP2800764B2 JP8048267A JP4826796A JP2800764B2 JP 2800764 B2 JP2800764 B2 JP 2800764B2 JP 8048267 A JP8048267 A JP 8048267A JP 4826796 A JP4826796 A JP 4826796A JP 2800764 B2 JP2800764 B2 JP 2800764B2
Authority
JP
Japan
Prior art keywords
data
bus
processor
reception
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8048267A
Other languages
English (en)
Other versions
JPH09219716A (ja
Inventor
康弘 春日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8048267A priority Critical patent/JP2800764B2/ja
Publication of JPH09219716A publication Critical patent/JPH09219716A/ja
Application granted granted Critical
Publication of JP2800764B2 publication Critical patent/JP2800764B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータシス
テムにおけるシステムバス上でのデータ転送制御方式に
関し、より詳細には、データバスの使用権獲得後のデー
タ転送タイミングが固定されているバスにおける、デー
タ転送を中止する機能を備えたデータ転送制御方式に関
する。
【0002】
【従来の技術】複数の装置がシステムバスに接続されて
いるコンピュータシステムにおいて、ある装置が他の装
置が保有するデータを必要とする場合、このデータを要
求するために、システムバス上にリードリクエスト(読
み出し要求)を発行する。
【0003】その際、システムバスに接続されている全
ての装置は、発行されたリードリクエストを受信して、
自分が該当するデータを持っているならば、リプライデ
ータ(応答データ)をシステムバス上に出力する。
【0004】そして、受信側装置ではシステムバスに出
力されたデータを受け取って、このデータを受信側装置
内部のバッファへ格納した後、転送先が主記憶装置であ
ればメモリセルへ、中央処理装置であればプロセッサ
へ、あるいはバスブリッジ装置であれば他方のバスへと
データを転送する。この場合、メモリセル、プロセッサ
あるいは他方のバスの状況の如何によっては、速やかに
データ転送が行えず、このため、受信側装置内部のバッ
ファが解放されない場合がある。
【0005】このような時に、送信側装置から、再度デ
ータ転送の要求があると、受信側装置から送信側装置に
対してデータを受け取ることができない旨を通知しなけ
ればならない。
【0006】このため、従来のデータ転送制御方式にお
いては、データの受信拒否を表す専用の信号を設けて対
処している。
【0007】また、送信側装置からシステムバスへ複数
サイクルに渡ってクロックに同期してデータを転送する
際、一旦データ出力を開始したらデータ転送の中断はで
きないため、送信側装置は連続してシステムバスへデー
タを出力するために、データ出力開始前に必要なデータ
が全て揃っていることを確認する必要がある。
【0008】送信側装置にプロセッサが接続されてい
て、プロセッサがキャッシュから読み出したデータをラ
イトバックする場合、プロセッサからは複数サイクルに
渡ってデータが転送されてくるが、最初のデータを送信
側装置が受け取った時点でシステムバスにデータを発行
するのが望ましい。しかし、プロセッサがキャッシュか
らデータを読み出しながら送信側装置に転送している時
に、データのエラー訂正等でデータの送信が一時途切れ
てしまうと、システムバス上に連続してデータを出力す
ることができなくなってしまう。
【0009】この事態を回避するために、従来のデータ
転送制御方式においては、プロセッサからのデータを全
て受け取った後に転送を開始している。
【0010】また、送信側装置が、データ制御線を有効
にした後、規定時間以下にデータをシステムバス上に出
力できない場合には、受信側装置にデータの取り込みを
一時延期させるため、受信延期制御線を有効とすること
に対処する方式が例えば特開昭56−78257号公報
に提案されている。すなわち、同公報には、転送データ
をデータバスにセットするより先にデータ制御線をセッ
トする方式において、データ制御線のセットから受信側
装置のデータ取り込みまでの時間がエラー訂正時間を加
味して長く設定され、エラー訂正が不要な場合に受信側
で無駄な待ち時間が生じ転送時間が長くなるという問題
を解消するため、送信側装置がデータ制御線をセットす
ることにより、それより遅れて送信側装置よりデータバ
ス上に送出されるデータを受信側装置が取り込む非同期
バス制御方式において、送信側装置がデータ制御線をセ
ットした後、規定時間以内にデータバス上に有効なデー
タを確立できない場合に受信延期制御線をセットするこ
とにより、受信側装置にデータバス上のデータの取り込
みを一時延期させるようにした非同期バス制御方式が提
案されている。
【0011】
【発明が解決しようとする課題】上記した従来の転送制
御方式の問題点は、システムバスの信号線数と装置に必
要な信号ピン数が増加してしまうことである。この理由
は、データ送信側装置からシステムバスに対してデータ
を出力する際に、データバス(システムバス)の使用権
を獲得して転送を開始してしまうと途中で中断すること
ができないために、転送に必要な全てのデータが揃って
からでないと、データの出力を開始できず、このためリ
ードリクエストに対するリプライデータの応答時間を早
くすることができない。
【0012】この問題を解決するためには、送信側装置
からデータの転送を取り消すために、専用の信号線を設
けなければならないためである。
【0013】従って、本発明は、上記問題点に鑑みて為
されたものであって、要求元からのリードリクエストに
対するリプライデータ応答を早めることにより、システ
ムバスの性能向上を達成するデータ転送制御方式を提供
することを目的とする。さらに、本発明は、この目的を
達成するための機能を実現するに際して、既存の信号線
や制御回路を利用することによって、回路規模の増大を
抑止低減するようにしたデータ転送制御方式を提供する
ことを目的としたものである。
【0014】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、データ送受信を行う複数の装置がシステ
ムバスに接続されているコンピュータシステムであっ
て、該システムバスは、データ送信側装置がデータバス
にデータを出力するに際して、データバスの使用権を獲
得し、その一定サイクル後にデータバス上にデータを出
力するクロック同期式バスとされ、さらにデータ受信の
拒否を通知するデータ受信拒否信号を備え、データ受信
側装置がデータバス上に出力されたデータを受け取れな
い場合には、該データ受信拒否信号を有効としてデータ
の受け取りを拒否し前記データ送信側装置に対してデー
タの再送を要求する機能を備えてなるシステムにおい
て、前記データ送信側装置が、データバスの使用権を獲
得した場合において、規定のサイクル後にデータを出力
できない場合には、前記データ受信拒否信号を有効と
し、データ受信側装置にデータの受け取りを中止させる
手段を備えたことを特徴とするデータ転送制御方式を提
供する。
【0015】
【作用】本発明においては、データバスの使用権は獲得
したが、規定のサイクル後にデータを出力できない場合
には、データ送信側装置内のデータ受信拒否信号線制御
部がデータ受信拒否信号を有効にすることにより、一度
開始したデータ転送を中止する。このため、データ送信
側装置においては、必要な全てのデータが揃う前にデー
タ転送を開始することができる。
【0016】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。
【0017】図1及び図2は、本発明の一実施形態の構
成を示す図であり、本発明に係るデータ転送制御方式を
組み込んだコンピュータシステムの構成の一例をブロッ
ク図にて示す図である。なお、図面作成の都合により、
システムバスに接続されたメモリ制御装置300は図2
に示されている。
【0018】図1及び図2を参照して、システムバス
は、リードスプリット方式の同期式バスであり、アドレ
ス/コマンドバス10、データバス20、IDバス3
0、及びデータ受信拒否信号40を備えている。
【0019】図1において、装置100は、キャッシュ
を持つプロセッサ150とシステムバスの間に接続され
るプロセッサ制御装置である。
【0020】このプロセッサ制御装置100は、プロセ
ッサ150から発行されるリードリクエストを格納する
アドレスバッファ161と、このリードリクエストをシ
ステムバスに発行するための制御を行うリクエストバッ
ファ110と、プロセッサ150にキャッシュ内データ
の払い出しを要求した際に転送されるデータを格納する
データバッファ162と、このデータをシステムバスに
発行するための制御を行うデータ転送制御部170と、
アドレス/コマンドバス10とデータバス20を使用す
る権利(バス使用権)を与える装置を決定する調停制御
部120と、システムバスに発行されたリードリクエス
トを格納するアドレスバッファ101と、このリードリ
クエストにID(識別コード)を付加して管理するため
の管理テーブル130と、さらにこのリードリクエスト
に対するデータがプロセッサ150のキャッシュ内に存
在するか否かを判断するためのアドレス比較部180と
キャッシュのタグアドレスを保持しているコピータグ
(Copy Tag)190と、自分が発行したリードリクエ
ストに対してシステムバスに発行されたリプライデータ
を格納するためのデータバッファ102と、リプライデ
ータを規定のタイミングで発行できない時にデータ受信
拒否信号40を有効にする、あるいは自分が発行したリ
プライデータに対して他の装置がデータ受信拒否信号4
0を有効にするかどうかを監視してリプライデータの再
送を決定するための受信拒否信号制御部140と、から
構成される。
【0021】また、装置200は、プロセッサ制御装置
100と同様に、キャッシュを持つプロセッサ250と
システムバスの間に接続されるプロセッサ制御装置であ
り、プロセッサ制御装置200は、プロセッサ250か
ら発行されるリードリクエストを格納するアドレスバッ
ファ261と、このリードリクエストをシステムバスに
発行するための制御を行うリクエストバッファ210
と、プロセッサ250にキャッシュ内データの払い出し
を要求した際に転送されるデータを格納するデータバッ
ファ262と、このデータをシステムバスに発行するた
めの制御を行うデータ転送制御部270と、アドレス/
コマンドバス10とデータバス20を使用する権利を与
える装置を決定する調停制御部220と、システムバス
に発行されたリードリクエストを格納するアドレスバッ
ファ201と、このリードリクエストにIDを付加して
管理するための管理テーブル230と、さらにこのリー
ドリクエストに対するデータがプロセッサ250のキャ
ッシュ内に存在するか否かを判断するためのアドレス比
較部280及びキャッシュのタグアドレスを保持してい
るコピータグ(Copy Tag)290と、自分が発行した
リードリクエストに対してシステムバスに発行されたリ
プライデータを格納するためのデータバッファ202
と、リプライデータを規定のタイミングで発行できない
時にデータ受信拒否信号40を有効にする、あるいは自
分が発行したリプライデータに対して他の装置がデータ
受信拒否信号40を有効にするかどうかを監視してリプ
ライデータの再送を決定するための受信拒否信号制御部
240と、から構成される。
【0022】また、図2において、装置300は、メモ
リセル350のシステムバスへの接続を制御するメモリ
制御装置である。
【0023】このメモリ制御装置300は、システムバ
スに発行されたリードリクエストを格納するアドレスバ
ッファ301と、このリードリクエストにID(識別コ
ード)を付加して管理するための管理テーブル330
と、リードリクエストに対するデータをメモリセル35
0から読み出すためのメモリセル読み出し制御部370
と、メモリセルから読み出したデータを格納するデータ
バッファ354と、読み出したデータをリプライデータ
としてシステムバスに発行するための制御を行うデータ
発行制御部360と、データバス20を使用する権利を
与える装置を決定する調停制御部320と、システムバ
スからのデータを格納するデータバッファ302と、こ
のデータをメモリセル350に書き込むための制御を行
うメモリセル書き込み制御部380と、システムバスに
発行されたリプライデータを受け取れない時にデータ受
信拒否信号40を有効にする、あるいは他の装置がデー
タ受信拒否信号40を有効にしているか否かを監視して
リプライデータの受け取りの中止を決定するための受信
拒否信号制御部340と、から構成される。
【0024】次に、図1及び図2に示した本発明の実施
形態の動作について図3及び図4のタイミング図を参照
して説明する。図3及び図4は、リードリクエスト及び
データリプライの各部の信号のタイミングを示したタイ
ムチャートである。なお、単に図面作成の都合により、
タイミングチャートは図3と図4に分図されている。
【0025】プロセッサ150から発行されたリードリ
クエストは、アドレスバッファ161に格納され、直後
にリクエストバッファ110に転送される。リクエスト
バッファ110は、アドレス/コマンドバス10の使用
権を要求するためのバスリクエストをアドレス/コマン
ドバス10に発行する。発行されたバスリクエストは、
調停制御部120が受け取って調停を行い、アドレス/
コマンドバス10の使用装置を決定する。
【0026】アドレス/コマンドバス10の使用権が得
られたならば、リクエストバッファ110に通知し、リ
クエストバッファ110は、格納されたリードリクエス
トのアドレスとコマンドを出力するとともに、リードリ
クエストにIDを付加して管理テーブル130に登録す
る。
【0027】プロセッサ制御装置200は、システムバ
スに発行されたリードリクエストをアドレスバッファ2
01に格納するとともに、リードリクエストにIDを付
加して管理テーブル230に登録する。
【0028】リードリクエストのアドレスは、プロセッ
サ制御装置200に接続されたコピータグ(Copy Ta
g)290に格納されているアドレスとアドレス比較部
270にて比較され、プロセッサ250の持つキャッシ
ュ(不図示)に要求されているデータであると判断され
た場合には、プロセッサ250に対してキャッシュ内の
データを要求するリクエストを発行する。
【0029】そして、このリクエストを受け取ったプロ
セッサ250は、キャッシュから読み出したデータを転
送してくる。その際、プロセッサ制御装置200はプロ
セッサ250からのデータをデータバッファ262に格
納するとともにデータ転送制御部270は転送回数を管
理する。
【0030】データは複数回に渡って転送されてくるの
で、全てのデータがデータバッファ262に揃う前に、
システムバスに対してリプライデータの転送準備を開始
する。データ転送制御部270は、データバス20の使
用権を要求するためのバスリクエストをアドレス/コマ
ンドバス10に発行する。発行されたバスリクエストは
調停制御部220が受け取って調停を行い、データバス
20の使用装置を決定する。データバス20の使用権が
得られたならば、データ転送制御部270に通知し、デ
ータ転送制御部270は管理テーブル230を参照し
て、リードリクエストに付加されたIDをIDバス30
に出力した後に、データの出力を開始する。
【0031】リプライデータがシステムバスに発行され
ると、プロセッサ制御装置100は管理テーブル130
を参照して、これが自分が発行したリードリクエストに
対するものかであるか否かを判断する。
【0032】自分に対するリプライトデータであったな
らば、データバッファ102に格納するとともに、管理
テーブル130から情報を抹消する。
【0033】しかし、データバッファ102に、まだプ
ロセッサ150に転送が完了していない前のデータが残
っている場合には、アドレス/コマンドバス10上のバ
スリクエストを認識したところで、データ受信拒否信号
40を有効にして、データを受け取れないことを、プロ
セッサ制御装置200及びメモリ制御装置300に通知
する。
【0034】データバッファ102に格納されたデータ
は、プロセッサ150に対して転送されて処理が完結す
る。
【0035】さらに、メモリ制御装置300もリプライ
データをデータバッファ302に格納しメモリセルに書
き込むが、もしデータバッファ302に前のデータが残
っていて新しいデータを格納できない場合は、メモリ制
御装置300はアドレス/コマンドバス10上のバスリ
クエストを認識したところで、データ受信拒否信号40
を有効にして、データを受け入れられないことをプロセ
ッサ制御装置100及びプロセッサ制御装置200に通
知する。
【0036】データ受信拒否信号40が有効になったこ
とを認識したプロセッサ制御装置200はデータの出力
は行うが、このデータは無効となるため、データの再送
を準備する。
【0037】プロセッサ制御装置100はデータバス2
0上にデータが出力されていても取り込まず、データの
再送を待つ。
【0038】図5及び図6も、リードリクエスト及びデ
ータリプライのタイミングを示したタイムチャートであ
る。なお、図5及び図6は、単に図面作成の都合により
分図されたものである。図3及び図4の場合と同様にプ
ロセッサ制御装置100からリードリクエストが発行さ
れ、プロセッサ制御装置200が受け取って、プロセッ
サ250にデータを要求する場合を考える。
【0039】プロセッサ250からのデータ転送が開始
されると、データ転送制御部270はデータバス20の
使用権を要求するためのバスリクエストをアドレス/コ
マンドバス10に発行し、プロセッサ250からのデー
タ転送の監視を続ける。
【0040】しかし、プロセッサ250からのデータ転
送が連続せずに、データバス20にデータを出力する規
定の時間までに全てのデータが揃っていないと、データ
出力を開始することができないため、データ転送制御部
270は、受信拒否信号制御部240に対してデータの
出力を中止するように通知する。
【0041】通知を受けた受信拒否信号制御部240は
規定のデータ出力開始より前に、データ受信拒否信号4
0を有効にしてプロセッサ制御装置100とメモリ制御
装置300に通知する。
【0042】データ受信拒否信号40が有効になったこ
とを検出したプロセッサ制御装置100の受信拒否信号
制御部140は、今回のリプライデータの転送は無効で
あると判断して、再送されてくるのを待つ。
【0043】メモリ制御装置300の受信拒否信号制御
部340も、データ受信拒否信号40が有効になったこ
とを検出したならば、受信拒否信号制御部340はメモ
リセル書き込み制御部380に通知してメモリセルへの
書き込みを行わないようにする。
【0044】
【発明の効果】以上説明したように、本発明によれば、
データバスを獲得した後に、リプライデータを発行でき
なくなった場合であっても、これを取り消すための機構
を備え、システムバスにブロックデータを転送する場合
に、全てのデータが揃う前にシステムバスに対してデー
タ転送のためのリクエストを発行することを可能とした
ことにより、リードリクエストに対するリプライ応答を
より早く返すことができるという効果を有する。
【0045】本発明は、この機能を実現するための信号
線として、別の用途で使用している信号線を利用し且つ
同信号の制御論理をも最大限利用したことにより、信号
ピンを増加させることなく、かつ論理回路の増加を極小
に抑えて実現することを可能としたものであり、回路規
模の増大を抑止低減している。
【図面の簡単な説明】
【図1】本発明の一実施形態の構成例を示したブロック
図である。
【図2】本発明の一実施形態の構成例を示したブロック
図である。
【図3】本発明の一実施形態の動作を説明するためのタ
イムチャートである。
【図4】本発明の一実施形態の動作を説明するためのタ
イムチャートである。
【図5】本発明の一実施形態の動作を説明するためのタ
イムチャートである。
【図6】本発明の一実施形態の動作を説明するためのタ
イムチャートである。
【符号の説明】
10 アドレスバス 20 データバス 30 IDバス 40 データ受信拒否信号 100 プロセッサ制御装置 101 アドレスバッファ 102 データバッファ 110 リクエストバッファ 120 調停制御部 130 管理テーブル 140 受信拒否信号制御部 150 プロセッサ 161 アドレスバッファ 162 データバッファ 170 データ転送制御部 180 アドレス比較部 190 コピータグ(Copy Tag) 200 プロセッサ制御装置 201 アドレスバッファ 202 データバッファ 210 リクエストバッファ 220 調停制御部 230 管理テーブル 240 受信拒否信号制御部 250 プロセッサ 261 アドレスバッファ 262 データバッファ 270 データ転送制御部 280 アドレス比較部 290 コピータグ(Copy Tag) 300 メモリ制御装置 301 アドレスバッファ 302 データバッファ 320 調停制御部 330 管理テーブル 340 受信拒否制御部 350 メモリセル 351 データバッファ 360 データ転送制御部 370 メモリセル読み出し制御部 380 メモリセル書き込み制御部

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】データ送受信を行う複数の装置がシステム
    バスに接続されているコンピュータシステムであって、 該システムバスは、データ送信側装置がデータバスにデ
    ータを出力するに際して、データバスの使用権を獲得
    し、その一定サイクル後にデータバス上にデータを出力
    するクロック同期式バスとされ、 さらにデータ受信の拒否を通知するデータ受信拒否信号
    を備え、データ受信側装置がデータバス上に出力された
    データを受け取れない場合には、該データ受信拒否信号
    を有効としてデータの受け取りを拒否し前記データ送信
    側装置に対してデータの再送を要求する機能を備えてな
    るシステムにおいて、 前記データ送信側装置が、データバスの使用権を獲得し
    た場合において、規定のサイクル後にデータを出力でき
    ない場合には、前記データ受信拒否信号を有効とし、デ
    ータ受信側装置にデータの受け取りを中止させる手段を
    備えたことを特徴とするデータ転送制御方式。
  2. 【請求項2】前記データ送信側装置が、前記データ受信
    側装置へ複数サイクルに渡ってデータを転送する際、必
    要なデータが全て揃う前に、前記データバスの使用権を
    要求することを特徴とする請求項1記載のデータ転送制
    御方式。
JP8048267A 1996-02-09 1996-02-09 データ転送制御方式 Expired - Lifetime JP2800764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8048267A JP2800764B2 (ja) 1996-02-09 1996-02-09 データ転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8048267A JP2800764B2 (ja) 1996-02-09 1996-02-09 データ転送制御方式

Publications (2)

Publication Number Publication Date
JPH09219716A JPH09219716A (ja) 1997-08-19
JP2800764B2 true JP2800764B2 (ja) 1998-09-21

Family

ID=12798672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8048267A Expired - Lifetime JP2800764B2 (ja) 1996-02-09 1996-02-09 データ転送制御方式

Country Status (1)

Country Link
JP (1) JP2800764B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4936088B2 (ja) * 2010-03-15 2012-05-23 日本電気株式会社 ディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法
WO2017046958A1 (ja) 2015-09-18 2017-03-23 株式会社日立製作所 メモリコントローラ、メモリ制御方法および半導体記憶装置

Also Published As

Publication number Publication date
JPH09219716A (ja) 1997-08-19

Similar Documents

Publication Publication Date Title
JP4008987B2 (ja) バス通信システム及びバス調停方法並びにデータ転送方法
JPH0354375B2 (ja)
EP0872799A2 (en) PCI bus System
JPH0473176B2 (ja)
JP2003162498A (ja) バスシステムおよびリトライ方法
JPH0246974B2 (ja)
JP3027843B2 (ja) バススヌ−プ方法
JPH07210500A (ja) データ転送制御装置
JP2800764B2 (ja) データ転送制御方式
JPH08314854A (ja) データ転送システムおよびこれに関連する装置
JPH10307788A (ja) バスブリッジ
JP3070492B2 (ja) データ転送制御方式およびデータ転送制御方法
US5815676A (en) Address bus arbiter for pipelined transactions on a split bus
JPH10320348A (ja) キャッシュ・ストリーミングを可能にするための方法および装置
JP2702832B2 (ja) 低優先度アダプタの救済制御装置
JP2885640B2 (ja) データバス転送方法
JP3266184B2 (ja) 入出力制御方法とその装置
JPH10116245A (ja) Dma制御装置
JPH1055341A (ja) バスインタフェース制御方式
JP2000010909A (ja) データ転送制御装置
JP2981618B2 (ja) パイプラインコンピュータシステムでの書き込み順序保存方法
JPH07109599B2 (ja) 処理システムの情報転送装置
JPH0528861B2 (ja)
JPH11149442A (ja) データ転送制御装置
JP2002269033A (ja) リトライ制御機能を有するアービタを用いたバスシステムおよびシステムlsi

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070710

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12