JP3070492B2 - データ転送制御方式およびデータ転送制御方法 - Google Patents
データ転送制御方式およびデータ転送制御方法Info
- Publication number
- JP3070492B2 JP3070492B2 JP8285471A JP28547196A JP3070492B2 JP 3070492 B2 JP3070492 B2 JP 3070492B2 JP 8285471 A JP8285471 A JP 8285471A JP 28547196 A JP28547196 A JP 28547196A JP 3070492 B2 JP3070492 B2 JP 3070492B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- rejection signal
- sending
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデータ転送制御方式
およびデータ転送制御方法に関し、特に、データバスの
使用権獲得後のデータ転送タイミングが固定されている
バスにおけるデータ転送を中止できるデータ転送制御方
式および方法に関する。
およびデータ転送制御方法に関し、特に、データバスの
使用権獲得後のデータ転送タイミングが固定されている
バスにおけるデータ転送を中止できるデータ転送制御方
式および方法に関する。
【０００２】
【従来の技術】従来のデータ転送制御方式の一例が特開
平１−２９５３５７号公報記載されている。この従来の
方式においては、送信側装置と受信側装置とがシステム
バスを介して結合されている。送信側装置はデータ転送
に先立って送信要求通知を受信側装置に送出し、この送
信要求通知には、送信アドレスおよび受信アドレスに加
えて転送開始遅延時間情報が含まれている。転送開始遅
延時間は送信側装置が送信要求通知を転送してから実際
にデータ転送を開始するまでの時間を規定しており、受
信側装置はデータを受信できない場合にのみ受信拒否応
答通知を送信側装置に送出し、送信側装置は転送開始遅
延時間で示された遅延時間以内に受信側装置から受信拒
否応答通知が転送されてくればデータの転送を中止し、
受信拒否応答通知が転送されてこなければデータの転送
を開始する。
平１−２９５３５７号公報記載されている。この従来の
方式においては、送信側装置と受信側装置とがシステム
バスを介して結合されている。送信側装置はデータ転送
に先立って送信要求通知を受信側装置に送出し、この送
信要求通知には、送信アドレスおよび受信アドレスに加
えて転送開始遅延時間情報が含まれている。転送開始遅
延時間は送信側装置が送信要求通知を転送してから実際
にデータ転送を開始するまでの時間を規定しており、受
信側装置はデータを受信できない場合にのみ受信拒否応
答通知を送信側装置に送出し、送信側装置は転送開始遅
延時間で示された遅延時間以内に受信側装置から受信拒
否応答通知が転送されてくればデータの転送を中止し、
受信拒否応答通知が転送されてこなければデータの転送
を開始する。
【０００３】
【発明が解決しようとする課題】上述した従来の方式に
おいては、送信側装置がデータの送信を中止する手段を
備えていないため、送信側装置で送信データが完全に揃
うことを保証できるような転送開始遅延時間を設定せざ
るを得ないため、データ転送の開始タイミングが遅くな
るという欠点がある。
おいては、送信側装置がデータの送信を中止する手段を
備えていないため、送信側装置で送信データが完全に揃
うことを保証できるような転送開始遅延時間を設定せざ
るを得ないため、データ転送の開始タイミングが遅くな
るという欠点がある。
【０００４】本発明の目的は、システムバスに別の意味
で定義されている信号および装置内の制御回路を使用す
ることによって、ハードウェアの量を増やすことなくデ
ータ転送を高速化できるデータ転送制御方式および方法
を提供することにある。
で定義されている信号および装置内の制御回路を使用す
ることによって、ハードウェアの量を増やすことなくデ
ータ転送を高速化できるデータ転送制御方式および方法
を提供することにある。
【０００５】
【課題を解決するための手段】本発明の第１のデータ転
送制御方式は、データ送受信を行う複数の装置と該複数
の装置に接続されたシステムバスとを備え、該システム
バスは、データ送信側装置が該システムバスにデータを
出力する場合に該システムバスの使用権を獲得してから
一定サイクル後に前記システムバス上に該データを出力
するクロック同期式バスであり、前記システムバスはさ
らにデータ受信拒否信号線を備えており、データ受信側
装置が前記システムバス上に出力されたデータを受け取
れない場合には前記データ受信拒否信号を前記データ受
信側装置が前記拒否信号線に送出することによってデー
タの受け取りを拒否し、前記データ送信側装置に対して
データの再送を要求するシステムにおいて、前記データ
送信側装置は、前記システムバスの使用権を獲得後に、
所定のサイクル後にデータの送出を行うことを検出した
場合に、前記データ受信拒否信号を前記拒否信号線に送
出して、前記データ受信側装置にデータの受け取りを中
止させる制御手段を備える。
送制御方式は、データ送受信を行う複数の装置と該複数
の装置に接続されたシステムバスとを備え、該システム
バスは、データ送信側装置が該システムバスにデータを
出力する場合に該システムバスの使用権を獲得してから
一定サイクル後に前記システムバス上に該データを出力
するクロック同期式バスであり、前記システムバスはさ
らにデータ受信拒否信号線を備えており、データ受信側
装置が前記システムバス上に出力されたデータを受け取
れない場合には前記データ受信拒否信号を前記データ受
信側装置が前記拒否信号線に送出することによってデー
タの受け取りを拒否し、前記データ送信側装置に対して
データの再送を要求するシステムにおいて、前記データ
送信側装置は、前記システムバスの使用権を獲得後に、
所定のサイクル後にデータの送出を行うことを検出した
場合に、前記データ受信拒否信号を前記拒否信号線に送
出して、前記データ受信側装置にデータの受け取りを中
止させる制御手段を備える。
【０００６】本発明のデータ転送制御方式は、さらに、
前記データ受信拒否信号を送出するタイミングを制御す
るための情報をソフトウェアから設定される記憶手段を
備える。
前記データ受信拒否信号を送出するタイミングを制御す
るための情報をソフトウェアから設定される記憶手段を
備える。
【０００７】本発明の第２のデータ転送制御方式は、第
１および第２の装置と、該第１および第２の装置が接続
されたバスとを含むシステムにおいて、前記第１の装置
は、データを要求するためのリクエスト情報を前記バス
に送出するためのリクエスト情報送出手段と、前記バス
に含まれる拒否信号線に拒否信号が存在している場合に
は前記バスから得られるデータを無効と判断して前記バ
スからのデータの取り込みを中止する監視手段とを備
え、前記第２の装置は、前記リクエスト情報により要求
された前記データを所有している場合に前記バスの使用
権を取得する処理を開始するバス使用権取得手段と、前
記バス使用権取得手段により前記バスの使用権を取得し
た場合に前記要求されたデータを所定の時間後に前記バ
スに送出できないことを検出したときに前記拒否信号線
に前記拒否信号を送出する拒否信号送出手段とを備え
る。
１および第２の装置と、該第１および第２の装置が接続
されたバスとを含むシステムにおいて、前記第１の装置
は、データを要求するためのリクエスト情報を前記バス
に送出するためのリクエスト情報送出手段と、前記バス
に含まれる拒否信号線に拒否信号が存在している場合に
は前記バスから得られるデータを無効と判断して前記バ
スからのデータの取り込みを中止する監視手段とを備
え、前記第２の装置は、前記リクエスト情報により要求
された前記データを所有している場合に前記バスの使用
権を取得する処理を開始するバス使用権取得手段と、前
記バス使用権取得手段により前記バスの使用権を取得し
た場合に前記要求されたデータを所定の時間後に前記バ
スに送出できないことを検出したときに前記拒否信号線
に前記拒否信号を送出する拒否信号送出手段とを備え
る。
【０００８】本発明の第２のデータ転送制御方式は、さ
らに、外部から与えられ前記所定の時間を定めるための
情報を格納した格納手段をさらに備える。
らに、外部から与えられ前記所定の時間を定めるための
情報を格納した格納手段をさらに備える。
【０００９】本発明のデータ転送制御方法は、データを
要求するためのリクエスト情報を第１の装置からバスに
送出するリクエスト送出ステップと、前記リクエスト情
報により要求された前記データを所有する第２の装置が
前記バスの使用権を取得する処理を行なうバス使用権取
得ステップと、前記バスの使用権を取得した場合に前記
要求されたデータを所定の時間後に前記バスに送出でき
ないことを検出したときに前記第２の装置から前記拒否
信号線に前記拒否信号を送出する拒否信号送出ステップ
と、前記拒否信号に応答して、前記第１の装置が前記バ
スから得られるデータを無効と判断して前記バスからの
データの取り込みを中止するデータ取込中止ステップと
を含む。
要求するためのリクエスト情報を第１の装置からバスに
送出するリクエスト送出ステップと、前記リクエスト情
報により要求された前記データを所有する第２の装置が
前記バスの使用権を取得する処理を行なうバス使用権取
得ステップと、前記バスの使用権を取得した場合に前記
要求されたデータを所定の時間後に前記バスに送出でき
ないことを検出したときに前記第２の装置から前記拒否
信号線に前記拒否信号を送出する拒否信号送出ステップ
と、前記拒否信号に応答して、前記第１の装置が前記バ
スから得られるデータを無効と判断して前記バスからの
データの取り込みを中止するデータ取込中止ステップと
を含む。
【００１０】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１１】図１は本発明の実施の形態を示すブロック
図である。
図である。
【００１２】システムバス１はリードスプリット方式の
同期式バスであり、３つの装置と接続されている。プロ
セッサ制御部２は、プロセッサ５の外部エージェントと
しての機能を有し、システムバス１を介してのデータの
送受信の制御と、データのコヒーレンシを維持するため
にキャッシュの外部タグを格納しているＣｏｐｙＴａｇ
８部の制御とを行う。同様に、プロセッサ制御部３はプ
ロセッサ６の外部エージェントとしての機能を有し、バ
ス１を介してのデータの送受信の制御と、ＣｏｐｙＴａ
ｇ９の制御とを行う。また、メモリ制御部４はメモリセ
ル７に対しての読み出しおよび書き込みを制御し、プロ
セッサ制御部２またはプロセッサ制御部３からの要求に
応じて、システムバス１を介してのデータの受け渡しを
行う。
同期式バスであり、３つの装置と接続されている。プロ
セッサ制御部２は、プロセッサ５の外部エージェントと
しての機能を有し、システムバス１を介してのデータの
送受信の制御と、データのコヒーレンシを維持するため
にキャッシュの外部タグを格納しているＣｏｐｙＴａｇ
８部の制御とを行う。同様に、プロセッサ制御部３はプ
ロセッサ６の外部エージェントとしての機能を有し、バ
ス１を介してのデータの送受信の制御と、ＣｏｐｙＴａ
ｇ９の制御とを行う。また、メモリ制御部４はメモリセ
ル７に対しての読み出しおよび書き込みを制御し、プロ
セッサ制御部２またはプロセッサ制御部３からの要求に
応じて、システムバス１を介してのデータの受け渡しを
行う。
【００１３】図２は図１に示したプロセッサ制御部２の
詳細を示すブロック図である。
詳細を示すブロック図である。
【００１４】システムバス１は、アドレス／コマンドバ
ス１０と、データバス１１と、ＩＤバス１２と、データ
受信拒否信号線１３とを備えている。プロセッサ制御部
２は、プロセッサ５から発行されるリードリクエストを
格納するアドレスバッファ１４と、そのリードリクエス
トをシステムバス１に送出するための制御を行うリクエ
ストバッファ１５と、プロセッサ５にキャッシュ内デー
タの払い出しを要求したときに転送されてくるデータを
格納するデータバッファ１６と、そのデータをシステム
バス１に送出するための制御を行うデータ転送制御部１
７と、データ転送開始を指定する設定レジスタ１８と、
アドレス／コマンドバス１０およびデータバス１１を使
用する権利を与える装置を決定する調停制御部１９と、
システムバス１上のリードリクエストを格納するアドレ
スバッファ２０と、そのリードリクエストに識別情報
（以下、ＩＤという。）を付加して管理するための管理
テーブル２１と、そのリードリクエストに対するデータ
がプロセッサ５のキャッシュ内に存在するかどうかを判
断するためにＣｏｐｙＴａｇ部８から読み出したタグと
の比較を行うアドレス比較部２２と、自身が発行したリ
ードリクエストに対してシステムバス１を介して送られ
てくるリプライデータを格納するためのデータバッファ
２３と、リプライデータを規定のタイミングで発行でき
ない時にデータ受信拒否信号を信号線１３に送出すると
ともに自身が送出したリプライデータに対して他の装置
から信号線１３を介してデータ受信拒否信号が送られて
くる否かを監視してリプライデータの再送を決定するた
めの受信拒否信号制御部２４とから構成される。
ス１０と、データバス１１と、ＩＤバス１２と、データ
受信拒否信号線１３とを備えている。プロセッサ制御部
２は、プロセッサ５から発行されるリードリクエストを
格納するアドレスバッファ１４と、そのリードリクエス
トをシステムバス１に送出するための制御を行うリクエ
ストバッファ１５と、プロセッサ５にキャッシュ内デー
タの払い出しを要求したときに転送されてくるデータを
格納するデータバッファ１６と、そのデータをシステム
バス１に送出するための制御を行うデータ転送制御部１
７と、データ転送開始を指定する設定レジスタ１８と、
アドレス／コマンドバス１０およびデータバス１１を使
用する権利を与える装置を決定する調停制御部１９と、
システムバス１上のリードリクエストを格納するアドレ
スバッファ２０と、そのリードリクエストに識別情報
（以下、ＩＤという。）を付加して管理するための管理
テーブル２１と、そのリードリクエストに対するデータ
がプロセッサ５のキャッシュ内に存在するかどうかを判
断するためにＣｏｐｙＴａｇ部８から読み出したタグと
の比較を行うアドレス比較部２２と、自身が発行したリ
ードリクエストに対してシステムバス１を介して送られ
てくるリプライデータを格納するためのデータバッファ
２３と、リプライデータを規定のタイミングで発行でき
ない時にデータ受信拒否信号を信号線１３に送出すると
ともに自身が送出したリプライデータに対して他の装置
から信号線１３を介してデータ受信拒否信号が送られて
くる否かを監視してリプライデータの再送を決定するた
めの受信拒否信号制御部２４とから構成される。
【００１５】図３は図１に示したプロセッサ制御部３の
詳細を示すブロック図である。
詳細を示すブロック図である。
【００１６】ブロック制御部３は、プロセッサ６から発
行されるリードリクエストを格納するアドレスバッファ
２５と、そのリードリクエストをシステムバス１に送出
するための制御を行うリクエストバッファ２６と、プロ
セッサ６にキャッシュ内データの払い出しを要求したと
きに転送されてくるデータを格納するデータバッファ２
７と、そのデータをシステムバス１に送出するための制
御を行うデータ転送制御部２８と、データ転送開始を指
定する設定システム２９と、アドレス／コマンドバス１
０およびデータバス１１を使用する権利を与える装置を
決定する調停制御部３０と、システムバス１上のリード
リクエストを格納するアドレスバッファ３１と、そのリ
ードリクエストにＩＤを付加して管理するための管理テ
ーブル３２と、そのリードリクエストに対するデータが
プロセッサ６のキャッシュ内に存在するかどうかを判断
するためにＣｏｐｙＴａｇ部９から読み出したタグとの
比較を行うアドレス比較部３３と、自身が発行したリー
ドリクエストに対してシステムバス１を介して送られて
くるリプライデータを格納するためのデータバッファ３
４と、リプライデータを規定のタイミングで発行できな
い時にデータ受信拒否信号を信号線１３に送出するとと
もに自身が送出したリプライデータに対して他の装置か
ら信号線１３を介してデータ受信拒否信号が送られてく
るか否かを監視してリプライデータの再送を決定するた
めの受信拒否信号制御部３５とから構成される。
行されるリードリクエストを格納するアドレスバッファ
２５と、そのリードリクエストをシステムバス１に送出
するための制御を行うリクエストバッファ２６と、プロ
セッサ６にキャッシュ内データの払い出しを要求したと
きに転送されてくるデータを格納するデータバッファ２
７と、そのデータをシステムバス１に送出するための制
御を行うデータ転送制御部２８と、データ転送開始を指
定する設定システム２９と、アドレス／コマンドバス１
０およびデータバス１１を使用する権利を与える装置を
決定する調停制御部３０と、システムバス１上のリード
リクエストを格納するアドレスバッファ３１と、そのリ
ードリクエストにＩＤを付加して管理するための管理テ
ーブル３２と、そのリードリクエストに対するデータが
プロセッサ６のキャッシュ内に存在するかどうかを判断
するためにＣｏｐｙＴａｇ部９から読み出したタグとの
比較を行うアドレス比較部３３と、自身が発行したリー
ドリクエストに対してシステムバス１を介して送られて
くるリプライデータを格納するためのデータバッファ３
４と、リプライデータを規定のタイミングで発行できな
い時にデータ受信拒否信号を信号線１３に送出するとと
もに自身が送出したリプライデータに対して他の装置か
ら信号線１３を介してデータ受信拒否信号が送られてく
るか否かを監視してリプライデータの再送を決定するた
めの受信拒否信号制御部３５とから構成される。
【００１７】図４は図１に示したメモリ制御部４の詳細
を示すブロック図である。
を示すブロック図である。
【００１８】メモリ制御部４は、システムバス１上のリ
ードリクエストを格納するアドレスバッファ３６と、そ
のリードリクエストにＩＤを付加して管理するための管
理テーブル３７と、リードリクエストに対するデータを
メモリセルから読み出すためのメモリセル読み出し制御
部３８と、メモリセルから読み出したデータを格納する
データバッファ３９と、読み出したデータをリプライデ
ータとしてシステムバス１に送出するための制御を行う
データ転送制御部４０と、データバス１１を使用する権
利を与える装置を決定する調停制御部４１と、システム
バス１からのデータを格納するデータバッファ４２と、
そのデータをメモリセルに書き込むための制御を行うメ
モリセル書き込み制御部４３と、システムバス１上のリ
プライデータを受け取れないときにデータ受信拒否信号
を信号線１３に送出するとともに他の装置から信号線１
３を介してデータ受信拒否信号が送られてくる否かを監
視してリプライデータの受け取りの中止を決定するため
の受信拒否信号制御部４４とから構成される。
ードリクエストを格納するアドレスバッファ３６と、そ
のリードリクエストにＩＤを付加して管理するための管
理テーブル３７と、リードリクエストに対するデータを
メモリセルから読み出すためのメモリセル読み出し制御
部３８と、メモリセルから読み出したデータを格納する
データバッファ３９と、読み出したデータをリプライデ
ータとしてシステムバス１に送出するための制御を行う
データ転送制御部４０と、データバス１１を使用する権
利を与える装置を決定する調停制御部４１と、システム
バス１からのデータを格納するデータバッファ４２と、
そのデータをメモリセルに書き込むための制御を行うメ
モリセル書き込み制御部４３と、システムバス１上のリ
プライデータを受け取れないときにデータ受信拒否信号
を信号線１３に送出するとともに他の装置から信号線１
３を介してデータ受信拒否信号が送られてくる否かを監
視してリプライデータの受け取りの中止を決定するため
の受信拒否信号制御部４４とから構成される。
【００１９】次に、本実施の形態の動作について、リー
ドリクエストおよびデータリプライのタイミングを示し
たタイムチャートである図５を参照して説明する。プロ
セッサ５から発行されたリードリクエストはプロセッサ
制御部２のアドレスバッファ１４に格納され、その後
に、リクエストバッファ１５に転送される。リクエスト
バッファ１５はアドレス／コマンドバス１０の使用権を
要求するためのバスリクエストをアドレス／コマンドバ
ス１０に送出する。送出されたバスリクエストは調停制
御部１９が引き取って調停を行い、アドレス／コマンド
バス１０の使用装置を決定する。アドレス／コマンドバ
ス１０の使用権が得られたならば、リクエストバッファ
１５にその旨を通知し、これに応答して、リクエストバ
ッファ１５は格納しているリードリクエストに含まれる
アドレスおよびコマンドバス１０に出力し、アドレスバ
ッファ２０はアドレス／コマンドバス１０に出力された
リードリクエストを受信し格納する。
ドリクエストおよびデータリプライのタイミングを示し
たタイムチャートである図５を参照して説明する。プロ
セッサ５から発行されたリードリクエストはプロセッサ
制御部２のアドレスバッファ１４に格納され、その後
に、リクエストバッファ１５に転送される。リクエスト
バッファ１５はアドレス／コマンドバス１０の使用権を
要求するためのバスリクエストをアドレス／コマンドバ
ス１０に送出する。送出されたバスリクエストは調停制
御部１９が引き取って調停を行い、アドレス／コマンド
バス１０の使用装置を決定する。アドレス／コマンドバ
ス１０の使用権が得られたならば、リクエストバッファ
１５にその旨を通知し、これに応答して、リクエストバ
ッファ１５は格納しているリードリクエストに含まれる
アドレスおよびコマンドバス１０に出力し、アドレスバ
ッファ２０はアドレス／コマンドバス１０に出力された
リードリクエストを受信し格納する。
【００２０】アドレスバッファ２０に格納されたリード
リクエストには、ＩＤが付加されて管理テーブル２１に
登録される。プロセッサ制御部３は、システムバス１に
送出されたリードリクエストをアドレスバッファ３１に
格納するとともに、このリードリクエストにＩＤを付加
して管理テーブル３２に登録する。リードリクエストに
含まれるアドレスはプロセッサ制御部３に接続されたＣ
ｏｐｙＴａｇ部９に格納されているタグとアドレス比較
部３３で比較され、プロセッサ６の持つキャッシュ内に
要求されているデータがあると判断された場合には、プ
ロセッサ６に対してキャッシュ内の当該データを要求す
るリクエストを発行する。
リクエストには、ＩＤが付加されて管理テーブル２１に
登録される。プロセッサ制御部３は、システムバス１に
送出されたリードリクエストをアドレスバッファ３１に
格納するとともに、このリードリクエストにＩＤを付加
して管理テーブル３２に登録する。リードリクエストに
含まれるアドレスはプロセッサ制御部３に接続されたＣ
ｏｐｙＴａｇ部９に格納されているタグとアドレス比較
部３３で比較され、プロセッサ６の持つキャッシュ内に
要求されているデータがあると判断された場合には、プ
ロセッサ６に対してキャッシュ内の当該データを要求す
るリクエストを発行する。
【００２１】リクエストを受け取ったプロセッサ６は、
キャッシュから読み出したデータを制御部３に転送す
る。プロセッサ制御部３はプロセッサ６からのデータを
データバッファ２７に格納し、データ転送制御部２８は
データの転送回数を管理する。データはプロセッサ６か
ら複数回に渡って転送されてくるので、全てのデータが
データバッファ２７に揃う前にシステムバス１へのリプ
ライデータの転送準備を開始する。
キャッシュから読み出したデータを制御部３に転送す
る。プロセッサ制御部３はプロセッサ６からのデータを
データバッファ２７に格納し、データ転送制御部２８は
データの転送回数を管理する。データはプロセッサ６か
ら複数回に渡って転送されてくるので、全てのデータが
データバッファ２７に揃う前にシステムバス１へのリプ
ライデータの転送準備を開始する。
【００２２】ここで、何回目のデータを受け取った時に
データの転送準備を開始するのかを設定レジスタ２９に
書き込まれた値により決定する。この設定レジスタ２９
への値の書き込みはソフトウェアにより行なうことがで
き、使用しているプロセッサ６の動作速度（例えば、動
作周波数）に合わせてレジスタ２９への設定値を変更で
きる。プロセッサ６から５つ目のデータを受信した時に
データバス１１の使用権を獲得するためのバスリクエス
トを発行するようにレジスタ２９に値が設定されている
場合、プロセッサ６から、５つ目のデータを受け取った
ところで、データ転送制御部２８はデータバス１１の使
用権を要求するためのバスリクエストをアドレス／コマ
ンドバス１０に発行する。発行されたバスリクエストは
調停制御部３０が引き取って調停を行い、データバス１
１の使用装置を決定する。
データの転送準備を開始するのかを設定レジスタ２９に
書き込まれた値により決定する。この設定レジスタ２９
への値の書き込みはソフトウェアにより行なうことがで
き、使用しているプロセッサ６の動作速度（例えば、動
作周波数）に合わせてレジスタ２９への設定値を変更で
きる。プロセッサ６から５つ目のデータを受信した時に
データバス１１の使用権を獲得するためのバスリクエス
トを発行するようにレジスタ２９に値が設定されている
場合、プロセッサ６から、５つ目のデータを受け取った
ところで、データ転送制御部２８はデータバス１１の使
用権を要求するためのバスリクエストをアドレス／コマ
ンドバス１０に発行する。発行されたバスリクエストは
調停制御部３０が引き取って調停を行い、データバス１
１の使用装置を決定する。
【００２３】データバス１１の使用権が得られたなら
ば、データ転送制御部２８にその旨を通知し、これに応
答して、データ転送制御部２８は管理テーブル３２を参
照して、データを要求したリードリクエストに付加され
たＩＤをＩＤバス１２に出力した後、当該データの出力
を開始する。制御部３からこれらのリプライデータがシ
ステムバスに送出されると、プロセッサ制御部２は管理
テーブル２１を参照してそれが自身が発行したリードリ
クエストに対するものかどうかを判断する。自身に対す
るリプライデータであったならば、データバッファ２３
は送られてきたデータを格納するとともに、管理テーブ
ル２１から該当するリードリクエストが抹消される。し
かし、データバッファ２３にまだプロセッサ５に転送が
完了していない前のデータが残っている場合には、アド
レス／コマンドバス１０上のバスリクエストを認識した
時点でデータ受信拒否信号を信号線１３に送出し、デー
タを受け取れないことをプロセッサ制御部３およびメモ
リ制御部４に通知する。データ受信拒否信号が送出され
ない場合、データバッファ２３に格納されたデータはプ
ロセッサ５に対して転送されて処理が完結する。
ば、データ転送制御部２８にその旨を通知し、これに応
答して、データ転送制御部２８は管理テーブル３２を参
照して、データを要求したリードリクエストに付加され
たＩＤをＩＤバス１２に出力した後、当該データの出力
を開始する。制御部３からこれらのリプライデータがシ
ステムバスに送出されると、プロセッサ制御部２は管理
テーブル２１を参照してそれが自身が発行したリードリ
クエストに対するものかどうかを判断する。自身に対す
るリプライデータであったならば、データバッファ２３
は送られてきたデータを格納するとともに、管理テーブ
ル２１から該当するリードリクエストが抹消される。し
かし、データバッファ２３にまだプロセッサ５に転送が
完了していない前のデータが残っている場合には、アド
レス／コマンドバス１０上のバスリクエストを認識した
時点でデータ受信拒否信号を信号線１３に送出し、デー
タを受け取れないことをプロセッサ制御部３およびメモ
リ制御部４に通知する。データ受信拒否信号が送出され
ない場合、データバッファ２３に格納されたデータはプ
ロセッサ５に対して転送されて処理が完結する。
【００２４】さらに、メモリ制御部４もリプライデータ
をデータバッファ４２に格納しメモリセルに書き込む
が、もしもデータバッファ４２に前のデータが残ってい
て新しいデータを格納できない場合は、メモリ制御部４
はアドレス／コマンドバス１０上のバスリクエストを認
識した時点でデータ受信拒否信号を信号線１３に送出
し、データを受け取れないことをプロセッサ制御部２お
よびプロセッサ制御部３に通知する。データ受信拒否信
号が送出されたのを検出したプロセッサ制御部３はデー
タの出力は行うが、このデータは無効となるため、デー
タの再送を準備する。プロセッサ制御部２はデータバス
１１上にデータが出力されていても取り込まず、データ
の再送を待つ。
をデータバッファ４２に格納しメモリセルに書き込む
が、もしもデータバッファ４２に前のデータが残ってい
て新しいデータを格納できない場合は、メモリ制御部４
はアドレス／コマンドバス１０上のバスリクエストを認
識した時点でデータ受信拒否信号を信号線１３に送出
し、データを受け取れないことをプロセッサ制御部２お
よびプロセッサ制御部３に通知する。データ受信拒否信
号が送出されたのを検出したプロセッサ制御部３はデー
タの出力は行うが、このデータは無効となるため、デー
タの再送を準備する。プロセッサ制御部２はデータバス
１１上にデータが出力されていても取り込まず、データ
の再送を待つ。
【００２５】次に、本実施の形態の他の動作について図
６を参照して説明する。
６を参照して説明する。
【００２６】図５の場合と同様にプロセッサ制御部２か
らリードリクエストが発行され、プロセッサ制御部３が
そのリクエストを受け取って、プロセッサ６にデータを
要求する場合を考える。プロセッサ６からのデータ転送
が開始されると、設定レジスタ２９の値に従って、デー
タ転送制御部２５は５つ目のデータを受信した時点で、
データバス１１の使用権を要求するためのバスリクエス
トをアドレス／コマンドバス１０に送出し、プロセッサ
６からのデータ転送の監視を続ける。
らリードリクエストが発行され、プロセッサ制御部３が
そのリクエストを受け取って、プロセッサ６にデータを
要求する場合を考える。プロセッサ６からのデータ転送
が開始されると、設定レジスタ２９の値に従って、デー
タ転送制御部２５は５つ目のデータを受信した時点で、
データバス１１の使用権を要求するためのバスリクエス
トをアドレス／コマンドバス１０に送出し、プロセッサ
６からのデータ転送の監視を続ける。
【００２７】しかし、プロセッサ６からのデータ転送が
連続せずに、データバス１１にデータを出力する規定の
タイミングまでに全てのデータが揃っていないとデータ
出力を開始できないので、データ転送制御部２８は受信
拒否信号制御部３５へデータの出力を中止するように通
知する。通知を受けた受信拒否信号制御部３５は規定の
データ出力開始に合わせて、データ受信拒否信号を信号
線１３に送出してプロセッサ制御部２およびメモリ制御
部４に通知する。データ受信拒否信号が送出されたこと
を検出したプロセッサ制御部２の受信拒否信号制御部２
４は、今回のリプライデータの送出は無効であると判断
して、再送されてくるのを待つ。メモリ制御部４の受信
拒否信号制御部４４もデータ受信拒否信号が送出された
ことを検出したならば、受信拒否信号制御部４４はメモ
リセル書き込み制御部４３にメモリセルへの書き込みを
行わないように通知する。
連続せずに、データバス１１にデータを出力する規定の
タイミングまでに全てのデータが揃っていないとデータ
出力を開始できないので、データ転送制御部２８は受信
拒否信号制御部３５へデータの出力を中止するように通
知する。通知を受けた受信拒否信号制御部３５は規定の
データ出力開始に合わせて、データ受信拒否信号を信号
線１３に送出してプロセッサ制御部２およびメモリ制御
部４に通知する。データ受信拒否信号が送出されたこと
を検出したプロセッサ制御部２の受信拒否信号制御部２
４は、今回のリプライデータの送出は無効であると判断
して、再送されてくるのを待つ。メモリ制御部４の受信
拒否信号制御部４４もデータ受信拒否信号が送出された
ことを検出したならば、受信拒否信号制御部４４はメモ
リセル書き込み制御部４３にメモリセルへの書き込みを
行わないように通知する。
【００２８】
【発明の効果】以上、本発明には、データバスを獲得し
た後でリプライデータを送出できなくなった場合でも、
それを取り消すことができることに加えて、データバス
の獲得要求のタイミングを使用するプロセッサの動作周
波数等に応じて設定できるため、データ転送の中止をで
きるだけでなくして、システム全体としてのデータ転送
の高速化をはかることが可能であるという効果がある。
た後でリプライデータを送出できなくなった場合でも、
それを取り消すことができることに加えて、データバス
の獲得要求のタイミングを使用するプロセッサの動作周
波数等に応じて設定できるため、データ転送の中止をで
きるだけでなくして、システム全体としてのデータ転送
の高速化をはかることが可能であるという効果がある。
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１のプロセッサ制御部２の詳細ブロック図で
ある。
ある。
【図３】図１のプロセッサ制御部３の詳細ブロック図で
ある。
ある。
【図４】図１のプロセッサ制御部４の詳細ブロック図で
ある。
ある。
【図５】本発明の動作を説明するためのタイミング図で
ある。
ある。
【図６】本発明の他の動作を説明するためのタイミング
図である。
図である。
１ システムバス ２，３ プロセッサ制御部 ４ メモリ制御部 ５，６ プロセッサ ７ メモリセル ８，９ ＣｏｐｙＴａｇ部 １０ アドレス／コマンドバス １１ データバス １２ ＩＤバス １３ データ受信拒否信号 １４，２５ アドレスバッファ １５，２６ リクエストバッファ １６，２７ データバッファ １７，２８ データ転送制御部 １８，２９ 設定レジスタ １９，３０ 調停制御部 ２０，３１ アドレスバッファ ２１，３２ 管理テーブル ２２，３３ アドレス比較部 ２３，３４ データバッファ ２４，３５ 受信拒否信号制御部 ３６ アドレスバッファ ３７ 管理テーブル ３８ メモリセル読出し制御部 ３９，４２ データバッファ ４０ データ転送制御部 ４１ 調停制御部 ４３ メモリセル書き込み制御部 ４４ 受信拒否制御部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/06,13/00,13/36 G06F 13/362,13/42
Claims (5)
- 【請求項１】 データ送受信を行う複数の装置と該複数
の装置に接続されたシステムバスとを備え、該システム
バスは、データ送信側装置が該システムバスにデータを
出力する場合に該システムバスの使用権を獲得してから
一定サイクル後に前記システムバス上に該データを出力
するクロック同期式バスであり、前記システムバスはさ
らにデータ受信拒否信号線を備えており、データ受信側
装置が前記システムバス上に出力されたデータを受け取
れない場合には前記データ受信拒否信号を前記データ受
信側装置が前記拒否信号線に送出することによってデー
タの受け取りを拒否し、前記データ送信側装置に対して
データの再送を要求するシステムにおいて、 前記データ送信側装置は、前記システムバスの使用権を
獲得後に、所定のサイクル後にデータの送出を行なえな
いことを検出した場合に、前記データ受信拒否信号を前
記拒否信号線に送出して、前記データ受信側装置にデー
タの受け取りを中止させる制御手段を備えたことを特徴
とするデータ転送制御方式。 - 【請求項２】 前記データ受信拒否信号を送出するタイ
ミングを制御するための情報をソフトウェアから設定さ
れる記憶手段を備えたことを特徴とする請求項１記載の
データ転送制御方式。 - 【請求項３】 第１および第２の装置と、該第１および
第２の装置が接続されたバスとを含むシステムにおい
て、 前記第１の装置は、データを要求するためのリクエスト
情報を前記バスに送出するためのリクエスト情報送出手
段と、前記バスに含まれる拒否信号線に拒否信号が存在
している場合には前記バスから得られるデータを無効と
判断して前記バスからのデータの取り込みを中止する監
視手段とを備え、 前記第２の装置は、前記リクエスト情報により要求され
た前記データを所有している場合に前記バスの使用権を
取得する処理を開始するバス使用権取得手段と、前記バ
ス使用権取得手段により前記バスの使用権を取得した場
合に前記要求されたデータを所定の時間後に前記バスに
送出できないことを検出したときに前記拒否信号線に前
記拒否信号を送出する拒否信号送出手段とを備えたこと
を特徴とするデータ転送方式。 - 【請求項４】 外部から与えられ前記所定の時間を定め
るための情報を格納した格納手段をさらに備えたことを
特徴とする請求項３記載のデータ転送制御方式。 - 【請求項５】 データを要求するためのリクエスト情報
を第１の装置からバスに送出するリクエスト送出ステッ
プと、 前記リクエスト情報により要求された前記データを所有
する第２の装置が前記バスの使用権を取得する処理を行
なうバス使用権取得ステップと、 前記バスの使用権を取得した場合に前記要求されたデー
タを所定の時間後に前記バスに送出できないことを検出
したときに前記第２の装置から前記拒否信号線に前記拒
否信号を送出する拒否信号送出ステップと、 前記拒否信号に応答して、前記第１の装置が前記バスか
ら得られるデータを無効と判断して前記バスからのデー
タの取り込みを中止するデータ取込中止ステップとを含
むことを特徴とするデータ転送制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8285471A JP3070492B2 (ja) | 1996-10-28 | 1996-10-28 | データ転送制御方式およびデータ転送制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8285471A JP3070492B2 (ja) | 1996-10-28 | 1996-10-28 | データ転送制御方式およびデータ転送制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10133999A JPH10133999A (ja) | 1998-05-22 |
| JP3070492B2 true JP3070492B2 (ja) | 2000-07-31 |
Family
ID=17691956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8285471A Expired - Fee Related JP3070492B2 (ja) | 1996-10-28 | 1996-10-28 | データ転送制御方式およびデータ転送制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070492B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4738756B2 (ja) * | 2004-04-30 | 2011-08-03 | 三菱電機株式会社 | 情報処理装置 |
| JP4936088B2 (ja) * | 2010-03-15 | 2012-05-23 | 日本電気株式会社 | ディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法 |
-
1996
- 1996-10-28 JP JP8285471A patent/JP3070492B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10133999A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10293744A (ja) | Ｐｃｉバス・システム | |
| JP2003162498A (ja) | バスシステムおよびリトライ方法 | |
| JPH07210500A (ja) | データ転送制御装置 | |
| JP3070492B2 (ja) | データ転送制御方式およびデータ転送制御方法 | |
| US20030056037A1 (en) | Hardware chain pull | |
| JP2859178B2 (ja) | プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ | |
| JP2800764B2 (ja) | データ転送制御方式 | |
| JP2972491B2 (ja) | バス制御機構及び計算機システム | |
| US20020169930A1 (en) | Memory access control system, method thereof and host bridge | |
| JPH11242506A (ja) | プログラマブルコントローラ | |
| JP2885640B2 (ja) | データバス転送方法 | |
| JP3145765B2 (ja) | 情報処理装置 | |
| JPH10307788A (ja) | バスブリッジ | |
| CN116662233B (zh) | Ahb接口设备写传输方法、装置、电子设备及可读存储介质 | |
| JP3217082B2 (ja) | キャッシュ制御方式 | |
| JP3055513B2 (ja) | バス制御方式 | |
| JP2992621B2 (ja) | ロック転送方式 | |
| JP2743604B2 (ja) | データ転送装置 | |
| JP2961542B2 (ja) | データ処理システム | |
| JPH10116245A (ja) | Ｄｍａ制御装置 | |
| JP3193155B2 (ja) | Ｄｍａ制御方式 | |
| JP3219422B2 (ja) | キャッシュメモリ制御方式 | |
| JP2503852B2 (ja) | ストアイン型キャッシュを含むデ―タ処理装置 | |
| JP3316739B2 (ja) | 装置間インタフェース制御方式 | |
| JPH10154115A (ja) | キャッシュ付きｌａｎコントローラを備えた情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |