JPH10290315A - ファクシミリ装置 - Google Patents

ファクシミリ装置

Info

Publication number
JPH10290315A
JPH10290315A JP9097538A JP9753897A JPH10290315A JP H10290315 A JPH10290315 A JP H10290315A JP 9097538 A JP9097538 A JP 9097538A JP 9753897 A JP9753897 A JP 9753897A JP H10290315 A JPH10290315 A JP H10290315A
Authority
JP
Japan
Prior art keywords
processing
computer
communication
data
facsimile apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9097538A
Other languages
English (en)
Inventor
Koichi Matsuo
浩一 松尾
Koichi Shibata
浩一 柴田
Shoichi Oyama
昌一 大山
Toshihiro Mori
俊浩 森
Tetsuya Sugimoto
哲哉 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Mita Industrial Co Ltd
Original Assignee
Mita Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mita Industrial Co Ltd filed Critical Mita Industrial Co Ltd
Priority to JP9097538A priority Critical patent/JPH10290315A/ja
Priority to US09/055,681 priority patent/US5991053A/en
Publication of JPH10290315A publication Critical patent/JPH10290315A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32502—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices
    • H04N1/32507—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices a plurality of input devices
    • H04N1/32512—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices a plurality of input devices of different type, e.g. internal and external devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/0096—Simultaneous or quasi-simultaneous functioning of a plurality of operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32502—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32502—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices
    • H04N1/32507—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices a plurality of input devices
    • H04N1/32512—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices a plurality of input devices of different type, e.g. internal and external devices
    • H04N1/32518—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device in systems having a plurality of input or output devices a plurality of input devices of different type, e.g. internal and external devices details of interfacing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
    • H04N1/00204—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0008—Connection or combination of a still picture apparatus with another apparatus
    • H04N2201/0074—Arrangements for the control of a still picture apparatus by the connected apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0081—Image reader
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0082—Image hardcopy reproducer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0086—Image transceiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimiles In General (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【課題】 本体処理と通信処理との並列処理を可能に
し、両処理が重複した場合の処理効率を向上する。 【解決手段】 ファクシミリ装置１の制御部１２が装置
本体が単独で行なう本体処理をしている最中にインター
フェース部９を介して接続されたコンピュータ１３から
通信処理が割り込まれると、応答制御回路９１によりコ
ンピュータ１３とのデータ通信間隔が予め設定された所
定時間だけ伸長され、制御部１２は標準に通信速度より
低速で通信処理を行なうとともに、通信間隔の伸長され
た期間に処理中の本体処理を時分割で行なうことにより
両方の処理を並列的に処理する。本体処理と通信処理と
が重複したとき、データ通信間隔を伸長し、この伸長期
間に本体処理を行なうことで並列処理を可能にした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータと通
信可能に外部接続され、コンピュータとのシェークハン
ド方式による通信により当該コンピュータからのコマン
ドに従って所定の通信処理を行なうファクシミリ装置に
関するものである。
【０００２】
【従来の技術】従来、ＲＳ−２３２Ｃやパラレルインタ
ーフェース等のインターフェースを備え、このインター
フェースを介してコンピュータを通信可能に外部接続す
ることのできるファクシミリ装置が知られている。
【０００３】かかるファクシミリ装置では、装置本体が
単独で行なうファクシミリデータの送受信処理やコピー
処理（以下、この装置本体の単独の処理を本体処理とい
う。）の他、コンピュータからのコマンドに従って当該
コンピュータから送信されるデータに対してプリントア
ウトやファクシミリデータの送受信等の所定の処理（以
下、この処理を通信処理という。）を行なうことができ
るようになっている。
【０００４】
【発明が解決しようとする課題】従来のコンピュータと
の通信が可能なファクシミリ装置では、装置本体が本体
処理を実行している最中にコンピュータから通信処理が
割り込まれた場合、装置本体の制御部に対する負荷が過
大となるため、両方の処理を並列して行なうこと（以
下、この処理を並列処理という。）はできず、例えば現
在、実行している本体処理が終了した後、コンピュータ
からのコマンドに従って装置本体が通信処理を実行する
ようにしていた。このため、コンピュータからファクシ
ミリ装置を用いて所定の通信処理を行なおうとした場合
の処理効率が低く、操作性も十分とは言えなかった。
【０００５】本発明は、上記課題に鑑みてなされたもの
であり、簡単な構成で並列処理を可能にし、コンピュー
タに対して処理効率及び操作性の高いファクシミリ装置
を提供するものである。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
インターフェース部を介してコンピュータと通信可能に
外部接続され、コンピュータとのシェークハンド方式に
よる通信により当該コンピュータからのコマンドに従っ
て所定の通信処理を行なうファクシミリ装置において、
上記コンピュータとのデータ通信間隔を予め設定された
所定の時間だけ伸長する通信間隔伸長手段と、上記通信
間隔伸長手段で伸長された通信間隔に装置本体が単独で
行なう本体処理を時分割で割込処理する処理制御手段と
を備え、上記本体処理及び上記通信処理の並列処理が可
能になされたものである。
【０００７】上記構成によれば、本体処理と通信処理と
が重複したとき、コンピュータとのデータ通信間隔が予
め設定された所定の時間だけ伸長され、この伸長された
通信間隔に本体処理を時分割で処理することにより本体
処理と通信処理とが並列に処理される。
【０００８】なお、上記ファクシミリ装置において、上
記処理制御手段は、本体処理を行なっている最中に通信
処理が割り込まれたとき、割込時点において処理中の本
体処理と割り込まれた通信処理との並列処理を行なうよ
うにするとよい（請求項２）。
【０００９】上記構成によれば、コンピュータから装置
本体に通信処理が割り込まれたとき、装置本体が本体処
理の最中であれば、割込時点において処理している本体
処理と割り込まれた通信処理との並列処理が行なわれ、
本体処理が行なわれていなければ、通信処理が行なわれ
る。
【００１０】また、請求項３記載の発明は、上記ファク
シミリ装置において、上記本体処理の内容を判別する判
別手段と、上記判別手段の判別結果に応じて上記データ
通信間隔の伸長時間を変更する変更手段とを備えたもの
である。
【００１１】上記構成よれば、コンピュータから装置本
体に通信処理が割り込まれたとき、装置本体が本体処理
の最中であれば、その本体処理の内容が判別され、この
判別結果に応じてデータ通信間隔が伸長される。そし
て、この伸長された通信間隔に本体処理を時分割で処理
することにより本体処理と通信処理とが並列に処理され
る。
【００１２】すなわち、本体処理の内容に応じて並列処
理における本体処理と通信処理との処理比率が変更され
る。例えば装置本体がファクシミリデータの送信処理等
のように比較的処理速度を要する本体処理を処理してい
る最中にコンピュータから通信処理が割り込まれたとき
は、データ通信間隔の伸長時間を長くして（すなわち、
本体処理の処理比率を高くして）、並列処理が行なわ
れ、装置本体がファクシミリ送信の条件設定等のように
比較的処理速度を要しない本体処理を処理している最中
にコンピュータから通信処理が割り込まれたときは、デ
ータ通信間隔の伸長時間を短くして（すなわち、通信処
理の処理比率を高くして）、並列処理が行なわれる。
【００１３】また、請求項４記載の発明は、上記ファク
シミリ装置において、上記本体処理と上記通信処理との
並列処理を行なう並列処理モードが設定可能になされ、
上記処理制御手段は、上記並列処理モードが設定された
とき、上記本体処理と上記通信処理との並列処理を行な
うものである。
【００１４】上記構成によれば、並列処理モードが設定
されるときにのみ、本体処理と通信処理との並列処理が
行なわれる。
【００１５】なお、上記並列処理モードは、上記コンピ
ュータからのコマンドにより設定又は解除がなされるよ
うにするとよい（請求項５）。
【００１６】上記構成によれば、ファクシミリ装置の並
列処理モードの設定／解除はコンピュータ側から通信に
より行なわれる。従って、コンピュータからファクシミ
リ装置の並列処理モードを設定した後、通信処理の割込
みをかけることにより一定の処理速度を要する本体処理
を阻害することなく当該通信処理を可能な限り迅速に処
理することができる。
【００１７】また、請求項６記載の発明は、上記ファク
シミリ装置において、上記コンピュータからの並列処理
モードに関するコマンドの許否を指示する第１の指示手
段と、上記並列処理モードを設定又は解除を指示する第
２の指示手段とを備えたものである。
【００１８】上記構成によれば、コンピュータからの並
列処理モードに関するコマンドが許可されていれば、第
２の指示手段による設定／解除に優先してコンピュータ
側から通信によってファクシミリ装置の並列処理モード
の設定／解除が行なわれる。また、コンピュータからの
並列処理モードに関するコマンドが許可されていなけれ
ば、装置本体の第２の指示手段によりファクシミリ装置
の並列処理モードの設定／解除が行なわれる。
【００１９】更に、請求項７記載の発明は、上記ファク
シミリ装置において、上記コンピュータから送信される
データは、上記インターフェース部で一旦、受信された
後、装置本体に転送されるものであり、上記通信間隔伸
長手段は、インターフェース部から装置本体へのデータ
転送の間隔を伸長することにより上記コンピュータとの
データ通信間隔を伸長するものである。
【００２０】上記構成によれば、並列処理モードではコ
ンピュータから送信されたデータをインターフェース部
から装置本体に転送する際、各データの転送間隔が伸長
され、この伸長された期間に本体処理を時分割で処理す
ることにより本体処理と通信処理とが並列に処理され
る。
【００２１】また、請求項８記載の発明は、上記ファク
シミリ装置において、上記通信間隔伸長手段は、上記イ
ンターフェース部に設けられ、上記コンピュータから送
信されたコマンドデータを転送するべく上記インターフ
ェース部から装置本体に送信される割込信号の装置本体
への入力タイミングを遅延させる遅延手段からなるもの
である。
【００２２】上記構成によれば、並列処理モードでは、
コンピュータから送信されたコマンドデータをインター
フェース部から装置本体に転送する際、コマンドデータ
を転送するべく装置本体に入力される割込信号の入力タ
イミングを遅延させることにより割込信号の入力間隔が
伸長され、この伸長された期間に本体処理を時分割で処
理することにより本体処理と通信処理とが並列に処理さ
れる。
【００２３】また、請求項９記載の発明は、ファクシミ
リ装置において、上記通信間隔伸長手段は、上記装置本
体に設けられ、上記コンピュータから送信されたコマン
ドデータを転送するべく上記インターフェース部から装
置本体に送信される割込信号の受付間隔を予め設定され
た所定の時間以上に制限する受付間隔制限手段からなる
ものである。
【００２４】上記構成によれば、並列処理モードでは、
インターフェース部から割込信号を入力して各コマンド
データを装置本体に転送する際、装置本体での割込信号
の受付間隔が所定の時間以上に制限される。従って、割
込信号の受付けが禁止されている期間に本体処理を行な
うことにより本体処理と通信処理とが並列に処理され
る。
【００２５】また、請求項１０記載の発明は、上記ファ
クシミリ装置において、上記通信間隔伸長手段は、上記
コンピュータから送信されたデータをＤＭＡ転送するべ
く上記インターフェース部から装置本体に送信されるデ
ータ転送要求信号の装置本体への入力タイミングを遅延
させる遅延手段からなるものである。
【００２６】上記構成によれば、並列処理モードでは、
コンピュータから送信されたデータをインターフェース
部から装置本体にＤＭＡ転送する際、データを転送する
べく装置本体に入力されるデータ転送要求信号の入力タ
イミングを遅延させることによりデータ転送要求信号の
入力間隔が伸長され、この伸長された期間に本体処理を
時分割で処理することにより本体処理と通信処理とが並
列に処理される。
【００２７】また、請求項１１記載の発明は、上記ファ
クシミリ装置において、上記インターフェース部は、上
記コンピュータからのデータを受信すると、正常受信を
示す受信確認信号をコンピュータに送信するものであ
り、上記通信間隔伸長手段は、上記インターフェース部
に設けられ、上記インターフェース部から送信される上
記受信確認信号の上記コンピュータへの入力タイミング
を遅延させる遅延手段からなるものである。
【００２８】上記構成によれば、並列処理モードでは、
インターフェース部からデータを受信する毎にコンピュ
ータに送信される受信確認信号のコンピュータでの受信
タイミングを遅延させることにより、コンピュータとの
データ通信間隔が伸長され、この伸長された期間に本体
処理を時分割で処理することにより本体処理と通信処理
とが並列に処理される。
【００２９】
【発明の実施の形態】図１は、本発明に係るファクシミ
リ装置の一実施の形態を示すブロック構成図である。フ
ァクシミリ装置１は、コンピュータ１３が外部接続可能
になされ、通常の本体処理を行なうファクシミリ機能の
ほか、接続されたコンピュータ１３からのコマンドに従
って通信処理を行う通信機能を備えている。また、ファ
クシミリ装置１は、本体処理を行なっている最中に、コ
ンピュータ１３から通信処理が割り込まれたとき、コン
ピュータ１３との通信速度を標準の速度より遅くして両
処理を並列して行なう並列処理機能を有している。
【００３０】並列処理は、例えばファクシミリ装置１が
本体処理を行なっている最中にコンピュータ１３から通
信処理の割込みが入った場合、コンピュータ１３とのデ
ータ通信の間隔を伸長し、標準より遅い通信速度で通信
処理を行なう一方、通信間隔の伸長期間に本体処理を時
分割で処理することにより行なわれる。
【００３１】ファクシミリ装置１は、画像読取部２、画
像処理部３、画像記録部４、メモリ５、符号化／復号化
部６、変復調部（モデム）７、ＮＣＵ（network contro
l unit）８、インターフェース部９、操作部１０、表示
部１１及び制御部１２を備えている。
【００３２】画像読取部２は、相手方のＦＡＸ１５に送
信すべき原稿の画像を読み取るものである。また、画像
処理部３は、画像読取部２で読み取られた画像信号に所
定の信号処理（レベル補正、γ補正、Ａ／Ｄ変換等）を
施すものである。画像読取部２は、セットされた原稿を
搬送する自動原稿搬送部、ＣＣＤ（Charge Coupled Dev
ice）ラインイメージセンサからなる撮像部を備え、上
記撮像部を原稿に対し相対走査（スキャン）させて原稿
像をライン単位で搬送方向（原稿の行方向）に読み取
り、読み取ったデータを画像処理部３に出力する。
【００３３】画像記録部４は、画像読取部２で読み取ら
れたデータ（以下、読取データという。）、ＦＡＸ１５
から送信されたデータ（以下、受信データという。）及
び外部接続されたコンピュータ１３から伝送されたデー
タ（以下、ＰＣデータという。）等を用紙に記録するも
のである。画像記録部４は、例えばレーザプリンタから
なり、記録すべき画像（以下、プリント画像という。）
を構成する画素データで変調されたレーザ光を感光体に
照射してプリント画像の潜像を形成するとともに、この
潜像にトナーを静電的に付着して顕在化し、この顕像を
用紙に転写してプリント画像を形成する。
【００３４】メモリ５は、読取データ、受信データ及び
ＰＣデータを記憶するメモリで、例えばＡ４サイズの標
準原稿が１００枚程度記憶可能な大容量メモリである。
メモリ５は、ファクシミリデータのメモリ受信又はメモ
リ送信に使用される。
【００３５】符号化／復号化部６は、ファクシミリ送信
すべきデータ（画像データ）の圧縮／符号化を行ない、
ファクシミリ受信したデータ（画像データ）の伸長／復
号化を行なうものである。変復調部７は、圧縮／符号化
された画像データの音声信号への変調及びファクシミリ
受信した信号（音声信号）の画像データへの復調を行な
うものである。また、ＮＣＵ８は、ファクシミリ装置１
を電話回線１４を介して相手のＦＡＸ１５に接続するた
めの装置である。
【００３６】インターフェース部９は、コンピュータ１
３をファクシミリ装置１に外部接続するためのもので、
本実施の形態では、ＩＥＥＥ−１２８４規格に準拠した
インターフェースで構成されている。また、インターフ
ェース部９は、本体処理と通信処理との並列処理を可能
にするため、ハンドシェーク方式によるコンピュータ１
３とのデータ通信の間隔をハード的に伸長するための応
答制御回路９１を有している。
【００３７】なお、インターフェース部９は、コンピュ
ータ１３が通信可能に接続できるものであれば、上記Ｉ
ＥＥＥ−１２８４規格のインターフェースに限定される
ものではない。
【００３８】操作部１０は、ファクシミリ送信を行なう
際の送信相手のＦＡＸ Ｎｏ．の入力、ファクシミリ送
信の開始／停止、ワンタッチキー又は短縮ナンバーの登
録、コピーモード／ファクシミリモード等の各種モード
や条件の設定を行なうものである。操作部１０は、ファ
クシミリ装置１の操作パネル上に設けられ、上記入力操
作を行なうためのテンキー、ワンタッチキー等の各種キ
ースイッチを有している。
【００３９】表示部１１は、ＬＣＤ（Liquid Crystal D
isplay）及びＬＥＤ（Light Emitted Diode）から構成
され、回線接続状態、送信状態及びコンピュータ１３と
の通信状態等の各種情やファクシミリ送信における送信
相手の名称及びＦＡＸ Ｎｏ．等を文字情報でＬＣＤ表
示するとともに、通信エラーの有無、設定モード、受信
画質、メモリ受信及びメンテナンスの要否等をＬＥＤで
表示するものである。表示部１１もファクシミリ装置１
の操作パネル上に設けられている。
【００４０】制御部１２は、マイクロコンピュータから
なり、上記記画像読取部２〜インターフェース部９及び
表示部１１の各部材の動作を制御してファクシミリ装置
１のファクシミリ機能、複写機能及びデータ通信機能の
各機能を集中制御するものである。制御部１２は、図２
に示すように、内部にＲＯＭ（Read Only Memory）１２
１、ＲＡＭ（Random Access Memory）１２２、処理部１
２３、ＤＭＡ制御部１２４を有している。
【００４１】ＲＯＭ１２１は、ファクシミリ機能及びコ
ンピュータ１３との通信機能を行うための処理プログラ
ムや通信プログラム、あるいは各種の処理用データ（例
えば画像読取部２の光源の発光量や画像記録部４の現像
濃度等の駆動条件に関するデータ、警告、操作手順等の
メッセージに関するデータ等）が記録されたメモリであ
り、ＲＡＭ１２２は、上記処理プログラムに従って所定
の演算処理を行うためのメモリ(主記憶)である。
【００４２】また、処理部１２３は、上記プログラムに
従って各種処理（ファクシミリデータの送受信、コピ
ー、コンピュータ１３とのデータ通信等）を実行するも
のである。ＤＭＡ制御部１２４は、コンピュータ１３か
らインターフェース部９を介して送信されるデータのＲ
ＡＭ１２２へのＤＭＡ（Direct Memory Access）転送を
制御するものである。
【００４３】ファクシミリ装置１は、例えばＡＴコマン
ド体系を用いた通信プログラムを有し、コンピュータ１
３からのＡＴコマンドに従って通信処理を行なう。な
お、コマンド体系は、ＡＴコマンド体系に限定されるも
のではなく、ＥＩＣ（アメリカ電子工業会）により規格
化され、クラス１コマンド体系、クラス２コマンド体系
として勧告されているコマンド体系を用いてもよい。ま
た、独自のコマンド体系を用いるようにしてもよい。
【００４４】図２は、第１の実施の形態に係るインター
フェース部９のブロック構成図である。
【００４５】インターフェース部９は、プロトコル制御
部９０１、レジスタ９０２、Ｉ／Ｆ９０３、割込制御部
９０４、ＤＭＡ制御部９０５及びＤＲＥＱ信号遅延回路
９０６から構成されている。プロトコル制御部９０１、
レジスタ９０２、Ｉ／Ｆ９０３、割込制御部９０４及び
ＤＭＡ制御部９０５によりＩＥＥＥ−１２８４規格に準
拠したインターフェースの動作を制御する制御回路が構
成され、ＤＲＥＱ信号遅延回路９０６は、応答制御回路
９１に相当する回路である。
【００４６】プロトコル制御部９０１は、コンピュータ
１３との通信手順を制御してデータの通信を行なうもの
である。コンピュータ１３には、各種通信ポートを制御
する通信制御部１３１が設けられ、プロトコル制御部９
０１は、所定の通信手順に従ってこの通信制御部１３１
との間でシェークハンド方式によりデータを通信する。
【００４７】レジスタ９０２は、コンピュータ１３から
送信されたデータ（コマンドデータや処理すべきデータ
等）を格納するものであり、Ｉ／Ｆ９０３は、そのレジ
スタ９０２に格納されたデータを制御部１２に転送する
ためのインターフェースである。
【００４８】プロトコル制御部９０１は、コンピュータ
１３から送信されたデータを受信すると、そのデータを
レジスタ９０２に格納するとともに、そのデータを制御
部１２に転送するべく割込制御部９０４又はＤＭＡ制御
部９０５にデータの「受信有り」の信号を出力する。
【００４９】割込制御部９０４は、制御部１２内の処理
部１２３に割込みを要求する信号（以下、割込要求信号
という。）の出力を制御するものであり、ＤＭＡ制御部
９０５は、コンピュータ１３から送信されたデータを制
御部１２にＤＭＡ転送を要求する信号（以下、ＤＭＡ転
送要求信号という。）の出力を制御するものである。
【００５０】割込制御部９０４は、プロトコル制御部９
０１からコマンドデータの「受信有り」の信号が入力さ
れると、このコマンドデータを制御部１２に転送するべ
く処理部１２３に割込要求信号を送出する。処理部１２
３は、この割込要求信号を受け付けると、レジスタ９０
２からＩ／Ｆ９０３を介してコマンドデータを読み出
し、割込要求信号を解除した後、そのコマンドに従って
所定の割込処理を行なう。
【００５１】ＤＭＡ制御部９０５は、プロトコル制御部
９０１から処理すべきデータ（ＤＭＡ転送すべきデー
タ）の「受信有り」の信号が入力されると、このデータ
を制御部１２にＤＭＡ転送するべくＤＭＡ制御部１２４
にＤＭＡ転送要求信号を出力する。ＤＭＡ制御部１２４
はこのＤＭＡ転送要求信号に対してＤＭＡ転送を許可す
る信号（以下、ＤＭＡ転送許可信号という。）を返送す
るとともに、ＤＭＡ転送される各データに対してアドレ
スデータを出力するので、ＤＭＡ制御部９０５は、ＤＭ
Ａ制御部１２４からのＤＭＡ転送許可信号を受け取る
と、レジスタ９０２に格納されたデータをＩ／Ｆ９０３
を介して制御部１２側に転送する。制御部１２側に転送
された各データは、バスラインを介してＲＡＭ１２２に
伝送され、ＤＭＡ制御部１２４から出力されたアドレス
データに従って所定のエリアに格納される。
【００５２】また、ＤＲＥＱ信号遅延回路９０６は、Ｄ
ＭＡ制御部９０５から出力されるＤＭＡ転送要求信号の
ＤＭＡ制御部１２４への入力タイミングを所定の時間Δ
ｔだけ遅延させるものである。ＤＭＡ制御部１２４に
は、ＤＭＡ制御部９０５での出力タイミングより時間Δ
ｔだけ遅延してＤＭＡ転送要求信号が入力されるので、
各データのＤＭＡ転送間隔が時間Δｔだけ長くなる。こ
のことは、実質的にコンピュータ１３からのデータの送
信速度を低下させ、通信処理速度を低下させることに相
当する。
【００５３】従って、ＤＲＥＱ信号遅延回路９０６は、
ＤＭＡ転送間隔にデータ転送処理に関係しない時間Δｔ
を生成し、この時間Δｔに時分割で本体処理の実行を可
能にすることにより本体処理及び通信処理の並列処理を
可能にするものである。
【００５４】ＤＲＥＱ信号遅延回路９０６の遅延時間Δ
ｔは変更可能になされ、制御部１２内の処理部１２３に
より、図３に示す「通信割込処理」のフローチャートに
従って制御されるようになっている。
【００５５】すなわち、処理部１２３にインターフェー
ス部９から割込信号が入力され、コンピュータ１３との
通信処理が発生すると（ステップＳ１）、処理部１２３
が、ファクシミリ送信条件の設定、ファクシミリ送信動
作、ファクシミリ受信動作、コピー動作、ワンタッチ／
短縮ダイヤルの登録及び各種のユーザ設定条件（送受信
モード、受信画質等）の登録等の本体処理を行なってい
る最中であれば（ステップＳ２でＹＥＳ）、ＤＲＥＱ信
号遅延回路９０６の遅延時間Δｔが所定の時間に設定さ
れた後（ステップＳ３）、本体処理と通信処理との並列
処理が行なわれる（ステップＳ４）。すなわち、コンピ
ュータ１３との通信を実行するとともに、遅延時間Δｔ
を設けることによって生じたコンピュータ１３とのデー
タ転送間隔における空白期間（通信に利用されない期
間）を利用して本体処理が間歇的に実行される。
【００５６】なお、上記遅延時間Δｔは、処理中の本体
処理の内容に応じた所定の時間が設定される。本体処理
がファクシミリの送受信動作やコピー動作等であれば、
これらの処理には一定の実効速度が要求されるので、コ
ンピュータ１３との通信速度が、例えば１００ＫＢ／ｓ
以下の通信速度となるように比較的長い遅延時間Δｔが
設定される。また、本体処理がファクシミリ送信条件の
設定、ワンタッチ／短縮ダイヤルや各種のユーザ設定条
件の登録等であれば、これらの処理には特に一定の実効
速度が必要ではないので、コンピュータ１３との通信速
度が、ファクシミリの送受信動作等の処理よりも高速
の、例えば２００ＫＢ／ｓ以下の通信速度となるように
遅延時間Δｔが設定される。なお、本体処理が前者の場
合にのみ遅延時間Δｔを設定し、後者の場合には本体処
理を中断して通信処理を優先的に処理させるようにして
もよい。
【００５７】ステップＳ２で処理部１２３が本体処理を
していない状態（待機状態）であれば（ステップＳ２で
ＮＯ）、ＤＲＥＱ信号遅延回路９０６の遅延時間Δｔは
「０」に設定され（ステップＳ５）、標準の通信速度で
通信処理が行なわれて（ステップＳ６）、通信割込処理
を終了し、アイドル状態（通信割込可能状態）となる
（ステップＳ７）。
【００５８】図４は、コンピュータ１３との通信速度が
標準の場合のインターフェース部９と制御部１２間の各
種信号の応答波形の一例を示す図であり、図５は、コン
ピュータ１３との通信速度を制限した場合のインターフ
ェース部９と制御部１２間の各種信号の応答波形の一例
を示す図である。
【００５９】図４，図５において、信号ＣＬＫは、イン
ターフェース部９と制御部１２間でデータ転送するため
のクロック信号で、Ｉ／Ｆ９０３を介して制御部１２に
出力されるものである。信号／ＲＤは、ＤＭＡ転送が行
なわれていることを示すロー・アクティブの信号で、ロ
ーレベルの期間にインターフェース部９から制御部１２
にデータのＤＭＡ転送が行なわれる。
【００６０】また、信号／ＤＲＥＱ１は、ＤＭＡ制御部
９０５から出力されるＤＭＡ転送要求信号であり、信号
／ＤＲＥＱ２は、ＤＲＥＱ信号遅延回路９０６からＤＭ
Ａ制御部１２４に入力されるＤＭＡ転送要求信号であ
る。信号／ＤＲＥＱ１，／ＤＲＥＱ２は、ロー・アクテ
ィブの信号であり、信号／ＲＤが立下り、データのＤＭ
Ａ転送が開始されると（タイミング(a)参照）、ハイレ
ベルに反転してイネーブル状態が解除される（タイミン
グ(e)参照）。なお、信号／ＲＤ、信号／ＤＲＥＱ１，
／ＤＲＥＱ２は、ハイ・アクティブの信号であってもよ
い。
【００６１】図４では、遅延時間Δｔ１が「０」に設定
され、信号／ＤＲＥＱ１は信号／ＤＲＥＱ２と同一であ
るから、省略している。図５では、信号／ＤＲＥＱ１の
イネーブルが解除されるタイミングは、信号／ＤＲＥＱ
２のイネーブルが解除されるタイミング(e)と同一であ
るが、信号／ＤＲＥＱ２がイネーブルとなるタイミング
（タイミング(b)参照）は、ＤＲＥＱ信号遅延回路９０
６が介在するため、信号／ＤＲＥＱ１がイネーブルとな
るタイミング（タイミング(g)参照）に対して時間Δｔ
１だけ遅延している。
【００６２】信号／ＤＡＫは、ＤＭＡ制御部１２４から
ＤＲＥＱ信号遅延回路９０６に送信されるＤＭＡ転送許
可信号である。信号／ＤＡＫは、ロー・アクティブの信
号であり、ローレベルでデータ転送許可の状態となる。
ＤＭＡ制御部１２４は、信号／ＤＲＥＱ２がイネーブル
になると（タイミング(b)参照）、信号／ＤＡＫをハイ
レベルからローレベルに反転してインターフェース部９
からのデータのＤＭＡ転送を許可する（タイミング(c)
参照）。ＤＲＥＱ信号遅延回路９０６は、信号／ＤＡＫ
がハイレベルからローレベルに反転すると、データの転
送を開始する（タイミング(a)参照）。そして、ＤＭＡ
制御部１２４は、インターフェース部９からのデータの
ＤＭＡ転送が終了すると（タイミング(d)参照）、信号
／ＤＡＫをローレベルからハイレベルに反転してインタ
ーフェース部９からのデータのＤＭＡ転送を禁止する
（タイミング(f)参照）。
【００６３】図４、図５から明らかなように、信号／Ｄ
ＲＥＱ２がイネーブルとなる間隔Ｔ１（すなわち、デー
タのＤＭＡ転送間隔Ｔ１）は、遅延時間Δｔ１を設定す
ることによりデータのＤＭＡ転送間隔Ｔ１′（＝Ｔ１＋
Δｔ１）が伸長され、ＤＭＡ転送間隔Ｔ１′内に通信に
関係しない期間Δｔ１が生じる。従って、処理部１２３
は、この期間Δｔ１に本体処理を時分割で処理すること
により並列処理が可能になる。
【００６４】図６は、第２の実施の形態に係るインター
フェース部９内のブロック構成図である。
【００６５】第１の実施の形態は、ＤＭＡ転送処理がな
されるデータの通信間隔を伸長して並列処理を可能にす
るものであったが、第２の実施形態は、コマンドデータ
の通信間隔を伸長して並列処理を可能にするものであ
る。
【００６６】従って、図６は、図２において、ＤＲＥＱ
信号遅延回路９０６を削除し、インターフェース部９内
の割込制御部９０４と処理部１２３間に割込要求信号遅
延回路９０７（応答制御回路９１に相当）を設けたもの
である。
【００６７】割込要求信号遅延回路９０７は、割込制御
部９０４から出力される割込要求信号の処理部１２３へ
の入力タイミングを所定の時間Δｔだけ遅延させるもの
である。処理部１２３には、割込制御部９０４での出力
タイミングより時間Δｔだけ遅延して割込要求信号が入
力されるので、ＤＭＡ転送の場合と同様に各コマンドデ
ータの転送間隔が時間Δｔだけ長くなり、コンピュータ
１３との通信速度が標準の通信速度より低下することに
なる。従って、ＤＭＡ転送の場合と同様に、データ転送
間隔の伸長時間Δｔを利用して本体処理を時分割で行な
うことにより本体処理及び通信処理の並列処理が可能に
なる。
【００６８】図７は、コンピュータ１３との通信速度が
標準の場合の第２の実施の形態に係るインターフェース
部９と制御部１２間の各種信号の応答波形の一例を示す
図であり、図８は、コンピュータ１３との通信速度を制
限した場合の第２の実施の形態に係るインターフェース
部９と制御部１２間の各種信号の応答波形の一例を示す
図である。
【００６９】図７，図８において、信号ＣＬＫ及び信号
／ＲＤは、図４，図５で説明したものと同一である。ま
た、信号／ＩＮＴ１は、割込制御部９０４から出力され
る割込要求信号であり、信号／ＩＮＴ２は、割込遅延回
路９０７から処理部１２３に入力される割込要求信号で
ある。信号／ＩＮＴ１，／ＩＮＴ２は、ロー・アクティ
ブの信号であり、信号／ＲＤが立下り、コマンドデータ
の転送が開始されると（タイミング(a)参照）、ハイレ
ベルに反転してイネーブル状態が解除される（タイミン
グ(i)参照）。なお、信号／ＩＮＴ１，／ＩＮＴ２は、
ハイ・アクティブの信号であってもよい。
【００７０】図７では、遅延時間Δｔが「０」に設定さ
れ、信号／ＩＮＴ１は信号／ＩＮＴ２と同一であるか
ら、省略している。図８では、信号／ＩＮＴ１のイネー
ブルが解除されるタイミングは、信号／ＩＮＴ２のイネ
ーブルが解除されるタイミング(i)と同一であるが、信
号／ＩＮＴ２がイネーブルとなるタイミング（タイミン
グ(h)参照）は、割込要求信号遅延回路９０７が介在す
るため、信号／ＩＮＴ１がイネーブルとなるタイミング
（タイミング(j)参照）に対して時間Δｔ２だけ遅延し
ている。
【００７１】信号／ＩＮＴ２がイネーブルになり（タイ
ミング(h)参照）、処理部１２３によりＩ／Ｆ９０３を
介してレジスタ９０２に格納されたコマンドデータの読
込みが行なわれると、信号／ＩＮＴ２のイネーブル状態
は解除される（タイミング(i)参照）。
【００７２】図７、図８から明らかなように、信号／Ｉ
ＮＴ２がイネーブルとなる間隔Ｔ２（すなわち、データ
転送間隔Ｔ２）は、遅延時間Δｔ２を設定することによ
りコマンドデータの転送間隔Ｔ２′（＝Ｔ２＋Δｔ２）
が伸長され、このデータ転送間隔Ｔ２′内に通信に関係
しない期間Δｔ２が生じる。従って、処理部１２３は、
この期間Δｔ２に本体処理を時分割で処理することによ
り並列処理が可能になる。
【００７３】上記第２の実施の形態では、割込要求信号
の処理部１２３への入力タイミングを遅延することによ
りコマンドデータのインターフェース部９から制御部１
２への転送間隔を伸長するようにしていたが、処理部１
２３における割込要求信号の受付間隔を一定の間隔以上
に制限することによりコマンドデータのインターフェー
ス部９から制御部１２への転送間隔を伸長するようにし
てもよい。この割込受付間隔を制限する方法では、割込
禁止期間に本体処理を時分割で処理することにより並列
処理が可能になる。
【００７４】割込受付間隔を制限する方法は、ソフト的
に行なうことができるので、ハード的に行なうものより
簡単に実現することができる利点がある。従って、割込
受付間隔を制限する方法を採用した場合のインターフェ
ース部９は、図６において、割込要求信号遅延回路９０
７を除去した構成となる。
【００７５】図９は、割込受付間隔を制限して並列処理
を可能にする割込制御のフローチャートの一例である。
【００７６】同図のフローチャートでは、インターフェ
ース部９の割込制御部９０４から処理部１２３に割込要
求信号が入力されると（ステップＳ１０でＹＥＳ）、こ
の割込要求信号が受付けられ、割込許可状態となる（ス
テップＳ１１）。
【００７７】続いて、処理部１２３が本体処理の最中で
あるか否かが判別され（ステップＳ１２）、本体処理の
最中であれば（ステップＳ１２でＹＥＳ）、インターフ
ェース部９内のレジスタ９０２をアクセスしてコマンド
データの読込みが行なわれた後（ステップＳ１３）、次
の割込要求信号の受付けを禁止する割込禁止が設定され
る（ステップＳ１４）。続いて、この割込禁止状態を保
持する予め設定された時間（例えば４００μｓ程度の時
間）を計時するタイマのカウントが開始され（ステップ
Ｓ１５）、タイマがカウントアップするまでの間に読み
込んだコマンドデータに基づく通信処理と現在処理中の
本体処理との並列処理が行なわれる（ステップＳ１６，
Ｓ１７のループ）。
【００７８】そして、タイマがカウントアップすると
（ステップＳ１７でＹＥＳ）、割込禁止状態が解除され
（ステップＳ１８）、ステップＳ１０に戻り、次の割込
要求信号の待機状態となる。
【００７９】一方、ステップＳ１２で本体処理の最中で
なければ（ステップＳ１２でＮＯ）、インターフェース
部９内のレジスタ９０２をアクセスしてコマンドデータ
の読込みが行なわれ（ステップＳ１９）、このコマンド
データに基づく通信処理が実行された後（ステップＳ２
０）、ステップＳ１０に戻り、次の割込要求信号の待機
状態となる。
【００８０】図１０は、割込受付間隔をソフト的に制限
した場合のインターフェース部９と制御部１２間の各種
信号の応答波形の一例を示す図である。
【００８１】同図において、信号ＣＬＫ、信号／ＲＤ及
び信号／ＩＮＴ１は、図８で説明したものと同一であ
る。処理部１２３に第１の割込要求信号／ＩＮＴ１が入
力されると、この第１の割込要求信号／ＩＮＴ１に基づ
いて処理部１２３によりインターフェース部９内のレジ
スタ９０２に格納されたコマンドデータが読み込まれる
（のデータ読込処理参照）とともに、第２の割込要求
信号／ＩＮＴ１の割込禁止が設定される。
【００８２】この割込禁止状態は予め設定された所定の
時間Δｔ３だけ保持されるので、この時間Δｔ３内に割
込制御部９０４から第２の割込要求信号／ＩＮＴ１がイ
ネーブル状態になっても処理部１２３ではこの第２の割
込要求信号／ＩＮＴ１は受け付けられず、割込禁止期間
Δｔ３に本体処理が行なわれる。割込制御部９０４は、
レジスタ９０２のコマンドデータが処理部１２３に転送
されない限り、第３の割込要求信号／ＩＮＴ１を送出す
ることはできないので、第２の割込要求信号／ＩＮＴ１
のイネーブル状態はレジスタ９０２のコマンドデータが
処理部１２３に転送されるまで継続される（のデータ
読込処理参照）。
【００８３】コマンドデータの読込み後、割込禁止時間
Δｔ３が経過すると（タイミング(k)参照）、第２の割
込要求信号／ＩＮＴ１に基づいて処理部１２３によりイ
ンターフェース部９内のレジスタ９０２に格納されたコ
マンドデータが読み込まれ（のデータ読込処理参
照）、これにより制御部１２では第３の割込要求信号／
ＩＮＴ１の割込禁止が再設定され、インターフェース部
９内では第２の割込要求信号／ＩＮＴ１のイネーブル状
態が解除されて第３の割込要求信号／ＩＮＴ１がイネー
ブル可能状態になる。
【００８４】図１１は、第３の実施の形態に係るインタ
ーフェース部９内のブロック構成図である。
【００８５】上記第１〜第３の実施の形態は、インター
フェース部９と制御部１２間のデータ転送間隔を伸長す
ることによりコンピュータ１３とファクシミリ装置１と
の通信速度を低下させて通信処理と本体処理との並列処
理を可能にするものであったが、第４の実施形態はイン
ターフェース部９とコンピュータ１３間のデータ転送間
隔を伸長することによりコンピュータ１３とファクシミ
リ装置１との通信速度を低下させて通信処理と本体処理
との並列処理を可能にするものである。
【００８６】図１１は、図２において、ＤＲＥＱ信号遅
延回路９０６を除去し、あるいは、図６において、割込
信号遅延回路９０７を除去し、インターフェース部９内
のプロトコル制御部９０１とコンピュータ１３間にＡＣ
Ｋ信号遅延回路９０８（応答制御回路９１に相当）を設
けたものである。
【００８７】ＩＥＥＥ−１２８４規格では、受信側は、
送信されたデータを正常に受信したとき、正常受信を示
す応答信号（ＡＣＫ信号）を送信側に返送することにな
っており、送信側は、ＡＣＫ信号を受けて次のデータを
受信側に送信する。ＡＣＫ信号遅延回路９０８は、ファ
クシミリ装置１から出力されるＡＣＫ信号のコンピュー
タ１３への入力タイミングを遅延させるものである。
【００８８】図１２は、コンピュータ１３との通信速度
が標準の場合の第３の実施の形態に係るインターフェー
ス部９とコンピュータ１３間の各種信号の応答波形の一
例を示す図であり、図１３は、コンピュータ１３との通
信速度を制限した場合の第３の実施の形態に係るインタ
ーフェース部９とコンピュータ１３間の各種信号の応答
波形の一例を示す図である。
【００８９】図１２，図１３において、信号ＤＡＴＡ
は、コンピュータ１３から送信されるデータであり、信
号／ＳＴＲＯＢＥは、データ送受のための同期パルスで
ある。信号ＡＣＫ１は、インターフェース部９のプロト
コル制御部９０１から出力されるＡＣＫ信号であり、信
号ＡＣＫ２は、ＡＣＫ信号遅延回路９０８からコンピュ
ータ１３に入力されるＡＣＫ信号である。また、信号／
ＳＴＲＯＢＥは、ロー・アクティブの信号であり、信号
ＡＣＫ１，ＡＣＫ２は、ハイ・アクティブの信号であ
る。
【００９０】図１２では、遅延時間Δｔが「０」に設定
され、信号ＡＣＫ１は信号ＡＣＫ２と同一であるから、
省略している。図１３では、信号ＡＣＫ２がアクティブ
になるタイミング（タイミング(ロ)参照）は、ＡＣＫ信
号遅延回路９０８が介在するため、信号ＡＣＫ１がアク
ティブになるタイミング（タイミング(イ)参照）に対し
て時間Δｔ４だけ遅延している。
【００９１】信号／ＳＴＲＯＢＥの各データに対する同
期パルスは、ＡＣＫ信号を受信することにより解除され
るので、遅延時間Δｔとして所定の時間Δｔ４が設定さ
れると、各同期パルスのパルス幅は、遅延時間Δｔ４だ
け伸長され、これにより各同期パルスの間隔（すなわ
ち、各データの送信間隔）Ｔ３は、Ｔ３′＝Ｔ３＋Δｔ
４に伸長されることになる。従って、処理部１２３は、
各データの送信間隔が伸長された時間Δｔ４を利用して
本体処理を時分割で処理することにより並列処理が可能
になる。
【００９２】上記のように、第１〜第３の実施の形態に
係るインターフェース部９は、既存のＩＥＥＥ−１２８
４規格に対応した制御回路を有する制御ＩＣ（Integrat
ed Circuit）にＤＲＥＱ信号遅延回路９０６、割込信号
遅延回路９０７又はＡＣＫ信号遅延回路９０８を付加す
るだけで簡単に並列処理可能なファクシミリ装置１を実
現することができる。
【００９３】なお、上記説明では、ＤＲＥＱ信号遅延回
路９０６、割込信号遅延回路９０７及びＡＣＫ信号遅延
回路９０８のいずれかを設けた場合について説明した
が、これらすべての回路をインターフェース部９内に設
けるようにしてもよい。
【００９４】また、割込受付間隔を制限する方法を採用
したファクシミリ装置１では、ソフト的に並列処理が可
能になされるので、ハード的に行なうものに比してより
簡単かつ容易に、しかも低コストで並列処理可能なファ
クシミリ装置１を実現することができる。
【００９５】ところで、上記第３の実施の形態は、ＡＣ
Ｋ信号遅延回路９０８を設け、ＡＣＫ信号のコンピュー
タ１３への入力タイミングを遅延することによりデータ
のコンピュータ１３からインターフェース部９への送信
間隔をハード的に伸長するようにしていたが、コンピュ
ータ１３の通信制御部１３１による各種通信ポートの駆
動制御を修正してコンピュータ１３からインターフェー
ス部９へのデータの送信間隔をソフト的に伸長するよう
にしてもよい。
【００９６】図１４は、通信制御部１３１での通信制御
によりソフト的にデータ送信間隔を伸長する第４の実施
の形態に係るファクシミリ装置１とコンピュータ１３と
の通信システムのブロック構成の一例を示す図である。
【００９７】同図は、図２，図６，図１１において、そ
れぞれＤＲＥＱ信号遅延回路９０６、割込要求信号遅延
回路９０７、ＡＣＫ信号遅延回路９０８を除去し、コン
ピュータ１３内に送信間隔の伸長時間をカウントするタ
イマ１３２を設けたものである。
【００９８】また、図１５は、コンピュータ１３の通信
制御部１３１によりデータ送信間隔を伸長制御するフロ
ーチャートの一例を示す図である。通信制御部１３１
は、同図に示すフローチャートに従ってデータ送信を制
御する。
【００９９】すなわち、コンピュータ１３から制御部１
２に所定の通信処理の割込みをかけるとき、まず、その
通信処理に対応した所定のコマンドデータが通信制御部
１３１からインターフェース部９のプロトコル制御部９
０１に送信される（ステップＳ２１）。続いて、プロト
コル制御部９０１からこのコマンドデータに対するＡＣ
Ｋ信号が返送されると（ステップＳ２２）、このコマン
ドに付随するデータの送信が開始される（ステップＳ２
３）。
【０１００】データは、１バイト単位で順次、送信され
るが（ステップＳ２３〜Ｓ２８のループ）、まず、最初
のデータに対するインターフェース部９からの応答信号
に基づいて通信速度を制限するか否かが判別される（ス
テップＳ２５）。通信速度の制限が必要であれば（ステ
ップＳ２５でＹＥＳ）、予め設定された所定の待ち時間
ＴDが設定された後（ステップＳ２６）、タイマ１３２
によりこの待ち時間ＴDのカウントが開始される（ステ
ップＳ２７）。そして、待ち時間ＴDのカウントが終了
すると（ステップＳ２８でＹＥＳ）、ステップＳ２３に
移行し、次の１バイトデータが送信される。一方、ステ
ップＳ２５で通信速度の制限が必要なければ（ステップ
Ｓ２５でＮＯ）、待ち時間ＴDのカウントを行なうこと
なくステップＳ２３に移行し、次の１バイトデータが送
信される。
【０１０１】以下、各データを送信する毎にそのデータ
に対する応答信号に基づいて通信速度の制限の要否が判
別され、通信速度の制限が必要であれば、所定の待ち時
間ＴDの間隔を設けて次のデータがインターフェース部
９に送信され、通信速度の制限が必要なければ、所定の
待ち時間ＴDの間隔を設けることなく次のデータがイン
ターフェース部９に送信され（ステップＳ２３〜Ｓ２８
のループ）、すべてのデータの送信が完了すると（ステ
ップＳ２５でＹＥＳ）、送信処理は終了する。上記のよ
うに、コンピュータ１３からインターフェース部９への
データの送信間隔をソフト的に伸長する方法を採用した
場合もハード的に行なうものに比してより簡単かつ容易
に、しかも低コストで並列処理可能なファクシミリ装置
１を実現することができる。
【０１０２】さて、上記実施の形態では、ファクシミリ
装置１が本体処理をしている最中にコンピュータ１３か
ら通信処理が割り込まれたとき、自動的に並列処理機能
が働くように構成していたが、コンピュータ１３からの
コマンドによってファクシミリ装置１の並列処理機能を
動作させるようにしてもよい。
【０１０３】コンピュータ１３から並列処理を行なうモ
ード（以下、このモードを並列処理モードという。）を
設定可能にすると、並列処理モードを解除することによ
りファクシミリ装置１の本体処理を中断させて強制的に
割込処理を行なわせることができるので、通信処理を急
ぐ場合の操作性が向上する。
【０１０４】この並列処理モードの選択設定は、ＡＴコ
マンド体系又は独自のコマンド体系に並列処理モードを
選択するためのコマンドを設けることによりソフト的に
行なうことができる。
【０１０５】図１６，図１７は、コンピュータ１３から
のコマンドにより並列処理モードを選択可能にした場合
の通信処理の一例を示すフローチャートで、コンピュー
タ１３で作成した画像データをファクシミリ装置１を用
いて用紙にプリントアウトする場合の通信処理を示すフ
ローチャートである。図１６は、コンピュータ１３側で
実行されるフローチャートであり、図１７は、ファクシ
ミリ装置１側で実行されるフローチャートである。
【０１０６】コンピュータ１３側では、ファクシミリ装
置１での通信処理としてプリント処理が指示されると、
並列処理モードが指示されているか否かが判別され（ス
テップＳ３０）、並列処理モードが指示されていれば
（ステップＳ３０でＹＥＳ）、ファクシミリ装置１に並
列処理モードの設定コマンドが送信され（ステップＳ３
１）、並列処理モードが指示されていなければ（ステッ
プＳ３０でＮＯ）、ファクシミリ装置１に並列処理モー
ドの解除コマンドが送信される（ステップＳ３２）。
【０１０７】そして、コンピュータ１３からコマンドに
よりファクシミリ装置１の並列処理に関するモードが設
定されると、コンピュータ１３から画像データとこの画
像データのプリント命令データが順次、送信され（ステ
ップＳ３３，Ｓ３４のループ）、全データの送信が終了
すると（ステップＳ３４でＹＥＳ）、プリント処理は終
了する。
【０１０８】一方、ファクシミリ装置１では、コンピュ
ータ１３から並列処理モードに関するコマンドの割込み
が発生すると（ステップＳ４０でＹＥＳ）、このコマン
ドが受け付けられ（ステップＳ４１）、並列処理モード
の設定命令であるか否かが判別される（ステップＳ４
２）。
【０１０９】コマンドが並列処理モードの設定命令であ
れば（ステップＳ４２でＹＥＳ）、並列処理モードが設
定された後（ステップＳ４３）、コンピュータ１３から
送信される画像データのプリント処理（通信処理）と現
在実行している本体処理との並列処理が実行され（ステ
ップＳ４４）、コマンドが並列処理モードの解除命令で
あれば（ステップＳ４２でＮＯ）、並列処理モードが解
除された後（ステップＳ４５）、現在実行している本体
処理を中断し、コンピュータ１３から送信される画像デ
ータのプリント処理（通信処理）が実行され（ステップ
Ｓ４６）、割込処理は終了する（ステップＳ４７）。な
お、プリント処理（通信処理）を優先して割込処理を行
なった場合は、プリント処理（通信処理）の終了後に中
断した本体処理が再開される。
【０１１０】なお、コンピュータ１３から一方的に並列
処理モードが設定可能になされると、ファクシミリ装置
１の並列処理機能が実施的にコンピュータ１３のアプリ
ケーションとなり、ファクシミリ装置１の優位性が全く
失われるので、ファクシミリ装置１にコンピュータ１３
からのコマンドによる並列処理モードの設定を許可する
か否かを設定可能にするとともに、ファクシミリ装置１
の本体側で並列処理モードを設定可能にし、ファクシミ
リ装置１の優位性の選択の余地を残すようにしてもよ
い。
【０１１１】このようにすると、本体処理と通信処理と
が競合した場合、各処理に対して要求される迅速の度合
いに応じて並列処理モードを使い分けることができ、並
列処理モードの設定／解除の操作性がより向上する。
【０１１２】コンピュータ１３からの並列処理モードの
設定コマンドの許否及び本体側から並列処理モードの設
定／解除は、モード設定メニューに並列処理モードに関
するコマンドの許否及び並列処理モードの設定／解除の
メニューを設け、操作部１０から並列処理モードをマニ
ュアル設定するようにしてもよく、装置本体側に並列処
理モードの設定機能（例えば独立の設定スイッチやモー
ド設定メニューによる設定機能）を設け、コンピュータ
１３からのコマンドに優先して装置本体側で並列処理モ
ードを設定可能にするようにしてもよい。
【０１１３】前者の方法は、２種類の操作が必要になる
が、並列処理モードの設定に関してはコンピュータ１３
を切り離してファクシミリ装置１で独立して設定できる
利点がある。一方、後者の方法は、ファクシミリ装置１
側で並列処理モードが設定されていない場合にのみコン
ピュータ１３側から並列処理モードを任意に設定するこ
とができるようになるが、操作が簡単になる利点があ
る。
【０１１４】図１８は、コンピュータ１３からの並列処
理モードに関するコマンドを許否可能にした場合の通信
処理の一例を示すフローチャートで、ファクシミリ装置
１側で実行されるフローチャートである。
【０１１５】コンピュータ１３から並列処理モードに関
するコマンドの割込みが発生すると（ステップＳ５０で
ＹＥＳ）、このコマンドが受け付けられ（ステップＳ５
１）、並列処理モードの設定命令であるか否かが判別さ
れる（ステップＳ５２）。
【０１１６】コンピュータ１３からのコマンドが並列処
理モードの設定命令であれば（ステップＳ５２でＹＥ
Ｓ）、更にコンピュータ１３からの並列処理モードに関
するコマンドを許可するモードが設定されているか否か
が判別され（ステップＳ５３）、許可モードが設定され
ていれば（ステップＳ５３でＹＥＳ）、コンピュータ１
３に並列処理モードの設定を許可する応答信号が返送さ
れるとともに、コマンドに従って並列処理モードが設定
される（ステップＳ５４）。不許可モードが設定されて
いれば（ステップＳ５３でＮＯ）、コンピュータ１３に
並列処理モードの設定を許可しない応答信号が返送さ
れ、並列処理モードは本体からの設定状態が保持される
（ステップＳ５５）。
【０１１７】また、ステップＳ５２でコマンドが並列処
理モードの設定命令でなければ（ステップＳ５２でＮ
Ｏ）、上記ステップＳ５３〜Ｓ５５はスキップされる。
【０１１８】続いて、並列処理モードが設定されている
か否かが判別され（ステップＳ５６）、並列処理モード
が設定されていれば（ステップＳ５６でＹＥＳ）、コン
ピュータ１３から送信されるデータに対する通信処理と
現在実行している本体処理との並列処理が実行され（ス
テップＳ５７）、並列処理モードが解除されていれば
（ステップＳ５６でＮＯ）、現在実行している本体処理
を中断し、コンピュータ１３から送信されるデータに対
する通信処理が実行され（ステップＳ５８）、割込処理
は終了する（ステップＳ５９）。なお、通信処理を優先
して割込処理を行なった場合は、通信処理の終了後に中
断した本体処理が再開される。
【０１１９】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、コンピュータと通信可能に接続可能なファ
クシミリ装置において、コンピュータとのデータ通信間
隔を所定の時間だけ伸長し、この伸長期間に本体処理を
時分割で割込処理することにより本体処理と通信処理と
の並列処理を可能にしたので、本体処理と通信処理とが
重複した場合にも効率よく迅速に両方の処理を行なうこ
とができる。
【０１２０】特に、請求項２記載の発明によれば、本体
処理を行なっている最中に通信処理が割り込まれたと
き、並列処理を行なうようにしたので、通信処理の開始
時期を本体処理の終了まで遅らせることがなく、コンピ
ュータのファクシミリ装置を用いた処理についての操作
性を向上することができる。
【０１２１】また、請求項３記載の発明によれば、本体
処理の内容に応じてデータ通信間隔の遅延量を変更し、
並列処理における本体処理と通信処理との処理比率を可
変にしたので、並列処理における両処理の処理効率を高
めることができる。
【０１２２】また、請求項４記載の発明によれば、並列
処理モードを設定可能にし、並列処理モードが設定され
たとき、本体処理と通信処理との並列処理を行なうよう
にしたので、並列処理機能に関する操作性がより向上
し、本機能の有効利用が可能になる。
【０１２３】特に、請求項５記載の発明によれば、コン
ピュータ側から通信により並列処理モードの設定／解除
を可能にしたので、コンピュータのファクシミリ装置を
用いた処理についての操作性をより向上することができ
る。
【０１２４】また、請求項６記載の発明によれば、装置
本体でコンピュータからの並列処理モードに関するコマ
ンドの許否及び並列処理モードの設定／解除を選択可能
にしたので、コンピュータが外部接続されたファクシミ
リ装置における並列処理モードに関する操作性の自由度
が高まり、本体処理と通信処理が重複する場合の好適な
処理の選択が容易となる。
【０１２５】また、請求項７記載の発明によれば、イン
ターフェース部から装置本体へのデータ転送の間隔を伸
長することによりコンピュータとのデータ通信間隔を伸
長するようにしたので、規格化された通信プロトコルに
抵触することなく簡単化かつ容易に並列処理可能なファ
クシミリ装置を実現することができる。
【０１２６】特に、請求項８記載の発明では、インター
フェース部から装置本体に送信される割込信号の装置本
体への入力タイミングを遅延させて、また、請求項１０
記載の発明では、インターフェース部から装置本体に送
信されるＤＭＡ転送要求信号の装置本体への入力タイミ
ングを遅延させてインターフェース部から装置本体への
データ転送の間隔を伸長するようにし、請求項１１記載
の発明では、インターフェース部からコンピュータに送
信される受信確認信号のコンピュータへの入力タイミン
グを遅延させてコンピュータからインターフェース部へ
のデータ送信の間隔を伸長するようにして、それぞれハ
ード的にコンピュータとのデータ通信間隔を伸長するよ
うにしたので、既存の通信制御回路に所要の遅延回路を
追加するのみで並列処理の可能なファクシミリ装置を簡
単に実現することができる。
【０１２７】また、請求項９記載の発明によれば、イン
ターフェース部から装置本体に送信される割込信号の受
付間隔を予め設定された所定の時間以上に制限してソフ
ト的にインターフェース部から装置本体へのデータ転送
の間隔を伸長するようにしたので、より簡単かつ容易
に、しかも低コストで並列処理可能なファクシミリ装置
を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るファクシミリ装置の一実施の形態
を示すブロック構成図である。
【図２】第１の実施の形態に係るインターフェース部の
ブロック構成図である。
【図３】「通信割込処理」のフローチャートである。
【図４】コンピュータとの通信速度が標準の場合の第１
の実施の形態に係るインターフェース部と制御部間の各
種信号の応答波形の一例を示す図である。
【図５】通信速度を制限した場合の第１の実施の形態に
係るインターフェース部と制御部間の各種信号の応答波
形の一例を示す図である。
【図６】第２の実施の形態に係るインターフェース部の
ブロック構成図である。
【図７】コンピュータとの通信速度が標準の場合の第２
の実施の形態に係るインターフェース部と制御部間の各
種信号の応答波形の一例を示す図である。
【図８】通信速度を制限した場合の第２の実施の形態に
係るインターフェース部と制御部間の各種信号の応答波
形の一例を示す図である。
【図９】インターフェース部からの割込み間隔を制限す
るフローチャートの一例を示す図である。
【図１０】割込受付間隔をソフト的に制限した場合のイ
ンターフェース部と制御部間の各種信号の応答波形の一
例を示す図である。
【図１１】第３の実施の形態に係るインターフェース部
のブロック構成図である。
【図１２】通信速度が標準の場合の第３の実施の形態に
係るインターフェース部とコンピュータ間の各種信号の
応答波形の一例を示す図である。
【図１３】通信速度を制限した場合の第３の実施の形態
に係るインターフェース部とコンピュータ間の各種信号
の応答波形の一例を示す図である。
【図１４】第４の実施の形態に係るファクシミリ装置と
コンピュータとの通信システムのブロック構成の一例を
示す図である。
【図１５】コンピュータの通信制御部によりデータ送信
間隔を伸長制御するフローチャートの一例を示す図であ
る。
【図１６】コンピュータからのコマンドにより並列処理
モードを選択可能にした場合の通信処理の一例を示すフ
ローチャートで、コンピュータ側で実行されるフローチ
ャートである。
【図１７】コンピュータからのコマンドにより並列処理
モードを選択可能にした場合の通信処理の一例を示すフ
ローチャートで、ファクシミリ装置側で実行されるフロ
ーチャートである。
【図１８】コンピュータからの並列処理モードに関する
コマンドを許否可能にした場合の通信処理の一例を示す
フローチャートで、ファクシミリ装置側で実行されるフ
ローチャートである。
【符号の説明】
１ ファクシミリ装置 ２ 画像読取部 ３ 画像処理部 ４ 画像記録部 ５ メモリ ６ 符号化／復号化部 ７ 変復調部 ８ ＮＣＵ ９ インターフェース部 ９１ 応答制御回路（通信間隔伸長手段） ９０１ プロトコル制御部（第２の指示手段） ９０２ レジスタ ９０３ Ｉ／Ｆ ９０４ 割込制御部 ９０５ ＤＭＡ制御部 ９０６ ＤＲＥＱ信号遅延回路（遅延手段） ９０７ 割込要求信号遅延回路（遅延手段） ９０８ ＡＣＫ信号遅延回路（遅延手段） １０ 操作部（第１の指示手段） １１ 表示部 １２ 制御部（処理制御手段，受付間隔制限手段） １２１ ＲＯＭ １２２ ＲＡＭ １２３ 処理部（判別手段，変更手段） １２４ ＤＭＡ制御部 １３ コンピュータ １３１ 通信制御部 １３２ タイマ １４ 電話回線 １５ 他のファクシミリ装置
フロントページの続き (72)発明者 森 俊浩 大阪市中央区玉造１丁目２番28号 三田工 業株式会社内 (72)発明者 杉本 哲哉 大阪市中央区玉造１丁目２番28号 三田工 業株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 インターフェース部を介してコンピュー
    タと通信可能に外部接続され、当該コンピュータからの
    コマンドに従って所定の通信処理を行なうファクシミリ
    装置において、上記コンピュータとのデータ通信間隔を
    予め設定された所定の時間だけ伸長する通信間隔伸長手
    段と、上記通信間隔伸長手段で伸長された通信間隔に装
    置本体が単独で行なう本体処理を時分割で割込処理する
    処理制御手段とを備え、上記本体処理及び上記通信処理
    の並列処理が可能になされたことを特徴とするファクシ
    ミリ装置。
  2. 【請求項２】 請求項１記載のファクシミリ装置におい
    て、上記処理制御手段は、本体処理を行なっている最中
    に通信処理が割り込まれたとき、割込時点において処理
    中の本体処理と割り込まれた通信処理との並列処理を行
    なうものであることを特徴とするファクシミリ装置。
  3. 【請求項３】 請求項２記載のファクシミリ装置におい
    て、上記本体処理の内容を判別する判別手段と、上記判
    別手段の判別結果に応じて上記データ通信間隔の伸長時
    間を変更する変更手段とを備えたことを特徴とするファ
    クシミリ装置。
  4. 【請求項４】 請求項１〜３のいずれかに記載のファク
    シミリ装置において、上記本体処理と上記通信処理との
    並列処理を行なう並列処理モードが設定可能になされ、
    上記処理制御手段は、上記並列処理モードが設定された
    とき、上記本体処理と上記通信処理との並列処理を行な
    うものであることを特徴とするファクシミリ装置。
  5. 【請求項５】 請求項４記載のファクシミリ装置におい
    て、上記並列処理モードは、上記コンピュータからのコ
    マンドにより設定又は解除がなされるものであることを
    特徴とするファクシミリ装置。
  6. 【請求項６】 請求項５記載のファクシミリ装置におい
    て、上記コンピュータからの並列処理モードに関するコ
    マンドの許否を指示する第１の指示手段と、上記並列処
    理モードを設定又は解除を指示する第２の指示手段とを
    備えたことを特徴とするファクシミリ装置。
  7. 【請求項７】 請求項１〜６のいずれかに記載のファク
    シミリ装置において、上記コンピュータから送信される
    データは、上記インターフェース部で一旦、受信された
    後、装置本体に転送されるものであり、上記通信間隔伸
    長手段は、インターフェース部から装置本体へのデータ
    転送の間隔を伸長することにより上記コンピュータとの
    データ通信間隔を伸長するものであることを特徴とする
    ファクシミリ装置。
  8. 【請求項８】 請求項７記載のファクシミリ装置におい
    て、上記通信間隔伸長手段は、上記インターフェース部
    に設けられ、上記コンピュータから送信されたコマンド
    データを転送するべく上記インターフェース部から装置
    本体に送信される割込信号の装置本体への入力タイミン
    グを遅延させる遅延手段からなることを特徴とするファ
    クシミリ装置。
  9. 【請求項９】 請求項７記載のファクシミリ装置におい
    て、上記通信間隔伸長手段は、上記装置本体に設けら
    れ、上記コンピュータから送信されたコマンドデータを
    転送するべく上記インターフェース部から装置本体に送
    信される割込信号の受付間隔を予め設定された所定の時
    間以上に制限する受付間隔制限手段からなるものである
    ことを特徴とするファクシミリ装置。
  10. 【請求項１０】 請求項７記載のファクシミリ装置にお
    いて、上記通信間隔伸長手段は、上記コンピュータから
    送信されたデータをＤＭＡ転送するべく上記インターフ
    ェース部から装置本体に送信されるデータ転送要求信号
    の装置本体への入力タイミングを遅延させる遅延手段か
    らなることを特徴とするファクシミリ装置。
  11. 【請求項１１】 請求項１〜６のいずれかに記載のファ
    クシミリ装置において、上記インターフェース部は、上
    記コンピュータからのデータを受信すると、正常受信を
    示す受信確認信号をコンピュータに送信するものであ
    り、上記通信間隔伸長手段は、上記インターフェース部
    に設けられ、上記インターフェース部から送信される上
    記受信確認信号の上記コンピュータへの入力タイミング
    を遅延させる遅延手段からなるものであることを特徴と
    するファクシミリ装置。
JP9097538A 1997-04-15 1997-04-15 ファクシミリ装置 Pending JPH10290315A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9097538A JPH10290315A (ja) 1997-04-15 1997-04-15 ファクシミリ装置
US09/055,681 US5991053A (en) 1997-04-15 1998-04-06 Facsimile machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9097538A JPH10290315A (ja) 1997-04-15 1997-04-15 ファクシミリ装置

Publications (1)

Publication Number Publication Date
JPH10290315A true JPH10290315A (ja) 1998-10-27

Family

ID=14195032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9097538A Pending JPH10290315A (ja) 1997-04-15 1997-04-15 ファクシミリ装置

Country Status (2)

Country Link
US (1) US5991053A (ja)
JP (1) JPH10290315A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005304059A (ja) * 1999-08-23 2005-10-27 Ricoh Co Ltd 画像処理方法、画像処理装置及び画像処理システム
US7057762B1 (en) 1999-08-23 2006-06-06 Ricoh Company, Ltd. Image processing method, image processing apparatus and image processing system

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1198338A (ja) * 1997-09-24 1999-04-09 Matsushita Denso System Kk ファクシミリ装置及び回線制御基盤
JP2001202212A (ja) * 2000-01-18 2001-07-27 Sony Corp 印刷装置、印刷制御装置及び印刷システム
JP3707991B2 (ja) * 2000-04-12 2005-10-19 シャープ株式会社 通信装置及び方法並びにこれに利用される記憶媒体
US20040021888A1 (en) * 2002-07-30 2004-02-05 Chang Chin Chi Office business device incorporating one-touch operation method
JP4495432B2 (ja) * 2003-09-29 2010-07-07 キヤノン電子株式会社 画像処理システム、その制御方法及びプログラム
US7724858B2 (en) * 2004-11-29 2010-05-25 Intel Corporation Techniques to manage latency for multiple receivers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308559B2 (ja) * 1991-06-05 2002-07-29 キヤノン株式会社 データ通信装置及びデータ処理方法
US5357562A (en) * 1992-07-20 1994-10-18 Ram Metser Automated facsimile/voice memory managing system
JP3109939B2 (ja) * 1993-04-22 2000-11-20 キヤノン株式会社 画像通信装置及び方法
JP3016415B2 (ja) * 1995-06-14 2000-03-06 ブラザー工業株式会社 データ転送方法及びそのデータ転送システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005304059A (ja) * 1999-08-23 2005-10-27 Ricoh Co Ltd 画像処理方法、画像処理装置及び画像処理システム
US7057762B1 (en) 1999-08-23 2006-06-06 Ricoh Company, Ltd. Image processing method, image processing apparatus and image processing system

Also Published As

Publication number Publication date
US5991053A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
JP2012010283A (ja) 画像処理装置、画像処理システム、ファクシミリ送信方法、およびプログラム
JPH10290315A (ja) ファクシミリ装置
US20120013942A1 (en) Network Printer
US6023559A (en) Image processing apparatus, a reader controller, and a method for controlling the reader controller
US5402208A (en) Image forming apparatus where vibrations of the scanner do not affect the write operation
JP2006338232A (ja) 通信システム
JP2928940B2 (ja) データ通信方法
JPH0897959A (ja) デジタル複写機のネットワークシステム
JP2004282379A (ja) ファクシミリ装置およびシステム
JP2007074064A (ja) 画像処理システム、画像読取装置、及びクライアント装置
JP2003304367A (ja) 記録制御装置及び該装置における制御方法
JPH10275068A (ja) 画像処理装置及びその制御方法
JP3024135B2 (ja) データ通信方法
JP3210499B2 (ja) 画像処理システム及びその制御方法とそのホストインターフェース
JP2003274197A (ja) 画像形成装置
JP2003304368A (ja) 記録制御装置及び該装置における制御方法
JP4042178B2 (ja) 画像形成装置のデータ転送制御方法
JP2003241940A (ja) 通信機能付き画像形成装置を含む画像情報通信システム
JP4311551B2 (ja) 画像形成装置
JP2001339547A (ja) 通信ネットワークに接続された画像読取装置
JP2002009992A (ja) 画像処理装置及びその制御方法
JP3167062B2 (ja) 画像記録装置
JPH0924661A (ja) デジタル複写機のネットワークシステム
JP4390603B2 (ja) 画像処理装置
JP3702822B2 (ja) 通信システム及び通信端末装置